KR100458569B1

KR100458569B1 - 플라즈마 디스플레이 패널의 구동방법

Info

Publication number: KR100458569B1
Application number: KR10-2002-0036977A
Authority: KR
Inventors: 서정현; 이주열; 김태현; 김희환; 유민선
Original assignee: 삼성에스디아이 주식회사
Priority date: 2002-02-15
Filing date: 2002-06-28
Publication date: 2004-12-03
Also published as: US7250925B2; EP1336950A2; KR20030069024A; JP4568474B2; JP2003241709A; US7446736B2; US6954188B2; US20050140585A1; CN1438619A; US20050156827A1; EP1336950A3; CN1305020C; US20030156082A1

Abstract

본 발명은 PDP 구동파형의 리셋전압을 낮추어 저전압 소자의 사용이 가능하고 높은 콘트라스트를 달성하기 위한 플라즈마 디스플레이 패널의 구동방법에 관한 것이다. 종래 PDP 파형은 리셋전압이 매우 높아 백그라운드 발광이 많아 콘트라스트가 나쁘고, 고 내압 소자가 필요하여 회로단가가 높아지는 문제점이 있었다. 본발명의 구동파형에 따르면 어드레스 전극과 X 전극, X 전극과 Y 전극 사이의 상대전압차를 고려하여 낮은 리셋 전압의 파형을 설계함으로써 높은 콘트라스트와 저비용의 회로구현을 가능하게 한다.

Description

플라즈마 디스플레이 패널의 구동방법{A DRIVING METHOD OF PLASMA DISPLAY PANEL}

본 발명은 플라즈마 디스플레이 패널(plasma display panel; PDP)의 구동방법에 관한 것으로, 특히 저전압 리셋이 가능한 플라즈마 디스플레이 패널의 구동방법에 관한 것이다.

최근 액정표시장치(liquid crystal display; LCD), 전계 방출 표시장치(field emission display; FED), PDP 등의 평면 표시 장치가 활발히 개발되고 있다. 이들 평면 표시 장치 중에서 PDP는 다른 평면 표시 장치에 비해 휘도 및 발광효율이 높으며 시야각이 넓다는 장점이 있다. 따라서, PDP가 40인치 이상의 대형 표시 장치에서 종래의 CRT(cathode ray tube)를 대체할 표시 장치로서 각광받고 있다.

PDP는 기체 방전에 의해 생성된 플라즈마를 이용하여 문자 또는 영상을 표시하는 평면 표시 장치로서, 그 크기에 따라 수십에서 수백 만개 이상의 픽셀(pixel)이 매트릭스(matrix)형태로 배열되어 있다. 이러한 PDP는 인가되는 구동 전압 파형의 형태와 방전 셀의 구조에 따라 직류형(DC형)과 교류형(AC형)으로 구분된다.

직류형 PDP는 전극이 방전 공간에 그대로 노출되어 있어서 전압이 인가되는 동안 전류가 방전공간에 그대로 흐르게 되며, 이를 위해 전류제한을 위한 저항을 만들어 주어야 하는 단점이 있다. 반면 교류형 PDP에서는 전극을 유전체층이 덮고 있어 자연스러운 캐패시턴스 성분의 형성으로 전류가 제한되며 방전시 이온의 충격으로부터 전극이 보호되므로 직류형에 비해 수명이 길다는 장점이 있다.

도 1은 AC형 플라즈마 디스플레이 패널의 일부 사시도이다.

도 1에 도시한 바와 같이, 제1유리기판(1) 위에는 유전체층(2) 및 보호막(3)으로 덮인 주사전극(4)과 유지전극(5)이 쌍을 이루어 평행하게 설치된다. 제2유리기판(6) 위에는 절연체층(7)으로 덮인 복수의 어드레스전극(8)이 설치된다. 어드레스전극(8)들 사이에 있는 절연체층(7) 위에는 어드레스 전극(8)과 평행하게 격벽(9)이 형성되어 있다. 또한, 절연체층(7)의 표면 및 격벽(9)의 양측면에 형광체(10)가 형성되어 있다. 제1유리기판(1)과 제2유리기판(6)은 주사전극(4)과 어드레스전극(8) 및 유지전극(5)과 어드레스전극(8)이 직교하도록 방전공간(11)을 사이에 두고 대향하여 배치되어 있다. 어드레스전극(8)과, 쌍을 이루는 주사전극(4)과 유지전극(5)과의 교차부에 있는 방전공간이 방전셀(12)을 형성한다.

도 2는 플라즈마 디스플레이 패널의 전극 배열도를 나타낸다.

도2에 도시한 바와 같이, PDP 전극은 m ×n의 매트릭스 구성을 가지고 있으며, 구체적으로 열 방향으로는 어드레스전극(A1~Am)이 배열되어 있고 행방 향으로는 n행의 주사전극(Y1~Yn) 및 유지전극(X1~Xn)이 지그재그로 배열되어 있다. 이하에서는 주사전극을 "Y 전극", 유지전극을 "X 전극"이라 칭한다. 도 2에 도시된 방전셀(12)은 도 1에 도시된 방전셀(12)에 대응한다.

도 3은 종래 기술에 의한 플라즈마 디스플레이 패널의 구동파형도를 나타내며, 도4A 내지 도4D는 종래 구동 방법을 사용하는 경우의 각 구간에서의 벽전하 분포를 나타내는 도면이다. 즉, 도4A, 도4B, 도4C 및 도4D는 각각 도3에 도시한 구동파형의 (a), (b), (c) 및 (d) 부분에 해당하는 전하분포를 나타내는 도면이다.

도3에 도시한 바와 같이 종래의 PDP의 구동방법에 따르면 각 서브필드는 리셋구간, 어드레스 구간, 유지구간으로 구성된다.

리셋구간은 이전의 유지 방전의 벽전하 상태를 소거하고, 다음의 어드레스 방전을 안정적으로 수행하기 위해 벽전하를 셋업(setup) 하는 역할을 한다.

어드레스 구간은 패널에서 켜지는 셀과 켜지지 않는 셀을 선택하여 켜지는 셀(어드레싱된 셀)에 벽전하를 쌓아두는 동작을 수행하는 기간이다. 유지 구간은 어드레싱된 셀에 실제로 화상을 표시하기 위한 방전을 수행하는 기간이다.

이하에서는 도3, 도4A 내지 도4D를 참조하여 종래의 리셋구간의 동작을 보다 상세히 설명한다. 도3에 도시한 바와 같이, 종래의 리셋 구간은 소거 구간, Y 램프 상승구간, Y 램프 하강구간으로 이루어진다.

(1) 소거 구간

마지막 유지방전이 끝나고 나면, 도4A에 도시한 바와 같이 X 전극에는 (+) 전하, Y 전극에는 (-) 전하가 쌓이게 된다. 그리고, 유지기간 동안에 어드레스 전압은 0V를 유지하고 있지만, 내부적으로는 항상 유지방전의 중간전압을 유지하려 하기 때문에 어드레스 전극에는 많은 양의 (+) 전하가 쌓여 있게 된다.

유지방전이 끝나면, X 전극에 0(V)로부터 +Ve(V)를 향하여 완만하게 상승하는 소거 램프전압을 인가한다. 그러면, X 전극과 Y 전극에 형성된 벽전하는 점점 소거되어 도4B의 상태와 같이 된다.

(2) Y 램프 상승구간

이 구간 동안에는 어드레스 전극 및 X 전극을 0V로 유지하고, Y 전극에는 X 전극에 대해 방전개시 전압 이하인 전압 Vs로부터 방전개시 전압을 넘는 전압인 Vset을 향하여 완만하게 상승하는 램프전압을 인가한다. 이 램프전압이 상승하는 동안 모든 방전 셀에서는 Y 전극으로부터 어드레스 전극 및 X 전극으로 각각 1회째의 미약한 리셋 방전이 일어난다. 그 결과, 도4C에 도시한 바와 같이 Y 전극에 (-) 벽전하가 축적되고, 동시에 어드레스전극 및 X 전극에는 (+) 벽전하가 축적된다.

(3) Y 램프 하강 구간

이어서, 리셋기간의 후반에는 X 전극을 정전압 Ve로 유지한 상태에서, Y 전극에는 X 전극에 대해 방전개시 전압 이하인 전압 Vs로부터 방전개시 전압을 넘는 0(V)를 향해 완만하게 하강하는 램프전압을 인가한다. 이 램프전압이 하강하는 동안 다시 모든 방전셀에서는 2회째의 미약한 리셋 방전이 일어난다. 그 결과, 도4D에 도시한 바와 같이 Y 전극의 (-) 벽전하가 감소하고 X 전극은 극성이 반전되어 미약한 (-) 전하가 축적된다. 또한, 어드레스전극의 (+) 벽전하는 어드레스 동작에 적당한 값으로 조정된다. 이때, 이상적으로 리셋 동작을 수행한 경우 방전 셀내에서는 다음의 수학식 1과 같이, 항상 방전개시 전압(Vf)에 해당하는 전압 차를 유지하게 된다.

Vf,xy = Ve + Vw,xy

Vf,ay= Vw,ay

여기서, Vf,xy는 X 전극과 Y 전극간의 방전개시(firing) 전압, Vf,ay는 어드레스 전극과 Y 전극간의 방전개시 전압을 나타내며, Vw,xy는 X 전극과 Y전극에 쌓인 벽전하에 의한 전압, Vw,ay는 어드레스 전극과 Y 전극에 쌓인 벽전하에 의한 전압, Ve는 외부에서 인가된 X 전극과 Y 전극 사이의 전압을 나타낸다.

위의 식에서 알 수 있는 바와 같이 X 전극과 Y 전극 사이에는 외부에 Ve(대략 200V에 해당함)의 전압이 인가되어 있으므로 약간의 벽전압만 있으면 방전 개시전압을 유지할 수 있지만, 어드레스와 Y 전극은 외부 인가전압이 없으므로 벽전압에 의해서만 방전개시 전압을 유지해야 한다.

도4D를 보면, X 전극과 Y 전극 위에 원으로 표시한 전하들은 X 전극과 Y 전극간의 전압차를 유지하는 데는 전혀 도움이 되지 않음을 알 수 있다. 그럼에도 불구하고, 이러한 전하들이 생성되는 이유는 어드레스 쪽에 많은 양의 (+) 전하를 축적하고 Y 전극에 (-) 전하를 축적하여 어드레스 전극과 Y 전극 사이의 벽전하만으로 방전개시 전압만큼의 전압차를 만들어 주기 위함이다. 이와 같이 종래의 구동파형에 의하면 방전을 충분히 하여 벽전하를 형성하기 위해서는 높은 Vset 전압(대략 380V)이 필요하게 된다.

따라서, 이와 같은 파형을 실제 적용하는 경우에는 Y전극의 리셋동작에 필요한 Vset 전압을 380V 이상 인가하여야 충분한 전압마진을 확보할 수 있기 때문에, 내압이 높은 소자가 필요하고 백그라운드 발광의 세기도 커서 높은 콘트라스트를 달성하는 데는 어려움이 있다.

본 발명이 이루고자 하는 기술적 과제는 이와 같은 종래 기술의 문제점을 해결하기 위한 것으로서, 리셋 전압을 낮추어 저전압 소자의 사용이 가능하고 높은 콘트라스트를 달성하기 위한 플라즈마 디스플레이 패널의 구동장치 및 구동방법을 제공하기 위한 것이다.

도1은 교류형 플라즈마 디스플레이 패널의 일부 사시도이다.

도2는 플라즈마 디스플레이 패널의 전극 배열도이다.

도3은 종래 플라즈마 디스플레이 패널의 구동파형도이다.

도4는 도3에 도시한 구동파형에서의 각 단계별 벽전하 분포도이다.

도5는 본 발명에 따른 구동파형에서의 벽전하 분포도이다.

도6은 본 발명의 제1 실시예에 따른 플라즈마 디스플레이 패널의 구동파형도이다.

도7은 본 발명의 제2 실시예에 따른 플라즈마 디스플레이 패널의 구동파형도이다.

도8은 본 발명의 제3 실시예에 따른 플라즈마 디스플레이 패널의 구동파형도이다.

도9는 본 발명의 제4 실시예에 따른 플라즈마 디스플레이 패널의 구동파형도이다.

도10은 본 발명의 제5 실시예에 따른 플라즈마 디스플레이 패널의 구동파형도이다.

이와 같은 목적을 달성하기 위한 본 발명의 하나의 특징에 따른 플라즈마 디스플레이 패널의 구동방법은 제1 기판상에 각각 나란히 형성되는 제1 전극 및 제2 전극과, 상기 제1 전극 및 상기 제2 전극에 교차하며 제2 기판상에 형성되는 어드레스 전극을 포함하는 플라즈마 디스플레이 패널을 구동하는 방법으로서,

리셋 구간 동안,

상기 제1 전극에 제1 상승 램프 전압을 인가하여 제1 전압 레벨까지 점진적으로 상승시키며, 상기 제2 전극을 제2 전압으로 유지시키는 단계;

상기 제2 전극에 제2 상승 램프 전압을 인가하여 제3 전압 레벨까지 점진적으로 상승시키며, 상기 제1 전극을 제4 전압 레벨로 유지시키는 단계;

상기 제2 전극에 하강 램프 전압을 인가하여 음의 극성을 가지는 제5 전압 레벨까지 점진적으로 하강시키며, 상기 제1 전극을 제6 전압 레벨로 유지시키는 단계; 및

상기 리셋 구간 동안에 상기 어드레스 전극을 제9 전압 레벨로 유지시키는 단계를 포함한다.

한편, 본 발명의 다른 특징에 따른 플라즈마 디스플레이 패널의 구동방법은 제1 기판상에 각각 나란히 형성되는 제1 전극 및 제2 전극과, 상기 제1 전극 및 상기 제2 전극에 교차하며 제2 기판상에 형성되는 어드레스 전극을 포함하는 플라즈마 디스플레이 패널을 구동하는 방법으로서,

리셋 구간 동안,

상기 제2 전극에 제1 하강 램프 전압을 인가하여 제1 전압 레벨에서 제2 전압 레벨까지 점진적으로 하강시키며, 상기 제1 전극을 제1 전압레벨로 유지시키는 단계;

상기 제2 전극에 제1 상승 램프 전압을 인가하여 제3 전압 레벨까지 점진적으로 상승시키며, 상기 제1 전극을 제4 전압 레벨로 유지시키는 단계;

상기 제2 전극에 제2 하강 램프 전압을 인가하여 음의 극성을 가지는 제5 전압 레벨까지 점진적으로 하강시키며, 상기 제1 전극을 제6 전압 레벨로 유지시키는 단계; 및

상기 리셋 구간 동안에 상기 어드레스 전극을 제7 전압 레벨로 유지시키는 단계를 포함한다.

한편, 본 발명의 특징에 따른 플라즈마 디스플레이 패널은

제1 및 제2 기판;

상기 제1 기판에 나란히 형성되는 제1 전극 및 제2 전극;

상기 제2 기판에 형성되는 어드레스 전극;

리셋 구간, 어드레스 구간, 유지 방전 구간 동안에 상기 제1 전극, 상기 제2 전극 및 상기 어드레스 전극에 구동신호를 보내는 구동회로를 포함하고,

리셋 구간 동안, 상기 구동회로는

상기 제1 전극에 제1 상승 램프 전압을 인가하여 제1 전압 레벨까지 점진적으로 상승시키고 상기 제2 전극을 제2 전압으로 유지시키며,

상기 제2 전극에 제2 상승 램프 전압을 인가하여 제3 전압 레벨까지 점진적으로 상승시키고 상기 제1 전극을 제4 전압 레벨로 유지시키며,

상기 제2 전극에 하강 램프 전압을 인가하여 음의 극성을 가지는 제5 전압 레벨까지 점진적으로 하강시키고 상기 제1 전극을 제6 전압 레벨로 유지시키며,

상기 리셋 구간을 통해 상기 어드레스 전극을 제9 전압 레벨로 유지시키는 것을 특징으로 한다.

이와 같은 목적을 달성하기 위한 본 발명의 구동파형은 이하에서 설명하는 바와 같이, 어드레스 전극과 X 전극, X 전극과 Y 전극 사이의 상대 전압차를 고려하여 파형을 설계한다.

한편 종래의 구동파형에 의하면, 앞에서도 설명한 바와 같이 도4D에서 동그라미를 친 벽전하들이 X 전극과 Y 전극 사이의 전압차를 형성하는데 아무런 기여를 하지 않음을 알 수 있다. 즉, X 전극과 Y전극에 4개의 전자들이 없더라도 X 전극과 Y 전극간의 전압차에 영향을 주지 않는다.

본 발명은 이러한 점에 착안한 것으로서, X 전극과 Y 전극 위에 쌓인 불필요한 (-) 전하를 없애면서도 어드레스 전극과 Y 전극 사이에 방전 개시 전압이 걸리도록 내부전압 차를 갖도록 하는 방법을 제공한다. 이와 같이 하면, 전하를 적게 생성해도 되기 때문에, 그 만큼 리셋전압을 낮출 수 있다.

이를 위해 본 발명은 기존 파형에서 리셋이 끝났을 때에 어드레스 전극과 Y전극 사이에 전압차를 주는 방법을 사용하였다. 즉, Y 전극의 전압을 어드레스 전극의 전압(0V) 보다 더 낮은 전압으로 인가하였다. 이 때의 벽전하 개념도를 도5에 도시하였다.

도5에 도시한 바와 같이, 본 발명에 따르면 리셋 후에 이상적으로 X 전극에는 전하가 축적되지 않으며, 어드레스 전극과 Y 전극에 종래보다 적은 수의 벽전하가 형성된다.

이때, 본 발명에 따라 리셋 동작을 수행한 경우 방전 셀내에서 형성된 방전 개시 전압은 다음의 수학식 2와 같다.

Vf,xy = Ve + Vw,xy

Vf,ay= V'w,ay + Vn

여기서, Vf,xy는 X 전극과 Y 전극간의 방전개시(firing) 전압, Vf,ay는 어드레스 전극과 Y 전극간의 방전개시 전압을 나타내며, Vw,xy는 X 전극과 Y전극에 쌓인 벽전하에 의한 전압, V'w,ay는 어드레스 전극과 Y 전극에 쌓인 벽전하에 의한 전압을 나타낸다. 또한, Ve는 외부에서 인가된 X 전극과 Y 전극 사이의 전압, Vn는 외부에서 인가된 어드레스 전극와 Y 전극 사이의 전압을 나타낸다.

수학식 2에 나타낸 바와 같이, 본 발명에 따르면 리셋 종료시점에서 어드레스 전극과 Y 전극 사이에 Vn의 전압차를 유지하고 있기 때문에, 어드레스 전극과 Y 전극에 쌓인 벽전하에 의한 전압(V'w,ay)을 낮출 수 있다. 따라서, 어드레스 전극에 종래 보다 적은 벽전하를 쌓아도 되기 때문에, 보다 낮은 리셋 전압(Vset)을 이용하여 구동할 수 있다.

이하에서는 본 발명의 실시예에 따른 구동파형을 보다 상세하게 설명한다. 도6은 본 발명의 제1 실시예에 따른 구동파형을 나타내는 도면이다.

도6에 도시한 바와 같이, 본 발명의 제1 실시예에 따르면 하강 램프 구간에서 Y 전극의 전압을 어드레스 전압(그라운드 전압)보다 낮춤으로써, X 전극과 Y전극의 외부인가 전압의 차이(즉, V'e+ Vn)는 종래의 전압차(Ve)와 유사하게 유지하고 어드레스 전극과 Y 전극에는 외부인가 전압의 차이(즉, Vn)를 주어서 어드레스 전극과 Y 전극사이의 부족한 벽전하를 보상하였다.

한편, 도6에 도시한 본 발명의 제1 실시예에 따른 구동파형에 따르면 하강 램프 구간의 전압을 어드레스 전압보다 낮추기 때문에, 앞서도 설명한 바와 같이 V'set 전압을 조금은 낮출 수 있지만, Vset 전압을 궁극적을 낮출 수 있는 것은 아니다. 왜냐하면 V'set 전압을 낮추는 경우에는 백그라운드에서 레드, 그린, 블루 셀에 따라 켜진 셀과 켜지지 않은 셀이 존재하게 되어 공간적으로 불균일한 백그라운드 광을 얻기 때문이다. 따라서, V'set은 백그라운드에서 레드, 그린, 블루 셀이 모두 켜질 정도의 전압을 유지해야 하기 때문에, V'set을 낮추는데 한계가 있게 된다.

도7에 도시한 본 발명의 제2 실시예에 따른 구동 파형은 이와 같은 본 발명의 제1 실시예에 따른 구동 파형의 단점을 해결하기 위한 것이다.

도6에 도시한 제1 실시예에서 백그라운드 방전의 안정성에 문제가 생긴 원인은 형광체 특성에 따라서 방전전압에 차이가 나기 때문이다.

본 발명의 제2 실시예에서는 상승 램프 구간 동안에 항상 X 전극과 Y 전극 사이에 방전이 일어나게 함으로써 이러한 문제를 해결한다. 즉, 도7에 도시한 바와 같이, X 전극의 전위를 어드레스 전압(0V)에 대하여 음의 전압(-Vm)으로 낮추면 X 전극과 Y 전극 사이에 V'set + Vm의 전압을 인가할 수 있기 때문에 백그라운드 방전을 안정적으로 수행할 수 있다. 따라서, 본 발명의 제2 실시예에 따르면 도6에 도시한 제1 실시예의 V'set보다 Vm의 크기만큼 V'set 전압을 더욱 낮출 수 있다.

다만, 도7에 도시한 본 발명의 제2 실시예에 따르면, 유지방전 구간에서 X 전극 및 Y 전극의 전압이 그라운드 전압에서 유지방전 전압(Vs)으로 교대로 인가되는데, 이와 같이 유지방전의 전압가변 범위보다 낮은 전압이 리셋 구간에서 존재할 때는 유지 방전 동작을 수행하는 회로에서 리셋 동작을 수행하는 회로 쪽으로 전류가 흐를 수 있기 때문에, 이를 차단하는 회로가 필요하게 되어 구동회로가 복잡해 질 수 있다는 문제점이 있다.

도8에 도시한 본 발명의 제3 실시예에 따른 구동 파형은 이와 같은 단점을 해결하기 위한 것이다.

도8에 도시한 바와 같이, 본 발명의 제3 실시예에 도시한 파형은 도7에 도시한 파형과 거의 동일하며, 다만 유지방전 구간에서 X 전극과 Y 전극에 ±Vs/2의 전압을 교번으로 인가한다. 그리고, 리셋 구간에서 Y 하강 램프의 전압(-Vn)을 -Vs/2 보다 크거나 같게 설정하고, Y 상승 램프 구간에서 X 전극의 음의 바이어스 전압(-Vm)을 -Vs/2 보다 크거나 같게 설정함으로써 유지구간의 전압 보다 작은 전압으로 내려가지 않게 파형을 설계하였다. 따라서, 유지방전을 수행하는 회로에서 리셋을수행하는 회로 쪽으로 전류가 흐르지 않기 때문에 이를 차단하는 회로가 불필요하여 회로를 보다 간편하게 구성할 수 있다.

본 발명의 제3 실시예에서는 Y 하강 램프의 전압(-Vn)과 Y 상승 램프 구간에서의 X 전극의 음의 바이어스 전압(-Vm)을 -Vs/2와 동일하게 설정할 수 있으며, 이 경우에는 -Vs/2 전압을 공급하는 회로를 리셋 부분과 유지방전 부분에서 공유해서 사용할 수 있기 때문에 회로가 그 만큼 간단할 수 있다는 장점이 있다.

한편, 도8에 도시한 본 발명의 제3 실시예에 따르면 마지막 유지방전 다음에 인가하는 X 전극의 소거 상승 램프의 파형의 전압(Ve)이 다른 전압(예컨대, V'e)과 다르기 때문에, 추가적인 전원이 필요하다는 문제점이 있다.

도9에 도시한 본 발명의 제4 실시예는 이와 같은 단점을 해결하기 위한 것이다.

도9에 도시한 제4 실시예에 따르면, X 전극의 소거 상승 램프의 값을 V'e 수준으로 낮추고 대신 X 전극의 소거 상승 램프에 대응하는 Y 전극의 전압을 Y 상승 램프 구간동안의 X 전극의 음의 바이어스 전압(-Vm)과 동일하게 설정하였다. 이와 같은 회로 변경을 통해 X 소거 램프를 위한 전압(Ve)을 별도로 공급할 필요가 없기 때문에 회로가 그 만큼 간단해질 수 있다.

또한, 본 발명의 제4 실시예에서도 회로를 보다 간단히 하기 위해 전압(-Vn)과 전압(-Vm)을 -Vs/2와 동일하게 설정할 수 있다.

한편, 도9에 도시한 본 발명의 제4 실시예에 따르면 마지막 유지방전 후에 Y전극의 전압이 Vs/2에서 -Vs/2로 변할 때에 어드레스 전극과 Y 전극 사이에 방전이발생하기 쉽고, 이로 인해 방전이 불안정해지게 된다. 즉, 본 발명의 제4 실시예에 따르면 도4A에 도시한 바와 같은 유지 방전의 마지막 시점에서 Y 전극에 -Vs/2 전압이 인가되기 때문에, 방전이 발생하기 쉬운 단점이 있다. 이와 같은 점은 X 전극의 소거 파형으로서 세폭 소거를 사용함으로써 극복할 수도 있으나, 도10에 도시한 본 발명의 제5 실시예와 같은 파형을 사용함으로써 극복가능하다.

도10에 도시한 본 발명의 제5 실시예에 따른 구동 파형에 따르면, 마지막 유지방전 후에 Y전극에는 Vs/2에서 -Vn으로 완만하게 하강하는 램프 전압을 인가하며, X 전극에는 -Vs/2에서 +Vs/2로 반전된 전압을 인가한다. 이와 같은 전압 파형이 소거 램프 파형을 형성하며, 이와 같이 소거 램프를 구현하는 경우 구현이 용이하고 방전이 안정적이라는 장점이 있다.

다음의 표는 도3에 도시한 종래 파형과 도10에 도시한 본 발명의 제5 실시예에 따른 구동파형에서 실제로 측정한 값을 비교한 것이다.

	종래 파형	본 발명의 실시예에 의한 파형
Vset (V'set)	380(V)	230(V)
Ve (V'e)	190(V)	110(V)
백그라운드 발광	0.964 (Cd/m²)	0.811 (Cd/m²)
콘트라스트	550:1	664:1

위의 표로부터 알 수 있듯이, 본 발명의 실시예에 따르면 종래 파형보다 리셋 동작을 위한 구동전압(Vset, Ve)을 낮출 수 있기 때문에, 저전압 소자의 사용이 가능하다. 또한, 낮은 리셋 전압(Vset)을 사용하여 백그라운드 발광을 낮출 수 있기 때문에, 높을 콘트라스트를 달성할 수 있다.

위의 표에서는 도10에 도시한 구동파형을 기초로하여 종래의 파형과 비교하였으나, 다른 실시예에 따른 구동파형도 위의 표와 마찬가지의 결과를 얻을 수 있다.

이상에서는 본 발명의 실시예에 대하여 상세히 설명하였으나, 본 발명은 상기한 실시예에만 한정되는 것은 아니며 그 외의 다양한 변형이나 변경이 가능하다.

이와 같은 본 발명의 실시예에 따르면, PDP 구동파형의 리셋 전압을 낮출 수 있기 때문에 저전압 소자의 사용이 가능하여 PDP의 제조비용을 절감할 수 있다.

또한, 낮은 리셋 전압을 사용하여 백그라운드 발광을 줄일 수 있기 때문에, 높은 콘트라스트를 달성할 수 있다는 장점이 있다.

Claims

제1 기판상에 각각 나란히 형성되는 제1 전극 및 제2 전극과, 상기 제1 전극 및 상기 제2 전극에 교차하며 제2 기판상에 형성되는 어드레스 전극을 포함하는 플라즈마 디스플레이 패널을 구동하는 방법에 있어서,

리셋 구간 동안,

상기 제1 전극에 제1 상승 램프 전압을 인가하여 제1 전압 레벨까지 점진적으로 상승시키며, 상기 제2 전극을 상기 제1 전압 레벨보다 낮은 제2 전압으로 유지시키는 단계;

상기 제2 전극에 제2 상승 램프 전압을 인가하여 제3 전압 레벨까지 점진적으로 상승시키며, 상기 제1 전극을 상기 제3 전압 레벨보다 낮은 제4 전압 레벨로 유지시키는 단계;

상기 제2 전극에 하강 램프 전압을 인가하여 음의 극성을 가지는 제5 전압 레벨까지 점진적으로 하강시키며, 상기 제1 전극을 상기 제5 전압 레벨보다 높은 제6 전압 레벨로 유지시키는 단계; 및

상기 리셋 구간 동안에 상기 어드레스 전극을 상기 제5 전압 레벨보다 높은 제9 전압 레벨로 유지시키는 단계를 포함하는 구동방법.
삭제
제1항에 있어서,

상기 제6 전압 레벨은 상기 제1 전압 레벨보다 낮은 것을 특징으로 하는 구동방법.
제1항에 있어서,

상기 제2 전압 레벨은 접지 레벨인 것을 특징으로 하는 구동방법.
제4항에 있어서,

상기 제4 전압 레벨은 접지 레벨인 것을 특징으로 하는 구동방법.
제3항에 있어서,

상기 제5 전압 레벨과 상기 제6 전압 레벨 사이의 전압차는 상기 제2 전극과 상기 어드레스 전극 사이의 방전을 일으킬 수 있는 범위 이내인 것을 특징으로 하는 구동방법.
제1항에 있어서,

상기 제4 전압 레벨은 음의 전압 레벨인 것을 특징으로 하는 구동방법.
제7항에 있어서,

상기 제6 전압 레벨은 상기 제1 전압 레벨보다 낮은 것을 특징으로 하는 구동방법.
제7항에 있어서,

상기 제2 전압 레벨은 접지 레벨인 것을 특징으로 하는 구동방법.
제7항에 있어서,

상기 제3 전압 레벨과 상기 제4 전압 레벨 사이의 전압차는 상기 제1 전극과 상기 제2 전극 사이의 방전을 일으킬 수 있는 범위 이내인 것을 특징으로 하는 구동방법.
제7항에 있어서,

유지방전 구간 동안에,

제1 서브 기간 동안, 상기 제1 전극과 상기 제2 전극에 각각 제7 전압 레벨과 제8 전압 레벨을 동시에 인가하는 단계;

이후의 제2 서브 기간 동안, 상기 제1 전극과 상기 제2 전극에 각각 상기 제8전압 레벨과 상기 제7 전압 레벨을 동시해 인가하는 단계를 더 포함하고,

상기 제7 전압 레벨과 상기 제8 전압 레벨은 같은 크기와 서로 다른 위상을 가지는 특징으로 하는 구동방법.
제11항에 있어서,

상기 제1 서브 기간과 상기 제2 서브 기간은 유지 방전 구간을 통해 교대로 반복되는 것을 특징으로 하는 구동방법
제11항에 있어서,

상기 제7 전압 레벨과 상기 제8 전압 레벨 사이의 전압차는 상기 제1 전극과 상기 제2 전극 사이의 방전을 유지하기 위해 요구되는 최소의 범위 이내인 것을 특징으로 하는 구동방법.
제13항에 있어서,

상기 제5 전압 레벨의 크기는 상기 제7 전압 레벨의 크기보다 크거나 같게 설정되는 것을 특징으로 하는 구동방법.
제14항에 있어서,

상기 제4 전압 레벨의 크기는 상기 제7 전압 레벨의 크기보다 크거나 같게 설정되는 것을 특징으로 하는 구동방법.
제11항에 있어서,

상기 제1 상승 램프 전압은 상기 제7 전압 레벨에서 상기 제6 전압 레벨까지 점진적으로 증가하고, 상기 제2 전압 레벨은 상기 제5 전압 레벨과 같은 것을 특징으로 하는 구동방법.
제16항에 있어서,

상기 제5 전압 레벨의 크기는 상기 제7 전압 레벨의 크기보다 크거나 같게 설정되는 것을 특징으로 하는 구동방법,
제17항에 있어서,

상기 제1 전압 레벨과 상기 제2 전압 레벨 사이의 전압차는 상기 제1 전극과 상기 제2 전극 사이의 방전을 일으킬 수 있는 범위 이내인 것을 특징으로 하는 구동방법.
제18항에 있어서,

상기 제5 전압 레벨의 크기는 상기 제7 전압 레벨의 크기보다 크거나 같게 설정되는 것을 특징으로 하는 구동방법,
제19항에 있어서,

상기 제4 전압 레벨의 크기는 상기 제7 전압 레벨의 크기보다 크거나 같게 설정되는 것을 특징으로 하는 구동방법,
제1 기판상에 각각 나란히 형성되는 제1 전극 및 제2 전극과, 상기 제1 전극 및 상기 제2 전극에 교차하며 제2 기판상에 형성되는 어드레스 전극을 포함하는 플라즈마 디스플레이 패널을 구동하는 방법에 있어서,

리셋 구간 동안,

상기 제2 전극에 제1 하강 램프 전압을 인가하여 제1 전압 레벨에서 제2 전압 레벨까지 점진적으로 하강시키며, 상기 제1 전극을 상기 제1 전압레벨로 유지시키는 단계;

상기 제2 전극에 제1 상승 램프 전압을 인가하여 제3 전압 레벨까지 점진적으로 상승시키며, 상기 제1 전극을 상기 제3 전압 레벨보다 낮은 제4 전압 레벨로 유지시키는 단계;

상기 제2 전극에 제2 하강 램프 전압을 인가하여 음의 극성을 가지는 제5 전압 레벨까지 점진적으로 하강시키며, 상기 제1 전극을 상기 제5 전압 레벨보다 높은 제6 전압 레벨로 유지시키는 단계; 및

상기 리셋 구간 동안에 상기 어드레스 전극을 상기 제5 전압 레벨보다 높은 제7 전압 레벨로 유지시키는 단계를 포함하는 구동방법.
제21항에 있어서,

유지방전 구간 동안에,

제1 서브 기간 동안, 상기 제1 전극과 상기 제2 전극에 각각 제8 전압 레벨과 상기 제1 전압 레벨을 동시에 인가하는 단계;

이후의 제2 서브 기간 동안, 상기 제1 전극과 상기 제2 전극에 각각 상기 제1전압 레벨과 상기 제8 전압 레벨을 동시해 인가하는 단계를 더 포함하고,

상기 제1 전압 레벨과 상기 제8 전압 레벨은 같은 크기와 서로 다른 위상을 가지는 특징으로 하는 구동방법.
삭제
제22항에 있어서,

상기 제2 전압 레벨은 상기 제5 전압 레벨과 같은 것을 특징으로 하는 구동방법.
제22항에 있어서,

상기 제1 전압 레벨과 상기 제2 전압 레벨 사이의 전압차는 상기 제1 전극과 상기 제2 전극 사이의 방전을 일으킬 수 있는 범위 이내인 것을 특징으로 하는 구동방법.
제25항에 있어서,

상기 제5 전압 레벨의 크기는 상기 제8 전압 레벨의 크기보다 크거나 같게 설정되는 것을 특징으로 하는 구동방법.
제26항에 있어서,

상기 제4 전압 레벨의 크기는 상기 제8 전압 레벨의 크기보다 크거나 같게 설정되는 것을 특징으로 하는 구동방법.
제1 및 제2 기판;

상기 제1 기판에 나란히 형성되는 제1 전극 및 제2 전극;

상기 제2 기판에 형성되는 어드레스 전극;

리셋 구간, 어드레스 구간, 유지 방전 구간 동안에 상기 제1 전극, 상기 제2 전극 및 상기 어드레스 전극에 구동신호를 보내는 구동회로를 포함하고,

리셋 구간 동안, 상기 구동회로는

상기 제1 전극에 제1 상승 램프 전압을 인가하여 제1 전압 레벨까지 점진적으로 상승시키고 상기 제2 전극을 상기 제1 전압 레벨보다 낮은 제2 전압으로 유지시키며,

상기 제2 전극에 제2 상승 램프 전압을 인가하여 제3 전압 레벨까지 점진적으로 상승시키고 상기 제1 전극을 상기 제3 전압 레벨보다 낮은 제4 전압 레벨로 유지시키며,

상기 제2 전극에 하강 램프 전압을 인가하여 음의 극성을 가지는 제5 전압 레벨까지 점진적으로 하강시키고 상기 제1 전극을 상기 제5 전압 레벨보다 높은 제6 전압 레벨로 유지시키며,

상기 리셋 구간을 통해 상기 어드레스 전극을 상기 제5 전압 레벨보다 높은 제9 전압 레벨로 유지시키는 것을 특징으로 하는 플라즈마 디스플레이 패널.
삭제
제28항에 있어서,

상기 제6 전압 레벨은 상기 제1 전압 레벨보다 낮은 것을 특징으로 하는 플라즈미 디스플레이 패널.
제28항에 있어서,

상기 제2 전압 레벨은 접지 레벨인 것을 특징으로 하는 플라즈미 디스플레이 패널.
제31항에 있어서,

상기 제4 전압 레벨은 접지 레벨인 것을 특징으로 하는 플라즈미 디스플레이 패널.
제30항에 있어서,

상기 제5 전압 레벨과 상기 제6 전압 레벨 사이의 전압차는 상기 제2 전극과 상기 어드레스 전극 사이의 방전을 일으킬 수 있는 범위 이내인 것을 특징으로 하는 플라즈마 디스플레이 패널.
제28항에 있어서,

상기 제4 전압 레벨은 음의 전압 레벨인 것을 특징으로 하는 플라즈마 디스플레이 패널.
제34항에 있어서,

상기 제6 전압 레벨은 상기 제1 전압 레벨보다 낮은 것을 특징으로 하는 플라즈마 디스플레이 패널.
제34항에 있어서,

상기 제2 전압 레벨은 접지 레벨인 것을 특징으로 하는 플라즈마 디스플레이 패널.
제34항에 있어서,

상기 제3 전압 레벨과 상기 제4 전압 레벨 사이의 전압차는 상기 제1 전극과 상기 제2 전극 사이의 방전을 일으킬 수 있는 범위 이내인 것을 특징으로 하는 플라즈마 디스플레이 패널.
제34항에 있어서,

유지방전 구간 동안에,

제1 서브 기간 동안, 상기 제1 전극과 상기 제2 전극에 각각 제7 전압 레벨과 제8 전압 레벨을 동시에 인가하고,

이후의 제2 서브 기간 동안, 상기 제1 전극과 상기 제2 전극에 각각 상기제8전압 레벨과 상기 제7 전압 레벨을 동시해 인가하고,

상기 제7 전압 레벨과 상기 제8 전압 레벨은 같은 크기와 서로 다른 위상을 가지는 특징으로 하는 플라즈마 디스플레이 패널.
제34항에 있어서,

상기 제1 서브 기간과 상기 제2 서브 기간은 유지 방전 구간을 통해 교대로 반복되는 것을 특징으로 하는 플라즈마 디스플레이 패널.
제38항에 있어서,

상기 제7 전압 레벨과 상기 제8 전압 레벨 사이의 전압차는 상기 제1 전극과 상기 제2 전극 사이의 방전을 유지하기 위해 요구되는 최소의 범위 이내인 것을 특징으로 하는 플라즈마 디스플레이 패널.
제40항에 있어서,

상기 제5 전압 레벨의 크기는 상기 제7 전압 레벨의 크기보다 크거나 같게 설정되는 것을 특징으로 하는 플라즈마 디스플레이 패널.
제41항에 있어서,

상기 제4 전압 레벨의 크기는 상기 제7 전압 레벨의 크기보다 크거나 같게 설정되는 것을 특징으로 하는 플라즈마 디스플레이 패널.
제38항에 있어서,

상기 제1 상승 램프 전압은 상기 제7 전압 레벨에서 상기 제6 전압 레벨까지 점진적으로 증가하고, 상기 제2 전압 레벨은 상기 제5 전압 레벨과 같은 것을 특징으로 하는 플라즈마 디스플레이 패널.
제43항에 있어서,

상기 제5 전압 레벨의 크기는 상기 제7 전압 레벨의 크기보다 크거나 같게 설정되는 것을 특징으로 하는 플라즈마 디스플레이 패널.
제44항에 있어서,

상기 제1 전압 레벨과 상기 제2 전압 레벨 사이의 전압차는 상기 제1 전극과 상기 제2 전극 사이의 방전을 일으킬 수 있는 범위 이내인 것을 특징으로 하는 플라즈마 디스플레이 패널.
제45항에 있어서,

상기 제5 전압 레벨의 크기는 상기 제7 전압 레벨의 크기보다 크거나 같게 설정되는 것을 특징으로 하는 플라즈마 디스플레이 패널.
제46항에 있어서,

상기 제4 전압 레벨의 크기는 상기 제7 전압 레벨의 크기보다 크거나 같게 설정되는 것을 특징으로 하는 플라즈마 디스플레이 패널.