JP2000330513A - プラズマディスプレイパネルの駆動方法 - Google Patents

Abstract

(57)【要約】 【課題】 リセット放電をサブフレーム毎に行う必要が
なく、コントラストの低下を抑制できて、良好な表示品
質を確保することができるプラズマディスプレイパネル
の駆動方法を提供する。 【解決手段】 サステン期間の初めに、Ｘ電極に正極性
のサステンパルスＶs を印加した後、Ｙ電極に負極性の
書き込み電圧Ｖw1を印加する。また、サステン期間の終
了時に、Ｘ電極に正極性のサステンパルスＶs を印加し
た後、Ｙ電極に負極性の書き込み電圧Ｖw2を印加すると
ともに、アドレス電極に正極性の電圧ＶaEを印加する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、テレビやコンピュ
ータの表示装置などに使用されるプラズマディスプレイ
パネル（plasma display panel：以下、「ＰＤＰ」とも
いう）の駆動方法に関し、特に交流３電極面放電型プラ
ズマディスプレイパネルの駆動方法に関する。

【０００２】

【従来の技術】近年、テレビだけでなく、パーソナルコ
ンピュータ及びワークステーションの表示装置として、
プラズマディスプレイパネルが注目されている。業務用
ＣＡＤ（computer aided design ）や動画を含むマルチ
メディア映像の表示に使用されるＰＤＰには、高精細、
大画面及び省スペースが要求されている。

【０００３】図１は交流３電極面放電型ＰＤＰの構造を
示す概略平面図、図２は同じくそのＰＤＰのＸ電極に直
交する方向の断面図、図３は同じくそのＰＤＰのＸ電極
に沿った方向の断面図である。ＰＤＰ１０は、相互に対
向して配置された前面ガラス基板１８及び背面ガラス基
板１６により構成され、前面ガラス基板１８と背面ガラ
ス基板１６との間にはＮｅ（ネオン）−Ｘｅ（キセノ
ン）などのガスが封入されている。

【０００４】前面ガラス基板１８の一方の面（図２，図
３では上面）側には、複数本（ｎ本）のＸ電極１３及び
複数本（ｎ本）のＹ電極１４が交互に且つ相互に平行に
形成されている。これらのＸ電極１３及びＹ電極１４は
表示電極ともいう。図１に示すように、各Ｘ電極１３は
相互に電気的に接続されており、各Ｙ電極（Ｙ1 ，Ｙ2
，…，Ｙn ）１５は電気的に分離されている。Ｘ電極
１３及びＹ電極１４は、図２に示すように、ＩＴＯ（in
dium-tin oxide：インジウム酸化スズ）を主成分とする
透明導電体からなる透明電極１３ａ，１４ａと、Ｃｒ
（クロム）及びＣｕ（銅）等の抵抗値が小さい金属から
なるバス電極１３ｂ，１４ｂとの２層構造を有してい
る。Ｘ電極１３及びＹ電極１４には、後述する蛍光体層
１７で発生した光が透過する必要があるため、ＩＴＯを
主成分とする透明導電体が用いられる。しかし、透明導
電体は一般的に抵抗値が高いので、透明電極１３ａ，１
４ａの上にバス電極１３ｂ，１４ｂを形成して、Ｘ電極
１３及びＹ電極１４の抵抗値を低減している。

【０００５】前面ガラス基板１８の上にはガラス等の誘
電体からなる誘電体層２０が形成されており、Ｘ電極１
３及びＹ電極１４は誘電体層２０により覆われている。
また、誘電体層２０の上には例えばＭｇＯ（酸化マグネ
シウム）からなる保護膜２１が形成されている。一方、
背面ガラス基板１６の一方の面（図２，図３では下面）
側には、複数本（ｍ本）のアドレス電極１５がＸ電極１
３及びＹ電極１４に直交する方向に形成されている。ま
た、各アドレス電極１５の間にはそれぞれ障壁（リブ）
１１が形成されている。これらの障壁１１の先端は前面
ガラス基板１８側の保護膜２１に密着している。更に、
アドレス電極１５の下には赤（Ｒ）、緑（Ｇ）又は青
（Ｂ）に発光する蛍光体を含む蛍光体層１７が形成され
ている。例えば、１番目のアドレス電極Ａ1 の下には赤
（Ｒ）、２番目のアドレス電極Ａ2 の下には緑（Ｇ）、
３番目のアドレス電極Ａ3 の下には青（Ｂ）というよう
に、各色の蛍光体層１７が順番に並んでいる。

【０００６】上述した構造のＰＤＰでは、隣接する一対
のＸ電極１３及びＹ電極１４と、この一対のＸ電極１３
及びＹ電極１４に交差する１本のアドレス電極１５とに
より１つの表示セルが構成される。従って、図１に示す
ＰＤＰでは、水平方向にｍ個、垂直方向にｎ個の表示セ
ルを有している。ＰＤＰでは、アドレス電極１５と表示
電極（Ｘ電極１３又はＹ電極１４）との間に選択的に電
圧を印加して表示セル内に放電を発生する。放電が発生
した表示セルでは、放電にともなって発生した電荷が誘
電体層２０に蓄積される。この電荷を壁電荷という。壁
電荷は放電空間、すなわち表示セル内のＸ電極１３及び
Ｙ電極１４とアドレス電極１５との間の空間の電界強度
に影響を及ぼす。すなわち、放電空間に印加される電圧
は、壁電荷による電圧と電極間に印加された電圧との和
になる。

【０００７】壁電荷が十分に蓄積されたセルでは、Ｘ電
極１３及びＹ電極１４に所定の電圧（サステンパルス）
を交互に印加すると、放電が発生して紫外線が放出され
る。この紫外線により蛍光体層１７中の蛍光体が励起さ
れ、可視光を発生する。この可視光が前面ガラス基板１
８を透過してパネル外部に放出されるため、当該セルは
明表示となる。一方、壁電荷が十分に蓄積されていない
セルでは、Ｘ電極１３及びＹ電極１４にサステンパルス
を印加しても放電は発生せず、暗表示となる。

【０００８】また、ＰＤＰでは、１フレーム期間の放電
時間を変えることにより、階調を変化させている。具体
的には、１フレームを複数のサブフレームに分割し、そ
れらのサブフレームのうちの特定のサブフレームのみ放
電を発生させることにより、輝度を変化させることがで
きる。図４は上述したＰＤＰに供給される信号のフレー
ム構成を示す模式図であり、図５は一つのサブフレーム
におけるＸ電極、Ｙ電極及びアドレス電極に供給される
信号のタイミングチャートを示す図である。なお、図５
は書き込みアドレス駆動法といわれる駆動方法における
タイミングチャートを示している。

【０００９】交流駆動型ＰＤＰでは、表示データの各ビ
ットを各サブフレームに対応させ、ビットの重み付けに
応じてサブフレームのサステン期間（放電維持期間）の
長さを変えることにより多階調表示を行っている。例え
ば、ｊビットの表示データで２^j 階調表示を行う場合、
１フレームＴf をｊ個のサブフレームＳＦに分割する。
各サブフレームＳＦのサステン期間Ｔs ＿sf(j) の長さ
は、１：２：４：８：…：２^j-1 の比率とする。なお、
アドレス走査期間Ｔa ＿sfは全サブフレーム同じ長さで
ある。

【００１０】１サブフレーム期間は、図５に示すよう
に、リセット期間、アドレス期間及びサステン期間に分
けられる。リセット期間においては全てのＹ電極（Ｙ1
，Ｙ2，…，Ｙn ）１４を接地電位（０Ｖ）にし、全て
のアドレス電極（Ａ1 ，Ａ2 ，…，Ａm ）１５及びＸ電
極１３に所定の電圧を一定時間印加する。これにより、
全ての表示セルで放電（リセット放電）が発生し、表示
セル内に蓄積されていた電荷が中和される。

【００１１】次に、アドレス走査期間において、表示デ
ータに応じてＹ電極（Ｙ1 ，Ｙ2 ，…，Ｙn ）に負極性
の選択パルスを選択的に供給するとともに、アドレス電
極（Ａ1 ，Ａ2 ，…，Ａm ）１５に正極性のアドレスパ
ルスＡ(1) ，Ａ(2) ，…，Ａ(n) を順次供給する。これ
により、選択パルスが供給されたＹ電極１４とアドレス
電極１５との間に放電が発生し、それに誘発されてＸ電
極１３とＹ電極１４との間で放電が発生し、セルに十分
な壁電荷が蓄積される。

【００１２】その後、サステン期間では、Ｘ電極１３及
びＹ電極１４に正極性の電圧（サステンパルス）を交互
に印加する。これにより、壁電荷が蓄積された表示セル
ではＸ電極とＹ電極との間で放電が発生し、放電により
発生した紫外線により蛍光体層１７から光が放出され
る。このようにして、１からｊまでのサブフレームのう
ち特定のサブフレームで表示セルを点灯させることで、
０から２^j −１までの階調の輝度を表示できる。

【００１３】

【発明が解決しようとする課題】ところで、例えばサス
テン期間にアドレス電極側に過剰な電荷が蓄積された
り、隣接セルとの干渉により表示電極側の電荷が不足す
ることがある。アドレス電極側に電荷が過剰に蓄積され
ると、放電が発生する電圧が変化するため、誤放電が発
生して表示品質が低下する。また、表示電極側の電荷の
不足により、本来点灯すべき表示セルが点灯しないこと
もある。これを防止するために、前述したように、従来
は各サブフレームの初めにリセット放電を行って、全て
の表示セルの壁電荷を除去し、均一な状態に保ってい
る。しかし、リセット放電により、暗表示とすべき表示
セルも放電により発光するため、コントラストの低下を
招くという欠点がある。

【００１４】なお、リセット放電により全セルの電荷を
消去し、アドレス走査期間中に点灯すべきセル（以下、
「点灯セル」という）にのみ壁電荷を形成する上記の書
き込みアドレス駆動法に対し、サブフレーム期間の初め
に全セルに放電を発生して壁電荷を形成し、アドレス走
査期間で消灯すべきセル（以下、「消灯セル」という）
の壁電荷を消去する方法を消去アドレス駆動法という。

【００１５】本発明は、パネル全面の壁電荷を消去する
ためのリセット放電をサブフレーム毎に行う必要がな
く、コントラストの低下を抑制できて、良好な表示品質
を確保することができるプラズマディスプレイパネルの
駆動方法を提供することを目的とする。

【００１６】

【課題を解決するための手段】本発明の請求項１に記載
のプラズマディスプレイパネルの駆動方法は、図７に例
示するように、一方の基板側に第１及び第２の表示電極
（Ｘ電極及びＹ電極）を有し、他方の基板側にアドレス
電極を有するプラズマディスプレイパネルの駆動方法に
おいて、サステン期間の最後に、前記第１の表示電極
（Ｘ電極）にサステンパルスＶs を印加した後、前記第
２の表示電極（Ｙ電極）に、前記サステンパルスＶs に
対し逆極性の電圧Ｖw2を印加することを特徴とする。

【００１７】この場合に、前記第２の表示電極（Ｙ電
極）に前記逆極性の電圧Ｖw2を印加するとともに、前記
アドレス電極に前記サステンパルスに対し同極性の電圧
ＶaEを印加することが好ましい。また、前記第２の表示
電極（Ｙ電極）に前記逆極性の電圧Ｖw2を印加した後、
インターバル時間を設けて自己放電を促すことが好まし
い。

【００１８】更に、前記サステン期間中の前記アドレス
電極の電位を接地電位とすることが好ましい。更にま
た、前記サステン期間の開始から前記逆極性の電圧Ｖw2
を前記第２の表示電極（Ｙ電極）に印加するまでの間、
前記アドレス電極を一定の電位に維持してもよい。

【００１９】上記のプラズマディスプレイパネルの駆動
方法においては、サステン期間の最後に、表示電極の一
方（Ｘ電極）にサステンパルスＶs を印加した後、表示
電極の他方（Ｙ電極）に、サステンパルスＶs に対し逆
極性の電圧Ｖw2を印加する。これにより、サステン期間
中に壁電荷が過剰に蓄積されたセルでは放電が発生し
て、電荷の蓄積量が削減される。一方、壁電荷の電荷量
がそれほど多くないセルでは、前記逆極性の電圧Ｖw2で
放電は発生しない。このため、各表示セルの電荷量がほ
ぼ均一化され、サブフレーム毎のリセット放電が不用に
なり、コントラストの低下が回避される。

【００２０】前記逆極性の電圧Ｖw2を印加するときに、
アドレス電極に前記サステンパルスＶs と同極性の電圧
ＶaEを印加することにより、アドレス電極との間で放電
が発生しやすくなる。万が一、消灯セルで放電が発生し
たときの対策として、前記逆極性の電圧Ｖw2を印加した
後、インターバル時間を設けて自己放電を促すことが好
ましい。更に、アドレス電極側に蓄積される壁電荷量を
調整するために、サステン期間中のアドレス電極の電位
を接地電位に維持したり、一定の電圧に維持してもよ
い。

【００２１】本発明の請求項２に記載のプラズマディス
プレイパネルの駆動方法は、図７に示すように、一方の
基板側に第１及び第２の表示電極（Ｘ電極及びＹ電極）
を有し、他方の基板側にアドレス電極を有するプラズマ
ディスプレイパネルの駆動方法において、サステン期間
の最初に、前記第１の表示電極（Ｘ電極）にサステンパ
ルスＶs を印加した後、前記第２の表示電極（Ｙ電極）
に、前記サステンパルスＶs に対し逆極性の電圧Ｖw1を
印加することを特徴とする。

【００２２】この場合に、前記逆極性の電圧Ｖw1の波高
値を、前記サステンパルスＶs の波高値よりも大きくす
ることが好ましい。また、前記逆極性の電圧Ｖw1のパル
ス幅を、前記サステンパルスＶs のパルス幅よりも大き
くすることが好ましい。更に、前記逆極性の電圧Ｖw1を
印加するときに、前記アドレス電極を接地電位とするこ
とが好ましい。

【００２３】上記のプラズマディスプレイパネルの駆動
方法においては、サステン期間の最初に、表示電極の一
方（Ｘ電極）にサステンパルスＶs を印加した後、表示
電極の他方（Ｙ電極）にサステンパルスＶs に対し逆極
性の電圧Ｖw1を印加する。アドレス走査期間において何
らかの原因により一方の表示電極側の蓄積電荷量が少な
くなった場合、サステンパルスＶs を印加しても放電が
発生しないことがある。この場合、本発明のようにサス
テンパルスに対し逆極性の電圧、すなわち負極性で、且
つアドレス電極の蓄積電荷と逆極性である電圧Ｖw1を他
方の表示電極に印加することにより放電が発生して電荷
量の不足を補うことができ、放電を継続することができ
る。

【００２４】前記逆極性の電圧Ｖw1の波高値は、前記サ
ステンパルスＶs の波高値よりも大きくすることが好ま
しい。また、前記逆極性の電圧Ｖw1のパルス幅を、サス
テンパルスＶs のパルス幅よりも大きくすることが好ま
しい。本発明の請求項３に記載のプラズマディスプレイ
パネルの駆動方法は、図７に例示するように、一方の基
板側に第１及び第２の表示電極（Ｘ電極及びＹ電極）を
有し、他方の基板側にアドレス電極を有するプラズマデ
ィスプレイパネルの駆動方法において、サステン期間の
最初に、前記第１の表示電極（Ｘ電極）にサステンパル
スＶs を印加した後、前記第２の表示電極（Ｙ電極）
に、前記サステンパルスＶs に対し逆極性の第１の電圧
Ｖw1を印加し、前記サステン期間の最後に、前記第１及
び第２の表示電極のうちのいずれか一方の電極（Ｘ電
極）にサステンパルスＶs を印加した後、他方の表示電
極（Ｙ電極）に前記サステンパルスＶs に対し逆極性の
第２の電圧Ｖw2を印加することを特徴とする。

【００２５】

【発明の実施の形態】以下、本発明の実施の形態につい
て、添付の図面を参照して説明する。図６は本発明の実
施の形態のプラズマディスプレイパネルの駆動方法を実
現する交流３電極面放電型カラープラズマディスプレイ
パネル駆動回路を示すブロック図である。なお、プラズ
マディスプレイパネル１０の構成は従来と同じであるの
で、ここではプラズマディスプレイパネル１０の説明は
省略する。

【００２６】この駆動回路は、制御回路３０、アドレス
ドライバ３６、Ｘ共通ドライバ３７、Ｙ共通ドライバ３
８及びＹスキャンドライバ３９により構成されている。
また、制御回路３０は、フレームメモリ３２を有する表
示データ制御部３１と、スキャンドライバ制御部３４及
び共通ドライバ制御部３５を有するパネル駆動制御部３
３とにより構成されている。

【００２７】制御回路３０の表示データ制御部３１に
は、外部（パーソナルコンピュータ又はワークステーシ
ョンなど）からクロック信号CLOCK 及び表示データDATA
が入力される。表示データ制御部３１は、フレームメモ
リ３２に１又は数フレーム分の表示データDATAを格納
し、これらの表示データDATAに応じてアドレス制御信号
４１を出力する。また、パネル駆動制御部３３には外部
から垂直同期信号VSYNC 及び水平同期信号HSYNC を入力
し、所定のタイミングでＹスキャンドライバ制御信号４
２、Ｙ共通ドライバ制御信号４３、Ｘ共通ドライバ制御
信号４４及びアドレス共通ドライバ制御信号４５を出力
する。

【００２８】アドレスドライバ３６は、制御回路３０か
らアドレス制御信号４１を入力し、各アドレス電極（Ａ
1 ，Ａ2 ，…，Ａm ）に個別にアドレス選択パルスを供
給する。また、共通ドライバ制御部３４はアドレス共通
ドライバ制御信号４５を入力すると、各アドレス電極
（Ａ1 ，Ａ2 ，…，Ａm ）に共通の信号を出力する。Ｙ
共通ドライバ３８は、共通ドライバ制御部３５からＹ共
通ドライバ制御信号４２を入力し、サステンパルスを含
む所定の信号を生成する。また、Ｙスキャンドライバ３
９は、スキャンドライバ制御部３４からＹスキャンドラ
イバ制御信号４２を入力し、各Ｙ電極（Ｙ1 ，Ｙ2 ，
…，Ｙn ）に所定のタイミングで選択パルスを出力する
とともに、Ｙ共通ドライバ３８で生成された信号を入力
し、その信号を各Ｙ電極（Ｙ1 ，Ｙ2 ，…，Ｙn ）に共
通に出力する。Ｘ共通ドライバ３７は、制御回路３０か
らＸ共通ドライバ制御信号４４を入力し、各Ｘ電極
（Ｘ）に共通にＸ電極制御信号を出力する。

【００２９】図７は本発明の実施の形態のプラズマディ
スプレイパネルの駆動方法を示すタイミングチャートで
あり、図８は同じくそのサステン期間の波形を示す模式
図である。なお、本実施の形態は、本発明を消去アドレ
ス駆動方式に適用した例を示す。本実施の形態において
は、１フレームを複数のサブフレームに分割する。１つ
のサブフレームは、図７に示すように、電荷形成期間、
アドレス走査期間及びサステン期間に分かれている。

【００３０】まず、電荷形成期間では、アドレス電極を
接地電位とし、Ｘ電極に１５０〜１９０Ｖの正極性の電
圧Ｖx を印加し、全てのＹ電極（Ｙ1 ，Ｙ2 ，…，Ｙn
）に−１５０〜−１９０Ｖの負極性の電圧Ｖy1を印加
する。これにより、Ｘ電極とＹ電極（Ｙ1 ，Ｙ2 ，…，
Ｙn ）との間で放電が発生し、全ての表示セルに電荷が
蓄積される。その後、アドレス電極（Ａ1 ，Ａ2 ，…，
Ａm ）及びＸ電極を接地電位（０Ｖ）とし、Ｙ電極（Ｙ
1 ，Ｙ2 ，…，Ｙn ）に１５０〜１９０Ｖの正のパルス
電圧Ｖy2を印加した後、Ｙ電極（Ｙ1 ，Ｙ2 ，…，Ｙn
）の電圧を−４０〜−１２０Ｖまで比較的緩やかに変
化させる。これにより、セルに蓄積された過剰な電荷が
削減されて、各セルの壁電荷量がほぼ一定となる。

【００３１】次に、アドレス走査期間において、消灯セ
ルの壁電荷を消去する。すなわち、Ｙ電極（Ｙ1 ，Ｙ2
，…，Ｙn ）に−４０〜−１２０Ｖの負極性の電圧Ｖy
を選択的に印加し、アドレス電極（Ａ1 ，Ａ2 ，…，
Ａm ）に順次２０〜１２０Ｖの正極性のアドレスパルス
Ｖa を印加する。これにより、消灯セルではアドレス電
極とＹ電極との間で放電が発生して、壁電荷が消去され
る。一方、点灯セルでは、アドレスパルスＶa の印加は
なく、放電が発生しないため、蓄積された電荷がそのま
ま残る。

【００３２】その後、サステン期間において、最初にＸ
電極に正極性の電圧（サステンパルス）Ｖs を供給した
後、Ｙ電極（Ｙ1 ，Ｙ2 ，…，Ｙn ）に負極性の電圧Ｖ
w1を供給する。この負極性の電圧Ｖw1は、後述するよう
に、最初のサステンパルスで放電が発生しなかった点灯
セルで放電を発生させるためにＹ電極に印加する。より
確実に放電を発生させるために、電圧Ｖw1のパルス幅を
サステンパルスＶs のパルス幅よりも大きくするか、又
は電圧Ｖw1の波高値をサステンパルスＶs の波高値より
も大きくすることが好ましい。

【００３３】その後、Ｙ電極（Ｙ1 ，Ｙ2 ，…，Ｙn ）
及びＸ電極に交互にサステンパルスＶs を供給する。そ
して、最後のサステンパルスＶs をＸ電極に供給した
後、Ｙ電極（Ｙ1 ，Ｙ2 ，…，Ｙn ）に負極性の電圧Ｖ
w2を供給するとともに、アドレス電極に正極性のパルス
ＶaEを印加する。なお、アドレス電極側に印加する電圧
ＶaEは必ずしも必要ではなく、０Ｖからアドレスパルス
Ｖa の電圧までの範囲で任意に設定してもよい。また電
圧Ｖw2を印加した後、次の電荷形成期間の開始までの間
にインターバル期間を設けることが好ましい。

【００３４】第２のフレーム以降も、第１のフレームと
同様である。図９はサブフレーム期間における３つのセ
ル（Ｉ〜III ）の電荷蓄積状態を示す模式図である。図
９において、□は電子を示し、■は正イオンを示す。Ｉ
は何らかの原因でアドレス電極Ａ側に過剰な壁電荷が発
生したセル（点灯セル）、IIは表示選択時に隣接セルと
の干渉等、何らかの原因でＸ電極側の電荷が不足したセ
ル（点灯セル）、III は消灯セルを示す。また、図９の
〜は図８の〜のタイミングにおける各セルの電
荷の蓄積状態を示す。

【００３５】Ｉのセルでは、Ｘ電極及びＹ電極に十分な
電荷が蓄積されているので、Ｘ電極に正極性の電圧が印
加されると（のタイミング）、Ｘ電極とＹ電極との間
で放電が発生し、Ｘ電極側に一定量の電子が蓄積され、
Ｙ電極側に一定量の正イオンが蓄積された時点で放電が
終息する。IIのセルでは、Ｘ電極側の電荷が不足してい
るため、Ｘ電極にサステンパルスＶs を印加しても放電
は発生しなかったとする。この場合、従来方法であれば
Ｙ電極にサステンパルスＶs を印加しても放電が発生せ
ず、表示品質の低下の原因となる。

【００３６】これを回避するために、本実施の形態にお
いては、のタイミングでＹ電極に−１５０〜−１９０
Ｖの電圧Ｖw1を印加する。一般的に、正極性の電圧を印
加したときよりも、負極性の電圧を印加したときのほう
が放電が発生しやすいという性質があり、また、IIのセ
ルではＹ電極側には十分な量の電子が蓄積されているの
で、のタイミングで放電が発生しないセルであって
も、のタイミングでアドレス電極とＹ電極との間の放
電に誘発されて、Ｘ電極とＹ電極との間で放電が発生す
る。その結果、IIのセルでは、Ｉのセルと同様に、Ｘ電
極側に電子が蓄積され、Ｙ電極側に正イオンが蓄積され
る。これにより、次にＹ電極にサステンパルスＶs が印
加されたときに、Ｘ電極とＹ電極との間で放電が発生す
る。なお、IIのセルではアドレス走査期間終了後のアド
レス電極側の電荷量が少ないため、サステン期間の終了
時点でＩのセルに比べてアドレス電極側に蓄積される電
荷量が少ない可能性がある。

【００３７】一方、III のセルでは、電荷の蓄積量が少
ないため、及びのタイミングでＸ電極又はＹ電極に
電圧が印加されても、放電は発生しない。Ｉのセル及び
IIのセルでは、Ｘ電極とＹ電極との間の放電により、サ
ステン期間中にアドレス電極Ａ側に徐々に電荷が蓄積さ
れる。このため、サステン期間の終了時（のタイミン
グ）には、Ｉのセルのアドレス電極Ａ側に正イオンが多
く蓄積されていることが考えられる。IIのセルでも、ア
ドレス電極Ａ側に正イオンが蓄積されるが、サステン期
間開始時の状態でIIのセルはＩのセルに比べて電荷量が
少なかったので、IIのようなセルに蓄積される電荷量
は、結果としてＩのセルに蓄積される電荷量よりも少な
くなり易いと考えられる。

【００３８】サステン期間の最後に印加したサステンパ
ルスＶs と逆極性の電圧Ｖw2をもう一方の表示電極に印
加しても、通常なら印加電圧は表示電極側の壁電極と逆
極性になり放電は発生しないが、Ｉのセルではアドレス
電極Ａ側に蓄積された電荷量が多すぎるため、アドレス
電極Ａと表示電極との間で放電が発生する。これによ
り、アドレス電極Ａ側の電荷量が低減される。本実施の
形態では、アドレス電極Ａに０〜１２０Ｖの電圧ＶaEを
印加して、ＩのセルのＹ電極とアドレス電極Ａとの間で
放電を発生させる。この放電により、アドレス電極Ａ側
の電荷蓄積量が削減される。一方、IIのセルでは、アド
レス電極Ａ側の蓄積電荷量が少ないので、のタイミン
グでＹ電極及びアドレス電極Ａに電圧Ｖw2，ＶaEを印加
しても、放電は発生しない。これにより、Ｉのセルの蓄
積電荷量が調整できる。

【００３９】このようにして第１サブフレーム期間が終
了した後、第２サブフレーム期間が開始される。第２サ
ブフレーム期間においても、電荷形成期間で各セルの蓄
積電荷量を均一とし、アドレス期間で消灯セルの壁電荷
を消去した後、サステン期間でサステン電圧を印加す
る。消去アドレス駆動法では、アドレス走査期間の前に
セルに壁電荷が形成されていることが必要である。本実
施の形態では、サブフレーム期間が終了した時点で各点
灯セルには壁電荷が形成されており、しかも、各点灯セ
ルの蓄積電荷量がほぼ同じになる。従って、本実施の形
態では第２サブフレーム以降においてパネル全体をリセ
ット放電させる必要がなく、コントラストの低下が抑制
されて表示品質が向上するという効果が得られる。

【００４０】なお、図９において、III の消灯セルでは
のタイミングでＹ電極及びアドレス電極に電圧Ｖw2，
Ｖa を印加すると、アドレス電極Ａと表示電極（Ｙ電
極）との間で放電が起こる可能性がある。そこで、
（１）Ｙ電極とアドレス電極との間の印加電圧を、消灯
セルで放電が発生しない程度の電圧とする、（２）プラ
イミング効果のないセル（消灯セルはサステン放電をし
ていないため、空間電荷がない）が放電を開始する以前
に電圧印加を終了する、又は（３）電圧印加終了後にイ
ンターバル期間を設けて自己消去放電を起こす、という
３の対策のうち少なくとも１つの対策を施すことが必要
である。

【００４１】また、図１０（ａ）のように、アドレス電
極Ａ及びＹ電極に電圧ＶaE及び電圧Ｖw2を同時に印加す
ると、アドレス電極ＡとＸ電極及びＹ電極との間でほぼ
同時に放電が起こる。このときの放電の強さを調整する
ために、図１０（ｂ）のように、まず表示電極（Ｙ電
極）にのみ書き込み電圧Ｖw2を印加し、アドレス電極と
Ｙ電極との間で放電を起こし、その後アドレス電圧ＶaE
を印加することで放電の強さを弱くして、アドレス電極
側に残る壁電荷量を調整するようにしてもよい。

【００４２】また、サステン期間中のアドレス電極（Ａ
1 ，Ａ2 ，…，Ａm ）の電位を接地電位（Ｖ）に維持す
るのではなく、図１１に示すように、アドレス電極に印
加する電圧を変化させて、アドレス電極側に蓄積される
電荷量を調整することもできる。例えば、（ｉ）の例で
はＹ電極に負の電圧Ｖw1を印加するときと、Ｘ電極及び
Ｙ電極に最後のサステンパルスＶs を供給するときとを
除き、サステン期間のアドレス電極の電位を一定として
いる。（ii）の例では、サステン期間中のアドレス電極
を接地電位に維持している。（iii ）の例では、サステ
ン期間中のアドレス電極を一定の電位としている。この
ようにサステン期間中にアドレス電極に印加する電圧を
調整し、アドレス電極側の蓄積電荷量を調整することが
好ましい。

【００４３】なお、上記の実施の形態においては消去ア
ドレス駆動法について説明したが、本発明は書き込みア
ドレス駆動法にも適用できる。

【００４４】

【発明の効果】以上説明したように、本発明によれば、
サステン期間の最後に、サステンパルスに対し逆極性の
電圧を表示電極の一方に供給するので、リセット放電を
行わずに過剰な壁電荷を消去することできる。これによ
り、コントラストを悪化させずにプラズマディスプレイ
を駆動することができて、表示品質を向上させることが
できる。

【００４５】また、本発明では、サステン期間の初めに
第１の表示電極にサステンパルスを印加した後、第２の
表示電極に逆極性の電圧を印加するので、隣接セルとの
干渉等の何らかの原因で蓄積された壁電荷が不足してい
ても、それを補い放電を起こすことができる。これによ
り、高表示品質の表示装置を実現できる。

【図面の簡単な説明】

【図１】図１は交流３電極面放電型ＰＤＰの概略平面図
である。

【図２】図２は同じくそのＰＤＰのＸ電極に直交する方
向の断面図である。

【図３】図３は同じくそのＰＤＰのＸ電極に沿った方向
の断面図である。

【図４】図４は、ＰＤＰに供給される信号のフレーム構
成を示す模式図である。

【図５】図５は一つのサブフレーム内の駆動波形のタイ
ミングチャート（従来例）を示す図である。

【図６】図６は本発明の実施の形態のプラズマディスプ
レイパネルの駆動方法を実現する交流駆動方式カラープ
ラズマディスプレイパネル駆動回路を示すブロック図で
ある。

【図７】図７は本発明の実施の形態のプラズマディスプ
レイパネルの駆動方法を示すタイミングチャートであ
る。

【図８】図８は同じくそのサステン期間の波形を示す模
式図である。

【図９】図９はサブフレーム期間における３つのセル
（Ｉ〜III ）の電荷蓄積状態を示す模式図である。

【図１０】図１０（ａ），（ｂ）はＹ電極に印加する電
圧ＶW2及びアドレス電極に印加する電圧Ｖa のタイミン
グを示すタイミングチャートである。

【図１１】図１１はサステン期間におけるアドレス電極
の電位を示すタイミングチャートである。

【符号の説明】

１０ ＰＤＰ、 １１ 障壁、 １３ Ｘ電極、 １４ Ｙ電極、 １５ アドレス電極、 １６ 背面ガラス基板、 １７ 蛍光体層、 １８ 前面ガラス基板、 ２０ 誘電体層、 ２１ 保護膜、 ３０ 制御回路、 ３１ 表示データ制御部、 ３２ フレームメモリ、 ３３ パネル駆動制御部、 ３４ スキャンドライバ制御部、 ３５ 共通ドライバ制御部、 ３６ アドレスドライバ、 ３７ Ｘ共通ドライバ、 ３８ Ｙ共通ドライバ、 ３９ Ｙスキャンドライバ。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 藤崎 隆 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 Ｆターム(参考） 5C080 AA05 BB05 DD03 DD09 DD30 EE29 FF12 GG02 GG08 GG12 HH02 HH04 JJ02 JJ04 JJ06

Claims (3)

【特許請求の範囲】
1. 【請求項１】 一方の基板側に第１及び第２の表示電極
   を有し、他方の基板側にアドレス電極を有するプラズマ
   ディスプレイパネルの駆動方法において、 サステン期間の最後に、前記第１の表示電極にサステン
   パルスを印加した後、前記第２の表示電極に、前記サス
   テンパルスに対し逆極性の電圧を印加することを特徴と
   するプラズマディスプレイパネルの駆動方法。
2. 【請求項２】 一方の基板側に第１及び第２の表示電極
   を有し、他方の基板側にアドレス電極を有するプラズマ
   ディスプレイパネルの駆動方法において、 サステン期間の最初に、前記第１の表示電極にサステン
   パルスを印加した後、前記第２の表示電極に、前記サス
   テンパルスに対し逆極性の電圧を印加することを特徴と
   するプラズマディスプレイパネルの駆動方法。
3. 【請求項３】 一方の基板側に第１及び第２の表示電極
   を有し、他方の基板側にアドレス電極を有するプラズマ
   ディスプレイパネルの駆動方法において、 サステン期間の最初に、前記第１の表示電極にサステン
   パルスを印加した後、前記第２の表示電極に、前記サス
   テンパルスに対し逆極性の第１の電圧を印加し、 前記サステン期間の最後に、前記第１及び第２の表示電
   極のうちのいずれか一方の表示電極にサステンパルスを
   印加した後、他方の表示電極に前記サステンパルスに対
   し逆極性の第２の電圧を印加することを特徴とするプラ
   ズマディスプレイパネルの駆動方法。