JP3872551B2

JP3872551B2 - プラズマディスプレイパネル及びその駆動方法

Info

Publication number: JP3872551B2
Application number: JP35888996A
Authority: JP
Inventors: 勉徳永; 信彦三枝
Original assignee: Pioneer Corp
Current assignee: Pioneer Corp
Priority date: 1996-12-27
Filing date: 1996-12-27
Publication date: 2007-01-24
Anticipated expiration: 2016-12-27
Also published as: JPH10188824A

Description

【０００１】
【発明の属する技術分野】
本発明は、マトリクス表示方式の交流（ＡＣ）型のプラズマディスプレイパネル（ＰＤＰ）に関する。
【０００２】
【従来の技術】
近年、表示装置の大型化に伴い、薄型の表示装置が要求され、各種の薄型の表示装置が提供されている。その１つにマトリクス表示方式の交流（ＡＣ）型のプラズマディスプレイパネルが知られている。図４は、マトリクス表示方式の交流（ＡＣ）型のプラズマディスプレイパネルの構造を示す図である。
図４に示すように放電空間７を介して対向配置された一対のガラス基板１、２の表示面側のガラス基板１の内面に互いに平行に隣接配置された一対の行電極対（維持電極）Ｘ、Ｙ、行電極対Ｘ、Ｙを覆う壁電荷形成用の誘電体層５、誘電体層５を覆うＭｇＯからなる保護膜６が夫々設けられている。
尚、行電極対Ｘ、Ｙは、夫々透明導電膜からなる透明電極４とその導電性を補うために積層された金属層からなるバス電極（金属電極）３とから構成されている。
【０００３】
一方、背面側のガラス基板２の内面上に行電極対Ｘ、Ｙと交差する方向に設けられ、放電空間７を区画する障壁１０、各障壁１０間のガラス基板２上に行電極対Ｘ、Ｙと交差する方向に配列された列電極（アドレス電極）Ａ、及び各列電極Ａ、障壁１０の側面を覆う赤、緑、青の発光色の蛍光体層８（Ｒ）、８（Ｇ）、８（Ｂ）が夫々設けられている。そして、放電空間７にはネオンに少量のキセノンを混合した放電ガスが封入されている。上記の列電極及び行電極対の各交点において放電セル（画素）が形成される。
【０００４】
かかるプラズマディスプレイパネルの表示制御は、次のようにして行われる。先ず、全行電極対間に一斉にリセットパルスを印加して対をなす行電極対間にリセット放電を生じさせ、放電終了後全放電セルに壁電荷を蓄積形成する。
次に、画素データパルスを列電極に印加すると共に走査パルス（選択消去パルス）を行電極対の一方の行電極に印加して列電極と行電極対間にアドレス放電を生じさせ、壁電荷を選択的に消去して点灯セルと消灯セルが選択される。
次に、行電極対間に維持放電パルスを交互に印加して壁電荷が残留している点灯セルのみが放電発光を繰り返す。次いで、行電極対間に消去パルスを印加して壁電荷を消去する。以上のような行程を繰り返し行うことにより、画像表示が行われる。
【０００５】
【発明が解決しようとする課題】
上述したプラズマディスプレイパネルの駆動方法では、消灯セル（黒表示の場合）においてもリセットパルスによる放電発光が必ず行われる。
一般に、このリセットパルスの電圧は、所定量の壁電荷を形成するためにそのレベルがかなり大きいので、リセットパルスによる放電発光がプラズマディスプレイパネルのコントラストを悪化させる大きな一因となっている。
本発明は、かかる問題を解決するためになされたものであり、コントラストを向上させたプラズマディスプレイパネル及びその駆動方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】
請求項１記載の発明は、放電空間を介して対向配置された一対の基板の表示面側の基板の内面上に、放電ギャップを介して対向する一対の行電極と、行電極を被覆する誘電体層とを有し、一対の基板の背面側の基板の内面上に、一対の行電極と交差しその交点で放電セルを画定する列電極と、列電極を被覆する蛍光体層とを有するプラズマディスプレイパネルであって、放電セルに壁電荷を形成する為のリセット放電、放電セルの点灯及び消灯を選択する為のアドレス放電、及び放電セルの点灯状態及び消灯状態を維持する為の維持放電は共に放電ギャップにおいて実施され、放電空間に対する表示面側の放電ギャップに近接する領域のみに、放電ギャップに近接する領域での放電発光による可視光を吸収する光学フィルタを設けたことを特徴とする。
【０００７】
また、請求項２記載の発明は、請求項１記載のプラズマディスプレイパネルにおいて、一対の行電極の各々は、放電セル毎に放電ギャップを介して互いに対向する突出部を有することを特徴とする。
【０００８】
また、請求項３記載の発明は、請求項２記載のプラズマディスプレイパネルにおいて、突出部は、放電ギャップに近接する幅広部と、幅広部に続き幅広部より幅の狭い狭小部とを含み、放電ギャップに近接する領域は、幅広部のみを含むことを特徴とする。
【０００９】
また、請求項４記載の発明は、請求項１記載のプラズマディスプレイパネルにおいて、リセット放電及びアドレス放電による発光は放電ギャップに近接する領域に集中することを特徴とする。また、請求項５記載の発明は、請求項１乃至請求項３いずれか１に記載のプラズマディスプレイパネルの駆動方法であって、一対の行電極に第１リセットパルスを印加して放電発光させるリセット期間と、一対の行電極に走査パルスを印加するとともに列電極に画素データパルスを印加して点灯セル及び消灯セルを選択するアドレス期間と、一対の行電極に放電維持パルスを印加して点灯セル及び消灯セルを維持する維持放電期間とを用いて表示を行うとともに、第1のリセットパルスの立ち上がり時間は、放電維持パルスの立ち上がり時間に比して長い立ち上がり時間であることを特徴とする。
【００１０】
また、請求項６記載の発明は、請求項５記載のプラズマディスプレイパネルの駆動方法であって、リセット期間において、第１リセットパルスの終了直後に一対の行電極に第２リセットパルスを印加し、アドレス期間において、走査パルスの直前に一対の行電極にプライミングパルスを印加することを特徴とする。
【００１１】
【作用】
放電空間に対する表示面側に、放電ギャップに近接する領域での放電発光による可視光を吸収する光学フィルタを設けることにより、放電ギャップ近傍のリセット放電、アドレス放電による発光（不要光）を吸収する。
また、長時定数のリセットパルスを用いることにより、リセット放電による発光を弱めかつ放電ギャップ近傍に集中させ、光学フィルタによる不要光の吸収効果をより一層向上させる。
【００１２】
【発明の実施の形態】
図１（ａ）は、本発明の一実施の形態にかかるプラズマディスプレイパネルを構成する複数の画素セル（放電セルを含む）の内の１つの断面図である。
表示面側のガラス基板１の内側には、対をなす複数の行電極対Ｘ、Ｙが形成されている。この行電極対Ｘ、Ｙは、互いに水平方向に伸長する透明導電膜からなる透明電極４と、この透明電極４の導電率を向上させるために、金属層からなるバス電極３とで構成されている。
【００１３】
この透明電極４は、図１（ｂ）に示すように各放電セルＳ毎に放電ギャップ１３を介して互いに対向する突出部１４を有している。この突出部１４は、放電ギャップ１３に近接する領域に幅広部１５を配置し、幅広部１５より幅の狭い狭小部１６とで構成されている。
また、放電ギャップ１３及び幅広部１５の放電ギャップ側の一部の領域を覆うように、放電発光による可視光を吸収する光学フィルタ１１を設けている。
即ち、光学フィルタ１１は放電ギャップ１３に近接する領域を遮光するように設けられている。これら光学フィルタ１１を含めた行電極対Ｘ、Ｙの表面上には、誘電体層５が形成され、更にこの誘電体層５を保護膜６が被覆している。
【００１４】
一方、背面側のガラス基板２には、列電極Ａが形成され、この列電極Ａを被覆して蛍光体層８が形成されている。表示面側のガラス基板１の行電極対Ｘ、Ｙと背面側のガラス基板２の列電極Ａとは、対向して互いに直交するように表示面側のガラス基板１及び背面側のガラス基板２が離間配置されて放電空間７が形成され、放電空間７内に希ガスを注入し、封入される。
このように、表示面側のガラス基板１の行電極対Ｘ、Ｙと背面側のガラス基板２の列電極Ａの交点を中心として画素セルＳが形成されるので、プラズマディスプレイパネルは複数の画素セル（放電セル）を有し、画像の表示が可能となる。
【００１５】
次に、図１のプラズマディスプレイパネルを使用して行われる本発明の一実施の形態によるプラズマディスプレイパネルの駆動方法について説明する。
図２において、先ず、図示せぬ行電極駆動パルス発生回路は、立ち上がり時間の長い（長時定数）パルス負電圧の第１リセットパルスＲＰx1を全ての行電極Ｘ1 〜Ｘn に印加すると同時に、負電圧の場合と同様に正電圧の第１リセットパルスＲＰy を行電極Ｙ1 〜Ｙn の各々に印加する。各行電極対間に印加された電位＋Ｖp1と電位−Ｖp1とにて生成される電位差が放電開始電圧を越えると、プラズマディスプレイパネルの全ての行電極対間にごく弱い放電が励起されて、全画素セルＳi 、j の放電空間７内に電荷粒子が発生する。
【００１６】
この長時定数のリセットパルスによる放電は、大変微弱であり、各画素セル
Ｓi 、j に形成される壁電荷が不均一になるため、行電極Ｘ1 〜Ｘn に印加される第１リセットパルスＲＰx1の次の瞬間に正電圧の第２リセットパルスＲＰx2を挿入している。この第２リセットパルスＲＰx2に用いる電圧は、第１リセットパルスＲＰy とほぼ同一の電圧（略＋１６５Ｖ）としている。
第２リセットパルスＲＰx2の印加による放電の終息後、全画素セルＳi 、j の誘電体層５上には一様に所定量の壁電荷が形成される（一斉リセット期間）。
次に、図示せぬ画素データパルス発生回路は、各行電極毎との画素データに対応した正電圧の画素データパルスＤＰ1 〜ＤＰn を順次、列電極Ｄ1 〜Ｄm に印加する。
【００１７】
この際、行電極駆動パルス発生回路は、上記画素データパルスＤＰ1 〜ＤＰ n の各印加タイミングに同期して、小なるパルス幅の走査パルスＳＰを行電極Ｙ1 〜Ｙn へ順次印加する。ここで、行電極駆動パルス発生回路は、かかる走査パルスＳＰを各行電極Ｙ1 〜Ｙn の各々に印加する直前に、図２にて示されるが如き正電圧のプライミングパルスＰＰを行電極Ｙ1 〜Ｙn 各々に印加する。
かかるプライミングパルスＰＰの印加により、上記一斉リセットにて得られて時間経過と共に減少してしまったプライミング粒子が、放電空間７内に再形成される。よって、放電空間７内に所定量のプライミング粒子が存在する内に、上記走査パルスＳＰの印加による画素データ書き込みが行われる。
【００１８】
例えば、画素データの内容が論理「０」である場合には、走査パルスＳＰと共に画素データパルスＤＰが同時に印加されるので、画素セル内部に形成されている壁電荷は消滅する。
一方、画素データの内容が論理「１」である場合には、走査パルスＳＰのみが印加されるので放電が生じることなく、その画素セル内部に形成されている壁電荷はそのまま保持される。つまり、かかる走査パルスＳＰとは、画素セル内に形成されている壁電荷を画素データに応じて選択的に消去せしめるためのトリガとなる選択消去パルスとも言えるのである（アドレス期間）。
【００１９】
次に、行電極駆動パルス発生回路は、正電圧の維持放電パルスＩＰx を行電極Ｘ1 〜Ｘn の夫々に印加する。次に、かかる維持放電パルスＩＰx の印加タイミングとは、ずれたタイミングにて正電圧の維持放電パルスＩＰy を行電極Ｙ1 〜Ｙn の夫々に印加する。かかる維持放電パルスが連続して行電極Ｘi 、Ｙi に交互に印加されている期間にわたり、上記壁電荷が残留したままとなっている画素セルのみが放電発光を維持する（維持放電期間）。
尚、この維持放電期間において、最初に、即ち第１番目に行電極に印加される維持放電パルスＩＰy 、ＩＰx ・・に比してパルス幅を長めに設定してある。
この理由を以下に説明する。
【００２０】
放電が生じると、放電空間内にプライミング粒子が発生するが時間が経過すると共に減少していく。プライミング粒子の数が減少するほどパルスの印加から最初の放電が生じるまでの時間（放電形成遅れ時間）及び各画素セルの放電開始時間のバラツキ（放電統計遅れ時間）が増大する。すると、維持放電期間の最初に印加される放電維持パルスで放電が生じなくなり、それ以降印加される放電維持パルスによって放電しない可能性が高くなる。そこで、最初に印加される放電維持パルスのパルス幅をそれ以降印加される放電維持パルスより長く、即ち、放電形成遅れ時間、放電統計遅れ時間及び放電そのものに必要な時間の総和より長くすることにより、最初に印加される放電維持パルスで確実に放電を生じさせることが可能となる。
【００２１】
次に、行電極駆動パルス発生回路は、消去パルスＥＰを行電極Ｘ1 〜Ｘn の夫々に印加することにより、行電極Ｘ1 〜Ｘn 及びＹ1 〜Ｙn 上に形成された壁電荷を消滅させ、点灯及び消灯セルでの壁電荷の状態を略均一にする（壁電荷消去期間）。
【００２２】
以上の如く、第１リセットパルスの立ち上がりを緩やかにすることによって、リセットパルスの印加による画素セルの発光輝度を小さく抑えることができる。また、立ち上がり時間の長い（長時定数）第１リセットパルスＲＰx1、ＲＰ y の終了直後に、第２リセットパルスＲＰx2を印加することによって、各画素セルの壁電荷が揃い、アドレスマージンが向上し鮮明な画像表示が得られる。
【００２３】
また、維持放電期間において、最初に印加される維持放電パルスのパルス幅をそれ以降印加される放電維持パルスのパルス幅より長くすることによって最初に印加される放電維持パルスによる放電を確実に生じさせることができ、よって、誤放電がなくなり正確な発光表示がなされるのである。
上記の駆動方法では、長時定数のリセットパルスを用いることにより、図１
（ｂ）に示されるようにリセット放電ＲＳによる発光を弱めかつ放電ギャップ１３近傍に集中する。従って、放電ギャップ１３に近接する領域に設けられた光学フィルタ１１により、リセット放電ＲＳによる発光は殆ど吸収されてしまう。
尚、維持放電ＣＳによる発光は、図１（ｃ）に示されるように放電セルＳのほぼ全域で生じている。
【００２４】
上記の図１のプラズマディスプレイパネルを用いた駆動方法の一実施の形態では、一斉リセット期間において、一旦全放電セルに所定量の壁電荷を形成した
後、アドレス期間で選択的に壁電荷を消去して点灯セル及び消灯セルを選択するという、いわゆる選択消去アドレス法を用いた例を説明したが、これに代えて選択書込みアドレス法を用いた場合にも適用できる。
即ち、図３に示すように、一斉リセット期間において長時定数のリセットパルスＲＰx 、ＲＰy を全行電極対Ｘ1 〜Ｘn 、Ｙ1 〜Ｙn に一斉に印加し、全放電セルを放電させ、一旦壁電荷を形成した（全面書込期間）後、消去パルスＥＰを全行電極対間に一斉に印加し、全放電セルを放電させ壁電荷を消去させる（全面消去期間）。
【００２５】
次に、アドレス期間において、一方の行電極Ｙ1 〜Ｙn に順次操作パルス（選択書込みパルス）を印加すると共に列電極Ｄ1 〜Ｄm に画素データパルスＤＰ 1 〜ＤＰn を印加して、選択的に放電発光を生じさせ、点灯セルに壁電荷を形成する。以降、図２の場合と同様な維持放電期間、壁電荷期間が続く。
このような選択書込みアドレス法を用いた場合でも、長時定数のリセットパルスを用いることにより上記一実施の形態と同様な作用、効果が得られる。
【００２６】
【発明の効果】
本発明のプラズマディスプレイパネルでは、放電空間に対する表示面側に、放電ギャップに近接する領域での放電発光による可視光を吸収する光学フィルタを設けることにより、放電ギャップ近傍のリセット放電、アドレス放電による発光（不要光）を吸収し、コントラストを向上させることができる。
また、本発明によるプラズマディスプレイパネルの駆動方法では、長時定数のリセットパルスを用いることにより、リセット放電による発光を弱めかつ放電ギャップ近傍に集中させ、光学フィルタによる不要光の吸収効果をより一層向上させることができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態にかかるプラズマディスプレイパネルを構成する複数の画素セルの内の１つの断面図。
【図２】本発明の一実施の形態にかかるプラズマディスプレイパネルの駆動方法を説明するための各種駆動パルスの印加タイミングを示す図。
【図３】本発明の他の実施の形態にかかるプラズマディスプレイパネルの駆動方法を説明するための各種駆動パルスの印加タイミングを示す図。
【図４】従来のプラズマディスプレイパネルの構造図。
【符号の説明】
１・・・表示面側のガラス基板
２・・・背面側のガラス基板
３・・・バス電極
４・・・透明電極
５・・・誘電体層
６・・・保護膜
７・・・放電空間
８・・・蛍光体層
１１・・光学フィルタ
１３・・放電ギャップ
１４・・突出部
１５・・幅広部
１６・・狭小部
Ａ・・・列電極
Ｓ・・・画素セル
Ｘ、Ｙ・・行電極対
ＲＳ・・リセット放電
ＣＳ・・維持放電

Claims

放電空間を介して対向配置された一対の基板の表示面側の基板の内面上に、放電ギャップを介して対向する一対の行電極と、前記行電極を被覆する誘電体層とを有し、前記一対の基板の背面側の基板の内面上に、前記一対の行電極と交差しその交点で放電セルを画定する列電極と、前記列電極を被覆する蛍光体層とを有するプラズマディスプレイパネルであって、
前記放電セルに壁電荷を形成する為のリセット放電、前記放電セルの点灯及び消灯を選択する為のアドレス放電、及び前記放電セルの点灯状態及び消灯状態を維持する為の維持放電は共に前記放電ギャップにおいて実施され、前記放電空間に対する表示面側の前記放電ギャップに近接する領域のみに、前記放電ギャップに近接する領域での放電発光による可視光を吸収する光学フィルタを設けたことを特徴とするプラズマディスプレイパネル。
前記一対の行電極の各々は、前記放電セル毎に前記放電ギャップを介して互いに対向する突出部を有することを特徴とする請求項１記載のプラズマディスプレイパネル。
前記突出部は、前記放電ギャップに近接する幅広部と、前記幅広部に続き前記幅広部より幅の狭い狭小部とを含み、前記放電ギャップに近接する領域は、前記幅広部のみを含むことを特徴とする請求項２記載のプラズマディスプレイパネル。
前記リセット放電及び前記アドレス放電による発光は前記放電ギャップに近接する領域に集中することを特徴とする請求項１記載のプラズマディスプレイパネル。
請求項１乃至３いずれか１に記載のプラズマディスプレイパネルの駆動方法であって、
前記一対の行電極に第１リセットパルスを印加して放電発光させるリセット期間と、前記一対の行電極に走査パルスを印加するとともに前記列電極に画素データパルスを印加して点灯セル及び消灯セルを選択するアドレス期間と、前記一対の行電極に放電維持パルスを印加して前記点灯セル及び消灯セルを維持する維持放電期間とを用いて表示を行うとともに、前記第1のリセットパルスの立ち上がり時間は、前記放電維持パルスの立ち上がり時間に比して長い立ち上がり時間であることを特徴とするプラズマディスプレイパネルの駆動方法。
請求項５記載のプラズマディスプレイパネルの駆動方法であって、
前記リセット期間において、前記第１リセットパルスの終了直後に前記一対の行電極に第２リセットパルスを印加し、前記アドレス期間において、前記走査パルスの直前に前記一対の行電極にプライミングパルスを印加することを特徴とするプラズマディスプレイパネルの駆動方法。