JPH10214057A - プラズマディスプレイパネルの駆動方法 - Google Patents
プラズマディスプレイパネルの駆動方法Info
- Publication number
- JPH10214057A JPH10214057A JP9031348A JP3134897A JPH10214057A JP H10214057 A JPH10214057 A JP H10214057A JP 9031348 A JP9031348 A JP 9031348A JP 3134897 A JP3134897 A JP 3134897A JP H10214057 A JPH10214057 A JP H10214057A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- wall charge
- discharge
- charge erasing
- row electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【課題】 壁電荷消去期間における壁電荷の消去を確実
にかつ均一に行い誤放電を防止し、表示特性を向上させ
ることを目的とする。 【解決手段】 誘電体層で被覆された複数の行電極対
と、行電極対に交差して配列され各交差部にて画素を形
成する複数の列電極とを有し、行電極対に走査パルスを
印加するとともに列電極に画素データパルスを印加して
画素データに応じて点灯及び消灯画素を選択するアドレ
ス期間と、行電極対に交互に放電維持パルスを印加して
点灯及び消灯画素を維持する維持放電期間と、行電極対
に壁電荷消去パルスを印加して壁電荷を消去する壁電荷
消去期間とを用いて表示を行うプラズマディスプレイパ
ネルの駆動方法であって、壁電荷消去パルスは、放電維
持パルスの電圧値より低い電圧値を有する壁電荷消去パ
ルス列を含むことを特徴とする。
にかつ均一に行い誤放電を防止し、表示特性を向上させ
ることを目的とする。 【解決手段】 誘電体層で被覆された複数の行電極対
と、行電極対に交差して配列され各交差部にて画素を形
成する複数の列電極とを有し、行電極対に走査パルスを
印加するとともに列電極に画素データパルスを印加して
画素データに応じて点灯及び消灯画素を選択するアドレ
ス期間と、行電極対に交互に放電維持パルスを印加して
点灯及び消灯画素を維持する維持放電期間と、行電極対
に壁電荷消去パルスを印加して壁電荷を消去する壁電荷
消去期間とを用いて表示を行うプラズマディスプレイパ
ネルの駆動方法であって、壁電荷消去パルスは、放電維
持パルスの電圧値より低い電圧値を有する壁電荷消去パ
ルス列を含むことを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、マトリクス表示方
式の交流（ＡＣ）型のプラズマディスプレイパネル（Ｐ
ＤＰ）の駆動方法に関する。
式の交流（ＡＣ）型のプラズマディスプレイパネル（Ｐ
ＤＰ）の駆動方法に関する。
【０００２】
【従来の技術】近年、表示装置の大型化に伴い、薄型の
表示装置が要求され、各種の薄型の表示装置が提供され
ている。その１つにＡＣＰＤＰが知られている。係るＡ
ＣＰＤＰは、列電極及び列電極と直交し一対にて１行
（１走査ライン）を構成する行電極を備えており、これ
ら列電極及び行電極対各々は放電空間に対して誘電体層
で覆われており、列電極及び行電極対の各交点に放電セ
ル（画素）が形成されている。尚、行電極は、透明電極
とそれに積層されたバス電極とから構成されている。
表示装置が要求され、各種の薄型の表示装置が提供され
ている。その１つにＡＣＰＤＰが知られている。係るＡ
ＣＰＤＰは、列電極及び列電極と直交し一対にて１行
（１走査ライン）を構成する行電極を備えており、これ
ら列電極及び行電極対各々は放電空間に対して誘電体層
で覆われており、列電極及び行電極対の各交点に放電セ
ル（画素）が形成されている。尚、行電極は、透明電極
とそれに積層されたバス電極とから構成されている。
【０００３】図７は、係るＡＣＰＤＰの従来の各種駆動
パルスの印加タイミングを示す図である。図７におい
て、まず、負極性のリセットパルスＲＰx を全ての行電
極Ｘ1 〜Ｘn に印加すると同時に、正極性のリセットパ
ルスＲＰy を全ての行電極Ｙ1 〜Ｙn の各々に印加す
る。かかるリセットパルスの印加により、全ての放電セ
ルに放電が生じ、荷電粒子が発生し、放電終了後各放電
セルに壁電荷が蓄積形成される（一斉リセット期間）。
パルスの印加タイミングを示す図である。図７におい
て、まず、負極性のリセットパルスＲＰx を全ての行電
極Ｘ1 〜Ｘn に印加すると同時に、正極性のリセットパ
ルスＲＰy を全ての行電極Ｙ1 〜Ｙn の各々に印加す
る。かかるリセットパルスの印加により、全ての放電セ
ルに放電が生じ、荷電粒子が発生し、放電終了後各放電
セルに壁電荷が蓄積形成される（一斉リセット期間）。
【０００４】次に、各行毎の画素データに対応した画素
データパルスＤＰ1 〜ＤＰn を順次、列電極Ｄ1 〜Ｄm
に印加する。この画素データパルスＤＰ1 〜ＤＰn 各々
の印加タイミングに同期して走査パルス（選択消去パル
ス）ＳＰを行電極Ｙ1 〜Ｙn へ順次印加して行く。
データパルスＤＰ1 〜ＤＰn を順次、列電極Ｄ1 〜Ｄm
に印加する。この画素データパルスＤＰ1 〜ＤＰn 各々
の印加タイミングに同期して走査パルス（選択消去パル
ス）ＳＰを行電極Ｙ1 〜Ｙn へ順次印加して行く。
【０００５】この際、かかる画素データパルスＤＰ、及
び走査パルスＳＰが各々列電極及び行電極に同時に印加
された放電セル（消灯画素、消灯セル）にのみ放電が生
じ上記一斉リセット期間にて形成された壁電荷が消去さ
れる。一方、走査パルスＳＰが印加されたものの画素デ
ータパルスＤＰが印加されない放電セル（点灯画素、点
灯セル）では上記の如き放電は生じないので上記一斉リ
セット期間にて形成された壁電荷はそのまま残留する。
このように各放電セルの壁電荷は、画素データに応じて
選択的に消去され、点灯画素及び消灯画素が選択される
（アドレス期間）。
び走査パルスＳＰが各々列電極及び行電極に同時に印加
された放電セル（消灯画素、消灯セル）にのみ放電が生
じ上記一斉リセット期間にて形成された壁電荷が消去さ
れる。一方、走査パルスＳＰが印加されたものの画素デ
ータパルスＤＰが印加されない放電セル（点灯画素、点
灯セル）では上記の如き放電は生じないので上記一斉リ
セット期間にて形成された壁電荷はそのまま残留する。
このように各放電セルの壁電荷は、画素データに応じて
選択的に消去され、点灯画素及び消灯画素が選択される
（アドレス期間）。
【０００６】次に、正極性の放電維持パルスＩＰx を行
電極Ｘ1 〜Ｘn の各々に印加するとともに放電維持パル
スＩＰx の印加タイミングとはずれたタイミングにて正
極性の放電維持パルスＩＰy を行電極Ｙ1 〜Ｙn の各々
に印加する。このように放電維持パルスＩＰx 、ＩＰy
を交互に行電極対に印加され、壁電荷が残留している放
電セル（点灯画素、点灯セル）は放電発光を繰り返す一
方壁電荷が消滅した放電セル（消灯画素、消灯セル）は
放電発光しない（維持放電期間）。
電極Ｘ1 〜Ｘn の各々に印加するとともに放電維持パル
スＩＰx の印加タイミングとはずれたタイミングにて正
極性の放電維持パルスＩＰy を行電極Ｙ1 〜Ｙn の各々
に印加する。このように放電維持パルスＩＰx 、ＩＰy
を交互に行電極対に印加され、壁電荷が残留している放
電セル（点灯画素、点灯セル）は放電発光を繰り返す一
方壁電荷が消滅した放電セル（消灯画素、消灯セル）は
放電発光しない（維持放電期間）。
【０００７】次に、全ての行電極Ｙ1 〜Ｙn に一斉に消
去パルスＥＰを印加して全放電セル（点灯セル）の壁電
荷を消去する（壁電荷消去期間）。以上のように、一斉
リセット期間、アドレス期間、維持放電期間、壁電荷消
去期間を１つの表示サイクルとして、これを繰り返し行
うことにより、画像表示が行われる。かかるＰＤＰを階
調表示させる方法の一つとして１フレーム（１フィール
ド）の表示期間を、Ｎビットの表示データの各ビット桁
の重み付けに対応した時間だけ発光するＮ個のサブフレ
ーム（サブフィールド）に分割して表示する方法（いわ
ゆるサブフレーム法）がある。
去パルスＥＰを印加して全放電セル（点灯セル）の壁電
荷を消去する（壁電荷消去期間）。以上のように、一斉
リセット期間、アドレス期間、維持放電期間、壁電荷消
去期間を１つの表示サイクルとして、これを繰り返し行
うことにより、画像表示が行われる。かかるＰＤＰを階
調表示させる方法の一つとして１フレーム（１フィール
ド）の表示期間を、Ｎビットの表示データの各ビット桁
の重み付けに対応した時間だけ発光するＮ個のサブフレ
ーム（サブフィールド）に分割して表示する方法（いわ
ゆるサブフレーム法）がある。
【０００８】
【発明が解決しようとする課題】ところで、上述のＰＤ
Ｐ駆動方法では、維持放電期間終了後、１つの消去パル
ス（細幅の消去パルス、あるいは太幅の消去パルス）を
行電極対に一斉に印加して点灯セルの壁電荷を消去して
いた。
Ｐ駆動方法では、維持放電期間終了後、１つの消去パル
ス（細幅の消去パルス、あるいは太幅の消去パルス）を
行電極対に一斉に印加して点灯セルの壁電荷を消去して
いた。
【０００９】しかしながら、図８（ａ）に示すように、
この消去すべき壁電荷は行電極上全体に分布しているの
で、１つの消去パルスを行電極対に一斉に印加しても図
８（ｂ）に示すように、点灯セルの壁電荷を確実に消去
することは、困難であった。
この消去すべき壁電荷は行電極上全体に分布しているの
で、１つの消去パルスを行電極対に一斉に印加しても図
８（ｂ）に示すように、点灯セルの壁電荷を確実に消去
することは、困難であった。
【００１０】すなわち、行電極長（奥行き）Ｌが長い場
合、放電ギャップとは反対側（バス電極側）の壁電荷を
消去できずに残留壁電荷を生じてしまう。列電極上の壁
電荷も消去することが望ましいが、太幅の消去パルスを
用いた場合には消去放電により、列電極にマイナスの電
荷が形成され、また列電極の電極長が長い場合、行電極
の場合と同様に列電極の放電ギャップとは反対側（外
側）に残留壁電荷を生じてしまう。
合、放電ギャップとは反対側（バス電極側）の壁電荷を
消去できずに残留壁電荷を生じてしまう。列電極上の壁
電荷も消去することが望ましいが、太幅の消去パルスを
用いた場合には消去放電により、列電極にマイナスの電
荷が形成され、また列電極の電極長が長い場合、行電極
の場合と同様に列電極の放電ギャップとは反対側（外
側）に残留壁電荷を生じてしまう。
【００１１】これらの残留壁電荷は、次の表示期間（サ
ブフレーム）でのアドレス期間に不要な放電（誤放電）
を生じさせ、アドレスマージンを低下させる原因とな
る。また、この不要な放電は、コントラストを下げた
り、セルを微細化する上での障害となる。
ブフレーム）でのアドレス期間に不要な放電（誤放電）
を生じさせ、アドレスマージンを低下させる原因とな
る。また、この不要な放電は、コントラストを下げた
り、セルを微細化する上での障害となる。
【００１２】さらに、放電セル毎の特性のバラツキやパ
ネル内の電圧降下などにより、パネル内で均一に壁電荷
を消去することが困難であった。従って、次の表示期間
（サブフレーム）での放電がセル毎にバラツキ、アドレ
スマージンを悪化させていた。
ネル内の電圧降下などにより、パネル内で均一に壁電荷
を消去することが困難であった。従って、次の表示期間
（サブフレーム）での放電がセル毎にバラツキ、アドレ
スマージンを悪化させていた。
【００１３】本発明は、上記の問題を解決するためにな
されたものであり、壁電荷消去期間における壁電荷の消
去を確実にかつ均一に行い誤放電を防止し、表示特性を
向上させることを目的とする。
されたものであり、壁電荷消去期間における壁電荷の消
去を確実にかつ均一に行い誤放電を防止し、表示特性を
向上させることを目的とする。
【００１４】
【課題を解決するための手段】本発明による請求項１に
記載のプラズマディスプレイパネルの駆動方法は、誘電
体層で被覆された複数の行電極対と、行電極対に交差し
て配列され各交差部にて画素を形成する複数の列電極と
を有し、行電極対に走査パルスを印加するとともに列電
極に画素データパルスを印加して画素データに応じて点
灯及び消灯画素を選択するアドレス期間と、行電極対に
交互に放電維持パルスを印加して点灯及び消灯画素を維
持する維持放電期間と、行電極対に壁電荷消去パルスを
印加して壁電荷を消去する壁電荷消去期間とを用いて表
示を行うプラズマディスプレイパネルの駆動方法であっ
て、壁電荷消去パルスは、放電維持パルスの電圧値より
低い電圧値を有する壁電荷消去パルス列を含むことを特
徴とする。
記載のプラズマディスプレイパネルの駆動方法は、誘電
体層で被覆された複数の行電極対と、行電極対に交差し
て配列され各交差部にて画素を形成する複数の列電極と
を有し、行電極対に走査パルスを印加するとともに列電
極に画素データパルスを印加して画素データに応じて点
灯及び消灯画素を選択するアドレス期間と、行電極対に
交互に放電維持パルスを印加して点灯及び消灯画素を維
持する維持放電期間と、行電極対に壁電荷消去パルスを
印加して壁電荷を消去する壁電荷消去期間とを用いて表
示を行うプラズマディスプレイパネルの駆動方法であっ
て、壁電荷消去パルスは、放電維持パルスの電圧値より
低い電圧値を有する壁電荷消去パルス列を含むことを特
徴とする。
【００１５】また、請求項２に記載の発明は、請求項１
記載のプラズマディスプレイパネルの駆動方法であっ
て、行電極対は、表示面側の基板の内面に配置された透
明電極と、それに積層された金属電極とで構成され、誘
電体層で被覆されているとともに列電極は、表示面側の
基板と放電空間を介して対向配置された背面側の基板の
内面に配置され、蛍光体層で被覆されていることを特徴
とする請求項１記載のプラズマディスプレイパネルの駆
動方法。
記載のプラズマディスプレイパネルの駆動方法であっ
て、行電極対は、表示面側の基板の内面に配置された透
明電極と、それに積層された金属電極とで構成され、誘
電体層で被覆されているとともに列電極は、表示面側の
基板と放電空間を介して対向配置された背面側の基板の
内面に配置され、蛍光体層で被覆されていることを特徴
とする請求項１記載のプラズマディスプレイパネルの駆
動方法。
【００１６】また、請求項３に記載の発明は、請求項２
記載のプラズマディスプレイパネルの駆動方法であっ
て、壁電荷消去パルス列は、最小放電維持電圧未満の電
圧値を有することを特徴とする。また、請求項４に記載
の発明は、請求項２記載のプラズマディスプレイパネル
の駆動方法であって、壁電荷消去パルス列の電圧値は、
徐々に減少して最小放電維持電圧未満の電圧値になるこ
とを特徴とする。
記載のプラズマディスプレイパネルの駆動方法であっ
て、壁電荷消去パルス列は、最小放電維持電圧未満の電
圧値を有することを特徴とする。また、請求項４に記載
の発明は、請求項２記載のプラズマディスプレイパネル
の駆動方法であって、壁電荷消去パルス列の電圧値は、
徐々に減少して最小放電維持電圧未満の電圧値になるこ
とを特徴とする。
【００１７】また、請求項５に記載の発明は、請求項３
又は４記載のプラズマディスプレイパネルの駆動方法で
あって、壁電荷消去パルス列は、放電維持パルスと同極
性であり、壁電荷消去パルス列の印加終了後、行電極対
に最小放電維持電圧以上の電圧値を有する１つの壁電荷
消去パルスを印加することを特徴とする。
又は４記載のプラズマディスプレイパネルの駆動方法で
あって、壁電荷消去パルス列は、放電維持パルスと同極
性であり、壁電荷消去パルス列の印加終了後、行電極対
に最小放電維持電圧以上の電圧値を有する１つの壁電荷
消去パルスを印加することを特徴とする。
【００１８】
【作用】本発明によれば、プラズマディスプレイパネル
の駆動方法において、壁電荷消去パルスを、放電維持パ
ルスの電圧値より低い電圧値を有する壁電荷消去パルス
列を含むようにしたので、壁電荷消去期間における壁電
荷の消去を確実にかつ均一に行うことができる。
の駆動方法において、壁電荷消去パルスを、放電維持パ
ルスの電圧値より低い電圧値を有する壁電荷消去パルス
列を含むようにしたので、壁電荷消去期間における壁電
荷の消去を確実にかつ均一に行うことができる。
【００１９】また、壁電荷消去パルスを、放電維持パル
スの電圧値より低い電圧値を有する壁電荷消去パルス列
を含むように構成し、行電極対は、表示面側の基板の内
面に配置された透明電極と、それに積層された金属電極
とで構成され、誘電体層で被覆されているとともに列電
極は、表示面側の基板と放電空間を介して対向配置され
た背面側の基板の内面に配置され、蛍光体層で被覆され
ているように構成したので、通常用いられるプラズマデ
ィスプレイパネルにおいても壁電荷消去期間における壁
電荷の消去を確実にかつ均一に行うことができる。
スの電圧値より低い電圧値を有する壁電荷消去パルス列
を含むように構成し、行電極対は、表示面側の基板の内
面に配置された透明電極と、それに積層された金属電極
とで構成され、誘電体層で被覆されているとともに列電
極は、表示面側の基板と放電空間を介して対向配置され
た背面側の基板の内面に配置され、蛍光体層で被覆され
ているように構成したので、通常用いられるプラズマデ
ィスプレイパネルにおいても壁電荷消去期間における壁
電荷の消去を確実にかつ均一に行うことができる。
【００２０】また、壁電荷消去パルス列は、最小放電維
持電圧未満の電圧値を有するように構成したので、壁電
荷消去期間における壁電荷の消去を確実にかつ均一に行
うことができる。また、壁電荷消去パルス列の電圧値
は、徐々に減少して最小放電維持電圧未満の電圧値にな
るように構成したので、壁電荷消去期間における壁電荷
の消去を確実にかつ均一に行うことができる。
持電圧未満の電圧値を有するように構成したので、壁電
荷消去期間における壁電荷の消去を確実にかつ均一に行
うことができる。また、壁電荷消去パルス列の電圧値
は、徐々に減少して最小放電維持電圧未満の電圧値にな
るように構成したので、壁電荷消去期間における壁電荷
の消去を確実にかつ均一に行うことができる。
【００２１】また、壁電荷消去パルス列は、放電維持パ
ルスと同極性であり、壁電荷消去パルス列の印加終了
後、行電極対に最小放電維持電圧以上の電圧値を有する
１つの壁電荷消去パルスを印加するように構成したの
で、壁電荷消去期間における壁電荷の消去を確実にかつ
均一に行うことができる。
ルスと同極性であり、壁電荷消去パルス列の印加終了
後、行電極対に最小放電維持電圧以上の電圧値を有する
１つの壁電荷消去パルスを印加するように構成したの
で、壁電荷消去期間における壁電荷の消去を確実にかつ
均一に行うことができる。
【００２２】
【発明の実施の形態】図１は、本発明の一実施形態にお
けるプラズマディスプレイパネルの駆動方法で駆動され
る３電極構造の反射型ＡＣＰＤＰの構造を示す図であ
る。
けるプラズマディスプレイパネルの駆動方法で駆動され
る３電極構造の反射型ＡＣＰＤＰの構造を示す図であ
る。
【００２３】図１に示されるように放電空間７を介して
対向配置された一対のガラス基板１、２の表示面側のガ
ラス基板１の内面に互いに平行に隣接配置された一対の
行電極（維持電極）Ｘ、Ｙ、行電極Ｘ、Ｙを覆う壁電荷
形成用の誘電体層５、誘電体層５を覆うＭｇＯからなる
保護層６がそれぞれ設けられている。
対向配置された一対のガラス基板１、２の表示面側のガ
ラス基板１の内面に互いに平行に隣接配置された一対の
行電極（維持電極）Ｘ、Ｙ、行電極Ｘ、Ｙを覆う壁電荷
形成用の誘電体層５、誘電体層５を覆うＭｇＯからなる
保護層６がそれぞれ設けられている。
【００２４】尚、行電極Ｘ、Ｙは、それぞれ幅の広い帯
状の透明導電膜からなる透明電極４とその導電性を補う
ために積層された幅の狭い帯状の金属膜からなるバス電
極（金属電極）３とから構成されている。
状の透明導電膜からなる透明電極４とその導電性を補う
ために積層された幅の狭い帯状の金属膜からなるバス電
極（金属電極）３とから構成されている。
【００２５】一方、背面側のガラス基板２の内面上に行
電極Ｘ、Ｙと交差する方向に設けられ、放電空間７を区
画する障壁１０、各障壁１０間のガラス基板２上に行電
極Ｘ、Ｙと交差する方向に配列された列電極（アドレス
電極）Ｄ、及び各列電極、障壁１０の側面を覆う所定の
発光色の蛍光体層８がそれぞれ設けられている。そし
て、放電空間７にはネオンに少量のキセノンを混合した
放電ガスが封入されている。上記の列電極及び行電極対
の各交点において放電セル（画素）が形成される。
電極Ｘ、Ｙと交差する方向に設けられ、放電空間７を区
画する障壁１０、各障壁１０間のガラス基板２上に行電
極Ｘ、Ｙと交差する方向に配列された列電極（アドレス
電極）Ｄ、及び各列電極、障壁１０の側面を覆う所定の
発光色の蛍光体層８がそれぞれ設けられている。そし
て、放電空間７にはネオンに少量のキセノンを混合した
放電ガスが封入されている。上記の列電極及び行電極対
の各交点において放電セル（画素）が形成される。
【００２６】次に図１のＰＤＰを使用して行われる本発
明によるプラズマディスプレイパネルの駆動方法につい
て説明する。図２は、本発明の駆動方法の第１の実施形
態にてパネル駆動を行う際にＰＤＰ１１に印加される各
種駆動パルスの印加タイミングを示す図である。
明によるプラズマディスプレイパネルの駆動方法につい
て説明する。図２は、本発明の駆動方法の第１の実施形
態にてパネル駆動を行う際にＰＤＰ１１に印加される各
種駆動パルスの印加タイミングを示す図である。
【００２７】図２において、先ず、図示しない行電極駆
動パルス発生回路から、立ち上がり時間の長い（長時定
数）パルス正電圧のリセットパルスＲＰx を全ての行電
極Ｘ1 〜Ｘn に印加すると同時に、正電圧の場合と同様
に負電圧のリセットパルスＲＰy を行電極Ｙ1 〜Ｙn の
各々に印加する。各行電極対間に印加された正電位と負
電位とにて生成される電位差が放電開始電圧を越える
と、ＰＤＰ１１の全ての行電極対間に放電が励起され
て、全画素セルの放電空間内に荷電粒子が発生する。リ
セットパルスＲＰx 、ＲＰy の印加による放電の終息
後、全画素セルの誘電体層には一様に所定量の壁電荷が
形成される（一斉リセット期間）。
動パルス発生回路から、立ち上がり時間の長い（長時定
数）パルス正電圧のリセットパルスＲＰx を全ての行電
極Ｘ1 〜Ｘn に印加すると同時に、正電圧の場合と同様
に負電圧のリセットパルスＲＰy を行電極Ｙ1 〜Ｙn の
各々に印加する。各行電極対間に印加された正電位と負
電位とにて生成される電位差が放電開始電圧を越える
と、ＰＤＰ１１の全ての行電極対間に放電が励起され
て、全画素セルの放電空間内に荷電粒子が発生する。リ
セットパルスＲＰx 、ＲＰy の印加による放電の終息
後、全画素セルの誘電体層には一様に所定量の壁電荷が
形成される（一斉リセット期間）。
【００２８】次に、図示しない画素データパルス発生回
路から、各行毎の画素データに対応した正電圧の画素デ
ータパルスＤＰ1 〜ＤＰn を順次、列電極Ｄ1 〜Ｄm に
印加する。この際、上記画素データパルスＤＰ1 〜ＤＰ
n の各印加タイミングに同期して、小なるパルス幅の走
査パルスＳＰを行電極Ｙ1 〜Ｙn へ順次印加する。ここ
で、かかる走査パルスＳＰを各行電極Ｙ1 〜Ｙn の各々
に印加する直前に、図２にて示されるが如き正電圧のプ
ライミングパルスＰＰを行電極Ｙ1 〜Ｙn 各々に印加す
る。かかるプライミングパルスＰＰの印加により、上記
一斉リセットにて得られ、時間経過と共に減少してしま
ったプライミング粒子が、放電空間内に再形成される。
よって、放電空間内に所望量のプライミング粒子が存在
する内に、上記走査パルスＳＰの印加による画素データ
書き込みが試されるのである。
路から、各行毎の画素データに対応した正電圧の画素デ
ータパルスＤＰ1 〜ＤＰn を順次、列電極Ｄ1 〜Ｄm に
印加する。この際、上記画素データパルスＤＰ1 〜ＤＰ
n の各印加タイミングに同期して、小なるパルス幅の走
査パルスＳＰを行電極Ｙ1 〜Ｙn へ順次印加する。ここ
で、かかる走査パルスＳＰを各行電極Ｙ1 〜Ｙn の各々
に印加する直前に、図２にて示されるが如き正電圧のプ
ライミングパルスＰＰを行電極Ｙ1 〜Ｙn 各々に印加す
る。かかるプライミングパルスＰＰの印加により、上記
一斉リセットにて得られ、時間経過と共に減少してしま
ったプライミング粒子が、放電空間内に再形成される。
よって、放電空間内に所望量のプライミング粒子が存在
する内に、上記走査パルスＳＰの印加による画素データ
書き込みが試されるのである。
【００２９】例えば、画素データの内容が論理「０」で
ある場合には、走査パルスＳＰと共に画素データパルス
ＤＰが同時に印加されるので、画素セル内部に形成され
ている壁電荷は消滅する。一方、画素データの内容が理
論「１」である場合には、走査パルスＳＰのみが印加さ
れるので放電が生じず、その画素セル内部に形成されて
いる壁電荷はそのまま保持される。つまり、かかる走査
パルスＳＰとは、画素セル内に形成されている壁電荷を
画素データに応じて選択的に消去せしめるためのトリガ
となる選択消去パルスとも言えるのである（画素データ
書き込み期間）。
ある場合には、走査パルスＳＰと共に画素データパルス
ＤＰが同時に印加されるので、画素セル内部に形成され
ている壁電荷は消滅する。一方、画素データの内容が理
論「１」である場合には、走査パルスＳＰのみが印加さ
れるので放電が生じず、その画素セル内部に形成されて
いる壁電荷はそのまま保持される。つまり、かかる走査
パルスＳＰとは、画素セル内に形成されている壁電荷を
画素データに応じて選択的に消去せしめるためのトリガ
となる選択消去パルスとも言えるのである（画素データ
書き込み期間）。
【００３０】次に、正電圧の放電維持パルスＩＰx を行
電極Ｘ1 〜Ｘn の夫々に印加する。次に、かかる放電維
持パルスＩＰx の印加タイミングとは、ずれたタイミン
グにて正電圧の放電維持パルスＩＰy を行電極Ｙ1 〜Ｙ
n の夫々に印加する。かかる放電維持パルスが連続して
夫々の行電極Ｘ、Ｙに交互に印加されている期間にわた
り、上記壁電荷が残留したままとなっている画素セルの
みが放電発光を維持する（維持放電期間）。尚、この維
持放電行程において、最初に、即ち第１番目に行電極に
印加される放電維持パルスＩＰy 、ＩＰx ・・・に比し
てパルス幅を長めに設定してある。この理由を以下に説
明する。
電極Ｘ1 〜Ｘn の夫々に印加する。次に、かかる放電維
持パルスＩＰx の印加タイミングとは、ずれたタイミン
グにて正電圧の放電維持パルスＩＰy を行電極Ｙ1 〜Ｙ
n の夫々に印加する。かかる放電維持パルスが連続して
夫々の行電極Ｘ、Ｙに交互に印加されている期間にわた
り、上記壁電荷が残留したままとなっている画素セルの
みが放電発光を維持する（維持放電期間）。尚、この維
持放電行程において、最初に、即ち第１番目に行電極に
印加される放電維持パルスＩＰy 、ＩＰx ・・・に比し
てパルス幅を長めに設定してある。この理由を以下に説
明する。
【００３１】放電が生じると、放電空間内にプライミン
グ粒子が発生するが時間が経過するとともに減少してい
く。プライミング粒子の数が減少するほどパルスの印加
から最初の放電が生じるまでの時間（放電形成遅れ時
間）及び各画素セルの放電開始時間のバラツキ（放電統
計遅れ時間）が増大する。すると、維持放電期間の最初
に印加される放電維持パルスで放電が生じなくなり、そ
れ以降印加される放電維持パルスによって放電しない可
能性が高くなる。そこで、最初に印加される放電維持パ
ルスのパルス幅をそれ以降印加される放電維持パルスよ
り長く、即ち、放電形成遅れ時間、放電統計遅れ時間及
び放電そのものに必要な時間の総和より長くすることに
より、最初に印加される放電維持パルスで確実に放電を
生じさせることが可能となる。
グ粒子が発生するが時間が経過するとともに減少してい
く。プライミング粒子の数が減少するほどパルスの印加
から最初の放電が生じるまでの時間（放電形成遅れ時
間）及び各画素セルの放電開始時間のバラツキ（放電統
計遅れ時間）が増大する。すると、維持放電期間の最初
に印加される放電維持パルスで放電が生じなくなり、そ
れ以降印加される放電維持パルスによって放電しない可
能性が高くなる。そこで、最初に印加される放電維持パ
ルスのパルス幅をそれ以降印加される放電維持パルスよ
り長く、即ち、放電形成遅れ時間、放電統計遅れ時間及
び放電そのものに必要な時間の総和より長くすることに
より、最初に印加される放電維持パルスで確実に放電を
生じさせることが可能となる。
【００３２】次に、消去パルスＥＰを放電維持パルスの
電圧値より低い電圧値、すなわち最小放電維持電圧Ｖｓ
ｍ未満の電圧値を有する複数の壁電荷消去パルス（壁電
荷消去パルス列）を行電極Ｘ1 〜Ｘn ，Ｙ1 〜Ｙn の夫
々に印加することにより、行電極Ｘ1 〜Ｘn 及びＹ1 〜
Ｙn 上に形成された壁電荷を消滅させ、点灯及び消灯画
素セルでの壁電荷の状態を略均一にする（壁電荷消去期
間）。
電圧値より低い電圧値、すなわち最小放電維持電圧Ｖｓ
ｍ未満の電圧値を有する複数の壁電荷消去パルス（壁電
荷消去パルス列）を行電極Ｘ1 〜Ｘn ，Ｙ1 〜Ｙn の夫
々に印加することにより、行電極Ｘ1 〜Ｘn 及びＹ1 〜
Ｙn 上に形成された壁電荷を消滅させ、点灯及び消灯画
素セルでの壁電荷の状態を略均一にする（壁電荷消去期
間）。
【００３３】以上の如く、かかるプラズマディスプレイ
パネルの駆動方法においては、全行電極に一斉に、立ち
上がりが緩やかな波形を有するリセットパルスを印加し
て一斉リセットを実行し、維持放電行程においては第１
番目に行電極に印加する放電維持パルスのパルス幅を長
く設定することによって、パネルを発光表示するように
している。
パネルの駆動方法においては、全行電極に一斉に、立ち
上がりが緩やかな波形を有するリセットパルスを印加し
て一斉リセットを実行し、維持放電行程においては第１
番目に行電極に印加する放電維持パルスのパルス幅を長
く設定することによって、パネルを発光表示するように
している。
【００３４】以上述べたように本発明では壁電荷消去期
間において、放電維持パルスの電圧値より低い電圧値、
すなわち最小放電維持電圧Ｖｓｍ未満の電圧値を有する
複数の壁電荷消去パルス（壁電荷消去パルス列）を行電
極対Ｘ，Ｙに交互に印加することを特徴としている。
間において、放電維持パルスの電圧値より低い電圧値、
すなわち最小放電維持電圧Ｖｓｍ未満の電圧値を有する
複数の壁電荷消去パルス（壁電荷消去パルス列）を行電
極対Ｘ，Ｙに交互に印加することを特徴としている。
【００３５】ここで、最小放電維持電圧Ｖｓｍとは、放
電を維持し続けるための最小電圧であり、この値未満の
電圧値を有するパルスであるとパルスを印加し続けても
放電がしばらく続くものの徐々に弱くなって、最終的に
は放電が停止してしまう。
電を維持し続けるための最小電圧であり、この値未満の
電圧値を有するパルスであるとパルスを印加し続けても
放電がしばらく続くものの徐々に弱くなって、最終的に
は放電が停止してしまう。
【００３６】このように、壁電荷消去期間において、壁
電荷消去パルスとして放電維持パルスの電圧値より低い
電圧値、すなわち最小放電維持電圧Ｖｓｍ未満の電圧値
を有する複数の壁電荷消去パルス（壁電荷消去パルス
列）を用いることにより、行電極全体に分布している壁
電荷は、放電する毎に密度が減少し、その分布も放電ギ
ャップ近傍に偏ってくる。
電荷消去パルスとして放電維持パルスの電圧値より低い
電圧値、すなわち最小放電維持電圧Ｖｓｍ未満の電圧値
を有する複数の壁電荷消去パルス（壁電荷消去パルス
列）を用いることにより、行電極全体に分布している壁
電荷は、放電する毎に密度が減少し、その分布も放電ギ
ャップ近傍に偏ってくる。
【００３７】列電極側の壁電荷も行電極側と同様に密度
が減少し、その分布も行電極間の放電ギャップに対向す
る領域に偏ってくる。この結果、図３に示すように、壁
電荷消去パルス列を印加している途中で放電が停止した
ときには、行電極及び列電極上の壁電荷は、放電ギャッ
プ近傍に僅かに残っているだけになる。従って、次のサ
ブフレームに移行したとき余計な壁電荷がないため、誤
放電を生じることはなく、アドレスマージンやコントラ
ストが悪化することはない。
が減少し、その分布も行電極間の放電ギャップに対向す
る領域に偏ってくる。この結果、図３に示すように、壁
電荷消去パルス列を印加している途中で放電が停止した
ときには、行電極及び列電極上の壁電荷は、放電ギャッ
プ近傍に僅かに残っているだけになる。従って、次のサ
ブフレームに移行したとき余計な壁電荷がないため、誤
放電を生じることはなく、アドレスマージンやコントラ
ストが悪化することはない。
【００３８】また、壁電荷消去期間において、壁電荷消
去パルスとして放電維持パルスの電圧値より低い電圧
値、すなわち最小放電維持電圧Ｖｓｍ未満の電圧値を有
する複数の壁電荷消去パルス（壁電荷消去パルス列）を
用いることにより、壁電荷の消去（減少）が個々の放電
セルの放電特性に応じて自動的に（自発的に）行われる
ため放電セル毎の放電特性がばらついていても安定して
消去動作が可能になる。
去パルスとして放電維持パルスの電圧値より低い電圧
値、すなわち最小放電維持電圧Ｖｓｍ未満の電圧値を有
する複数の壁電荷消去パルス（壁電荷消去パルス列）を
用いることにより、壁電荷の消去（減少）が個々の放電
セルの放電特性に応じて自動的に（自発的に）行われる
ため放電セル毎の放電特性がばらついていても安定して
消去動作が可能になる。
【００３９】また、放電を維持できなくなるまで壁電荷
が自動的に減少していくので残留壁電荷も非常に少なく
できる。さらに、アドレス期間において、隣接する行電
極対間（バス電極間）、すなわち走査ライン間での不要
な放電（放電セルの干渉）を防止でき、セルの縮小や走
査ラインピッチの縮小による高精細化が可能となる。
が自動的に減少していくので残留壁電荷も非常に少なく
できる。さらに、アドレス期間において、隣接する行電
極対間（バス電極間）、すなわち走査ライン間での不要
な放電（放電セルの干渉）を防止でき、セルの縮小や走
査ラインピッチの縮小による高精細化が可能となる。
【００４０】図４は、本発明の駆動方法の第２の実施形
態にてパネル駆動を行う際にＰＤＰに印加される各種駆
動パルスの印加タイミングを示す図である。
態にてパネル駆動を行う際にＰＤＰに印加される各種駆
動パルスの印加タイミングを示す図である。
【００４１】図２の駆動方法と異なる点は、壁電荷消去
期間において、壁電荷消去パルスとして放電維持パルス
の電圧値より低い電圧値、すなわち最小放電維持電圧Ｖ
ｓｍ未満の電圧値を有する複数の壁電荷消去パルス（壁
電荷消去パルス列）を用いる際、壁電荷消去パルス列の
電圧値を徐々に減少して最小放電維持電圧未満の電圧値
にしている点である。この場合も、上記第１の実施形態
と同様な作用、効果を奏する。
期間において、壁電荷消去パルスとして放電維持パルス
の電圧値より低い電圧値、すなわち最小放電維持電圧Ｖ
ｓｍ未満の電圧値を有する複数の壁電荷消去パルス（壁
電荷消去パルス列）を用いる際、壁電荷消去パルス列の
電圧値を徐々に減少して最小放電維持電圧未満の電圧値
にしている点である。この場合も、上記第１の実施形態
と同様な作用、効果を奏する。
【００４２】図５は、本発明の駆動方法の第３の実施形
態にてパネル駆動を行う際にＰＤＰに印加される各種駆
動パルスの印加タイミングを示す図である。
態にてパネル駆動を行う際にＰＤＰに印加される各種駆
動パルスの印加タイミングを示す図である。
【００４３】図２の駆動方法と異なる点は、壁電荷消去
期間において、壁電荷消去パルスとして放電維持パルス
の電圧値より低い電圧値、すなわち最小放電維持電圧Ｖ
ｓｍ未満の電圧値を有しかつ放電維持パルスと同極性で
ある複数の壁電荷消去パルス（壁電荷消去パルス列）の
印加終了後、行電極対に最小放電維持電圧以上の電圧値
を有する１つの壁電荷消去パルスを行電極対に印加して
いる点である。この場合も、上記第１の実施形態と同様
な作用、効果を奏する。
期間において、壁電荷消去パルスとして放電維持パルス
の電圧値より低い電圧値、すなわち最小放電維持電圧Ｖ
ｓｍ未満の電圧値を有しかつ放電維持パルスと同極性で
ある複数の壁電荷消去パルス（壁電荷消去パルス列）の
印加終了後、行電極対に最小放電維持電圧以上の電圧値
を有する１つの壁電荷消去パルスを行電極対に印加して
いる点である。この場合も、上記第１の実施形態と同様
な作用、効果を奏する。
【００４４】図６は、本発明の駆動方法の第４の実施形
態にてパネル駆動を行う際にＰＤＰに印加される各種駆
動パルスの印加タイミングを示す図である。
態にてパネル駆動を行う際にＰＤＰに印加される各種駆
動パルスの印加タイミングを示す図である。
【００４５】図４の駆動方法と異なる点は、壁電荷消去
期間において、電圧値を徐々に減少して最小放電維持電
圧未満の電圧値にした壁電荷消去パルス列の印加終了
後、行電極対に最小放電維持電圧以上の電圧値を有する
１つの壁電荷消去パルスを行電極対に印加している点で
ある。この場合も、上記第１の実施形態と同様な作用、
効果を奏する。上記第３及び第４の実施形態では、壁電
荷消去パルス列の終了後、行電極対の一方（Ｙ電極）に
一斉に放電維持パルスとは逆極性の１つの細幅の壁電荷
消去パルスを印加する例を示したが、これに限らず、行
電極対の他方（Ｘ電極）に一斉に放電維持パルスと同極
性の１つの壁電荷消去パルスを印加するようにしても良
い。尚、上記１つの壁電荷消去パルスは、最小放電維持
電圧以上の電圧値を有するものである。
期間において、電圧値を徐々に減少して最小放電維持電
圧未満の電圧値にした壁電荷消去パルス列の印加終了
後、行電極対に最小放電維持電圧以上の電圧値を有する
１つの壁電荷消去パルスを行電極対に印加している点で
ある。この場合も、上記第１の実施形態と同様な作用、
効果を奏する。上記第３及び第４の実施形態では、壁電
荷消去パルス列の終了後、行電極対の一方（Ｙ電極）に
一斉に放電維持パルスとは逆極性の１つの細幅の壁電荷
消去パルスを印加する例を示したが、これに限らず、行
電極対の他方（Ｘ電極）に一斉に放電維持パルスと同極
性の１つの壁電荷消去パルスを印加するようにしても良
い。尚、上記１つの壁電荷消去パルスは、最小放電維持
電圧以上の電圧値を有するものである。
【００４６】
【発明の効果】上述したように、本発明によるＰＤＰの
駆動装置においては、壁電荷消去期間において、放電維
持パルスの電圧値より低い電圧値、すなわち最小放電維
持電圧Ｖｓｍ未満の電圧値を有する複数の壁電荷消去パ
ルス（壁電荷消去パルス列）を行電極対Ｘ，Ｙに交互に
印加することを特徴としている。このように本発明によ
れば、プラズマディスプレイパネルの駆動方法におい
て、壁電荷消去パルスを、放電維持パルスの電圧値より
低い電圧値を有する壁電荷消去パルス列を含むようにし
たので、壁電荷消去期間における壁電荷の消去を確実に
かつ均一に行い誤放電を防止し、表示特性を向上させる
ことができる。
駆動装置においては、壁電荷消去期間において、放電維
持パルスの電圧値より低い電圧値、すなわち最小放電維
持電圧Ｖｓｍ未満の電圧値を有する複数の壁電荷消去パ
ルス（壁電荷消去パルス列）を行電極対Ｘ，Ｙに交互に
印加することを特徴としている。このように本発明によ
れば、プラズマディスプレイパネルの駆動方法におい
て、壁電荷消去パルスを、放電維持パルスの電圧値より
低い電圧値を有する壁電荷消去パルス列を含むようにし
たので、壁電荷消去期間における壁電荷の消去を確実に
かつ均一に行い誤放電を防止し、表示特性を向上させる
ことができる。
【００４７】また、壁電荷消去パルスを、放電維持パル
スの電圧値より低い電圧値を有する壁電荷消去パルス列
を含むように構成し、行電極対は、表示面側の基板の内
面に配置された透明電極と、それに積層された金属電極
とで構成され、誘電体層で被覆されているとともに列電
極は、表示面側の基板と放電空間を介して対向配置され
た背面側の基板の内面に配置され、蛍光体層で被覆され
ているように構成したので、通常用いられるプラズマデ
ィスプレイパネルにおいても壁電荷消去期間における壁
電荷の消去を確実にかつ均一に行い誤放電を防止し、表
示特性を向上させることができる。
スの電圧値より低い電圧値を有する壁電荷消去パルス列
を含むように構成し、行電極対は、表示面側の基板の内
面に配置された透明電極と、それに積層された金属電極
とで構成され、誘電体層で被覆されているとともに列電
極は、表示面側の基板と放電空間を介して対向配置され
た背面側の基板の内面に配置され、蛍光体層で被覆され
ているように構成したので、通常用いられるプラズマデ
ィスプレイパネルにおいても壁電荷消去期間における壁
電荷の消去を確実にかつ均一に行い誤放電を防止し、表
示特性を向上させることができる。
【００４８】また、行電極対は、表示面側の基板の内面
に配置された透明電極と、それに積層された金属電極と
で構成され、誘電体層で被覆されているとともに列電極
は、表示面側の基板と放電空間を介して対向配置された
背面側の基板の内面に配置され、蛍光体層で被覆されて
いるように構成したので、壁電荷消去期間における壁電
荷の消去を確実にかつ均一に行い誤放電を防止し、表示
特性を向上させることができる。
に配置された透明電極と、それに積層された金属電極と
で構成され、誘電体層で被覆されているとともに列電極
は、表示面側の基板と放電空間を介して対向配置された
背面側の基板の内面に配置され、蛍光体層で被覆されて
いるように構成したので、壁電荷消去期間における壁電
荷の消去を確実にかつ均一に行い誤放電を防止し、表示
特性を向上させることができる。
【００４９】また、壁電荷消去パルス列は、最小放電維
持電圧未満の電圧値を有するように構成したので、壁電
荷消去期間における壁電荷の消去を確実にかつ均一に行
い誤放電を防止し、表示特性を向上させることができ
る。また、壁電荷消去パルス列の電圧値は、徐々に減少
して最小放電維持電圧未満の電圧値になるように構成し
たので、壁電荷消去期間における壁電荷の消去を確実に
かつ均一に行い誤放電を防止し、表示特性を向上させる
ことができる。
持電圧未満の電圧値を有するように構成したので、壁電
荷消去期間における壁電荷の消去を確実にかつ均一に行
い誤放電を防止し、表示特性を向上させることができ
る。また、壁電荷消去パルス列の電圧値は、徐々に減少
して最小放電維持電圧未満の電圧値になるように構成し
たので、壁電荷消去期間における壁電荷の消去を確実に
かつ均一に行い誤放電を防止し、表示特性を向上させる
ことができる。
【００５０】また、壁電荷消去パルス列は、放電維持パ
ルスと同極性であり、壁電荷消去パルス列の印加終了
後、行電極対に最小放電維持電圧以上の電圧値を有する
１つの壁電荷消去パルスを印加するように構成したの
で、壁電荷消去期間における壁電荷の消去を確実にかつ
均一に行い誤放電を防止し、表示特性を向上させること
ができる。
ルスと同極性であり、壁電荷消去パルス列の印加終了
後、行電極対に最小放電維持電圧以上の電圧値を有する
１つの壁電荷消去パルスを印加するように構成したの
で、壁電荷消去期間における壁電荷の消去を確実にかつ
均一に行い誤放電を防止し、表示特性を向上させること
ができる。
【図１】本発明の一実施形態におけるプラズマディスプ
レイパネルの駆動装置で駆動される３電極構造の反射型
ＡＣＰＤＰの構造を示す図である。
レイパネルの駆動装置で駆動される３電極構造の反射型
ＡＣＰＤＰの構造を示す図である。
【図２】本発明による駆動方法の実施形態にてパネル駆
動を行う際にＰＤＰに印加される各種駆動パルスの印加
タイミングを示す図である。
動を行う際にＰＤＰに印加される各種駆動パルスの印加
タイミングを示す図である。
【図３】本発明によるＰＤＰ内の壁電荷の消去状態を示
す図である。
す図である。
【図４】本発明による駆動方法の第２の実施形態でのＰ
ＤＰに印加される各種駆動パルスの印加タイミングを示
す図である。
ＤＰに印加される各種駆動パルスの印加タイミングを示
す図である。
【図５】本発明による駆動方法の第３の実施形態でのＰ
ＤＰに印加される各種駆動パルスの印加タイミングを示
す図である。
ＤＰに印加される各種駆動パルスの印加タイミングを示
す図である。
【図６】本発明による駆動方法の第４の実施形態でのＰ
ＤＰに印加される各種駆動パルスの印加タイミングを示
す図である。
ＤＰに印加される各種駆動パルスの印加タイミングを示
す図である。
【図７】従来のＰＤＰの各種駆動パルスの印加タイミン
グを示す図である。
グを示す図である。
【図８】従来のＰＤＰ内の壁電荷の消去状態を示す図で
ある。
ある。
１，２ ・・・・・ ガラス基板 ３ ・・・・・ バス電極（金属電極） ４ ・・・・・ 透明電極 ５ ・・・・・ 誘電体層 ６ ・・・・・ 保護層 ７ ・・・・・ 放電空間 ８ ・・・・・ 蛍光体層 １０ ・・・・・ 障壁 １１ ・・・・・ ＰＤＰ Ｘ，Ｙ ・・・・・ 行電極（維持電極） Ｄ ・・・・・ 列電極（アドレス電極）
Claims (5)
- 【請求項１】 誘電体層で被覆された複数の行電極対
と、前記行電極対に交差して配列され各交差部にて画素
を形成する複数の列電極とを有し、前記行電極対に走査
パルスを印加するとともに前記列電極に画素データパル
スを印加して画素データに応じて点灯及び消灯画素を選
択するアドレス期間と、前記行電極対に交互に放電維持
パルスを印加して前記点灯及び消灯画素を維持する維持
放電期間と、前記行電極対に壁電荷消去パルスを印加し
て壁電荷を消去する壁電荷消去期間とを用いて表示を行
うプラズマディスプレイパネルの駆動方法であって、 前記壁電荷消去パルスは、前記放電維持パルスの電圧値
より低い電圧値を有する壁電荷消去パルス列を含むこと
を特徴とするプラズマディスプレイパネルの駆動方法。 - 【請求項２】 前記行電極対は、表示面側の基板の内面
に配置された透明電極と、 前記透明電極に積層された金属電極とで構成され、前記
誘電体層で被覆されているとともに前記列電極は、前記
表示面側の基板と放電空間を介して対向配置された背面
側の基板の内面に配置され、蛍光体層で被覆されている
ことを特徴とする請求項１記載のプラズマディスプレイ
パネルの駆動方法。 - 【請求項３】 前記壁電荷消去パルス列は、最小放電維
持電圧未満の電圧値を有することを特徴とする請求項１
記載のプラズマディスプレイパネルの駆動方法。 - 【請求項４】 前記壁電荷消去パルス列の電圧値は、徐
々に減少して前記最小放電維持電圧未満の電圧値になる
ことを特徴とする請求項２記載のプラズマディスプレイ
パネルの駆動方法。 - 【請求項５】 前記壁電荷消去パルス列は、前記放電維
持パルスと同極性であり、 前記壁電荷消去パルス列の印加終了後、前記行電極対に
前記最小放電維持電圧以上の電圧値を有する１つの壁電
荷消去パルスを印加することを特徴とする請求項３又は
４記載のプラズマディスプレイパネルの駆動方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03134897A JP3612404B2 (ja) | 1997-01-30 | 1997-01-30 | プラズマディスプレイパネルの駆動方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03134897A JP3612404B2 (ja) | 1997-01-30 | 1997-01-30 | プラズマディスプレイパネルの駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10214057A true JPH10214057A (ja) | 1998-08-11 |
| JP3612404B2 JP3612404B2 (ja) | 2005-01-19 |
Family
ID=12328733
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03134897A Expired - Fee Related JP3612404B2 (ja) | 1997-01-30 | 1997-01-30 | プラズマディスプレイパネルの駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3612404B2 (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020094316A (ko) * | 2001-06-11 | 2002-12-18 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널의 소거방전 구동방법 |
| JP2003005701A (ja) * | 2001-06-20 | 2003-01-08 | Pioneer Electronic Corp | プラズマディスプレイパネルの駆動方法 |
| JP2004198777A (ja) * | 2002-12-19 | 2004-07-15 | Matsushita Electric Ind Co Ltd | プラズマディスプレイパネルの駆動方法 |
| KR100456149B1 (ko) * | 2002-03-21 | 2004-11-09 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널의 구동방법 |
| JP2005049749A (ja) * | 2003-07-31 | 2005-02-24 | Matsushita Electric Ind Co Ltd | プラズマディスプレイ装置の駆動方法 |
| US7009585B2 (en) | 1998-06-18 | 2006-03-07 | Fujitsu Limited | Method for driving plasma display panel |
| KR100862570B1 (ko) * | 2007-03-07 | 2008-10-09 | 엘지전자 주식회사 | 플라즈마 디스플레이 장치 |
| KR100862569B1 (ko) * | 2007-03-07 | 2008-10-09 | 엘지전자 주식회사 | 플라즈마 디스플레이 장치 |
| JP2009519499A (ja) * | 2005-12-30 | 2009-05-14 | エルジー エレクトロニクス インコーポレイティド | プラズマディスプレイ装置とその駆動方法 |
| USRE41817E1 (en) | 1998-11-20 | 2010-10-12 | Hitachi Plasma Patent Licensing Co., Ltd. | Method for driving a gas-discharge panel |
-
1997
- 1997-01-30 JP JP03134897A patent/JP3612404B2/ja not_active Expired - Fee Related
Cited By (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7009585B2 (en) | 1998-06-18 | 2006-03-07 | Fujitsu Limited | Method for driving plasma display panel |
| US7825875B2 (en) | 1998-06-18 | 2010-11-02 | Hitachi Plasma Patent Licensing Co., Ltd. | Method for driving plasma display panel |
| US7345667B2 (en) | 1998-06-18 | 2008-03-18 | Hitachi, Ltd. | Method for driving plasma display panel |
| USRE43268E1 (en) | 1998-11-20 | 2012-03-27 | Hitachi Plasma Patent Licensing Co., Ltd. | Method for driving a gas-discharge panel |
| USRE44003E1 (en) | 1998-11-20 | 2013-02-19 | Hitachi Plasma Patent Licensing Co., Ltd. | Method for driving a gas-discharge panel |
| USRE44757E1 (en) | 1998-11-20 | 2014-02-11 | Hitachi Consumer Electronics Co., Ltd. | Method for driving a gas-discharge panel |
| USRE43267E1 (en) | 1998-11-20 | 2012-03-27 | Hitachi Plasma Patent Licensing Co., Ltd. | Method for driving a gas-discharge panel |
| USRE43269E1 (en) | 1998-11-20 | 2012-03-27 | Hitachi Plasma Patent Licensing Co., Ltd. | Method for driving a gas-discharge panel |
| USRE41817E1 (en) | 1998-11-20 | 2010-10-12 | Hitachi Plasma Patent Licensing Co., Ltd. | Method for driving a gas-discharge panel |
| USRE41832E1 (en) | 1998-11-20 | 2010-10-19 | Hitachi Plasma Patent Licensing Co., Ltd | Method for driving a gas-discharge panel |
| USRE41872E1 (en) | 1998-11-20 | 2010-10-26 | Hitachi Plasma Patent Licensing Co., Ltd | Method for driving a gas-discharge panel |
| KR20020094316A (ko) * | 2001-06-11 | 2002-12-18 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널의 소거방전 구동방법 |
| JP2003005701A (ja) * | 2001-06-20 | 2003-01-08 | Pioneer Electronic Corp | プラズマディスプレイパネルの駆動方法 |
| KR100456149B1 (ko) * | 2002-03-21 | 2004-11-09 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널의 구동방법 |
| JP4496703B2 (ja) * | 2002-12-19 | 2010-07-07 | パナソニック株式会社 | プラズマディスプレイパネルの駆動方法 |
| JP2004198777A (ja) * | 2002-12-19 | 2004-07-15 | Matsushita Electric Ind Co Ltd | プラズマディスプレイパネルの駆動方法 |
| JP4649825B2 (ja) * | 2003-07-31 | 2011-03-16 | パナソニック株式会社 | プラズマディスプレイ装置の駆動方法 |
| JP2005049749A (ja) * | 2003-07-31 | 2005-02-24 | Matsushita Electric Ind Co Ltd | プラズマディスプレイ装置の駆動方法 |
| JP2009519499A (ja) * | 2005-12-30 | 2009-05-14 | エルジー エレクトロニクス インコーポレイティド | プラズマディスプレイ装置とその駆動方法 |
| KR100862569B1 (ko) * | 2007-03-07 | 2008-10-09 | 엘지전자 주식회사 | 플라즈마 디스플레이 장치 |
| KR100862570B1 (ko) * | 2007-03-07 | 2008-10-09 | 엘지전자 주식회사 | 플라즈마 디스플레이 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3612404B2 (ja) | 2005-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3517551B2 (ja) | 面放電型プラズマディスプレイパネルの駆動方法 | |
| JP3733773B2 (ja) | Ａｃ型プラズマディスプレイパネルの駆動方法 | |
| JP3556097B2 (ja) | プラズマディスプレイパネル駆動方法 | |
| JP2002287694A (ja) | プラズマディスプレイパネルの駆動方法、駆動回路及び画像表示装置 | |
| JP2914494B2 (ja) | 交流放電メモリ型プラズマディスプレイパネルの駆動方法 | |
| JP2756053B2 (ja) | 交流駆動型プラズマディスプレイパネル駆動方法 | |
| JP2000011899A (ja) | プラズマディスプレイパネル及びその駆動方法 | |
| JP3231569B2 (ja) | プラズマディスプレイパネルの駆動方法および駆動装置 | |
| JP2002215085A (ja) | プラズマディスプレイパネルおよびその駆動方法 | |
| JP3612404B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
| JPH11242460A (ja) | プラズマディスプレイパネルの駆動方法 | |
| KR100330030B1 (ko) | 플라즈마 디스플레이 패널 및 그 구동방법 | |
| JP3559136B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
| JP3629349B2 (ja) | 面放電型プラズマディスプレイパネルの駆動方法 | |
| JP2004287176A (ja) | プラズマディスプレイパネルの駆動方法 | |
| JP2000510613A (ja) | マイクログルーブを有するディスプレイ・パネル及び操作方法 | |
| JP2001503535A (ja) | プラズマ・ディスプレイ及びその高効率作動方法 | |
| JP2770847B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
| JPH10177363A (ja) | プラズマディスプレイパネルの駆動方法 | |
| JP2004037883A (ja) | プラズマディスプレイの駆動方法 | |
| JP2001272949A (ja) | プラズマディスプレイパネルの駆動方法 | |
| JP4325237B2 (ja) | プラズマディスプレイパネル | |
| JP3345399B2 (ja) | 面放電交流型プラズマディスプレイ装置及びその駆動方法 | |
| JP3345398B2 (ja) | 面放電交流型プラズマディスプレイ装置の駆動方法 | |
| JP2004287175A (ja) | プラズマディスプレイパネルの駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040629 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040727 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040917 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041019 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041025 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |