JP2000510613A

JP2000510613A - マイクログルーブを有するディスプレイ・パネル及び操作方法

Info

Publication number: JP2000510613A
Application number: JP11539401A
Authority: JP
Inventors: シー．アンダーソン、エドワード; イー．オルム、デビッド; ディ．シャーマーホーン、ジェリー
Original assignee: エレクトロプラズマインコーポレイテッド
Priority date: 1998-01-30
Filing date: 1999-01-26
Publication date: 2000-08-15
Also published as: EP0972281A1; WO1999039325A1; US5962983A; KR20010005880A; CN1150585C; KR100331970B1; CN1255999A

Abstract

(57)【要約】基板内のグルーブ側壁(4)に対して持続およびアドレス放電を開始し、且つ、グルーブに沿って横方向放電を形成することによりＡＣプラズマ・ディスプレイ(1)を駆動する方法。書込み工程は、“ＯＮ”に切換えられる行のセルに対応する選択された第１および第２電極にパルスを印加し、且つ、消去工程は、“ＯＦＦ”に切換えられるべきセルに対応する第1(7)および第3(11)電極に電圧を印加する。

Description

【発明の詳細な説明】マイクログルーブを有するディスプレイ・パネル及び操作方法発明の分野本発明は、マイクログルーブを有するディスプレイ・パネル及び該ディスプレイ・パネルの操作方法に関する。より詳細には本発明は、メタル・オン・グルーブ(ＭＯＧ)構造を構成するバック・プレート上にマイクログルーブを有するＰＤＰとして公知のフルカラー高解像度ＡＣプラズマ・ディスプレイ・パネル、および、上記メタル・オン・グルーブ(ＭＯＧ)構造を使用して上記ＡＣＰＤＰ内の横方向放電を操作する方法および装置に関する。斯かるディスプレイは、コンピュータ・スクリーン及びＴＶスクリーンなどに適用される。発明の背景フラット・パネル・ディスプレイは、電界発光デバイス、ＡＣプラズマ・ディスプレイ・パネル、ＤＣプラズマ・パネルおよび電界放出ディスプレイなどのディスプレイ・デバイスの大寸の直交配列がフラット・スクリーンを構成する、という電子ディスプレイである。ＡＣプラズマ・ディスプレイ・パネルすなわちＰＤＰの基本構造は、夫々の内面上に電極の導体パターンを備えると共にガス充填間隙により相互に離間された２枚のガラス・プレートを含んでいる。上記導体は、当業界で公知の薄膜技術を使用して相互に直角に析出された水平電極および垂直列透明電極を備えたx-yマトリクスとして構成される。ＡＣプラズマ・パネル・ディスプレイの電極は、薄ガラス誘電体層により覆われる。上記ガラス・プレートは相互に組立てられ、両者間のスペーサによる距離を有するサンドウィッチ構造を構成する。各プレートの縁部はシールされると共に、両プレート間のキャビティは排気されてネオンおよびアルゴンもしくは類似のガス混合物により充填される。上記ガスがイオン化するときに上記誘電体は小寸のキャパシタの如く充電されることから、駆動電圧および容量電圧の合計は、上記ガラス・プレート間に収納されたガスを励起してグロー放電を生成するに十分なほど大きい。行電極および列電極に対し電圧が印加されたとき、複数の小寸の発光ピクセルが視覚的画像を形成する。典型的には、上記絶縁基板の間には隔壁リブが配設され、各電極間のカラー間干渉およびピクセル間干渉を防止して解像度を増大し、輪郭の鮮明な画像を提供する。上記隔壁リブは、所定の隔壁リブ高さ、幅およびパターン・ギャップを利用することによりガラス・プレート間に均一な放電空間を提供し、所望のピクセル・ピッチを達成する。たとえばプラズマ・ディスプレイ・パネルの隔壁リブは最も好適には、約100μｍの高さ、および、好適には20μｍ未満の幅で可及的に狭幅とされ、且つ、約120μｍピッチで離間される。この要件は印刷分野の標準的ポイントタイプである72ライン／インチのカラー・ピクセル・ピッチを達成する上で必要であるが、これは、赤、緑および青の発光ストライプ・カラー配置による216ライン／インチのサブ・ピクセル・ピッチに等しい。このパターンは一般的には、コンピュータ端末装置およびＴＶ受信器においてグラフィック情報および文字情報を表示すべく使用される20インチ乃至40インチの対角線寸法を有するフラット・パネルおよび多くのＣＲＴディスプレイに使用される。ＡＣＰＤＰに対する代替的な幾何学的形状は米国特許出願第08/629,723号により与えられるが、該出願は言及したことにより援用する。このタイプのＰＤＰにおいてバック・プレートは、先ずマイクログルーブの配列を構成し、マイクログルーブの凹所表面を金属化し、金属化表面と一致するマイクログルーブ表面に発光性材料を塗付し、且つ、上記マイクログルーブ配列即ちメタル・オン・グルーブ(ＭＯＧ)構造と略々直交する誘電的絶縁導体配列を含むフロント・プレートによりスケーリングを行うことで製造される。ＡＣプラズマ・ディスプレイ・パネル(ＡＣ-ＰＤＰ)などのフラット・パネル・ディスプレイは、大寸のスクリーン、大容量およびフルカラー画像を表示する能力を有することが望まれる。特にＡＣＰＤＰに望まれるのは、更なる表示ラインおよび輝度レベルを提供し、且つ、スクリーンの発光状態を減少すること無くスクリーンを確実に書換えることである。上記に鑑み、本発明の目的は、その幾何学的形状に依り先行技術とは異なる手法で作動すべきＡＣプラズマ・ディスプレイのメタル・オン・グルーブ(ＭＯＧ) 構造を駆動する方法および装置を提供するにある。更なる目的は、電極幅を増大すること無く光出力を増大すべく電圧波形を印加するにある。本発明の別の目的は、少なくとも256段階のグレー・シェードを表示し得る横方向放電プラズマ・ディスプレイ・パネルを駆動する方法および装置を提供するにある。発明の要約簡潔には本発明に依れば、ガス密閉封入閉塞体を有するＡＣプラズマ・フラット・パネル・ディスプレイを操作する方法が提供される。上記閉塞体は頂部ガラス基板と、該頂部ガラス基板から離間された底部基板とを含んでいる。上記頂部ガラス基板は、対とされた頂部電極の配列と該頂部電極を覆う電子放出性絶縁膜とを有する。上記底部基板は、上記頂部電極に対して直交配置された複数の平行マイクログルーブ、および、底壁および両側壁を有する各マイクログルーブ内に析出された金属製の底部電極、および、各底部電極と一致して該底部電極上に析出されることにより、行を形成する頂部電極と列を形成するマイクログルーブとの投影交差部分にてサブピクセルと称されるサブセル対を形成する発光性材料を有している。上記方法は、頂部電極対の第１電極に対して第１電圧を印加し且つ全ての底部電極に対して基準電圧を印加し、その差異は、対応頂部基板電極の下で蓄積された荷電を有するサブセルに対してのみパッシェン最小値にて交差された底部電極の側壁に対して放電を開始させるに十分な大きさである工程、上記第１電圧の逆極性の第２電圧を上記第１電極と対とされた第２電極に印加し、上記パッシェン最小値よりも大きな圧力・間隙の積の値にあるサブセル対の間において、上記側壁に対する上記放電開始により形成された仮想電極の間で横方向放電を生成する工程、放電が消滅するまで上記電圧を維持することにより、逆極性の頂部電極の下に電荷を載置する工程、ガス容積内の残存電荷を一掃する為に必要な第１終結電圧を上記第１頂部電極に対し且つ第２終結電圧を第２頂部電極に印加する工程、および上記第１および第２頂部電極の極性を反転する工程、を含む持続工程を適用する工程、のシーケンス；を、頂部電極のひとつ以上の対の第１電極に対して、先行するもしくは一致する持続電圧と共通の極性の書込電圧を印加し、且つ、選択された底部電極に対して、選択的書込電圧を印加し、その差異は、パッシェン最小値にて交差された底部電極の全ての側壁に対して放電を引き起こすに十分な大きさである工程、頂部電極のひとつ以上の対の第１電極に対して、先行するもしくは一致する持続電圧と共通の極性の書込電圧を印加し、且つ、選択されない底部電極に対して、抑制電圧を印加し、その差異は、交差された底部電極の全ての側壁に対して放電を引き起こさないのに十分な大きさである工程、上記第１電極と対とされた第２電極に対し、上記第１書込電圧と逆極性の第２書込電圧を印加し、且つ、上記パッシェン最小値よりも大きな圧力・間隙の積の値にあるサブセル対の間において、上記側壁に対する上記放電により形成された仮想電極の間で横方向放電を生成する工程、および、放電が消滅するまで上記電圧を維持することにより、上記頂部電極の下の誘電被覆に電荷を載置かつ蓄積する工程、を含む選択的書込み工程を適用する工程；及び、一対の頂部電極の第１電極に対して、先行する持続電圧と逆の極性の消去電圧を印加し、且つ、選択された底部電極に対して、列電圧を印加し、組み合わされた結果的電圧の大きさは、対応頂部基板電極の下で蓄積された荷電を有するサブセル部位においてのみパッシェン最小値にて選択底部電極の側壁に対して放電を引き起こすに十分な大きさである工程、および、放電が消滅するまで上記電圧を維持することにより蓄積電荷を除去し、引き続く持続工程における放電を防止する工程、を含む選択的消去工程；を含む選択的アドレッシング工程と組み合わせて連続的に反復する工程を含む。図面の簡単な説明本発明の更なる特徴および他の目的ならびに利点は、図面を参照した以下の詳細な説明から明らかとなろう。図１は、ＡＣカラー・プラズマ・ディスプレイの典型的構造を示す図である。図２は、表面放電ＡＣプラズマ・ディスプレイ・パネルの構造を示す図である。図３ａ乃至図３ｃは、上記表面放電ＡＣプラズマ・ディスプレイ・パネルにおける放電の形成法を示す図である。図４ａ乃至図４ｄは、上記横方向放電ＡＣプラズマ・ディスプレイ・パネルにおける放電の形成法を示す図である。図５は、図２の表面放電プラズマ・ディスプレイ・パネルからの光出力パターン、および、上記横方向放電構造からの光出力を示す図である。図６は、上記ＭＯＧプラズマ・ディスプレイのアドレッシングおよび持続を行うべく使用される波形を示す図である。図７は、図６の波形を生成すべく使用される装置のブロック図である。図８は、Ｘ駆動システムのブロック図である。図９は、Ｙ駆動システムのブロック図である。図１０は、Ｚ駆動システムのブロック図である。図１１は、Ｘ駆動システムの概略図である。図１２は、Ｙ駆動システムの概略図である。図１３は、Ｚ駆動システムの概略図である。図１４は、オープンセル構造ＰＤＰに対する例示的パッシェン曲線を示す図である。図１５は、ガス組成を変化させてサンプル電圧および効率をプロットした図である。好適実施例の説明同一の参照番号は同一の要素を表す図１、図４および図５を参照すると、フルカラー・ディスプレイの部分的断面図が示されている。上記カラー・ディスプレイは、３つの異なるカラーの選択的組合せを使用して得られる。フロント基板すなわち頂部基板はその内側表面に、光電子放出層10が表面に被覆された誘電材料９により覆われたＹ持続電極およびＺ持続電極とも称される表示電極７を有する。上記フロント基板は、薄寸隔壁４により分離されたマイクログルーブの表面上の発光領域５を含むリア基板１に対してシールされる。発光領域５上には発光性材料が析出され、該材料には、マイクログルーブの内面を覆う電極２が一致している。隣接する各発光領域は例えば、反復パターンによる赤[Ｒ]緑[Ｇ]および青 [Ｂ]などの異なる発光カラーを含み得る。典型的には、上記の３種のカラーに対応する少なくとも３個の発光領域５により、画素が画成される。フルカラー・ディスプレイの更に詳細な論議に関しては、米国特許出願第08/6 29,723号を参照されたく、該出願は言及したことにより援用する。図２および図３に示された先行技術の方法においては、三電極構造を有する表面放電タイプのＡＣプラズマ・ディスプレイ・パネルが示されている。フロント基板６上には複数の平行な表示電極対７が形成されると共に、リア基板１上には上記表示電極対と直交して複数のアドレス電極２が形成されろ。上記フロント基板表示電極はその表面に光電子放出層10が被覆された誘電材料９により覆われ、且つ、上記アドレス電極は誘電材料３により覆われる。誘電材料３上には隔壁リブ４が形成されると共に、各隔壁の間には発光性材料５が析出される。上記発光体は、該発光体と上記表示電極対との間に放電空間を有する如く、上記表示電極対と対向する上記基板上に配置され、且つ、上記表示電極間の表面放電から生成された紫外線により励起されることにより発光状態を引き起こす。例えば、米国特許第4,638,218号、第4,737,687号、第5,661,500号を参照されたく、これらは言及したことにより援用する。図２に示された表面放電構造に対する先行技術の駆動方法においては、対とされた第１および第２表示電極に対する第１電圧のパルスの印加を行うリセット工程と；“ＯＮ”とされるべきセルに対応する第２および第３の電極に第２電圧のパルスを印加する書込み工程と、対とされた第１および第２電極に対して第４電圧のＡＣパルスを印加する持続放電工程と；が行われ、第１電圧のパルスはディスプレイ中の全てのセルが消去される如く設定されている。書込み工程は、ディスプレイ内の全てのセルが書込まれるまで、“ＯＮ”とされるべき第１表示ラインのセルは上記第２電圧のパルスを受け、“ＯＮ”とされるべき第２表示ラインのセルは上記第２電圧のパルスを受け、“ＯＮ”とされるべき第３表示ラインのセルは上記第２電圧のパルスを受ける、などして実行される。この順序での電圧の印加は図３に示された如き表面放電に帰着するが、該図においてフロント・プレートの平行電極７は、典型的にはインジウムすず酸化物( ＩＴＯ)から成る透明電極８の被覆により拡大されている。図３ｃは、表示電極７およびアドレス電極２に印加された書込電圧がフロント基板６とリア基板１との間に放電14を形成したところを示している。結果的な放電はフロント基板６およびリア基板１上に電荷を蓄積する。フロント基板６上の電荷は、次の持続パルスが印加されたときに２つの表示電極７間で放電が生ずる如く十分に大きいものとせねばならない。図３ａに示された如く、結果的な放電12は表示電極間の狭幅ギャップに亙り形成される。図３ｂは、放電13が進展するにつれて該放電が表示電極の全幅を覆い且つフロント表示電極およびリア・アドレス電極の両者上に放電を形成するのを示している。上記表面放電から帰着する光出力は、それが表示電極７により形成されるときの図５に見ることができる。先行技術のディスプレイの持続および作動条件は、主に図１４に示された形状を有するパッシェン曲線に関するガス物理的現象により設定される。これまでに知られた先行技術のディスプレイにおいては、放電は上記パッシェン曲線の右側部分にて生じねばならない。すなわち、最小値の上方であり且つＰ×ｄ(圧力および距離の積)の減少が作動電圧の減少を引き起こす領域である。これは持続メカニズムにとり必須である、と言うのも、そうでなければ放電が開始したときに仮想的な(virtual)陰極および陽極が確立されてギャップ(d)を短縮化し、放電は尚早に自己消滅するからである。一方、それはアドレス電極を覆う誘電体上に不当な荷電を蓄積し、それはアドレス方式で補償されねばならない。この表面放電構造は、表示電極に対するＩＴＯの付加の結果として、他の場合には電極の背後に隠れるであろう光を通過させることにより、光出力を増大する結果となる。それはまた、光の増大に帰着する更に広幅の放電領域を許容するが、対応して電流も増大する。この透明材料は通常の電極材料に対して被覆されねばならず、フロント基板材料を形成する上で不必要な整列工程を必要とすることは理解されよう。図４は、本発明に係るＡＣプラズマ・ディスプレイにおける横方向放電の形成を示している。フロント基板６上に形成された表示電極７を参照すると、次式が成立するときに、壁部電圧Vwを有する“ＯＮ”セルが存続する如く持続電圧Vaが表示電極に印加される： Va＋Vw＞Vfmax₁＋Vfmaｘ₂ （Ｉ）式中、Vfmax₁は、Ｙ表示電極からアドレス電極２に対して放電12が生ずる為の放電開始必要最大電圧であり、且つ、Vfmax₂は、持続放電の工程Ｉに対する図４ａに示された如きＺ表示電極とアドレス電極との間で放電が生ずる為の放電開始必要最大電圧である。Va＋Vwはまた、表示電極ＹおよびＺの間で放電を開始するに必要な放電開始電圧Vfmax₃よりも小さくなければならない。これらの放電が進展するときに、ガスがイオン化して放電が広がることにより図４ｂの放電13を形成するという放電工程IIが開始するが、これは工程Ｉの間に表示電極上に形成された仮想的陽極および陰極の間で生ずるものである。この放電は、セルに対する電圧が減少すると共に放電が消滅する如く荷電(＋および−)がフロント基板の表面に集中される、という放電工程IIIを引き起こす。上記放電は、上記表示電極に対する印加電圧を反転することにより壁部荷電を対応反転させて放電を反転させることにより、再発生され得る。この再発生放電シーケンスは、持続(sustaining)として公知である。上記アドレス電極上に集中される壁部荷電は無いことは理解されよう、と言うのも、これらの電極を覆う誘電材料は存在しないからである。更に、ＭＯＧ構造の壁部に対する放電は、持続の第１工程の間に上記パッシェン曲線上の最小値の領域にて進展すると共に、マイクログルーブ側壁に沿う何処かで生ずることは理解されよう。斯かる放電は仮想的陰極および陽極の進展に依り自己消滅を開始することから、フロント基板とリア基板との間に生ずる少量の電流のみが存在すると共に上記発光体を損傷する可能性は最小化される。これは、ディスプレイの長期寿命を維持する為に重要である。更に、上述した積Ｐ×ｄのｄは小さいことから、ＭＯＧデバイスに対する開始電圧は自動的に最小化される。上記横方向放電の工程IIの間、工程Ｉにより形成された仮想的陰極および陽極はそれら自体の間で側方に放電を進展させる。今や上記フロント・プレート上の電極持続対の間の間隔は、上記横方向放電工程に対する放電開始電圧および経路を決定する。この間隔は、上記グルーブ深度および表示電圧並びに更に最適に調節された光出力に比較的に依存せずに設計され得る。例えば電極対の間隔が大きくされると、放電は、上記グルーブ・キャビティの長さに沿い横方向に形成された光条の如く極めて長く出現する。この場合にスパッタリングは主に電極位置に在ることから、スパッダリングによる損傷は放電セル表面の小領域のみに限られる。この設計態様は低電力で高解像度のデバイスに対しては理想的であるが効率は寧ろ低い傾向がある、と言うのも、実際の電圧に対応するガス混合物を選択せねばならず且つ放電経路が長いほど持続電圧は高くなるからである。図１５にプロットされた効率、ガス混合物および作動電圧の間の関係を検証すると、更に高い電圧のガス混合物による設計態様へと到達する。これはＭＯＧ構造により先行技術よりも容易に対応可能である、と言うのも、高持続電圧によってもアドレッシング電圧は低くされ得るからである。図４ｄはＭＯＧ構造に対するアドレッシング技術を示しており、書込パルス電圧Vpwは１個の表示電極７およびアドレス電極２に印加されている。Vpwは、上述した放電開始必要電圧Vfmax₁よりも大きくなければならない。印加されたパルスは、フロント表示電極とアドレス電極との間の小さな放電に帰着する。この放電はVa＋Vpw＋VwaがVfmax₁＋Vfmax₂よりも大きくなる如く壁部荷電をVwaのフロント基板上に集中させることから、先行持続波形遷移時に、図４ａに示された持続工程Ｉが発展せしめられてセルは“ＯＮ”に切換えられる。セルを消去する為に、図４ｃに示された壁部荷電は上記式Ｉが満足されない様に減少されねばならない。これは、上記フロント表示電極のひとつとアドレス電極との間に放電を引き起こすことにより達成される。この場合に、結果的な放電は、第２表示電極の極性と同一の極性の前面上に壁部荷電を載置せしめる。例えばもし図４ｃにおけるＹ表示電極が正の壁部荷電を含むと共にＺ表示電極が負の壁部荷電を有すれば、Ｙ電極とアドレス電極との間に放電を引き起こすことは、Ｙ電極に対する正電圧およびアドレス電極に対する負電圧の印加により達成され得る。この放電の結果は、Ｙ電極上に負荷電を載置することになる。今やＹもＺも負の壁部荷電を含むことから、壁部電圧は減少されて上記式Ｉの条件は満足されずセルは消光(extinguish)される。図６は、ＭＯＧ構造を駆動する為の要件を満足する本発明の好適実施例の波形を示している。図６において、Ｌは選択セルからの光出力を示し、Ｘは選択セルのアドレス電極に印加された波形であり、Ｙは選択セルのＹ表示電極に印加された電圧であり、Ｚは選択セルのＺ電極に印加されたＺ電圧である。ＹおよびＺは同一の大きさであるが逆極性である。Ｙが低レベル３に遷移するとＺは高レベル１に遷移することからVaの大きさの電圧がセルに印加され、これは、先行“ＯＮ ”セルを放電させて光出力パルス12に帰着する。次の工程において、Ｙは高レベル１に遷移し、Ｚは低レベルに遷移し、これはセルに対する大きさVaの負電圧の印加に帰着して“ＯＮ”セルは再び放電して光出力を生成する。もしセルの先行状態が“ＯＦＦ”であれば、ＹおよびＺの遷移は“ＯＦＦ”セルを放電させるに十分なほど大きくはなく、該セルは“ＯＦＦ”状態に存続する。図６において書込アドレッシングは、Ｙ表示電極に対する負パルス５の印加およびＺ表示電極に対する正パルス７の印加として示されている。もしパルス５の高さがVw₁であり且つパルス７の高さがVw₂であれば、アドレスされたセルに対する電圧はVa＋Vw₁＋Vw₂であり、この電圧はふたつの表示電極間に放電を引き起こすべく上記のVfmax₁＋Vfmax₂よりも大きくなければならない。これらのパルスの印加によりＹおよびＺ電極により形成されたライン上のセルは放電してフロント基板上に十分な大きさの壁部荷電を集中させることから、(図６で６により示された)ＹおよびＺ電極の次の遷移時にそのセルは再び放電して“ＯＮ”となる。この様にして、ＹおよびＺ電極により形成された水平ライン上の全てのセルは書込まれる。アドレスされた水平ライン上の全てのセルが“ＯＮ”状態に存続する必要は無い。故に、“ＯＦＦ”であるべきセルを選択的に消去する必要がある。これは、消去パルス８をＹ表示電極に印加すると共にアドレス電極Ｘに対して消去パルス９を印加することで達成される。もしＹパルス８の高さがVw₁であれば、Ｙ電極に対する書込および消去パルス高さの両者を生成すべく共通の電源が使用され得ることから、ディスプレイに対する電源の簡素化に帰着する。次にVw₁＋Ve₁がVf max₁よりも大きくなる如く値Ve₁のアドレス・パルス高さ９が選択されてＹ電極およびアドレス電極Ｘの間に放電を引き起こすことにより選択セルを“ＯＦＦ” に切換えねばならない。上記消去パルスの印加はＹおよびＺ電極に対する同一極性の荷電に帰着すると共に、壁部電圧は上記式Ｉを満足しないレベルまで減少されてセルは消光せしめられる。ピクセル情報を更新する好適方法においては、図６に示された同一パルス５および７を使用して同時に８本の水平ラインが書込まれる。そのときに８個の別個の消去パルスがそれらの８本のラインに対して順次に印加される。消去パルスの各々は、それらの８本のアドレス・ライン上の不要なセルを消光すべく使用される。これは図６に示されており、水平ラインＬ１、Ｌ２・・Ｌ８は全てパルス５および７により書込まれたセルを有しており、次に第１消去パルス８がＬ１上の不要セルを選択的に消去すべく使用され、Ｌ２上の不要セルを選択的に消去すべく第２パルスが使用され、Ｌ３上の不要セルを選択的に消去すべく第３パルスが使用されるなどして、全ての８本のラインが不要セルを“ＯＦＦ”状態とするまで続けられる。図７は、上記ＭＯＧ構造を駆動する上で必要な波形およびデータを生成すべく使用されるシステムのブロック図を示している。システムへの入力は、水平および垂直同期信号を識別する制御信号、ディスプレイにおける各ピクセルに対する赤、緑、青の情報、および、新たなピクセル情報を示すクロックである。ピクセル・データは２進数形態に変換され、後の検索の為に業界公知のタイプのフレーム・メモリに記憶される。タイミング制御ユニットは同期信号と同期して波形生成器を制御する。波形生成器は、ＹおよびＺ駆動回路に対して水平アドレス情報を送信すると共に、ＹおよびＺ波形を生成すべく使用される信号を生成する役割を有する。水平ラインは８本のグループで書込まれると共に、波形制御ユニットはいずれの水平ラインが選択されたセットを構成するかを選択する。選択されたグループは一括して書込まれてから、上記ラインが選択的に消去される。データ変換ブロックは、消去されるべく選択された水平ライン、および、消去パターンを選択する為にグレースケール値が如何に使用されるかなどの他の情報に基づき、フレーム・バッファから情報を選択する。故に上記データ変換ブロックはフレーム・バッファのデータを操作する役割を有することから、プラズマ・スクリーン上には所望情報が適切に表示される。図８は、アドレス電極(Ｘ)駆動回路に対する詳細なブロック図である。パルス発生器は３つのレベルのひとつを選択して上記駆動回路に印加する。Vxwレベルは選択セルに対する消去パルスのパルス高さを生成すべく使用され、アースレベルは未選択セルに対して使用され、且つ、Vxmレベルは通常の持続時間の間に消去パルスが生成されていないときに使用される。エネルギ回復回路は、アドレス電極のキャパシタンスを操作するときに効率を増大すべく使用されると共に、アドレス・パルス電圧(Vxw)およびVxmレベルの両者に対して使用される。Ｘ駆動回路へのデータは、図７に示されたデータ変換ブロックにより決定される。図９は、Ｙ表示電極駆動回路に対する詳細なブロック図を示している。Ｙ持続ブロックは図６に示された持続波形を生成する。波形のタイミングに対する制御は図７の波形制御ブロックにより決定される。Ｙ持続ブロックは持続電圧Vaおよびふたつの中間レベルVym₁およびVym₂の間で選択を行う。Vym₂は消去パルスが印加されるレベルである。エネルギ回復回路は、アドレス電極のキャパシタンスを操作するときの効率を増大すべく使用されると共に、持続電圧(Va)およびVymレベルの両者に対して使用される。消去および書込アドレス・パルスは、Ｙパルス制御ブロックにより生成される。消去および書込パルスの両者に対して同一のパルス高さが使用される。Ｙ駆動回路は波形制御ブロックからのＹデータに基づいて書込および消去するラインを選択する。データは、ディスプレイ内の各水平ラインに対して消去パルスおよび書込パルスを印加すべく又は印加しない様に使用される。図１０は、Ｚ表示電極駆動回路に対する詳細なブロック図を示している。Ｚ持続ブロックは図６に示された持続波形６を生成する。上記波形のタイミングに対する制御は図７の波形制御ブロックにより決定される。Ｚ持続ブロックは、持続電圧Vaとふたつの中間レベルVzm₁およびVzm₂の間で選択を行う。Vzm₂は、消去パルスが印加されるレベルである。エネルギ回復回路は、アドレス電極のキャパシタンスを操作するときの効率を増大すべく使用されると共に、持続電圧(Va)およびVzmレベルの両者に対して使用される。書込アドレス・パルスはＺパルス制御ブロックにより生成される。Ｚ駆動回路は波形制御ブロックからのＺデータに基づいて書込するラインを選択する。データは、必要に応じてディスプレイ内の各水平ラインに対して書込パルスを印加すべく又は印加しない様に使用される。ＺおよびＹブロック図は密接に関連することから、ＺおよびＹ電極の両者に対して同一回路が使用され得ることは理解されよう。これは、設計、組立および回路のコスト節約に帰着する。図１１は、(Ｘ)電極に対して必要な波形を生成する典型的回路を示している。スィッチＳＷ１、ＳＷ２及びＳＷ３はドライバに印加される電圧を制御する。ドライバ・デバイスの内側の２個のスィッチは、印加された電圧(上側スィッチが “ＯＮ”で下側スィッチが“ＯＦＦ”のとき)、又は、共通アースレベル(下側スィッチが“ＯＮ”で上側スィッチが“ＯＦＦ”のとき)のいずれかを選択する。ドライバ・スィッチは、図７に示されたデータ変換ブロックにより駆動回路にロードされたデータビットにより制御される。アドレス電極が電圧ＶＡＸによりパルスされるときは常に、図１１のＳＷ１は閉成され且つＳＷ２およびＳＷ３は開成される。持続作用のみがありＸが中間電圧Vxmに保持されるときは常に、ＳＷ２が閉成され且つＳＷ１およびＳＷ３が開成される。アドレス電極がアースレベルにあるときは常に、ＳＷ３が閉成され且つＳＷ１およびＳＷ２が開成される。これはアドレス消去パルス間に生ずる。エネルギ回復はスィッチＳＷ４およびＳＷ５により実行される。印加された電圧がアースからVxaへと遷移し、または、V xaからアースへと遷移するときは常に、ＳＷ４が閉成される。Vxaからアースへの遷移時に、キャパシタはインダクタＬ１を介して充電される。アースからVxa への遷移時に、キャパシタはインダクタＬ１を介して放電される。故に、上記キャパシタ平均電圧は1/2Vxaである。Vxmレベルに対するエネルギ回復は、ＳＷ５により達成される。印加電圧がアースからVxmへ遷移し又はVxmからアースへと遷移するときは常に、ＳＷ５が閉成される。Vxmからアースへの遷移時に、キャパシタはインダクタＬ１を介して充電される。アースからVxmへの遷移時に、キャパシタはインダクタＬ１を介して放電される。故にキャパシタ平均電圧1/2Vxmである。任意の所定時点にては一個のみのスィッチが閉成されることが重要である。ＳＷ４およびＳＷ５は遷移に対して使用され、且つ、ＳＷ１、ＳＷ２及びＳＷ３はそれらの対応レベルにて電圧を固定すべく使用される。図１２はＹ表示電極に対して必要な波形を生成する典型的回路を示している。スィッチＳＷ１、ＳＷ２及びＳＷ３は、Ｙドライバに対して印加される電圧を制御する。ドライバ・デバイスの内側の２個のスィッチは、印加された電圧(上側スィッチが“ＯＮ”で下側スィッチが“ＯＦＦ”のとき)、又は、共通アースレベル(下側スィッチが“ＯＮ”で上側スィッチが“ＯＦＦ”のとき)のいずれかを選択する。ドライバ・スィッチは、図７に示された波形制御ブロックにより駆動回路にロードされたデータビットにより制御される。表示電極が持続電圧Vyaによりパルスされるときは常に、図１２のＳＷ１は閉成され且つＳＷ２、ＳＷ３およびＳＷ４は開成される。持続波形が中間電圧Vym1に保持されるときは常に、ＳＷ２が閉成され且つＳＷ１、ＳＷ３およびＳＷ４が開成される。表示電極が第２中間レベルVym2にあるべきときは常に、ＳＷ３が閉成され且つＳＷ１、ＳＷ２およびＳＷ４が開成される。これはアドレス消去パルス間に生ずる。表示電極がアースレベルにあるべきときは常に、ＳＷ４が閉成され且つＳＷ１、ＳＷ２及びＳＷ３が開成される。スィッチＳＷ５およびＳＷ６はエネルギ回復を実行する。印加電圧がVym1からVyaへ遷移し又はVyaからVym1へと遷移するときは常に、ＳＷ５が閉成される。VyaからVym1への遷移時に、キャパシタはインダクタＬ１を介して充電される。Vym1からVyaへの遷移時に、キャパシタはインダクタＬ１を介して放電される。故に、キャパシタ平均電圧は1/2(Vya＋Vym1)である。Vym2レベルに対するエネルギ回復はＳＷ６により達成される。印加電圧がアースからVym2へ遷移し、又はVym2からアースへと遷移するときは常に、ＳＷ６が閉成される。Vxm からアースへの遷移時にはキャパシタがインダクタＬ１を介して充電される。アースからVxmへの遷移時に、キャパシタはインダクタＬ１を介して放電される。故に、キャパシタ平均電圧は1/2Vxm₂である。任意の所定時点にては一個のみのスィッチが閉成されることが重要である。ＳＷ４およびＳＷ５は遷移に対して使用され、且つ、ＳＷ１、ＳＷ２及びＳＷ３はそれらの対応レベルにて電圧を固定すべく使用される。図１３はＺ表示電極に対して必要な波形を生成する典型的回路を示している。スィッチＳＷ１、ＳＷ２及びＳＷ３は、Ｚドライバに対して印加される電圧を制御する。ドライバ・デバイスの内側の２個のスィッチは、印加された電圧(上側スィッチが“ＯＮ”で下側スィッチが“ＯＦＦ”のとき)、又は、共通アースレベル(下側スィッチが“ＯＮ”で上側スィッチが“ＯＦＦ”のとき)のいずれかを選択する。ドライバ・スィッチは、図７に示された波形制御ブロックにより駆動回路にロードされたデータビットにより制御される。表示電極が持続電圧Vzaによりパルスされるときは常に、図１３のＳＷ１は閉成され且つＳＷ２、ＳＷ３およびＳＷ４は開成される。持続波形が中間電圧Vzm1に保持されるときは常に、ＳＷ２が閉成され且つＳＷ１、ＳＷ３およびＳＷ４が開成される。表示電極が第２中間レベルVzm2にあるべきときは常に、ＳＷ３が閉成され且つＳＷ１、ＳＷ２およびＳＷ４が開成される。これはアドレス消去パルス間に生ずる。表示電極がアースレベルにあるべきときは常に、ＳＷ４が閉成され且つＳＷ１、ＳＷ２及びＳＷ３が開成される。スィッチＳＷ５およびＳＷ６はエネルギ回復を実行する。Ｚ表示電極に対するエネルギ回復は、Ｙ表示電極に対して上述したものと同様である。任意の所定時点にては一個のみのスィッチが閉成されることが重要である。ＳＷ４およびＳＷ５は遷移に対して使用され、且つ、ＳＷ１、ＳＷ２及びＳＷ３はそれらの対応レベルにて電圧を固定すべく使用される。本明細書中で参照した特許公報および文献は、言及したことによりそれらの全体を援用する。本発明の現在の好適実施例を記述して来たが、添付の請求の範囲の範囲内において他の手法で実施され得ることは理解されよう。

【手続補正書】【提出日】平成１１年１０月２８日（１９９９．１０．２８）【補正内容】【図１】【図２】【図３】【図４】【図４】【図５】【図６】【図７】【図７】【図８】【図９】【図１０】【図１１】【図１２】【図１３】【図１４】【図１５】

───────────────────────────────────────────────────── フロントページの続き (72)発明者シャーマーホーン、ジェリーディ. アメリカ合衆国 43551 オハイオ州ペリーズバーグジェノアロード 4779

Claims

【特許請求の範囲】１．対とされた頂部電極の配列と該頂部電極を覆う電子放出性絶縁膜とを有する頂部透明基板、および、該頂部基板から離間され乍らも該頂部基板と接触された底部基板であって上記頂部電極に対して直交配置された複数の平行マイクログルーブを有することによりガス充填キャビティを構成する底部基板；底壁および両側壁を有する各マイクログルーブ内に析出された金属製の底部電極；及び、各底部電極と一致して該底部電極上に析出されることにより、行を形成する頂部電極と列を形成するマイクログルーブとの投影交差部分にてサブピクセルと称されるサブセル対を形成する発光性材料；を含むガス密閉封入閉塞体を有するＡＣプラズマ・フラット・パネル・ディスプレイを操作する方法であって：頂部電極対の第１電極に対して第１電圧を印加し且つ全ての底部電極に対して基準電圧を印加し、その差異は、対応頂部基板電極の下で蓄積された荷電を有するサブセルに対してのみパッシェン最小値にて交差された底部電極の側壁に対して放電を開始させるに十分な大きさである工程、上記第１電圧の逆極性の第２電圧を上記第１電極と対とされた第２電極に印加し、上記パッシェン最小値よりも大きな圧力・間隙の積の値にあるサブセル対の間において、上記側壁に対する上記放電開始により形成された仮想電極の間で横方向放電を生成する工程、放電が消滅するまで上記電圧を維持することにより、逆極性の頂部電極の下に電荷を載置する工程、ガス容積内の残存電荷を一掃する為に必要な第１終結電圧を上記第１頂部電極に対し且つ第２終結電圧を第２頂部電極に印加する工程、および上記第１および第２頂部電極の極性を反転する工程、を含む持続工程を適用する工程、のシーケンス；を、頂部電極のひとつ以上の対の第１電極に対して、先行するもしくは一致する持続電圧と共通の極性の書込電圧を印加し、且つ、選択された底部電極に対して、選択的書込電圧を印加し、その差異は、パッシェン最小値にて交差された底部電極の全ての側壁に対して放電を引き起こすに十分な大きさである工程、頂部電極のひとつ以上の対の第１電極に対して、先行するもしくは一致する持続電圧と共通の極性の書込電圧を印加し、且つ、選択されない底部電極に対して、抑制電圧を印加し、その差異は、交差された底部電極の全ての側壁に対して放電を引き起こさないのに十分な大きさである工程、上記第１電極と対とされた第２電極に対し、上記第１書込電圧と逆極性の第２書込電圧を印加し、且つ、上記パッシェン最小値よりも大きな圧力・間隙の積の値にあるサブセル対の間において、上記側壁に対する上記放電により形成された仮想電極の間で横方向放電を生成する工程、および、放電が消滅まで上記電圧を維持することにより、上記頂部電極の下の誘電被覆に電荷を載置かつ蓄積する工程、を含む選択的書込み工程を適用する工程；及び、一対の頂部電極の第１電極に対して、先行する持続電圧と逆の極性の消去電圧を印加し、且つ、選択された底部電極に対して、列電圧を印加し、組み合わされた結果的電圧の大きさは、対応頂部基板電極の下で蓄積された荷電を有するサブセル部位においてのみパッシェン最小値にて選択底部電極の側壁に対して放電を引き起こすに十分な大きさである工程、および、放電が消滅するまで上記電圧を維持することにより蓄積電荷を除去し、引き続く持続工程における放電を防止する工程、を含む選択的消去工程；を含む選択的アドレッシング工程と組み合わせて連続的に反復する工程を含む、ＡＣプラズマ・フラット・パネル・ディスプレイの操作方法。２．前記選択的書込み段階の間における前記抑制電圧は全ての底部電極に対する選択的書込電圧と等しく設定されることにより、行、すなわち選択された頂部電極対に沿った全てのサブピクセル、を一工程で書込む、請求項１記載の方法。３．ビット・イメージすなわちピクセル毎の１ビットは、次の如き一連の持続工程もしくはサイクルを構成することにより、必ずしも規則的に順次的にでは無く、継続的にディスプレイに書込まれる請求項２記載の方法：ひとつ以上の持続サイクルから成るサイクルが実行され、少なくともひとつの持続サイクルは、選択されて“on”に書込まれる行の群から成る書込み工程と、同一の持続サイクル内において順次にアドレスされ、上記群の個数に対応する個数の消去パルスを含み、“off”とされるべきセルは消去され且つ“on”とされるべきセルは影響を受けずに放置される選択的消去工程とを含み、その後、同様にして第２群の行により第２サイクルが実行され、且つ、全ての可能な群がアドレスされると共にディスプレイが新たなビット・イメージに更新されるまで順次的サイクルが実行される。４．前記対とされた頂部電極に対する前記第１電圧及び第２電圧ならびに終結電圧は全て等しく且つ逆である、請求項１記載の方法。５．前記書込電圧は負極性である、請求項１記載の方法。６．前記消去電圧は負極性である、請求項１記載の方法。７．前記列電圧は正極性である、請求項１記載の方法。８．前記列電圧はアース基準である、請求項１記載の方法。９．前記頂部基板電極上の平均電圧はアース近傍にバイアスされることにより全ての電極間の電圧を最小化する、請求項４記載の方法。１０．対とされた頂部基板電極の配列および該頂部電極を覆う電子放出性絶縁膜を有する頂部透明基板；該頂部基板から離聞され乍らも該頂部基板と接触された底部基板であって上記頂部電極に対して直交配置されてガス充填キャビティを構成する複数の平行マイクログルーブを有する底部基板；底壁および両側壁を含む各マイクログルーブ内に析出された金属製の底部電極；及び、各底部電極と一致して該底部電極上に析出されることにより、行を形成する頂部電極と列を形成するマイクログルーブとの投影交差部分にてサブピクセルと称されるサブセル対を形成する発光性材料；を含むガス密閉封入閉塞体；上記対とされた頂部基板電極の第１電極の各々に接続され、各電極に対する選択的な負のアドレス・パルスにより共通マルチレベル持続波形を生成する第１回路；上記対とされた頂部基板電極の第２電極の各々に接続され、各電極に対する選択的な正のアドレス・パルスにより上記第１電極とは逆の極性および大きさの共通マルチレベル持続波形を生成する第２回路；底部基板上の各電極に接続され、各電極に対する選択的な正のアドレス・パルスにより共通マルチレベル持続波形を生成する第３回路；上記第３回路に対して並列に行データを転送し得る業界標準データとして構成された外部インタフェースを備えた入力変換器、フレーム・バッファおよびデータ変換回路；先の４個の回路と相互接続されると共に持続回路のタイミングおよび制御ならびにアドレス・パルスを決定することにより、側壁に対する放電により開始される持続およびアドレス放電パルスを生成する波形／波形タイミング制御回路；および、業界標準電源から変換されると共に必要とされる電力を先の５個の回路に対して供給し得る電源回路；を含むＡＣプラズマ・ディスプレイ。１１．前記第１および第２電圧は150乃至350ボルトであり且つ列の書込および消去電圧は40乃至100ボルトである、請求項１０記載のＡＣＰＤＰ。１２．持続電圧に対する維持時間は２乃至５マイクロ秒であり、消去の為の時間は0.5乃至１マイクロ秒であり、且つ、書込の為の時間は２乃至５マイクロ秒程度である、請求項１０記載のＡＣＰＤＰ。１３．前記ガス封入物は基礎ガス内において600torrまでの圧力の4％乃至100 ％のキセノンである、請求項１０記載のＡＣＰＤＰ。１４．前記ガス封入物はネオン内において600torrまでの圧力の4％乃至100％のキセノンである、請求項１０記載のＡＣＰＤＰ。１５．前記ガス封入物は等量のネオンおよびヘリウム内において600torrまでの圧力の4％乃至100％のキセノンである、請求項１０記載のＡＣＰＤＰ。