JP3792323B2 - プラズマディスプレイパネルの駆動方法 - Google Patents
プラズマディスプレイパネルの駆動方法 Download PDFInfo
- Publication number
- JP3792323B2 JP3792323B2 JP30653796A JP30653796A JP3792323B2 JP 3792323 B2 JP3792323 B2 JP 3792323B2 JP 30653796 A JP30653796 A JP 30653796A JP 30653796 A JP30653796 A JP 30653796A JP 3792323 B2 JP3792323 B2 JP 3792323B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- electrodes
- block
- period
- discharge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
- Transforming Electric Information Into Light Information (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、交流型プラズマディスプレイパネル（以下、ＡＣーＰＤＰという）、特に面放電型のＡＣーＰＤＰの駆動方法に関する。
【０００２】
【従来の技術】
プラズマディスプレイパネル（以下、ＰＤＰという）は、周知のように２枚のガラス板の間に微少な放電セル（画素）を作りこんだ構造で、薄型のテレビジョンまたはディスプレイモニタとして種々研究されており、その中の１つにメモリ機能を有するＡＣ−ＰＤＰが知られている。ＡＣ−ＰＤＰの１つとして面放電型のＡＣ−ＰＤＰがある。図１１は例えば特開平７−１４０９２２号公報や特開平７−２８７５４８号公報に示された従来の面放電型ＡＣ−ＰＤＰの構造を示す一部斜視図である。図において、１００は面放電型ＰＤＰ、１０２は表示面である前面ガラス基板、１０３は前面ガラス基板１０２と放電空間を挟んで対向配置された背面ガラス基板である。１０４及び１０５は前面ガラス基板上に互いに対となるように形成された第１の行電極Ｘ1 〜Ｘn 及び第２の行電極Ｙ1 〜Ｙn 、１０６はこれら行電極上に被覆された誘電体層、１０７は誘電体層上に蒸着などの方法で形成されたＭｇＯ（酸化マグネシウム）である。１０８は背面ガラス基板上に行電極と直交するように形成された列電極Ｗ1 〜Ｗm 、１０９は列電極上に形成された蛍光体層で、列電極毎にそれぞれ赤，緑，青に発光する蛍光体層が順序よくストライプ状に設けられている。１１０は各列電極間に形成された隔壁で、この隔壁は放電セルを分離する役割の他にＰＤＰを大気圧により潰れないようにする支柱の役割もある。ガラス基板間の空間にはＮｅ−Ｘｅ混合ガスやＨｅ−Ｘｅ混合ガスなどの放電用ガスが大気圧以下で封入され、互いに対となる行電極と直交する列電極の交点の放電セルが画素となる。以下、第１の行電極をＸ電極、第２の行電極をＹ電極、列電極をＷ電極と呼ぶ場合もある。
【０００３】
次に動作について説明する。第１の行電極１０４と第２の行電極１０５との間に交互に電圧パルスを印加し、半周期毎に極性の反転する放電を起こし、セルを発光させる。カラー表示では、各セルに形成された蛍光体層１０９が放電からの紫外線によって励起され発光する。表示用の放電を行う第１の行電極１０４と第２の行電極１０５が誘電体層１０６で被覆されているので、各セルの電極間で一度放電が起こると放電空間中で生成された電子やイオンは印加電圧の方向に移動し、誘電体層１０６の上に蓄積する。この誘電体層上に蓄積した電子やイオンなどの電荷を壁電荷と呼ぶ。この壁電荷が形成する電界が、印加電界を弱める方向に働くため、壁電荷の形成にともない、放電は急速に消滅する。放電が消滅した後、先の放電と極性の反転した電界が印加されると、次に壁電荷が形成する電界と印加電界が重畳するため、先の放電に比べ低い印加電圧で放電可能となる。それ以降はこの低い電圧を半周期毎に反転させることによって、放電を維持することができる。このような機能をメモり機能と呼ぶ。このメモリ機能を利用して低い印加電圧で維持する放電を維持放電と呼び、半周期毎に第１の行電極及び第２の行電極に印加される電圧パルスを維持パルスと呼ぶ。この維持放電は壁電荷が消滅されるまで、維持パルスが印加される限り持続される。壁電荷を消滅させることを消去と呼び、一方、最初に壁電荷を誘電体上に形成することを書き込みと呼ぶ。
【０００４】
次にＡＣ−ＰＤＰの階調表示方法について簡単に説明する。図１２は例えば特開平７−１６０２１８号公報に示された従来のＰＤＰの階調表示方法を示す１フィールド内の構成を示す図である。１フィールドとは画面に１枚の絵を出力するための時間で、ＮＴＳＣの場合は約１６．６ｍｓｅｃ（６０Ｈｚ）である。図において表示ラインとはＡＣ−ＰＤＰの第１及び第２の行電極からなる行方向のラインであり、図の横方向は時間の流れを示す。１フィールドはいくつかのサブフィールドに分割され、各サブフィールドは、リセット期間・アドレス期間・維持放電期間で構成される。例えば、２５６階調（２8 階調）表示を行う場合、１フィールド内のサブフィールドは８個となり、各々のサブフィールドの維持放電期間の時間を２n （ｎ＝０〜７）の割合とする。
【０００５】
図１３は例えば特開平７−１６０２１８号公報に示された第１の従来のＰＤＰの駆動方法の１サブフィールド内の電圧波形図である。この従来例では第１の行電極Ｘは共通に接続されており、全ての第１の行電極Ｘについて同一の電圧が印加される。一方、第２の行電極Ｙ及び列電極Ｗは各ライン毎に個別の電圧を印加することができる。図の電圧波形は上から順に列電極Ｗj 、第１の行電極Ｘ、第２の行電極Ｙ1 ，Ｙ2 ，Ｙn の印加電圧波形である。
【０００６】
まず、リセット期間とは交流型プラズマディスプレイパネルの全セルを同じ状態にする期間で、リセット期間の初めの図１３中ａで全画面に共通に接続された第１の行電極Ｘに全面書き込みパルスＰｐ（プライミングパルス）が印加される。この全面書き込みパルスＰｐは第１の行電極Ｘと第２の行電極Ｙ間の放電開始電圧以上に設定されているので、前のサブフィールドの発光・非発光に関係なく全セルが放電発光する。このとき列電極Ｗにも電圧パルスが印加されているが、これは第１の行電極Ｘと列電極Ｗの間で放電が起こらないように、Ｘ−Ｗ電極間の電位差を小さくするためのもので、Ｘ−Ｙ電極間電圧のおよそ１／２の値に設定される。全面書き込みパルスＰｐが印加されるとＸ−Ｙ電極間で強い放電が起こり、Ｘ−Ｙ電極間に多量の壁電荷が蓄積し放電が終了する。次に図中ｂで全面書き込みパルスＰｐが立ち下がり、第１の行電極Ｘ及び第２の行電極Ｙの印加電圧がなくなると、Ｘ−Ｙ電極間には先の全面書き込みパルスＰｐで蓄積した壁電荷による電界が残る。この電界は大きく、それ自体で再び放電を開始することができるので、再びＸ−Ｙ電極間で放電が起こる。しかし、外部印加電圧は無いので、この放電で生じた電子やイオンは行電極Ｘ，Ｙに引きつけられることなく、中和されて消滅する。このように前のサブフィールドでの壁電荷の“有り”“無し”に関係なく、全セルを書き込みそして消去することにより全画面のセルの壁電荷を“無し”の状態にすることができ、リセットが行われる。この外部印加電圧が無くても蓄積した壁電荷だけで放電し、壁電荷の消去が行われる放電を自己消去放電という。
【０００７】
リセット期間が終わり図中ｃのときには第１の行電極及び第２の行電極には壁電荷は殆ど残っていない。一方、放電セル内には前の全面書き込みパルスＰｐによる放電で生じた荷電粒子が微量に残っている。この荷電粒子は次の書き込みでの放電を確実にするためのもので、書き込み放電の種火の役割をしている。従って、この場合、全面書き込みパルスＰｐはプライミング（種火）効果と消去の効果の２つの効果を兼ね備えている。
【０００８】
アドレス期間とは画面の任意のセルを行電極と列電極のマトリックス選択により、各セルの壁電荷の”有り”と“無し”を制御する期間で、上記の書き込みもこのアドレス期間に行われる。このアドレス期間になると独立した第２の行電極Ｙ1 〜Ｙn に順に負のスキャンパルスＳｃｐが印加され、走査が行われる。一方、列電極Ｗには画像データ内容に応じて正のアドレスパルスＡｐが印加される。この第２の行電極Ｙに印加されるスキャンパルスＳｃｐと、列電極Ｗに印加されるアドレスパルスＡｐによって、画面の任意のセルをマトリクス選択できる。スキャンパルスＳｃｐとアドレスパルスＡｐの合計電圧値は、セルのＹ−Ｗ電極間の放電開始電圧以上に設定されているので、スキャンパルスＳｃｐとアドレスパルスＡｐが同時に印加されたセルはＹ−Ｗ電極間で放電が起こる。またアドレス期間中、共通の第１の行電極Ｘは正の電圧値に保たれている。この電圧値はスキャンパルスＳｃｐの電圧値と合計してもＸ−Ｙ電極間で放電しないが、Ｙ−Ｗ電極間で放電が起こったとき、この放電をトリガにして、同時にＸ−Ｙ電極間でも放電が起こるような電圧値に設定されている。このＹ−Ｗ電極間の放電をトリガにして起こるＸ−Ｙ電極間の放電は書き込み維持放電と呼ばれることがある。この書き込み維持放電によって第１及び第２の行電極上には壁電荷が蓄積される。
【０００９】
そして全画面の走査が終わった後、維持放電期間になる。この維持放電期間はアドレス期間後に壁電荷“有り”となったセルのみ維持放電を行う。この維持放電による発光が表示に利用され、１フィールド内に維持放電で発光する時間が長いほど明るく光る。このように、各セルについて発光時間を制御することにより階調表示を行うことができる。まず、全画面一斉に維持パルスＳｐが印加され、アドレス期間でアドレスされ壁電荷を蓄積したセルのみ維持放電を行う。そして、再び次のサブフィールドとなりリセット期間で全セルに全面書き込みパルスＰｐが印加されリセットが行われる。このように、各サブフィールド前に全セルを放電させ全セルに壁電荷を蓄積させた後、自己消去放電により全セルの壁電荷を“無し”にするリセットを行うので、常に同じ状態でアドレスを行うことができる。
【００１０】
上記のように、交流型プラズマディスプレイの画面全体でアドレス期間と維持放電期間を分離する駆動方法は「アドレス・表示（維持）分離法」と呼ばれる。
【００１１】
上記の全面書き込みによる種火効果は比較的長時間持続されるので、必ずしも毎サブフィールドで行う必要はない。全面書き込みによる黒表示の輝度の上昇を押さえる方法として、１フィールドあたりの全面点灯の回数を減らす方法がある。図１４及び図１５は例えば特開平５−３１３５９８号公報、及び特開平７ー４９６６３号公報に示された従来のＰＤＰの駆動方法を示す図である。この例では１フィールドに１回だけ全面書き込みを行っているが、１フィールドに数回、例えば全部で８サブフィールドの内４サブフィールドに全面書き込みを設けてもよい。
【００１２】
図１３は全面書き込みを設けたサブフィールド（第１サブフィールド）と全面書き込みを設けていないサブフィールド（第２サブフィールド）の電圧波形を示しており、全面書き込みを設けたサブフィールドも、設けていないサブフィールドも全面消去には同一の消去パルスＥｐが印加される。また、全面書き込みパルスＰｐの後には１回維持放電を行うパルスが印加されている。これは、全面書き込み放電と維持放電では放電の強度が異なるので、全面書き込みを行ったサブフィールドと、全面書き込みを行わないサブフィールドで、同じ消去パルスＥｐによる消去を行うために、放電により蓄積される壁電荷を同じにするためである。消去パルスには細幅消去パルス（維持パルスと同程度の電圧値でパルス幅が０．５μsec 程度のパルス）と太幅消去パルス（維持パルスと同程度のパルス幅で電圧値が低いパルス）のいずれを使用してもよいようであるが、実際細幅消去パルスと太幅消去パルスの両方を印加することが多い。
【００１３】
【発明が解決しようとする課題】
上記従来例ではアドレス期間と維持期間が分離されているため全ラインアドレスされるまで維持放電は行われない。その分時間利用率が低く、走査ライン数、階調数が増加するなどフィールド中のアドレス総時間が長くなると表示（維持）のための時間がなくなってしまうという問題点があった。
【００１４】
本発明は上述のような問題点を解決するためになされたもので、表示のための維持期間を長く、すなわち時間利用率を向上させ、高解像、多階調に優れたＰＤＰの駆動方法を提供することを目的とする。
【００１５】
【課題を解決するための手段】
本発明の主題は、誘電体で覆われた第１の電極及び第２の電極が互いに平行に電極対をなして複数配列された第１基板と、蛍光体で覆われた第３の電極の配設された第２基板とが、前記第１の電極及び第２の電極と第３の電極とが互いに直交してセルを形成するように、対向配置されたプラズマディスプレイにおいて、画像表示のための１フィールドを複数のサブフィールドに分割し、上記各サブフィールドは上記第１及び第２の電極の誘電体上に蓄積した壁電荷を消去するリセット期間と、上記第１あるいは第２の電極と上記第３の電極との間に放電を起こして、上記第１及び第２の電極の誘電体上に壁電荷を蓄積するアドレス期間と、上記第１及び第２の電極間に交流電圧を印加し、上記誘電体上に蓄積した壁電荷を利用して維持放電を行う維持放電期間とで構成されたプラズマディスプレイパネルの駆動方法において、画面をそれぞれが複数の上記第１及び第２の電極からなる複数個のブロックに分割し、各ブロックはそれぞれ独立したアドレス期間を有し、各サブフィールド内で所定の順序でブロック毎にアドレスを行い、各ブロックの維持放電は当該ブロックに属している上記第１及び第２の電極全てについて同時に行い、分割されたブロック間で共通の期間であり且つ各ブロックの維持パルス数が同一ではないサブフィールドを有し、上記分割ブロック数が上記サブフィールド数と等しいことを特徴とする。
【００２６】
【発明の実施の形態】
以下、本発明をその実施の形態を示す図面に基づいて具体的説明する。
実施の形態１．
図１は本発明の実施の形態１であるＰＤＰの駆動方法が適用される面放電型ＡＣ−ＰＤＰのセルの一部断面図である。図のように、面放電型ＡＣ−ＰＤＰのセル１は以下のように構成される。表示面である前面ガラス基板２と放電空間を挟んで背面ガラス基板３とが対向配置され、前記前面ガラス基板２上に第１の行電極４（Ｘi ）及び第２の行電極５（Ｙi ）が配置される。これら行電極４、５上には誘電体層６、さらにその上にはＭｇＯ７が形成される。背面ガラス基板３上に行電極４、５（Ｘi ，Ｙi ）と直交するように列電極８（Ｗj ）が設けられ、その上に蛍光体層９が形成される。前面ガラス基板２と背面ガラス基板３の間の放電空間にはＮｅ−Ｘｅ混合ガスあるいはＨｅ−Ｘｅ混合ガスなどの放電用ガスが封入される。
【００２７】
図２は本発明の実施の形態１であるＰＤＰの駆動方法が適用される面放電型ＡＣ−ＰＤＰの構成及び周辺回路を含む図である。第１の行電極Ｘ1 〜Ｘn はそれぞれブロックに分割されたＸ側駆動回路Ｃx1〜Ｃxsに接続され、第２の行電極Ｙ1 〜Ｙn はそれぞれブロックに分割されたＹ側駆動回路Ｃy1〜Ｃysに接続される。列電極Ｗ1 〜Ｗm はＷ側駆動回路に同様に接続される。図３は本発明の実施の形態１であるＰＤＰの駆動方法を示す電圧波形（タイミングチャート）図であり、図において、電圧波形は上から順に、列電極Ｗj ，Ｘ側駆動回路Ｃxsを通して第１の行電極Ｘi に、Ｙ側駆動回路Ｃysを通して第２の行電極Ｙi に印加される電圧波形である。Ｐｐは全面書き込み及び全面消去を行なうプライミングパルス、Ｓｐは維持放電を行なう維持パルス、Ｓｃｐは走査用のスキャンパルス、Ａｐは表示データ内容に応じて印加されるアドレスパルスである。
【００２８】
また、図４は上記ｍ＝６のとき、すなわち表示画面を行電極に平行な方向に６ブロックに分割したときの１フィールド内のサブフィールドの構成を示す図である。図では階調数は６４階調表示の様子が示されている。横軸は時間、縦軸は行ライン数を示している。従来行われてきた駆動方法では、１フィールドを複数のサブフィールドに分割し、各サブフィールドは維持期間が重みづけされたビットで構成される。この場合、サブフィールド＝ビットといえる。しかし、ここでは分割された６つのサブフィールドは全て等しい時間であり、サブフィールド内では各ブロックごとにそれぞれ維持期間の時間の異なるビットを独立に表示している。アドレスは最初１ブロック目から始まり、次のサブフィールドでは２ブロック目から、その次は３ブロック目からと順次移行していく。
【００２９】
次に動作を説明する。サブフィールドの最初にはプライミングパルスＰｐが印加され、前のサブフィールドの点灯、非点灯に関わらず第１の行電極Ｘi と第２の行電極Ｙi 間で放電が起こる。この時、両行電極間には多量の壁電荷が蓄積し放電が停止する。また、列電極Ｗj にも電圧パルスが印加されるが、これは第１の行電極と列電極との間の放電を防ぎ、セルの発光を小さく押さえるように作用する。しかし、この電圧パルスは無くてもよい。その後プライミングパルスＰｐが立ち下がると両行電極間で蓄積した壁電荷だけで自己消去放電が起き、壁電荷が消滅される。
【００３０】
その後、１ブロック目からアドレスが開始される。アドレスはスキャンパルスＳｃｐ及びアドレスパルスＡｐが第２の行電極Ｙi と列電極Ｗj に印加され、マトリクス状に配置されたセルのうち選択されたセルは第２の行電極Ｙi と列電極Ｗj の間で放電が起きると同時に、第１の行電極Ｘi と第２の行電極Ｙi の間で書き込み維持放電もおこり、第１及び第２行電極上に壁電荷を形成する。
【００３１】
１ブロック目のアドレスが終了すると同時に２ブロック目のアドレスが開始される。また、１ブロック目は維持放電期間に移行され、維持パルスＳｐが印加される。このとき、アドレスで壁電荷を形成したセルは維持放電を行い、壁電荷を形成していないセルは維持放電を行なわない。またこのとき、２ブロック目以降でアドレスしているためこの時の列電極ＷｊにはアドレスパルスＡｐが印加された状況となっている。しかし、Ａｐは維持放電に関与することなく問題はない。また、サブフィールド内で最初にアドレスされたブロック（ここでは１ブロック目）を最も維持放電期間の長いビット（ＭＳＢ）とし、最後にアドレスされたブロック（ここでは６ブロック目）を最も維持期間の短いビット（ＬＳＢ）とし、その中間をそれに応じた維持放電期間と定めれば最も時間利用率が高くなる。
【００３２】
各ビットの維持期間が終わり、次のサブフィールドになると全セル一斉にリセット期間となりプライミングパルスＰｐが印加され壁電荷が消去される。アドレス期間になると次にＭＳＢとなるサブフィールドからアドレスが開始され、以下、１サブフィールド目と同様に繰り返される。
【００３３】
図１０のような従来の駆動において、表示ライン７６８本、アドレスパルス幅３μｓｅｃ、６ビット６４階調表示を考えたとき、リセット期間を考慮しなければ維持期間は１Ｆ（１６．６ｍｓｅｃ）中１６．６−３×７６８×６／１０００＝２．７７６ｍｓｅｃとなる。しかし、以上のような動作を行なうと、アドレス期間による全ラインの書き込み終了を待つこと無く各々のブロック単位で維持期間に移行することができるため、１Ｆ中の維持期間は（１６．６／６−３×（７６８／６）／１０００）×２＝４．７６５ｍｓｅｃとなる。従って、維持期間を長く設定することができ時間利用率が約１．７２倍高く、高解像度、多階調化に対応しうるＰＤＰを提供することができる。
【００３４】
また、本実施の形態では各ブロックにおける維持パルスＳｐの位相は揃えられている。これにより、特にブロックにおける境界において誤放電を発生させることなく安定した駆動を行なうことができる。しかし、必ずしも揃えなければならないというわけではない。
【００３５】
さらに、本実施の形態では各ブロックにおけるプライミングパルスＰｐの位相は揃えられている。これにより、特にブロックにおける境界において誤放電を発生させることなく安定した駆動を行うことができるばかりでなく、各ブロックで発生する空間電荷が隣接ブロックに影響を与えるため、よりよく消去でき、プライミング効果を高めることができる。しかし、必ずしも位相をそろえる必要もない。また、ブロックごとに行なってもよい。
【００３６】
なお、本実施の形態では１フィールド内を６サブフィールドとし、分割ブロック数を６としているが、分割ブロック数は多ければ多いほど時間利用率が高く有効であることはいうまでもない。また、本実施の形態ではＭＳＢ以降アドレス期間終了後から維持期間までの時間がＬＳＢに近づくほど長く、維持期間終了の時間を全てブロックでそろえているが、必ずしもこのようにする必要はなく、アドレスされてからすぐ維持放電を開始し、維持期間終了後から次のリセット期間までの時間を長くとってもよい。
【００３７】
実施の形態２
以下、本発明の別の実施の形態を図について説明する。図５は本発明の実施の形態２であるＰＤＰの駆動方法を示す電圧波形図である。本発明では実施の形態１において、ブロックごとの駆動のうち維持期間にかかる印加電圧の位相をずらして構成している。この維持期間以外における動作は上記実施の形態１に等しい。
【００３８】
これにより電圧パルスが印加された瞬間に発生する電流をブロックごとに分散させることができ、ＰＤＰの電源部分に瞬時にかかる負担を軽減させることができる。
【００３９】
実施の形態３．
以下、本発明の別の実施の形態を図について説明する。本発明の実施の形態３では、上記実施の形態１において、特に維持パルスＳｐの周波数がブロックごとに異なる場合について説明する。図６は本発明の実施の形態３による１フィールド内のサブフィールドの構成を示す図であり、ＰＤＰの駆動方法のうち表示画面を６ブロックに分割したときを示している。図では６４階調表示の構成が示されている。また、横軸は時間、縦軸は行ライン数を示している。ＭＳＢ（最も維持期間の長いビット）を表示するブロックでは維持期間の周波数が最も高く、ＭＳＢ（最も維持期間の短いピット）を表示するブロックでは、維持期間の周波数が低く設定されている。
【００４０】
維持期間において周波数が等しい場合はビットごとに時間がバイナリに重みづけされているためサブフィールドによっては無駄な時間（発光に関わらない空白の時間）が発生してしまう。しかし、輝度はおよそ発光回数により決まるため各ビットに割り当てられた維持期間の時間が全て同じでも維持放電回数を異ならせる（周波数をビットごとに変える）ことで階調表示を実現することができる。これにより、無駄な時間を軽減させることができ、時間利用率が高く、高解像度、多階調化に対応しうるプラズマディスプレイを提供することができる。
【００４１】
実施の形態４．
以下、本発明の別の実施の形態を図について説明する。図７は本発明の実施の形態４による１フィールド内のサブフィールドの構成を示す図であり、ＰＤＰの駆動方法のうち表示画面を５ブロックに分割したときを示している。図では２５６階調表示の構成をしめしており、１フィールドを１６．６ｍｓｅｃとすると１サブフィールドは３．３２ｍｓｅｃとなる。ここでは、全走査ラインを５００ライン、各ブロックの走査ラインを１００ラインとし、アドレスに必要な時間を１ライン４μｓｅｃとしている。また、ＬＳＢ（最も維持期間が短いビット）の維持期間を２０μｓｅｃとし、その後バイナリの重みづけを行いＭＳＢ（最も維持期間が長いビット）の維持期間では２．５６ｍｓｅｃの維持期間を、さらにリセット期間は４０μｓｅｃとしている。
【００４２】
実施の形態４においては、１サブフィールドにおいてリセットを行うプライミングパルスＰｐを全ライン同時に印加した後、１ブロック目から順次アドレスしていく。１ブロック目のアドレスが終了した時点でＭＳＢ（２．５６ｍｓｅｃの時間）の維持放電が行われる。２ブロック目も同様にアドレス終了後維持放電を行うがここでは０．６４ｍｓｅｃ、３ブロック目では０．３２ｍｓｅｃ、４ブロッック目では０．１６ｍｓｅｃ、５ブロック目では１．２８ｍｓｅｃの時間維持放電が開始される。一方、５ブロック目までアドレスが終了する時間、すなわちリセット時間：０．０４ｍｓｅｃ＋アドレス期間：２ｍｓｅｃの２．０４ｍｓｅｃ後には２ブロック、３ブロック、４ブロックはすでに維持期間を終え、次のリセット期間も終了しているため再びアドレスを行うことができる。従って、さらに２ブロック目のアドレス、その終了後０．０８ｍｓｅｃの維持放電、３ブロック目のアドレス及び０．０４ｍｓｅｃの維持放電、４ブロック目のアドレス及び０．０２ｍｓｅｃの維持放電を行う。ここまでの終了に要する時間は、ほぼ１ブロック目の維持期間終了時間と５ブロック目の維持期間終了時間に等しい。
【００４３】
１サブフィールド終了後、再び２サブフィールドが開始され、全ライン同時にリセットを行う。このあと、アドレスを開始するブロックを２ブロック目からとし、１サブフィールドと同様に駆動していく。１フィールドはこれら５サブフィールドの繰り返しで構成される。
【００４４】
この駆動を行うことにより維持期間を長く設定することができ、時間利用率が高く、高解像度、多階調化に対応しうるプラズマディスプレイを提供することができる。
【００４５】
実施の形態５．
以下、本発明の別の実施の形態を図について説明する。図８は本発明の実施の形態５であるＰＤＰの駆動方法を示す電圧波形である。図において、１ブロック目は維持期間中であり、２ブロック目はアドレス期間中である。アドレスパルスＡｐと維持パルスＳｐは、パルスの立ち上がりあるいは立ち下がりがそれぞれ同期しないような関係となっている。
【００４６】
通常の動作範囲では、アドレスパルスＡｐの電圧は維持パルスＳｐの電圧に影響を与えないが、アドレスパルスＡｐの電圧を高くすると、その立ち上がりあるいは立ち下がりが維持パルスＳｐの電圧の立ち上がりあるいは立ち下がりと重なった場合、維持放電の輝度が高くなってしまうことがある。その結果、階調表示ができないという問題が生じるが、本発明の実施の形態のようにアドレスパルスＡｐと維持パルスＳｐのパルス立ち上がりあるいは立ち下がりがそれぞれ同期しないようにすることにより、より確実な動作が可能となり、またマージン自体を広げることになる。
【００４７】
もちろん、維持パルスＳｐの休止期間中にアドレスパルスＡｐを印加することにより上記効果が確実になることはいうまでもない。
【００４８】
実施の形態６．
以下、本発明の別の実施の形態を図について説明する。図９は本発明の実施の形態６であるＰＤＰの駆動方法が適用される面放電型ＡＣ−ＰＤＰの構成及び周辺回路も含む図である。第１の行電極Ｘ1 〜Ｘn はそれぞれブロックに分割された駆動回路Ｃx1〜Ｃxsに接続されているが、Ｃx1に接続される行電極はＸ1 、Ｘs+1 、Ｘ2s+1・・・であり、Ｃｘ２に接続される行電極はＸ2 、Ｘs+2 、Ｘ2s+2・・・、となっている。また、第２の行電極Ｙ2 〜Ｙn も同様にＣy1〜Ｃysに接続される。
【００４９】
また、図１０は本発明の実施の形態６による１フィールド内のサブフィールドの構成を示す図であり、ＰＤＰの駆動において、表示画面を行電極に平行な方向に分割したときを示している。図では６４階調表示の様子が示されており、各サブフィールドにおいて、Ｃx1〜Ｃx6、Ｃy1〜Ｃy6はそれぞれ異なる階調を表示しており、それぞれ順に電極に接続されている。従って、例えば、４８０ラインを想定すると、８０ブロックに分割することができ、各ブロックにおける各行電極はそれぞれＣx1〜Ｃx6、Ｃy1〜Ｃy6に接続できる。このとき、各ブロックにおける各行電極においてもサブフィールド内で異なる階調を表示した状態となっている。
【００５０】
上記駆動を行うことにより、表示状態により発生する近接する階調間での輝度の時間重心を空間的に分散さえることができるため、動画疑似輪郭を低減させることができる。
【００５１】
また、維持期間を空間的に分散させることができるため、表示率により発生する電圧降下を低減でき、従って静止画疑似輪郭も低減させることができる。
【００５２】
【発明の効果】
本発明は、以上説明したように構成されているので、以下に示すような効果を奏する。
【００５３】
誘電体で覆われた第１の電極及び第２の電極が互いに平行に電極対をなして複数配列された第１基板と、蛍光体で覆われた第３の電極の配設された第２基板とが、前記第１の電極及び第２の電極と第３の電極とが互いに直交してセルを形成するように、対向配置されたプラズマディスプレイにおいて、画像表示のための１フィールドを複数のサブフィールドに分割し、上記各サブフィールドは上記第１及び第２の電極の誘電体上に蓄積した壁電荷を消去するリセット期間と、上記第１あるいは第２の電極と上記第３の電極との間に放電を起こして、上記第１及び第２の電極の誘電体上に壁電荷を蓄積するアドレス期間と、上記第１及び第２の電極間に交流電圧を印加し、上記誘電体上に蓄積した壁電荷を利用して維持放電を行う維持放電期間とで構成されたプラズマディスプレイパネルの駆動方法において、上記第１及び第２の電極と平行な方向に画面を複数のブロックに分割し、各ブロック毎に上記駆動を独立に行うことにより、各ブロックにおいて最適な時間に最適な動作を行うことができ、時間利用率を向上させることができる。
【００５４】
また、ブロックの維持期間中に他のブロックにおいてアドレスを行うため、全ライン（全ブロック）のアドレス終了を待たずに各ブロックごとにアドレス終了後適宜維持放電を開始することができ、時間利用率を向上させることができる。
【００５５】
また、分割ブロック数をサブフィールド数と等しくすることにより、各ブロックにそれぞれ異なるサブフィールドを割り当てることができ、簡易的な構成で実現することができる。
【００５６】
また、各ブロックにおける維持期間の印加電圧の位相をそろえることにより、分割ブロックの境界で放電タイミングが異なることにより発生する可能性のある誤放電を押えることができる。
【００５７】
また、各ブロックにおける維持期間の印加電圧の位相を異なるようにすることにより、電源側にかかる瞬時電流を分散させることができ、電源回路側の負担を軽減することができる。
【００５８】
また、ブロックごとに維持期間中の維持周波数を異なるようにすることにより、他ブロックの点灯時間に関係なく必要な維持時間を設定することができるので時間利用率を向上させることができる。
【００５９】
また、リセット期間を全ブロック同時に行うことにより、ブロックの境界で発生する可能性のある誤放電を防ぐことができる。また、リセット期間中の放電は隣接セルに対しても壁電荷の消去、及びアドレス期間中の種火効果を持つため、相乗効果となってよりよい表示マージンを得ることができる。
【００６０】
また、１つのサブフィールドを駆動するブロックの時間内に２以上のサブフィールドを駆動するブロックを持つので時間利用率を向上させることができる。
【００６１】
また、ブロックごとの駆動におけるアドレス期間の印加電圧の立ち上がり、あるいは立ち下がりを維持期間中の他ブロック印加電圧の立ち上がりと立ち下がりに同期させないため、立ち上がり、あるいは立ち下がりで発生する可能性のある誤放電を未然に防ぐことができ、より広い表示マージンを得ることができる。
【００６２】
また、維持期間中の交流電圧の休止期間中に他ブロックのアドレス電圧を印加することにより、さらに広い表示マージンを得ることができる。
【００６３】
また、近接階調間での輝度の時間重心を空間的に分散させることができるため、動画疑似輪郭を低減させることができる。また、維持期間を空間的に分散させることができるため、表示率により発生する電圧降下を低減でき静止画疑似輪郭も低減できる。
【図面の簡単な説明】
【図１】 本発明の実施の形態１であるＰＤＰの駆動方法が適用される面放電型ＡＣ−ＰＤＰのセルの一部断面図である。
【図２】 本発明の実施の形態１であるＰＤＰの駆動方法が適用される面放電型ＡＣ−ＰＤＰの構成及び周辺回路を含む図である。
【図３】 本発明の実施の形態１であるＰＤＰの駆動方法を示す電圧波形図である。
【図４】 本発明の実施の形態１による１フィールド内のサブフィールドを示す図である。
【図５】 本発明の実施の形態２であるＰＤＰの駆動方法を示す電圧波形図である。
【図６】 本発明の実施の形態３による１フィールド内のサブフィールドを示す図である。
【図７】 本発明の実施の形態４による１フィールド内のサブフィールドを示す図である。
【図８】 本発明の実施の形態５であるＰＤＰの駆動方法を示す電圧波形図である。
【図９】 本発明の実施の形態６であるＰＤＰの駆動方法が適用される面放電型ＡＣ−ＰＤＰの構成及び周辺回路を含む図である。
【図１０】 本発明の実施の形態６による１フィールド内のサブフィールドを示す図である。
【図１１】 従来の面放電型ＡＣ−ＰＤＰを示す一部斜視図である。
【図１２】 従来のプラズマディスプレイの階調表示方法を示す１フィールド内のサブフィールドの構成を示す図である。
【図１３】 第１の従来例であるＡＣ−ＰＤＰの駆動方法の１サブフィールド内の電圧波形図である。
【図１４】 第２の従来例であるＡＣ−ＰＤＰの駆動方法における１フィールド内の構成を示す図である。
【図１５】 第２の従来例であるＡＣ−ＰＤＰの駆動方法を示す電圧波形図である。
【符号の説明】
１ ＰＤＰのセル、２ 前面ガラス基板、３ 背面ガラス基板、４ 第１の行電極（Ｘ電極）、５ 第２の行電極（Ｙ電極）、６ 誘電体層、７ ＭｇＯ（酸化マグネシウム）、８ 列電極（Ｗ電極）、９ 蛍光体層、１０ 隔壁、１１ Ｘ側駆動回路（Ｃx ）、１２ Ｙ側駆動回路（Ｃy ）、１３ Ｗ側駆動回路、Ｐｐ プライミングパルス（全面書き込みパルス）、Ｅｐ 消去パルス、Ａｐ アドレスパルス、Ｓｐ 維持パルス、Ｓｃｐ スキャンパルス、Ｖ１書き込み維持電圧。
【発明の属する技術分野】
本発明は、交流型プラズマディスプレイパネル（以下、ＡＣーＰＤＰという）、特に面放電型のＡＣーＰＤＰの駆動方法に関する。
【０００２】
【従来の技術】
プラズマディスプレイパネル（以下、ＰＤＰという）は、周知のように２枚のガラス板の間に微少な放電セル（画素）を作りこんだ構造で、薄型のテレビジョンまたはディスプレイモニタとして種々研究されており、その中の１つにメモリ機能を有するＡＣ−ＰＤＰが知られている。ＡＣ−ＰＤＰの１つとして面放電型のＡＣ−ＰＤＰがある。図１１は例えば特開平７−１４０９２２号公報や特開平７−２８７５４８号公報に示された従来の面放電型ＡＣ−ＰＤＰの構造を示す一部斜視図である。図において、１００は面放電型ＰＤＰ、１０２は表示面である前面ガラス基板、１０３は前面ガラス基板１０２と放電空間を挟んで対向配置された背面ガラス基板である。１０４及び１０５は前面ガラス基板上に互いに対となるように形成された第１の行電極Ｘ1 〜Ｘn 及び第２の行電極Ｙ1 〜Ｙn 、１０６はこれら行電極上に被覆された誘電体層、１０７は誘電体層上に蒸着などの方法で形成されたＭｇＯ（酸化マグネシウム）である。１０８は背面ガラス基板上に行電極と直交するように形成された列電極Ｗ1 〜Ｗm 、１０９は列電極上に形成された蛍光体層で、列電極毎にそれぞれ赤，緑，青に発光する蛍光体層が順序よくストライプ状に設けられている。１１０は各列電極間に形成された隔壁で、この隔壁は放電セルを分離する役割の他にＰＤＰを大気圧により潰れないようにする支柱の役割もある。ガラス基板間の空間にはＮｅ−Ｘｅ混合ガスやＨｅ−Ｘｅ混合ガスなどの放電用ガスが大気圧以下で封入され、互いに対となる行電極と直交する列電極の交点の放電セルが画素となる。以下、第１の行電極をＸ電極、第２の行電極をＹ電極、列電極をＷ電極と呼ぶ場合もある。
【０００３】
次に動作について説明する。第１の行電極１０４と第２の行電極１０５との間に交互に電圧パルスを印加し、半周期毎に極性の反転する放電を起こし、セルを発光させる。カラー表示では、各セルに形成された蛍光体層１０９が放電からの紫外線によって励起され発光する。表示用の放電を行う第１の行電極１０４と第２の行電極１０５が誘電体層１０６で被覆されているので、各セルの電極間で一度放電が起こると放電空間中で生成された電子やイオンは印加電圧の方向に移動し、誘電体層１０６の上に蓄積する。この誘電体層上に蓄積した電子やイオンなどの電荷を壁電荷と呼ぶ。この壁電荷が形成する電界が、印加電界を弱める方向に働くため、壁電荷の形成にともない、放電は急速に消滅する。放電が消滅した後、先の放電と極性の反転した電界が印加されると、次に壁電荷が形成する電界と印加電界が重畳するため、先の放電に比べ低い印加電圧で放電可能となる。それ以降はこの低い電圧を半周期毎に反転させることによって、放電を維持することができる。このような機能をメモり機能と呼ぶ。このメモリ機能を利用して低い印加電圧で維持する放電を維持放電と呼び、半周期毎に第１の行電極及び第２の行電極に印加される電圧パルスを維持パルスと呼ぶ。この維持放電は壁電荷が消滅されるまで、維持パルスが印加される限り持続される。壁電荷を消滅させることを消去と呼び、一方、最初に壁電荷を誘電体上に形成することを書き込みと呼ぶ。
【０００４】
次にＡＣ−ＰＤＰの階調表示方法について簡単に説明する。図１２は例えば特開平７−１６０２１８号公報に示された従来のＰＤＰの階調表示方法を示す１フィールド内の構成を示す図である。１フィールドとは画面に１枚の絵を出力するための時間で、ＮＴＳＣの場合は約１６．６ｍｓｅｃ（６０Ｈｚ）である。図において表示ラインとはＡＣ−ＰＤＰの第１及び第２の行電極からなる行方向のラインであり、図の横方向は時間の流れを示す。１フィールドはいくつかのサブフィールドに分割され、各サブフィールドは、リセット期間・アドレス期間・維持放電期間で構成される。例えば、２５６階調（２8 階調）表示を行う場合、１フィールド内のサブフィールドは８個となり、各々のサブフィールドの維持放電期間の時間を２n （ｎ＝０〜７）の割合とする。
【０００５】
図１３は例えば特開平７−１６０２１８号公報に示された第１の従来のＰＤＰの駆動方法の１サブフィールド内の電圧波形図である。この従来例では第１の行電極Ｘは共通に接続されており、全ての第１の行電極Ｘについて同一の電圧が印加される。一方、第２の行電極Ｙ及び列電極Ｗは各ライン毎に個別の電圧を印加することができる。図の電圧波形は上から順に列電極Ｗj 、第１の行電極Ｘ、第２の行電極Ｙ1 ，Ｙ2 ，Ｙn の印加電圧波形である。
【０００６】
まず、リセット期間とは交流型プラズマディスプレイパネルの全セルを同じ状態にする期間で、リセット期間の初めの図１３中ａで全画面に共通に接続された第１の行電極Ｘに全面書き込みパルスＰｐ（プライミングパルス）が印加される。この全面書き込みパルスＰｐは第１の行電極Ｘと第２の行電極Ｙ間の放電開始電圧以上に設定されているので、前のサブフィールドの発光・非発光に関係なく全セルが放電発光する。このとき列電極Ｗにも電圧パルスが印加されているが、これは第１の行電極Ｘと列電極Ｗの間で放電が起こらないように、Ｘ−Ｗ電極間の電位差を小さくするためのもので、Ｘ−Ｙ電極間電圧のおよそ１／２の値に設定される。全面書き込みパルスＰｐが印加されるとＸ−Ｙ電極間で強い放電が起こり、Ｘ−Ｙ電極間に多量の壁電荷が蓄積し放電が終了する。次に図中ｂで全面書き込みパルスＰｐが立ち下がり、第１の行電極Ｘ及び第２の行電極Ｙの印加電圧がなくなると、Ｘ−Ｙ電極間には先の全面書き込みパルスＰｐで蓄積した壁電荷による電界が残る。この電界は大きく、それ自体で再び放電を開始することができるので、再びＸ−Ｙ電極間で放電が起こる。しかし、外部印加電圧は無いので、この放電で生じた電子やイオンは行電極Ｘ，Ｙに引きつけられることなく、中和されて消滅する。このように前のサブフィールドでの壁電荷の“有り”“無し”に関係なく、全セルを書き込みそして消去することにより全画面のセルの壁電荷を“無し”の状態にすることができ、リセットが行われる。この外部印加電圧が無くても蓄積した壁電荷だけで放電し、壁電荷の消去が行われる放電を自己消去放電という。
【０００７】
リセット期間が終わり図中ｃのときには第１の行電極及び第２の行電極には壁電荷は殆ど残っていない。一方、放電セル内には前の全面書き込みパルスＰｐによる放電で生じた荷電粒子が微量に残っている。この荷電粒子は次の書き込みでの放電を確実にするためのもので、書き込み放電の種火の役割をしている。従って、この場合、全面書き込みパルスＰｐはプライミング（種火）効果と消去の効果の２つの効果を兼ね備えている。
【０００８】
アドレス期間とは画面の任意のセルを行電極と列電極のマトリックス選択により、各セルの壁電荷の”有り”と“無し”を制御する期間で、上記の書き込みもこのアドレス期間に行われる。このアドレス期間になると独立した第２の行電極Ｙ1 〜Ｙn に順に負のスキャンパルスＳｃｐが印加され、走査が行われる。一方、列電極Ｗには画像データ内容に応じて正のアドレスパルスＡｐが印加される。この第２の行電極Ｙに印加されるスキャンパルスＳｃｐと、列電極Ｗに印加されるアドレスパルスＡｐによって、画面の任意のセルをマトリクス選択できる。スキャンパルスＳｃｐとアドレスパルスＡｐの合計電圧値は、セルのＹ−Ｗ電極間の放電開始電圧以上に設定されているので、スキャンパルスＳｃｐとアドレスパルスＡｐが同時に印加されたセルはＹ−Ｗ電極間で放電が起こる。またアドレス期間中、共通の第１の行電極Ｘは正の電圧値に保たれている。この電圧値はスキャンパルスＳｃｐの電圧値と合計してもＸ−Ｙ電極間で放電しないが、Ｙ−Ｗ電極間で放電が起こったとき、この放電をトリガにして、同時にＸ−Ｙ電極間でも放電が起こるような電圧値に設定されている。このＹ−Ｗ電極間の放電をトリガにして起こるＸ−Ｙ電極間の放電は書き込み維持放電と呼ばれることがある。この書き込み維持放電によって第１及び第２の行電極上には壁電荷が蓄積される。
【０００９】
そして全画面の走査が終わった後、維持放電期間になる。この維持放電期間はアドレス期間後に壁電荷“有り”となったセルのみ維持放電を行う。この維持放電による発光が表示に利用され、１フィールド内に維持放電で発光する時間が長いほど明るく光る。このように、各セルについて発光時間を制御することにより階調表示を行うことができる。まず、全画面一斉に維持パルスＳｐが印加され、アドレス期間でアドレスされ壁電荷を蓄積したセルのみ維持放電を行う。そして、再び次のサブフィールドとなりリセット期間で全セルに全面書き込みパルスＰｐが印加されリセットが行われる。このように、各サブフィールド前に全セルを放電させ全セルに壁電荷を蓄積させた後、自己消去放電により全セルの壁電荷を“無し”にするリセットを行うので、常に同じ状態でアドレスを行うことができる。
【００１０】
上記のように、交流型プラズマディスプレイの画面全体でアドレス期間と維持放電期間を分離する駆動方法は「アドレス・表示（維持）分離法」と呼ばれる。
【００１１】
上記の全面書き込みによる種火効果は比較的長時間持続されるので、必ずしも毎サブフィールドで行う必要はない。全面書き込みによる黒表示の輝度の上昇を押さえる方法として、１フィールドあたりの全面点灯の回数を減らす方法がある。図１４及び図１５は例えば特開平５−３１３５９８号公報、及び特開平７ー４９６６３号公報に示された従来のＰＤＰの駆動方法を示す図である。この例では１フィールドに１回だけ全面書き込みを行っているが、１フィールドに数回、例えば全部で８サブフィールドの内４サブフィールドに全面書き込みを設けてもよい。
【００１２】
図１３は全面書き込みを設けたサブフィールド（第１サブフィールド）と全面書き込みを設けていないサブフィールド（第２サブフィールド）の電圧波形を示しており、全面書き込みを設けたサブフィールドも、設けていないサブフィールドも全面消去には同一の消去パルスＥｐが印加される。また、全面書き込みパルスＰｐの後には１回維持放電を行うパルスが印加されている。これは、全面書き込み放電と維持放電では放電の強度が異なるので、全面書き込みを行ったサブフィールドと、全面書き込みを行わないサブフィールドで、同じ消去パルスＥｐによる消去を行うために、放電により蓄積される壁電荷を同じにするためである。消去パルスには細幅消去パルス（維持パルスと同程度の電圧値でパルス幅が０．５μsec 程度のパルス）と太幅消去パルス（維持パルスと同程度のパルス幅で電圧値が低いパルス）のいずれを使用してもよいようであるが、実際細幅消去パルスと太幅消去パルスの両方を印加することが多い。
【００１３】
【発明が解決しようとする課題】
上記従来例ではアドレス期間と維持期間が分離されているため全ラインアドレスされるまで維持放電は行われない。その分時間利用率が低く、走査ライン数、階調数が増加するなどフィールド中のアドレス総時間が長くなると表示（維持）のための時間がなくなってしまうという問題点があった。
【００１４】
本発明は上述のような問題点を解決するためになされたもので、表示のための維持期間を長く、すなわち時間利用率を向上させ、高解像、多階調に優れたＰＤＰの駆動方法を提供することを目的とする。
【００１５】
【課題を解決するための手段】
本発明の主題は、誘電体で覆われた第１の電極及び第２の電極が互いに平行に電極対をなして複数配列された第１基板と、蛍光体で覆われた第３の電極の配設された第２基板とが、前記第１の電極及び第２の電極と第３の電極とが互いに直交してセルを形成するように、対向配置されたプラズマディスプレイにおいて、画像表示のための１フィールドを複数のサブフィールドに分割し、上記各サブフィールドは上記第１及び第２の電極の誘電体上に蓄積した壁電荷を消去するリセット期間と、上記第１あるいは第２の電極と上記第３の電極との間に放電を起こして、上記第１及び第２の電極の誘電体上に壁電荷を蓄積するアドレス期間と、上記第１及び第２の電極間に交流電圧を印加し、上記誘電体上に蓄積した壁電荷を利用して維持放電を行う維持放電期間とで構成されたプラズマディスプレイパネルの駆動方法において、画面をそれぞれが複数の上記第１及び第２の電極からなる複数個のブロックに分割し、各ブロックはそれぞれ独立したアドレス期間を有し、各サブフィールド内で所定の順序でブロック毎にアドレスを行い、各ブロックの維持放電は当該ブロックに属している上記第１及び第２の電極全てについて同時に行い、分割されたブロック間で共通の期間であり且つ各ブロックの維持パルス数が同一ではないサブフィールドを有し、上記分割ブロック数が上記サブフィールド数と等しいことを特徴とする。
【００２６】
【発明の実施の形態】
以下、本発明をその実施の形態を示す図面に基づいて具体的説明する。
実施の形態１．
図１は本発明の実施の形態１であるＰＤＰの駆動方法が適用される面放電型ＡＣ−ＰＤＰのセルの一部断面図である。図のように、面放電型ＡＣ−ＰＤＰのセル１は以下のように構成される。表示面である前面ガラス基板２と放電空間を挟んで背面ガラス基板３とが対向配置され、前記前面ガラス基板２上に第１の行電極４（Ｘi ）及び第２の行電極５（Ｙi ）が配置される。これら行電極４、５上には誘電体層６、さらにその上にはＭｇＯ７が形成される。背面ガラス基板３上に行電極４、５（Ｘi ，Ｙi ）と直交するように列電極８（Ｗj ）が設けられ、その上に蛍光体層９が形成される。前面ガラス基板２と背面ガラス基板３の間の放電空間にはＮｅ−Ｘｅ混合ガスあるいはＨｅ−Ｘｅ混合ガスなどの放電用ガスが封入される。
【００２７】
図２は本発明の実施の形態１であるＰＤＰの駆動方法が適用される面放電型ＡＣ−ＰＤＰの構成及び周辺回路を含む図である。第１の行電極Ｘ1 〜Ｘn はそれぞれブロックに分割されたＸ側駆動回路Ｃx1〜Ｃxsに接続され、第２の行電極Ｙ1 〜Ｙn はそれぞれブロックに分割されたＹ側駆動回路Ｃy1〜Ｃysに接続される。列電極Ｗ1 〜Ｗm はＷ側駆動回路に同様に接続される。図３は本発明の実施の形態１であるＰＤＰの駆動方法を示す電圧波形（タイミングチャート）図であり、図において、電圧波形は上から順に、列電極Ｗj ，Ｘ側駆動回路Ｃxsを通して第１の行電極Ｘi に、Ｙ側駆動回路Ｃysを通して第２の行電極Ｙi に印加される電圧波形である。Ｐｐは全面書き込み及び全面消去を行なうプライミングパルス、Ｓｐは維持放電を行なう維持パルス、Ｓｃｐは走査用のスキャンパルス、Ａｐは表示データ内容に応じて印加されるアドレスパルスである。
【００２８】
また、図４は上記ｍ＝６のとき、すなわち表示画面を行電極に平行な方向に６ブロックに分割したときの１フィールド内のサブフィールドの構成を示す図である。図では階調数は６４階調表示の様子が示されている。横軸は時間、縦軸は行ライン数を示している。従来行われてきた駆動方法では、１フィールドを複数のサブフィールドに分割し、各サブフィールドは維持期間が重みづけされたビットで構成される。この場合、サブフィールド＝ビットといえる。しかし、ここでは分割された６つのサブフィールドは全て等しい時間であり、サブフィールド内では各ブロックごとにそれぞれ維持期間の時間の異なるビットを独立に表示している。アドレスは最初１ブロック目から始まり、次のサブフィールドでは２ブロック目から、その次は３ブロック目からと順次移行していく。
【００２９】
次に動作を説明する。サブフィールドの最初にはプライミングパルスＰｐが印加され、前のサブフィールドの点灯、非点灯に関わらず第１の行電極Ｘi と第２の行電極Ｙi 間で放電が起こる。この時、両行電極間には多量の壁電荷が蓄積し放電が停止する。また、列電極Ｗj にも電圧パルスが印加されるが、これは第１の行電極と列電極との間の放電を防ぎ、セルの発光を小さく押さえるように作用する。しかし、この電圧パルスは無くてもよい。その後プライミングパルスＰｐが立ち下がると両行電極間で蓄積した壁電荷だけで自己消去放電が起き、壁電荷が消滅される。
【００３０】
その後、１ブロック目からアドレスが開始される。アドレスはスキャンパルスＳｃｐ及びアドレスパルスＡｐが第２の行電極Ｙi と列電極Ｗj に印加され、マトリクス状に配置されたセルのうち選択されたセルは第２の行電極Ｙi と列電極Ｗj の間で放電が起きると同時に、第１の行電極Ｘi と第２の行電極Ｙi の間で書き込み維持放電もおこり、第１及び第２行電極上に壁電荷を形成する。
【００３１】
１ブロック目のアドレスが終了すると同時に２ブロック目のアドレスが開始される。また、１ブロック目は維持放電期間に移行され、維持パルスＳｐが印加される。このとき、アドレスで壁電荷を形成したセルは維持放電を行い、壁電荷を形成していないセルは維持放電を行なわない。またこのとき、２ブロック目以降でアドレスしているためこの時の列電極ＷｊにはアドレスパルスＡｐが印加された状況となっている。しかし、Ａｐは維持放電に関与することなく問題はない。また、サブフィールド内で最初にアドレスされたブロック（ここでは１ブロック目）を最も維持放電期間の長いビット（ＭＳＢ）とし、最後にアドレスされたブロック（ここでは６ブロック目）を最も維持期間の短いビット（ＬＳＢ）とし、その中間をそれに応じた維持放電期間と定めれば最も時間利用率が高くなる。
【００３２】
各ビットの維持期間が終わり、次のサブフィールドになると全セル一斉にリセット期間となりプライミングパルスＰｐが印加され壁電荷が消去される。アドレス期間になると次にＭＳＢとなるサブフィールドからアドレスが開始され、以下、１サブフィールド目と同様に繰り返される。
【００３３】
図１０のような従来の駆動において、表示ライン７６８本、アドレスパルス幅３μｓｅｃ、６ビット６４階調表示を考えたとき、リセット期間を考慮しなければ維持期間は１Ｆ（１６．６ｍｓｅｃ）中１６．６−３×７６８×６／１０００＝２．７７６ｍｓｅｃとなる。しかし、以上のような動作を行なうと、アドレス期間による全ラインの書き込み終了を待つこと無く各々のブロック単位で維持期間に移行することができるため、１Ｆ中の維持期間は（１６．６／６−３×（７６８／６）／１０００）×２＝４．７６５ｍｓｅｃとなる。従って、維持期間を長く設定することができ時間利用率が約１．７２倍高く、高解像度、多階調化に対応しうるＰＤＰを提供することができる。
【００３４】
また、本実施の形態では各ブロックにおける維持パルスＳｐの位相は揃えられている。これにより、特にブロックにおける境界において誤放電を発生させることなく安定した駆動を行なうことができる。しかし、必ずしも揃えなければならないというわけではない。
【００３５】
さらに、本実施の形態では各ブロックにおけるプライミングパルスＰｐの位相は揃えられている。これにより、特にブロックにおける境界において誤放電を発生させることなく安定した駆動を行うことができるばかりでなく、各ブロックで発生する空間電荷が隣接ブロックに影響を与えるため、よりよく消去でき、プライミング効果を高めることができる。しかし、必ずしも位相をそろえる必要もない。また、ブロックごとに行なってもよい。
【００３６】
なお、本実施の形態では１フィールド内を６サブフィールドとし、分割ブロック数を６としているが、分割ブロック数は多ければ多いほど時間利用率が高く有効であることはいうまでもない。また、本実施の形態ではＭＳＢ以降アドレス期間終了後から維持期間までの時間がＬＳＢに近づくほど長く、維持期間終了の時間を全てブロックでそろえているが、必ずしもこのようにする必要はなく、アドレスされてからすぐ維持放電を開始し、維持期間終了後から次のリセット期間までの時間を長くとってもよい。
【００３７】
実施の形態２
以下、本発明の別の実施の形態を図について説明する。図５は本発明の実施の形態２であるＰＤＰの駆動方法を示す電圧波形図である。本発明では実施の形態１において、ブロックごとの駆動のうち維持期間にかかる印加電圧の位相をずらして構成している。この維持期間以外における動作は上記実施の形態１に等しい。
【００３８】
これにより電圧パルスが印加された瞬間に発生する電流をブロックごとに分散させることができ、ＰＤＰの電源部分に瞬時にかかる負担を軽減させることができる。
【００３９】
実施の形態３．
以下、本発明の別の実施の形態を図について説明する。本発明の実施の形態３では、上記実施の形態１において、特に維持パルスＳｐの周波数がブロックごとに異なる場合について説明する。図６は本発明の実施の形態３による１フィールド内のサブフィールドの構成を示す図であり、ＰＤＰの駆動方法のうち表示画面を６ブロックに分割したときを示している。図では６４階調表示の構成が示されている。また、横軸は時間、縦軸は行ライン数を示している。ＭＳＢ（最も維持期間の長いビット）を表示するブロックでは維持期間の周波数が最も高く、ＭＳＢ（最も維持期間の短いピット）を表示するブロックでは、維持期間の周波数が低く設定されている。
【００４０】
維持期間において周波数が等しい場合はビットごとに時間がバイナリに重みづけされているためサブフィールドによっては無駄な時間（発光に関わらない空白の時間）が発生してしまう。しかし、輝度はおよそ発光回数により決まるため各ビットに割り当てられた維持期間の時間が全て同じでも維持放電回数を異ならせる（周波数をビットごとに変える）ことで階調表示を実現することができる。これにより、無駄な時間を軽減させることができ、時間利用率が高く、高解像度、多階調化に対応しうるプラズマディスプレイを提供することができる。
【００４１】
実施の形態４．
以下、本発明の別の実施の形態を図について説明する。図７は本発明の実施の形態４による１フィールド内のサブフィールドの構成を示す図であり、ＰＤＰの駆動方法のうち表示画面を５ブロックに分割したときを示している。図では２５６階調表示の構成をしめしており、１フィールドを１６．６ｍｓｅｃとすると１サブフィールドは３．３２ｍｓｅｃとなる。ここでは、全走査ラインを５００ライン、各ブロックの走査ラインを１００ラインとし、アドレスに必要な時間を１ライン４μｓｅｃとしている。また、ＬＳＢ（最も維持期間が短いビット）の維持期間を２０μｓｅｃとし、その後バイナリの重みづけを行いＭＳＢ（最も維持期間が長いビット）の維持期間では２．５６ｍｓｅｃの維持期間を、さらにリセット期間は４０μｓｅｃとしている。
【００４２】
実施の形態４においては、１サブフィールドにおいてリセットを行うプライミングパルスＰｐを全ライン同時に印加した後、１ブロック目から順次アドレスしていく。１ブロック目のアドレスが終了した時点でＭＳＢ（２．５６ｍｓｅｃの時間）の維持放電が行われる。２ブロック目も同様にアドレス終了後維持放電を行うがここでは０．６４ｍｓｅｃ、３ブロック目では０．３２ｍｓｅｃ、４ブロッック目では０．１６ｍｓｅｃ、５ブロック目では１．２８ｍｓｅｃの時間維持放電が開始される。一方、５ブロック目までアドレスが終了する時間、すなわちリセット時間：０．０４ｍｓｅｃ＋アドレス期間：２ｍｓｅｃの２．０４ｍｓｅｃ後には２ブロック、３ブロック、４ブロックはすでに維持期間を終え、次のリセット期間も終了しているため再びアドレスを行うことができる。従って、さらに２ブロック目のアドレス、その終了後０．０８ｍｓｅｃの維持放電、３ブロック目のアドレス及び０．０４ｍｓｅｃの維持放電、４ブロック目のアドレス及び０．０２ｍｓｅｃの維持放電を行う。ここまでの終了に要する時間は、ほぼ１ブロック目の維持期間終了時間と５ブロック目の維持期間終了時間に等しい。
【００４３】
１サブフィールド終了後、再び２サブフィールドが開始され、全ライン同時にリセットを行う。このあと、アドレスを開始するブロックを２ブロック目からとし、１サブフィールドと同様に駆動していく。１フィールドはこれら５サブフィールドの繰り返しで構成される。
【００４４】
この駆動を行うことにより維持期間を長く設定することができ、時間利用率が高く、高解像度、多階調化に対応しうるプラズマディスプレイを提供することができる。
【００４５】
実施の形態５．
以下、本発明の別の実施の形態を図について説明する。図８は本発明の実施の形態５であるＰＤＰの駆動方法を示す電圧波形である。図において、１ブロック目は維持期間中であり、２ブロック目はアドレス期間中である。アドレスパルスＡｐと維持パルスＳｐは、パルスの立ち上がりあるいは立ち下がりがそれぞれ同期しないような関係となっている。
【００４６】
通常の動作範囲では、アドレスパルスＡｐの電圧は維持パルスＳｐの電圧に影響を与えないが、アドレスパルスＡｐの電圧を高くすると、その立ち上がりあるいは立ち下がりが維持パルスＳｐの電圧の立ち上がりあるいは立ち下がりと重なった場合、維持放電の輝度が高くなってしまうことがある。その結果、階調表示ができないという問題が生じるが、本発明の実施の形態のようにアドレスパルスＡｐと維持パルスＳｐのパルス立ち上がりあるいは立ち下がりがそれぞれ同期しないようにすることにより、より確実な動作が可能となり、またマージン自体を広げることになる。
【００４７】
もちろん、維持パルスＳｐの休止期間中にアドレスパルスＡｐを印加することにより上記効果が確実になることはいうまでもない。
【００４８】
実施の形態６．
以下、本発明の別の実施の形態を図について説明する。図９は本発明の実施の形態６であるＰＤＰの駆動方法が適用される面放電型ＡＣ−ＰＤＰの構成及び周辺回路も含む図である。第１の行電極Ｘ1 〜Ｘn はそれぞれブロックに分割された駆動回路Ｃx1〜Ｃxsに接続されているが、Ｃx1に接続される行電極はＸ1 、Ｘs+1 、Ｘ2s+1・・・であり、Ｃｘ２に接続される行電極はＸ2 、Ｘs+2 、Ｘ2s+2・・・、となっている。また、第２の行電極Ｙ2 〜Ｙn も同様にＣy1〜Ｃysに接続される。
【００４９】
また、図１０は本発明の実施の形態６による１フィールド内のサブフィールドの構成を示す図であり、ＰＤＰの駆動において、表示画面を行電極に平行な方向に分割したときを示している。図では６４階調表示の様子が示されており、各サブフィールドにおいて、Ｃx1〜Ｃx6、Ｃy1〜Ｃy6はそれぞれ異なる階調を表示しており、それぞれ順に電極に接続されている。従って、例えば、４８０ラインを想定すると、８０ブロックに分割することができ、各ブロックにおける各行電極はそれぞれＣx1〜Ｃx6、Ｃy1〜Ｃy6に接続できる。このとき、各ブロックにおける各行電極においてもサブフィールド内で異なる階調を表示した状態となっている。
【００５０】
上記駆動を行うことにより、表示状態により発生する近接する階調間での輝度の時間重心を空間的に分散さえることができるため、動画疑似輪郭を低減させることができる。
【００５１】
また、維持期間を空間的に分散させることができるため、表示率により発生する電圧降下を低減でき、従って静止画疑似輪郭も低減させることができる。
【００５２】
【発明の効果】
本発明は、以上説明したように構成されているので、以下に示すような効果を奏する。
【００５３】
誘電体で覆われた第１の電極及び第２の電極が互いに平行に電極対をなして複数配列された第１基板と、蛍光体で覆われた第３の電極の配設された第２基板とが、前記第１の電極及び第２の電極と第３の電極とが互いに直交してセルを形成するように、対向配置されたプラズマディスプレイにおいて、画像表示のための１フィールドを複数のサブフィールドに分割し、上記各サブフィールドは上記第１及び第２の電極の誘電体上に蓄積した壁電荷を消去するリセット期間と、上記第１あるいは第２の電極と上記第３の電極との間に放電を起こして、上記第１及び第２の電極の誘電体上に壁電荷を蓄積するアドレス期間と、上記第１及び第２の電極間に交流電圧を印加し、上記誘電体上に蓄積した壁電荷を利用して維持放電を行う維持放電期間とで構成されたプラズマディスプレイパネルの駆動方法において、上記第１及び第２の電極と平行な方向に画面を複数のブロックに分割し、各ブロック毎に上記駆動を独立に行うことにより、各ブロックにおいて最適な時間に最適な動作を行うことができ、時間利用率を向上させることができる。
【００５４】
また、ブロックの維持期間中に他のブロックにおいてアドレスを行うため、全ライン（全ブロック）のアドレス終了を待たずに各ブロックごとにアドレス終了後適宜維持放電を開始することができ、時間利用率を向上させることができる。
【００５５】
また、分割ブロック数をサブフィールド数と等しくすることにより、各ブロックにそれぞれ異なるサブフィールドを割り当てることができ、簡易的な構成で実現することができる。
【００５６】
また、各ブロックにおける維持期間の印加電圧の位相をそろえることにより、分割ブロックの境界で放電タイミングが異なることにより発生する可能性のある誤放電を押えることができる。
【００５７】
また、各ブロックにおける維持期間の印加電圧の位相を異なるようにすることにより、電源側にかかる瞬時電流を分散させることができ、電源回路側の負担を軽減することができる。
【００５８】
また、ブロックごとに維持期間中の維持周波数を異なるようにすることにより、他ブロックの点灯時間に関係なく必要な維持時間を設定することができるので時間利用率を向上させることができる。
【００５９】
また、リセット期間を全ブロック同時に行うことにより、ブロックの境界で発生する可能性のある誤放電を防ぐことができる。また、リセット期間中の放電は隣接セルに対しても壁電荷の消去、及びアドレス期間中の種火効果を持つため、相乗効果となってよりよい表示マージンを得ることができる。
【００６０】
また、１つのサブフィールドを駆動するブロックの時間内に２以上のサブフィールドを駆動するブロックを持つので時間利用率を向上させることができる。
【００６１】
また、ブロックごとの駆動におけるアドレス期間の印加電圧の立ち上がり、あるいは立ち下がりを維持期間中の他ブロック印加電圧の立ち上がりと立ち下がりに同期させないため、立ち上がり、あるいは立ち下がりで発生する可能性のある誤放電を未然に防ぐことができ、より広い表示マージンを得ることができる。
【００６２】
また、維持期間中の交流電圧の休止期間中に他ブロックのアドレス電圧を印加することにより、さらに広い表示マージンを得ることができる。
【００６３】
また、近接階調間での輝度の時間重心を空間的に分散させることができるため、動画疑似輪郭を低減させることができる。また、維持期間を空間的に分散させることができるため、表示率により発生する電圧降下を低減でき静止画疑似輪郭も低減できる。
【図面の簡単な説明】
【図１】 本発明の実施の形態１であるＰＤＰの駆動方法が適用される面放電型ＡＣ−ＰＤＰのセルの一部断面図である。
【図２】 本発明の実施の形態１であるＰＤＰの駆動方法が適用される面放電型ＡＣ−ＰＤＰの構成及び周辺回路を含む図である。
【図３】 本発明の実施の形態１であるＰＤＰの駆動方法を示す電圧波形図である。
【図４】 本発明の実施の形態１による１フィールド内のサブフィールドを示す図である。
【図５】 本発明の実施の形態２であるＰＤＰの駆動方法を示す電圧波形図である。
【図６】 本発明の実施の形態３による１フィールド内のサブフィールドを示す図である。
【図７】 本発明の実施の形態４による１フィールド内のサブフィールドを示す図である。
【図８】 本発明の実施の形態５であるＰＤＰの駆動方法を示す電圧波形図である。
【図９】 本発明の実施の形態６であるＰＤＰの駆動方法が適用される面放電型ＡＣ−ＰＤＰの構成及び周辺回路を含む図である。
【図１０】 本発明の実施の形態６による１フィールド内のサブフィールドを示す図である。
【図１１】 従来の面放電型ＡＣ−ＰＤＰを示す一部斜視図である。
【図１２】 従来のプラズマディスプレイの階調表示方法を示す１フィールド内のサブフィールドの構成を示す図である。
【図１３】 第１の従来例であるＡＣ−ＰＤＰの駆動方法の１サブフィールド内の電圧波形図である。
【図１４】 第２の従来例であるＡＣ−ＰＤＰの駆動方法における１フィールド内の構成を示す図である。
【図１５】 第２の従来例であるＡＣ−ＰＤＰの駆動方法を示す電圧波形図である。
【符号の説明】
１ ＰＤＰのセル、２ 前面ガラス基板、３ 背面ガラス基板、４ 第１の行電極（Ｘ電極）、５ 第２の行電極（Ｙ電極）、６ 誘電体層、７ ＭｇＯ（酸化マグネシウム）、８ 列電極（Ｗ電極）、９ 蛍光体層、１０ 隔壁、１１ Ｘ側駆動回路（Ｃx ）、１２ Ｙ側駆動回路（Ｃy ）、１３ Ｗ側駆動回路、Ｐｐ プライミングパルス（全面書き込みパルス）、Ｅｐ 消去パルス、Ａｐ アドレスパルス、Ｓｐ 維持パルス、Ｓｃｐ スキャンパルス、Ｖ１書き込み維持電圧。
Claims (2)
- 誘電体で覆われた第１の電極及び第２の電極が互いに平行に電極対をなして複数配列された第１基板と、蛍光体で覆われた第３の電極の配設された第２基板とが、前記第１の電極及び第２の電極と第３の電極とが互いに直交してセルを形成するように、対向配置されたプラズマディスプレイにおいて、画像表示のための１フィールドを複数のサブフィールドに分割し、上記各サブフィールドは上記第１及び第２の電極の誘電体上に蓄積した壁電荷を消去するリセット期間と、上記第１あるいは第２の電極と上記第３の電極との間に放電を起こして、上記第１及び第２の電極の誘電体上に壁電荷を蓄積するアドレス期間と、上記第１及び第２の電極間に交流電圧を印加し、上記誘電体上に蓄積した壁電荷を利用して維持放電を行う維持放電期間とで構成されたプラズマディスプレイパネルの駆動方法において、
画面をそれぞれが複数の上記第１及び第２の電極からなる複数個のブロックに分割し、各ブロックはそれぞれ独立したアドレス期間を有し、各サブフィールド内で所定の順序でブロック毎にアドレスを行い、各ブロックの維持放電は当該ブロックに属している上記第１及び第２の電極全てについて同時に行い、分割されたブロック間で共通の期間であり且つ各ブロックの維持パルス数が同一ではないサブフィールドを有し、
上記分割ブロック数が上記サブフィールド数と等しいことを特徴とする、
プラズマディスプレイパネルの駆動方法。 - 誘電体で覆われた第１の電極及び第２の電極が互いに平行に電極対をなして複数配列された第１基板と、蛍光体で覆われた第３の電極の配設された第２基板とが、前記第１の電極及び第２の電極と第３の電極とが互いに直交してセルを形成するように、対向配置されたプラズマディスプレイにおいて、画像表示のための１フィールドを複数のサブフィールドに分割し、上記各サブフィールドは上記第１及び第２の電極の誘電体上に蓄積した壁電荷を消去するリセット期間と、上記第１あるいは第２の電極と上記第３の電極との間に放電を起こして、上記第１及び第２の電極の誘電体上に壁電荷を蓄積するアドレス期間と、上記第１及び第２の電極間に交流電圧を印加し、上記誘電体上に蓄積した壁電荷を利用して維持放電を行う維持放電期間とで構成されたプラズマディスプレイパネルの駆動方法において、
画面をそれぞれが複数の上記第１及び第２の電極からなる複数個のブロックに分割し、各ブロックはそれぞれ独立したアドレス期間を有し、各サブフィールド内で所定の順序でブロック毎にアドレスを行い、各ブロックの維持放電は当該ブロックに属している上記第１及び第２の電極全てについて同時に行い、分割されたブロック間で共通の期間であり且つ各ブロックの維持パルス数が同一ではないサブフィールドを有し、
一定の期間を単位として循環する順序に従って、アドレスを行うブロックの順序を変更することを特徴とする、
プラズマディスプレイパネルの駆動方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30653796A JP3792323B2 (ja) | 1996-11-18 | 1996-11-18 | プラズマディスプレイパネルの駆動方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30653796A JP3792323B2 (ja) | 1996-11-18 | 1996-11-18 | プラズマディスプレイパネルの駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10149132A JPH10149132A (ja) | 1998-06-02 |
| JP3792323B2 true JP3792323B2 (ja) | 2006-07-05 |
Family
ID=17958236
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30653796A Expired - Fee Related JP3792323B2 (ja) | 1996-11-18 | 1996-11-18 | プラズマディスプレイパネルの駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3792323B2 (ja) |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW527576B (en) * | 1998-07-29 | 2003-04-11 | Hitachi Ltd | Display panel driving method and discharge type display apparatus |
| WO2002097775A2 (en) * | 2001-05-30 | 2002-12-05 | Koninklijke Philips Electronics N.V. | Method and apparatus for driving a display panel |
| KR100456146B1 (ko) * | 2002-03-05 | 2004-11-09 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널의 구동방법 |
| KR20030079340A (ko) * | 2002-04-03 | 2003-10-10 | 오리온전기 주식회사 | 교류형 플라즈마 디스플레이 패널 구동 회로 및 그 구동방법 |
| CN1708777B (zh) * | 2002-10-31 | 2010-09-01 | Nxp股份有限公司 | 显示器中的线扫描的方法和设备 |
| JP2005077623A (ja) * | 2003-08-29 | 2005-03-24 | Matsushita Electric Ind Co Ltd | プラズマディスプレイパネルの駆動方法 |
| KR100502358B1 (ko) * | 2003-10-14 | 2005-07-20 | 삼성에스디아이 주식회사 | 어드레스-디스플레이 혼합에 의한 방전 디스플레이 패널의구동 방법 |
| KR100701862B1 (ko) * | 2003-11-04 | 2007-03-30 | 마쯔시다덴기산교 가부시키가이샤 | 플라즈마 디스플레이 패널의 구동 방법 |
| KR100581899B1 (ko) | 2004-02-02 | 2006-05-22 | 삼성에스디아이 주식회사 | 어드레스-디스플레이 혼합에 의한 방전 디스플레이 패널의구동 방법 |
| JP2005300568A (ja) * | 2004-04-06 | 2005-10-27 | Matsushita Electric Ind Co Ltd | Ａｃ型プラズマディスプレイ装置 |
| JP2005300956A (ja) * | 2004-04-13 | 2005-10-27 | Matsushita Electric Ind Co Ltd | プラズマディスプレイパネルの駆動方法 |
| JP2006215534A (ja) | 2005-01-06 | 2006-08-17 | Victor Co Of Japan Ltd | 画像表示装置 |
| JP2007171285A (ja) | 2005-12-19 | 2007-07-05 | Fujitsu Hitachi Plasma Display Ltd | プラズマディスプレイ装置、プラズマディスプレイパネルの駆動回路、及びプラズマディスプレイパネルの駆動方法 |
| EP1801768B1 (en) * | 2005-12-22 | 2010-11-17 | Imaging Systems Technology, Inc. | SAS Addressing of surface discharge AC plasma display |
| KR100778508B1 (ko) | 2006-02-28 | 2007-11-22 | 삼성에스디아이 주식회사 | 플라즈마 표시 장치 및 그 구동 방법 |
| KR100759381B1 (ko) * | 2006-04-28 | 2007-09-19 | 삼성에스디아이 주식회사 | 플라즈마 표시 장치 및 그 구동 방법 |
| KR100759382B1 (ko) | 2006-04-28 | 2007-09-19 | 삼성에스디아이 주식회사 | 플라즈마 표시 장치 및 그 구동 방법 |
| KR100759379B1 (ko) | 2006-04-28 | 2007-09-19 | 삼성에스디아이 주식회사 | 플라즈마 표시 장치 및 그 구동 방법 |
| KR100759383B1 (ko) | 2006-04-28 | 2007-09-19 | 삼성에스디아이 주식회사 | 플라즈마 표시 장치 및 그 구동 방법 |
| JPWO2008010302A1 (ja) * | 2006-07-21 | 2009-12-17 | 日立プラズマディスプレイ株式会社 | プラズマディスプレイ装置及びプラズマディスプレイパネルの駆動方法 |
| KR20080086075A (ko) * | 2007-03-21 | 2008-09-25 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 장치 |
| WO2009139163A1 (ja) * | 2008-05-16 | 2009-11-19 | パナソニック株式会社 | プラズマディスプレイパネルの駆動方法及びプラズマディスプレイ装置 |
| WO2010018620A1 (ja) * | 2008-08-12 | 2010-02-18 | 株式会社日立製作所 | プラズマディスプレイ装置 |
-
1996
- 1996-11-18 JP JP30653796A patent/JP3792323B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10149132A (ja) | 1998-06-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3792323B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
| JP3704813B2 (ja) | プラズマディスプレイパネルの駆動方法及びプラズマディスプレイ | |
| JP2801893B2 (ja) | プラズマディスプレイパネル駆動方法及びプラズマディスプレイ装置 | |
| US6020687A (en) | Method for driving a plasma display panel | |
| JP3658288B2 (ja) | プラズマディスプレーパネルとその駆動方法及び装置 | |
| US6624587B2 (en) | Method and apparatus for driving plasma display panel | |
| JPH11149274A (ja) | プラズマディスプレイパネルおよびその駆動方法 | |
| JP3231569B2 (ja) | プラズマディスプレイパネルの駆動方法および駆動装置 | |
| US7227513B2 (en) | Plasma display and driving method thereof | |
| JPH1145070A (ja) | プラズマディスプレイパネルおよびその駆動方法 | |
| JP4089759B2 (ja) | Ａｃ型ｐｄｐの駆動方法 | |
| JPH1165522A (ja) | プラズマディスプレイパネルの駆動方法 | |
| JP2004177825A (ja) | 表示装置 | |
| JP2000510613A (ja) | マイクログルーブを有するディスプレイ・パネル及び操作方法 | |
| JP2001503535A (ja) | プラズマ・ディスプレイ及びその高効率作動方法 | |
| JP2001272949A (ja) | プラズマディスプレイパネルの駆動方法 | |
| US7091935B2 (en) | Method of driving plasma display panel using selective inversion address method | |
| KR100643747B1 (ko) | 표시장치 및 표시패널의 구동방법 | |
| JP2001210238A (ja) | Ａｃ型プラズマディスプレイパネルおよびその駆動方法 | |
| JP2000242231A (ja) | 交流型プラズマディスプレイパネルの駆動方法及びプラズマディスプレイ装置 | |
| JP2000330508A (ja) | プラズマディスプレイパネルの駆動方法 | |
| KR19990008956A (ko) | 피디피의 구동방법 | |
| US20070236416A1 (en) | Method of driving plasma display panel | |
| JP2006003397A (ja) | プラズマディスプレイパネルの駆動方法 | |
| JP2001013916A (ja) | プラズマディスプレイパネルの駆動方法及び装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040716 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040802 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050614 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050719 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050801 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060117 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060310 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060404 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060405 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100414 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |