JPH1145070A

JPH1145070A - プラズマディスプレイパネルおよびその駆動方法

Info

Publication number: JPH1145070A
Application number: JP9200055A
Authority: JP
Inventors: Takashi Hashimoto; 隆橋本; Akihiko Iwata; 明彦岩田
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1997-07-25
Filing date: 1997-07-25
Publication date: 1999-02-16

Abstract

(57)【要約】【課題】プラズマディスプレイパネルの駆動時間利用
率を向上させることにより、放電発光効率をあげる、あ
るいはマージンを広げる、さらには擬似輪郭を抑制でき
るプラズマディスプレイパネルの駆動方法を提供する。【解決手段】画像表示のためのフィールドを、リセッ
ト期間とアドレス期間と維持放電期間とで構成する複数
のサブフィールドに分割し、かつ駆動回路を２つ以上の
複数のブロックに分割し、各ブロックごとに独立に上記
サブフィールドを駆動するプラズマディスプレイパネル
の駆動方法において、各ブロックは１フィールド中のあ
る時刻に２つ以上の同一の輝度重みのサブフィールドを
持たないようにする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は交流型プラズマデ
ィスプレイパネル（以下ＡＣーＰＤＰと称する）、特に
面放電型のＡＣーＰＤＰの構造および駆動方法に関す
る。

【０００２】

【従来の技術】プラズマディスプレイパネルは、周知の
ように２枚のガラス板の間に微少な放電セル（画素）を
作りこんだ構造で、薄型のテレビジョンまたはディスプ
レイモニタとして種々研究されている。その中の１つと
してメモリ機能を有する交流型プラズマディスプレイパ
ネル（ＡＣ−ＰＤＰ）が知られており、ＡＣ−ＰＤＰの
１つとして面放電型のＡＣ−ＰＤＰがある。図８は従来
の面放電型ＡＣ−ＰＤＰの構造を示す構成図で、このよ
うな構造の面放電型ＡＣ−ＰＤＰは例えば特開平７−１
４０９２２号公報や特開平７−２８７５４８号公報に示
されている。図において、２０は面放電型プラズマディ
スプレイパネル、２は表示面である前面ガラス基板、３
は前面ガラス基板２と放電空間を挟んで対向配置された
背面ガラス基板である。４及び５は前面ガラス基板２上
に互いに対となるように形成された第１の行電極Ｘ₁〜
Ｘ_n及び第２の行電極Ｙ₁〜Ｙ_n、６はこれら行電極４，
５上に被覆された誘電体層、７は誘電体層６上に蒸着な
どの方法で形成されたＭｇＯ（酸化マグネシウム）であ
る。８は背面ガラス基板３上に第１，第２の行電極４，
５と直交するように形成された列電極Ｗ₁〜Ｗ_m 、９は
列電極上に形成された蛍光体層で、列電極毎にそれぞれ
赤，緑，青に発光する蛍光体層が順序よくストライプ状
に設けられている。１０は各列電極間に形成された隔壁
で、隔壁は放電セルを分離する役割の他にＰＤＰを大気
圧により潰れないように支持する支柱の役割もある。前
面，背面ガラス基板２，３間の空間にはＮｅ−Ｘｅ混合
ガスやＨｅ−Ｘｅ混合ガスなどの放電用ガスが大気圧以
下で封入され、互いに対となる行電極４，５と直交する
列電極６の交点の放電セルが画素となる。以下、第１の
行電極をＸ電極、第２の行電極をＹ電極、列電極をＷ電
極とも呼ぶ。

【０００３】次に動作について説明する。第１の行電極
４と第２の行電極５との間に交互に電圧パルスを印加
し、半周期毎に極性の反転する放電を起こし、セルを発
光させる。カラー表示では、各セルに形成された蛍光体
層９が放電からの紫外線によって励起され発光する。表
示用の放電を行う第１の行電極４と第２の行電極５が誘
電体層６で被覆されているので、各セルの電極間で一度
放電が起こると放電空間中で生成された電子やイオンは
印加電圧の方向に移動し、誘電体層６の上に蓄積する。
この誘電体層６上に蓄積した電子やイオンなどの電荷を
壁電荷と呼ぶ。この壁電荷が形成する電界が、印加電界
を弱める方向に働くため、壁電荷の形成にともない、放
電は急速に消滅する。放電が消滅した後、先の放電と極
性の反転した電界が印加されると、次に壁電荷が形成す
る電界と印加電界が強め合う方向に重畳するため、先の
放電に比べ低い印加電圧で放電可能となる。それ以降は
この低い電圧を半周期毎に反転させることによって、放
電を維持することができる。このような機能はＡＣ−Ｐ
ＤＰが本来持ち備えた機能で、この機能のことをメモり
機能と呼ぶ。このメモリ機能を利用して低い印加電圧で
維持する放電を維持放電と呼び、半周期毎に第１の行電
極４及び第２の行電極５に印加される電圧パルスを維持
パルスと呼ぶ。この維持放電は壁電荷が消滅されるま
で、維持パルスが印加される限り持続される。壁電荷を
消滅させることを消去と呼び、一方、最初に壁電荷を誘
電体上に形成することを書き込みと呼ぶ。

【０００４】次にＡＣ−ＰＤＰの階調表示方法について
簡単に説明する。図９は例えば特開平７−１６０２１８
号公報に示された階調表示を行う場合の１フィールドの
構成図である。１フィールドとは画面に１枚の絵を出力
するための時間で、ＮＴＳＣの場合は約１６．６msec
（６０Ｈｚ）である。図において表示ラインとはＡＣ−
ＰＤＰの第１及び第２の行電極からなる行方向のライン
である。また、図の横方向は時間の流れを示す。１フィ
ールドはいくつかのサブフィールドに分割され、各サブ
フィールドは、リセット期間・アドレス期間・維持放電
期間で構成される。例えば、２５６階調（２⁸ 階調）表
示を行う場合、１フィールド内のサブフィールドは８個
となり、各々のサブフィールドの維持放電期間の時間を
２ⁿ（ｎ＝０〜７）の割合とする。また、１フィールド
中における表示のための時間、及び情報を輝度（表示）
情報と呼ぶ。図９では、輝度情報は１フィールド中に密
集して配されているが、輝度（表示）に関係のない時間
をもうけることにより、１フィールド中に一様に分散さ
せてもよく、また、１フィールド中のいずれかに圧縮し
てもよい。

【０００５】図１０は例えば特開平７−１６０２１８号
公報に示された、従来のプラズマディスプレイパネルの
駆動方法の１サブフィールド内の電圧波形を示す図であ
る。この従来例では第１の行電極Ｘは共通に接続されて
おり、全ての第１の行電極Ｘについて同一の電圧が印加
される。一方、第２の行電極Ｙ及び列電極Ｗは各ライン
毎に個別の電圧を印加することができる。図の電圧波形
は上から順に列電極Ｗ_j、第１の行電極Ｘ、第２の行電
極Ｙ₁，Ｙ₂，Ｙ_nの印加電圧波形である。

【０００６】まず、リセット期間とは交流型プラズマデ
ィスプレイパネルの全セルを同じ状態にする期間で、リ
セット期間の初めの図１０中ａで全画面に共通に接続さ
れた第１の行電極Ｘに全面書き込みパルスＰxp（プライ
ミングパルス）が印加される。この全面書き込みパルス
Ｐxpは第１の行電極Ｘと第２の行電極Ｙ間の放電開始電
圧以上に設定されているので、前のサブフィールドの発
光・非発光に関係なく全セルが放電発光する。このとき
列電極Ｗにも電圧パルスが印加されているが、これは第
１の行電極Ｘと列電極Ｗの間で放電が起こりにくくする
ように、Ｘ−Ｗ電極間の電位差を小さくするためのもの
で、Ｘ−Ｙ電極間電圧のおよそ１／２の値に設定され
る。しかし、このパルスは印加しなくてもよい。全面書
き込みパルスＰxpが印加されるとＸ−Ｙ電極間で強い放
電が起こり、Ｘ−Ｙ電極間に多量の壁電荷が蓄積し放電
が終了する。次に図中ｂで全面書き込みパルスＰxpが立
ち下がり、第１の行電極Ｘ及び第２の行電極Ｙの印加電
圧がなくなると、Ｘ−Ｙ電極間には先の全面書き込みパ
ルスＰxpで蓄積した壁電荷による電界が残る。この電界
は大きく、それ自体で再び放電を開始することができる
ので、再びＸ−Ｙ電極間で放電が起こる。しかし、外部
印加電圧は無いので、この放電で生じた電子やイオンは
行電極Ｘ，Ｙに引きつけられることなく、中和されて消
滅する。このように前のサブフィールドでの壁電荷の
“有り”“無し”に関係なく、全セルを書き込みそして
消去することにより全画面のセルの壁電荷を“無し”の
状態にすることができ、リセットが行われる。この外部
印加電圧が無くても蓄積した壁電荷だけで放電し、壁電
荷の消去が行われる放電を自己消去放電という。

【０００７】リセット期間が終わり図中ｃのときには第
１の行電極Ｘ及び第２の行電極Ｙには壁電荷は殆ど残っ
ていない。一方、放電セル内には前の全面書き込みパル
スＰxpによる放電で生じた荷電粒子が微量に残ってい
る。この荷電粒子は次の書き込みでの放電を確実にする
ためのもので、書き込み放電の種火の役割をする。この
ため、全面書き込みパルスＰxpがプライミング（種火）
パルスと呼ばれることがある。従って、プライミング
（種火）効果と消去の効果を一つのパルスで兼ね備えて
いる。

【０００８】アドレス期間になると独立した第２の行電
極Ｙ₁〜Ｙ_nに順に負のスキャンパルスＳcyp が印加さ
れ、走査が行われる。一方、列電極Ｗには画像データ内
容に応じて正のアドレスパルスＡwpが印加される。この
第２の行電極Ｙに印加されるスキャンパルスＳcyp と、
列電極Ｗに印加されるアドレスパルスＡwpによって、画
面の任意のセルをマトリクス選択できる。スキャンパル
スＳcyp とアドレスパルスＡwpの合計電圧値は、セルの
Ｙ−Ｗ電極間の放電開始電圧以上に設定されているの
で、スキャンパルスＳcyp とアドレスパルスＡwpが同時
に印加されたセルはＹ−Ｗ電極間で放電が起こる。また
アドレス期間中、共通の第１の行電極Ｘは正の電圧値に
保たれている。この電圧値はスキャンパルスＳcyp の電
圧値と合計してもＸ−Ｙ電極間で放電しないが、Ｙ−Ｗ
電極間で放電が起こったとき、この放電をトリガにし
て、同時にＸ−Ｙ電極間でも放電が起こるような電圧値
に設定されている。このＹ−Ｗ電極間の放電をトリガに
して起こるＸ−Ｙ電極間の放電は書き込み維持放電と呼
ばれることがある。この書き込み維持放電によって第１
及び第２の行電極上には壁電荷が蓄積される。

【０００９】そして全画面の走査が終わった後、全画面
一斉に維持パルスＳp が印加され、アドレス期間でアド
レスされ壁電荷を蓄積したセルのみ維持放電を行う。そ
して、再び次のサブフィールドとなりリセット期間で全
セルに全面書き込みパルスＰxpが印加されリセットが行
われる。このように各サブフィールドの前に全セルを放
電させ全セルに壁電荷を蓄積させた後、自己消去放電に
より全セルの壁電荷を“無し”にするリセットを行うの
で、常に同じ状態でアドレスを行うことができる。

【００１０】上記のように、交流型プラズマディスプレ
イの画面全体でアドレス期間と維持放電期間を分離する
駆動方法は「アドレス・表示（維持）分離法」と呼ばれ
る。

【００１１】上記の全面書き込みは表示情報に関わらず
一定周期で行われるため、黒表示状態において画面が白
っぽくみえるなど、コントラスト低下の原因となってお
り、問題となる場合もある。この、全面書き込みによる
種火効果は比較的長時間持続されるので、必ずしも毎サ
ブフィールドで行う必要はない。そこで、１フィールド
あたりの全面点灯の回数を減らし、コントラストを向上
させる方法もある。

【００１２】図１１は特開平８−２７８７６６号公報に
示されたプラズマディスプレイの駆動方法のうち１サブ
フィールド内の電極に印加する電圧波形を示す図であ
る。図において、リセット期間中に印加されるＰxpは図
１０同様、第１の行電極Ｘと第２の行電極Ｙ間の放電開
始電圧以上に設定されているが、パルス幅は１μsec 程
度の短い時間である。この駆動方法は、Ｐxpに上乗せさ
れた形で作用する壁電荷が存在する場合と、壁電荷が存
在しない場合とでは、放電開始を超える電圧パルスを印
加した場合、パルスの立上りから放電を開始するまでの
時間、すなわち放電おくれ時間に大きな差が存在すると
いうＰＤＰの特性を利用したものである。放電遅れ時間
はセル構造、封入ガス種によっても異なるが、代表的な
値としては壁電荷が存在する場合は、放電遅れ時間は10
0nsec〜600nsecであり、壁電荷のない場合は1.0μsec以
上である。従って、Ｐxpのパルス幅が１μsec とする
と、直前サブフィールド点灯していたセルのみを選択的
に点灯しリセットすることができる。

【００１３】従って、この駆動方法を用いることによ
り、例えば、１フィールド中のあるサブフィールドは図
１０のＰxpのパルス幅の広い駆動方法を用いることで全
面書き込み・リセットを行い、残りのサブフィールドは
図１１のＰxpのパルス幅の狭い駆動方法を用いて選択的
に点灯・リセットすることにより、１フィールドあたり
の全面点灯回数を減らし、黒表示の輝度の上昇を押さえ
ることができる。

【００１４】また、図１１では壁電荷が存在しなくても
放電開始する電圧値の高いパルスを用い、パルス幅を制
御することにより、全面書き込みを行なうサブフィール
ドと、直前サブフィールド点灯していたセルのみ選択点
灯させるサブフィールドとを切り分けていたが、Ｐxpの
電圧値を変え、壁電荷が存在するセルのみ放電開始電圧
を超えるような電圧設定とすることにより、上記切り分
けを行なうこともできる。（以降、この場合には消去パ
ルスＥxpと呼ぶ。）この場合、Ｅxpのパルス幅によって
は細幅消去パルス、太幅消去パルスと呼ばれることもあ
る。細幅消去と太幅消去については、すでにＡＣ−ＰＤ
Ｐの技術者にとっては周知であるので、ここでは詳しく
述べないが、その内容については例えば“プラズマディ
スプレイ”（大脇健一他：共立出版，１９８３年発行）
に示されている。細幅消去パルスは維持パルスと同程度
の電圧値でパルス幅が０．５μｓｅｃ程度のパルスであ
る。このパルスが印加されると放電の進行段階、すなわ
ち逆極性の壁電荷を形成する前にパルスが中断されるの
で、壁電荷が消去される。

【００１５】

【発明が解決しようとする課題】このようにアドレス・
維持分離駆動方式を用いた場合、維持放電期間はアドレ
ス期間におけるすべての行電極の走査終了後に行われ
る。そのため、例えば、行電極が４８０ラインあると、
１行目の電極は走査が終了した後、４８０行目の電極の
走査終了まで待たなければ維持放電は行われない。この
ように、アドレス期間中には各ラインにとって無駄な時
間が多く存在しており、その分、維持放電期間の周波数
を高く、アドレスパルス幅を狭くしなければならなかっ
た。高い周波数は放電発光効率を悪くし、狭いアドレス
パルス幅はマージン低下を引き起こしていた。

【００１６】また、先に述べたようにＰＤＰの階調表示
には１フィールドを複数のサブフィールドに分割し、各
々のサブフィールドにおける輝度情報の重みを異ならせ
ることで行なっている。しかしながら、このような方法
による階調表示を行なうと、１フィールド内における発
光タイミングが画素により異なることになる。このため
動画像を表示した場合や、観測者が画面上を追尾したり
すると、被写体の動き速度によっては、階調表示に本来
の画像中に存在しない輪郭が見えることがある。

【００１７】このような問題は動画擬似輪郭とよばれ、
具体的な発生メカニズムは例えば“プラズマディスプレ
イ最新技術”（御子柴茂生：ＥＤリサーチ社,１９９６
年発行）に示されており、１フィールドにおける輝度情
報を圧縮する方法、最も重みの大きい輝度情報を持つサ
ブフィールドを分割し、フィールド内に分散させる方法
などにより改善されることが知られている。特に、前者
圧縮に関する技術は例えば、ＳＩＤ｀９７（Ｓｏｃｉｅ
ｔｙｆｏｒＩｎｆｏｒｍａｔｉｏｎＤｉｓｐｌａ
ｙ１９９７）のなかで「Ｉｍｐｒｏｖｅｍｅｎｔｏ
ｆＭｏｖｉｎｇ−ＰｉｃｔｕｒｅＱｕａｌｉｔｙ
ｏｎａ４２−ｉｎ．−ＤｉａｇｏｎａｌＰＤＰ
ｆｏｒＨＤＴＶ」としてＮＨＫが発表しており、非
常に有効な手段であるとしている。しかし、上記の方法
はＤＣ型ＰＤＰに関するものでＡＣ型ＰＤＰで従来用い
られてきた「アドレス・表示（維持）分離法」の駆動方
法に単純には反映させることはできない。また、最も重
みの大きい輝度情報を持つサブフィールドを分割する方
法は、サブフィールドが増加してしまうため、アドレス
パルス幅を狭く、維持周波数を高くする必要があった。
従って、先に述べたように放電発光効率、マージンの低
下を引き起こしていた。

【００１８】この発明は上述のような問題点を解決する
ためになされたもので、駆動回路を２つ以上の複数のブ
ロックに分割し、各ブロックごとに独立に駆動するプラ
ズマディスプレイパネルの駆動方法において、放電発光
効率を向上させ、マージンを拡大し、擬似輪郭を抑制す
ることを目的としたものである。

【００１９】

【課題を解決するための手段】この発明に係るプラズマ
ディスプレイパネルの駆動方法は、画像表示のためのフ
ィールドを複数のサブフィールドに分割し、上記各サブ
フィールドは表示履歴を消去するためのリセット期間
と、表示するセルを選択するためのアドレス期間と、指
定回数放電を行なうことにより任意の輝度を得るための
維持放電期間とで構成する方法で、駆動回路を２つ以上
の複数のブロックに分割し、各ブロックごとに独立に上
記サブフィールドを駆動し、各ブロックは、最も輝度重
みの大きいサブフィールドを１フィールド中の異なる時
刻に維持放電させるものである。

【００２０】また、上記ブロックごとの駆動方法におい
て、各ブロックは１フィールド中のある時刻に２つ以上
の同一の輝度重みのサブフィールドは持たないものであ
る。

【００２１】また、リセット期間は全ブロック同時には
行なわないものである。

【００２２】また、上記ブロックごとの駆動方法におい
て、各ブロックにおける１フィールド中の輝度情報を１
フィールドの期間全体に分散するものである。

【００２３】さらに、この発明に係るプラズマディスプ
レイパネルの他の駆動方法は、画像表示のためのフィー
ルドを複数のサブフィールドに分割し、上記各サブフィ
ールドは表示履歴を消去するためのリセット期間と、表
示するセルを選択するためのアドレス期間と、指定回数
放電を行なうことにより任意の輝度を得るための維持放
電期間とで構成する方法で、駆動回路を２つ以上の複数
のブロックに分割し、各ブロックごとに独立に上記サブ
フィールドを駆動し、各ブロックにおける１フィールド
中の輝度情報を１フィールド中のいずれかに圧縮して行
なうものである。

【００２４】また、上記ブロックごとの駆動方法におい
て、各ブロックの輝度情報は各々１６.６msec 以内に納
まるものの、全ブロックの駆動総時間は１６.６msec を
超えて行われるものである。

【００２５】また、上記各ブロックごとの駆動方法にお
いて、上記分割された各ブロックを構成する複数のライ
ンが上記パネル全体に分散されて駆動されるものであ
る。

【００２６】そして、この発明に係るプラズマディスプ
レイパネルは、画像表示のためのフィールドを複数のサ
ブフィールドに分割し、上記各サブフィールドは表示履
歴を消去するためのリセット期間と、表示するセルを選
択するためのアドレス期間と、指定回数放電を行なうこ
とにより任意の輝度を得るための維持放電期間とで構成
するパネルで、駆動回路を２つ以上の複数のブロックに
分割し、各ブロックごとに独立に上記サブフィールドを
駆動し、上記分割されたブロックを構成する複数のライ
ンがパネルに分散された構造を持つものである。

【００２７】

【発明の実施の形態】以下、本発明の実施の形態を図に
ついて説明する。実施の形態１．図１は本発明の実施の形態のプラズマデ
ィスプレイパネルの駆動方法が適用される面放電型ＡＣ
−ＰＤＰのセルの構造を示す一部断面構成図である。図
のように、面放電型プラズマディスプレイパネルのセル
１は以下のように構成される。表示面である前面ガラス
基板２と放電空間を挟んで背面ガラス基板３が対向配置
され、前面ガラス基板２上に第１行電極４（Ｘ_i）及び
第２の行電極５（Ｙ_i）が配置される。これら行電極
４、５上には誘電体層６、さらにその上にはＭｇＯ７が
形成される。背面ガラス基板３上には行電極４、５（Ｘ
_i，Ｙ_i）と直交するように列電極８（Ｗ_j ）が設けら
れ、その上に蛍光体層９が形成される。また、背面ガラ
ス基板３上には、画素境界に隔壁１０が形成され、放電
セルを分離するとともにＰＤＰを大気圧により潰れない
ように支持している。前面ガラス基板２と背面ガラス基
板３の間の放電空間にはＮｅ−Ｘｅ混合ガスあるいはＨ
ｅ−Ｘｅ混合ガスなどの放電用ガスが封入される。

【００２８】図２は本発明の実施の形態１のプラズマデ
ィスプレイパネルの駆動方法が適用されるプラズマディ
スプレイパネルの構成および周辺回路を示す図である。
第１の行電極Ｘ₁〜Ｘ_nはそれぞれブロックに分割された
Ｘ側駆動回路１１のＣx1〜Ｃxsに接続され、第２の行電
極Ｙ₁〜Ｙ_nはそれぞれブロックに分割されたＹ側駆動回
路１２のＣy1〜Ｃysに接続される。列電極Ｗ₁〜Ｗ_mはＷ
側駆動回路に接続される。図３は本発明の実施の形態１
のプラズマディスプレイパネルの１フィールド内のサブ
フィールドの構成を示す図である。図４は図３における
各ブロックごとの駆動方法を示す電圧波形（タイミング
チャート）図である。

【００２９】図３に示された１フィールド内の構成は、
例えばＸＧＡ（１０２４×７６８）を７サブフィール
ド、７ブロックに分割したものである。リセット期間は
１００μsec に設定されており、この期間中にプライミ
ングパルスＰxp若しくは消去パルスＥxpが任意に印加さ
れる。アドレスパルス幅は３μsec に設定されている。
維持周波数は１２５kHz （８μsec周期）で、最も輝度
情報の大きい、すなわち維持放電期間の長いビット（以
降ＭＳＢとよぶ）は２５６周期の設定で約２msecとして
いる。以降、２番目に長いビット２ＭＳＢは１msec、３
ＭＳＢは０.５msecと同周波数で放電回数のみを変化さ
せ、最も輝度情報の小さい、すなわち維持放電期間の短
いビット（以降ＬＳＢとよぶ）は４周期としている。

【００３０】図４において、電圧波形は上から順に、列
電極Ｗ_j，Ｘ側駆動回路Ｃxsを通してＸ_iに、Ｙ側駆動
回路Ｃysを通してＹ_iに印加される電圧波形である。Ｐx
pは全面書き込み及び全面消去を行なうプライミングパ
ルスで、例えばパルス幅７μsec ３３０Ｖ、Ｅxpは前の
サブフィールドで点灯していたセルのみ消去放電を行な
う消去パルス（パルス幅０.５μsec，１８０Ｖ）であ
る。これらは、いずれもリセット期間中に行われる。ア
ドレス期間中には、表示データ内容に応じて印加される
アドレスパルスＡwp（パルス幅３μsec,６０Ｖ）、およ
び走査用のスキャンパルスＳcyp（パルス幅３μsec，−
１７０Ｖ）が印加される。維持放電期間では、維持パル
スＳp （パルス幅３.５μsec，１８０Ｖ）が印加され、
指定回数放電を行なうことで任意の輝度を得ている。

【００３１】以下、図４をもとに動作を説明する。各ブ
ロックのサブフィールドの最初にはプライミングパルス
Ｐxpが印加され、前のサブフィールドの点灯、非点灯に
かかわらず、第１の行電極Ｘ_iと第２の行電極Ｙ_i間で放
電が起こる。このとき、両行電極間には多量の壁電荷が
蓄積し放電が停止する。その後プライミングパルスＰxp
が立ち下がると、両行電極間で蓄積した壁電荷だけで自
己消去放電が起き、壁電荷が消滅される。その後、１ブ
ロック目からアドレスが開始される。アドレスはスキャ
ンパルスＳcxp 及びアドレスパルスＡwpが第２の行電極
Ｙ_iと列電極Ｗ_jに印加され、マトリックス状に配置され
たセルのうち選択されたセルは第２の行電極Ｙ_iと列電
極Ｗ_jの間で放電が起きると同時に、第１の行電極Ｘ_i
と第２の行電極Ｙ_iの間で書き込み維持放電もおこり、
第１及び第２行電極上に壁電荷を形成する。

【００３２】１ブロック目のアドレスが終了すると同時
に２ブロック目のアドレスが開始される。また、１ブロ
ック目は維持放電期間に移行され、維持パルスＳp が印
加される。このときアドレスで壁電荷を形成したセルは
維持放電を行い、壁電荷を形成していないセルは維持放
電を行なわない。またこのとき２ブロック目以降でアド
レスしているため、このときの列電極Ｗ_j にはアドレス
パルスＡwpが印加された状況となっている。しかし、Ａ
wpは維持放電に関与することなく問題はない。

【００３３】各ビットの維持放電期間が終わり、次のサ
ブフィールドになると消去パルスＥxpが印加され、前の
サブフィールドにおいて点灯していたセルのみ放電し、
壁電荷が消去される。この各サブフィールドのリセット
期間中に印加されるプライミングパルスＰxp若しくは消
去パルスＥxpは任意に選択され、プライミングパルスＰ
xpはどのブロックにどのタイミングで印加されてもよ
い。ただし、プライミングパルスＰxpは表示履歴にかか
わらず全面で点灯するため、暗コントンラスト低下の原
因となっており、極力回数を少なくすることが求められ
ている。隣接ブロックにもプライミング効果が得られる
ことを考えると、このプライミングパルスＰxpの印加タ
イミングは時間的はもちろん空間的にも分散していた方
がよい。また、プライミングパルスＰxpは各ブロックご
とに行なうことが時間利用率を向上させる意味で望まし
いが、パネル構造によってはＰxpの電圧値が高いため、
隣接ラインに悪影響を及ぼすことがある。このような場
合には、プライミングパルスＰxpのみ全ブロック一括し
ておこなってもよい。

【００３４】全体的な１フィールド内の構成は、例えば
図３のようになる。ある特定のサブフィールドにおいて
各ブロックはそれぞれ異なる輝度情報を表示しているこ
とになる。言い替えると、ある特定のブロックにおいて
各サブフィールドはそれぞれ異なる輝度情報を表示して
いることになる。したがって、空間的に輝度重心が分散
されることになり、擬似輪郭が低減される効果がある。
また、分割数が多ければ多いほど効果的であることはい
うまでもない。また、図５にはプライミングパルスＰxp
のみ全ブロック一括して行なう場合の１フィールド内の
サブフィールドの構成例を示している。この図では、Ｐ
xpが印加されるサブフィールドは２つで残りの５つのサ
ブフィールドにはＥxpが印加されている。上記と同様に
擬似輪郭を抑制でき、且つ、Ｐxpの電圧が高いことによ
る悪影響をなくすことができる。

【００３５】また、図３では時間利用率が低く、空白の
時間が存在しているが、維持周波数を低くすることによ
り時間利用率を高めることができる。図３の場合は、１
２５kHz 必要だった周波数を７０kHz にまで落すことが
できる。このように維持周波数を下げることにより放電
発光効率を向上させることができる。

【００３６】なお、図３ではＸＧＡ７ビット、アドレス
パルス幅３μsec で設定されているため、７６８本×
０．００３msec×７ＳＦ＝１６．１msecとなり、アドレ
ス期間の占有する時間が多いが、６ビットを設定する
と、７６８本×０．００３msec×６ＳＦ＝１３．８msec
となる。本実施の形態における駆動方式では、概ねアド
レス総時間が駆動総時間と考えればよいため、３msec余
りの時間が存在することになる。この場合、先の説明の
ように維持周波数を低くすることにより放電発光効率を
向上させるようにしてもよいし、アドレスパルス幅を広
げることにより誤アドレスを抑えアドレスマージンを広
げるようにしてもよい。

【００３７】実施の形態２．図６は本発明の実施の形態
２のプラズマディスプレイパネルの１フィールド内のサ
ブフィールドの構成を示す図である。本実施の形態２で
は実施の形態１と同様、ＸＧＡ７ビットでリセット期間
１００μsec 、アドレスパルス幅３μsec 、維持周波数
１２５kHz 、ＭＳＢ２５６周期で設定されている。

【００３８】図６は各ブロックごとのサブフィールドの
配列を圧縮するように規定したものである。すなわち、
上位ブロック（フィールド初期にアドレスが開始される
ブロック）から空き時間のないように優先的にアドレス
していくものである。この結果、各ブロックごとに輝度
情報を１フィールド中のいずれかに圧縮することができ
る。図３ではブロックごとに１６msec必要だった輝度情
報が図６ではおよそ９msecにまで圧縮されている。本実
施の形態２では、上記実施の形態１の空間的に輝度重心
を分散させて、擬似輪郭を低減する手法とは異なり、各
ブロックごとのサブフィールドの配列を圧縮する構成と
することにより擬似輪郭を低減している。

【００３９】また、図６では擬似輪郭抑制のために可能
な限りサブフィールドの配列を圧縮し、９msecしか使用
していないが、擬似輪郭抑制を考えなければ、各ブロッ
クごとに輝度情報が６０Ｈｚになれば可能な限り引き伸
ばしてもよい。この場合、画像表示のための１フィール
ドは全体としては１６．６msecを超えてしまうが、各ブ
ロックは１６．６msec以内に納まるため、フリッカとは
ならず際立った障害は発生しない。図６では下位ブロッ
クにおける最終サブフィールドはＬＳＢであるが、ＭＳ
Ｂ付近とした方がより効果が得られる。引き伸ばし方法
は、先にも述べたように維持周波数を落してもよく、ア
ドレスパルス幅を広げてもよい。その結果、マージンを
拡大し、放電発光効率を向上させることができる。

【００４０】実施の形態３．図７は本発明の実施の形態
３のプラズマディスプレイパネルの駆動方法が適用され
るプラズマディスプレイパネルの構成および周辺回路を
示す図である。実施の形態１では分割された駆動回路か
ら同一ブロック内のＸ電極およびＹ電極に一括して電圧
が供給されていたが、本実施の形態では駆動回路から接
続される電極は空間的に分散されるように構成されてい
る。すなわち、この図７においては、Ｘ側駆動回路１１
のＣx1は第１の行電極Ｘ₁とＸ_s+1とＸ_2s+1に、Ｃx2は第
１の行電極Ｘ₂とＸ_s+2とＸ_2s+2・・・のように接続し、
Ｙ側駆動回路１２のＣy1は第２の行電極Ｙ₁とＹ_s+1とＹ
_2s+1に、Ｃy2はＹ₂とＹ_s+2とＹ_2s+2・・・のように接続
する。このような構成において、実施の形態１で説明し
た駆動方法を用いると、１ラインごとに輝度情報が分散
されるため、より擬似輪郭を抑制することができる。

【００４１】また、駆動回路から一括して電極に電圧が
供給される場合、ブロックごとに表示率が異なると電圧
ドロップによる輝度低下が発生し、ブロック間の境界で
輝度差による表示障害が見られるが、本実施の形態のよ
うに分散して接続することにより電圧ドロップが起こり
にくくなり、上記表示障害を防ぐことができる。

【００４２】

【発明の効果】以上のように、本発明のプラズマディス
プレイパネルの駆動方法によれば、画像表示のためのフ
ィールドを複数のサブフィールドに分割し、上記各サブ
フィールドは表示履歴を消去するためのリセット期間
と、表示するセルを選択するためのアドレス期間と、指
定回数放電を行なうことにより任意の輝度を得るための
維持放電期間とで構成するプラズマディスプレイパネル
の駆動方法において、駆動回路を２つ以上の複数のブロ
ックに分割し、各ブロックごとに独立に上記サブフィー
ルドを駆動し、各ブロックは、最も輝度重みの大きいサ
ブフィールドを１フィールド中の異なる時刻に維持放電
させるようにしたので、擬似輪郭を抑制することができ
る。

【００４３】また、上記ブロックごとの駆動方法におい
て、各ブロックは１フィールド中のある時刻に２つ以上
の同一の輝度重みのサブフィールドは持たないようにし
たので、擬似輪郭を抑制することができる。

【００４４】また、リセット期間は全ブロック同時には
行なわないようにしたので、時間利用率を向上すること
ができる。

【００４５】また、上記ブロックごとの駆動方法におい
て、各ブロックにおける１フィールド中の輝度情報を１
フィールドの期間全体に分散するようにしたので、時間
利用率が向上し、その結果、放電発光効率が向上し、ア
ドレスマージンを拡大させることができる。

【００４６】さらに、この発明に係るプラズマディスプ
レイパネルの他の駆動方法によれば、画像表示のための
フィールドを複数のサブフィールドに分割し、上記各サ
ブフィールドは表示履歴を消去するためのリセット期間
と、表示するセルを選択するためのアドレス期間と、指
定回数放電を行なうことにより任意の輝度を得るための
維持放電期間とで構成する方法において、駆動回路を２
つ以上の複数のブロックに分割し、各ブロックごとに独
立に上記サブフィールドを駆動し、各ブロックにおける
１フィールド中の輝度情報を１フィールド中のいずれか
に圧縮して行なうようにしたので、擬似輪郭を抑制する
ことができる。

【００４７】また、上記ブロックごとの駆動方法におい
て、各ブロックの輝度情報は各々１６.６msec 以内に納
まるものの、全ブロックの駆動総時間は１６.６msec を
超えて行われるようにしたので、時間利用率を向上さ
せ、放電発光効率、アドレスマージンを向上させること
ができる。

【００４８】また、上記各ブロックごとの駆動方法にお
いて、上記分割された各ブロックを構成する複数のライ
ンが上記パネル全体に分散されて駆動されるようにした
ので、擬似輪郭を抑制し、ブロックごとの表示率の差に
よる電圧ドロップを防ぐことができる。

【００４９】そして、この発明に係るプラズマディスプ
レイパネルによれば、画像表示のためのフィールドを複
数のサブフィールドに分割し、上記各サブフィールドは
表示履歴を消去するためのリセット期間と、表示するセ
ルを選択するためのアドレス期間と、指定回数放電を行
なうことにより任意の輝度を得るための維持放電期間と
で構成するパネルにおいて、駆動回路を２つ以上の複数
のブロックに分割し、各ブロックごとに独立に上記サブ
フィールドを駆動し、上記分割されたブロックを構成す
る複数のラインがパネルに分散された構造を持つように
したので、擬似輪郭を抑制し、ブロックごとの表示率の
差による電圧ドロップを防ぐことができる。

【図面の簡単な説明】

【図１】この発明の実施の形態１のプラズマディスプ
レイパネルの駆動方法が適用される面放電型ＡＣ−ＰＤ
Ｐのセルを示す断面構成図である。

【図２】この発明の実施の形態１のプラズマディスプ
レイパネルの駆動方法が適用される面放電型ＡＣ−ＰＤ
Ｐの構成及び周辺回路を示す図である。

【図３】この発明の実施の形態１の１フィールド内の
サブフィールドの構成を示す図である。

【図４】この発明の実施の形態１のプラズマディスプ
レイパネルの駆動方法を示す電圧波形図（タイミングチ
ャート）である。

【図５】この発明の実施の形態１の１フィールド内の
サブフィールドの他の構成例で、プライミングパルスの
みを全ブロック共通に行なう場合の構成図である。

【図６】この発明の実施の形態２の１フィールド内の
サブフィールドの構成を示す図である。

【図７】この発明の実施の形態３のプラズマディスプ
レイパネルの構成及び周辺回路を示す図である。

【図８】一般的な面放電型プラズマディスプレイパネ
ルを示す図である。

【図９】従来例の階調表示を行なう場合の１フィール
ドの構成図である。

【図１０】第１の従来例であるプラズマディスプレイ
パネルの駆動方法を示す１サブフィールド内の電圧波形
を示す図である。

【図１１】第２の従来例であるプラズマディスプレイ
パネルの駆動方法を示す１サブフィールド内の電圧波形
を示す図である。

【符号の説明】

１プラズマディスプレイパネルのセル、２前面ガラ
ス基板、３背面ガラス基板、４第１の行電極、５
第２の行電極、６誘電体層、７ＭｇＯ（酸化マグネ
シウム）、８列電極、９蛍光体層、１０隔壁、２
０プラズマディスプレイパネル、Ｐxp プライミング
パルス、Ｅxp 消去パルス、Ａwp アドレスパルス、Ｓ
p 維持パルス、Ｓcyp スキャンパルス。

Claims

【特許請求の範囲】

【請求項１】画像表示のためのフィールドを複数のサ
ブフィールドに分割し、上記各サブフィールドは表示履
歴を消去するためのリセット期間と、表示するセルを選
択するためのアドレス期間と、指定回数放電を行なうこ
とにより任意の輝度を得るための維持放電期間とで構成
するプラズマディスプレイパネルの駆動方法において、
駆動回路を２つ以上の複数のブロックに分割し、各ブロ
ックごとに独立に上記サブフィールドを駆動し、各ブロ
ックは、最も輝度重みの大きいサブフィールドを１フィ
ールド中の異なる時刻に維持放電させることを特徴とす
るプラズマディスプレイパネルの駆動方法。
【請求項２】上記ブロックごとの駆動方法において、
各ブロックは１フィールド中のある時刻に２つ以上の同
一の輝度重みのサブフィールドは持たないことを特徴と
する請求項１記載のプラズマディスプレイパネルの駆動
方法。
【請求項３】上記ブロックごとの駆動方法において、
上記リセット期間は全ブロック同時には行なわないこと
を特徴とする請求項１または２記載のプラズマディスプ
レイパネルの駆動方法。
【請求項４】上記ブロックごとの駆動方法において、
各ブロックにおける１フィールド中の輝度情報を１フィ
ールドの期間全体に分散することを特徴とする請求項１
ないし３のいずれかに記載のプラズマディスプレイパネ
ルの駆動方法。
【請求項５】画像表示のためのフィールドを複数のサ
ブフィールドに分割し、上記各サブフィールドは表示履
歴を消去するためのリセット期間と、表示するセルを選
択するためのアドレス期間と、指定回数放電を行なうこ
とにより任意の輝度を得るための維持放電期間とで構成
するプラズマディスプレイパネルの駆動方法において、
駆動回路を２つ以上の複数のブロックに分割し、各ブロ
ックごとに独立に上記サブフィールドを駆動し、各ブロ
ックにおける１フィールド中の輝度情報を１フィールド
中のいずれかに圧縮して行なうことを特徴とするプラズ
マディスプレイパネルの駆動方法。
【請求項６】上記各ブロックごとの駆動方法におい
て、各ブロックの輝度情報は各々１６.６msec 以内に納
まるものの、全ブロックの駆動総時間は１６.６msec を
超えて行われることを特徴とする請求項１ないし５のい
ずれかに記載のプラズマディスプレイパネルの駆動方
法。
【請求項７】上記各ブロックごとの駆動方法におい
て、上記分割された各ブロックを構成する複数のライン
が上記パネル全体に分散されて駆動されることを特徴と
する請求項１ないし６のいずれかに記載のプラズマディ
スプレイパネルの駆動方法。
【請求項８】画像表示のためのフィールドを複数のサ
ブフィールドに分割し、上記各サブフィールドは表示履
歴を消去するためのリセット期間と、表示するセルを選
択するためのアドレス期間と、指定回数放電を行なうこ
とにより任意の輝度を得るための維持放電期間とで構成
するプラズマディスプレイパネルにおいて、駆動回路を
２つ以上の複数のブロックに分割し、各ブロックごとに
独立に上記サブフィールドを駆動し、上記分割されたブ
ロックを構成する複数のラインがパネルに分散された構
造を持つことを特徴とするプラズマディスプレイパネ
ル。