JPH11119728A

JPH11119728A - Ａｃ型ｐｄｐの駆動方法及びプラズマ表示装置

Info

Publication number: JPH11119728A
Application number: JP9276817A
Authority: JP
Inventors: Hitoshi Hirakawa; 仁平川; Teruo Kurai; 輝夫倉井
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1997-10-09
Filing date: 1997-10-09
Publication date: 1999-04-30
Anticipated expiration: 2017-10-09
Also published as: JP4240160B2

Abstract

(57)【要約】【課題】蛍光体材料の選択の自由度を拡大し、輝度及び
色純度の向上を容易にすることを目的とする。【解決手段】列方向に隣接するセルどうしの発光色が同
一である面放電構造のＡＣ型ＰＤＰによるカラー表示に
際して、全てのセルに対して一斉に点灯維持電圧Ｐｓを
印加するサステイン期間ＴＳの途中で、第２の電極Ｙと
発光色別に選択した列の第３の電極Ａとの間で電荷消去
のための放電を生じさせることによって、少なくとも第
１の発光色のセルにおける点灯維持放電の回数を他の発
光色のセルよりも少なくする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＡＣ型ＰＤＰ（Pl
asma Display Panel：プラズマディスプレイパネル）の
駆動方法に関する。

【０００２】ＰＤＰは、高速表示の可能な薄型表示デバ
イスであり、カラー画面の実用化を機にテレビジョン映
像やコンピュータのモニターなどの用途で広く用いられ
るようになってきた。ハイビジョン用の大画面の実現手
段としても注目されている。このようなＰＤＰの課題の
１つに輝度の向上がある。

【０００３】

【従来の技術】ＡＣ型ＰＤＰは、壁電荷を利用して点灯
状態を維持するために主電極を誘電体で被覆した構造の
ＰＤＰである。表示に際しては、点灯（発光）すべきセ
ルのみが帯電した状態を形成するライン順次のアドレッ
シング（点灯／非点灯の設定）を行い、その後に全ての
セルに対して一斉に交番極性の点灯維持電圧Ｖｓを印加
する。点灯維持電圧Ｖｓは（１）式を満たす。

【０００４】Ｖｆ−Ｖwall＜Ｖｓ＜Ｖｆ …（１）Ｖｆ：放電開始電圧Ｖwall：壁電圧壁電荷の存在するセルでは壁電圧Ｖwallが点灯維持電圧
Ｖｓに重畳するので、セルに加わる実効電圧（セル電圧
ともいう）Ｖeff が放電開始電圧Ｖｆを越えて放電（サ
ステイン放電）が生じる。点灯維持電圧Ｖｓの印加周期
を短くすれば、見かけの上で連続的な点灯状態が得られ
る。表示の輝度は、単位時間あたりの放電回数に依存す
る。したがって、中間調は、セル毎に１フィールド（ノ
ンインタレースの場合は１フレーム）の放電回数を階調
レベルに応じて適切に設定することによって再現され
る。

【０００５】ＰＤＰの階調表示方法としては、１フィー
ルドを輝度（すなわち放電回数）の重み付けをした複数
のサブフィールドで構成し、サブフィールド単位の点灯
の有無の組合せによって１フィールドの総放電回数を設
定する方法が広く知られている（特開平４−１９５１８
８号）。一般には、各サブフィールドに対して重みが２
ⁿ（ｎ＝０，１，２，３…）で表されるいわゆる“バイ
ナリーの重み付け”を行う。例えばサブフィールド数を
８とすれば、階調レベルが「０」〜「２５５」の２５６
階調の表示が可能である。

【０００６】カラー表示は階調表示の一種である。すな
わち、表示色はＲ（赤），Ｇ（緑），Ｂ（青）の３色の
輝度の組合せによって決まる。ＰＤＰでは、Ｒ，Ｇ，Ｂ
の各色の蛍光体層が１つのセルに１色ずつ設けられ、１
画素にはＲ，Ｇ，Ｂの各色のセルの組が対応する。各セ
ルの輝度が２５６階調であれば、表示色数は２５６³で
ある。

【０００７】従来の駆動方法は、各サブフィールドにお
いて、１画素に対応したＲ，Ｇ，Ｂの各色のセルで同一
回数のサステイン放電を生じさせるものであった。つま
り、Ｒ，Ｇ，Ｂの各発光色のセルに対して、一律に所定
回数の点灯維持電圧の印加が行われていた。

【０００８】

【発明が解決しようとする課題】従来においては、画素
の色バランス（白色の再現性）を確保するために、１回
のサステイン放電でのＲ，Ｇ，Ｂの発光輝度比を最適化
する必要があった。そのため、蛍光体材料の選択が制限
され、輝度の向上が困難であった。それは、３色につい
て一律に輝度を高めなければならないからである。放電
回数に比例して輝度が変化するように残光などの発光特
性を揃える必要もある。

【０００９】本発明は、蛍光体材料の選択の自由度を拡
大し、輝度及び色純度の向上を容易にすることを目的と
している。

【００１０】

【課題を解決するための手段】本発明においては、カラ
ー表示のための３色のそれぞれに対して個別に放電回数
を設定し、３色の積分発光強度比の調整によって色バラ
ンスを確保する。すなわち、輝度の低い色の放電回数を
輝度の高い色よりも多くする。１回の放電において３色
の間に蛍光体材料に依存する輝度の差異があったとして
も、サブフィールド単位又はフィールド単位で各色の放
電回数を最適化することにより、輝度の差異を補うこと
ができる。

【００１１】１フィールドを輝度の重みの異なる複数の
サブフィールドで構成し、サブフィールド毎にサステイ
ン期間を割り当ててカラー表示を行う場合、３色の放電
回数の比を全てのサブフィールドについて一定とするの
が基本形態である。ただし、色再現に大きな支障がなけ
れば、３色の放電回数の比はサブフィールド毎に異なっ
てもよい。例えば、重みの小さい（放電回数の少ない）
サブフィールドについては３色の放電回数を等しくし、
重みの大きいサブフィールドについて色バランスを保つ
ように３色の放電回数を異ならせてもよい。

【００１２】請求項１の発明の方法は、マトリクス表示
の行を画定する第１及び第２の電極と、列を画定する第
３の電極と、発光色の異なる３種の蛍光体層とを有し、
列方向に隣接するセルどうしの発光色が同一であるカラ
ー表示用の面放電構造のＡＣ型ＰＤＰの駆動方法であっ
て、前記第１及び第２の電極を用いて全てのセルに対し
て一斉に点灯維持電圧を印加するサステイン期間の途中
で、前記第２の電極と発光色別に選択した列の前記第３
の電極との間で電荷消去のための放電を生じさせること
によって、少なくとも第１の発光色のセルにおける点灯
維持放電の回数を他の発光色のセルよりも少なくするも
のである。

【００１３】請求項２の発明の駆動方法は、前記電荷消
去のための放電を生じさせる以前の点灯維持放電におい
て、選択した列の前記第３の電極の近傍を当該電荷消去
のための放電に寄与する極性に帯電させるものである。

【００１４】請求項３の発明の駆動方法は、１フィール
ドを輝度の重みの異なる複数のサブフィールドで構成
し、サブフィールド毎にサステイン期間を割り当ててカ
ラー表示を行うにあたって、輝度の重みの降順に選択し
た１以上のサブフィールドのサステイン期間において、
前記電荷消去のための放電を生じさせるものである。

【００１５】本発明におけるフィールドとは、時系列の
画像表示の単位画像である。すなわち、テレビジョンの
場合にはインタレース形式のフレームの各フィールドを
意味し、コンピュータ出力に代表されるノンインタレー
ス形式（１対１インタレース形式とみなせる）の場合に
はフレームそのものを意味する。

【００１６】請求項４の発明のプラズマ表示装置は、マ
トリクス表示の行を画定する第１及び第２の電極と、列
を画定する第３の電極と、発光色の異なる３種の蛍光体
層とを有し、列方向に隣接するセルどうしの発光色が同
一であるカラー表示用の面放電構造のＡＣ型のＰＤＰ
と、請求項１乃至請求項３のいずれかに記載のＡＣ型Ｐ
ＤＰの駆動方法を適用したシーケンスの電圧印加を前記
ＰＤＰに対して行う駆動回路と、を備えている。

【００１７】

【発明の実施の形態】図１は本発明に係るプラズマ表示
装置１００の構成図である。プラズマ表示装置１００
は、マトリクス形式のカラー表示デバイスであるＡＣ型
のＰＤＰ１と、画面（スクリーン）ＳＣを構成する多数
のセルＣを選択的に点灯させるための駆動ユニット８０
とから構成されており、壁掛け式テレビジョン受像機、
コンピュータシステムのモニターなどとして利用され
る。

【００１８】ＰＤＰ１は、対のなす第１及び第２の主電
極としてのサステイン電極Ｘ，Ｙが平行配置され、各セ
ルＣにおいてサステイン電極Ｘ，Ｙと第３の電極として
のアドレス電極Ａとが交差する３電極面放電構造のＰＤ
Ｐである。サステイン電極Ｘ，Ｙは画面の行方向（水平
方向）に延び、一方のサステイン電極Ｙはアドレッシン
グに際して行単位にセルを選択するためのスキャン電極
として用いられる。アドレス電極Ａは列方向（垂直方
向）に延びており、列単位にセルを選択するためのデー
タ電極として用いられる。サステイン電極群とアドレス
電極群とが交差する領域が表示領域、すなわち画面ＳＣ
である。

【００１９】駆動ユニット８０は、コントローラ８１、
フレームメモリ８２、データ処理回路８３、サブフィー
ルドメモリ８４、電源回路８５、Ｘドライバ８７、Ｙド
ライバ８８、及びアドレスドライバ８９を有している。
駆動ユニット８０には、ＴＶチューナ、コンピュータな
どの外部装置からＲ，Ｇ，Ｂの各色の輝度レベル（階調
レベル）を示す画素単位のフィールドデータＤｆが各種
の同期信号とともに入力される。

【００２０】フィールドデータＤｆは、フレームメモリ
８２に一旦格納された後、データ処理回路８３へ送られ
る。データ処理回路８３は、点灯させるサブフィールド
の組合せを設定するデータ変換手段であり、フィールド
データＤｆに応じたサブフィールドデータＤｓｆを出力
する。サブフィールドデータＤｓｆはサブフィールドメ
モリ８４に格納される。サブフィールドデータＤｓｆの
各ビットの値は、サブフィールドにおけるセルの点灯の
要否を示す情報である。

【００２１】Ｘドライバ回路８７はサステイン電極Ｘに
駆動電圧を印加し、Ｙドライバ回路８８はサステイン電
極Ｙに駆動電圧を印加する。アドレスドライバ回路８９
は、コントローラ８１からのアドレス制御信号Ｓ８９に
従ってアドレス電極Ａに駆動電圧を印加する。これらド
ライバ回路には電源回路８５から所定の電力が供給され
る。

【００２２】図２はＰＤＰ１の内部構造を示す斜視図で
ある。ＰＤＰ１では、前面側のガラス基板１１の内面
に、行Ｌ毎に一対ずつサステイン電極Ｘ，Ｙが配列され
ている。行Ｌは画面における水平方向のセル列である。
サステイン電極Ｘ，Ｙは、それぞれが透明導電膜４１と
金属膜（バス導体）４２とからなり、低融点ガラスから
なる厚さ３０μｍ程度の誘電体層１７で被覆されてい
る。誘電体層１７の表面にはマグネシア（ＭｇＯ）から
なる厚さ数千オングストロームの保護膜１８が設けられ
ている。アドレス電極Ａは、背面側のガラス基板２１の
内面を覆う下地層２２の上に配列されており、厚さ１０
μｍ程度の誘電体層２４によって被覆されている。誘電
体層２４の上には、高さ１５０μｍの平面視直線帯状の
隔壁２９が、各アドレス電極Ａの間に１つずつ設けられ
ている。これらの隔壁２９によって放電空間３０が行方
向にサブピクセル（単位発光領域）毎に区画され、且つ
放電空間３０の間隙寸法が規定されている。そして、ア
ドレス電極Ａの上方及び隔壁２９の側面を含めて背面側
の内面を被覆するように、カラー表示のためのＲ，Ｇ，
Ｂの３色の蛍光体層２８Ｒ，２８Ｇ，２８Ｂが設けられ
ている。３色の配置パターンは、１列のセルの発光色が
同一で且つ隣接する列どうしの発光色が異なるストライ
プパターンである。このストライプパターンによれば、
隔壁２９の配列間隙に蛍光体ペーストを落とし込むスク
リーン印刷を用いて効率的に蛍光体層２８Ｒ，２８Ｇ，
２８Ｂを形成することができる。

【００２３】放電空間３０には主成分のネオンにキセノ
ンを混合した放電ガスが充填されており（封入圧力は５
００Ｔｏｒｒ）、蛍光体層２８Ｒ，２８Ｇ，２８Ｂは放
電時にキセノンが放つ紫外線によって局部的に励起され
て発光する。表示の１ピクセル（画素）は行方向に並ぶ
３個のサブピクセルで構成される。各サブピクセル内の
構造体がセル（表示素子）である。隔壁２９の配置パタ
ーンがストライプパターンであることから、放電空間３
０のうちの各列に対応した部分は全ての行Ｌに跨がって
列方向に連続している。そのため、隣接する行Ｌどうし
の電極間隙（逆スリットと呼称されている）の寸法は各
行Ｌの面放電ギャップ（例えば８０〜１４０μｍの範囲
内の値）より十分に大きく、列方向の放電結合を防ぐこ
とのできる値（例えば４００〜５００μｍの範囲内の
値）に選定されている。

【００２４】図３はアドレスドライバ８９の構成図であ
る。アドレスドライバ８９は、シフトレジスタ８９１と
トライステート回路８９２とから構成されている。シフ
トレジスタ８９１には、アドレッシングに際して、１行
の走査毎にサブフィールドメモリ８４から１行分のＲ，
Ｇ，Ｂの各色のサブフィールドデータＤｓｆ−（Ｒ），
Ｄｓｆ−（Ｇ），Ｄｓｆ−（Ｂ）が入力される。このと
き、蛍光体層２８Ｒ，２８Ｇ，２８Ｂの配列に対応した
順序で行方向にデータが並ぶように、１セル分ずつ所定
順序（図ではＢ，Ｇ，Ｒ…）で各色のサブフィールドデ
ータＤｓｆ−（Ｒ），Ｄｓｆ−（Ｇ），Ｄｓｆ−（Ｂ）
がサブフィールドメモリ８４から読み出される。また、
後述のサステイン期間においては、本発明に係わるＧ，
Ｒの消去データＤＤＧ，ＤＤＲがサブフィールドメモリ
８４からシフトレジスタ８９１に転送される。消去デー
タＤＤＧは発光色がＧのセルで消去放電を生じさせるた
めのデータであり、消去データＤＤＲは発光色がＲのセ
ルで消去放電を生じさせるためのデータである。なお、
消去データＤＤＧ，ＤＤＲは表示内容に依存しない固定
データであるので、Ｇ，Ｒの各色について１ライン分の
消去データを転送する代わりに、シフトレジスタ８９１
の入力端子電圧をシフトクロックに同期させて２値制御
するようにしてもよい。

【００２５】トライステート回路８９２には、コントロ
ーラ８１から２ビットのアドレス制御信号Ｓ８９が入力
される。トライステート回路８９２は、アドレス制御信
号Ｓ８９の値が「０」のときには全てのアドレス電極Ａ
を強制的に接地状態とし、アドレス制御信号Ｓ８９の値
が「１」のときには全てのアドレス電極Ａを強制的にア
ドレス電位Ｖａにバイアスする。そして、アドレス制御
信号Ｓ８９の値が「２」のとき、トライステート回路８
９２は、シフトレジスタ８９１によってラッチされてい
る１行分のデータに応じて各アドレス電極Ａを接地状態
とし又はアドレス電位Ｖａにバイアスする。

【００２６】以下、プラズマ表示装置１におけるＰＤＰ
１の駆動方法を説明する。図４はフィールド構成と駆動
シーケンスの概要とを示す図である。例えばテレビジョ
ン映像の表示においては、２値の点灯制御によって階調
再現を行うために、従来から行われているように入力画
像である時系列の各フィールドｆ（符号の添字は表示順
位を表す）を例えば８個のサブフレームｓｆ１，ｓｆ
２，ｓｆ３，ｓｆ４，ｓｆ５，ｓｆ６，ｓｆ７，ｓｆ８
に分割する。言い換えれば、フレームＦを構成する各フ
ィールドｆを８個のサブフレームｓｆ１〜ｓｆ８の集合
に置き換える。ただし、コンピュータ出力などのノンイ
ンタレース形式の画像を再生する場合には、各フレーム
を８分割する。そして、これらサブフィールドｓｆ１〜
ｓｆ８における輝度の相対比率が１：２：４：８：１
６：３２：６４：１２８となるように重み付けをして各
サブフィールドｓｆ１〜ｓｆ８のサステインの最大発光
回数を設定する。サブフィールド単位の点灯／非点灯の
組合せでＲＧＢの各色毎に２５６段階の輝度設定を行う
ことができるので、表示可能な色の数は２５６³とな
る。なお、サブフィールドｓｆ１〜ｓｆ８を輝度の重み
の順に表示する必要はない。例えば重みの大きいサブフ
ィールドｓｆ８を表示期間の中間に配置するといった最
適化を行うことができる。

【００２７】各サブフィールドｓｆ１〜ｓｆ８に割り当
てるサブフィールド期間Ｔｓｆは、画面全体の帯電状態
を均一化するリセット期間ＴＲ、消去形式（図示の形
式）又は書込み形式でアドレッシングを行うアドレス期
間ＴＡ、及び階調レベルに応じた輝度を確保するために
点灯状態を維持するサステイン期間ＴＳからなる。各サ
ブフィールド期間Ｔｓｆにおいて、リセット期間ＴＲ及
びアドレス期間ＴＡの長さは輝度の重みに係わらず一定
であるが、サステイン期間ＴＳの長さは輝度の重みが大
きいほど長い。つまり、１つのフィールドｆに対応する
８つのサブフィールド期間Ｔｓｆの長さは互いに異な
る。

【００２８】リセット期間ＴＲにおいては、サステイン
電極Ｘに正極性の電圧パルスＰｒを印加する第１過程
と、サステイン電極Ｘに正極性の電圧パルスＰｒｘを印
加し且つサステイン電極Ｙに負極性の電圧パルスＰｒｙ
を印加する第２過程とによって、１つ前のサブフィール
ドにおいて点灯した“前回点灯セル”及び点灯しなかっ
た“前回非点灯セル”に所定の極性の壁電荷が形成され
る。なお、第１過程ではアドレス電極Ａを５０〜１２０
Ｖ程度の正電位にバイアスし、アドレス電極Ａとサステ
イン電極Ｘとの間の不要の放電を防止する。第２過程に
続いて、帯電の均一性を高めるため、サステイン電極Ｙ
に正極性の電圧パルスＰｒｓを印加して全てのセルで面
放電を生じさせる。この面放電によって帯電極性は反転
する。その後、電荷の消失を避けるため、サステイン電
極Ｙの電位を所定値まで緩やかに低減させる。

【００２９】アドレス期間ＴＡにおいては、先頭の行か
ら１行ずつ順に各行を選択し、該当するサステイン電極
Ｙに負極性のスキャンパルスＰｙを印加する。行の選択
と同時に、非点灯とすべきセル（今回非点灯セル）に対
応したアドレス電極Ａに対して正極性のアドレスパルス
Ｐａを印加する。選択された行におけるアドレスパルス
Ｐａの印加されたセルでは、サステイン電極Ｙとアドレ
ス電極Ａとの間で対向放電が起こって誘電体層１７の壁
電荷が消失する。アドレスパルスＰａの印加時点ではサ
ステイン電極Ｘの近傍には正極性の壁電荷が存在するの
で、その壁電圧でアドレスパルスＰａが打ち消され、サ
ステイン電極Ｘとアドレス電極Ａとの間では放電は起き
ない。このような消去形式のアドレッシングは、書込み
形式と違って電荷の再形成が不要であるので、高速化に
適している。１行当たりのアドレス時間は１．３μｓ程
度である。

【００３０】サステイン期間ＴＳにおいては、不要の放
電を防止するために基本的には全てのアドレス電極Ａを
正極性の電位にバイアスし、最初に全てのサステイン電
極Ｘに正極性のサステインパルスＰｓを印加する。その
後、サステイン電極Ｙとサステイン電極Ｘとに対して交
互にサステインパルスＰｓを印加する。本実施形態で
は、最終のサステインパルスＰｓはサステイン電極Ｙに
印加される。サステインパルスＰｓの印加によって、ア
ドレス期間ＴＡにおいて壁電荷の残されたセル（今回点
灯セル）で面放電が生じる。

【００３１】図５は本発明の駆動方法を示す波形図であ
る。本実施形態では、各サブフィールドｓｆ１〜Ｓｆ８
のサステイン期間ＴＳは、Ｒ，Ｇ，Ｂの各セルを発光さ
せる３色発光期間ＴＳ３、Ｒ，Ｂの各セルを発光させる
２色発光期間ＴＳ２、及びＢのセルのみを発光させる１
色発光期間ＴＳ１に分かれる。つまり、今回点灯セルの
点灯維持放電の回数は発光色によって異なり、Ｂが最も
多く、Ｒが２番目に多く、Ｇが最も少ない。３色の点灯
維持放電の回数の比は、８個のサブフィールドｓｆ１〜
Ｓｆ８で点灯させたときに、良好な白色を再現できるよ
うに、蛍光体層２８Ｒ，２８Ｇ，２８Ｂの発光特性に基
づいて適切に選定される。

【００３２】このようにＧ及びＲの点灯維持放電の回数
をＢよりも少なくするため、サステイン期間ＴＳの途中
で、Ｇ及びＲのセルを対象に壁電荷の消去が行われる。
すなわち、３色発光期間ＴＳ３の終了間際において、サ
ステイン電極ＹにサステインパルスＰｓを印加した後、
一旦、サステインパルスＰｓの印加を中断し、サステイ
ン電極Ｙに電荷消去のための負極性のパルスＰｄｙ（波
高値は−２０〜−１２０Ｖ）を印加する。このとき、Ｇ
のセルに対応したアドレス電極Ａについては正極性のバ
イアス状態（電位は５０〜１２０Ｖ）を保持し、他のア
ドレス電極Ａを接地状態とする。これにより、Ｇの今回
点灯セルにおいて、アドレス電極Ａとサステイン電極Ｙ
との間の対向放電が生じ、それがトリガーとなって面放
電が生じる。パルスＰｄｙの波高値を最小限に設定して
おけば、面放電で壁電荷が消失した後に電荷が再形成さ
れず、Ｇの今回点灯セルは無帯電状態となる。一方、
Ｒ，Ｂの各今回点灯セルでは、アドレス電極Ａを接地状
態とすることによってパルスＰｄｙが打ち消され、帯電
状態がそのまま保持される。したがって、２色発光期間
ＴＳにおいて全てのセルに対するサステインパルスＰｓ
の印加を再開すると、Ｇの今回点灯セルは点灯せず、
Ｒ，Ｂの各色の今回点灯セルが点灯する。

【００３３】また、２色発光期間ＴＳ２の終了間際にお
いて、サステイン電極ＹにサステインパルスＰｓを印加
した後、再びサステインパルスＰｓの印加を中断し、サ
ステイン電極ＹにパルスＰｄｙを印加する。このとき
は、Ｂのセルに対応したアドレス電極Ａを接地状態とす
る。これにより、Ｒの今回点灯セルで面放電が生じ、壁
電荷が消失する。Ｂの今回点灯セルでは、帯電状態がそ
のまま保持され、以後の１色発光期間ＴＳにおいてＢの
今回点灯セルのみが点灯する。

【００３４】図６はアドレスドライバ制御の第１例のタ
イムチャートである。コントローラ８１（図３参照）
は、サステイン期間ＴＳの開始時点で、不要の対向放電
を防止するため、アドレス制御信号Ｓ８９の値を「１」
として全てのアドレス電極Ａを強制的に正極性電位にバ
イアスする。その後、壁電荷の消去（ここでの対象はＧ
のセル）に際して、パルスＰｄｙの印加以前の最終のサ
ステインパルスＰｓの立下がり時点以後にアドレス制御
信号Ｓ８９の値を「０」として全てのアドレス電極Ａを
強制的に接地状態とする。そして、サステイン電極Ｙへ
のパルスＰｄｙの印加時点でアドレス制御信号Ｓ８９の
値を「２」とする。アドレッシングの終了からこの信号
切換えまでの期間内に、消去データＤＤＧをシフトレジ
スタ８９１に入力しておく。この場合の消去データＤＤ
Ｇは、Ｇのアドレス電極Ａをバイアスし且つＲ，Ｂのア
ドレス電極Ａを接地状態とするためのデータである。パ
ルスＰｄｙの印加の後、サステインパルスＰｓの印加の
再開に合わせて、再びアドレス制御信号Ｓ８９の値を
「１」として全てのアドレス電極Ａを強制的に正極性電
位にバイアスする。なお、Ｇのアドレス電極Ａについて
は、図中に鎖線で示すようにパルスＰｄｙの印加終了以
後において接地状態としてもよいが、全てのアドレス電
極Ａを強制的にバイアスする方が制御は簡単である。

【００３５】図７はアドレスドライバ制御の第２例のタ
イムチャートである。図７の例では、パルスＰｄｙの印
加の直前のサステインパルスＰｓの印加に際して、電荷
消去対象の色（ここではＧ）に対応したアドレス電極Ａ
を接地状態とする。すなわち、適切な消去データＤＤＧ
をシフトレジスタ８９１に入力しておき、サステインパ
ルスＰｓの印加とタイミングを合わせてアドレス制御信
号Ｓ８９の値を「１」から「２」へ切り換える。これに
より、後述のように点灯維持放電においてＧのアドレス
電極Ａの近傍に正極性の電荷が帯電し、トリガー放電が
生じ易くなる。その後、図６の例と同様に、一旦、全て
のアドレス電極Ａを接地状態とし、Ｇのアドレス電極Ａ
のみをバイアスして電荷消去のための放電を生じさせ、
再び全てのアドレス電極Ａを正電位にバイアスする。全
てのアドレス電極Ａを接地状態としている期間に、シフ
トレジスタ８９１のデータ内容を以前の消去データＤＤ
Ｇとは値が反転した消去データＤＤＧに入れ換える。

【００３６】図８は図７の駆動方法の帯電モデルを示す
図である。３色発光期間３において、サステイン電極
Ｘ，Ｙに交互にサステインパルスＰｓを印加することに
より、各色の今回点灯セルにおいて面放電Ｈ２が生じ、
サステイン電極Ｘ，Ｙの近傍の誘電体層１７に以前と反
対極性の壁電荷が帯電する。

【００３７】上述したとおり、サステイン電極Ｙに印加
する最終のサステインパルスＰｓ以外のサステインパル
スＰｓを印加するときには、不要の放電を防止するため
に全てのアドレス電極Ａが正電位Ｖａにバイアスされ
る。これに対して、最終のサステインパルスＰｓを印加
するときには、Ｇのアドレス電極Ａのみが接地状態とさ
れる。これにより、Ｇの今回点灯セルでは、アドレス電
極Ａの上部の誘電体層２４に正の壁電荷が帯電する。こ
の壁電荷は、パルスＰｄｙの印加に際して、印加電圧を
高め対向放電Ｈ１を起こり易くする。したがって、面放
電Ｈ２で壁電荷が消失した後の不要の電荷再形成を防ぐ
ために、パルスＰｄｙの波高値をより低くすることがで
きる。

【００３８】以上の実施形態によれば、Ｇ，Ｒ，Ｂの各
蛍光体層の発光輝度が異なる場合であっても、良好な白
色を再現することができるので、蛍光体材料及び蛍光体
ペーストの組成の選択の自由度が大きい。ただし、Ｒ，
Ｇ，Ｂの３色の放電回数が互いに異なる必要はなく、１
色の放電回数のみを他の２色より少なくしてもよい。

【００３９】上述の実施形態において、サステイン期間
ＴＳに電荷消去のために印加するパルスＰｄｙの波高値
をアドレス期間ＴＡに印加するスキャンパルスＰｙと同
一にすれば、駆動回路構成が簡単になる。パルスＰｄｙ
のパルス幅をスキャンパルスＰｙより長め（例えば３〜
１３μｓ）とすれば、トリガー放電の生起確率が高ま
り、より確実に不要の電荷を消去することができる。

【００４０】上述の実施形態においては、アドレス放電
による蛍光体の劣化を軽減するためにアドレスパルスＰ
ａを正極性と定めて他のパルスの極性を設定し、また、
片方のサステイン電極のみに正極性のサステインパルス
を印加するようにして駆動回路を簡単化した例を挙げた
が、これに限定されるものではない。つまり、印加電圧
の極性の変更は可能である。また、アドレッシングに例
示の消去形式に代えて書込み形式を採用してもよい。リ
セット期間ＴＲにおいて全面消去を行い、今回点灯セル
に壁電荷を帯電させる書込み形式のアドレッシングを行
う場合には、アドレッシングにおいて全てのサステイン
電極Ｙを負極性にバイアスし、走査対象行のアドレス電
極Ａのみに負極性のスキャンパルスＰｙを重畳させるよ
うにすれば、スキャンパルスＰｙの波高値を低くしてＹ
ドライバ８８の負担を軽減することができる。そして、
その場合に、サステイン期間ＴＳに電荷消去のために印
加するパルスＰｄｙの波高値をアドレッシング時のバイ
アス電位とすれば、回路構成が簡単になる。

【００４１】

【発明の効果】請求項１乃至請求項４の発明によれば、
蛍光体材料の選択の自由度を拡大し、輝度及び色純度の
向上を容易にすることができる。

【００４２】請求項２の発明によれば、サステイン期間
に電荷消去のために印加する電圧を低くし、駆動回路の
負担を軽減することができる。

【図面の簡単な説明】

【図１】本発明に係るプラズマ表示装置の構成図であ
る。

【図２】ＰＤＰの内部構造を示す斜視図である。

【図３】アドレスドライバの構成図である。

【図４】フィールド構成と駆動シーケンスの概要とを示
す図である。

【図５】本発明の駆動方法を示す波形図である。

【図６】アドレスドライバ制御の第１例のタイムチャー
トである。

【図７】アドレスドライバ制御の第２例のタイムチャー
トである。

【図８】図７の駆動方法の帯電モデルを示す図である。

【符号の説明】

１ＰＤＰＸサステイン電極（第１の電極）Ｙサステイン電極（第２の電極）Ａアドレス電極（第３の電極）２８Ｒ蛍光体層２８Ｇ蛍光体層２８Ｂ蛍光体層Ｒ，Ｇ，Ｂ発光色ＣセルＶｓ点灯維持電圧ＴＳサステイン期間Ｈ２面放電（点灯維持放電）Ｈ１対向放電（電荷消去のための放電）ｆフィールドｓｆ１〜８サブフィールド８０駆動ユニット（駆動回路）１００プラズマ表示装置。

Claims

【特許請求の範囲】

【請求項１】マトリクス表示の行を画定する第１及び第
２の電極と、列を画定する第３の電極と、発光色の異な
る３種の蛍光体層とを有し、列方向に隣接するセルどう
しの発光色が同一であるカラー表示用の面放電構造のＡ
Ｃ型ＰＤＰの駆動方法であって、前記第１及び第２の電極を用いて全てのセルに対して一
斉に点灯維持電圧を印加するサステイン期間の途中で、
前記第２の電極と発光色別に選択した列の前記第３の電
極との間で電荷消去のための放電を生じさせることによ
って、少なくとも第１の発光色のセルにおける点灯維持
放電の回数を他の発光色のセルよりも少なくすることを
特徴とするＡＣ型ＰＤＰの駆動方法。
【請求項２】前記電荷消去のための放電を生じさせる以
前の点灯維持放電において、選択した列の前記第３の電
極の近傍を当該電荷消去のための放電に寄与する極性に
帯電させる請求項１記載のＡＣ型ＰＤＰの駆動方法。
【請求項３】１フィールドを輝度の重みの異なる複数の
サブフィールドで構成し、サブフィールド毎にサステイ
ン期間を割り当ててカラー表示を行うにあたって、輝度
の重みの降順に選択した１以上のサブフィールドのサス
テイン期間において、前記電荷消去のための放電を生じ
させる請求項１又は請求項２記載のＡＣ型ＰＤＰの駆動
方法。
【請求項４】マトリクス表示の行を画定する第１及び第
２の電極と、列を画定する第３の電極と、発光色の異な
る３種の蛍光体層とを有し、列方向に隣接するセルどう
しの発光色が同一であるカラー表示用の面放電構造のＡ
Ｃ型のＰＤＰと、請求項１乃至請求項３のいずれかに記載のＡＣ型ＰＤＰ
の駆動方法を適用したシーケンスの電圧印加を前記ＰＤ
Ｐに対して行う駆動回路と、を備えたことを特徴とする
プラズマ表示装置。