KR20030045960A - 정확한 색온도 및 색좌표를 얻기 위한 플라즈마디스플레이 패널의 구동 방법 - Google Patents

정확한 색온도 및 색좌표를 얻기 위한 플라즈마디스플레이 패널의 구동 방법 Download PDF

Info

Publication number
KR20030045960A
KR20030045960A KR1020010075891A KR20010075891A KR20030045960A KR 20030045960 A KR20030045960 A KR 20030045960A KR 1020010075891 A KR1020010075891 A KR 1020010075891A KR 20010075891 A KR20010075891 A KR 20010075891A KR 20030045960 A KR20030045960 A KR 20030045960A
Authority
KR
South Korea
Prior art keywords
display
discharge
electrode lines
time
sub
Prior art date
Application number
KR1020010075891A
Other languages
English (en)
Inventor
이주열
강경호
홍대영
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020010075891A priority Critical patent/KR20030045960A/ko
Publication of KR20030045960A publication Critical patent/KR20030045960A/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/292—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
    • G09G3/2922—Details of erasing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

본 발명은, 단위 프레임이 복수의 서브-필드들로 분할되고, 각각의 서브-필드에서 초기화, 어드레싱 및 디스플레이-방전 단계들이 수행되며, 초기화 단계에서 모든 디스플레이 셀들의 상태가 균일하게 조성되고, 어드레싱 단계에서 선택된 디스플레이 셀들에 소정 전압의 벽전하들을 형성하며, 어드레싱 단계에서 벽전하들이 형성된 디스플레이 셀들의 디스플레이-방전이 디스플레이-방전 단계에서 소정의 시간 동안 수행되어, 각 서브-필드의 디스플레이-방전 시간에 따라 시분할 방식으로 계조 디스플레이가 수행되는 플라즈마 디스플레이 패널의 구동 방법이다. 여기서, 각 서브-필드의 디스플레이-방전 시간의 종료 시점이 상기 각 디스플레이 셀로부터의 출사 색상에 따라 다르게 설정된다.

Description

정확한 색온도 및 색좌표를 얻기 위한 플라즈마 디스플레이 패널의 구동 방법{Method for driving plasma display panel to acquire accurate color temperature and color coordinate}
본 발명은, 플라즈마 디스플레이 패널의 구동 방법에 관한 것으로서, 보다 상세하게는, 단위 프레임이 복수의 서브-필드들로 분할되고, 각 서브-필드의 디스플레이-방전 시간에 따라 시분할 방식으로 계조 디스플레이가 수행되는 플라즈마 디스플레이 패널의 구동 방법에 관한 것이다.
도 1은 통상적인 3-전극 면방전 방식의 플라즈마 디스플레이 패널의 구조를 보여준다. 도 2는 도 1의 패널의 한 디스플레이 셀의 예를 보여준다. 도 1 및 2를 참조하면, 통상적인 면방전 플라즈마 디스플레이 패널(1)의 앞쪽 및 뒤쪽 글라스 기판들(10, 13) 사이에는, 어드레스 전극 라인들(AR1, ..., ABm), 유전체층(11,15), Y 전극 라인들(Y1, ..., Yn), X 전극 라인들(X1, ..., Xn), 형광체(16), 격벽(17) 및 보호층으로서의 일산화마그네슘(MgO)층(12)이 마련되어 있다.
어드레스 전극 라인들(AR1, ..., ABm)은 뒤쪽 글라스 기판(13)의 앞쪽에 일정한 패턴으로 형성된다. 하부 유전체층(15)은 어드레스 전극 라인들(AR1, ..., ABm)의 앞쪽에서 전면(全面) 도포된다. 하부 유전체층(15)의 앞쪽에는 격벽(17)들이 어드레스 전극 라인들(AR1, ..., ABm)과 평행한 방향으로 형성된다. 이 격벽(17)들은 각 디스플레이 셀의 방전 영역을 구획하고 각 디스플레이 셀 사이의 광학적 간섭(cross talk)을 방지하는 기능을 한다. 형광체(16)는, 격벽(17)들 사이에 도포된다.
X 전극 라인들(X1, ..., Xn)과 Y 전극 라인들(Y1, ..., Yn)은 어드레스 전극 라인들(AR1, ..., ABm)과 직교되도록 앞쪽 글라스 기판(10)의 뒤쪽에 일정한 패턴으로 형성된다. 각 교차점은 상응하는 디스플레이 셀을 설정한다. 각 X 전극 라인(X1, ..., Xn)과 각 Y 전극 라인(Y1, ..., Yn)은 ITO(Indium Tin Oxide) 등과 같은 투명한 도전성 재질의 투명 전극 라인(도 2의 Xna, Yna)과 전도도를 높이기 위한 금속 전극 라인(도 2의 Xnb, Ynb)이 결합되어 형성된다. 앞쪽 유전체층(11)은 X 전극 라인들(X1, ..., Xn)과 Y 전극 라인들(Y1, ..., Yn)의 뒤쪽에 전면(全面) 도포되어 형성된다. 강한 전계로부터 패널(1)을 보호하기 위한 보호층(12) 예를 들어,일산화마그네슘(MgO)층은 앞쪽 유전체층(11)의 뒤쪽에 전면 도포되어 형성된다. 방전 공간(14)에는 플라즈마 형성용 가스가 밀봉된다.
도 3은 도 1의 플라즈마 디스플레이 패널(1)의 통상적인 구동 장치를 보여준다. 도 3을 참조하면, 플라즈마 디스플레이 패널(1)의 통상적인 구동 장치는 영상 처리부(66), 제어부(62), 어드레스 구동부(63), X 구동부(64) 및 Y 구동부(65)를 포함한다. 영상 처리부(66)는 외부 아날로그 영상 신호를 디지털 신호로 변환하여 내부 영상 신호 예를 들어, 각각 8 비트의 적색(R), 녹색(G) 및 청색(B) 영상 데이터, 클럭 신호, 수직 및 수평 동기 신호들을 발생시킨다. 제어부(62)는 영상 처리부(66)로부터의 내부 영상 신호에 따라 구동 제어 신호들(SA, SY, SX)을 발생시킨다. 어드레스 구동부(63)는, 제어부(62)로부터의 구동 제어 신호들(SA, SY, SX)중에서 어드레스 신호(SA)를 처리하여 표시 데이터 신호를 발생시키고, 발생된 표시 데이터 신호를 어드레스 전극 라인들에 인가한다. X 구동부(64)는 제어부(62)로부터의 구동 제어 신호들(SA, SY, SX)중에서 X 구동 제어 신호(SX)를 처리하여 X 전극 라인들에 인가한다. Y 구동부(65)는 제어부(62)로부터의 구동 제어 신호들(SA, SY, SX)중에서 Y 구동 제어 신호(SY)를 처리하여 Y 전극 라인들에 인가한다.
도 4는 도 1의 플라즈마 디스플레이 패널의 Y 전극 라인들에 대한 통상적인 어드레스-디스플레이 분리(Address-Display Separation) 구동 방법을 보여준다. 도 4를 참조하면, 단위 프레임은 시분할 계조 디스플레이를 실현하기 위하여 8 개의 서브필드들(SF1, ..., SF8)로 분할된다. 또한, 각 서브필드(SF1, ..., SF8)는 어드레스 주기(A1, ..., A8)와 디스플레이-방전 주기(S1, ..., S8)로 분할된다.
각 어드레스 주기(A1, ..., A8)에서는 리셋팅 및 어드레싱 단계들이 수행된다. 리셋팅 단계는, 모든 디스플레이 셀들의 전하들의 분포가 균일해짐과 동시에 다음 단계에서 수행될 어드레싱에 적합해지도록 하는 단계이다. 어드레싱 단계에서는, 어드레스 전극 라인들(도 1의 A1, ..., Am)에 표시 데이터 신호가 인가됨과 동시에 각 Y 전극 라인(도 1의 Y1, ..., Yn)에 상응하는 주사 펄스가 순차적으로 인가된다. 이에 따라 주사 펄스가 인가되는 동안에 높은 레벨의 표시 데이터 신호가 인가되면 상응하는 방전셀에서 어드레스 방전에 의하여 벽전하들이 형성되며, 그렇지 않은 방전셀에서는 벽전하들이 형성되지 않는다.
각 디스플레이-방전 주기(S1, ..., S8)에서는, 모든 Y 전극 라인들(Y1, ..., Yn)과 모든 X 전극 라인들(도 1의 X1, ..., Xn)에 디스플레이-방전용 펄스가 교호하게 인가되어, 상응하는 어드레스 주기(A1, ..., A8)에서 벽전하들이 형성된 방전셀들에서 표시 방전을 일으킨다. 따라서 플라즈마 디스플레이 패널의 휘도는 단위 프레임에서 차지하는 디스플레이-방전 주기(S1, ..., S8)의 길이에 비례한다. 단위 프레임에서 차지하는 디스플레이-방전 주기(S1, ..., S8)의 길이는 255T(T는 단위 시간)이다. 따라서 단위 프레임에서 한 번도 표시되지 않은 경우를 포함하여 256 계조로써 표시할 수 있다.
여기서, 제1 서브필드(SF1)의 디스플레이-방전 주기(S1)에는 20에 상응하는 시간(1T)이, 제2 서브필드(SF2)의 디스플레이-방전 주기(S2)에는 21에 상응하는 시간(2T)이, 제3 서브필드(SF3)의 디스플레이-방전 주기(S3)에는 22에 상응하는 시간(4T)이, 제4 서브필드(SF4)의 디스플레이-방전 주기(S4)에는 23에 상응하는 시간(8T)이, 제5 서브필드(SF5)의 디스플레이-방전 주기(S5)에는 24에 상응하는 시간(16T)이, 제6 서브필드(SF6)의 디스플레이-방전 주기(S6)에는 25에 상응하는 시간(32T)이, 제7 서브필드(SF7)의 디스플레이-방전 주기(S7)에는 26에 상응하는 시간(64T)이, 그리고 제8 서브필드(SF8)의 디스플레이-방전 주기(S8)에는 27에 상응하는 시간(128T)이 각각 설정된다.
이에 따라, 8 개의 서브필드들중에서 표시될 서브필드를 적절히 선택하면, 어느 서브필드에서도 표시되지 않는 0(영) 계조를 포함하여 모두 256 계조의 표시가 수행될 수 있음을 알 수 있다.
도 5는 도 1의 플라즈마 디스플레이 패널의 Y 전극 라인들에 대한 통상적인 어드레스-디스플레이 동시(Address While Display) 구동 방법을 보여준다. 도 5를 참조하면, 단위 프레임은 시분할 계조 표시를 위하여 8 개의 서브-필드들(SF1, ..., SF8)로 구분된다. 여기서, 각 단위 서브-필드는 구동되는 Y 전극 라인들(Y1, ...,Yn)을 기준으로 서로 중첩되어 단위 프레임을 구성한다. 따라서, 모든 시점에서 모든 서브-필드들(SF1, ..., SF8)이 존재하므로, 각 어드레스 단계의 수행을 위하여 각 디스플레이 방전용 펄스 사이에 어드레스용 시간 슬롯이 설정된다.
각 서브-필드에서는 리셋, 어드레스 및 디스플레이 방전 단계들이 수행되고, 각 서브-필드에 할당되는 시간은 계조에 상응하는 디스플레이 방전 시간에 의하여 결정된다. 예를 들어, 8 비트 영상 데이터로써 프레임 단위로 256 계조를 표시하는 경우에 단위 프레임(일반적으로 1/60초)이 256 단위 시간으로 이루어진다면, 최하위 비트(Least Significant Bit)의 영상 데이터에 따라 구동되는 제1 서브-필드(SF1)는 1(20) 단위 시간, 제2 서브-필드(SF2)는 2(21) 단위 시간, 제3 서브-필드(SF3)는 4(22) 단위 시간, 제4 서브-필드(SF4)는 8(23) 단위 시간, 제5 서브-필드(SF5)는 16(24) 단위 시간, 제6 서브-필드(SF6)는 32(25) 단위 시간, 제7 서브-필드(SF7)는 64(26) 단위 시간, 그리고 최상위 비트(Most Significant Bit)의 영상 데이터에 따라 구동되는 제8 서브-필드(SF8)는 128(27) 단위 시간을 각각 가진다. 즉, 각 서브-필드들에 할당된 단위 시간들의 합은 255 단위 시간이므로, 255 계조 표시가 가능하며, 여기에 어느 서브-필드에서도 디스플레이 방전이 되지 않는 계조를 포함하면 256 계조 표시가 가능하다.
위와 같은 플라즈마 디스플레이 패널의 구동에 있어서, 어드레스 전극 라인들(AR1, ..., ABm) 위에 형성된 형광체(도 1의 16)의 각 색상 즉, 적색, 녹색 및 청색이 동일한 구동 조건에서도 서로 다른 휘도 특성을 가진다. 도 6은 플라즈마 디스플레이 패널의 방전 횟수에 대한 각 색상의 휘도의 특성을 보여준다. 도 6에서, 참조 부호BR은 적색 휘도 변화율을,BG는 녹색 휘도 변화율을,BB는 청색 휘도 변화율을, 그리고N은 디스플레이-주기에서의 방전 횟수 변화율을 가리킨다. 도 6을 참조하면, 공지된 바와 같이, 동일한 방전 횟수에서 녹색의 휘도가 가장 높고 청색의 휘도가 가장 낮음을 알 수 있다. 이와 같은 차이점은 각 색상 자체의 고유한 색온도 및 색좌표와 관련된 사항이므로 문제가 되지 않는다. 하지만, 디스플레이에서 문제가 되는 것은, 디스플레이-주기에서의 방전 횟수가 많아질수록 3 가지 각 색상(적색, 녹색 및 청색)의 휘도의 차이가 점점 좁혀짐에 따라, 상기 3 가지 색상들의 계조 조합으로 인하여 구현되는 임의의 계조 색상의 색온도 및 색좌표가 틀려진다는 점이다.
보다 상세하게는, 방전 횟수가 많아질수록, 동일한 방전 횟수 변화율(N)에 대한 3 가지 각 색상(적색, 녹색 및 청색)의 휘도의 변화율(BR,BG,BB)이 서로 다르다는 문제점이 대두된다. 즉, 방전 횟수가 많아질수록 청색의 휘도가 상대적으로 높아지고, 녹색의 휘도가 상대적으로 낮아진다. 이에 따라, 방전 횟수가 많아질수록 상기 3 가지 색상들의 계조 조합으로 인하여 구현되는 임의의 계조 색상의 색온도 및 색좌표가 틀려지므로, 디스플레이의 재현성(再現性)이 떨어진다.
상기와 같은 문제점을 개선하기 위하여 종래에는, 상기 각 색상(적색, 녹색 및 청색)의 최대 계조수를 서로 달리하는 방안이 강구된 바 있다. 즉, 녹색의 최대 계조수를 가장 많이, 그리고 청색의 최대 계조수를 가장 적게 하는 것이다. 하지만, 이와 같은 방법에 의하면, 디스플레이의 재현성(再現性)을 높이는 대신에 계조 디스플레이의 범위가 좁아진다는 문제점이 발생한다.
본 발명의 목적은, 플라즈마 디스플레이 패널의 구동 방법에 있어서, 계조 디스플레이의 범위를 좁히지 않으면서도 색온도 및 색좌표를 보정하여, 디스플레이의 재현성(再現性)을 높일 수 있는 방법을 제공하는 것이다.
도 1은 통상적인 3-전극 면방전 방식의 플라즈마 디스플레이 패널의 구조를 보여주는 내부 사시도이다.
도 2는 도 1의 패널의 한 디스플레이 셀의 예를 보여주는 단면도이다.
도 3은 도 1의 플라즈마 디스플레이 패널의 통상적인 구동 장치를 보여주는 블록도이다.
도 4는 도 1의 플라즈마 디스플레이 패널의 Y 전극 라인들에 대한 통상적인 어드레스-디스플레이 분리(Address-Display Separation) 구동 방법을 보여주는 타이밍도이다.
도 5는 도 1의 플라즈마 디스플레이 패널의 Y 전극 라인들에 대한 통상적인 어드레스-디스플레이 동시(Address While Display) 구동 방법을 보여주는 타이밍도이다.
도 6은 플라즈마 디스플레이 패널의 방전 횟수에 대한 휘도의 특성을 보여주는 그래프이다.
도 7은 본 발명에 따른 어드레스-디스플레이 분리(Address-DisplaySeparation) 구동 방법을 보여주는 타이밍도이다.
도 8은 본 발명에 따른 어드레스-디스플레이 동시(Address While Display) 구동 방법을 보여주는 타이밍도이다.
도 9는 도 7의 어드레스-디스플레이 분리(Address-Display Separation) 구동 방법에 따라 도 1의 플라즈마 디스플레이 패널의 각 전극 라인들에 인가되는 신호들의 제1 실시예를 보여주는 타이밍도이다.
도 10은 도 7의 어드레스-디스플레이 분리(Address-Display Separation) 구동 방법에 따라 도 1의 플라즈마 디스플레이 패널의 각 전극 라인들에 인가되는 신호들의 제2 실시예를 보여주는 타이밍도이다.
도 11은 도 8의 어드레스-디스플레이 동시(Address While Display) 구동 방법에 따라 도 1의 플라즈마 디스플레이 패널의 각 전극 라인들에 인가되는 신호들을 보여주는 타이밍도이다.
<도면의 주요 부분에 대한 부호의 설명>
1...플라즈마 디스플레이 패널, 10...앞쪽 글라스 기판,
11, 15...유전체층, 12...보호층,
13...뒤쪽 글라스 기판, 14...방전 공간,
16...형광체, 17...격벽,
X1, ..., Xn...X 전극 라인, Y1, ..., Yn...Y 전극 라인,
AR1, ..., ABm...어드레스 전극 라인, Xna, Yna...투명 전극 라인,
Xnb, Ynb...금속 전극 라인, SF1, ...SF8...서브-필드,
SY...Y 구동 제어 신호, SX...X 구동 제어 신호,
SA...어드레스 구동 제어 신호, 62...논리 제어부,
63...어드레스 구동부, 64...X 구동부,
65...Y 구동부, 66...영상 처리부.
BR...적색 휘도 변화율,BG...녹색 휘도 변화율,
BB...청색 휘도 변화율,N...방전 횟수 변화율.
상기 목적을 이루기 위한 본 발명은, 단위 프레임이 복수의 서브-필드들로 분할되고, 상기 각각의 서브-필드에서 초기화, 어드레싱 및 디스플레이-방전 단계들이 수행되며, 상기 초기화 단계에서 모든 디스플레이 셀들의 상태가 균일하게 조성되고, 상기 어드레싱 단계에서 선택된 디스플레이 셀들에 소정 전압의 벽전하들을 형성하며, 상기 어드레싱 단계에서 벽전하들이 형성된 디스플레이 셀들의 디스플레이-방전이 상기 디스플레이-방전 단계에서 소정의 시간 동안 수행되어, 상기 각 서브-필드의 디스플레이-방전 시간에 따라 시분할 방식으로 계조 디스플레이가 수행되는 플라즈마 디스플레이 패널의 구동 방법이다. 여기서, 상기 각 서브-필드의 디스플레이-방전 시간의 종료 시점이 상기 각 디스플레이 셀로부터의 출사 색상에 따라 다르게 설정된다.
본 발명의 상기 구동 방법에 의하면, 동일한 서브-필드에서 각 디스플레이 셀로부터 출사되는 빛의 휘도가 그 색상에 따라 서로 달라진다. 이에 따라, 방전 횟수가 많아질수록 상기 각 색상의 휘도가 균일하게 변하지 못함을 보정할 수 있으므로, 계조 디스플레이의 범위를 좁히지 않으면서도 색온도 및 색좌표를 보정하여, 디스플레이의 재현성(再現性)을 높일 수 있다.
이하, 본 발명에 따른 바람직한 실시예가 상세히 설명된다.
도 7은 본 발명에 따른 어드레스-디스플레이 분리(Address-Display Separation) 구동 방법을 보여준다. 도 7에서 도 4와 동일한 참조 부호는 동일한 기능의 대상을 가리킨다.
도 7을 참조하면, 단위 프레임은 복수의 서브-필드들(SF1, ..., SF8)로 분할된다. 각각의 서브-필드(SF1, ..., SF8)에서는 초기화, 어드레싱 및 디스플레이-방전 단계들이 수행된다. 도 7에서 참조 부호들 A1, ..., A8은 초기화 및 어드레싱 단계들이 수행되는 어드레싱 주기들을 가리킨다. 참조 부호들 S1, ..., S8은 디스플레이-방전 단계들이 수행되는 디스플레이-방전 주기들을 가리킨다. 초기화 단계에서는 모든 디스플레이 셀들의 상태가 균일하게 조성된다. 어드레싱 단계에서는 선택된 디스플레이 셀들에 소정 전압의 벽전하들이 형성된다. 어드레싱 단계에서 벽전하들이 형성된 디스플레이 셀들의 디스플레이-방전이 상응하는 디스플레이-방전 주기(S1, ..., S8)에서 소정의 시간 동안 수행되어, 각 서브-필드의 디스플레이-방전 시간에 따라 시분할 방식으로 계조 디스플레이가 수행된다.
여기서, 상대적으로 긴 디스플레이-방전 주기들(S6, S7, S8)에 대하여, 상응하는 디스플레이-방전 시간의 종료 시점이 각 디스플레이 셀로부터의 출사 색상 즉, 적색, 녹색 및 청색에 따라 다르게 설정된다. 보다 상세하게는, 제6, 제7 및 제8 서브-필드들(SF6, SF7, SF8)의 디스플레이-방전 주기들(S6, S7, S8)에서는, 선택된 녹색 디스플레이 셀들로부터의 디스플레이-방전 시간들(32TG, 64TG, 128TG)이 가장 길게 설정되고, 선택된 청색 디스플레이 셀들로부터의 디스플레이-방전 시간들(32TB, 64TB, 128TB)이 가장 짧게 설정된다.
위와 같은 본 발명에 따른 어드레스-디스플레이 분리(Address-Display Separation) 구동 방법에 의하면, 동일한 서브-필드에서 각 디스플레이 셀로부터 출사되는 빛의 휘도가 그 색상에 따라 서로 달라진다. 이에 따라, 방전 횟수가 많아질수록 상기 각 색상의 휘도가 균일하게 변하지 못함을 보정할 수 있으므로, 계조 디스플레이의 범위를 좁히지 않으면서도 색온도 및 색좌표를 보정하여, 디스플레이의 재현성(再現性)을 높일 수 있다.
도 8은 본 발명에 따른 어드레스-디스플레이 동시(Address While Display) 구동 방법을 보여준다. 도 8에서 도 5와 동일한 참조 부호는 동일한 기능의 대상을 가리킨다.
도 8을 참조하면, 단위 프레임은 복수의 서브-필드들(SF1, ..., SF8)로 분할된다. 각각의 서브-필드(SF1, ..., SF8)에서는, 디스플레이-방전 단계들이 모든 XY 전극 라인쌍들에 대하여 지속적으로 수행되는 과정에서 초기화 및 어드레싱 단계들이 각각의 XY 전극 라인쌍에 대하여 순차적으로 수행된다. 초기화 단계에서는 각각의 XY 전극 라인쌍의 모든 디스플레이 셀들의 상태가 균일하게 조성된다. 어드레싱 단계에서는 각각의 XY 전극 라인쌍의 디스플레이 셀들중에서 선택된 디스플레이 셀들에 소정 전압의 벽전하들이 형성된다. 어드레싱 단계에서 벽전하들이 형성된 디스플레이 셀들의 디스플레이-방전이 상응하는 서브-필드(SF1, ..., SF8)의 디스플레이-방전 주기에서 소정의 시간 동안 수행되어, 각 서브-필드의 디스플레이-방전 시간에 따라 시분할 방식으로 계조 디스플레이가 수행된다.
여기서, 상대적으로 긴 서브-필드들(SF6, SF7, SF8)의 디스플레이-방전 주기들에 대하여, 상응하는 디스플레이-방전 시간의 종료 시점이 각 디스플레이 셀로부터의 출사 색상 즉, 적색, 녹색 및 청색에 따라 다르게 설정된다. 보다 상세하게는, 제6, 제7 및 제8 서브-필드들(SF6, SF7, SF8)의 디스플레이-방전 주기들에서는, 선택된 녹색 디스플레이 셀들로부터의 디스플레이-방전 시간들(32TG, 64TG, 128TG)이 가장 길게 설정되고, 선택된 청색 디스플레이 셀들로부터의 디스플레이-방전 시간들(32TB, 64TB, 128TB)이 가장 짧게 설정된다.
위와 같은 본 발명에 따른 어드레스-디스플레이 동시(Address While Display) 구동 방법에 의하면, 동일한 서브-필드에서 각 디스플레이 셀로부터 출사되는 빛의 휘도가 그 색상에 따라 서로 달라진다. 이에 따라, 방전 횟수가 많아질수록 상기 각 색상의 휘도가 균일하게 변하지 못함을 보정할 수 있으므로, 계조 디스플레이의 범위를 좁히지 않으면서도 색온도 및 색좌표를 보정하여, 디스플레이의 재현성(再現性)을 높일 수 있다.
도 9는 도 7의 어드레스-디스플레이 분리(Address-Display Separation) 구동 방법에 따라 도 1의 플라즈마 디스플레이 패널의 각 전극 라인들에 인가되는 신호들의 제1 실시예를 보여준다. 도 9에서 도 7과 동일한 참조 부호는 동일한 기능의 대상을 가리킨다. 도 9에서 참조 부호 SX1, ..., SXn은 X 전극 라인들(도 1의 X1, ..., Xn)에 인가되는 구동 신호들을, SY1, ..., SYn은 Y 전극 라인들(도 1의 Y1, ..., Yn)에 인가되는 구동 신호들을, SAR1..m은 적색용 어드레스 전극 라인들(도 1의 AR1, ..., ARm)에 인가되는 구동 신호들을, SAG1..m은 녹색용 어드레스 전극 라인들(도 1의 AG1, ..., AGm)에 인가되는 구동 신호들을, 그리고 SAB1..m은 청색용 어드레스 전극 라인들(도 1의 AB1, ..., ABm)에 인가되는 구동 신호들을 가리킨다.
도 9를 참조하면, 제6 서브-필드(SF6)의 디스플레이-방전 주기(S6)의 후반부의 제1 시간(t1 ~ t2)에 있어서, 모든 Y 전극 라인들(Y1, ..., Yn)에 소거용 부극성 전압(VE)이 짧게 인가됨과 동시에 모든 청색용 어드레스 전극 라인들(AB1, ..., ABm)에 소거용 정극성 전압(VA)이 짧게 인가된다. 이와 같이 모든 Y 전극 라인들(Y1, ..., Yn)과 청색용 어드레스 전극 라인들(AB1, ..., ABm) 사이에 짧은 펄스폭의 소거용 전압(VE+VA)이 인가됨에 의하여, 모든 청색 디스플레이 셀들의 벽전하들이 소거된다. 이어서, 모든 X 전극 라인들(X1, ..., Xn)에 정극성의 디스플레이-방전 전압(VS)이 인가됨에 의하여 선택되었던 적색 및 녹색 디스플레이 셀들에서 디스플레이-방전이 일어난다. 여기서, 모든 청색 디스플레이 셀들은 그 벽전하들이 소거된 상태이므로 디스플레이-방전이 일어나지 않는다. 이에 따라, 제6 서브-필드(SF6)에서 모든 청색 디스플레이 셀들의 디스플레이-방전 시간의 종료 시점은 t1 시점이 된다.
제6 서브-필드(SF6)의 디스플레이-방전 주기(S6)의 후반부의 제2 시간(t2 ~ t3)에서도 모든 Y 전극 라인들(Y1, ..., Yn)에 정극성의 디스플레이-방전 전압(VS)이 인가됨에 의하여 선택되었던 적색 및 녹색 디스플레이 셀들에서 디스플레이-방전이 일어난다.
제6 서브-필드(SF6)의 디스플레이-방전 주기(S6)의 후반부의 제3 시간(t3 ~ t4)에 있어서, 모든 Y 전극 라인들(Y1, ..., Yn)에 소거용 부극성 전압(VE)이 짧게 인가됨과 동시에 모든 적색용 어드레스 전극 라인들(AR1, ..., ARm)에 소거용 정극성 전압(VA)이 짧게 인가된다. 이와 같이 모든 Y 전극 라인들(Y1, ..., Yn)과 적색용 어드레스 전극 라인들(AR1, ..., ARm) 사이에 짧은 펄스폭의 소거용 전압(VE+VA)이 인가됨에 의하여, 모든 적색 디스플레이 셀들의 벽전하들이 소거된다. 이어서, 모든 X 전극 라인들(X1, ..., Xn)에 정극성의 디스플레이-방전 전압(VS)이 인가됨에 의하여 선택되었던 녹색 디스플레이 셀들에서 디스플레이-방전이 일어난다. 여기서, 모든 청색 및 적색 디스플레이 셀들은 그 벽전하들이 소거된 상태이므로 디스플레이-방전이 일어나지 않는다. 이에 따라, 제6 서브-필드(SF6)에서 모든 적색 디스플레이셀들의 디스플레이-방전 시간의 종료 시점은 t3 시점이 된다.
제6 서브-필드(SF6)의 디스플레이-방전 주기(S6)의 후반부의 제4 시간(t4 ~ t5)에서도 모든 Y 전극 라인들(Y1, ..., Yn)에 정극성의 디스플레이-방전 전압(VS)이 인가됨에 의하여 선택되었던 녹색 디스플레이 셀들에서 디스플레이-방전이 일어난다. 여기서, t6 시점에서는 제7 서브-필드(SF7)의 리셋 및 어드레스 주기(A7)가 이어지므로, 모든 녹색 디스플레이 셀들의 디스플레이-방전 시간의 종료 시점은 t5 시점이 된다.
위에서 설명한 바와 같이, 상대적으로 긴 디스플레이-방전 주기들(S6, S7, S8)에 대하여, 상응하는 디스플레이-방전 시간의 종료 시점이 각 디스플레이 셀로부터의 출사 색상 즉, 적색, 녹색 및 청색에 따라 다르게 설정되므로, 동일한 서브-필드에서 각 디스플레이 셀로부터 출사되는 빛의 휘도가 그 색상에 따라 서로 달라진다. 이에 따라, 방전 횟수가 많아질수록 상기 각 색상의 휘도가 균일하게 변하지 못함을 보정할 수 있으므로, 계조 디스플레이의 범위를 좁히지 않으면서도 색온도 및 색좌표를 보정하여, 디스플레이의 재현성(再現性)을 높일 수 있다.
제7 서브-필드(SF7)의 t5 ~ t6 시간에는, X 전극 라인들(X1, ..., Xn)에 인가되는 전압을 접지 전압(GND)으로부터 제1 전압(VS) 예를 들어, 190 볼트(V)까지 지속적으로 상승시킨다. 여기서, Y 전극 라인들(Y1, ..., Yn)과 어드레스 전극 라인들(AR1, AG1, ..., AGm, ABm)에는 접지 전압(GND)이 인가된다. 이에 따라, X 전극 라인들(X1, ..., Xn)과 Y 전극 라인들(Y1, ..., Yn) 사이, 및 X 전극 라인들(X1, ..., Xn)과 어드레스 전극 라인들(AR1, AG1, ..., AGm, ABm) 사이에 약한 방전이 일어나면서 X 전극 라인들(X1, ..., Xn) 주위에 제2 극성 즉, 음극성의 벽전하들이 형성된다. 또한, 이와 같은 방전 과정에서 양극성 및 음극성의 공간 전하들이 모든 방전 셀들에 형성된다.
t6 ~ t7 시간에는, Y 전극 라인들(Y1, ..., Yn)에 인가되는 전압이 제1 전압(VS)보다 훨씬 더 높은 제2 전압(VBYP) 예를 들어, 400 볼트(V)까지 지속적으로 상승된다. 여기서, X 전극 라인들(X1, ..., Xn)과 어드레스 전극 라인들(AR1, AG1, ..., AGm, ABm)에는 접지 전압(GND)이 인가된다. 이에 따라, Y 전극 라인들(Y1, ..., Yn)과 X 전극 라인들(X1, ..., Xn) 사이에 약한 방전이 일어나는 한편, Y 전극 라인들(Y1, ..., Yn)과 어드레스 전극 라인들(AR1, AG1, ..., AGm, ABm) 사이에 더욱 약한 방전이 일어난다. 여기서, Y 전극 라인들(Y1, ..., Yn)과 어드레스 전극 라인들(AR1, AG1, ..., AGm, ABm) 사이의 방전보다 Y 전극 라인들(Y1, ..., Yn)과 X 전극 라인들(X1, ..., Xn) 사이의 방전이 더 강해지는 이유는, t5 ~ t6 시간에서의 구동에 의하여 X 전극 라인들(X1, ..., Xn) 주위에 음극성의 벽전하들이 형성되어 있기 때문이다. 이에 따라, Y 전극 라인들(Y1, ..., Yn) 주위에는 음극성 벽전하들이 많이 형성되고, X 전극 라인들(X1, ..., Xn) 주위에는 정극성의 벽전하들이 형성되며, 어드레스 전극 라인들(AR1, AG1, ..., AGm, ABm) 주위에는 정극성의 벽전하들이 적게 형성된다. 또한, 이와 같은 방전 과정에서 양극성 및 음극성의 공간 전하들이 모든 방전 셀들에 보다 많이 형성된다.
t7 ~ t8 시간에서는, X 전극 라인들(X1, ..., Xn)에 인가되는 전압이 제1 전압(VS)으로 유지된 상태에서, Y 전극 라인들(Y1, ..., Yn)에 인가되는 전압이 제1 전압(VS)으로부터 접지 전압(GND)까지 지속적으로 하강된다. 여기서, 어드레스 전극 라인들(AR1, AG1, ..., AGm, ABm)에는 접지 전압(GND)이 인가된다. 이에 따라, X 전극 라인들(X1, ..., Xn)과 Y 전극 라인들(Y1, ..., Yn) 사이의 약한 방전으로 인하여, Y 전극 라인들(Y1, ..., Yn) 주위의 음극성의 벽전하들의 일부가 X 전극 라인들(X1, ..., Xn) 주위로 이동한다. 여기서, 어드레스 전극 라인들(AR1, AG1, ..., AGm, ABm)에는 접지 전압(GND)이 인가되므로, 어드레스 전극 라인들(AR1, AG1, ..., AGm, ABm) 주위의 정극성의 벽전하들이 약간 증가한다. 또한, 이와 같은 방전 과정에서 양극성 및 음극성의 공간 전하들이 모든 방전 셀들에 보다 많이 형성된다.
t8 ~ t93 시간에서는, X 전극 라인들(X1, ..., Xn)에 인가되는 전압이 제1 전압(VS)으로, Y 전극 라인들(Y1, ..., Yn)에 인가되는 전압이 제1 전압(VS)보다 낮은제3 전압(VYB)으로 각각 유지된 상태에서, 각각의 Y 전극 라인들(Y1, ..., Yn)에 접지 전압(GND)이 순차적으로 인가된다. 이와 같은 주사 동작으로 인하여 모든 전극 라인들 사이에 약한 방전이 일어나면서 소정 전압 이상의 벽전하들이 모든 방전 셀들에 형성된다.
이어지는 디스플레이-방전 주기(S7)에서는, 디스플레이-방전용 전압(VS)의 펄스들이 X 전극 라인들(X1, ..., Xn) 및 Y 전극 라인들(Y1, ..., Yn)에 교호하게 인가됨에 의하여, t8 ~ t93 시간의 어드레스 주기에서 벽전하들이 형성되었던 방전 셀들에서 디스플레이-방전이 일어난다. 제7 서브-필드(SF7)의 디스플레이-방전의 종료 시점 역시 제6 서브-필드(SF6)에서 설명된 바와 같이 설정된다. 여기서, 종료 시점의 차이는 제6 서브-필드(SF6)에 비하여 보다 길다.
도 10은 도 7의 어드레스-디스플레이 분리(Address-Display Separation) 구동 방법에 따라 도 1의 플라즈마 디스플레이 패널의 각 전극 라인들에 인가되는 신호들의 제2 실시예를 보여준다. 도 10에서 도 9와 동일한 참조 부호는 동일한 기능의 대상을 가리킨다. 도 9에서 보여준 실시예에 대한 도 10의 실시예의 차이점은, 소거 펄스들이 X 전극 라인들(X1, ..., Xn)에 인가되지 않고 Y 전극 라인들(Y1, ..., Yn)에 인가되는 것이다. 이에 따른 동작 원리는 도 9를 참조하여 설명된 바와 같다.
도 11은 도 8의 어드레스-디스플레이 동시(Address While Display) 구동 방법에 따라 도 1의 플라즈마 디스플레이 패널의 각 전극 라인들에 인가되는 신호들을 보여준다. 도 11에서 참조 부호 SX1은 단위 프레임(FR1)에서 최초로 리셋팅 및 어드레싱을 수행하는 XY 전극 라인쌍의 X 전극 라인에 인가되는 구동 신호를, SY1은 단위 프레임(FR1)에서 최초로 리셋팅 및 어드레싱을 수행하는 XY 전극 라인쌍의 Y 전극 라인에 인가되는 구동 신호를, SX2는 단위 프레임(FR1)에서 두번째로 리셋팅 및 어드레싱을 수행하는 XY 전극 라인쌍의 X 전극 라인에 인가되는 구동 신호를, SY2는 단위 프레임(FR1)에서 두번째로 리셋팅 및 어드레싱을 수행하는 XY 전극 라인쌍의 Y 전극 라인에 인가되는 구동 신호를, SXn은 단위 프레임(FR1)에서 최후로 리셋팅 및 어드레싱을 수행하는 XY 전극 라인쌍의 X 전극 라인에 인가되는 구동 신호를, SYn은 단위 프레임(FR1)에서 최후로 리셋팅 및 어드레싱을 수행하는 XY 전극 라인쌍의 Y 전극 라인에 인가되는 구동 신호를, SAR1..m은 적색용 어드레스 전극 라인들(도 1의 AR1, ..., ARm)에 인가되는 구동 신호들을, SAG1..m은 녹색용 어드레스 전극 라인들(도 1의 AG1, ..., AGm)에 인가되는 구동 신호들을, 그리고 SAB1..m은 청색용 어드레스 전극 라인들(도 1의 AB1, ..., ABm)에 인가되는 구동 신호들을 가리킨다.
도 11에 도시된 바와 같이, 플라즈마 디스플레이 패널의 어드레스-디스플레이 동시(Address-While-Display) 구동 방법에서는, 모든 X 및 Y 전극 라인들(X1, ..., Xn, Y1, ..., Yn)에 제1 레벨의 정극성 전압(Vpb)과 부극성 전압(Vsl)이 교호하게 인가되는 과정에서 각각의 XY 전극 라인쌍(X1Y1, X2Y2, ..., XnYn)에 대하여 리셋팅 및 어드레싱이 수행된다.
상대적으로 긴 서브-필드들(예를 들어, 도 8의 SF6)의 종료 과정에 있어서, 제1 펄스폭 주기(t0 ~ t1) 안의 소정 시간(ta ~ tc)에 수행되는 소거 단계에서는, 낮은 레벨의 정극성 전압(Veh)이 제1 XY 전극 라인쌍(X1Y1)의 X 전극 라인(X1)에 인가된 상태에서, 그 전반 시간(ta ~ tb) 동안에 낮은 레벨의 소거용 부극성 전압(Vel)이 제1 XY 전극 라인쌍(예를 들어, X1Y1)의 Y 전극 라인(Y1)에 인가됨과 동시에, 소거용 정극성 전압(Va)이 모든 청색용 어드레스 전극 라인들(AB1, ..., ABm)에 인가된다. 이로 인하여 제1 XY 전극 라인쌍(예를 들어, X1Y1)의 모든 청색 디스플레이 셀들의 벽전하들이 소거된다. 이에 따라, 해당되는 서브-필드(예를 들어, 도 8의 SF6)에서 제1 XY 전극 라인쌍(예를 들어, X1Y1)의 모든 청색 디스플레이 셀들의 디스플레이-방전 시간의 종료 시점은 ta 시점이 된다.
이어지는 제2 펄스폭 주기(t1 ~ t2)에서는, 모든 X 전극 라인들(X1, ..., Xn)에 정극성의 디스플레이-방전 전압(VS)이 인가됨에 의하여, 선택되었던 적색, 녹색 및 청색 디스플레이 셀들에서 디스플레이-방전이 일어난다. 여기서, 제1 XY 전극 라인쌍(예를 들어, X1Y1)의 모든 청색 디스플레이 셀들에서는 디스플레이-방전이 일어나지 않는다. 왜냐하면, ta ~ tc 시간에서 제1 XY 전극 라인쌍(예를 들어,X1Y1)의 모든 청색 디스플레이 셀들에 있는 벽전하들이 소거되었기 때문이다.
이어지는 제3 펄스폭 주기(t2 ~ t3) 안의 소정 시간(td ~ tf)에 수행되는 소거 단계에서는, 낮은 레벨의 정극성 전압(Veh)이 제1 XY 전극 라인쌍(예를 들어, X1Y1)의 X 전극 라인(X1)에 인가된 상태에서, 그 전반 시간(td ~ te) 동안에 낮은 레벨의 소거용 부극성 전압(Vel)이 제1 XY 전극 라인쌍(예를 들어, X1Y1)의 Y 전극 라인(Y1)에 인가됨과 동시에, 소거용 정극성 전압(Va)이 모든 적색용 어드레스 전극 라인들(AR1, ..., ARm)에 인가된다. 이로 인하여 제1 XY 전극 라인쌍(예를 들어, X1Y1)의 모든 적색 디스플레이 셀들의 벽전하들이 소거된다. 이에 따라, 해당되는 서브-필드(예를 들어, 도 8의 SF6)에서 제1 XY 전극 라인쌍(예를 들어, X1Y1)의 모든 적색 디스플레이 셀들의 디스플레이-방전 시간의 종료 시점은 td 시점이 된다.
한편, 제3 펄스폭 주기(t2 ~ t3) 안의 또다른 소정 시간(te ~ tg)에 수행되는 소거 단계에서는, 낮은 레벨의 정극성 전압(Veh)이 제2 XY 전극 라인쌍(예를 들어, X2Y2)의 X 전극 라인(X2)에 인가된 상태에서, 그 전반 시간(te ~ tf) 동안에 낮은 레벨의 소거용 부극성 전압(Vel)이 제2 XY 전극 라인쌍(예를 들어, X2Y2)의 Y 전극 라인(Y2)에 인가됨과 동시에, 소거용 정극성 전압(Va)이 모든 청색용 어드레스 전극 라인들(AB1, ..., ABm)에 인가된다. 이로 인하여 제2 XY 전극 라인쌍(예를 들어, X2Y2)의 모든 청색 디스플레이 셀들의 벽전하들이 소거된다. 이에 따라, 해당되는 서브-필드(예를 들어, 도 8의 SF6)에서 제2 XY 전극 라인쌍(예를 들어, X2Y2)의 모든 청색 디스플레이 셀들의 디스플레이-방전 시간의 종료 시점은 te 시점이 된다.
이어지는 제4 펄스폭 주기(t3 ~ t4)에서는, 모든 X 전극 라인들(X1, ..., Xn)에 정극성의 디스플레이-방전 전압(VS)이 인가됨에 의하여, 선택되었던 적색, 녹색 및 청색 디스플레이 셀들에서 디스플레이-방전이 일어난다. 여기서, 제1 XY 전극 라인쌍(예를 들어, X1Y1)의 모든 청색 및 적색 디스플레이 셀들에서는 디스플레이-방전이 일어나지 않는다. 또한, 제2 XY 전극 라인쌍(예를 들어, X2Y2)의 모든 청색 디스플레이 셀들에서도 디스플레이-방전이 일어나지 않는다.
이어지는 제5 펄스폭 주기(t4 ~ t5) 안의 소정 시간(th ~ tj)에 수행되는 소거 단계에서는, 낮은 레벨의 정극성 전압(Veh)이 제1 XY 전극 라인쌍(예를 들어, X1Y1)의 X 전극 라인(X1)에 인가된 상태에서, 그 전반 시간(th ~ ti) 동안에 낮은 레벨의 소거용 부극성 전압(Vel)이 제1 XY 전극 라인쌍(예를 들어, X1Y1)의 Y 전극 라인(Y1)에 인가됨과 동시에, 소거용 정극성 전압(Va)이 모든 녹색용 어드레스 전극 라인들(AG1, ..., AGm)에 인가된다. 이로 인하여 제1 XY 전극 라인쌍(예를 들어, X1Y1)의 모든 녹색 디스플레이 셀들의 벽전하들이 소거된다. 이에 따라, 해당되는 서브-필드(예를 들어, 도 8의 SF6)에서 제1 XY 전극 라인쌍(예를 들어, X1Y1)의 모든녹색 디스플레이 셀들의 디스플레이-방전 시간의 종료 시점은 th 시점이 된다.
한편, 제5 펄스폭 주기(t4 ~ t5) 안의 또다른 소정 시간(ti ~ tk)에 수행되는 소거 단계에서는, 낮은 레벨의 정극성 전압(Veh)이 제2 XY 전극 라인쌍(예를 들어, X2Y2)의 X 전극 라인(X2)에 인가된 상태에서, 그 전반 시간(ti ~ tj) 동안에 낮은 레벨의 소거용 부극성 전압(Vel)이 제2 XY 전극 라인쌍(예를 들어, X2Y2)의 Y 전극 라인(Y2)에 인가됨과 동시에, 소거용 정극성 전압(Va)이 모든 적색용 어드레스 전극 라인들(AR1, ..., ARm)에 인가된다. 이로 인하여 제2 XY 전극 라인쌍(예를 들어, X2Y2)의 모든 적색 디스플레이 셀들의 벽전하들이 소거된다. 이에 따라, 해당되는 서브-필드(예를 들어, 도 8의 SF6)에서 제2 XY 전극 라인쌍(예를 들어, X2Y2)의 모든 적색 디스플레이 셀들의 디스플레이-방전 시간의 종료 시점은 ti 시점이 된다.
이어지는 제6 펄스폭 주기(t5 ~ t6)에서는 제1 XY 전극 라인쌍(예를 들어, X1Y1)의 모든 디스플레이 셀들의 벽전하들이 이미 소거된 상태 즉, 리셋팅이 수행된 상태이므로, 제1 XY 전극 라인쌍(예를 들어, X1Y1)에 대한 어드레싱이 수행된다. 이를 위하여, 제6 펄스폭 주기(t5 ~ t6) 안의 소정 시간(tl ~ tm)에 높은 레벨의 부극성 주사 전압(VSC)이 제1 XY 전극 라인쌍(예를 들어, X1Y1)의 Y 전극 라인(Y1)에 인가됨과 동시에 모든 어드레스 전극 라인들(AR1, AG1,..., AGm, ABm)에 데이터 신호들이 인가된다. 이에 따라, 제1 XY 전극 라인쌍(예를 들어, X1Y1)의 경우, 선택된 디스플레이 셀들에서는 소정 전압의 벽전하들이 형성되고, 이후의 디스플레이-방전 펄스들에 의하여 새로운 서브-필드(예를 들어, 도 8의 SF7)의 디스플레이-방전이 수행된다.
이어지는 제7 펄스폭 주기(t6 ~ t7) 안의 소정 시간(tn ~ tp)에 수행되는 소거 단계에서는, 낮은 레벨의 정극성 전압(Veh)이 제2 XY 전극 라인쌍(예를 들어, X2Y2)의 X 전극 라인(X2)에 인가된 상태에서, 그 전반 시간(tn ~ to) 동안에 낮은 레벨의 소거용 부극성 전압(Vel)이 제2 XY 전극 라인쌍(예를 들어, X2Y2)의 Y 전극 라인(Y2)에 인가됨과 동시에, 소거용 정극성 전압(Va)이 모든 녹색용 어드레스 전극 라인들(AG1, ..., AGm)에 인가된다. 이로 인하여 제2 XY 전극 라인쌍(예를 들어, X2Y2)의 모든 녹색 디스플레이 셀들의 벽전하들이 소거된다. 이에 따라, 해당되는 서브-필드(예를 들어, 도 8의 SF6)에서 제2 XY 전극 라인쌍(예를 들어, X2Y2)의 모든 녹색 디스플레이 셀들의 디스플레이-방전 시간의 종료 시점은 tn 시점이 된다.
이어지는 제8 펄스폭 주기(t7 ~ t8)에서는 제2 XY 전극 라인쌍(예를 들어, X2Y2)의 모든 디스플레이 셀들의 벽전하들이 이미 소거된 상태 즉, 리셋팅이 수행된 상태이므로, 제2 XY 전극 라인쌍(예를 들어, X2Y2)에 대한 어드레싱이 수행된다. 이를 위하여, 제8 펄스폭 주기(t7 ~ t8) 안의 소정 시간(tq ~ tr)에 높은 레벨의 부극성 주사 전압(VSC)이 제2 XY 전극 라인쌍(예를 들어, X2Y2)의 Y 전극 라인(Y2)에 인가됨과 동시에 모든 어드레스 전극 라인들(AR1, AG1,..., AGm, ABm)에 데이터 신호들이 인가된다. 이에 따라, 제2 XY 전극 라인쌍(예를 들어, X2Y2)의 경우, 선택된 디스플레이 셀들에서는 소정 전압의 벽전하들이 형성되고, 이후의 디스플레이-방전 펄스들에 의하여 새로운 서브-필드(예를 들어, 도 8의 SF7)의 디스플레이-방전이 수행된다.
상기 일련의 단계들은 나머지 XY 전극 라인쌍들(X3Y3, X4Y4, ..., XnYn) 각각에 대해서도 순서대로 수행된다.
이상 설명된 바와 같이, 본 발명에 따른 플라즈마 디스플레이 패널의 구동 방법에 의하면, 동일한 서브-필드에서 각 디스플레이 셀로부터 출사되는 빛의 휘도가 그 색상에 따라 서로 달라진다. 이에 따라, 방전 횟수가 많아질수록 상기 각 색상의 휘도가 균일하게 변하지 못함을 보정할 수 있으므로, 계조 디스플레이의 범위를 좁히지 않으면서도 색온도 및 색좌표를 보정하여, 디스플레이의 재현성(再現性)을 높일 수 있다.
본 발명은, 상기 실시예에 한정되지 않고, 청구범위에서 정의된 발명의 사상 및 범위 내에서 당업자에 의하여 변형 및 개량될 수 있다.

Claims (4)

  1. 단위 프레임이 복수의 서브-필드들로 분할되고, 상기 각각의 서브-필드에서 초기화, 어드레싱 및 디스플레이-방전 단계들이 수행되며, 상기 초기화 단계에서 모든 디스플레이 셀들의 상태가 균일하게 조성되고, 상기 어드레싱 단계에서 선택된 디스플레이 셀들에 소정 전압의 벽전하들을 형성하며, 상기 어드레싱 단계에서 벽전하들이 형성된 디스플레이 셀들의 디스플레이-방전이 상기 디스플레이-방전 단계에서 소정의 시간 동안 수행되어, 상기 각 서브-필드의 디스플레이-방전 시간에 따라 시분할 방식으로 계조 디스플레이가 수행되는 플라즈마 디스플레이 패널의 구동 방법에 있어서,
    상기 각 서브-필드의 디스플레이-방전 시간의 종료 시점이 상기 각 디스플레이 셀로부터의 출사 색상에 따라 다르게 설정된 구동 방법.
  2. 제1항에 있어서,
    상기 플라즈마 디스플레이 패널에는, 대향 이격된 앞쪽 기판과 뒷쪽 기판이 형성되고, 상기 기판들 사이에 X 및 Y 전극 라인들이 서로 나란하게 형성되며, 어드레스 전극 라인들이 상기 X 및 Y 전극 라인들에 대하여 직교하게 형성되고,
    상기 각 서브-필드의 디스플레이-방전 시간의 종료 시점이 상기 어드레스 전극 라인들의 출사 색상에 따라 다르게 설정된 구동 방법.
  3. 제2항에 있어서,
    상기 각 서브-필드의 디스플레이-방전 시간의 종료 시점이 상기 어드레스 전극 라인들에 인가되는 벽전하 소거 펄스의 발생 시점인 구동 방법.
  4. 제3항에 있어서, 상기 어드레스 전극 라인들이 그 출사 색상에 따라 적색용, 청색용 및 녹색용 어드레스 전극 라인들로 구분되고, 상기 청색용 어드레스 전극 라인들에 인가되는 벽전하 소거 펄스의 발생 시점이 가장 빠르고, 상기 녹색용 어드레스 전극 라인들에 인가되는 벽전하 소거 펄스의 발생 시점이 가장 늦은 구동 방법.
KR1020010075891A 2001-12-03 2001-12-03 정확한 색온도 및 색좌표를 얻기 위한 플라즈마디스플레이 패널의 구동 방법 KR20030045960A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010075891A KR20030045960A (ko) 2001-12-03 2001-12-03 정확한 색온도 및 색좌표를 얻기 위한 플라즈마디스플레이 패널의 구동 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010075891A KR20030045960A (ko) 2001-12-03 2001-12-03 정확한 색온도 및 색좌표를 얻기 위한 플라즈마디스플레이 패널의 구동 방법

Publications (1)

Publication Number Publication Date
KR20030045960A true KR20030045960A (ko) 2003-06-12

Family

ID=29572682

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010075891A KR20030045960A (ko) 2001-12-03 2001-12-03 정확한 색온도 및 색좌표를 얻기 위한 플라즈마디스플레이 패널의 구동 방법

Country Status (1)

Country Link
KR (1) KR20030045960A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100741119B1 (ko) * 2006-03-16 2007-07-20 삼성에스디아이 주식회사 누적 구동 시간에 따른 방전 표시 패널의 구동 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11119728A (ja) * 1997-10-09 1999-04-30 Fujitsu Ltd Ａｃ型ｐｄｐの駆動方法及びプラズマ表示装置
JPH11161227A (ja) * 1997-09-29 1999-06-18 Hitachi Ltd 表示装置及びそのアドレス駆動方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11161227A (ja) * 1997-09-29 1999-06-18 Hitachi Ltd 表示装置及びそのアドレス駆動方法
JPH11119728A (ja) * 1997-10-09 1999-04-30 Fujitsu Ltd Ａｃ型ｐｄｐの駆動方法及びプラズマ表示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100741119B1 (ko) * 2006-03-16 2007-07-20 삼성에스디아이 주식회사 누적 구동 시간에 따른 방전 표시 패널의 구동 방법

Similar Documents

Publication Publication Date Title
KR100737194B1 (ko) 플라즈마 디스플레이 장치
KR100467692B1 (ko) 디스플레이 유지 펄스의 폭이 변하는 플라즈마 디스플레이패널의 구동 방법
KR100581899B1 (ko) 어드레스-디스플레이 혼합에 의한 방전 디스플레이 패널의구동 방법
KR100436707B1 (ko) 플라즈마 디스플레이 패널의 어드레스-디스플레이 동시구동 방법에 적합하게 사용되는 리셋팅 방법
KR100502355B1 (ko) 어드레스 전극 라인들이 전기적으로 플로팅되는 플라즈마디스플레이 패널의 리셋팅 방법, 및 이 리셋팅 방법을사용한 플라즈마 디스플레이 패널의 구동 방법
KR100467691B1 (ko) 어드레스 전압의 여유도를 넓히기 위한 플라즈마디스플레이 패널의 어드레스-디스플레이 동시 구동 방법
KR20030045960A (ko) 정확한 색온도 및 색좌표를 얻기 위한 플라즈마디스플레이 패널의 구동 방법
KR100615177B1 (ko) 효율적으로 계조 데이터가 표시되는 평판 표시 패널의구동 방법
KR100260943B1 (ko) 4전극 플라즈마 디스플레이 장치와 그 구동방법
KR100829749B1 (ko) 효과적인 어드레싱을 위한 방전 디스플레이 패널의 구동방법
KR100708728B1 (ko) 정확한 어드레싱 방전을 위한 방전 디스플레이 패널의 구동방법
KR100537610B1 (ko) 디스플레이-유지 펄스들의 주파수가 변하는 플라즈마디스플레이 패널의 구동 방법
KR100544124B1 (ko) 바이어스 전압이 어드레스 전극 라인들에 인가되는플라즈마 디스플레이 패널의 리셋팅 방법, 및 이 리셋팅방법을 사용한 플라즈마 디스플레이 패널의 구동 방법
KR100349922B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100287730B1 (ko) 3전극면방전플라즈마디스플레이패널의구동방법
KR100581892B1 (ko) 효율적으로 낮은 계조 데이터가 표시되는 방전 표시패널의 구동 방법
KR100573125B1 (ko) 안정된 표시-유지 방전을 위한 방전 표시 패널의 구동 방법
KR100730160B1 (ko) 효과적인 초기화가 수행되는 방전 디스플레이 패널의 구동방법
KR100445028B1 (ko) 낮은 계조에서의 방전 약화를 방지하기 위한 플라즈마디스플레이 패널의 구동 방법
KR100647674B1 (ko) 중간 전극 라인들에 의해 어드레싱되는 플라즈마디스플레이 장치의 구동 방법
KR100366104B1 (ko) 플라즈마 표시 패널의 구동방법
KR100719565B1 (ko) 저계조 디스플레이의 선형성이 증진되는 방전 디스플레이패널의 구동 방법
KR20070094093A (ko) 유지 펄스가 전기적인 플로팅의 영역을 포함하는 방전디스플레이 패널의 구동 방법
KR20020019670A (ko) 플라즈마 표시 패널의 구동 방법
KR20030033597A (ko) 바이어스 전압이 변하는 플라즈마 디스플레이 패널의어드레싱 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application