JP3764896B2 - Pdpの駆動方法 - Google Patents

Pdpの駆動方法 Download PDF

Info

Publication number
JP3764896B2
JP3764896B2 JP2004046971A JP2004046971A JP3764896B2 JP 3764896 B2 JP3764896 B2 JP 3764896B2 JP 2004046971 A JP2004046971 A JP 2004046971A JP 2004046971 A JP2004046971 A JP 2004046971A JP 3764896 B2 JP3764896 B2 JP 3764896B2
Authority
JP
Japan
Prior art keywords
subfield
subfields
addressing
period
lighting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004046971A
Other languages
English (en)
Other versions
JP2004199087A (ja
Inventor
剛啓 鵜飼
仁 平川
Original Assignee
株式会社日立プラズマパテントライセンシング
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社日立プラズマパテントライセンシング filed Critical 株式会社日立プラズマパテントライセンシング
Priority to JP2004046971A priority Critical patent/JP3764896B2/ja
Publication of JP2004199087A publication Critical patent/JP2004199087A/ja
Application granted granted Critical
Publication of JP3764896B2 publication Critical patent/JP3764896B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

本発明は、AC型のPDP(Plasma Display Panel:プラズマディスプレイパネル)の駆動方法及びプラズマ表示装置に関する。
PDPは、カラー画面の実用化を機にテレビジョン映像やコンピュータのモニターなどの用途で広く用いられるようになってきた。ハイビジョン用の大画面の実現手段としても注目されている。このようなPDPの高精細化及び大画面化を進めるには、表示品質を確保しつつ消費電力を低減する必要がある。
AC型PDPは、壁電荷を利用して点灯状態を維持するために主電極を誘電体で被覆した構造のPDPである。表示に際しては、点灯(発光)すべきセルのみが帯電した状態を形成するライン順次のアドレッシングを行い、その後に全てのセルに対して一斉に交番極性の点灯維持電圧Vsを印加する。点灯維持電圧Vsは(1)式を満たす。
Vf−Vwall<Vs<Vf …(1)
Vf :放電開始電圧
Vwall:壁電圧
壁電荷の存在するセルでは、壁電圧Vwallが点灯維持電圧Vsに重畳するので、セルに加わる実効電圧(セル電圧ともいう)Veff が放電開始電圧Vfを越えて放電が生じる。点灯維持電圧Vsの印加周期を短くすれば、見かけの上で連続した点灯状態が得られる。表示の輝度は、単位時間あたりの放電回数に依存する。したがって、中間調は、セル毎に1フィールド(ノンインタレースの場合は1フレーム)の放電回数を階調レベルに応じて適切に設定することによって再現される。カラー表示は階調表示の一種であって、表示色は3原色の輝度の組合せによって決まる。
PDPの階調表示方法としては、1フィールドを輝度の重み付けをした複数のサブフィールドで構成し、サブフィールド単位の点灯の有無の組合せによって1フィールドの総放電回数を設定する方法が広く知られている(特開平4−195188号)。“輝度の重み”は、入力画像の階調に応じてどのサブフィールドを点灯の対象として選ぶかを決めるための数値(通常は最小値を1とする整数で表される)である。一般には、各サブフィールドに対して重みが2n(n=0,1,2,3…)で表されるいわゆる“バイナリーの重み付け”を行う。例えばサブフィールド数が8であれば、階調レベルが「0」〜「255」の256階調の表示が可能である。
バイナリーの重み付けは重みに冗長性がなく多階調化に適している。しかし、階調幅(階調の1段分の輝度差)を階調範囲の全域にわたって均等とするには、サブフィールド毎にアドレッシングを行わなければならない。また、フィールド毎に少なくとも1つのサブフィールドにおいて、アドレッシングに先立って画面全体の帯電状態を一様化するリセット処理(アドレッシング準備)を行わなければならない。リセット処理を省略すると、壁電荷の残留するセル(前回点灯セル)と他のセル(前回非点灯セル)とで放電条件が異なることになり、確実にアドレッシングを行うことが困難になる。通常はアドレッシングの信頼性を高めるためにサブフィールド毎にリセット処理を行う。
しかし、リセット処理及びアドレッシングは放電を伴うので、コントラスト及び消費電力の観点からすればこれらの回数がより少ないのが望ましい。特に高精細のPDPではアドレッシング用の回路部品の負担が大きいので、発熱対策の上からもアドレッシング回数の低減が切望される。
そこで、従来において、所定数のサブフィールドを複数個のサブフィールド群に区分し、サブフィールド群毎に1回ずつリセット処理を行う駆動方法が提案されている(特許第2639311号)。各サブフィールド群に属するサブフィールドの重みを等しくし、各サブフィールドの重みをそれより小さい重みの総和に重みの最小値を加えた値とすることにより、階調幅を階調範囲の全域にわたって均等にすることができる。
従来では、輝度の重みに対して点灯維持放電の回数(つまり、点灯維持電圧の印加回数)が一義的に設定されており、重みの等しいサブフィールドどうしにおいては点灯維持放電の回数が同一であった。
特許第2639311号公報
上述のように1フィールドを複数のサブフィールドで構成する階調表示においては、重みの総和が階調に応じた値となるように点灯させるサブフィールドの組合わせが選ばれ、その選ばれたサブフィールドの重みの総和と入力画像の階調とが比例する。
しかし、点灯維持放電の回数が多いほど実際の表示の輝度は大きいものの、両者の関係は比例関係ではない。すなわち、輝度が放電回数に対して飽和する傾向がある。このため、階調範囲の明部側の再現性が暗部側に比べて低いという問題があった。
本発明は、コントラストの向上及び消費電力の低減を図りつつ、階調再現性を高めることを目的としている。
本発明においては、輝度の重みの同異に係わらず各サブフィールドについて個別に点灯維持放電の回数の最適設定をすることによって階調補正を行う。
請求項1の発明の方法は、1フィールドを輝度の重み付けをした複数のサブフィールドで構成し、サブフィールド毎にアドレッシング期間と点灯維持期間とを割り当てるとともに、一連の複数のサブフィールドからなるサブフィールド群にアドレッシング準備期間を割り当て、当該アドレッシング準備期間に画面内の全てのセルに点灯維持のための電荷を形成し、再現すべき階調に応じて特定のサブフィールドのアドレッシング期間に電荷を消去して階調表示を行うPDPの駆動方法であって、輝度の重みが等しい一連の複数のサブフィールドからなるサブフィールド群において、時系列の先頭のサブフィールドに対する点灯維持放電の設定回数と比べて、他の1以上のサブフィールドに対する点灯維持放電の設定回数が多いものである。
本発明におけるフィールドとは、時系列の画像表示の単位画像である。すなわち、テレビジョンの場合にはインタレース形式のフレームの各フィールドを意味し、コンピュータ出力に代表されるノンインタレース形式(1対1インタレース形式とみなせる)の場合にはフレームそのものを意味する。
請求項1の発明によれば、コントラストの向上及び消費電力の低減を図りつつ、階調再現性を高めることができる。
図1は本発明に係るプラズマ表示装置100の構成図である。
プラズマ表示装置100は、マトリクス形式のカラー表示デバイスであるAC型のPDP1と、画面(スクリーン)ESを構成する多数のセルCを選択的に点灯させるための駆動ユニット80とから構成されており、壁掛け式テレビジョン受像機、コンピュータシステムのモニターなどとして利用される。
PDP1は、対をなす第1及び第2の主電極X,Yが平行配置され、各セルCにおいて主電極X,Yと第3の電極としてのアドレス電極Aとが交差して配置される3電極面放電構造のPDPである。主電極X,Yは画面の行方向(水平方向)に延び、一方の主電極Yはアドレッシングに際して行単位にセルを選択するためのスキャン電極として用いられる。アドレス電極Aは列方向(垂直方向)に延びており、列単位にセルを選択するためのデータ電極として用いられる。主電極群とアドレス電極群とが交差する領域が表示領域、すなわち画面ESである。
駆動ユニット80は、コントローラ81、フレームメモリ82、データ処理回路83、サブフィールドメモリ84、電源回路85、Xドライバ87、Yドライバ88、及びアドレスドライバ89を有している。駆動ユニット80にはTVチューナ、コンピュータなどの外部装置からR,G,Bの各色の輝度レベル(階調)を示す画素単位のフィールドデータDfが、各種の同期信号とともに入力される。
フィールドデータDfは、フレームメモリ82に一旦格納された後、データ処理回路83へ送られる。データ処理回路83は、点灯させるサブフィールドの組合せを設定するデータ変換手段であり、フィールドデータDfに応じたサブフィールドデータDsfを出力する。サブフィールドデータDsfはサブフィールドメモリ84に格納される。サブフィールドデータDsfの各ビットの値は、サブフィールドにおけるセルの点灯の要否、厳密にはアドレス放電の要否を示す情報である。
Xドライバ87は主電極Xに駆動電圧を印加し、Yドライバ88は主電極Yに駆動電圧を印加する。アドレスドライバ89は、サブフィールドデータDsfに応じてアドレス電極Aに駆動電圧を印加する。これらドライバには電源回路85から所定の電力が供給される。
図2は本発明に係るPDP1の内部構造を示す斜視図である。
PDP1では、前面側の基板構体10の基材であるガラス基板11の内面に、マトリクス画面における行毎に一対ずつ主電極X,Yが配列されている。行は水平方向のセル列である。主電極X,Yは、それぞれが透明導電膜41と金属膜(バス導体)42とからなり、厚さ30μm程度の誘電体層17で被覆されている。誘電体層17の表面にはマグネシア(MgO)からなる厚さ数千オングストロームの保護膜18が設けられている。アドレス電極Aは、背面側のガラス基板21の内面を覆う下地層の上に配列されており、厚さ10μm程度の誘電体層24によって被覆されている。誘電体層24の上には、高さ150μmの平面視直線帯状の隔壁29が、各アドレス電極Aの間に1つずつ設けられている。これらの隔壁29によって放電空間30が行方向にサブピクセル(単位発光領域)毎に区画され、且つ放電空間30の間隙寸法が規定されている。そして、アドレス電極Aの上方及び隔壁29の側面を含めて背面側の壁面を被覆するように、カラー表示のためのR,G,Bの3色の蛍光体層28R,28G,28Bが設けられている。表示の1ピクセル(画素)は行方向に並ぶ3個のサブピクセルで構成され、各列内のサブピクセルの発光色は同一である。各サブピクセル内の構造体がセル(表示素子)Cである。隔壁29の配置パターンがストライプパターンであることから、放電空間30のうちの各列に対応した部分は全ての行に跨がって列方向に連続している。
以下、プラズマ表示装置1におけるPDP1の駆動方法を説明する。
図3はフィールド構成の一例を示す図である。
2値の点灯制御によって階調再現を行うために、入力画像である時系列の各フィールドfを例えば8個のサブフィールドsf1,sf2,sf3,sf4,sf5,sf6,sf7,sf8に分割する。言い換えればフィールドfを8個のサブフィールドsf1〜sf8の集合に置き換えて表示する。各サブフィールドsf1〜sf8には、個々のセルの壁電荷を制御するためのアドレッシング期間TAと壁電荷を利用して点灯状態を維持するサステイン期間TSとを割り当てる。そして、アドレッシングの回数を低減するためにサブフィールドsf1〜sf8を複数のサブフィールド群sfg1,sfg2,sfg3,sfg4に区分し、各サブフィールド群sfg1〜sfg4にアドレッシング準備期間TRを割り当てる。なお、例示ではサブフィールド群の数は4で各サブフィールド群に属するサブフィールドの数が一律に2であるが、サブフィールド群の数は4以外であってもよいし、各サブフィールド群に属するサブフィールドの数は一律でなくてもよい。
本実施形態においては、第1のサブフィールド群sfg1に属するサブフィールドsf1,sf2の輝度の重みは最小の「1」であり、第2のサブフィールド群sfg2に属するサブフィールドsf3,sf4の輝度の重みは「3」である。また、第3のサブフィールド群sfg3に属するサブフィールドsf5,sf6の輝度の重みは「9」であり、第4のサブフィールド群sfg4に属するサブフィールドsf7,sf8の輝度の重みは「27」である。ここで、第2、第3及び第4のサブフィールド群sfg2,sfg3,sf4において、各サブフィールドの重みは最小の重み(「1」)の整数倍であり且つそれより小さい重みの総和に1を加えた値である。すなわち、3=1×2+1であり、9=1×2+3×2+1であり、27=1×2+3×2+9×2+1である。以上の1,1,3,3,9,9,27,27の重み付けのフィールド構成によれば、サブフィールドの点灯の有無を組み合わせることによって階調レベル「0」〜「80」の81階調の表示が可能である。なお、アドレッシング準備期間TR及びアドレッシング期間TAは一定長であるが、サステイン期間TSは輝度の重みが大きいほど長い。
サブフィールド群sfg1〜sfg4の表示順序は、sfg1→sfg3→sfg4→sfg2の順序である。この順序によれば、重みの総和の最も大きいサブフィールド群sfg4がフィールド期間Tfの中期に表示されることになり、前後のフィールドとを合わせてみたときに発光が分散化されて表示品質が高まる。
図4は消去アドレス形式の駆動シーケンスの概要を示す図である。
上述のとおりフィールドデータDfの示す階調レベルに応じてセルを点灯させるべきサブフィールドの組合せが決まる。消去アドレス形式では、アドレッシング準備期間TRに画面内の全てのセルに点灯維持に適した量の壁電荷を形成し、その後の所定のアドレッシング期間TAにおいて点灯不要のセルの壁電荷を消去する。
消去アドレス形式の場合、各サブフィールド群sfg1〜sfg4においてそれに属するサブフィールドのうちで単独で点灯維持の対象となるサブフィールドは時系列(表示順位)の前側に限られる。後側のサブフィールドのみでセルを点灯させることはできない。例えば、注目セルの再現すべき階調レベルが「1」の場合には、サブフィールド群sfg1のサブフィールドsf1を点灯維持の対象とする。すなわち、前側のサブフィールドsf1のアドレッシング期間TAでは注目セルについては壁電荷の消去を行わず、アドレッシング準備期間TRに形成された壁電荷を残す。これにより前側のサブフィールドsf1のサステイン期間TSで所定回の点灯維持放電が起こる。そして、後側のサブフィールドsf2のアドレッシング期間TAで壁電荷を消去する。
また、消去アドレス形式の場合は、各サブフィールド群の両方のサブフィールドを点灯させるときには、そのサブフィールド群についてはいずれのアドレッシング期間TAにおいても壁電荷の消去を行わない。
このように各サブフィールド群sfg1〜sfg4毎に再現すべき階調に応じて壁電荷の消去を行う時期を変更することにより、サブフィールドを群に区分しない場合と比べてアドレッシング準備処理回数をサブフィールド群数に減らすことができ、アドレッシング回数をサブフィールド群数以下に減らすことができる。再現すべき階調レベルが「80」のときにはアドレッシングは不要である。
なお、サブフィールド群に属するサブフィールドの数が3以上の場合には、点灯維持の対象として、その数に応じて先頭から順にサブフィールドを選択することになる。つまり、各サブフィールド群sfg1〜sfg4において、それに属するn(例示は2)個のサブフィールドのうちのm(1≦m≦n)個のサブフィールドを点灯させる階調レベルのセルについては、(m+1)番目のアドレッシング期間TAで壁電荷を消去する。
図5は駆動シーケンスの一例を示す電圧波形図である。
アドレッシング準備期間TRにおいては、主電極Xに正極性の電圧パルスPrを印加する第1過程と、主電極Xに正極性の電圧パルスPrxを印加し且つ主電極Yに負極性の電圧パルスPryを印加する第2過程とによって、前回点灯セル及び前回非点灯セルに所定の極性の壁電荷を形成する。なお、第1過程では、アドレス電極Aを正電位にバイアスし、アドレス電極Aと主電極Xとの間の不要の放電を防止する。第2過程に続いて、帯電の均一性を高めるため、主電極Yに正極性の電圧パルスPrsを印加して全てのセルで面放電を生じさせる。この面放電によって帯電極性は反転する。その後、電荷の消失を避けるため、主電極Yの電位を緩やかに低減させる。
アドレッシング準備期間TRに続くアドレッシング期間TAにおいては、先頭のラインから1ラインずつ順に各ラインを選択するために、選択すべき主電極Yに負極性のスキャンパルスPyを印加する。ラインの選択と同時に、非点灯とすべきセル(今回非点灯セル)に対応したアドレス電極Aに対して正極性のアドレスパルスPaを印加する。選択されたラインにおけるアドレスパルスPaの印加されたセルでは、主電極Yとアドレス電極Aとの間で対向放電が起こって誘電体層17の壁電荷が消失する。アドレスパルスPaの印加時点では主電極Xの近傍には正極性の壁電荷が存在するので、その壁電圧でアドレスパルスPaが打ち消され、主電極Xとアドレス電極Aとの間では放電は起きない。このような消去形式のアドレッシングは、書込み形式と違って電荷の再形成が不要であるので、高速化に適している。
サステイン期間TSにおいては、不要の放電を防止するために全てのアドレス電極Aを正極性の電位にバイアスし、最初に全ての主電極Xに正極性のサステインパルスPsを印加する。その後、主電極Yと主電極Xとに対して交互にサステインパルスPsを印加する。サステインパルスPsの印加によって、アドレッシング期間TAにおいて壁電荷の残されたセル(今回点灯セル)で面放電が生じる。通常、サステインパルスPsの印加回数の設定に際しては、主電極Xに印加する1つのサステインパルスPsとそれに続いて主電極Yに印加する1つのサステインパルスPsとを対として捉えるので、図5の例では全てのサブフィールドsf1〜sf8において、最終のサステインパルスPsは主電極Yに印加されることになる。
サステイン期間TSに続くアドレッシング期間TAにおいては、帯電分布を整える目的で、主電極Xに電圧パルスPrを印加するとともに主電極Yに電圧パルスPrsを印加する。そして、アドレッシング準備期間TRと同様に主電極Yの電位を緩やかに低減させ、その後に第1番目のアドレッシング期間TAと同様にライン順次のアドレッシングを行う。
図6は書込みアドレス形式の駆動シーケンスの概要を示す図である。
書込みアドレス形式では、アドレッシング準備期間TRに画面内の全てのセルの壁電荷を消去し、その後の所定のアドレッシング期間TAにおいて点灯すべきセルに壁電荷を形成する。
書込みアドレス形式の場合、各サブフィールド群sfg1〜sfg4においてそれに属するサブフィールドのうちで単独で点灯維持の対象となるサブフィールドは時系列の後側に限られる。前側のサブフィールドのみでセルを点灯させることはできない。例えば、注目セルの再現すべき階調レベルが「1」の場合には、サブフィールド群sfg1のサブフィールドsf2を点灯維持の対象とする。すなわち、前側のサブフィールドsf1のアドレッシング期間TAでは注目セルについては壁電荷の形成(書込み)を行わず、後側のサブフィールドsf2のアドレッシング期間TAで注目セルについて書込みを行う。サブフィールドsf1,sf2の双方のサステイン期間TSで点灯維持電圧が印加されるが、書込みの行われなかったサブフィールドsf1のサステイン期間TSでは注目セルは点灯しない。
図7は点灯維持放電の設定回数を示す図である。
上述のとおり、各サブフィールドsf1〜sf8に対して、均等幅の80段階の各階調を再現できるように輝度の重み付けがなされており、各サブフィールド群sfg1〜sfg4においてそれに属するサブフィールドの輝度の重みは等しい。
一方、サステインパルス対の個数で表される点灯維持放電の回数は、本発明に則して点灯維持の必要なサブフィールドの重みの総和に応じた輝度が得られるようにサブフィールド毎に設定され、輝度の重みの等しいサブフィールドどうしの間で設定回数に差異がある。すなわち、各サブフィールド群sfg1〜sfg4において、2つのサブフィールドのうち、単独で点灯維持の対象となる一方のサブフィールドに対する点灯維持放電の設定回数をQとすると、他方のサブフィールドに対する点灯維持放電の設定回数はQ+qと表される。ここで、qは1≦q≦Qを満たす整数であり、サブフィールド群sfg1〜sfg4毎に最適化される輝度補正量である。単独で点灯維持の対象となるサブフィールドは、消去アドレス形式を採用する場合には先頭(例示では前側)のサブフィールドであり、書込みアドレス形式を採用する場合には最終(例示では後側)のサブフィールドである。
各サブフィールド群sfg1〜sfg4に3以上のサブフィールドが属する場合には、2以上のサブフィールドの輝度補正量qを等しくしてもよいし、例えばq、2×q、3×q…k×qというように点灯維持の対象となるサブフィールド数kに応じてサブフィールド毎に異なる輝度補正量の設定を行ってもよい。
本発明はプラズマディスプレイパネルの省電力化と表示品質の向上を図る上で有用である。
本発明に係るプラズマ表示装置の構成図である。 本発明に係るPDPの内部構造を示す斜視図である。 フィールド構成の一例を示す図である。 消去アドレス形式の駆動シーケンスの概要を示す図である。 駆動シーケンスの一例を示す電圧波形図である。 書込みアドレス形式の駆動シーケンスの概要を示す図である。 点灯維持放電の設定回数を示す図である。
符号の説明
1 PDP(AC型PDP)
f フィールド
sf1〜8 サブフィールド
sfg1〜4 サブフィールド群
TR アドレッシング準備期間
TA アドレッシング期間
TS サステイン期間(点灯維持期間)

Claims (1)

  1. 1フィールドを輝度の重み付けをした複数のサブフィールドで構成し、サブフィールド毎にアドレッシング期間と点灯維持期間とを割り当てるとともに、一連の複数のサブフィールドからなるサブフィールド群にアドレッシング準備期間を割り当て、当該アドレッシング準備期間に画面内の全てのセルに点灯維持のための電荷を形成し、再現すべき階調に応じて特定のサブフィールドのアドレッシング期間に電荷を消去して階調表示を行うPDPの駆動方法であって、
    輝度の重みが等しい一連の複数のサブフィールドからなるサブフィールド群において、時系列の先頭のサブフィールドに対する点灯維持放電の設定回数と比べて、他の1以上のサブフィールドに対する点灯維持放電の設定回数が多い
    ことを特徴とするPDPの駆動方法。
JP2004046971A 2004-02-23 2004-02-23 Pdpの駆動方法 Expired - Fee Related JP3764896B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004046971A JP3764896B2 (ja) 2004-02-23 2004-02-23 Pdpの駆動方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004046971A JP3764896B2 (ja) 2004-02-23 2004-02-23 Pdpの駆動方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP26450998A Division JP3556103B2 (ja) 1998-09-18 1998-09-18 Pdpの駆動方法

Publications (2)

Publication Number Publication Date
JP2004199087A JP2004199087A (ja) 2004-07-15
JP3764896B2 true JP3764896B2 (ja) 2006-04-12

Family

ID=32768226

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004046971A Expired - Fee Related JP3764896B2 (ja) 2004-02-23 2004-02-23 Pdpの駆動方法

Country Status (1)

Country Link
JP (1) JP3764896B2 (ja)

Also Published As

Publication number Publication date
JP2004199087A (ja) 2004-07-15

Similar Documents

Publication Publication Date Title
JP3556103B2 (ja) Pdpの駆動方法
JP3423865B2 (ja) Ac型pdpの駆動方法及びプラズマ表示装置
US6020687A (en) Method for driving a plasma display panel
JP3421578B2 (ja) Pdpの駆動方法
JP4126577B2 (ja) 表示装置及び表示装置の駆動方法
JP3447568B2 (ja) 表示装置
JP4089759B2 (ja) Ac型pdpの駆動方法
TWI254895B (en) Method for driving plasma display panel
JP3511457B2 (ja) Pdpの駆動方法
JP4240160B2 (ja) Ac型pdpの駆動方法及びプラズマ表示装置
JP3764896B2 (ja) Pdpの駆動方法
JP3606861B2 (ja) Ac型pdpの駆動方法
JPH11175025A (ja) Ac型pdpの駆動方法
KR20040065615A (ko) 플라즈마 디스플레이 패널 및 그 계조 구현 방법
KR100251149B1 (ko) 3전극 면방전 플라즈마 디스플레이 패널의 구동방법
JP3492210B2 (ja) Ac型pdpの駆動方法
JP2000242226A (ja) 階調表示方法及び表示装置
JP4223059B2 (ja) 面放電表示デバイスの駆動方法
JP2000148085A (ja) プラズマディスプレイパネルの表示制御方法及び装置
JP2003076322A (ja) 画像表示装置およびその駆動方法
JP2001318646A (ja) プラズマディスプレイパネルの駆動方法
JP2001222253A (ja) Pdpの表示制御方法
JPH10143109A (ja) 平面表示装置の駆動方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050531

A711 Notification of change in applicant

Effective date: 20050720

Free format text: JAPANESE INTERMEDIATE CODE: A711

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20050720

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050913

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050914

A61 First payment of annual fees (during grant procedure)

Effective date: 20050913

Free format text: JAPANESE INTERMEDIATE CODE: A61

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051206

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20051207

R154 Certificate of patent or utility model (reissue)

Free format text: JAPANESE INTERMEDIATE CODE: R154

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 4

Free format text: PAYMENT UNTIL: 20100203

LAPS Cancellation because of no payment of annual fees