JP3606861B2

JP3606861B2 - Ａｃ型ｐｄｐの駆動方法

Info

Publication number: JP3606861B2
Application number: JP2003059142A
Authority: JP
Inventors: 仁平川; 靖司米田
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2003-03-05
Filing date: 2003-03-05
Publication date: 2005-01-05
Anticipated expiration: 2017-09-18
Also published as: JP2003295819A

Description

【０００１】
【発明の属する技術分野】
本発明は、ＡＣ型ＰＤＰ（ＰｌａｓｍａＤｉｓｐｌａｙＰａｎｅｌ：プラズマディスプレイパネル）の駆動方法に関する。
【０００２】
ＰＤＰは、基板対を支持体とする薄型の自己発光表示デバイスであり、カラー画面の実用化を機にテレビジョン映像やコンピュータのモニターなどの用途で広く用いられるようになってきた。ハイビジョン用の大画面の実現手段としても注目されている。このようなＰＤＰの高精細化及び大画面化を進めるには、動作の信頼性を確保しつつ消費電力を低減する必要がある。
【０００３】
【従来の技術】
ＡＣ型ＰＤＰは、壁電荷を利用して点灯状態を維持するいわゆるメモリ機能を持たせるために主電極を誘電体で被覆した構造のＰＤＰである。表示に際しては、点灯（発光）すべきセルのみが帯電した状態を形成するライン順次のアドレッシングを行い、その後に全てのセルに対して一斉に交番極性の点灯維持電圧Ｖｓを印加する。点灯維持電圧Ｖｓは（１）式を満たす。
【０００４】
Ｖｆ−Ｖｗａｌｌ＜Ｖｓ＜Ｖｆ …（１）
Ｖｆ：放電開始電圧
Ｖｗａｌｌ：壁電圧
壁電荷の存在するセルでは、壁電圧Ｖｗａｌｌが点灯維持電圧Ｖｓに重畳するので、セルに加わる実効電圧（セル電圧ともいう）Ｖｅｆｆが放電開始電圧Ｖｆを越えて放電が生じる。点灯維持電圧Ｖｓの印加周期を短くすれば、見かけの上で連続的な点灯状態が得られる。表示の輝度は、単位時間あたりの放電回数に依存する。したがって、中間調は、セル毎に１フィールド（ノンインタレースの場合は１フレーム）の放電回数を階調レベルに応じて適切に設定することによって再現される。カラー表示は階調表示の一種であって、表示色は３原色の輝度の組合せによって決まる。
【０００５】
ＰＤＰの階調表示方法としては、１フィールドを輝度（すなわち放電回数）の重み付けをした複数のサブフィールドで構成し、サブフィールド単位の点灯の有無の組合せによって１フィールドの総放電回数を設定する方法が広く知られている（特開平４−１９５１８８号）。一般には、各サブフィールドに対して重みが２ｎ（ｎ＝０，１，２，３…）で表されるいわゆる“バイナリーの重み付け”を行う。例えばサブフィールド数が８であれば、階調レベルが「０」〜「２５５」の２５６階調の表示が可能である。
【０００６】
バイナリーの重み付けは重みに冗長性がなく多階調化に適している。しかし、階調幅（階調の１段分の輝度差）を階調範囲の全域にわたって均等とするには、サブフィールド毎にアドレッシングを行わなければならない。また、サブフィールド毎にアドレッシングに先立って画面全体の帯電状態を一様化するリセット処理（アドレッシング準備処理）を行う必要がある。リセット処理を省略すると、壁電荷の残留するセル（前回点灯セル）と他のセル（前回非点灯セル）とで放電条件が異なることになり、確実にアドレッシングを行うことが困難になる。リセット処理及びアドレッシングは放電を伴うので、コントラスト及び消費電力の観点からすればこれらの回数がより少ないのが望ましい。特に高精細のＰＤＰではアドレッシング用の回路部品の負担が大きいので、発熱対策の上からもアドレッシング回数の低減が切望される。
【０００７】
そこで、従来において、所定数のサブフィールドを複数個のサブフィールド群に区分し、各サブフィールド群に属するサブフィールドの重みを等しくし、サブフィールド群毎に１回ずつリセット処理を行う駆動方法が提案されている（特許第２６３９３１１号）。
【０００８】
図８は従来の駆動方法の模式図である。
図８の例において、フィールドｆは計９個のサブフィールドｓｆ１〜ｓｆ９で構成され、これらのサブフィールドｓｆ１〜ｓｆ９は３個ずつ３個のサブフィールド群ｓｆｇ１〜ｓｆｇ３に区分けされている。第１のサブフィールド群ｓｆｇ１の各サブフィールドｓｆ１〜ｓｆ３の重みは１であり、第２のサブフィールド群ｓｆｇ２の各サブフィールドｓｆ４〜ｓｆ６の重みは４であり、第３のサブフィールド群ｓｆｇ３の各サブフィールドｓｆ７〜ｓｆ９の重みは１６である。このフィールド構成では、階調レベル「０」〜「６３」の６４階調の表示が可能である。サブフィールドｓｆ１〜ｓｆ９毎にアドレッシングのためのアドレス期間ｔａと点灯維持のためのサステイン期間（表示期間）ｔｓとが割り当てられ、各サブフィールド群ｓｆｇ１〜ｓｆｇ３毎にリセット処理のためのリセット期間ｔｒが割り当てられている。なお、アドレス期間ｔａは一定長（ライン走査周期とライン数との積）であるが、サステイン期間ｔｓは輝度の重みが大きいほど長い。
【０００９】
従来では、リセット処理として残留壁電荷を消失させて画面全体を無帯電状態とする電荷消去処理が行われ、アドレッシングとして点灯すべきセルのみに新たに壁電荷を生じさせる選択書込みが行われていた。
【００１０】
例えば階調レベル「３」を再現するには、重みが１である３個のサブフィールドｓｆ１〜ｓｆ３のサステイン期間ｔｓにおいてセルを点灯させればよい。この場合、第１のサブフィールド群ｓｆｇ１のリセット期間ｔｒにおいて画面全体の電荷が消去され、第１番目のサブフィールドｓｆ１のアドレス期間ｔａにおいて該当セルに対して書込みが行われる。第２番目及び第３番目のサブフィールドｓｆ２，ｓｆ３のアドレス期間ｔａでは書込みは行われず、サステイン期間ｔｓでは残留する壁電荷を用いて点灯維持が行われる。その後、第２のサブフィールド群ｓｆｇ２のリセット期間ｔｒにおいて壁電荷が消去され、該当セルは点灯維持電圧を印加しても放電の生じない非点灯状態となる。また、階調レベル「２」を再現する場合には、第２番目のサブフィールドｓｆ２のアドレス期間ｔａにおいて書込みが行われ、第２番目及び第３番目のサブフィールドｓｆ２，ｓｆ３のサステイン期間ｔｓにおいて該当セルが点灯する。
【００１１】
このように各サブフィールド群ｓｆｇ１〜ｓｆｇ３毎に再現すべき階調レベルに応じて書込みを行う時期を変更することにより、リセット処理回数をサブフィールド群数に減らすことができ、アドレッシング回数をサブフィールド群数以下に減らすことができる。書込み形式のアドレッシングであるので、再現すべき階調レベルが「０」のときにはアドレッシングは不要である。
【００１２】
【発明が解決しようとする課題】
しかし、従来の駆動方法では、リセット処理に続いてアドレッシングを行うときはリセット処理の放電で生じた空間電荷によるプライミング効果が大きいが、リセット処理からアドレッシングまでの時間が長くなるほど、空間電荷が減少してプライミング効果が小さくなり、アドレッシングにおける放電ミスの発生確率が上昇してしまう。つまり、サブフィールド群ｓｆｇ１〜ｓｆｇ３のうちで点灯させるサブフィールド数が少ない階調レベルの再現が不安定となる。このため、各サブフィールド群ｓｆｇ１〜ｓｆｇ３のサブフィールド数を増加し、それによってアドレッシングに係わる消費電力を増やすことなく多階調化を図ることが困難であった。加えて、アドレッシングにおいて必要量の壁電荷を帯電させるためにライン走査周期を、３．７μｓ程度の比較的に長い値に設定しなければならなかった。したがって、ライン数が４８０の場合で１回のアドレッシングの所要時間は約１．７８ｍｓであり、１フィールド期間（約１６．７ｍｓ）に行うことのできるアドレッシングの最大数は９であった。
【００１３】
本発明は、各セルについてサブフィールド数より少ない回数のアドレッシングで階調再現を行う場合に、再現する階調レベルに依存しない安定した動作を実現することを目的としている。他の目的は、サブフィールド数を増加し、それによってアドレッシングに係わる消費電力を増やすことなく多階調化を図ることにある。
【００１４】
【課題を解決するための手段】
本発明においては、アドレッシングの準備として画面全体を一様に帯電させ、点灯不要のセルのみについて電荷を消去するアドレッシングを繰り返し行うようにし、表示すべき各セルの明るさに対応して１フィールド分の複数のサブフィールドの表示開始に先立つ電荷形成処理から選択されたサブフィールドでの消去アドレッシングが行われるまでに含まれるサブフィールドの数を制御する。これにより、たとえ注目するセルの電荷を消去すべきサブフィールドが第２番目以降のサブフィールドであって、アドレッシング準備から消去のための放電までの経過時間が長くても、その期間に以前のサブフィールドのサステインが行われるので、消去のための放電の時点でプライミング効果に十分な空間電荷が存在する。最初のアドレッシングで放電ミスが生じても、その後に正しくアドレッシングが行われれば、放電ミスの影響は小さい。
【００１５】
前面側基板に配置されて水平方向のセル列を規定する複数のサステイン電極対と、背面側基板に配置されて垂直方向のセル列を規定する複数のアドレス電極とを有する３電極面放電構造のＰＤＰにおいて、画面全体を一様に帯電させるために、全てのサステイン電極対に放電開始電圧を超える電圧を与える第１過程と、全てのサステイン電極対に前記第１過程で与える電圧とは反対極性で緩やかに低減する電圧を印加する第２過程とを含む処理を行うことにより、以前の点灯の有無に依存しない均一な帯電状態を得ることができ、アドレッシングの信頼性を高めることができる。また、サステイン期間中において、アドレス電極の電位をサステイン電極対に印加するサステインパルスと同極性の電位に保持しておくことにより、不要の放電を防止することができる。
【００１６】
【発明の実施の形態】
図１は本発明に係るプラズマ表示装置１００の構成図である。
プラズマ表示装置１００は、マトリクス形式のカラー表示デバイスであるＡＣ型のＰＤＰ１と、画面（スクリーン）ＳＣを構成する多数のセルＣを選択的に点灯させるための駆動ユニット８０とから構成されており、壁掛け式テレビジョン受像機、コンピュータシステムのモニターなどとして利用される。
【００１７】
ＰＤＰ１は、対をなす第１及び第２の主電極としてのサステイン電極Ｘ，Ｙが平行配置され、各セルＣにおいてサステイン電極Ｘ，Ｙと第３の電極としてのアドレス電極Ａとが交差して配置される３電極面放電構造のＰＤＰである。サステイン電極Ｘ，Ｙは画面の行方向（水平方向）に延び、一方のサステイン電極Ｙはアドレッシングに際して行単位にセルを選択するためのスキャン電極として用いられる。アドレス電極Ａは列方向（垂直方向）に延びており、列単位にセルを選択するためのデータ電極として用いられる。サステイン電極群とアドレス電極群とが交差する領域が表示領域、すなわち画面ＳＣである。
【００１８】
駆動ユニット８０は、コントローラ８１、フレームメモリ８２、データ処理回路８３、サブフィールドメモリ８４、電源回路８５、Ｘドライバ８７、Ｙドライバ８８、及びアドレスドライバ８９を有している。駆動ユニット８０にはＴＶチューナ・コンピュータなどの外部装置からＲ，Ｇ，Ｂの各色の輝度レベル（階調レベル）を示す画素単位のフィールドデータＤＦが、各種の同期信号とともに入力される。
【００１９】
フィールドデータＤＦは、フレームメモリ８２に一旦格納された後、データ処理回路８３へ送られる。データ処理回路８３は、点灯させるサブフィールドの組合せを設定するデータ変換手段であり、フィールドデータＤＦに応じたサブフィールドデータＤＳＦを出力する。サブフィールドデータＤＳＦはサブフィールドメモリ８４に格納される。サブフィールドデータＤＳＦの各ビットの値は、サブフィールドにおけるセルの点灯の要否、厳密にはアドレス放電の要否を示す情報である。
【００２０】
Ｘドライバ回路８７はサステイン電極Ｘに駆動電圧を印加し、Ｙドライバ回路８８はサステイン電極Ｙに駆動電圧を印加する。アドレスドライバ回路８９は、サブフィールドデータＤＳＦに応じてアドレス電極Ａに駆動電圧を印加する。これらドライバ回路には電源回路８５から所定の電力が供給される。
【００２１】
図２はＰＤＰ１の内部構造を示す斜視図である。
ＰＤＰ１では、前面側のガラス基板１１の内面に、マトリクス画面における水平方向のセル列である行Ｌ毎に一対ずつサステイン電極Ｘ，Ｙが配列されている。サステイン電極Ｘ，Ｙは、それぞれが透明導電膜４１と金属膜（バス導体）４２とからなり、低融点ガラスからなる厚さ３０μｍ程度の誘電体層１７で被覆されている。誘電体層１７の表面にはマグネシア（ＭｇＯ）からなる厚さ数千オングストロームの保護膜１８が設けられている。アドレス電極Ａは、背面側のガラス基板２１の内面を覆う下地層２２の上に配列されており、厚さ１０μｍ程度の誘電体層２４によって被覆されている。誘電体層２４の上には、高さ１５０μｍの平面視直線帯状の隔壁２９が、各アドレス電極Ａの間に１つずつ設けられている。これらの隔壁２９によって放電空間３０が行方向にサブピクセル（単位発光領域）毎に区画され、且つ放電空間３０の間隙寸法が規定されている。そして、アドレス電極Ａの上方及び隔壁２９の側面を含めて背面側の壁面を被覆するように、カラー表示のためのＲ，Ｇ，Ｂの３色の蛍光体層２８Ｒ，２８Ｇ，２８Ｂが設けられている。なお、隔壁形成に際しては、コントラストを高めるために頂上部を暗色に着色し、他の部分を白色に着色して可視光の反射率を高めるのが望ましい。着色は材料のガラスペーストに所定色の顔料を添加することにより行う。
【００２２】
放電空間３０には主成分のネオンにキセノンを混合した放電ガスが充填されており（封入圧力は５００Ｔｏｒｒ）、蛍光体層２８Ｒ，２８Ｇ，２８Ｂは放電時にキセノンが放つ紫外線によって局部的に励起されて発光する。表示の１ピクセル（画素）は行方向に並ぶ３個のサブピクセルで構成され、各列内のサブピクセルの発光色は同一である。各サブピクセル内の構造体がセル（表示素子）である。隔壁２９の配置パターンがストライプパターンであることから、放電空間３０のうちの各列に対応した部分は全ての行Ｌに跨がって列方向に連続している。そのため、隣接する行Ｌどうしの電極間隙（逆スリットと呼称されている）の寸法は各行Ｌの面放電ギャップ（例えば８０〜１４０μｍの範囲内の値）より十分に大きく、列方向の放電結合を防ぐことのできる値（例えば４００〜５００μｍの範囲内の値）に選定されている。なお、逆スリットには非発光の白っぽい蛍光体層を隠す目的で、ガラス基板１１の外面側又は内面側に図示しない遮光膜が設けられる。
【００２３】
以下、プラズマ表示装置１におけるＰＤＰ１の駆動方法を説明する。
図３は本発明の駆動方法の模式図である。
２値の点灯制御によって階調再現を行うために入力画像である時系列の各フィールドＦを１６個のサブフィールドＳＦ１，ＳＦ２，ＳＦ３，ＳＦ４，ＳＦ５，ＳＦ６，ＳＦ７，ＳＦ８，ＳＦ９，ＳＦ１０，ＳＦ１１，ＳＦ１２，ＳＦ１３，ＳＦ１４，ＳＦ１５，ＳＦ１６に分割する。言い換えれば、フィールドＦを１６個のサブフィールドＳＦ１〜ＳＦ１６の集合に置き換えて表示する。各サブフィールドＳＦ１〜ＳＦ１６には、アドレス期間ＴＡとサステイン期間（表示期間）ＴＳとを割り当てる。そして、アドレッシングの回数を低減するためにサブフィールドＳＦ１〜ＳＦ１６を２以上（例示では３）のサブフィールド群ＳＦＧ１，ＳＦＧ２，ＳＦＧ３に区分する。表示順序の先頭から第５番目までの５個のサブフィールドＳＦ１〜ＳＦ５の集合を第１のサブフィールド群ＳＦＧ１とし、第６番目から第１０番目までの５個のサブフィールドＳＦ６〜ＳＦ１０の集合を第２のサブフィールド群ＳＦＧ２とし、残りの第１１番目から第１６番目までの６個のサブフィールドＳＦ１１〜ＳＦ１６の集合を第３のサブフィールド群ＳＦＧ３とする。各サブフィールド群ＳＦＧ１〜ＳＦＧ３には、アドレッシング準備期間ＴＲを割り当てる。本実施形態においては、第１のサブフィールド群ＳＦＧ１に属する全てのサブフィールドの輝度の重みを最小の「１」とし、第２のサブフィールド群ＳＦＧ２に属する全てのサブフィールドの輝度の重みを「６」とし、第３のサブフィールド群ＳＦＧ３に属する全てのサブフィールドの輝度の重みを「３６」とする。ここで、第２及び第３のサブフィールド群ＳＦＧ２，ＳＦＧ３において、各サブフィールドの重みは最小の重み（「１」）の整数倍であり且つそれより小さい重みの総和に１を加えた値である。すなわち、６＝１×５＋１であり、３６＝１×５＋６×５＋１である。このような重み付けのフィールド構成によれば、サブフィールドの点灯の有無を組み合わせることによって、階調レベル「０」〜「２５１」の階調幅の均等な２５２階調の表示を実現することができる。したがって、プラズマ表示装置１００において表示可能な色の数は２５２^３である。
【００２４】
なお、各サブフィールド群ＳＦＧ１〜ＳＦＧ３において、必ずしも全ての重みを同一にする必要はなく、適宜に選定することができる。例えば、第３のサブフィールド群ＳＦＧ３の１個のサブフィールドＳＦ１３の重みを「３５」とし、重み「３６」の輝度を得る場合に、重み「３５」のサブフィールドＳＦ１３と重み「１」の１個のサブフィールドＳＦ１とを点灯させるようにしてもよい。また、重みの順に表示する必要もない。例えば、重みの大きいサブフィールドをフィールド期間の中間に配置するといった最適化を行うことができる。動画像表示における偽輪郭を防止する上では、点灯又は非点灯の極端な連続を避けるのが望ましい。ただし、各サブフィールド群ＳＦＧ１〜ＳＦＧ３に属するサブフィールドは連続的に表示され、ある群のサブフィールドどうしの間に他の群のサブフィールドが挿入されることはない。
【００２５】
さて、アドレッシング準備期間ＴＲは各サブフィールド群ＳＦＧ１〜ＳＦＧ３の最前に設けられており、このアドレッシング準備期間ＴＲにおいて、後述の駆動シーケンスによって全てのセルに点灯維持に必要な壁電荷を帯電させる電荷形成処理が行われる。したがって、電荷形成処理を行った状態のまま点灯維持電圧を印加すると、全てのセルが点灯する。各サブフィールドのアドレス期間ＴＡでは、点灯不要のセルのみについて壁電荷を消去する消去アドレッシングが行われる。壁電荷の消去されたセルは、再び電荷形成処理が行われるまで、点灯維持電圧を印加しても点灯しない。サステイン期間ＴＳでは全てのセルに対して同時に交番極性の点灯維持電圧が印加され、壁電荷の残存するセルの点灯状態が維持される。各サブフィールド群ＳＦＧ１〜ＳＦＧ３において、ｎ（５又は６）個のサブフィールドのうちのｍ（０≦ｍ＜ｎ）個のサブフィールドを点灯させる階調レベルのセルについては、（ｍ＋１）番目のアドレス期間ＴＡで壁電荷が消去される。ｎ個のサブフィールドを点灯させる階調レベルのセルについては壁電荷の消去は行われない。
【００２６】
例えば階調レベル「３」を再現するには、重みが１である３個のサブフィールドＳＦ１〜ＳＦ３のサステイン期間ＴＳにおいてセルを点灯させればよい。この場合、第１のサブフィールド群ＳＦＧ１のアドレッシング準備期間ＴＲにおいて画面全体に電荷が形成され、第４番目のサブフィールドＳＦ４のアドレス期間ＴＡにおいて該当セルに対して電荷消去が行われる。また、階調レベル「２」を再現する場合には、第３番目のサブフィールドＳＦ３のアドレス期間ＴＡにおいて電荷消去が行われ、第３〜第５番目のサブフィールドＳＦ３〜ＳＦ５のサステイン期間ＴＳにおいて該当セルは非点灯である。
【００２７】
このように各サブフィールド群ＳＦＧ１〜ＳＦＧ３毎に再現すべき階調レベルに応じて電荷消去を行う時期を変更することにより、画面全体の電荷形成処理の回数をサブフィールド群数に減らすことができ、アドレッシング回数をサブフィールド群数以下に減らすことができる。消去形式のアドレッシングであるので、再現すべき階調レベルが最大の「２５１」のときにはアドレッシングは不要である。
【００２８】
図４は駆動シーケンスを示す電圧波形図である。
各サブフィールド群ＳＦＧ１〜ＳＦＧ３のアドレッシング準備期間ＴＲにおいては、サステイン電極Ｘに正極性の電圧パルスＰｒを印加する第１過程と、サステイン電極Ｘに正極性の電圧パルスＰｒｘを印加し且つサステイン電極Ｙに負極性の電圧パルスＰｒｙを印加する第２過程とによって、後述のように前回点灯セル及び前回非点灯セルに所定の極性の壁電荷が形成される。なお、第１過程では、アドレス電極Ａを正電位にバイアスし、アドレス電極Ａとサステイン電極Ｘとの間の不要の放電を防止する。第２過程に続いて、帯電の均一性を高めるため、サステイン電極Ｙに正極性の電圧パルスＰｒｓを印加して全てのセルで面放電を生じさせる。この面放電によって帯電極性は反転する。その後、電荷の消失を避けるため、サステイン電極Ｙの電位を緩やかに低減させる。
【００２９】
アドレッシング準備期間ＴＲに続くアドレス期間ＴＡにおいては、先頭のラインから１ラインずつ順に各ラインを選択し、該当するサステイン電極Ｙに負極性のスキャンパルスＰｙを印加する。ラインの選択と同時に、非点灯とすべきセル（今回非点灯セル）に対応したアドレス電極Ａに対して正極性のアドレスパルスＰａを印加する。選択されたラインにおけるアドレスパルスＰａの印加されたセルでは、サステイン電極Ｙとアドレス電極Ａとの間で対向放電が起こって誘電体層１７の壁電荷が消失する。アドレスパルスＰａの印加時点ではサステイン電極Ｘの近傍には正極性の壁電荷が存在するので、その壁電圧でアドレスパルスＰａが打ち消され、サステイン電極Ｘとアドレス電極Ａとの間では放電は起きない。このような消去形式のアドレッシングは、書込み形式と違って電荷の再形成が不要であるので、高速化に適している。具体的には１ライン当たりのアドレス時間（ライン走査周期）は１．５μｓ程度であり、書込み形式の場合の半分以下である。ライン数が４８０の場合、１回のアドレッシングの所要時間は７２０μｓであり、１６個のアドレス期間ＴＡの合計時間は１１．５ｍｓ（フィールド期間の約６９％）である。
【００３０】
サステイン期間ＴＳにおいては、不要の放電を防止するために全てのアドレス電極Ａを正極性の電位にバイアスし、最初に全てのサステイン電極Ｘに正極性のサステインパルスＰｓを印加する。その後、サステイン電極Ｙとサステイン電極Ｘとに対して交互にサステインパルスＰｓを印加する。本実施形態では、最終のサステインパルスＰｓはサステイン電極Ｙに印加される。サステインパルスＰｓの印加によって、アドレス期間ＴＡにおいて壁電荷の残されたセル（今回点灯セル）で面放電が生じる。
【００３１】
サステイン期間ＴＳに続くアドレス期間ＴＡにおいては、帯電分布を整える目的で、サステイン電極Ｘに電圧パルスＰｒを印加するとともにサステイン電極Ｙに電圧パルスＰｒｓを印加する。そして、アドレッシング準備期間ＴＲと同様にサステイン電極Ｙの電位を緩やかに低減させ、その後に第１番目のアドレス期間ＴＡと同様にライン順次のアドレッシングを行う。
【００３２】
図５は本発明に係わるアドレッシング準備の基本概念を示す電圧波形図である。同図における壁電圧Ｖｗａｌｌ及び実効電圧Ｖｅｆｆの極性は、サステイン電極Ｙの電位を基準としてみたものである。
【００３３】
アドレッシング準備期間ＴＲの開始時点において、前回点灯セルには点灯維持の面放電で生じた壁電荷が残存している。その極性は、上述のとおりサステイン期間における最終のサステインパルスＰｓがサステイン電極Ｙに印加されるので、サステイン電極Ｘの側が正極性であり、サステイン電極Ｙの側が負極性である。したがって、前回点灯セルでは、サステイン電極間（主電極間）に正の壁電圧Ｖｗａｌｌが加わっている。一方、前回非点灯セルでは、以前のアドレッシングで壁電荷が消去されているので、壁電圧Ｖｗａｌｌは零である。
【００３４】
サステイン電極Ｘに波高値がサステインパルスＰｓと同じかそれに近い電圧パルスＰｒを印加すると、前回点灯セルの実効電圧Ｖｅｆｆは、図中に実線で示すように放電開始電圧Ｖｆを越える。このため、前回点灯セルでは面放電が生じ、電荷が一旦消失した後に再形成され、壁電圧Ｖｗａｌｌの極性が反転する。前回非点灯セルでは、図中に破線で示すように実効電圧Ｖｅｆｆが放電開始電圧Ｖｆを越えないので、放電は生じず、無帯電状態が保たれる。
【００３５】
続いて、印加電圧が点灯維持電圧（サステインパルスＰｓの波高値Ｖｓ）の２倍程度となるように波高値の設定された互いに極性の異なる電圧パルスＰｒｘ，Ｐｒｙを印加すると、前回非点灯セルにおいて実効電圧Ｖｅｆｆが放電開始電圧Ｖｆを越えて面放電が生じる。これにより、前回非点灯セルに前回点灯セルと同じ負の壁電圧Ｖｗａｌｌが加わる。一方、前回点灯セルでは、壁電圧Ｖｗａｌｌが印加電圧を引き下げ、実効電圧Ｖｅｆｆが放電開始電圧Ｖｆを越えない。したがって、前回点灯セルの帯電状態が保たれる。つまり、前回点灯セルと前回非点灯セルとが同様に帯電した状態が形成される。ただし、帯電量に若干の差異が生じる場合があるので（通常は前回非点灯セルの方が多い）、帯電量を揃えるために電圧パルスＰｒｓを印加して面放電を生じさせる。
【００３６】
このように残存する壁電荷を利用して２段階で画面全体を帯電させるので、１回の放電で帯電状態を形成する場合と比べて、より均一な帯電分布がえられ、アドレッシングの信頼性が高まる。
【００３７】
図６は本発明の駆動方法の変形例の模式図である。
特定のサブフィールド群（図示の例ではＳＦＧ３）において、電荷消去を行ったセルについては、それ以降の１以上のアドレス期間ＴＡでも同じサブフィールドデータＤＳＦを用いて消去アドレッシングを行う。これにより、仮にアドレス放電ミスが生じて点灯不要のセルが点灯したとしても、消去アドレッシングを繰り返すことによって不要電荷が消去され、当該セルは非点灯状態となる。通常は最初の消去アドレッシングで不要電荷が消去されてしまうので、２回目以降の消去アドレッシングでは放電が起こらず、コントラストは低下しない。
【００３８】
全てのサブフィールド群ＳＦＧ１〜ＳＦＧ３でアドレッシングを繰り返えすことは可能である。しかし、アドレス放電ミスの発生確率が小さく、また、輝度の重みの小さいサブフィールドではアドレス放電ミスの影響（誤点灯による輝度上昇）が軽微であることを考え合わせると、輝度の重み又は重みの総和の降順に特定のサブフィールド群を選定するのが望ましい。それは、最初に正しくアドレッシングが行われて２回目以降のアドレッシングで放電が起きないとしても、スキャンパルスＰｙ及びアドレスパルスＰａを印加すればセルの充電に電力が費やされるからである。また、特定のサブフィールド群において、アドレッシングの最大回数を２又は３程度に制限するのも、消費電力の低減に有効である。
【００３９】
図６の例では最も個々の重み及び重みの総和の大きいサブフィールド群ＳＦＧ３が特定のサブフィールド群とされており、アドレッシングの最大回数が２に制限されている。
【００４０】
図７は駆動シーケンスの変形例を示す電圧波形図である。
輝度の重みの大きいサブフィールドと比べて重みの小さいサブフィールドでのアドレッシングの誤りの影響は小さい。そこで、最小の重みのサブフィールドＳＦ１〜ＳＦ５のライン走査周期ΔＴ’を、他のサブフィールドＳＦ６〜ＳＦ１６のライン走査周期ΔＴよりも短くする。これにより、サブフィールドＳＦ１〜ＳＦ５のアドレス期間ＴＡ’は他のサブフィールドＳＦ１〜ＳＦ５のアドレス期間ＴＡより短くなるので、その分だけサステイン期間ＴＳを全体的に長くして最大発光輝度を高めたり、サブフィールド数を増やして階調性を高めたりすることができる。
【００４１】
また、表示内容によっては、各サブフィールド群ＳＦＧ１〜ＳＦＧ３のあるサブフィールド以降において、全てのセルが点灯不要となる場合がある。この点灯不要期間にセルに電圧を印加しても電極間の静電容量の充電に電力が費やされるだけである。したがって、全てのセルが点灯不要のサブフィールドについては、アドレスパルスＰａだけでなくスキャンパルスＰｙ及びサステインパルスＰｓの出力を取り止め、実質的に電圧印加を停止する。このような制御は、コントローラ８１（図１参照）によってデータ処理回路８３からの階調レベル情報に基づいて行われる。制御を簡略化するために特定のサブフィールド群のみについて電圧印加を停止するようにしてもよい。その場合、省電力効果の上から、輝度の重みの降順、輝度の重みの総和の降順、又はサブフィールド数の降順に特定のサブフィールド群を選ぶのが望ましい。
【００４２】
以上の実施形態においては、アドレス放電による蛍光体の劣化を軽減するためにアドレスパルスＰａを正極性と定めて他のパルスの極性を設定し、また、片方のサステイン電極のみに正極性のサステインパルスを印加するようにして駆動回路を簡単化した例を挙げたが、これに限定されるものではない。つまり、印加電圧の極性の変更は可能である。電荷形成処理の第２過程の電圧パルスＰｒｘ，Ｐｒｙについては、波高値の割り振りは任意であるが、回路構成の上では例示のとおり同等に割り振ってＶｓと−Ｖｓの組合せにするのが有利である。
【００４３】
【発明の効果】
請求項１ないし請求項７の発明によれば、各セルについてサブフィールド数より少ない回数のアドレッシングで階調再現を行う場合に、再現する階調レベルに係わらず動作を安定化することができる。したがって、サブフィールド群のサブフィールド数を増加し、それによってアドレッシングに係わる消費電力を増やすことなく多階調化を図ることができる。加えて、各セルに対してアドレッシングを繰り返すことによって、アドレッシングにおいて放電ミスが生じたとしても、その後に正しくアドレッシング放電を生じさせて不要の点灯を最小限に抑えることができる。
【００４４】
請求項３の発明によれば、以前の点灯の有無に係わらず画面全体をより均一に帯電させることができ、アドレッシングの信頼性を高めることができる。
請求項４の発明によれば、サステイン期間における不要の放電を防止することができる。
【００４５】
請求項５ないし請求項７の発明によれば、アドレッシングの消費電力を抑えつつ、アドレッシングにおける放電ミスの影響を低減することができる。
【図面の簡単な説明】
【図１】本発明に係るプラズマ表示装置の構成図である。
【図２】ＰＤＰの内部構造を示す斜視図である。
【図３】本発明の駆動方法の模式図である。
【図４】駆動シーケンスを示す電圧波形図である。
【図５】本発明に係わるアドレッシング準備の基本概念を示す電圧波形図である。
【図６】本発明の駆動方法の変形例の模式図である。
【図７】駆動シーケンスの変形例を示す電圧波形図である。
【図８】従来の駆動方法の模式図である。
【符号の説明】
１ＰＤＰ（ＡＣ型ＰＤＰ）
Ｃセル
ＳＣ画面
Ａアドレス電極
Ｘサステイン電極
Ｙサステイン電極
Ｆフィールド
ＳＦ１〜１６サブフィールド
ＳＦＧ１〜３サブフィールド
ＴＡアドレス期間
ＴＳサステイン期間（表示期間）
ＴＲアドレッシング準備期間

Claims

１フィールドを輝度の重み付けをした複数のサブフィールドで構成し、各セルの点灯の要否を設定するアドレス期間と点灯状態を維持するサステイン期間とをサブフィールド毎に割り当てて階調表示を行うＡＣ型ＰＤＰの駆動方法であって、
連続するサブフィールドからなるサブフィールド列の表示開始に先立って、全てのセルに点灯状態の維持に必要な壁電荷を帯電させるための電荷形成処理を加え、その後に、
前記サブフィールド列の中の選択されたサブフィールドのアドレス期間において、点灯不要のセルの壁電荷を消去するための消去アドレッシングを行うとともに、前記選択されたサブフィールドに引き続く少なくとも１つのサブフィールドのアドレス期間においても、その前のアドレス期間で一旦消去アドレッシングをしたセルに対して同じデータで消去アドレッシングを行う
ことを特徴とするＡＣ型ＰＤＰの駆動方法。
１フィールドを輝度の重み付けをした複数のサブフィールドで構成し、各セルの点灯の要否を設定するアドレス期間と点灯状態を維持するサステイン期間とをサブフィールド毎に割り当てて階調表示を行うＡＣ型ＰＤＰの駆動方法であって、
１フィールド分の前記複数のサブフィールドからなるサブフィールド列の表示開始に先立って、全てのセルに点灯状態の維持に必要な壁電荷を帯電させるための電荷形成処理を加え、その後に、
前記サブフィールド列の中の選択されたサブフィールドのアドレス期間において、点灯不要のセルの壁電荷を消去するための消去アドレッシングを行うとともに、前記選択されたサブフィールドに引き続く少なくとも１つのサブフィールドのアドレス期間においても、その前のアドレス期間で一旦消去アドレッシングをしたセルに対して同じデータで消去アドレッシングを行い、
表示すべき各セルの明るさに対応して前記１フィールド分の複数のサブフィールドの表示開始に先立つ電荷形成処理から選択されたサブフィールドでの消去アドレッシングが行われるまでに含まれるサブフィールドの数を制御するようにした
ことを特徴とするＡＣ型ＰＤＰの駆動方法。
駆動すべきＡＣ型ＰＤＰが、前面側基板に配置されて水平方向のセル列を規定する複数のサステイン電極対と、背面側基板に配置されて垂直方向のセル列を規定する複数のアドレス電極とを有する３電極面放電構造を有してなり、かつ
前記電荷形成処理が、全てのサステイン電極対に放電開始電圧を超える電圧を与える第１過程と、全てのサステイン電極対に前記第１過程で与える電圧とは反対極性で緩やかに低減する電圧を印加する第２過程とを含む
ことを特徴とする請求項１または請求項２記載のＡＣ型ＰＤＰの駆動方法。
駆動すべきＡＣ型ＰＤＰが、前面側基板に配置されて水平方向のセル列を規定する複数のサステイン電極対と、背面側基板に配置されて垂直方向のセル列を規定する複数のアドレス電極とを有する３電極面放電構造を有してなり、かつ
前記各サブフィールドのサステイン期間中において、前記サステイン電極対の一方および他方の電極に交互に点灯維持のためのサステインパルスを印加するとともに、前記アドレス電極の電位を前記サステインパルスと同極性の電位に保持しておく
請求項１ないし請求項３のいずれかに記載のＡＣ型ＰＤＰの駆動方法。
１フィールドを輝度の重み付けをした３以上のサブフィールドで構成し、各セルの点灯の要否を設定するアドレス期間と点灯状態を維持するサステイン期間とをサブフィールド毎に割り当てて階調表示を行うＡＣ型ＰＤＰの駆動方法であって、
１フィールド分の前記サブフィールドの集合を２以上のサブフィールド群に区分し、
前記各サブフィールド群では最初にアドレッシング準備処理として画面全体のセルに点灯状態の維持に必要な壁電荷を帯電させるための電荷形成処理を行い、
前記各サブフィールドのアドレス期間において点灯不要のセルのみについて壁電荷を消去するための消去アドレッシングを行うとともに、
特定の前記サブフィールド群について、第２番目以降のアドレス期間に、それ以前のアドレス期間に電荷消去のための消去アドレッシングを行ったセルに対して同じデータで消去アドレッシングを行うことを特徴とするＡＣ型ＰＤＰの駆動方法。
輝度の重みの最も大きいサブフィールドを含む群から降順に選択した１以上のサブフィールド群を前記特定のサブフィールド群とする
請求項５記載のＡＣ型ＰＤＰの駆動方法。
輝度の重みの総和の最も大きいサブフィールド群から降順に選択した１以上のサブフィールド群を前記特定のサブフィールド群とする
請求項５記載のＡＣ型ＰＤＰの駆動方法。