JP2003295819A

JP2003295819A - Ａｃ型ｐｄｐの駆動方法

Info

Publication number: JP2003295819A
Application number: JP2003059142A
Authority: JP
Inventors: Hitoshi Hirakawa; 仁平川; Yasushi Yoneda; 靖司米田
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2003-03-05
Filing date: 2003-03-05
Publication date: 2003-10-15
Anticipated expiration: 2017-09-18
Also published as: JP3606861B2

Abstract

(57)【要約】【課題】各セルについてサブフィールド数より少ない回
数のアドレッシングで階調再現を行う場合に、階調レベ
ルに依存しない安定した動作を実現する。【解決手段】１フィールドＦを輝度の重み付けをした複
数のサブフィールドで構成し、各セルの点灯の要否を設
定するアドレス期間と点灯状態を維持するサステイン期
間とをサブフィールド毎に割り当てて階調表示を行う際
に、アドレッシングの準備として画面全体を一様に帯電
させ、点灯不要のセルのみについて電荷を消去するアド
レッシングを繰り返し行うようし、表示すべき各セルの
明るさに対応して１フィールド分の複数のサブフィール
ドの表示開始に先立つ電荷形成処理から選択されたサブ
フィールドでの消去アドレッシングが行われるまでに含
まれるサブフィールドの数を制御する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＡＣ型ＰＤＰ（Pl
asma Display Panel：プラズマディスプレイパネル）の
駆動方法に関する。

【０００２】ＰＤＰは、基板対を支持体とする薄型の自
己発光表示デバイスであり、カラー画面の実用化を機に
テレビジョン映像やコンピュータのモニターなどの用途
で広く用いられるようになってきた。ハイビジョン用の
大画面の実現手段としても注目されている。このような
ＰＤＰの高精細化及び大画面化を進めるには、動作の信
頼性を確保しつつ消費電力を低減する必要がある。

【０００３】

【従来の技術】ＡＣ型ＰＤＰは、壁電荷を利用して点灯
状態を維持するいわゆるメモリ機能を持たせるために主
電極を誘電体で被覆した構造のＰＤＰである。表示に際
しては、点灯（発光）すべきセルのみが帯電した状態を
形成するライン順次のアドレッシングを行い、その後に
全てのセルに対して一斉に交番極性の点灯維持電圧Ｖｓ
を印加する。点灯維持電圧Ｖｓは（１）式を満たす。

【０００４】Ｖｆ−Ｖwall＜Ｖｓ＜Ｖｆ …（１）Ｖｆ：放電開始電圧Ｖwall：壁電圧壁電荷の存在するセルでは、壁電圧Ｖwallが点灯維持電
圧Ｖｓに重畳するので、セルに加わる実効電圧（セル電
圧ともいう）Ｖeff が放電開始電圧Ｖｆを越えて放電が
生じる。点灯維持電圧Ｖｓの印加周期を短くすれば、見
かけの上で連続的な点灯状態が得られる。表示の輝度
は、単位時間あたりの放電回数に依存する。したがっ
て、中間調は、セル毎に１フィールド（ノンインタレー
スの場合は１フレーム）の放電回数を階調レベルに応じ
て適切に設定することによって再現される。カラー表示
は階調表示の一種であって、表示色は３原色の輝度の組
合せによって決まる。

【０００５】ＰＤＰの階調表示方法としては、１フィー
ルドを輝度（すなわち放電回数）の重み付けをした複数
のサブフィールドで構成し、サブフィールド単位の点灯
の有無の組合せによって１フィールドの総放電回数を設
定する方法が広く知られている（特開平４−１９５１８
８号）。一般には、各サブフィールドに対して重みが２
n （ｎ＝０，１，２，３…）で表されるいわゆる“バイ
ナリーの重み付け”を行う。例えばサブフィールド数が
８であれば、階調レベルが「０」〜「２５５」の２５６
階調の表示が可能である。

【０００６】バイナリーの重み付けは重みに冗長性がな
く多階調化に適している。しかし、階調幅（階調の１段
分の輝度差）を階調範囲の全域にわたって均等とするに
は、サブフィールド毎にアドレッシングを行わなければ
ならない。また、サブフィールド毎にアドレッシングに
先立って画面全体の帯電状態を一様化するリセット処理
（アドレッシング準備処理）を行う必要がある。リセッ
ト処理を省略すると、壁電荷の残留するセル（前回点灯
セル）と他のセル（前回非点灯セル）とで放電条件が異
なることになり、確実にアドレッシングを行うことが困
難になる。リセット処理及びアドレッシングは放電を伴
うので、コントラスト及び消費電力の観点からすればこ
れらの回数がより少ないのが望ましい。特に高精細のＰ
ＤＰではアドレッシング用の回路部品の負担が大きいの
で、発熱対策の上からもアドレッシング回数の低減が切
望される。

【０００７】そこで、従来において、所定数のサブフィ
ールドを複数個のサブフィールド群に区分し、各サブフ
ィールド群に属するサブフィールドの重みを等しくし、
サブフィールド群毎に１回ずつリセット処理を行う駆動
方法が提案されている（特許第２６３９３１１号）。

【０００８】図８は従来の駆動方法の模式図である。図
８の例において、フィールドｆは計９個のサブフィール
ドｓｆ１〜ｓｆ９で構成され、これらのサブフィールド
ｓｆ１〜ｓｆ９は３個ずつ３個のサブフィールド群ｓｆ
ｇ１〜ｓｆｇ３に区分けされている。第１のサブフィー
ルド群ｓｆｇ１の各サブフィールドｓｆ１〜ｓｆ３の重
みは１であり、第２のサブフィールド群ｓｆｇ２の各サ
ブフィールドｓｆ４〜ｓｆ６の重みは４であり、第３の
サブフィールド群ｓｆｇ３の各サブフィールドｓｆ７〜
ｓｆ９の重みは１６である。このフィールド構成では、
階調レベル「０」〜「６３」の６４階調の表示が可能で
ある。サブフィールドｓｆ１〜ｓｆ９毎にアドレッシン
グのためのアドレス期間ｔａと点灯維持のためのサステ
イン期間（表示期間）ｔｓとが割り当てられ、各サブフ
ィールド群ｓｆｇ１〜ｓｆｇ３毎にリセット処理のため
のリセット期間ｔｒが割り当てられている。なお、アド
レス期間ｔａは一定長（ライン走査周期とライン数との
積）であるが、サステイン期間ｔｓは輝度の重みが大き
いほど長い。

【０００９】従来では、リセット処理として残留壁電荷
を消失させて画面全体を無帯電状態とする電荷消去処理
が行われ、アドレッシングとして点灯すべきセルのみに
新たに壁電荷を生じさせる選択書込みが行われていた。

【００１０】例えば階調レベル「３」を再現するには、
重みが１である３個のサブフィールドｓｆ１〜ｓｆ３の
サステイン期間ｔｓにおいてセルを点灯させればよい。
この場合、第１のサブフィールド群ｓｆｇ１のリセット
期間ｔｒにおいて画面全体の電荷が消去され、第１番目
のサブフィールドｓｆ１のアドレス期間ｔａにおいて該
当セルに対して書込みが行われる。第２番目及び第３番
目のサブフィールドｓｆ２，ｓｆ３のアドレス期間ｔａ
では書込みは行われず、サステイン期間ｔｓでは残留す
る壁電荷を用いて点灯維持が行われる。その後、第２の
サブフィールド群ｓｆｇ２のリセット期間ｔｒにおいて
壁電荷が消去され、該当セルは点灯維持電圧を印加して
も放電の生じない非点灯状態となる。また、階調レベル
「２」を再現する場合には、第２番目のサブフィールド
ｓｆ２のアドレス期間ｔａにおいて書込みが行われ、第
２番目及び第３番目のサブフィールドｓｆ２，ｓｆ３の
サステイン期間ｔｓにおいて該当セルが点灯する。

【００１１】このように各サブフィールド群ｓｆｇ１〜
ｓｆｇ３毎に再現すべき階調レベルに応じて書込みを行
う時期を変更することにより、リセット処理回数をサブ
フィールド群数に減らすことができ、アドレッシング回
数をサブフィールド群数以下に減らすことができる。書
込み形式のアドレッシングであるので、再現すべき階調
レベルが「０」のときにはアドレッシングは不要であ
る。

【００１２】

【発明が解決しようとする課題】しかし、従来の駆動方
法では、リセット処理に続いてアドレッシングを行うと
きはリセット処理の放電で生じた空間電荷によるプライ
ミング効果が大きいが、リセット処理からアドレッシン
グまでの時間が長くなるほど、空間電荷が減少してプラ
イミング効果が小さくなり、アドレッシングにおける放
電ミスの発生確率が上昇してしまう。つまり、サブフィ
ールド群ｓｆｇ１〜ｓｆｇ３のうちで点灯させるサブフ
ィールド数が少ない階調レベルの再現が不安定となる。
このため、各サブフィールド群ｓｆｇ１〜ｓｆｇ３のサ
ブフィールド数を増加し、それによってアドレッシング
に係わる消費電力を増やすことなく多階調化を図ること
が困難であった。加えて、アドレッシングにおいて必要
量の壁電荷を帯電させるためにライン走査周期を、３．
７μｓ程度の比較的に長い値に設定しなければならなか
った。したがって、ライン数が４８０の場合で１回のア
ドレッシングの所要時間は約１．７８ｍｓであり、１フ
ィールド期間（約１６．７ｍｓ）に行うことのできるア
ドレッシングの最大数は９であった。

【００１３】本発明は、各セルについてサブフィールド
数より少ない回数のアドレッシングで階調再現を行う場
合に、再現する階調レベルに依存しない安定した動作を
実現することを目的としている。他の目的は、サブフィ
ールド数を増加し、それによってアドレッシングに係わ
る消費電力を増やすことなく多階調化を図ることにあ
る。

【００１４】

【課題を解決するための手段】本発明においては、アド
レッシングの準備として画面全体を一様に帯電させ、点
灯不要のセルのみについて電荷を消去するアドレッシン
グを繰り返し行うようにし、表示すべき各セルの明るさ
に対応して１フィールド分の複数のサブフィールドの表
示開始に先立つ電荷形成処理から選択されたサブフィー
ルドでの消去アドレッシングが行われるまでに含まれる
サブフィールドの数を制御する。これにより、たとえ注
目するセルの電荷を消去すべきサブフィールドが第２番
目以降のサブフィールドであって、アドレッシング準備
から消去のための放電までの経過時間が長くても、その
期間に以前のサブフィールドのサステインが行われるの
で、消去のための放電の時点でプライミング効果に十分
な空間電荷が存在する。最初のアドレッシングで放電ミ
スが生じても、その後に正しくアドレッシングが行われ
れば、放電ミスの影響は小さい。

【００１５】前面側基板に配置されて水平方向のセル列
を規定する複数のサステイン電極対と、背面側基板に配
置されて垂直方向のセル列を規定する複数のアドレス電
極とを有する３電極面放電構造のＰＤＰにおいて、画面
全体を一様に帯電させるために、全てのサステイン電極
対に放電開始電圧を超える電圧を与える第１過程と、全
てのサステイン電極対に前記第１過程で与える電圧とは
反対極性で緩やかに低減する電圧を印加する第２過程と
を含む処理を行うことにより、以前の点灯の有無に依存
しない均一な帯電状態を得ることができ、アドレッシン
グの信頼性を高めることができる。また、サステイン期
間中において、アドレス電極の電位をサステイン電極対
に印加するサステインパルスと同極性の電位に保持して
おくことにより、不要の放電を防止することができる。

【００１６】

【発明の実施の形態】図１は本発明に係るプラズマ表示
装置１００の構成図である。プラズマ表示装置１００
は、マトリクス形式のカラー表示デバイスであるＡＣ型
のＰＤＰ１と、画面（スクリーン）ＳＣを構成する多数
のセルＣを選択的に点灯させるための駆動ユニット８０
とから構成されており、壁掛け式テレビジョン受像機、
コンピュータシステムのモニターなどとして利用され
る。

【００１７】ＰＤＰ１は、対をなす第１及び第２の主電
極としてのサステイン電極Ｘ，Ｙが平行配置され、各セ
ルＣにおいてサステイン電極Ｘ，Ｙと第３の電極として
のアドレス電極Ａとが交差して配置される３電極面放電
構造のＰＤＰである。サステイン電極Ｘ，Ｙは画面の行
方向（水平方向）に延び、一方のサステイン電極Ｙはア
ドレッシングに際して行単位にセルを選択するためのス
キャン電極として用いられる。アドレス電極Ａは列方向
（垂直方向）に延びており、列単位にセルを選択するた
めのデータ電極として用いられる。サステイン電極群と
アドレス電極群とが交差する領域が表示領域、すなわち
画面ＳＣである。

【００１８】駆動ユニット８０は、コントローラ８１、
フレームメモリ８２、データ処理回路８３、サブフィー
ルドメモリ８４、電源回路８５、Ｘドライバ８７、Ｙド
ライバ８８、及びアドレスドライバ８９を有している。
駆動ユニット８０にはＴＶチューナ・コンピュータなど
の外部装置からＲ，Ｇ，Ｂの各色の輝度レベル（階調レ
ベル）を示す画素単位のフィールドデータＤＦが、各種
の同期信号とともに入力される。

【００１９】フィールドデータＤＦは、フレームメモリ
８２に一旦格納された後、データ処理回路８３へ送られ
る。データ処理回路８３は、点灯させるサブフィールド
の組合せを設定するデータ変換手段であり、フィールド
データＤＦに応じたサブフィールドデータＤＳＦを出力
する。サブフィールドデータＤＳＦはサブフィールドメ
モリ８４に格納される。サブフィールドデータＤＳＦの
各ビットの値は、サブフィールドにおけるセルの点灯の
要否、厳密にはアドレス放電の要否を示す情報である。

【００２０】Ｘドライバ回路８７はサステイン電極Ｘに
駆動電圧を印加し、Ｙドライバ回路８８はサステイン電
極Ｙに駆動電圧を印加する。アドレスドライバ回路８９
は、サブフィールドデータＤＳＦに応じてアドレス電極
Ａに駆動電圧を印加する。これらドライバ回路には電源
回路８５から所定の電力が供給される。

【００２１】図２はＰＤＰ１の内部構造を示す斜視図で
ある。ＰＤＰ１では、前面側のガラス基板１１の内面
に、マトリクス画面における水平方向のセル列である行
Ｌ毎に一対ずつサステイン電極Ｘ，Ｙが配列されてい
る。サステイン電極Ｘ，Ｙは、それぞれが透明導電膜４
１と金属膜（バス導体）４２とからなり、低融点ガラス
からなる厚さ３０μｍ程度の誘電体層１７で被覆されて
いる。誘電体層１７の表面にはマグネシア（ＭｇＯ）か
らなる厚さ数千オングストロームの保護膜１８が設けら
れている。アドレス電極Ａは、背面側のガラス基板２１
の内面を覆う下地層２２の上に配列されており、厚さ１
０μｍ程度の誘電体層２４によって被覆されている。誘
電体層２４の上には、高さ１５０μｍの平面視直線帯状
の隔壁２９が、各アドレス電極Ａの間に１つずつ設けら
れている。これらの隔壁２９によって放電空間３０が行
方向にサブピクセル（単位発光領域）毎に区画され、且
つ放電空間３０の間隙寸法が規定されている。そして、
アドレス電極Ａの上方及び隔壁２９の側面を含めて背面
側の壁面を被覆するように、カラー表示のためのＲ，
Ｇ，Ｂの３色の蛍光体層２８Ｒ，２８Ｇ，２８Ｂが設け
られている。なお、隔壁形成に際しては、コントラスト
を高めるために頂上部を暗色に着色し、他の部分を白色
に着色して可視光の反射率を高めるのが望ましい。着色
は材料のガラスペーストに所定色の顔料を添加すること
により行う。

【００２２】放電空間３０には主成分のネオンにキセノ
ンを混合した放電ガスが充填されており（封入圧力は５
００Ｔｏｒｒ）、蛍光体層２８Ｒ，２８Ｇ，２８Ｂは放
電時にキセノンが放つ紫外線によって局部的に励起され
て発光する。表示の１ピクセル（画素）は行方向に並ぶ
３個のサブピクセルで構成され、各列内のサブピクセル
の発光色は同一である。各サブピクセル内の構造体がセ
ル（表示素子）である。隔壁２９の配置パターンがスト
ライプパターンであることから、放電空間３０のうちの
各列に対応した部分は全ての行Ｌに跨がって列方向に連
続している。そのため、隣接する行Ｌどうしの電極間隙
（逆スリットと呼称されている）の寸法は各行Ｌの面放
電ギャップ（例えば８０〜１４０μｍの範囲内の値）よ
り十分に大きく、列方向の放電結合を防ぐことのできる
値（例えば４００〜５００μｍの範囲内の値）に選定さ
れている。なお、逆スリットには非発光の白っぽい蛍光
体層を隠す目的で、ガラス基板１１の外面側又は内面側
に図示しない遮光膜が設けられる。

【００２３】以下、プラズマ表示装置１におけるＰＤＰ
１の駆動方法を説明する。図３は本発明の駆動方法の模
式図である。２値の点灯制御によって階調再現を行うた
めに入力画像である時系列の各フィールドＦを１６個の
サブフィールドＳＦ１，ＳＦ２，ＳＦ３，ＳＦ４，ＳＦ
５，ＳＦ６，ＳＦ７，ＳＦ８，ＳＦ９，ＳＦ１０，ＳＦ
１１，ＳＦ１２，ＳＦ１３，ＳＦ１４，ＳＦ１５，ＳＦ
１６に分割する。言い換えれば、フィールドＦを１６個
のサブフィールドＳＦ１〜ＳＦ１６の集合に置き換えて
表示する。各サブフィールドＳＦ１〜ＳＦ１６には、ア
ドレス期間ＴＡとサステイン期間（表示期間）ＴＳとを
割り当てる。そして、アドレッシングの回数を低減する
ためにサブフィールドＳＦ１〜ＳＦ１６を２以上（例示
では３）のサブフィールド群ＳＦＧ１，ＳＦＧ２，ＳＦ
Ｇ３に区分する。表示順序の先頭から第５番目までの５
個のサブフィールドＳＦ１〜ＳＦ５の集合を第１のサブ
フィールド群ＳＦＧ１とし、第６番目から第１０番目ま
での５個のサブフィールドＳＦ６〜ＳＦ１０の集合を第
２のサブフィールド群ＳＦＧ２とし、残りの第１１番目
から第１６番目までの６個のサブフィールドＳＦ１１〜
ＳＦ１６の集合を第３のサブフィールド群ＳＦＧ３とす
る。各サブフィールド群ＳＦＧ１〜ＳＦＧ３には、アド
レッシング準備期間ＴＲを割り当てる。本実施形態にお
いては、第１のサブフィールド群ＳＦＧ１に属する全て
のサブフィールドの輝度の重みを最小の「１」とし、第
２のサブフィールド群ＳＦＧ２に属する全てのサブフィ
ールドの輝度の重みを「６」とし、第３のサブフィール
ド群ＳＦＧ３に属する全てのサブフィールドの輝度の重
みを「３６」とする。ここで、第２及び第３のサブフィ
ールド群ＳＦＧ２，ＳＦＧ３において、各サブフィール
ドの重みは最小の重み（「１」）の整数倍であり且つそ
れより小さい重みの総和に１を加えた値である。すなわ
ち、６＝１×５＋１であり、３６＝１×５＋６×５＋１
である。このような重み付けのフィールド構成によれ
ば、サブフィールドの点灯の有無を組み合わせることに
よって、階調レベル「０」〜「２５１」の階調幅の均等
な２５２階調の表示を実現することができる。したがっ
て、プラズマ表示装置１００において表示可能な色の数
は２５２³ である。

【００２４】なお、各サブフィールド群ＳＦＧ１〜ＳＦ
Ｇ３において、必ずしも全ての重みを同一にする必要は
なく、適宜に選定することができる。例えば、第３のサ
ブフィールド群ＳＦＧ３の１個のサブフィールドＳＦ１
３の重みを「３５」とし、重み「３６」の輝度を得る場
合に、重み「３５」のサブフィールドＳＦ１３と重み
「１」の１個のサブフィールドＳＦ１とを点灯させるよ
うにしてもよい。また、重みの順に表示する必要もな
い。例えば、重みの大きいサブフィールドをフィールド
期間の中間に配置するといった最適化を行うことができ
る。動画像表示における偽輪郭を防止する上では、点灯
又は非点灯の極端な連続を避けるのが望ましい。ただ
し、各サブフィールド群ＳＦＧ１〜ＳＦＧ３に属するサ
ブフィールドは連続的に表示され、ある群のサブフィー
ルドどうしの間に他の群のサブフィールドが挿入される
ことはない。

【００２５】さて、アドレッシング準備期間ＴＲは各サ
ブフィールド群ＳＦＧ１〜ＳＦＧ３の最前に設けられて
おり、このアドレッシング準備期間ＴＲにおいて、後述
の駆動シーケンスによって全てのセルに点灯維持に必要
な壁電荷を帯電させる電荷形成処理が行われる。したが
って、電荷形成処理を行った状態のまま点灯維持電圧を
印加すると、全てのセルが点灯する。各サブフィールド
のアドレス期間ＴＡでは、点灯不要のセルのみについて
壁電荷を消去する消去アドレッシングが行われる。壁電
荷の消去されたセルは、再び電荷形成処理が行われるま
で、点灯維持電圧を印加しても点灯しない。サステイン
期間ＴＳでは全てのセルに対して同時に交番極性の点灯
維持電圧が印加され、壁電荷の残存するセルの点灯状態
が維持される。各サブフィールド群ＳＦＧ１〜ＳＦＧ３
において、ｎ（５又は６）個のサブフィールドのうちの
ｍ（０≦ｍ＜ｎ）個のサブフィールドを点灯させる階調
レベルのセルについては、（ｍ＋１）番目のアドレス期
間ＴＡで壁電荷が消去される。ｎ個のサブフィールドを
点灯させる階調レベルのセルについては壁電荷の消去は
行われない。

【００２６】例えば階調レベル「３」を再現するには、
重みが１である３個のサブフィールドＳＦ１〜ＳＦ３の
サステイン期間ＴＳにおいてセルを点灯させればよい。
この場合、第１のサブフィールド群ＳＦＧ１のアドレッ
シング準備期間ＴＲにおいて画面全体に電荷が形成さ
れ、第４番目のサブフィールドＳＦ４のアドレス期間Ｔ
Ａにおいて該当セルに対して電荷消去が行われる。ま
た、階調レベル「２」を再現する場合には、第３番目の
サブフィールドＳＦ３のアドレス期間ＴＡにおいて電荷
消去が行われ、第３〜第５番目のサブフィールドＳＦ３
〜ＳＦ５のサステイン期間ＴＳにおいて該当セルは非点
灯である。

【００２７】このように各サブフィールド群ＳＦＧ１〜
ＳＦＧ３毎に再現すべき階調レベルに応じて電荷消去を
行う時期を変更することにより、画面全体の電荷形成処
理の回数をサブフィールド群数に減らすことができ、ア
ドレッシング回数をサブフィールド群数以下に減らすこ
とができる。消去形式のアドレッシングであるので、再
現すべき階調レベルが最大の「２５１」のときにはアド
レッシングは不要である。

【００２８】図４は駆動シーケンスを示す電圧波形図で
ある。各サブフィールド群ＳＦＧ１〜ＳＦＧ３のアドレ
ッシング準備期間ＴＲにおいては、サステイン電極Ｘに
正極性の電圧パルスＰｒを印加する第１過程と、サステ
イン電極Ｘに正極性の電圧パルスＰｒｘを印加し且つサ
ステイン電極Ｙに負極性の電圧パルスＰｒｙを印加する
第２過程とによって、後述のように前回点灯セル及び前
回非点灯セルに所定の極性の壁電荷が形成される。な
お、第１過程では、アドレス電極Ａを正電位にバイアス
し、アドレス電極Ａとサステイン電極Ｘとの間の不要の
放電を防止する。第２過程に続いて、帯電の均一性を高
めるため、サステイン電極Ｙに正極性の電圧パルスＰｒ
ｓを印加して全てのセルで面放電を生じさせる。この面
放電によって帯電極性は反転する。その後、電荷の消失
を避けるため、サステイン電極Ｙの電位を緩やかに低減
させる。

【００２９】アドレッシング準備期間ＴＲに続くアドレ
ス期間ＴＡにおいては、先頭のラインから１ラインずつ
順に各ラインを選択し、該当するサステイン電極Ｙに負
極性のスキャンパルスＰｙを印加する。ラインの選択と
同時に、非点灯とすべきセル（今回非点灯セル）に対応
したアドレス電極Ａに対して正極性のアドレスパルスＰ
ａを印加する。選択されたラインにおけるアドレスパル
スＰａの印加されたセルでは、サステイン電極Ｙとアド
レス電極Ａとの間で対向放電が起こって誘電体層１７の
壁電荷が消失する。アドレスパルスＰａの印加時点では
サステイン電極Ｘの近傍には正極性の壁電荷が存在する
ので、その壁電圧でアドレスパルスＰａが打ち消され、
サステイン電極Ｘとアドレス電極Ａとの間では放電は起
きない。このような消去形式のアドレッシングは、書込
み形式と違って電荷の再形成が不要であるので、高速化
に適している。具体的には１ライン当たりのアドレス時
間（ライン走査周期）は１．５μｓ程度であり、書込み
形式の場合の半分以下である。ライン数が４８０の場
合、１回のアドレッシングの所要時間は７２０μｓであ
り、１６個のアドレス期間ＴＡの合計時間は１１．５ｍ
ｓ（フィールド期間の約６９％）である。

【００３０】サステイン期間ＴＳにおいては、不要の放
電を防止するために全てのアドレス電極Ａを正極性の電
位にバイアスし、最初に全てのサステイン電極Ｘに正極
性のサステインパルスＰｓを印加する。その後、サステ
イン電極Ｙとサステイン電極Ｘとに対して交互にサステ
インパルスＰｓを印加する。本実施形態では、最終のサ
ステインパルスＰｓはサステイン電極Ｙに印加される。
サステインパルスＰｓの印加によって、アドレス期間Ｔ
Ａにおいて壁電荷の残されたセル（今回点灯セル）で面
放電が生じる。

【００３１】サステイン期間ＴＳに続くアドレス期間Ｔ
Ａにおいては、帯電分布を整える目的で、サステイン電
極Ｘに電圧パルスＰｒを印加するとともにサステイン電
極Ｙに電圧パルスＰｒｓを印加する。そして、アドレッ
シング準備期間ＴＲと同様にサステイン電極Ｙの電位を
緩やかに低減させ、その後に第１番目のアドレス期間Ｔ
Ａと同様にライン順次のアドレッシングを行う。

【００３２】図５は本発明に係わるアドレッシング準備
の基本概念を示す電圧波形図である。同図における壁電
圧Ｖwall及び実効電圧Ｖeff の極性は、サステイン電極
Ｙの電位を基準としてみたものである。

【００３３】アドレッシング準備期間ＴＲの開始時点に
おいて、前回点灯セルには点灯維持の面放電で生じた壁
電荷が残存している。その極性は、上述のとおりサステ
イン期間における最終のサステインパルスＰｓがサステ
イン電極Ｙに印加されるので、サステイン電極Ｘの側が
正極性であり、サステイン電極Ｙの側が負極性である。
したがって、前回点灯セルでは、サステイン電極間（主
電極間）に正の壁電圧Ｖwallが加わっている。一方、前
回非点灯セルでは、以前のアドレッシングで壁電荷が消
去されているので、壁電圧Ｖwallは零である。

【００３４】サステイン電極Ｘに波高値がサステインパ
ルスＰｓと同じかそれに近い電圧パルスＰｒを印加する
と、前回点灯セルの実効電圧Ｖeff は、図中に実線で示
すように放電開始電圧Ｖｆを越える。このため、前回点
灯セルでは面放電が生じ、電荷が一旦消失した後に再形
成され、壁電圧Ｖwallの極性が反転する。前回非点灯セ
ルでは、図中に破線で示すように実効電圧Ｖeff が放電
開始電圧Ｖｆを越えないので、放電は生じず、無帯電状
態が保たれる。

【００３５】続いて、印加電圧が点灯維持電圧（サステ
インパルスＰｓの波高値Ｖｓ）の２倍程度となるように
波高値の設定された互いに極性の異なる電圧パルスＰｒ
ｘ，Ｐｒｙを印加すると、前回非点灯セルにおいて実効
電圧Ｖeff が放電開始電圧Ｖｆを越えて面放電が生じ
る。これにより、前回非点灯セルに前回点灯セルと同じ
負の壁電圧Ｖwallが加わる。一方、前回点灯セルでは、
壁電圧Ｖwallが印加電圧を引き下げ、実効電圧Ｖeff が
放電開始電圧Ｖｆを越えない。したがって、前回点灯セ
ルの帯電状態が保たれる。つまり、前回点灯セルと前回
非点灯セルとが同様に帯電した状態が形成される。ただ
し、帯電量に若干の差異が生じる場合があるので（通常
は前回非点灯セルの方が多い）、帯電量を揃えるために
電圧パルスＰｒｓを印加して面放電を生じさせる。

【００３６】このように残存する壁電荷を利用して２段
階で画面全体を帯電させるので、１回の放電で帯電状態
を形成する場合と比べて、より均一な帯電分布がえら
れ、アドレッシングの信頼性が高まる。

【００３７】図６は本発明の駆動方法の変形例の模式図
である。特定のサブフィールド群（図示の例ではＳＦＧ
３）において、電荷消去を行ったセルについては、それ
以降の１以上のアドレス期間ＴＡでも同じサブフィール
ドデータＤＳＦを用いて消去アドレッシングを行う。こ
れにより、仮にアドレス放電ミスが生じて点灯不要のセ
ルが点灯したとしても、消去アドレッシングを繰り返す
ことによって不要電荷が消去され、当該セルは非点灯状
態となる。通常は最初の消去アドレッシングで不要電荷
が消去されてしまうので、２回目以降の消去アドレッシ
ングでは放電が起こらず、コントラストは低下しない。

【００３８】全てのサブフィールド群ＳＦＧ１〜ＳＦＧ
３でアドレッシングを繰り返えすことは可能である。し
かし、アドレス放電ミスの発生確率が小さく、また、輝
度の重みの小さいサブフィールドではアドレス放電ミス
の影響（誤点灯による輝度上昇）が軽微であることを考
え合わせると、輝度の重み又は重みの総和の降順に特定
のサブフィールド群を選定するのが望ましい。それは、
最初に正しくアドレッシングが行われて２回目以降のア
ドレッシングで放電が起きないとしても、スキャンパル
スＰｙ及びアドレスパルスＰａを印加すればセルの充電
に電力が費やされるからである。また、特定のサブフィ
ールド群において、アドレッシングの最大回数を２又は
３程度に制限するのも、消費電力の低減に有効である。

【００３９】図６の例では最も個々の重み及び重みの総
和の大きいサブフィールド群ＳＦＧ３が特定のサブフィ
ールド群とされており、アドレッシングの最大回数が２
に制限されている。

【００４０】図７は駆動シーケンスの変形例を示す電圧
波形図である。輝度の重みの大きいサブフィールドと比
べて重みの小さいサブフィールドでのアドレッシングの
誤りの影響は小さい。そこで、最小の重みのサブフィー
ルドＳＦ１〜ＳＦ５のライン走査周期ΔＴ’を、他のサ
ブフィールドＳＦ６〜ＳＦ１６のライン走査周期ΔＴよ
りも短くする。これにより、サブフィールドＳＦ１〜Ｓ
Ｆ５のアドレス期間ＴＡ’は他のサブフィールドＳＦ１
〜ＳＦ５のアドレス期間ＴＡより短くなるので、その分
だけサステイン期間ＴＳを全体的に長くして最大発光輝
度を高めたり、サブフィールド数を増やして階調性を高
めたりすることができる。

【００４１】また、表示内容によっては、各サブフィー
ルド群ＳＦＧ１〜ＳＦＧ３のあるサブフィールド以降に
おいて、全てのセルが点灯不要となる場合がある。この
点灯不要期間にセルに電圧を印加しても電極間の静電容
量の充電に電力が費やされるだけである。したがって、
全てのセルが点灯不要のサブフィールドについては、ア
ドレスパルスＰａだけでなくスキャンパルスＰｙ及びサ
ステインパルスＰｓの出力を取り止め、実質的に電圧印
加を停止する。このような制御は、コントローラ８１
（図１参照）によってデータ処理回路８３からの階調レ
ベル情報に基づいて行われる。制御を簡略化するために
特定のサブフィールド群のみについて電圧印加を停止す
るようにしてもよい。その場合、省電力効果の上から、
輝度の重みの降順、輝度の重みの総和の降順、又はサブ
フィールド数の降順に特定のサブフィールド群を選ぶの
が望ましい。

【００４２】以上の実施形態においては、アドレス放電
による蛍光体の劣化を軽減するためにアドレスパルスＰ
ａを正極性と定めて他のパルスの極性を設定し、また、
片方のサステイン電極のみに正極性のサステインパルス
を印加するようにして駆動回路を簡単化した例を挙げた
が、これに限定されるものではない。つまり、印加電圧
の極性の変更は可能である。電荷形成処理の第２過程の
電圧パルスＰｒｘ，Ｐｒｙについては、波高値の割り振
りは任意であるが、回路構成の上では例示のとおり同等
に割り振ってＶｓと−Ｖｓの組合せにするのが有利であ
る。

【００４３】

【発明の効果】請求項１ないし請求項７の発明によれ
ば、各セルについてサブフィールド数より少ない回数の
アドレッシングで階調再現を行う場合に、再現する階調
レベルに係わらず動作を安定化することができる。した
がって、サブフィールド群のサブフィールド数を増加
し、それによってアドレッシングに係わる消費電力を増
やすことなく多階調化を図ることができる。加えて、各
セルに対してアドレッシングを繰り返すことによって、
アドレッシングにおいて放電ミスが生じたとしても、そ
の後に正しくアドレッシング放電を生じさせて不要の点
灯を最小限に抑えることができる。

【００４４】請求項３の発明によれば、以前の点灯の有
無に係わらず画面全体をより均一に帯電させることがで
き、アドレッシングの信頼性を高めることができる。請
求項４の発明によれば、サステイン期間における不要の
放電を防止することができる。

【００４５】請求項５ないし請求項７の発明によれば、
アドレッシングの消費電力を抑えつつ、アドレッシング
における放電ミスの影響を低減することができる。

【図面の簡単な説明】

【図１】本発明に係るプラズマ表示装置の構成図であ
る。

【図２】ＰＤＰの内部構造を示す斜視図である。

【図３】本発明の駆動方法の模式図である。

【図４】駆動シーケンスを示す電圧波形図である。

【図５】本発明に係わるアドレッシング準備の基本概念
を示す電圧波形図である。

【図６】本発明の駆動方法の変形例の模式図である。

【図７】駆動シーケンスの変形例を示す電圧波形図であ
る。

【図８】従来の駆動方法の模式図である。

【符号の説明】

１ＰＤＰ（ＡＣ型ＰＤＰ）ＣセルＳＣ画面Ａアドレス電極Ｘサステイン電極Ｙサステイン電極ＦフィールドＳＦ１〜１６サブフィールドＳＦＧ１〜３サブフィールドＴＡアドレス期間ＴＳサステイン期間（表示期間）ＴＲアドレッシング準備期間

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｈ０４Ｎ 5/66 １０１Ｇ０９Ｇ 3/28 ＢＥＫＦターム(参考） 5C058 AA11 BA02 BA07 BA26 5C080 AA05 BB05 DD09 DD26 EE29 FF12 HH02 HH04 HH07 JJ02 JJ04 JJ06

Claims

【特許請求の範囲】

【請求項１】１フィールドを輝度の重み付けをした複数
のサブフィールドで構成し、各セルの点灯の要否を設定
するアドレス期間と点灯状態を維持するサステイン期間
とをサブフィールド毎に割り当てて階調表示を行うＡＣ
型ＰＤＰの駆動方法であって、連続するサブフィールドからなるサブフィールド列の表
示開始に先立って、全てのセルに点灯状態の維持に必要
な壁電荷を帯電させるための電荷形成処理を加え、その
後に、前記サブフィールド列の中の選択されたサブフィールド
のアドレス期間において、点灯不要のセルの壁電荷を消
去するための消去アドレッシングを行うとともに、前記
選択されたサブフィールドに引き続く少なくとも１つの
サブフィールドのアドレス期間においても、その前のア
ドレス期間で一旦消去アドレッシングをしたセルに対す
る消去アドレッシングを行うことを特徴とするＡＣ型Ｐ
ＤＰの駆動方法。
【請求項２】１フィールドを輝度の重み付けをした複数
のサブフィールドで構成し、各セルの点灯の要否を設定
するアドレス期間と点灯状態を維持するサステイン期間
とをサブフィールド毎に割り当てて階調表示を行うＡＣ
型ＰＤＰの駆動方法であって、１フィールド分の前記複数のサブフィールドからなるサ
ブフィールド列の表示開始に先立って、全てのセルに点
灯状態の維持に必要な壁電荷を帯電させるための電荷形
成処理を加え、その後に、前記サブフィールド列の中の選択されたサブフィールド
のアドレス期間において、点灯不要のセルの壁電荷を消
去するための消去アドレッシングを行うとともに、前記
選択されたサブフィールドに引き続く少なくとも１つの
サブフィールドのアドレス期間においても、その前のア
ドレス期間で一旦消去アドレッシングをしたセルに対す
る消去アドレッシングを行い、表示すべき各セルの明るさに対応して前記１フィールド
分の複数のサブフィールドの表示開始に先立つ電荷形成
処理から選択されたサブフィールドでの消去アドレッシ
ングが行われるまでに含まれるサブフィールドの数を制
御するようにしたことを特徴とするＡＣ型ＰＤＰの駆動
方法。
【請求項３】駆動すべきＡＣ型ＰＤＰが、前面側基板に
配置されて水平方向のセル列を規定する複数のサステイ
ン電極対と、背面側基板に配置されて垂直方向のセル列
を規定する複数のアドレス電極とを有する３電極面放電
構造を有してなり、かつ前記電荷形成処理が、全てのサ
ステイン電極対に放電開始電圧を超える電圧を与える第
１過程と、全てのサステイン電極対に前記第１過程で与
える電圧とは反対極性で緩やかに低減する電圧を印加す
る第２過程とを含むことを特徴とする請求項１または請
求項２記載のＡＣ型ＰＤＰの駆動方法。
【請求項４】駆動すべきＡＣ型ＰＤＰが、前面側基板に
配置されて水平方向のセル列を規定する複数のサステイ
ン電極対と、背面側基板に配置されて垂直方向のセル列
を規定する複数のアドレス電極とを有する３電極面放電
構造を有してなり、かつ前記各サブフィールドのサステ
イン期間中において、前記サステイン電極対の一方およ
び他方の電極に交互に点灯維持のためのサステインパル
スを印加するとともに、前記アドレス電極の電位を前記
サステインパルスと同極性の電位に保持しておく請求項
１ないし請求項３のいずれかに記載のＡＣ型ＰＤＰの駆
動方法。
【請求項５】１フィールドを輝度の重み付けをした３以
上のサブフィールドで構成し、各セルの点灯の要否を設
定するアドレス期間と点灯状態を維持するサステイン期
間とをサブフィールド毎に割り当てて階調表示を行うＡ
Ｃ型ＰＤＰの駆動方法であって、１フィールド分の前記サブフィールドの集合を２以上の
サブフィールド群に区分し、前記各サブフィールド群では最初にアドレッシング準備
処理として画面全体のセルに点灯状態の維持に必要な壁
電荷を帯電させるための電荷形成処理を行い、前記各サブフィールドのアドレス期間において点灯不要
のセルのみについて壁電荷を消去するための消去アドレ
ッシングを行うとともに、特定の前記サブフィールド群について、第２番目以降の
アドレス期間に、それ以前のアドレス期間に電荷消去の
ための消去アドレッシングを行ったセルに対して同じデ
ータで消去アドレッシングを行うことを特徴とするＡＣ
型ＰＤＰの駆動方法。
【請求項６】輝度の重みの最も大きいサブフィールドを
含む群から降順に選択した１以上のサブフィールド群を
前記特定のサブフィールド群とする請求項５記載のＡＣ
型ＰＤＰの駆動方法。
【請求項７】輝度の重みの総和の最も大きいサブフィー
ルド群から降順に選択した１以上のサブフィールド群を
前記特定のサブフィールド群とする請求項５記載のＡＣ
型ＰＤＰの駆動方法。