JP2005049749A - プラズマディスプレイ装置の駆動方法 - Google Patents

プラズマディスプレイ装置の駆動方法 Download PDF

Info

Publication number
JP2005049749A
JP2005049749A JP2003283760A JP2003283760A JP2005049749A JP 2005049749 A JP2005049749 A JP 2005049749A JP 2003283760 A JP2003283760 A JP 2003283760A JP 2003283760 A JP2003283760 A JP 2003283760A JP 2005049749 A JP2005049749 A JP 2005049749A
Authority
JP
Japan
Prior art keywords
electrode
period
sustain
discharge
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003283760A
Other languages
English (en)
Other versions
JP4649825B2 (ja
Inventor
Kenji Ogawa
兼司 小川
Minoru Takeda
実 武田
Yasuaki Muto
泰明 武藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2003283760A priority Critical patent/JP4649825B2/ja
Publication of JP2005049749A publication Critical patent/JP2005049749A/ja
Application granted granted Critical
Publication of JP4649825B2 publication Critical patent/JP4649825B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Abstract

【課題】 プラズマディスプレイ装置において、書き込み放電を行ったセルが維持期間中に放電することを防ぎ、表示不良を無くすことを目的とする。
【解決手段】 1フィールドまたは少なくとも書き込み期間を有する複数のサブフィールドによって構成されたサブフィールド群の最初に全ての前記放電セルを点灯状態にする初期化期間21と、そのサブフィールド群内のサブフィールド毎にセルを選択的に書き込み放電を行い非点灯状態にする書き込み期間22と、前記書き込み放電を行っていないセルに対してのみ維持放電を行う維持期間23とを有し、前記維持期間23中に最初のパルスが印加されてから最後のパルスが印加される前までの間、データ電極に維持パルスと同極性の電圧を印加し、かつ維持期間23中の最後のパルスの振幅電圧は維持期間23中のその他の維持パルスの振幅電圧に比べ小さくした。
【選択図】 図1

Description

本発明はプラズマディスプレイ装置の駆動方法に関するものである。
AC型プラズマディスプレイパネル(以下、パネルという)の構成を図3に示す。図3に示すように、透明な前面側のガラス基板からなる基板1上には、第1の電極である走査電極4と第2の電極である維持電極5とで対をなすストライプ状の表示電極が複数対形成されている。この走査電極4および維持電極5は、それぞれ透明電極4a、5aおよびこの透明電極4a、5aに電気的に接続された銀等の母線4b、5bとから構成されている。また、前記前面側の基板1には、前記複数対の電極群を覆うように誘電体層2が形成され、その誘電体層2上には保護膜3が形成されている。
背面側のガラス基板からなる基板6上には、絶縁体層7で覆われたデータ電極8が配設され、データ電極8の間の絶縁体層7上にデータ電極8と平行して隔壁9が設けられ、その絶縁体層7の表面と隔壁9の側面にかけて蛍光体10が設けられている。また、走査電極4および維持電極5とデータ電極8とが直交するように、基板1と基板6とを放電空間11を挟んで対向して配置し、その放電空間11に、放電ガスとして、ヘリウム、ネオン、アルゴン、キセノンの内の少なくとも1種類の希ガスを封入することにより、隣接する二つの隔壁9に挟まれ、データ電極8と、走査電極4および維持電極5との交差部の放電空間に放電セル12が構成されている。
このパネルの電極配列は、図4に示すように、M行×N列の放電セルからなるマトリックス構成であり、行方向にはM行の走査電極SCN1〜SCNMおよび維持電極SUS1〜SUSMが配列され、列方向にはN列のデータ電極D1〜DNが配列されている。
ところで、プラズマディスプレイ装置の発光を考えるにあたり、非常に重要になってくるのが、壁電荷という概念である。パネルの各電極間には、ある一定の電圧(Vf)以上の電圧をかけることはできず、もしこのVf以上の電圧が電極間にかかれば、放電を開始してしまう。この放電によって、各電極に蓄えられるのが壁電荷である。電極間電圧Vcは、外部印加電圧Vaと壁電荷Vwとによって表現され、
Vc=Va+Vw、Vc>Vfで放電開始
となる。この放電には大きく2種類あり、一つは、急激に外部印加電圧Vaが変化して、電極間電圧VcがVfを超えてしまうことによって発生する強放電であり、セルの電位状態を中和するように各電極に壁電荷がたまる。もう一つは、徐々に外部印加電圧Vaが変化することによって、徐々に電極間電圧VcがVfを超えることによって発生する弱放電である。この弱放電では、電極間電圧VcがVfの状態を保ったまま、壁電荷Vwがたまっていく。
ここで、プラズマディスプレイ装置の駆動方法の一例(特許文献1)について、図5により説明する。
初期化期間21では、走査電極4に印加する正の徐々に変化する電圧波形Vset1と、維持電極5に印加される負の徐々に変化する電圧波形Vset2とにより、弱放電が発生し、走査電極に負の壁電荷が蓄積し、維持電極5には正の壁電荷が蓄積される。次に維持電極5に電圧がGNDレベルまで上がった後、走査電極4をGNDへ、維持電極5をVsusへ偏移させる。この時、走査電極4の負の壁電荷と、維持電極5の正の壁電荷によって、強放電が発生し、走査電極4には正、維持電極5には負の壁電荷が蓄積され、セル内の電界強度が0になった時点で放電が終了する。さらに、維持電極5の印加電圧がGNDへ、走査電極4の電圧が維持電圧Vsusまで上昇する。すでに蓄えられていた壁電荷とともに強放電を起こし、壁電荷が反転する。つまり、走査電極4には先ほどとは逆の負の壁電荷が蓄積し、維持電極5に正の壁電荷が蓄積する。
ここで、セル内の電圧は強放電が発生する、とこれを中和するように壁電荷を蓄積して放電動作を終了するため、データ電極8も放電の影響を受け、VsusとGNDレベルの中間的な電圧の壁電荷が蓄積される。これにより、次に走査電極4をGNDへ落とし、書き込み放電が発生しないときには、維持期間において、維持電極5の電位をVsusまで上げることにより、再び壁電荷を反転させることができ、維持動作が可能となる。つまり、初期化期間21により、全セルを点灯状態にすることができる。
書き込み期間22では、全ての維持電極5をGNDに保持し、第1行目の表示する放電セルに対応する所定のデータ電極D1〜DNに正の書き込みパルス電圧(+Vd)を、第1行目の走査電極SCN1に負の走査パルス電圧(−Vsc)をそれぞれに印加すると、所定のデータ電極D1〜DNと第1行目の走査電極SCN1との交点部において、書き込み放電が起こる。次に、第2行目の表示する放電セルに対応する所定のデータ電極D1〜DNに正の書き込みパルス電圧(+Vd)を、第2行目の走査電極SCN2に負の走査パルス電圧(−Vsc)をそれぞれに印加すると、所定のデータ電極D1〜DNと第2行目の走査電極SCN2との交点部において書き込み放電が起こる。
上記同様の動作が順次に行われて、最後に第M行目の表示する放電セルに対応する所定のデータ電極D1〜DNに正の書き込みパルス電圧(+Vd)を、第M行目の走査電極SCNMに負の走査パルス電圧(−Vsc)をそれぞれ印加すると、所定のデータ電極D1〜DNと第M行目の走査電極SCNMとの交点部において書き込み放電が起こる。この放電は、負の壁電荷を持つ走査電極に負の電圧を加え、正の壁電荷を持つデータ電極に正の電圧を加えることで放電を起こし、放電後にはセル内の壁電荷は、ほぼ消滅する。ここで、走査パルス電圧Vscは、GNDレベルよりアドレス電圧Vadだけ嵩上げされている。これは、もし、Vadが0であれば書き込み放電が発生しづらくなり、逆にVad=Vscnだと書き込み動作をしない状態でも走査パネルを印加することにより、書き込みを行ってしまうため、書き込み放電をスムーズに行うことができるようにするためである。
次の維持期間23では、書き込み動作がなかったセルに対しては、走査電極4に負、維持電極5に正の壁電荷がたまっているため、走査電極4をGNDに、維持電極5にVsusを加えることにより放電し、走査電極4に正、維持電極5に負の壁電荷がたまる。次に、それぞれの電圧に逆の電圧を加えることにより、逆の壁電荷がたまり、これを反復して行くことにより、放電が持続する。維持期間の最後は、走査電極4をVsusにして、負の壁電荷を蓄積して終了する。これは、初期化期間と同じことであり、次の維持期間において、書き込み放電を発生しない場合には、放電を持続させることができる。一方、書き込み放電を行った場合には、壁電荷がほとんどなくなってしまうために、維持動作ができなくなる。
例えば、図6に示すような1フィールドを8サブフィールドに分割した場合には、第1サブフィールドは、初期化期間21と書き込み期間22と維持期間23からなり、後の2から8のサブフィールドは、書き込み期間22と維持期間23のみで構成される。はじめの初期化期間で全セルを点灯状態とし、書き込み放電が起こるまでは、維持期間での放電を持続させ、書き込み期間で書き込まれたセルは以降点灯しない。よって、図6に示すように、全く維持発光しない場合を含めて全部で9階調を表現することが可能となる。なお、図中の○は、維持発光をするサブフィールド、×は書き込み放電をするサブフィールドである。
特開2000−227778号公報
ここで、初期化終了後、書き込み期間で書き込み放電が行われた場合のセルについて説明すると、図7(a)に初期化終了後(図5のA点)の壁電荷状態を示す。図に示すように、走査電極4に負、維持電極5に正の壁電荷が蓄積しており、壁電荷は書き込み期間まで保持される。続く書き込み期間で書き込み放電を行う場合(図5のB点)、走査電極4にVad(V)のパルスを、データ電極8には書き込みパルスVd(V)を印加する(図7(b))。走査電極4の電圧Vad(V)とデータ電極8の電圧Vd(V)に壁電荷分が上乗せされ、走査電極4とデータ電極8間の放電開始電圧を超えて、書き込み放電が発生し、図7(c)のようにセル内で壁電荷の再形成が行われる。続く維持期間では、走査電極4と維持電極5に交互にVsus(V)振幅の維持パルスが印加されるが、走査電極4にVsus(V)電圧が印加された場合(図5のC点)、Vsus電圧に書き込み終了後の壁電荷分が上乗せされる。書き込み終了後の走査電極4とデータ電極8間の壁電荷量が十分少なかった場合、上記維持パルス印加時に放電が発生することはないが、書き込み放電をスムーズにするためにVad電圧を小さくするや、Vd電圧を大きくするなどを行った場合、書き込み終了後の壁電荷は大きくなり、維持期間中に走査電極4に維持パルスが印加された時に、走査電極4とデータ電極8間でのセル内電圧が放電開始電圧を超えて、放電が発生する(図7(d))。図5のC点での走査電極4とデータ電極8間での放電が発生することにより、走査電極4と維持電極5間での放電も発生して、続く維持パルスでも放電が発生することとなり、書き込み期間中に消去放電を行った場合でも、維持期間中に放電が発生してしまい、表示不良の原因となる。
本発明はこのような課題を解決し、書き込み放電を行ったセルが維持期間中に放電するのを防ぎ、表示不良を無くすものである。
上記目的を達成するために本発明のプラズマディスプレイ装置の駆動方法は、維持期間中に最初のパルスが印加されてから最後のパルスが印加される前までの間、データ電極に維持パルスと同極性の電圧を印加し、かつ維持期間中最後のパルスの振幅電圧は維持期間中のその他の維持パルスの振幅電圧に比べて小さくしたものである。
以上の説明から明らかなように本発明によれば、維持期間中に最初のパルスが印加されてから最後のパルスが印加される前までの間、データ電極に維持パルスと同極性の電圧を印加し、かつ維持期間中最後のパルスの振幅電圧を維持期間中のその他の維持パルスの振幅電圧に比べ小さく設定することにより、書き込み放電を行ったセルにおける不要な維持期間での誤放電を防ぐことができる。
すなわち、請求項1に記載の発明は、第1の電極および第2の電極が対になるように配置され、前記第1の電極、第2の電極と交差するように第3の電極が配列され、第1の電極および第2の電極と第3の電極との交差部に放電セルを形成してなるプラズマディスプレイ装置の駆動方法において、1フィールドまたは少なくとも書き込み期間を有する複数のサブフィールドによって構成されたサブフィールド群の最初に全ての放電セルを点灯状態にする初期化期間と、サブフィールド群内のサブフィールド毎に放電セルに選択的に書き込み放電を行い非点灯状態にする書き込み期間と、前記書き込み放電を行っていない放電セルに対してのみ維持放電を行う維持期間とを有し、前記維持期間中に最初のパルスが印加されてから最後のパルスが印加される前までの間、データ電極に維持パルスと同極性の電圧を印加し、かつ維持期間中の最後のパルスの振幅電圧は維持期間中のその他の維持パルスの振幅電圧に比べて小さくしたことを特徴とする。
また、請求項2に記載の発明は、請求項1において、維持期間中の最後の維持パルスとその他の維持パルスの振幅電圧差が10V以上であることを特徴とする。
また、請求項3に記載の発明は、請求項1において、維持期間中の最後の維持パルスのパルス幅は、その他の維持パルスのパルス幅に比べて広いことを特徴とする。
さらに請求項4に記載の発明は、請求項1において、維持期間中にデータ電極に印加する電圧は、書き込み期間中にデータ電圧に印加する電圧と同じ電圧値であることを特徴とする。
以下、本発明の一実施の形態によるプラズマディスプレイ装置の駆動方法について図1、図2を用いて説明する。
図1に本発明の一実施の形態におけるプラズマディスプレイ装置の動作タイミングを示しており、初期化期間21と書き込み期間22については図5に示す例と同じである。
本発明においては、維持期間23で維持電極、走査電極のそれぞれに交互に振幅電圧Vsus(V)の維持パルスを印加し、かつ維持期間の最初のパルスが印加されてから維持期間の最後のパルスが印加される前までの間、図1のP1に示すように、データ電極にVda1(V)の電圧を印加し、また維持期間の最後のパルスを印加する期間ではデータ電極の電位はGNDとし、走査電極の振幅電圧をVdk(V)としている。また、前記振幅電圧Vbk(V)は維持期間のその他の維持パルスの振幅電圧Vsus(V)よりも小さい電圧としている。
前述したように、書き込み期間で書き込み放電を行ったセルには、走査電極とデータ電極間には壁電荷が形成される。この壁電荷により走査電極とデータ電極にかかる電圧を壁電荷Vw(sc−dt)とすると、従来の維持期間では、走査電極がVsus(V)となり、データ電極がGNDであったために、走査電極とデータ電極間のセル内にかかる電圧は、Vsus(V)+Vw(sc−dt)(V)となる。この電圧が放電開始電圧を超えることで、維持期間に誤放電が発生していた。
しかし、走査電極にVsus(V)が印加される時にデータ電極にVda1(V)の電圧を印加することにより、走査電極とデータ電極間にかかる電圧はVsus(V)−Vdal(V)+Vw(sc−dt)(V)となり、従来よりも走査電極とデータ電極間の電位差は小さくなるため、誤放電は発生しにくくなる。
なお、全ての維持パルスにおいて、データ電極の電位をVda1(V)にしてしまうと、書き込み放電を行ったセルでは、誤放電現象は発生しないのであるが、書き込み放電を行わないセル(維持期間中に維持放電を行うセル)ではデータ電極の電位が上がっていることにより、維持期間終了後にデータ側に壁電荷を十分に貯めることができなくなる。これにより、続く書き込み放電が正常に行われないなどの不具合が生じる。本発明では、維持期間の最終パルスでは、データ電極の電位をGNDとし、最終パルスの振幅電圧をVbk(V)とすることで、書き込み放電を行ったセルは、最終パルスでの走査電極とデータ電極間のセル内電圧はVbk(V)+Vw(sc−dt)(V)となり、Vbk(V)<Vsus(V)であるから、走査電極とデータ電極間での誤放電は起こりにくい。また、書き込み放電を行わないセルに対しても、維持期間の最終パルスで走査電極とデータ電極間に壁電荷を貯めることが可能となり、続く書き込み動作もスムーズに行うことができる。
ここで、上記最終パルスの振幅電圧Vbk(V)は、Vbk(V)<Vsus(V)であると共に、維持放電を持続させるだけの電圧値である必要がある。具体的にはVbk(V)はVsus(V)−10V以下であり、Vsus(V)−30V以上の範囲で設定することが望ましい。また、このとき最終維持パルスのパルス幅(Tbk)は、維持期間のその他の維持パルスの維持パルス幅(Tsus)よりも広く設定することにより、維持パルスの振幅電圧が小さい場合でも、書き込み期間で書き込みを行わなかったセルが維持放電を正常に行うことが可能となる。
このように維持期間中の誤放電を減らすためには、データ電極に電位を与えるタイミングは走査電極に振幅電圧Vsus(V)の維持パルスが印加された時にデータ電極の電位をあげてやればよい。しかしながら、走査電極の維持パルスと同期してデータ電極の電位を変化させた場合、相当量の無効電力が発生してしまう。本発明においては、維持期間中に最初のパルスが印加されてから最後のパルスが印加される前までの間に、データ電極に維持パルスと同極性の電圧を印加している。また、維持期間中に最初のパルスが印加されてから最後のパルスが印加される前までの間に、データ電極に維持パルスと同極性の電圧を印加することにより、上述した走査電極とデータ電極間での誤放電だけでなく、維持電極と走査電極間での誤放電現象を抑えることができる。また、図2に本発明の他の実施の形態におけるプラズマディスプレイ装置の動作タイミング図を示す。図1と異なっているのは、維持期間中にデータ電極に印加する電圧Vda1(V)が書き込み期間中にデータ電極に印加する電圧Vd(V)と同様である点と、初期化期間と書き込み期間の間、維持期間と書き込み期間の間に壁電荷調節期間24を有する点である。維持期間中にデータ電極に印加する電圧Vda1(V)を書き込み期間中にデータ電極に印加する電圧Vd(V)と同じにすることで、上記実施の形態で得られた効果をほとんど損なうことなく、データ電極を駆動させるために用いる電源や駆動回路を簡略化でき、コストを下げることができる。また初期化期間と書き込み期間の間、維持期間と書き込み期間の間に壁電荷調節期間を有する駆動波形を印加することで、パネル面内の壁電荷状態を壁電荷調節期間で調節し、パネル内のセル間のばらつきを少なくすることができ、書き込み電圧Vd(V)を下げることができる。
本発明の一実施の形態によるプラズマディスプレイ装置の駆動方法における動作タイミング図 本発明の他の実施の形態によるプラズマディスプレイ装置の駆動方法における動作タイミング図 プラズマディスプレイパネルの一部を切り欠いて示す斜視図 プラズマディスプレイパネルの電極配列を示す説明図 従来のプラズマディスプレイ装置の動作タイミング図 従来の駆動シーケンスを示す説明図 従来の課題を示すセル内壁電荷分布図
符号の説明
1,6 基板
4 走査電極
5 維持電極
8 データ電極
12 放電セル
21 初期化期間
22 書き込み期間
23 維持期間

Claims (4)

  1. 第1の電極および第2の電極が対になるように配置され、前記第1の電極、第2の電極と交差するように第3の電極が配列され、第1の電極および第2の電極と第3の電極との交差部に放電セルを形成してなるプラズマディスプレイ装置の駆動方法において、1フィールドまたは少なくとも書き込み期間を有する複数のサブフィールドによって構成されたサブフィールド群の最初に全ての放電セルを点灯状態にする初期化期間と、サブフィールド群内のサブフィールド毎に放電セルに選択的に書き込み放電を行い非点灯状態にする書き込み期間と、前記書き込み放電を行っていない放電セルに対してのみ維持放電を行う維持期間とを有し、前記維持期間中に最初のパルスが印加されてから最後のパルスが印加される前までの間、データ電極に維持パルスと同極性の電圧を印加し、かつ維持期間中の最後のパルスの振幅電圧は維持期間中のその他の維持パルスの振幅電圧に比べて小さくしたことを特徴とするプラズマディスプレイ装置の駆動方法。
  2. 維持期間中の最後の維持パルスとその他の維持パルスの振幅電圧差が10V以上であることを特徴とする請求項1に記載のプラズマディスプレイ装置の駆動方法。
  3. 維持期間中の最後の維持パルスのパルス幅は、その他の維持パルスのパルス幅に比べて広いことを特徴とする請求項1に記載のプラズマディスプレイ装置の駆動方法。
  4. 維持期間中にデータ電極に印加する電圧は、書き込み期間中にデータ電圧に印加する電圧と同じ電圧値であることを特徴とする請求項1に記載のプラズマディスプレイ装置の駆動方法。
JP2003283760A 2003-07-31 2003-07-31 プラズマディスプレイ装置の駆動方法 Expired - Fee Related JP4649825B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003283760A JP4649825B2 (ja) 2003-07-31 2003-07-31 プラズマディスプレイ装置の駆動方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003283760A JP4649825B2 (ja) 2003-07-31 2003-07-31 プラズマディスプレイ装置の駆動方法

Publications (2)

Publication Number Publication Date
JP2005049749A true JP2005049749A (ja) 2005-02-24
JP4649825B2 JP4649825B2 (ja) 2011-03-16

Family

ID=34268547

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003283760A Expired - Fee Related JP4649825B2 (ja) 2003-07-31 2003-07-31 プラズマディスプレイ装置の駆動方法

Country Status (1)

Country Link
JP (1) JP4649825B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100896048B1 (ko) 2007-10-05 2009-05-11 엘지전자 주식회사 플라즈마 디스플레이 장치

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10214057A (ja) * 1997-01-30 1998-08-11 Pioneer Electron Corp プラズマディスプレイパネルの駆動方法
JPH10222119A (ja) * 1997-02-04 1998-08-21 Pioneer Electron Corp プラズマディスプレイパネルの駆動方法
JP2000206929A (ja) * 1999-01-14 2000-07-28 Fujitsu Ltd 表示パネルの駆動方法及び駆動装置
JP2000347620A (ja) * 1999-06-09 2000-12-15 Fujitsu Ltd 表示装置
JP2002366090A (ja) * 2001-06-12 2002-12-20 Matsushita Electric Ind Co Ltd プラズマディスプレイの駆動方法
JP2003015584A (ja) * 2001-06-27 2003-01-17 Pioneer Electronic Corp プラズマディスプレイパネルの駆動方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10214057A (ja) * 1997-01-30 1998-08-11 Pioneer Electron Corp プラズマディスプレイパネルの駆動方法
JPH10222119A (ja) * 1997-02-04 1998-08-21 Pioneer Electron Corp プラズマディスプレイパネルの駆動方法
JP2000206929A (ja) * 1999-01-14 2000-07-28 Fujitsu Ltd 表示パネルの駆動方法及び駆動装置
JP2000347620A (ja) * 1999-06-09 2000-12-15 Fujitsu Ltd 表示装置
JP2002366090A (ja) * 2001-06-12 2002-12-20 Matsushita Electric Ind Co Ltd プラズマディスプレイの駆動方法
JP2003015584A (ja) * 2001-06-27 2003-01-17 Pioneer Electronic Corp プラズマディスプレイパネルの駆動方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100896048B1 (ko) 2007-10-05 2009-05-11 엘지전자 주식회사 플라즈마 디스플레이 장치

Also Published As

Publication number Publication date
JP4649825B2 (ja) 2011-03-16

Similar Documents

Publication Publication Date Title
JP3733773B2 (ja) Ac型プラズマディスプレイパネルの駆動方法
JP4768134B2 (ja) プラズマディスプレイ装置の駆動方法
KR100502924B1 (ko) 플라즈마 디스플레이 패널 및 그 구동 방법
JP2005301259A (ja) プラズマディスプレイパネルの駆動方法及びプラズマディスプレイパネル
JP4061927B2 (ja) プラズマディスプレイ装置
JP2000214823A5 (ja)
JP2000214823A (ja) Ac型プラズマディスプレイパネルの駆動方法
JP4232400B2 (ja) プラズマディスプレイの駆動方法
KR100436707B1 (ko) 플라즈마 디스플레이 패널의 어드레스-디스플레이 동시구동 방법에 적합하게 사용되는 리셋팅 방법
JP4649825B2 (ja) プラズマディスプレイ装置の駆動方法
JP4075878B2 (ja) プラズマディスプレイパネルの駆動方法
JP3873946B2 (ja) Ac型プラズマディスプレイパネルの駆動方法
JP2003195802A (ja) プラズマディスプレイ装置の駆動方法
JP4055795B2 (ja) Ac型プラズマディスプレイパネルの駆動方法
JP2005037606A (ja) プラズマディスプレイ装置の駆動方法
JP2007133291A (ja) プラズマディスプレイパネルの駆動方法
KR100570659B1 (ko) 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마 표시장치
KR100560513B1 (ko) 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마 표시장치
KR20010004315A (ko) 플라즈마 디스플레이 패널의 구동방법
KR100793089B1 (ko) 플라즈마 디스플레이 장치
KR100340075B1 (ko) 플라즈마 디스플레이 패널 및 그 구동 방법
KR100986605B1 (ko) 플라즈마 디스플레이 패널의 선택적 소거 구동 방법
JP3864975B2 (ja) Ac型プラズマディスプレイパネルの駆動方法
JP2004037884A (ja) プラズマディスプレイ装置
JP2005037822A (ja) プラズマディスプレイ装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060602

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20060712

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090907

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091013

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091119

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100608

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100805

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101116

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101129

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131224

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees