JP2004037884A

JP2004037884A - プラズマディスプレイ装置

Info

Publication number: JP2004037884A
Application number: JP2002195491A
Authority: JP
Inventors: Kenji Ogawa; 小川　兼司; Shinji Masuda; 増田　真司
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2002-07-04
Filing date: 2002-07-04
Publication date: 2004-02-05

Abstract

【課題】プラズマディスプレイ装置の表示品位を向上させることを目的とする。
【解決手段】対をなす複数の第１電極および第２電極を配置した第１基板と、前記第１電極および第２電極とほぼ直交する複数の第３電極が設けられかつ前記第１基板と放電空間を挟んで対向配置される第２基板とを有し、前記第１基板上の表示領域外に前記第１電極または第２電極と平行でかつ前記第３電極とほぼ直交するように少なくとも１つのダミー電極を設けてパネルを構成し、かつ１フレームを構成する複数のサブフィールドのうち、少なくとも１つのサブフィールドの書込み期間において、第１ラインの書込み放電に先立って、前記ダミー電極に書込みパルスを印加し、前記ダミー電極と前記第３電極間で放電を起こすように構成したものである。
【選択図】　図１

Description

【０００１】
【発明の属する技術分野】
本発明は、大画面で、薄型、軽量のディスプレイ装置として知られているプラズマディスプレイ装置に関するものである。
【０００２】
【従来の技術】
従来のＡＣ型のプラズマディスプレイに用いられるプラズマディスプレイパネル（以下、パネルという）の一例を図５に示している。図５に示すように、前面側となる第１基板であるガラス基板１上には、誘電体層２および保護膜３で覆われた複数の第１電極としての走査電極４と第２電極としての維持電極５とが対をなして互いに平行に形成され、そして背面側となる第２基板のガラス基板６上には、絶縁体層７で覆われた複数の第３電極としてのデータ電極８が形成されると共に、データ電極８の間の絶縁体層７上にデータ電極８と平行して隔壁９が設けられ、その絶縁体層７の表面からと隔壁９の側面にかけて蛍光体１０が設けられている。また、第１のガラス基板１と第２のガラス基板６とは、走査電極４および維持電極５とデータ電極８とがほぼ直交するように放電空間１１を挟んで対向して配置され、その放電空間１１には、放電ガスとして、ヘリウム、ネオン、アルゴン、キセノンの内の少なくとも１種類の希ガスが封入されている。そして、隣接する二つの隔壁９に挟まれ、データ電極８とこれに対向する対をなす走査電極４および維持電極５との交差部の放電空間には、複数の放電セル１２が構成されている。
【０００３】
次に、このパネルの電極配列図を図６に示す。図６に示すように、このパネルの電極配列はｍ×ｎのマトリックス構成であり、列方向にはｍ列のデータ電極Ｄ１〜Ｄｍが配列されており、行方向にはｎ行の走査電極ＳＣＮ１〜ＳＣＮｎおよび維持電極ＳＵＳ１〜ＳＵＳｎが配列されている。
【０００４】
このパネルを表示駆動するための駆動方法の動作駆動タイミング図を図７に示す。この駆動方法は２５６階調の階調表示を行うためのものであり、１フィールド期間を８個のサブフィールドで構成している。以下、従来の駆動方法について図７を用いて説明する。
【０００５】
図７に示すように、第１ないし第８のサブフィールドはそれぞれ初期化期間、書込み期間、維持期間および消去期間から構成されている。まず、第１のサブフィールドにおける動作について説明する。
【０００６】
図７に示すように、初期化期間の前半の初期化動作において、全てのデータ電極Ｄ１〜Ｄｍおよび全ての維持電極ＳＵＳ１〜ＳＵＳｎを０（Ｖ）に保持し、全ての走査電極ＳＣＮ１〜ＳＣＮｎには、全ての維持電極ＳＵＳ１〜ＳＵＳｎに対して放電開始電圧以下となる電圧Ｖｐ（Ｖ）から、放電開始電圧を越える電圧Ｖｒ（Ｖ）に向かって緩やかに上昇するランプ電圧を印加する。このランプ電圧が上昇する間に、全ての放電セル１２において、全ての走査電極ＳＣＮ１〜ＳＣＮｎから全てのデータ電極Ｄ１〜Ｄｍおよび全ての維持電極ＳＵＳ１〜ＳＵＳｎにそれぞれ一回目の微弱な初期化放電が起こり、走査電極ＳＣＮ１〜ＳＣＮｎ上の保護膜３の表面に負の壁電圧が蓄積されるとともに、データ電極Ｄ１〜Ｄｍ上の絶縁体層７の表面および維持電極ＳＵＳ１〜ＳＵＳｎ上の保護膜３の表面には正の壁電圧が蓄積される。
【０００７】
さらに、初期化期間の後半の初期化動作において、全ての維持電極ＳＵＳ１〜ＳＵＳｎを正電圧Ｖｈ（Ｖ）に保ち、全ての走査電極ＳＣＮ１〜ＳＣＮｎには、全ての維持電極ＳＵＳ１〜ＳＵＳｎに対して放電開始電圧以下となる電圧Ｖｑ（Ｖ）から放電開始電圧を越える０（Ｖ）に向かって緩やかに下降するランプ電圧を印加する。このランプ電圧が下降する間に、再び全ての放電セル１２において、全ての維持電極ＳＵＳ１〜ＳＵＳｎから全ての走査電極ＳＣＮ１〜ＳＣＮｎにそれぞれ二回目の微弱な初期化放電が起こり、走査電極ＳＣＮ１〜ＳＣＮｎ上の保護膜３表面の負の壁電圧および維持電極ＳＵＳ１〜ＳＵＳｎ上の保護膜３表面の正の壁電圧が弱められる。一方、データ電極Ｄ１〜Ｄｍ上の絶縁体層７の表面の正の壁電圧はそのまま保たれる。以上により初期化期間の初期化動作が終了する。
【０００８】
次の書込み期間の書込み動作において、全ての走査電極ＳＣＮ１〜ＳＣＮｎをＶｓ（Ｖ）に保持し、データ電極Ｄ１〜Ｄｍのうち、第１行目に表示すべき放電セル１２に対応する所定のデータ電極に正の書込みパルス電圧＋Ｖｗ（Ｖ）を、第１行目の走査電極ＳＣＮ１に走査パルス電圧０（Ｖ）をそれぞれ印加する。このとき、所定のデータ電極と走査電極ＳＣＮ１との交差部における絶縁体層７の表面と走査電極ＳＣＮ１上の保護膜３の表面との間の電圧は、書込みパルス電圧＋Ｖｗ（Ｖ）にデータ電極Ｄ１〜Ｄｍ上の絶縁体層７の表面の正の壁電圧が加算されたものとなるため、この交差部において、所定のデータ電極と走査電極ＳＣＮ１との間および維持電極ＳＵＳ１と走査電極ＳＣＮ１との間に書込み放電が起こり、この交差部の走査電極ＳＣＮ１上の保護膜３表面に正電圧が蓄積され、維持電極ＳＵＳ１上の保護膜３表面に負電圧が蓄積され、書込み放電が起こったデータ電極上の絶縁体層７の表面に負電圧が蓄積される。
【０００９】
次に、データ電極Ｄ１〜Ｄｍのうち、第２行目に表示すべき放電セル１２に対応する所定のデータ電極に正の書込みパルス電圧＋Ｖｗ（Ｖ）を、第２行目の走査電極ＳＣＮ２に走査パルス電圧０（Ｖ）をそれぞれ印加する。このとき、所定のデータ電極と走査電極ＳＣＮ２との交差部における絶縁体層７の表面と走査電極ＳＣＮ２上の保護膜３の表面との間の電圧は、書込みパルス電圧＋Ｖｗ（Ｖ）に所定のデータ電極上の絶縁体層７の表面の正の壁電圧が加算されたものとなるため、この交差部において、所定のデータ電極と走査電極ＳＣＮ２との間および維持電極ＳＵＳ２と走査電極ＳＣＮ２との間に書込み放電が起こり、この交差部の走査電極ＳＣＮ２上の保護膜３表面に正電圧が蓄積され、維持電極ＳＵＳ２上の保護膜３表面に負電圧が蓄積される。
【００１０】
同様な動作が引き続いて行われ、最後に、データ電極Ｄ１〜Ｄｍのうち、第ｎ行目に表示すべき放電セル１２に対応する所定のデータ電極に正の書込みパルス電圧＋Ｖｗ（Ｖ）を、第ｎ行目の走査電極ＳＣＮｎに走査パルス電圧０（Ｖ）をそれぞれ印加する。このとき、所定のデータ電極と走査電極ＳＣＮｎとの交差部において、所定のデータ電極と走査電極ＳＣＮｎとの間および維持電極ＳＵＳｎと走査電極ＳＣＮｎとの間に書込み放電が起こり、この交差部の走査電極ＳＣＮｎ上の保護膜３表面に正電圧が蓄積され、維持電極ＳＵＳｎ上の保護膜３表面に負電圧が蓄積され、書込み放電が起こったデータ電極上の絶縁体層７の表面に負電圧が蓄積される。以上により書込み期間における書込み動作が終了する。
【００１１】
続く維持期間において、先ず、全ての走査電極ＳＣＮ１〜ＳＣＮｎおよび維持電極ＳＵＳ１〜ＳＵＳｎを０（Ｖ）に一旦戻した後、全ての走査電極群ＳＣＮ１〜ＳＣＮｎに正の維持パルス電圧＋Ｖｍ（Ｖ）を印加すると、書込み放電を起こした放電セル１２における走査電極ＳＣＮ１〜ＳＣＮｎ上の保護膜３と維持電極ＳＵＳ１〜ＳＵＳｎ上の保護膜３との間の電圧は、維持パルス電圧＋Ｖｍ（Ｖ）に、書込み期間において蓄積された走査電極ＳＣＮ１〜ＳＣＮｎ上の保護膜３表面の正電圧および維持電極ＳＵＳ１〜ＳＵＳｎ上の保護膜３表面の負電圧が加算されたものとなる。このため、書込み放電を起こした放電セルにおいて、走査電極ＳＣＮ１〜ＳＣＮｎと維持電極ＳＵＳ１〜ＳＵＳｎとの間に維持放電が起こり、この維持放電を起こした放電セルにおける走査電極ＳＣＮ１〜ＳＣＮｎ上の保護膜３表面に負電圧が蓄積され、維持電極ＳＵＳ１〜ＳＵＳｎ上の保護膜３表面に正電圧が蓄積される。その後、維持パルス電圧は０（Ｖ）に戻る。
【００１２】
続いて、全ての維持電極ＳＵＳ１〜ＳＵＳｎに正の維持パルス電圧＋Ｖｍ（Ｖ）を印加すると、維持放電を起こした放電セル１２における維持電極ＳＵＳ１〜ＳＵＳｎ上の保護膜３と走査電極ＳＣＮ１〜ＳＣＮｎ上の保護膜３との間の電圧は、維持パルス電圧＋Ｖｍ（Ｖ）に、直前の維持放電によって蓄積された走査電極ＳＣＮ１〜ＳＣＮｎ上の保護膜３表面の負電圧および維持電極ＳＵＳ１〜ＳＵＳｎ上の保護膜３表面の正電圧が加算されたものとなる。このため、この維持放電を起こした放電セルにおいて、維持電極ＳＵＳ１〜ＳＵＳｎと走査電極ＳＣＮ１〜ＳＣＮｎとの間に維持放電が起こることにより、その放電セルにおける維持電極ＳＵＳ１〜ＳＵＳｎ上の保護膜３表面に負電圧が蓄積され、走査電極ＳＣＮ１〜ＳＣＮｎ上の保護膜３表面に正電圧が蓄積される。その後、前記維持パルス電圧は０（Ｖ）に戻る。
【００１３】
以降同様に、全ての走査電極ＳＣＮ１〜ＳＣＮｎと全ての維持電極ＳＵＳ１〜ＳＵＳｎとに正の維持パルス電圧＋Ｖｍ（Ｖ）を交互に印加することにより、維持放電が継続して行われ、維持期間の最終において、全ての走査電極ＳＣＮ１〜ＳＣＮｎに正の維持パルス電圧＋Ｖｍ（Ｖ）を印加すると、維持放電を起こした放電セル１２における走査電極ＳＣＮ１〜ＳＣＮｎ上の保護膜３と維持電極ＳＵＳ１〜ＳＵＳｎ上の保護膜３との間の電圧は、維持パルス電圧＋Ｖｍ（Ｖ）に、直前の維持放電によって蓄積された走査電極ＳＣＮ１〜ＳＣＮｎ上の保護膜３表面の正電圧と維持電極ＳＵＳ１〜ＳＵＳｎ上の保護膜３表面の負電圧が加算されたものとなる。このため、この維持放電を起こした放電セルにおいて、走査電極ＳＣＮ１〜ＳＣＮｎと維持電極ＳＵＳ１〜ＳＵＳｎとの間に維持放電が起こることにより、その放電セルにおける走査電極ＳＣＮ１〜ＳＣＮｎ上の保護膜３表面に負電圧が蓄積され、維持電極ＳＵＳ１〜ＳＵＳｎ上の保護膜３表面に正電圧が蓄積される。その後、維持パルス電圧は０（Ｖ）に戻る。以上により維持期間の維持動作が終了する。この維持放電により発生する紫外線で励起された蛍光体１０からの可視発光を表示に用いている。
【００１４】
続く消去期間において、全ての維持電極ＳＵＳ１〜ＳＵＳｎに０（Ｖ）から＋Ｖｅ（Ｖ）に向かって緩やかに上昇するランプ電圧を印加すると、維持放電を起こした放電セル１２において、走査電極ＳＣＮ１〜ＳＣＮｎ上の保護膜３と維持電極ＳＵＳ１〜ＳＵＳｎ上の保護膜３との間の電圧は、維持期間の最終時点における、走査電極ＳＣＮ１〜ＳＣＮｎ上の保護膜３表面の負電圧および維持電極ＳＵＳ１〜ＳＵＳｎ上の保護膜３表面の正電圧がこのランプ電圧に加算されたものとなる。このため、維持放電を起こした放電セルにおいて、維持電極ＳＵＳ１〜ＳＵＳｎと走査電極ＳＣＮ１〜ＳＣＮｎとの間に微弱な消去放電が起こり、走査電極ＳＣＮ１〜ＳＣＮｎ上の保護膜３表面の負電圧と維持電極ＳＵＳ１〜ＳＵＳｎ上の保護膜３表面の正電圧が弱められて維持放電は停止する。以上により消去期間における消去動作が終了する。
【００１５】
ただし、以上の動作において、表示が行われない放電セルに関しては、初期化期間に初期化放電は起こるが、書込み放電、維持放電および消去放電は行われず、表示が行われない放電セルの走査電極ＳＣＮ１〜ＳＣＮｎと維持電極ＳＵＳ１〜ＳＵＳｎの保護膜３の表面の壁電圧、およびデータ電極Ｄ１〜Ｄｍ上の絶縁体層７の表面の壁電圧は、初期化期間の終了時の状態のまま保たれる。
【００１６】
以上の全ての動作により第１のサブフィールドにおける一画面が表示される。以下、同様な動作が、第２のサブフィールドから第８のサブフィールドにわたって行われる。
【００１７】
【発明が解決しようとする課題】
しかし、このようなパネル構造、駆動方法を用いた場合、表示期間中にパネルの第１のライン（ＳＣＮ１、ＳＵＳ１）で不灯が発生するなどの問題があった。これは、第Ｍライン目の書込み時には、第Ｍ−１ライン目の書込みまたは維持放電のプライミングを使って、Ｍライン目の書込みが行われるため、Ｍラインの書込みの際には走査パルス電圧０Ｖを印加し、データ電極に書込みパルス電圧が加わってから放電が起こるまでの時間（以下放電遅れと呼ぶ）が小さく、走査パルスが０Ｖに保たれている時間（Ｔμｓ）内で確実な放電を起こすことができる。
【００１８】
しかしながら、従来のプラズマディスプレイパネルでは、第１ライン上部は表示領域外でありそこでは放電はまったく起こっていない。このように第１ラインでは上部セルの放電の影響をまったく受けることができないので、第１ラインの書込み放電の際には放電遅れが大きくなり、第１ラインの走査パルス０（Ｖ）印加し、データ電極に書込みパルス電圧を加えても、走査パルスが０Ｖに保たれている時間（Ｔμｓ）内で書込み放電を起こすことができず、書込み不良を起こし、不灯となるためである。
【００１９】
本発明はこのような課題を解決し、プラズマディスプレイ装置の表示品位を向上させることを目的とするものである。
【００２０】
【課題を解決するための手段】
上記目的を達成するために本発明のプラズマディスプレイ装置は、第１基板上の表示領域外に前記第１電極または第２電極と平行でかつ前記第３電極とほぼ直交するように少なくとも１つのダミー電極を設けてパネルを構成し、かつ１フレームを構成する複数のサブフィールドのうち、少なくとも１つのサブフィールドの書込み期間において、第１ラインの書込み放電に先立って、前記ダミー電極に書込みパルスを印加し、前記ダミー電極と前記第３電極間で放電を起こすように構成したことを特徴とする。
【００２１】
【発明の実施の形態】
すなわち、本発明の請求項１に記載の発明は、対をなす複数の第１電極および第２電極を配置した第１基板と、前記第１電極および第２電極とほぼ直交する複数の第３電極が設けられかつ前記第１基板と放電空間を挟んで対向配置される第２基板とを有し、前記第１基板上の表示領域外に前記第１電極または第２電極と平行でかつ前記第３電極とほぼ直交するように少なくとも１つのダミー電極を設けてパネルを構成し、かつ１フレームを構成する複数のサブフィールドのうち、少なくとも１つのサブフィールドの書込み期間において、第１ラインの書込み放電に先立って、前記ダミー電極に書込みパルスを印加し、前記ダミー電極と前記第３電極間で放電を起こすように構成したことを特徴とするプラズマディスプレイ装置である。
【００２２】
また、請求項２に記載の発明は、請求項１において、表示によってダミー電極に加える書込みパルスを制御するように構成したことを特徴とする。
【００２３】
以下、本発明の一実施の形態によるプラズマディスプレイ装置について、図１〜図４を用いて説明する。
【００２４】
（第１の実施の形態）
図１は本発明の第１の実施の形態によるＡＣ型プラズマディスプレイパネルの電極配列を示す正面図であり、図５、図６に示す部分と同一部分については同一番号を付している。図２は駆動波形のタイミング図である。
【００２５】
図１に示すように、図５で示した構造と同様に、前面側となる第１基板であるガラス基板１上には、誘電体層２および保護膜３で覆われた複数の第１電極としての走査電極４と第２電極としての維持電極５とが対をなして互いに平行に形成され、そして背面側となる第２基板のガラス基板６上には、絶縁体層７で覆われた複数の第３電極としてのデータ電極８が形成されると共に、データ電極８の間の絶縁体層７上にデータ電極８と平行して隔壁９が設けられ、その絶縁体層７の表面からと隔壁９の側面にかけて蛍光体１０が設けられている。また、第１のガラス基板１と第２のガラス基板６とは、走査電極４および維持電極５とデータ電極８とがほぼ直交するように放電空間１１を挟んで対向して配置され、その放電空間１１には、放電ガスとして、ヘリウム、ネオン、アルゴン、キセノンの内の少なくとも１種類の希ガスが封入されている。そして、隣接する二つの隔壁９に挟まれ、データ電極８とこれに対向する対をなす走査電極４および維持電極５との交差部の放電空間には、複数の放電セル１２が構成されている。
【００２６】
本発明のパネルの電極配列は、図１に示すように、第１基板上に走査電極ＳＣＮｎ、維持電極ＳＵＳｎと平行でかつデータ電極Ｄｍとほぼ直交するようにダミー電極Ｘｄｍｙ、Ｙｄｍｙを設け、Ｎ＋１行×Ｍ列の放電セルからなるマトリックス構成であり、行方向にはＮ＋１行の走査電極ＸｄｍｙとＳＣＮ１〜ＳＣＮｎおよび維持電極ＹｄｍｙとＳＵＳ１〜ＳＵＳｎが配列され、列方向にはＭ列のデータ電極Ｄ１〜Ｄｍが配列されている。
【００２７】
本発明で用いるダミー電極Ｘｄｍｙ、Ｙｄｍｙを設けることで、第１ラインの書込み放電に先立って、ダミー電極Ｘｄｍｙとデータ電極間、またはダミー電極ＸｄｍｙとＹｄｍｙ間で放電を起こすことができ、第１ラインの書込みの際には、上記ダミー電極上での放電のプライミングによって、第１ラインの書込み放電を助ける効果が得られる。このプラズマディスプレイ装置の駆動方法を図２を用いて説明する。
【００２８】
まず、走査電極、維持電極には、従来と同様な駆動波形を、そしてダミー電極Ｘｄｍｙには、図５のＸｄｍｙで示した駆動波形を、ダミー電極Ｙｄｍｙには図５の維持電極と同様の駆動波形をそれぞれ印加する。
【００２９】
図２に示すように、１フレームを複数のサブフィールド（例えば８つ）によって構成する。各サブフィールドは初期化、書込み、維持期間、消去期間の４期間からなり、ダミー電極Ｘｄｍｙ、Ｙｄｍｙには、初期化、書込み、維持、消去期間が設けられ、それぞれの動作内容は、従来のものと同様である。ここで、Ｘｄｍｙには、書込み期間中、第１ラインに先立って、走査パルス電圧０（Ｖ）を印加する。同時に、データ電極Ｄ１〜Ｄｍに書込みパルス電圧＋Ｖｗ（Ｖ）を加えることにより、ダミー電極Ｘｄｍｙとデータ電極間、加えてＸｄｍｙとＹｄｍｙ間で書込み放電が行われることになる。続いて、第１ラインのＳＣＮ１に走査パルス電圧０（Ｖ）が印加され、データ電極Ｄ１〜Ｄｍうち第１行目に表示すべき放電セルに対応するデータ電極に正の書込みパルス電圧Ｖｗ（Ｖ）を印加する。
【００３０】
このとき第１ラインの書込みに先立って、ダミー電極での放電があることから、ダミー電極での放電のプライミングを用いて、第１ラインでの書込み放電は放電遅れも小さく、走査パルスが０Ｖに保たれている時間（Ｔμｓ）内で、放電を失敗することなく正常な書込み放電を行うことができ、第１ラインでの書込みミスを大幅に減少することができ、表示品位を大幅に改善することができる。
【００３１】
（第２の実施の形態）
次に、本発明の第２の実施の形態について説明する。図３に駆動波形のタイミング図を示す。本実施の形態のパネル構造については、第１の実施の形態と同様な構成である。走査電極、維持電極には従来の駆動波形を、そしてダミー電極Ｘｄｍｙには、図３のＸｄｍｙで示した駆動波形を、ダミー電極Ｙｄｍｙには図６の維持電極と同様の駆動波形をそれぞれ印加する。
【００３２】
図３に示すように、１フレームを複数のサブフィールド（例えば８つ）によって構成する。各サブフィールドは初期化、書込み、維持期間、消去期間の４期間からなり、ダミー電極Ｘｄｍｙ、Ｙｄｍｙには、初期化、書込み、維持、消去期間が設けられ、それぞれの動作内容は、従来のものと同様である。ここで、Ｘｄｍｙには、書込み期間中、第１ラインに先立って、走査パルス電圧０（Ｖ）を印加する。同時に、データ電極Ｄ１〜Ｄｍに書込みパルス電圧＋Ｖｗ（Ｖ）を加えることにより、ダミー電極Ｘｄｍｙとデータ電極間、加えてＸｄｍｙとＹｄｍｙ間で書込み放電が行われることになる。このダミー電極での書込みを行う時、データ電極Ｄ１〜Ｄｍの選択を、以降のＳＣＮ１ラインで書込み選択を行うセルに対応するデータ電極を選択することにより、ＳＣＮ１ラインで書込みを行うセルの上部セルのみ、ダミー電極での放電が行われる。よって、ＳＣＮ１ライン目で書込みを行わない場合は、ダミー電極での放電は行われない。このことで不要な書込み放電を無くし、ダミー電極での消費電力を減少させることが可能となる。
【００３３】
続いて、第１ラインのＳＣＮ１に走査パルス電圧０（Ｖ）が印加され、データ電極Ｄ１〜Ｄｍのうち第１行目に表示すべき放電セルに対応するデータ電極に正の書込みパルス電圧Ｖｗ（Ｖ）を印加する。
【００３４】
このとき第１ラインの書込みに先立って、ダミー電極での放電があることから、ダミー電極での放電のプライミングを用いて、第１ラインでの書込み放電は放電遅れも小さく、走査パルスが０Ｖに保たれている時間（Ｔμｓ）内で、放電を失敗することなく正常な書込み放電を行うことができ、第１ラインでの書込みミスを大幅に減少することができ表示品位を大幅に改善することができる。
【００３５】
（第３の実施の形態）
次に、本発明の第３の実施の形態について説明する。図４に駆動波形のタイミング図を示す。本実施の形態のパネル構造については、第１の実施の形態と同様な構成である。走査電極、維持電極には従来の駆動波形を、そしてダミー電極Ｘｄｍｙには、図４のＸｄｍｙで示した駆動波形を、ダミー電極Ｙｄｍｙには図７の維持電極と同様の駆動波形をそれぞれ印加する。
【００３６】
図４に示すように、１フレームを複数のサブフィールド（例えば８つ）によって構成する。各サブフィールドは初期化、書込み、維持期間、消去期間の４期間からなり、ダミー電極Ｘｄｍｙ、Ｙｄｍｙには、初期化、書込み、維持、消去期間が設けられ、それぞれの動作内容は、従来のものと同様である。
【００３７】
ここで、Ｘｄｍｙには、初期化終了後の状態で、書込み期間の電位を保ち、第１ラインに先立ってデータ電極Ｄ１〜Ｄｍに書込みパルス電圧＋Ｖｗ（Ｖ）を加えることにより、ダミー電極Ｘｄｍｙとデータ電極間、加えてＸｄｍｙとＹｄｍｙ間で書込み放電が行われることになる。このときデータ電極Ｄ１〜Ｄｍの選択は以降のＳＣＮ１ラインで書込み選択を行うセルに対応するデータ電極を選択することもできる。
【００３８】
このようにダミー電極では初期化終了時の状態を書込み期間中に保持することで、ダミー電極に走査パルスを発生させる回路を削除することができる。つまり、第１の実施の形態、第２の実施の形態ではＮ＋１行の走査パルス発生回路を必要とするが、第３の実施の形態のように初期化終了後の状態に保つことで、走査パルス発生回路は従来例と同様、Ｎ行分の発生回路で済むために、ダミー電極用に新たに走査パルス発生回路を用いる必要はなく、ダミー電極での書込み放電を行うことができる。
【００３９】
続いて、第１ラインのＳＣＮ１に走査パルス電圧０（Ｖ）が印加され、データ電極Ｄ１〜Ｄｍのうち第１行目に表示すべき放電セルに対応するデータ電極に正の書込みパルス電圧Ｖｗ（Ｖ）を印加する。
【００４０】
このとき第１ラインの書込みに先立って、ダミー電極での放電があることから、ダミー電極での放電のプライミングを用いて、第１ラインでの書込み放電は放電遅れも小さく、走査パルスが０Ｖに保たれいている時間（Ｔμｓ）内で、放電を失敗することなく正常な書込み放電を行うことができ、第１ラインでの書込みミスを大幅に減少することができ、表示品位を大幅に改善することができる。
【００４１】
ここで、上記第１から第３の実施の形態では、図１で示したようなダミー電極に走査電極Ｘｄｍｙと維持電極Ｙｄｍｙの一対の電極対を用いていたが、書込み放電を起こすためには、走査電極Ｘｄｍｙだけであっても良い。ダミー電極をＸｄｍｙのみにすると、ダミー電極での書込み放電が起こった後の後続の維持放電は起きないために、ダミー電極上での余分な放電が無くなりダミー電極での消費電力を抑えることができる。
【００４２】
また、全てのサブフィールドにおいてダミー電極での書込み放電を行う必要はなく、第１ラインの書込み放電が失敗しやすいサブフィールドでのみダミー電極で先立って放電を起こせばよい。例えば、第１〜第４サブフィールドまで第１ラインの放電ミスが多いことがわかっていれば、そのサブフィールドでダミー電極放電を行えばよい。
【００４３】
さらに、ダミー電極での書込みを行うことで、続く維持期間にはダミー電極では維持発光を行うが、ダミー電極は表示領域外に設けているために、前面側の第１基板上に非透過性のマスキングを行い、非表示領域での発光をカットすることなどにより、非表示領域の発光を防ぐことができ、表示品質を落とすことはない。
【００４４】
【発明の効果】
以上の説明から明らかなように、本発明にかかるプラズマディスプレイ装置によれば、非表示領域に走査電極、維持電極と平行でデータ電極とほぼ直交するようにダミー電極を配置し、第１ラインの書込み放電に先立ってダミー放電で放電を行うことによって、頻繁に書込み放電ミスを起こしていた、第１ラインの書込み放電を後続のライン同様に、書込みミスが発生することなく放電させることが可能となり、プラズマディスプレイ装置の表示品位を向上させることができる。
【００４５】
さらに、ダミー電極の電極を非透過性の電極にする、またはダミー電極下のデータ電極上の蛍光体塗布を行わなくすることなどで、上記ダミー電極での発光を抑え非表示領域での不要な発光を抑えることができる。また、ダミー電極に加える書込みパルスを選択して印加することにより、非表示領域での不要な発光を抑えると共に、不要な電力の消費を抑えながらプラズマディスプレイ装置の表示品位を向上させることができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態によるプラズマディスプレイ装置のパネルの電極配列を示す説明図
【図２】本発明の第１の実施の形態における駆動動作タイミング図
【図３】本発明の第２の実施の形態における駆動動作タイミング図
【図４】本発明の第３の実施の形態における駆動動作タイミング図
【図５】プラズマディスプレイ装置のパネル構成を示す斜視図
【図６】従来のプラズマディスプレイ装置のパネルの電極配列を示す説明図
【図７】従来の駆動動作タイミング図
【符号の説明】
ＳＣＮ１〜ＳＣＮｎ　走査電極
ＳＵＳ１〜ＳＵＳｎ　維持電極
Ｄ１〜Ｄｍ　データ電極
Ｘｄｍｙ、Ｙｄｍｙ　ダミー電極
１、６　ガラス基板
２　誘電体層
３　保護膜
４　走査電極
５　維持電極
７　絶縁体層
８　データ電極
９　隔壁
１０　蛍光体
１１　放電空間
１２　放電セル

Claims

対をなす複数の第１電極および第２電極を配置した第１基板と、前記第１電極および第２電極とほぼ直交する複数の第３電極が設けられかつ前記第１基板と放電空間を挟んで対向配置される第２基板とを有し、前記第１基板上の表示領域外に前記第１電極または第２電極と平行でかつ前記第３電極とほぼ直交するように少なくとも１つのダミー電極を設けてパネルを構成し、かつ１フレームを構成する複数のサブフィールドのうち、少なくとも１つのサブフィールドの書込み期間において、第１ラインの書込み放電に先立って、前記ダミー電極に書込みパルスを印加し、前記ダミー電極と前記第３電極間で放電を起こすように構成したことを特徴とするプラズマディスプレイ装置。
表示によってダミー電極に加える書込みパルスを制御するように構成したことを特徴とする請求項１に記載のプラズマディスプレイ装置。