JPH10222119A - プラズマディスプレイパネルの駆動方法 - Google Patents
プラズマディスプレイパネルの駆動方法Info
- Publication number
- JPH10222119A JPH10222119A JP9035606A JP3560697A JPH10222119A JP H10222119 A JPH10222119 A JP H10222119A JP 9035606 A JP9035606 A JP 9035606A JP 3560697 A JP3560697 A JP 3560697A JP H10222119 A JPH10222119 A JP H10222119A
- Authority
- JP
- Japan
- Prior art keywords
- discharge
- potential
- period
- pulse
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
Abstract
(57)【要約】
【課題】 マトリクス表示方法の交流（ＡＣ）型のプラ
ズマディスプレイパネル（ＰＤＰ）の維持放電期間にお
ける誤放電を防止し、表示特性を向上させる駆動方法。 【解決手段】 誘電体層で被覆された複数の行電極対
と、行電極対に交差して配列され各交差部にて画素を形
成する複数の列電極とを有し、行電極対に走査パルスを
印加するとともに列電極に画素データパルスを印加して
画素データに応じて点灯及び消灯画素を選択するアドレ
ス期間と、行電極対に放電維持パルスを印加して点灯及
び消灯画素を維持する維持放電期間とを用いて表示を行
うプラズマディスプレイパネルの駆動方法であって、維
持放電期間において、列電極と行電極対の各々との間の
電位差を所定期間増大させたことにより、放電空間内の
壁電荷の電界の方向が列電極の方向に向かい行電極間の
放電が起こりにくくななり誤放電が防止され、表示特性
が向上する。
ズマディスプレイパネル（ＰＤＰ）の維持放電期間にお
ける誤放電を防止し、表示特性を向上させる駆動方法。 【解決手段】 誘電体層で被覆された複数の行電極対
と、行電極対に交差して配列され各交差部にて画素を形
成する複数の列電極とを有し、行電極対に走査パルスを
印加するとともに列電極に画素データパルスを印加して
画素データに応じて点灯及び消灯画素を選択するアドレ
ス期間と、行電極対に放電維持パルスを印加して点灯及
び消灯画素を維持する維持放電期間とを用いて表示を行
うプラズマディスプレイパネルの駆動方法であって、維
持放電期間において、列電極と行電極対の各々との間の
電位差を所定期間増大させたことにより、放電空間内の
壁電荷の電界の方向が列電極の方向に向かい行電極間の
放電が起こりにくくななり誤放電が防止され、表示特性
が向上する。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、マトリクス表示方
法の交流（ＡＣ）型のプラズマディスプレイパネル（Ｐ
ＤＰ）の駆動方法に関する。
法の交流（ＡＣ）型のプラズマディスプレイパネル（Ｐ
ＤＰ）の駆動方法に関する。
【０００２】
【従来の技術】近年、表示装置の大型化に伴い、薄型の
表示装置が要求され、各種の薄型の表示装置が提供され
ている。その１つにＡＣＰＤＰが知られている。係るＡ
ＣＰＤＰは、列電極及び列電極と直交し一対にて１行
（１走査ライン）を構成する行電極を備えており、これ
ら列電極及び行電極対の各々は放電空間に対して誘電体
層で覆われており、列電極及び行電極対の各交点に放電
セル（画素）が形成されている。尚、行電極は、透明電
極とそれに積層されたバス電極とから構成されている。
表示装置が要求され、各種の薄型の表示装置が提供され
ている。その１つにＡＣＰＤＰが知られている。係るＡ
ＣＰＤＰは、列電極及び列電極と直交し一対にて１行
（１走査ライン）を構成する行電極を備えており、これ
ら列電極及び行電極対の各々は放電空間に対して誘電体
層で覆われており、列電極及び行電極対の各交点に放電
セル（画素）が形成されている。尚、行電極は、透明電
極とそれに積層されたバス電極とから構成されている。
【０００３】図１１は、係るＡＣＰＤＰの従来の各種駆
動パルスの印加タイミングを示す図である。図１１にお
いて、先ず、負極性のリセットパルスＲＰx を全ての行
電極Ｘ1 〜Ｘn に印加すると同時に、正極性のリセット
パルスＲＰy を全ての行電極Ｙ1 〜Ｙn の各々に印加す
る。係るリセットパルスの印加により、全ての放電セル
に放電が生じ、荷電粒子が発生し、放電終了後各放電セ
ルに壁電荷が蓄積形成される（一斉リセット期間）。次
に、各行電極毎の画素データに対応した画素データパル
スＤＰ1 〜ＤＰn を順次、列電極Ｄ1 〜Ｄm に印加す
る。この画素データパルスＤＰ1 〜ＤＰn の各々の印加
タイミングに同期して走査パルス（選択消去パルス）Ｓ
Ｐを行電極Ｙ1 〜Ｙn へ順次印加して行く。
動パルスの印加タイミングを示す図である。図１１にお
いて、先ず、負極性のリセットパルスＲＰx を全ての行
電極Ｘ1 〜Ｘn に印加すると同時に、正極性のリセット
パルスＲＰy を全ての行電極Ｙ1 〜Ｙn の各々に印加す
る。係るリセットパルスの印加により、全ての放電セル
に放電が生じ、荷電粒子が発生し、放電終了後各放電セ
ルに壁電荷が蓄積形成される（一斉リセット期間）。次
に、各行電極毎の画素データに対応した画素データパル
スＤＰ1 〜ＤＰn を順次、列電極Ｄ1 〜Ｄm に印加す
る。この画素データパルスＤＰ1 〜ＤＰn の各々の印加
タイミングに同期して走査パルス（選択消去パルス）Ｓ
Ｐを行電極Ｙ1 〜Ｙn へ順次印加して行く。
【０００４】この際、係る画素データパルスＤＰ及び走
査パルスＳＰが各々列電極及び行電極に同時に印加され
た放電セル（消灯画素、消灯セル）にのみ放電が生じ上
記一斉リセット期間にて形成された壁電荷が消去され
る。一方、走査パルスＳＰが印加されたものの画素デー
タパルスＤＰが印加されない放電セル（点灯画素、点灯
セル）では上記の如き放電は生じないので上記一斉リセ
ット期間にて形成された壁電荷はそのまま残留する。こ
のように各放電セルの壁電荷は、画素データに応じて選
択的に消去され、点灯画素及び消灯画素が選択される
（アドレス期間）。
査パルスＳＰが各々列電極及び行電極に同時に印加され
た放電セル（消灯画素、消灯セル）にのみ放電が生じ上
記一斉リセット期間にて形成された壁電荷が消去され
る。一方、走査パルスＳＰが印加されたものの画素デー
タパルスＤＰが印加されない放電セル（点灯画素、点灯
セル）では上記の如き放電は生じないので上記一斉リセ
ット期間にて形成された壁電荷はそのまま残留する。こ
のように各放電セルの壁電荷は、画素データに応じて選
択的に消去され、点灯画素及び消灯画素が選択される
（アドレス期間）。
【０００５】次に、正極性の放電維持パルスＩＰx を行
電極Ｘ1 〜Ｘn の各々に印加するとともに放電維持パル
スＩＰx の印加タイミングと外れたタイミングにて正極
性のＩＰy を行電極Ｙ1 〜Ｙn の各々に印加する。この
ように放電維持パルスＩＰx 、ＩＰy が交互に行電極対
に印加されるので、壁電荷が残留している放電セル（点
灯画素、点灯セル）は放電発光を繰り返す一方壁電荷が
消滅した放電セル（消灯画素、消灯セル）は放電発光し
ない（維持放電期間）。
電極Ｘ1 〜Ｘn の各々に印加するとともに放電維持パル
スＩＰx の印加タイミングと外れたタイミングにて正極
性のＩＰy を行電極Ｙ1 〜Ｙn の各々に印加する。この
ように放電維持パルスＩＰx 、ＩＰy が交互に行電極対
に印加されるので、壁電荷が残留している放電セル（点
灯画素、点灯セル）は放電発光を繰り返す一方壁電荷が
消滅した放電セル（消灯画素、消灯セル）は放電発光し
ない（維持放電期間）。
【０００６】次に、全ての行電極Ｙ1 〜Ｙn に一斉に消
去パルスＥＰを印加して全放電セル（点灯セル）の壁電
荷を消去する（壁電荷消去期間）。以上のように、一斉
リセット期間、アドレス期間、維持放電期間、壁電荷消
去期間を１つの表示サイクルとして、これを繰り返し行
うことにより、画像表示が行われる。
去パルスＥＰを印加して全放電セル（点灯セル）の壁電
荷を消去する（壁電荷消去期間）。以上のように、一斉
リセット期間、アドレス期間、維持放電期間、壁電荷消
去期間を１つの表示サイクルとして、これを繰り返し行
うことにより、画像表示が行われる。
【０００７】
【発明が解決しようとする課題】ところで、上記の駆動
方法では、消灯セルが隣接する点灯セルの影響を受けて
維持放電期間中に放電を開始してしまう場合がある。こ
のような隣接する放電セルの影響は、放電セルを区画す
るリブ（障壁）の欠陥や一対の基板の位置ずれ等によ
り、更に大きくなり、ＰＤＰの生産歩留まりを悪化させ
る。また、放電セルや走査ラインピッチの縮小により、
高精細化する場合、隣接する放電セル間の距離が小さく
なるため、上記のような誤放電が生じやすくなる。本発
明は、上記の問題を解決するためになされたものであ
り、維持放電期間における誤放電を防止し、表示特性を
向上させることを目的とする。
方法では、消灯セルが隣接する点灯セルの影響を受けて
維持放電期間中に放電を開始してしまう場合がある。こ
のような隣接する放電セルの影響は、放電セルを区画す
るリブ（障壁）の欠陥や一対の基板の位置ずれ等によ
り、更に大きくなり、ＰＤＰの生産歩留まりを悪化させ
る。また、放電セルや走査ラインピッチの縮小により、
高精細化する場合、隣接する放電セル間の距離が小さく
なるため、上記のような誤放電が生じやすくなる。本発
明は、上記の問題を解決するためになされたものであ
り、維持放電期間における誤放電を防止し、表示特性を
向上させることを目的とする。
【０００８】
【課題を解決するための手段】請求項１記載の発明は、
誘電体層で被覆された複数の行電極対と、行電極対に交
差して配列され各交差部にて画素を形成する複数の列電
極とを有し、行電極対に走査パルスを印加するとともに
列電極に画素データパルスを印加して画素データに応じ
て点灯及び消灯画素を選択するアドレス期間と、行電極
対に放電維持パルスを印加して点灯及び消灯画素を維持
する維持放電期間とを用いて表示を行うプラズマディス
プレイパネルの駆動方法であって、維持放電期間におい
て、列電極と行電極対の各々との間の電位差を所定期間
増大させたことを特徴とする。
誘電体層で被覆された複数の行電極対と、行電極対に交
差して配列され各交差部にて画素を形成する複数の列電
極とを有し、行電極対に走査パルスを印加するとともに
列電極に画素データパルスを印加して画素データに応じ
て点灯及び消灯画素を選択するアドレス期間と、行電極
対に放電維持パルスを印加して点灯及び消灯画素を維持
する維持放電期間とを用いて表示を行うプラズマディス
プレイパネルの駆動方法であって、維持放電期間におい
て、列電極と行電極対の各々との間の電位差を所定期間
増大させたことを特徴とする。
【０００９】請求項２記載の発明は、請求項１記載のプ
ラズマディスプレイパネルの駆動方法において、列電極
の電位を所定期間放電維持パルスとは逆極性の所定電位
にオフセットさせることにより、列電極と行電極対の各
々との間の電位差を所定期間増大させたことを特徴とす
る。
ラズマディスプレイパネルの駆動方法において、列電極
の電位を所定期間放電維持パルスとは逆極性の所定電位
にオフセットさせることにより、列電極と行電極対の各
々との間の電位差を所定期間増大させたことを特徴とす
る。
【００１０】請求項３記載の発明は、請求項２記載のプ
ラズマディスプレイパネルの駆動方法において、列電極
の電位は、徐々に変化して所定電位に達することを特徴
とする。
ラズマディスプレイパネルの駆動方法において、列電極
の電位は、徐々に変化して所定電位に達することを特徴
とする。
【００１１】請求項４記載の発明は、請求項１記載のプ
ラズマディスプレイパネルの駆動方法において、維持放
電期間において、行電極対の各々の電位を所定期間放電
維持パルスと同極性の所定電位にオフセットさせること
により、列電極と行電極対の各々との間の電位差を所定
期間増大させたことを特徴とする。
ラズマディスプレイパネルの駆動方法において、維持放
電期間において、行電極対の各々の電位を所定期間放電
維持パルスと同極性の所定電位にオフセットさせること
により、列電極と行電極対の各々との間の電位差を所定
期間増大させたことを特徴とする。
【００１２】請求項５記載の発明は、請求項４記載のプ
ラズマディスプレイパネルの駆動方法において、行電極
対の各々の電位は、徐々に変化して所定電位に達するこ
とを特徴とする。
ラズマディスプレイパネルの駆動方法において、行電極
対の各々の電位は、徐々に変化して所定電位に達するこ
とを特徴とする。
【００１３】請求項６記載の発明は、請求項４記載のプ
ラズマディスプレイパネルの駆動方法において、維持放
電期間において、行電極対の一方の行電極にのみ放電維
持パルスを印加し、行電極対の各々を放電維持パルスと
同極性の所定電位にオフセットさせるとともに列電極の
電位を変化させることにより、列電極と行電極対の各々
との間の電位差を所定期間増大させることを特徴とす
る。
ラズマディスプレイパネルの駆動方法において、維持放
電期間において、行電極対の一方の行電極にのみ放電維
持パルスを印加し、行電極対の各々を放電維持パルスと
同極性の所定電位にオフセットさせるとともに列電極の
電位を変化させることにより、列電極と行電極対の各々
との間の電位差を所定期間増大させることを特徴とす
る。
【００１４】請求項７記載の発明は、請求項１乃至６記
載のプラズマディスプレイパネルの駆動方法において、
所定期間は、維持放電期間の始めの第１期間と終りの第
２の期間を除く期間であることを特徴とする。
載のプラズマディスプレイパネルの駆動方法において、
所定期間は、維持放電期間の始めの第１期間と終りの第
２の期間を除く期間であることを特徴とする。
【００１５】請求項８記載の発明は、請求項１乃至７記
載のプラズマディスプレイパネルの駆動方法において、
行電極対は、表示面側の基板の内面に配置された透明電
極とそれに積層された金属電極とで構成され、誘電体層
で被覆されているとともに列電極は、表示面側の基板と
放電空間を介して対向配置された背面側の基板の内面に
配置され、蛍光体層で被覆されていることを特徴とす
る。
載のプラズマディスプレイパネルの駆動方法において、
行電極対は、表示面側の基板の内面に配置された透明電
極とそれに積層された金属電極とで構成され、誘電体層
で被覆されているとともに列電極は、表示面側の基板と
放電空間を介して対向配置された背面側の基板の内面に
配置され、蛍光体層で被覆されていることを特徴とす
る。
【００１６】
【作用】本発明によれば、誘電体層で被覆された複数の
行電極対と、行電極対に交差して配列され各交差部にて
画素を形成する複数の列電極とを有し、行電極対に走査
パルスを印加するとともに列電極に画素データパルスを
印加して画素データに応じて点灯及び消灯画素を選択す
るアドレス期間と、行電極対に放電維持パルスを印加し
て点灯及び消灯画素を維持する維持放電期間とを用いて
表示を行うプラズマディスプレイパネルの駆動方法であ
って、維持放電期間において、列電極と行電極対の各々
との間の電位差を所定期間増大させたことにより、放電
空間内の壁電荷の電界の方向が列電極の方向に向かい行
電極間の放電が起こりにくくななり誤放電が防止され、
表示特性が向上する。
行電極対と、行電極対に交差して配列され各交差部にて
画素を形成する複数の列電極とを有し、行電極対に走査
パルスを印加するとともに列電極に画素データパルスを
印加して画素データに応じて点灯及び消灯画素を選択す
るアドレス期間と、行電極対に放電維持パルスを印加し
て点灯及び消灯画素を維持する維持放電期間とを用いて
表示を行うプラズマディスプレイパネルの駆動方法であ
って、維持放電期間において、列電極と行電極対の各々
との間の電位差を所定期間増大させたことにより、放電
空間内の壁電荷の電界の方向が列電極の方向に向かい行
電極間の放電が起こりにくくななり誤放電が防止され、
表示特性が向上する。
【００１７】
【発明の実施の形態】図１は、本発明の実施形態におけ
るプラズマディスプレイパネルの駆動方法で駆動される
３電極構造の反射型ＡＣＰＤＰ１１の構造を示す図であ
る。図１に示されるようにＰＤＰ１１は、放電空間７を
介して対向配置された一対のガラス基板１、２の表示面
側のガラス基板１の内面に互いに平行に隣接配置された
一対の行電極（維持電極）Ｘ、Ｙと、その行電極Ｘ、Ｙ
を覆う壁電荷形成用の誘電体層５と、その誘電体層５を
覆うＭｇＯからなる保護層６が夫々設けられている。
尚、行電極Ｘ、Ｙは、夫々幅の広い帯状の透明導電膜か
らなる透明電極４とその導電性を補うために積層された
幅の狭い帯状の金属膜からなるバス電極（金属電極）３
とから構成されている。
るプラズマディスプレイパネルの駆動方法で駆動される
３電極構造の反射型ＡＣＰＤＰ１１の構造を示す図であ
る。図１に示されるようにＰＤＰ１１は、放電空間７を
介して対向配置された一対のガラス基板１、２の表示面
側のガラス基板１の内面に互いに平行に隣接配置された
一対の行電極（維持電極）Ｘ、Ｙと、その行電極Ｘ、Ｙ
を覆う壁電荷形成用の誘電体層５と、その誘電体層５を
覆うＭｇＯからなる保護層６が夫々設けられている。
尚、行電極Ｘ、Ｙは、夫々幅の広い帯状の透明導電膜か
らなる透明電極４とその導電性を補うために積層された
幅の狭い帯状の金属膜からなるバス電極（金属電極）３
とから構成されている。
【００１８】一方、背面側のガラス基板２の内面上に行
電極Ｘ、Ｙと交差する方向に設けられ、放電空間７を区
画する障壁１０と、その各障壁１０間のガラス基板２上
に行電極Ｘ、Ｙと交差する方向に配列された列電極（ア
ドレス電極）Ａ及び各列電極、障壁１０の側面を覆う所
定の発光色の蛍光体層８が夫々設けられている。そし
て、放電空間７にはネオンに少量のキセノンを混合した
放電ガスが封入され、列電極及び行電極対の各交点にお
いて放電セル（画素）が形成される。
電極Ｘ、Ｙと交差する方向に設けられ、放電空間７を区
画する障壁１０と、その各障壁１０間のガラス基板２上
に行電極Ｘ、Ｙと交差する方向に配列された列電極（ア
ドレス電極）Ａ及び各列電極、障壁１０の側面を覆う所
定の発光色の蛍光体層８が夫々設けられている。そし
て、放電空間７にはネオンに少量のキセノンを混合した
放電ガスが封入され、列電極及び行電極対の各交点にお
いて放電セル（画素）が形成される。
【００１９】図２は、本発明による駆動方法にてパネル
駆動を行う駆動装置を備えたプラズマディスプレイ装置
のブロック図である。係る図２において、同期分離回路
１２は供給された入力ビデオ信号中から水平及び垂直同
期信号を抽出してこれらをタイミングパルス発生回路１
３に供給する。タイミングパルス発生回路１３は、これ
ら抽出された水平及び垂直同期信号に基づいた抽出同期
信号タイミングパルスを発生してこれをＡ／Ｄ変換器１
４、メモリ制御回路１６及び読出タイミング信号発生回
路１８の各々に供給する。Ａ／Ｄ変換器１４は、上記抽
出同期信号タイミングパルスに同期して入力ビデオ信号
を１画素毎に対応したデジタル画素データに変換し、こ
れをフレームメモリ１５に供給する。
駆動を行う駆動装置を備えたプラズマディスプレイ装置
のブロック図である。係る図２において、同期分離回路
１２は供給された入力ビデオ信号中から水平及び垂直同
期信号を抽出してこれらをタイミングパルス発生回路１
３に供給する。タイミングパルス発生回路１３は、これ
ら抽出された水平及び垂直同期信号に基づいた抽出同期
信号タイミングパルスを発生してこれをＡ／Ｄ変換器１
４、メモリ制御回路１６及び読出タイミング信号発生回
路１８の各々に供給する。Ａ／Ｄ変換器１４は、上記抽
出同期信号タイミングパルスに同期して入力ビデオ信号
を１画素毎に対応したデジタル画素データに変換し、こ
れをフレームメモリ１５に供給する。
【００２０】メモリ制御回路１６は、上記抽出同期信号
タイミングパルスに同期した書込信号及び読出信号をフ
レームメモリ１５に供給する。フレームメモリ１５は、
係る書込信号に応じて、Ａ／Ｄ変換器１４から供給され
た各画素データを順次取り込む。また、フレームメモリ
１５は、係る読出信号に応じて、このフレームメモリ１
５内に記憶されている画素データを順次読み出して次段
の出力処理回路１７へ供給する。読出タイミング信号発
生回路１８は、放電発光動作を制御するための各種タイ
ミング信号を発生してこれらを行電極駆動パルス発生回
路１９及び出力処理回路１７の各々に供給する。
タイミングパルスに同期した書込信号及び読出信号をフ
レームメモリ１５に供給する。フレームメモリ１５は、
係る書込信号に応じて、Ａ／Ｄ変換器１４から供給され
た各画素データを順次取り込む。また、フレームメモリ
１５は、係る読出信号に応じて、このフレームメモリ１
５内に記憶されている画素データを順次読み出して次段
の出力処理回路１７へ供給する。読出タイミング信号発
生回路１８は、放電発光動作を制御するための各種タイ
ミング信号を発生してこれらを行電極駆動パルス発生回
路１９及び出力処理回路１７の各々に供給する。
【００２１】出力処理回路１７は、読出タイミング信号
発生回路１８からのタイミング信号に同期させて、上記
フレームメモリ１５から供給された画素データを画素デ
ータパルス発生回路２０に供給する。画素データパルス
発生回路２０は、出力処理回路１７から供給される各画
素データに応じた画素データパルスＤＰを発生して上記
ＰＤＰ１１の列電極Ｄ1 〜Ｄm に印加する。
発生回路１８からのタイミング信号に同期させて、上記
フレームメモリ１５から供給された画素データを画素デ
ータパルス発生回路２０に供給する。画素データパルス
発生回路２０は、出力処理回路１７から供給される各画
素データに応じた画素データパルスＤＰを発生して上記
ＰＤＰ１１の列電極Ｄ1 〜Ｄm に印加する。
【００２２】次に、図１のＰＤＰ１１を使用して行われ
る本発明によるプラズマディスプレイパネルの駆動方法
について説明する。図３は、本発明の駆動方法の第一の
実施形態にてパネル駆動を行う際にＰＤＰ１１に印加さ
れる各駆動パルスの印加タイミングを示す図である。図
３において、先ず、行電極駆動パルス発生回路１９は、
立ち上がり時間の長い（長時定数）パルス正電圧のリセ
ットパルスＲＰx を全ての行電極Ｘ1 〜Ｘn に印加する
と同時に、正電圧の場合と同様に負電圧のリセットパル
スＲＰy を行電極Ｙ1 〜Ｙn の各々に印加する。各行電
極対間に印加された電位ＶＰ１と負電位ＶＰ２とにて生
成される電位差が放電開始電圧を越えると、ＰＤＰ１１
の全ての行電極対間に放電が励起されて、全画素セルＰ
i 、j の放電空間７内に電荷粒子が発生し、全画素セル
Ｐi 、j の誘電体層５には一様に所定量の壁電荷が形成
される（一斉リセット期間）。
る本発明によるプラズマディスプレイパネルの駆動方法
について説明する。図３は、本発明の駆動方法の第一の
実施形態にてパネル駆動を行う際にＰＤＰ１１に印加さ
れる各駆動パルスの印加タイミングを示す図である。図
３において、先ず、行電極駆動パルス発生回路１９は、
立ち上がり時間の長い（長時定数）パルス正電圧のリセ
ットパルスＲＰx を全ての行電極Ｘ1 〜Ｘn に印加する
と同時に、正電圧の場合と同様に負電圧のリセットパル
スＲＰy を行電極Ｙ1 〜Ｙn の各々に印加する。各行電
極対間に印加された電位ＶＰ１と負電位ＶＰ２とにて生
成される電位差が放電開始電圧を越えると、ＰＤＰ１１
の全ての行電極対間に放電が励起されて、全画素セルＰ
i 、j の放電空間７内に電荷粒子が発生し、全画素セル
Ｐi 、j の誘電体層５には一様に所定量の壁電荷が形成
される（一斉リセット期間）。
【００２３】次に、画素データパルス発生回路２０は、
各行毎との画素データに対応した正電圧の画素データパ
ルスＤＰ1 〜ＤＰn を順次、列電極Ｄ1 〜Ｄm に印加す
る。この際、行電極駆動パルス発生回路１９は、上記画
素データパルスＤＰ1 〜ＤＰn の各印加タイミングに同
期して、小なるパルス幅の走査パルスＳＰを行電極Ｙ1
〜Ｙn へ順次印加する。ここで、行電極駆動パルス発生
回路１９は、係る走査パルスＳＰを各行電極Ｙ1 〜Ｙn
の各々に印加する直前に、図３にて示されるが如き正電
圧のプライミングパルスＰＰを行電極Ｙ1 〜Ｙn 各々に
印加する。係るプライミングパルスＰＰの印加により、
上記一斉リセットにて得られて時間経過と共に減少して
しまったプライミング粒子が、放電空間７内に再形成さ
れる。よって、放電空間７内に所望量のプライミング粒
子が存在する内に、上記走査パルスＳＰの印加による画
素データ書き込みが試されるのである。
各行毎との画素データに対応した正電圧の画素データパ
ルスＤＰ1 〜ＤＰn を順次、列電極Ｄ1 〜Ｄm に印加す
る。この際、行電極駆動パルス発生回路１９は、上記画
素データパルスＤＰ1 〜ＤＰn の各印加タイミングに同
期して、小なるパルス幅の走査パルスＳＰを行電極Ｙ1
〜Ｙn へ順次印加する。ここで、行電極駆動パルス発生
回路１９は、係る走査パルスＳＰを各行電極Ｙ1 〜Ｙn
の各々に印加する直前に、図３にて示されるが如き正電
圧のプライミングパルスＰＰを行電極Ｙ1 〜Ｙn 各々に
印加する。係るプライミングパルスＰＰの印加により、
上記一斉リセットにて得られて時間経過と共に減少して
しまったプライミング粒子が、放電空間７内に再形成さ
れる。よって、放電空間７内に所望量のプライミング粒
子が存在する内に、上記走査パルスＳＰの印加による画
素データ書き込みが試されるのである。
【００２４】例えば、画素データの内容が論理「０」で
ある場合には、走査パルスＳＰと共に画素データパルス
ＤＰが同時に印加されるので、画素セル内部に形成され
ている壁電荷は消滅する。また、画素データの内容が理
論「１」である場合には、走査パルスＳＰのみが印加さ
れるので放電が生じず、その画素セル内部に形成されて
いる壁電荷はそのまま保持される。つまり、係る走査パ
ルスＳＰとは、画素セル内に形成されている壁電荷を画
素データに応じて選択的に消去せしめるためのトリガと
なる選択消去パルスとも言えるのである。一方、走査パ
ルスＳＰが印加されたものの画素データパルスＤＰが印
加されない放電セル（点灯画素、点灯セル）では上記の
如き放電は生じないので上記一斉リセット期間にて形成
された壁電荷はそのまま残留する。このように各放電セ
ルの壁電荷は、画素データに応じて選択的に消去され、
点灯画素及び消灯画素が選択される（アドレス期間）。
ある場合には、走査パルスＳＰと共に画素データパルス
ＤＰが同時に印加されるので、画素セル内部に形成され
ている壁電荷は消滅する。また、画素データの内容が理
論「１」である場合には、走査パルスＳＰのみが印加さ
れるので放電が生じず、その画素セル内部に形成されて
いる壁電荷はそのまま保持される。つまり、係る走査パ
ルスＳＰとは、画素セル内に形成されている壁電荷を画
素データに応じて選択的に消去せしめるためのトリガと
なる選択消去パルスとも言えるのである。一方、走査パ
ルスＳＰが印加されたものの画素データパルスＤＰが印
加されない放電セル（点灯画素、点灯セル）では上記の
如き放電は生じないので上記一斉リセット期間にて形成
された壁電荷はそのまま残留する。このように各放電セ
ルの壁電荷は、画素データに応じて選択的に消去され、
点灯画素及び消灯画素が選択される（アドレス期間）。
【００２５】次に、行電極駆動パルス発生回路１９は、
正電圧の維持パルスＩＰｘを行電極Ｘ1 〜Ｘn の夫々に
印加する。次に、係る維持パルスＩＰx の印加タイミン
グとは、ずれたタイミングにて正電圧の維持パルスＩＰ
y を行電極Ｙ1 〜Ｙn の夫々に印加する。係る維持パル
スが連続して行電極Ｘi 、Ｙi に交互に印加されている
期間にわたり、上記壁電荷が残留したままとなっている
画素セルのみが放電発光を維持する（維持放電期間）。
尚、この維持放電行程において、最初に、即ち行電極Ｘ
1 〜Ｘn の第１番目に印加される維持パルスＩＰｘを２
番目以降のパルス幅に比して長めに設定してあるが、こ
の理由を以下に説明する。
正電圧の維持パルスＩＰｘを行電極Ｘ1 〜Ｘn の夫々に
印加する。次に、係る維持パルスＩＰx の印加タイミン
グとは、ずれたタイミングにて正電圧の維持パルスＩＰ
y を行電極Ｙ1 〜Ｙn の夫々に印加する。係る維持パル
スが連続して行電極Ｘi 、Ｙi に交互に印加されている
期間にわたり、上記壁電荷が残留したままとなっている
画素セルのみが放電発光を維持する（維持放電期間）。
尚、この維持放電行程において、最初に、即ち行電極Ｘ
1 〜Ｘn の第１番目に印加される維持パルスＩＰｘを２
番目以降のパルス幅に比して長めに設定してあるが、こ
の理由を以下に説明する。
【００２６】放電空間で放電が生じると、放電空間内に
プライミング粒子が発生するが時間が経過するとともに
減少していく。プライミング粒子の数が減少するほどパ
ルスの印加から最初の放電が生じるまでの時間（放電形
成遅れ時間）及び各画素セルの放電開始時間のバラツキ
（放電統計遅れ時間）が増大する。すると、維持放電期
間の最初に印加される放電維持パルスで放電が生じなく
なり、それ以降印加される放電維持パルスによって放電
しない可能性が高くなる。そこで、最初に印加される放
電維持パルスのパルス幅をそれ以降印加される放電維持
パルスより長くなる。即ち、放電形成遅れ時間、放電統
計遅れ時間及び放電そのものに必要な時間の総和より長
くすることにより、最初に印加される放電維持パルスで
確実に放電を生じさせることが可能となる。
プライミング粒子が発生するが時間が経過するとともに
減少していく。プライミング粒子の数が減少するほどパ
ルスの印加から最初の放電が生じるまでの時間（放電形
成遅れ時間）及び各画素セルの放電開始時間のバラツキ
（放電統計遅れ時間）が増大する。すると、維持放電期
間の最初に印加される放電維持パルスで放電が生じなく
なり、それ以降印加される放電維持パルスによって放電
しない可能性が高くなる。そこで、最初に印加される放
電維持パルスのパルス幅をそれ以降印加される放電維持
パルスより長くなる。即ち、放電形成遅れ時間、放電統
計遅れ時間及び放電そのものに必要な時間の総和より長
くすることにより、最初に印加される放電維持パルスで
確実に放電を生じさせることが可能となる。
【００２７】次に、画素データパルス発生回路２０は、
維持パルスＩＰx 、ＩＰy が数パルス印加された後、列
電極Ｄ1 〜Ｄm の電位を０Ｖから徐々に負電圧の方向に
変化させて一定の負電位（Ｖａ）にし、所定期間経過後
再び０Ｖに戻している。列電極Ｄ1 〜Ｄm の電位を徐々
に変化させる速度は、維持パルスの数パルス分の時間を
要して行われる。このように列電極Ｄ1 〜Ｄm の電位を
変化させて列電極と行電極との間の電位差を増強させる
期間（電位差増強期間）を設けることにより、隣接セル
の誤放電が生じにくくなるが、この動作原理を図４を用
いて説明する。対向する基板の一方の基板上に行電極対
が形成され、他方の基板に列電極が形成されているよう
な面放電型ＡＣＰＤＰでは列電極の電位によって放電開
始電圧（Ｖｆ）が著しい影響を受ける。図４はその一例
を示している。図４は、縦軸に行電極間放電電圧を、横
軸に列電極電圧を設け、列電極電圧に対する放電開始電
圧（Ｖｆ）と最小放電維持電圧（Ｖｓｍ）の変化を示し
たグラフである。この測定に用いられたＰＤＰ１１にお
いて、例えば列電極電圧が０Ｖの時、放電開始電圧は約
２００Ｖであり、最小放電維持電圧は約１４０Ｖである
ことを示している。
維持パルスＩＰx 、ＩＰy が数パルス印加された後、列
電極Ｄ1 〜Ｄm の電位を０Ｖから徐々に負電圧の方向に
変化させて一定の負電位（Ｖａ）にし、所定期間経過後
再び０Ｖに戻している。列電極Ｄ1 〜Ｄm の電位を徐々
に変化させる速度は、維持パルスの数パルス分の時間を
要して行われる。このように列電極Ｄ1 〜Ｄm の電位を
変化させて列電極と行電極との間の電位差を増強させる
期間（電位差増強期間）を設けることにより、隣接セル
の誤放電が生じにくくなるが、この動作原理を図４を用
いて説明する。対向する基板の一方の基板上に行電極対
が形成され、他方の基板に列電極が形成されているよう
な面放電型ＡＣＰＤＰでは列電極の電位によって放電開
始電圧（Ｖｆ）が著しい影響を受ける。図４はその一例
を示している。図４は、縦軸に行電極間放電電圧を、横
軸に列電極電圧を設け、列電極電圧に対する放電開始電
圧（Ｖｆ）と最小放電維持電圧（Ｖｓｍ）の変化を示し
たグラフである。この測定に用いられたＰＤＰ１１にお
いて、例えば列電極電圧が０Ｖの時、放電開始電圧は約
２００Ｖであり、最小放電維持電圧は約１４０Ｖである
ことを示している。
【００２８】また、例えば列電極電圧を−５０Ｖにした
場合は、放電開始電圧（Ｖｆ）は約２２０Ｖとなり上記
列電極電圧が０Ｖの時に比べて約２０Ｖ変化するが、最
小放電維持電圧（Ｖｓｍ）は一定となっている。この放
電開始電圧（Ｖｆ）は列電極電圧に比例して増加する
が、列電極電圧が約−１４０Ｖ以降は飽和して一定とな
る。この放電開始電圧（Ｖｆ）が大きくなることは、放
電しにくいことであり、例えば列電極電圧が０Ｖの時、
放電開始電圧（Ｖｆ）が約２００Ｖであったものが、列
電極電圧が−１４０Ｖになると放電開始電圧（Ｖｆ）が
約２４５Ｖとなり、列電極電圧が０Ｖの時に比べて、約
４５Ｖも放電開始電圧（Ｖｆ）が上昇したことになり、
放電がしにくくなることを示している。これは、列電極
を所定の負電位（Ｖａ）にすると、列電極と行電極との
間の電位差が増大して、電界の方向が列電極の方に向い
てしまうことに起因するものと考えられる。
場合は、放電開始電圧（Ｖｆ）は約２２０Ｖとなり上記
列電極電圧が０Ｖの時に比べて約２０Ｖ変化するが、最
小放電維持電圧（Ｖｓｍ）は一定となっている。この放
電開始電圧（Ｖｆ）は列電極電圧に比例して増加する
が、列電極電圧が約−１４０Ｖ以降は飽和して一定とな
る。この放電開始電圧（Ｖｆ）が大きくなることは、放
電しにくいことであり、例えば列電極電圧が０Ｖの時、
放電開始電圧（Ｖｆ）が約２００Ｖであったものが、列
電極電圧が−１４０Ｖになると放電開始電圧（Ｖｆ）が
約２４５Ｖとなり、列電極電圧が０Ｖの時に比べて、約
４５Ｖも放電開始電圧（Ｖｆ）が上昇したことになり、
放電がしにくくなることを示している。これは、列電極
を所定の負電位（Ｖａ）にすると、列電極と行電極との
間の電位差が増大して、電界の方向が列電極の方に向い
てしまうことに起因するものと考えられる。
【００２９】尚、このような放電開始電圧（Ｖｆ）の増
加は、列電極の電位を所定の負電位（Ｖａ）に変化させ
た後の１回目の維持放電の時だけで２回目以降は放電開
始電圧（Ｖｆ）は元の値に戻ってしまう。また、最小放
電維持電圧は変化しない。これは、列電極が負電位の状
態で一旦放電すると、列電極上の誘電体層表面（又は蛍
光体層表面）がプラスにチャージされ、列電極の負電位
が打ち消されることに起因しているものと考えられる。
加は、列電極の電位を所定の負電位（Ｖａ）に変化させ
た後の１回目の維持放電の時だけで２回目以降は放電開
始電圧（Ｖｆ）は元の値に戻ってしまう。また、最小放
電維持電圧は変化しない。これは、列電極が負電位の状
態で一旦放電すると、列電極上の誘電体層表面（又は蛍
光体層表面）がプラスにチャージされ、列電極の負電位
が打ち消されることに起因しているものと考えられる。
【００３０】従って、維持放電期間の初期に列電極の電
位を０Ｖにしておくと、放電開始電位（Ｖｆ）は通常の
値を有するので、点灯させたい放電セル（点灯画素、点
灯セル）は通常通り点灯を始め、点灯させたくない放電
セル（消灯画素、消灯セル）は電界強度が弱いため放電
が起こらない。その後列電極の電位を徐々に負電位にす
ると、点灯していない放電セルは放電開始電圧（Ｖｆ）
が増加するために点灯しにくくなる。即ち、誤放電（誤
点灯）しにくくなる。一方、点灯を始めていた放電セル
（点灯させたい放電セル）は、列電極の電位を負電位に
変化させている間の放電を続けているので、列電極の電
位を打ち消すように列電極側が充電されていく。このた
め、放電開始電圧（Ｖｆ）が高くならず、点灯状態を継
続することができる。尚、隔壁（リブ）の高さを低く
し、列電極と行電極の間の距離を狭めたり、列電極の幅
を広くすることにより、上記の誤放電防止効果は更に向
上する。また、維持放電期間の最後に列電極の電位を０
Ｖに戻した状態で維持パルスを数パルス印加することに
より、列電極にチャージしている正電荷を中和してい
る。この際、放電開始電圧（Ｖｆ）は変化しない。
位を０Ｖにしておくと、放電開始電位（Ｖｆ）は通常の
値を有するので、点灯させたい放電セル（点灯画素、点
灯セル）は通常通り点灯を始め、点灯させたくない放電
セル（消灯画素、消灯セル）は電界強度が弱いため放電
が起こらない。その後列電極の電位を徐々に負電位にす
ると、点灯していない放電セルは放電開始電圧（Ｖｆ）
が増加するために点灯しにくくなる。即ち、誤放電（誤
点灯）しにくくなる。一方、点灯を始めていた放電セル
（点灯させたい放電セル）は、列電極の電位を負電位に
変化させている間の放電を続けているので、列電極の電
位を打ち消すように列電極側が充電されていく。このた
め、放電開始電圧（Ｖｆ）が高くならず、点灯状態を継
続することができる。尚、隔壁（リブ）の高さを低く
し、列電極と行電極の間の距離を狭めたり、列電極の幅
を広くすることにより、上記の誤放電防止効果は更に向
上する。また、維持放電期間の最後に列電極の電位を０
Ｖに戻した状態で維持パルスを数パルス印加することに
より、列電極にチャージしている正電荷を中和してい
る。この際、放電開始電圧（Ｖｆ）は変化しない。
【００３１】図５は、本発明の駆動方法の第二の実施形
態にてパネル駆動を行う際にＰＤＰ１１に印加される各
駆動パルスの印加タイミングを示す図である。本発明の
第二の実施形態の駆動方法が第一の実施形態と異なる点
は、第一の実施形態では、電位差増強期間において列電
極の電位を徐々に変化させて一定の負電位にしている
が、第二の実施形態の駆動方法では列電極の電位を階段
状（ステップ状）に変化させて一定の負電位にしたこと
にある。これにより回路構成を簡略化できる。
態にてパネル駆動を行う際にＰＤＰ１１に印加される各
駆動パルスの印加タイミングを示す図である。本発明の
第二の実施形態の駆動方法が第一の実施形態と異なる点
は、第一の実施形態では、電位差増強期間において列電
極の電位を徐々に変化させて一定の負電位にしている
が、第二の実施形態の駆動方法では列電極の電位を階段
状（ステップ状）に変化させて一定の負電位にしたこと
にある。これにより回路構成を簡略化できる。
【００３２】図６は、本発明の駆動方法の第三の実施形
態にてパネル駆動を行う際にＰＤＰ１１に印加される各
駆動パルスの印加タイミングを示す図である。本発明の
第三の実施形態の駆動方法が第一及び第二の実施形態と
異なる点は、電位差増強期間において、列電極の電位を
所定の負電位にする代わりに、列電極の電位は０Ｖに
し、行電極Ｘ1 〜Ｘn 、Ｙ1 〜Ｙn の電位（基準電位）
を徐々にオフセットさせ、所定のオフセット電位にする
ことにより、列電極と行電極間の電位差を増大させたこ
とにある。
態にてパネル駆動を行う際にＰＤＰ１１に印加される各
駆動パルスの印加タイミングを示す図である。本発明の
第三の実施形態の駆動方法が第一及び第二の実施形態と
異なる点は、電位差増強期間において、列電極の電位を
所定の負電位にする代わりに、列電極の電位は０Ｖに
し、行電極Ｘ1 〜Ｘn 、Ｙ1 〜Ｙn の電位（基準電位）
を徐々にオフセットさせ、所定のオフセット電位にする
ことにより、列電極と行電極間の電位差を増大させたこ
とにある。
【００３３】また、図７は、本発明の駆動方法の第四の
実施形態にてパネル駆動を行う際にＰＤＰ１１に印加さ
れる各駆動パルスの印加タイミングを示す図である。本
発明の第四の実施形態の駆動方法が第三の実施形態と異
なる点は、電位差増強期間において、行電極Ｘ1 〜Ｘn
、Ｙ1 〜Ｙn の基準電位を徐々に変化させる代りに、
階段状に変化させたことにある。
実施形態にてパネル駆動を行う際にＰＤＰ１１に印加さ
れる各駆動パルスの印加タイミングを示す図である。本
発明の第四の実施形態の駆動方法が第三の実施形態と異
なる点は、電位差増強期間において、行電極Ｘ1 〜Ｘn
、Ｙ1 〜Ｙn の基準電位を徐々に変化させる代りに、
階段状に変化させたことにある。
【００３４】図８は、本発明の駆動方法の第五の実施形
態にてパネル駆動を行う際にＰＤＰ１１に印加される各
駆動パルスの印加タイミングを示す図である。本発明の
第五の実施形態の駆動方法では、維持パルスを片方の行
電極Ｘ1 〜Ｘn にのみ印加しており、行電極Ｘ1 〜Ｘn
、Ｙ1 〜Ｙn の基準電位を所定の正電位にオフセット
させると共に、列電極には、図５の維持放電期間におけ
る電極間電位と相対的に同じになるようにアドレスパル
スを印加している。
態にてパネル駆動を行う際にＰＤＰ１１に印加される各
駆動パルスの印加タイミングを示す図である。本発明の
第五の実施形態の駆動方法では、維持パルスを片方の行
電極Ｘ1 〜Ｘn にのみ印加しており、行電極Ｘ1 〜Ｘn
、Ｙ1 〜Ｙn の基準電位を所定の正電位にオフセット
させると共に、列電極には、図５の維持放電期間におけ
る電極間電位と相対的に同じになるようにアドレスパル
スを印加している。
【００３５】図９は、本発明の駆動方法の第六の実施形
態にてパネル駆動を行う際にＰＤＰ１１に印加される各
駆動パルスの印加タイミングを示す図である。本発明の
第六の実施形態の駆動方法では、維持パルスを片方の行
電極Ｘ1 〜Ｘn にのみ印加しており、行電極Ｘ1 〜Ｘn
、Ｙ1 〜Ｙn 、列電極の基準電位を所定の正電位にオ
フセットさせると共に、電位差増強期間において列電極
の電位を所定の正電位から０Ｖに変化させている。
態にてパネル駆動を行う際にＰＤＰ１１に印加される各
駆動パルスの印加タイミングを示す図である。本発明の
第六の実施形態の駆動方法では、維持パルスを片方の行
電極Ｘ1 〜Ｘn にのみ印加しており、行電極Ｘ1 〜Ｘn
、Ｙ1 〜Ｙn 、列電極の基準電位を所定の正電位にオ
フセットさせると共に、電位差増強期間において列電極
の電位を所定の正電位から０Ｖに変化させている。
【００３６】図１０は、本発明の駆動方法の第七の実施
形態にてパネル駆動を行う際にＰＤＰ１１に印加される
各駆動パルスの印加タイミングを示す図である。本発明
の第七の実施形態の駆動方法が図５に示した第二の実施
形態と異なる点は、維持放電期間に移行してから列電極
Ｄ1 〜Ｄm の電位をフローティング状態にし、次いで電
位差増強期間で負電位（Ｖａ）にした後、再び０Ｖ電位
に戻すようにした点である。上記した第二乃至第七の実
施形態の駆動方法においても、第一の実施形態の場合と
同様に維持放電期間内の所定期間（電位差増強期間）、
列電極と行電極との間の電位差が増加することになり、
結果として維持放電期間の途中から隣接セルが誤放電を
開始するのを防止することができる。
形態にてパネル駆動を行う際にＰＤＰ１１に印加される
各駆動パルスの印加タイミングを示す図である。本発明
の第七の実施形態の駆動方法が図５に示した第二の実施
形態と異なる点は、維持放電期間に移行してから列電極
Ｄ1 〜Ｄm の電位をフローティング状態にし、次いで電
位差増強期間で負電位（Ｖａ）にした後、再び０Ｖ電位
に戻すようにした点である。上記した第二乃至第七の実
施形態の駆動方法においても、第一の実施形態の場合と
同様に維持放電期間内の所定期間（電位差増強期間）、
列電極と行電極との間の電位差が増加することになり、
結果として維持放電期間の途中から隣接セルが誤放電を
開始するのを防止することができる。
【００３７】
【発明の効果】上述したように本発明は、プラズマディ
スプレイパネルの動作期間の中で維持放電期間におい
て、一旦列電極側を負電位にするか、或いは列電極と行
電極との電位差を一時的に大きくすることにより、放電
空間内の壁電荷の電界の方向が列電極の方向に向かい行
電極間の放電が起こりにくくなる。従って、本発明によ
るプラズマディスプレイパネルの駆動方法を用いること
によって、プラズマディスプレイパネルの内部で生じる
誤放電が防止され、表示特性が向上する。
スプレイパネルの動作期間の中で維持放電期間におい
て、一旦列電極側を負電位にするか、或いは列電極と行
電極との電位差を一時的に大きくすることにより、放電
空間内の壁電荷の電界の方向が列電極の方向に向かい行
電極間の放電が起こりにくくなる。従って、本発明によ
るプラズマディスプレイパネルの駆動方法を用いること
によって、プラズマディスプレイパネルの内部で生じる
誤放電が防止され、表示特性が向上する。
【図１】本発明の実施形態におけるプラズマディスプレ
イパネルの駆動方法で駆動される３電極構造の反射型Ａ
ＣＰＤＰの構造を示す図。
イパネルの駆動方法で駆動される３電極構造の反射型Ａ
ＣＰＤＰの構造を示す図。
【図２】本発明による駆動方法にてパネル駆動を行う駆
動装置を備えたプラズマディスプレイ装置のブロック
図。
動装置を備えたプラズマディスプレイ装置のブロック
図。
【図３】本発明の駆動方法の第一の実施形態にてパネル
駆動を行う際にＰＤＰに印加される各駆動パルスの印加
タイミングを示す図。
駆動を行う際にＰＤＰに印加される各駆動パルスの印加
タイミングを示す図。
【図４】本発明の駆動方法のＰＤＰに印加される列電極
電圧に対する放電開始電圧及び最小放電維持電圧との関
係を示す図。
電圧に対する放電開始電圧及び最小放電維持電圧との関
係を示す図。
【図５】本発明の駆動方法の第二の実施形態にてパネル
駆動を行う際にＰＤＰに印加される各駆動パルスの印加
タイミングを示す図。
駆動を行う際にＰＤＰに印加される各駆動パルスの印加
タイミングを示す図。
【図６】本発明の駆動方法の第三の実施形態にてパネル
駆動を行う際にＰＤＰに印加される各駆動パルスの印加
タイミングを示す図。
駆動を行う際にＰＤＰに印加される各駆動パルスの印加
タイミングを示す図。
【図７】本発明の駆動方法の第四の実施形態にてパネル
駆動を行う際にＰＤＰに印加される各駆動パルスの印加
タイミングを示す図。
駆動を行う際にＰＤＰに印加される各駆動パルスの印加
タイミングを示す図。
【図８】本発明の駆動方法の第五の実施形態にてパネル
駆動を行う際にＰＤＰに印加される各駆動パルスの印加
タイミングを示す図。
駆動を行う際にＰＤＰに印加される各駆動パルスの印加
タイミングを示す図。
【図９】本発明の駆動方法の第六の実施形態にてパネル
駆動を行う際にＰＤＰに印加される各駆動パルスの印加
タイミングを示す図。
駆動を行う際にＰＤＰに印加される各駆動パルスの印加
タイミングを示す図。
【図１０】本発明の駆動方法の第七の実施形態にてパネ
ル駆動を行う際にＰＤＰに印加される各駆動パルスの印
加タイミングを示す図。
ル駆動を行う際にＰＤＰに印加される各駆動パルスの印
加タイミングを示す図。
【図１１】従来のＰＤＰの各種駆動パルスの印加タイミ
ングを示す図。
ングを示す図。
１、２・・・ガラス基板 ３・・・バス電極 ４・・・透明電極 ５・・・誘電体層 ６・・・保護層 ７・・・放電空間 ８・・・蛍光体層 １０・・障壁 １１・・ＰＤＰ １２・・同期分離回路 １３・・タイミングパルス発生回路 １４・・Ａ／Ｄ変換器 １５・・フレームメモリ １６・・メモリ制御回路 １７・・出力処理回路 １８・・読出タイミング信号発生回路 １９・・行電極駆動パルス発生回路 ２０・・画素データパルス発生回路 Ｄ・・・列電極 Ｘ、Ｙ・・・行電極
Claims (8)
- 【請求項１】 誘電体層で被覆された複数の行電極対
と、前記行電極対に交差して配列され各交差部にて画素
を形成する複数の列電極とを有し、前記行電極対に走査
パルスを印加するとともに前記列電極に画素データパル
スを印加して画素データに応じて点灯及び消灯画素を選
択するアドレス期間と、前記行電極対に放電維持パルス
を印加して前記点灯及び消灯画素を維持する維持放電期
間とを用いて表示を行うプラズマディスプレイパネルの
駆動方法であって、 前記維持放電期間において、前記列電極と前記行電極対
の各々との間の電位差を所定期間増大させたことを特徴
とするプラズマディスプレイパネルの駆動方法。 - 【請求項２】 前記列電極の電位を所定期間前記放電維
持パルスとは逆極性の所定電位にオフセットさせること
により、前記列電極と前記行電極対の各々との間の電位
差を所定期間増大させたことを特徴とする請求項１記載
のプラズマディスプレイパネルの駆動方法。 - 【請求項３】 前記列電極の電位は、徐々に変化して前
記所定電位に達することを特徴とする請求項２記載のプ
ラズマディスプレイパネルの駆動方法。 - 【請求項４】 前記維持放電期間において、前記行電極
対の各々の電位を所定期間前記放電維持パルスと同極性
の所定電位にオフセットさせることにより、前記列電極
と前記行電極対の各々との間の電位差を所定期間増大さ
せたことを特徴とする請求項１記載のプラズマディスプ
レイパネルの駆動方法。 - 【請求項５】 前記行電極対の各々の電位は、徐々に変
化して前記所定電位に達することを特徴とする請求項４
記載のプラズマディスプレイパネルの駆動方法。 - 【請求項６】 前記維持放電期間において、前記行電極
対の一方の行電極にのみ前記放電維持パルスを印加し、
前記行電極対の各々を前記放電維持パルスと同極性の所
定電位にオフセットさせるとともに前記列電極の電位を
変化させることにより、前記列電極と前記行電極対の各
々との間の電位差を所定期間増大させることを特徴とす
る請求項１記載のプラズマディスプレイパネルの駆動方
法。 - 【請求項７】 前記所定期間は、前記維持放電期間の始
めの第１期間と終りの第２の期間を除く期間であること
を特徴とする請求項１乃至６記載のプラズマディスプレ
イパネルの駆動方法。 - 【請求項８】 前記行電極対は、表示面側の基板の内面
に配置された透明電極とそれに積層された金属電極とで
構成され、前記誘電体層で被覆されているとともに前記
列電極は、前記表示面側の基板と放電空間を介して対向
配置された背面側の基板の内面に配置され、蛍光体層で
被覆されていることを特徴とする請求項１乃至７記載の
プラズマディスプレイパネルの駆動方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03560697A JP3559136B2 (ja) | 1997-02-04 | 1997-02-04 | プラズマディスプレイパネルの駆動方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03560697A JP3559136B2 (ja) | 1997-02-04 | 1997-02-04 | プラズマディスプレイパネルの駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10222119A true JPH10222119A (ja) | 1998-08-21 |
| JP3559136B2 JP3559136B2 (ja) | 2004-08-25 |
Family
ID=12446497
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03560697A Expired - Fee Related JP3559136B2 (ja) | 1997-02-04 | 1997-02-04 | プラズマディスプレイパネルの駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3559136B2 (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001050448A1 (en) * | 2000-01-07 | 2001-07-12 | Orion Electric Co., Ltd. | Method for driving a plasma display panel |
| WO2002019305A1 (en) * | 2000-08-28 | 2002-03-07 | Matsushita Electric Industrial Co., Ltd. | Plasma display driving method and device |
| JP2003005701A (ja) * | 2001-06-20 | 2003-01-08 | Pioneer Electronic Corp | プラズマディスプレイパネルの駆動方法 |
| JP2003015603A (ja) * | 2001-06-29 | 2003-01-17 | Pioneer Electronic Corp | プラズマディスプレイパネルの駆動方法およびその駆動装置 |
| KR20030089869A (ko) * | 2002-05-20 | 2003-11-28 | 주식회사옌트 | 음의 보조 펄스를 사용한 플라즈마 디스플레이 패널의색조 개선 방법 |
| JP2005049749A (ja) * | 2003-07-31 | 2005-02-24 | Matsushita Electric Ind Co Ltd | プラズマディスプレイ装置の駆動方法 |
| KR100520823B1 (ko) * | 1999-06-12 | 2005-10-12 | 엘지전자 주식회사 | 고주파신호에 의해 구동되는 플라즈마 디스플레이 패널의 구동방법 |
| US7009585B2 (en) | 1998-06-18 | 2006-03-07 | Fujitsu Limited | Method for driving plasma display panel |
| KR100820661B1 (ko) * | 2006-11-08 | 2008-04-11 | 엘지전자 주식회사 | 플라즈마 디스플레이 장치 |
| JP2009110018A (ja) * | 2008-12-17 | 2009-05-21 | Hitachi Ltd | プラズマディスプレイ装置及びその駆動方法 |
| USRE41817E1 (en) | 1998-11-20 | 2010-10-12 | Hitachi Plasma Patent Licensing Co., Ltd. | Method for driving a gas-discharge panel |
-
1997
- 1997-02-04 JP JP03560697A patent/JP3559136B2/ja not_active Expired - Fee Related
Cited By (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7009585B2 (en) | 1998-06-18 | 2006-03-07 | Fujitsu Limited | Method for driving plasma display panel |
| US7825875B2 (en) | 1998-06-18 | 2010-11-02 | Hitachi Plasma Patent Licensing Co., Ltd. | Method for driving plasma display panel |
| US7345667B2 (en) | 1998-06-18 | 2008-03-18 | Hitachi, Ltd. | Method for driving plasma display panel |
| USRE41817E1 (en) | 1998-11-20 | 2010-10-12 | Hitachi Plasma Patent Licensing Co., Ltd. | Method for driving a gas-discharge panel |
| USRE44757E1 (en) | 1998-11-20 | 2014-02-11 | Hitachi Consumer Electronics Co., Ltd. | Method for driving a gas-discharge panel |
| USRE44003E1 (en) | 1998-11-20 | 2013-02-19 | Hitachi Plasma Patent Licensing Co., Ltd. | Method for driving a gas-discharge panel |
| USRE43267E1 (en) | 1998-11-20 | 2012-03-27 | Hitachi Plasma Patent Licensing Co., Ltd. | Method for driving a gas-discharge panel |
| USRE43268E1 (en) | 1998-11-20 | 2012-03-27 | Hitachi Plasma Patent Licensing Co., Ltd. | Method for driving a gas-discharge panel |
| USRE43269E1 (en) | 1998-11-20 | 2012-03-27 | Hitachi Plasma Patent Licensing Co., Ltd. | Method for driving a gas-discharge panel |
| USRE41872E1 (en) | 1998-11-20 | 2010-10-26 | Hitachi Plasma Patent Licensing Co., Ltd | Method for driving a gas-discharge panel |
| USRE41832E1 (en) | 1998-11-20 | 2010-10-19 | Hitachi Plasma Patent Licensing Co., Ltd | Method for driving a gas-discharge panel |
| KR100520823B1 (ko) * | 1999-06-12 | 2005-10-12 | 엘지전자 주식회사 | 고주파신호에 의해 구동되는 플라즈마 디스플레이 패널의 구동방법 |
| CN100397447C (zh) * | 2000-01-07 | 2008-06-25 | 欧丽安等离子显示器株式会社 | 一种用于驱动等离子显示板的方法 |
| WO2001050448A1 (en) * | 2000-01-07 | 2001-07-12 | Orion Electric Co., Ltd. | Method for driving a plasma display panel |
| CN100383844C (zh) * | 2000-08-28 | 2008-04-23 | 松下电器产业株式会社 | 等离子体显示器驱动方法和器件 |
| US7116289B2 (en) | 2000-08-28 | 2006-10-03 | Matsushita Electric Industrial Co., Ltd. | Plasma display driving method and device |
| US7852287B2 (en) | 2000-08-28 | 2010-12-14 | Panasonic Corporation | Plasma display panel exhibiting excellent luminescence characteristics |
| WO2002019305A1 (en) * | 2000-08-28 | 2002-03-07 | Matsushita Electric Industrial Co., Ltd. | Plasma display driving method and device |
| JP2003005701A (ja) * | 2001-06-20 | 2003-01-08 | Pioneer Electronic Corp | プラズマディスプレイパネルの駆動方法 |
| JP2003015603A (ja) * | 2001-06-29 | 2003-01-17 | Pioneer Electronic Corp | プラズマディスプレイパネルの駆動方法およびその駆動装置 |
| KR20030089869A (ko) * | 2002-05-20 | 2003-11-28 | 주식회사옌트 | 음의 보조 펄스를 사용한 플라즈마 디스플레이 패널의색조 개선 방법 |
| JP4649825B2 (ja) * | 2003-07-31 | 2011-03-16 | パナソニック株式会社 | プラズマディスプレイ装置の駆動方法 |
| JP2005049749A (ja) * | 2003-07-31 | 2005-02-24 | Matsushita Electric Ind Co Ltd | プラズマディスプレイ装置の駆動方法 |
| KR100820661B1 (ko) * | 2006-11-08 | 2008-04-11 | 엘지전자 주식회사 | 플라즈마 디스플레이 장치 |
| JP2009110018A (ja) * | 2008-12-17 | 2009-05-21 | Hitachi Ltd | プラズマディスプレイ装置及びその駆動方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3559136B2 (ja) | 2004-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3503727B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
| JP3517551B2 (ja) | 面放電型プラズマディスプレイパネルの駆動方法 | |
| JP3433032B2 (ja) | 面放電交流型プラズマディスプレイ装置及びその駆動方法 | |
| JP3633761B2 (ja) | プラズマディスプレイパネルの駆動装置 | |
| JP3307486B2 (ja) | 平面表示装置及びその制御方法 | |
| JP2001272948A (ja) | プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置 | |
| JP2000020021A (ja) | プラズマディスプレイパネル駆動方法 | |
| JP2000155556A (ja) | ガス放電パネルの駆動方法 | |
| JP2004029412A (ja) | プラズマディスプレイパネルの駆動方法 | |
| JP2001272946A (ja) | Ａｃ型プラズマディスプレイパネルとその駆動方法 | |
| JPH10105111A (ja) | 交流放電メモリ型プラズマディスプレイパネルの駆動方法 | |
| JP3549138B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
| JP2000066636A (ja) | プラズマディスプレイパネルの駆動方法 | |
| JP3559136B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
| JP3524323B2 (ja) | プラズマディスプレイパネルの駆動装置 | |
| US6144163A (en) | Method of driving plasma display device | |
| JPH1185093A (ja) | 表示パネル駆動装置 | |
| JPH11242460A (ja) | プラズマディスプレイパネルの駆動方法 | |
| JP2004192875A (ja) | プラズマディスプレイパネル及びその駆動方法 | |
| JP2000356971A (ja) | プラズマディスプレイパネルの駆動方法 | |
| JPH1091117A (ja) | プラズマディスプレイパネルの駆動方法 | |
| JPH117264A (ja) | プラズマディスプレイパネルの駆動方法 | |
| JPH10214057A (ja) | プラズマディスプレイパネルの駆動方法 | |
| JP2004061702A (ja) | プラズマディスプレイ装置 | |
| JPH10177363A (ja) | プラズマディスプレイパネルの駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040427 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040520 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080528 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080528 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090528 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090528 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100528 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100528 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100528 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100528 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110528 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |