KR20010004315A - 플라즈마 디스플레이 패널의 구동방법 - Google Patents

Abstract

본 발명은 전면 방전 시 발생되는 빛의 양을 줄여 고압의 전면 방전으로 인한 콘트라스트 저하 현상을 방지하는 자기 발광형 디스플레이 소자의 구동 방법을 제공하기 위한 것으로, 이를 위해 본 발명은 복수의 제1 및 제2 전극을 표시라인마다 병행으로 배치하고, 동시에 상기 제1 및 제2 전극과는 전기적으로 분리된 복수의 제3 전극을 상기 제1 및 제2 전극과 교차하도록 배치하고, 각 교차영역에 각각 방전셀을 형성한 플라즈마 디스플레이 패널의 구동방법에 있어서, 어느 한 필드 또는 서브필드의 제1 리셋 기간에서 상기 복수의 제1 전극이 배치된 홀수 또는 짝수 라인의 상기 제1 전극들에 전면 방전 전압을 인가하여 제1 방전을 실시하는 제1 단계; 및 상기 제1 방전에 응답하여 생성된 하전입자를 보유하는 짝수 또는 홀수 라인의 상기 제1 전극들에 상기 전면 방전 전압보다 낮은 전압을 인가하여 제2 방전을 실시하는 제2 단계를 포함하여, 복수의 상기 방전셀 간의 전하 분포를 균일하게 한다.

Description

플라즈마 디스플레이 패널의 구동방법{Method for driving plasma display panel}

본 발명은 디스플레이 소자 중 플라즈마 디스플레이 패널(Plasma Display Panel, 이하 PDP라 칭함)에 관한 것으로서, 특히 콘트라스트(contrast ratio)를 높이기 위한 PDP 구동 방법에 관한 것이다.

일반적으로, PDP 구동 시 패널 특성을 균일하게 만들기 위하여 하나의 프레임(frame) 또는 필드(field) 내에서 한번 또는 여러번의 초기화 과정을 수행한다. 이러한 초기화 과정에서 표시하려는 데이터와는 전혀 무관한 빛이 방출되는 데, 이 방출된 빛에 의해 PDP의 화질, 특히 콘트라스트 특성이 저하된다.

구체적으로, PDP 구동 방법 중의 하나인 어드레스(address) 기간과 서스테인(sustain) 기간을 분리하여 PDP를 구동하는 ADS(Address Display Separating) 방식을 일예로 들어 종래의 PDP 구동 방법을 설명한다.

일반적인 면방전형 PDP는 리셋기간, 어드레스 기간 및 서스테인 기간으로 나누어 패널을 구동하되, 리셋기간에서는 패널의 특성을 균일하게 하고, 어드레스 기간에서는 필요한 정보를 패널에 기억시키고, 서스테인 기간에서는 기억된 정보를 표시하도록 구동한다.

특히, 리셋기간에서는 전체 셀에 아주 높은 전압을 인가하여 모든 셀을 방전시키는 전면 방전과 자발소거(self erasing)를 수행함으로써, 어드레스 기간의 어드레싱 동작에 문제가 없도록 셀 전체를 중성화시킨다. 이때, 전면 방전 시 높은 전압을 인가하는 이유는, 그 전 필드 또는 서브필드(subfield)의 서스테인 방전 기간을 거쳐 셀에 남아있는 하전 입자의 많고 적음으로 인해 패널이 공간에 따라 불균일한 특성을 가짐으로써, 높은 전압을 인가하여 이러한 패널을 전체적으로 균일하게 만들기 위한 것이다.

한편, 아주 높은 전압을 인가하여 전체 셀을 전부 방전할 때, 각 셀의 초기상태(즉, 하전 입자의 많고 적음과 같은)와 무관하게 과도한 전압이 모든 셀에 인가되기 때문에 표시 데이터와 상관없는 아주 많은 양의 빛이 셀로부터 나오게 되는 데, 이러한 빛은 PDP 콘트라스트 특성을 저하시키기 때문에 최소화되어야 한다.

그러나, 이러한 빛을 최소화하기 위해 방전 전압의 크기를 낮추어 인가하는 경우에는 방전 개시 전압이 높은 일부 셀들이 충분히 방전되지 못하여, 전면 방전의 기능을 다하지 못하게 되는 또다른 문제가 발생한다.

본 발명은 상기 문제점을 해결하기 위하여 안출된 것으로써, 전면 방전 시 발생되는 빛의 양을 줄여 고압의 전면 방전으로 인한 콘트라스트 저하 현상을 방지하는 자기 발광형 디스플레이 소자의 구동 방법을 제공하는데 그 목적이 있다.

도 1은 복수의 유지전극(Xi) 및 주사전극(Yi)을 표시라인마다 병행으로 배치한 PDP의 개략적 평면도.

도 2는 본 발명의 일실시 구동방법을 설명하기 위한 리셋 기간의 유지전극(Xi)에 대한 파형도.

상기 목적을 달성하기 위한 본 발명은, 복수의 제1 및 제2 전극을 표시라인마다 병행으로 배치하고, 동시에 상기 제1 및 제2 전극과는 전기적으로 분리된 복수의 제3 전극을 상기 제1 및 제2 전극과 교차하도록 배치하고, 각 교차영역에 각각 방전셀을 형성한 플라즈마 디스플레이 패널의 구동방법에 있어서, 어느 한 필드 또는 서브필드의 제1 리셋 기간에서 상기 복수의 제1 전극이 배치된 홀수 또는 짝수 라인의 상기 제1 전극들에 전면 방전 전압을 인가하여 제1 방전을 실시하는 제1 단계; 및 상기 제1 방전에 응답하여 생성된 하전입자를 보유하는 짝수 또는 홀수 라인의 상기 제1 전극들에 상기 전면 방전 전압보다 낮은 전압을 인가하여 제2 방전을 실시하는 제2 단계를 포함하여, 복수의 상기 방전셀 간의 전하 분포를 균일하게 하는 것을 특징으로 한다.

또한, 바람직하게 본 발명은 상기 다른 한 필드 또는 서브필드의 제2 리셋 기간에서 상기 복수의 제1 전극이 배치된 짝수 또는 홀수 라인의 상기 제1 전극들에 전면 방전 전압을 인가하여 제3 방전을 실시하는 제3 단계; 및 상기 제3 방전에 응답하여 생성된 하전입자를 보유하는 홀수 또는 짝수 라인의 상기 제1 전극들에 상기 전면 방전 전압보다 낮은 전압을 인가하여 제4 방전을 실시하는 제4 단계를 포함하여, 복수의 상기 방전셀 간의 전하 분포를 균일하게 하는 것을 특징으로 한다.

그리고, 본 발명은 복수의 제1 및 제2 전극을 표시라인마다 병행으로 배치하고, 동시에 상기 제1 및 제2 전극과는 전기적으로 분리된 복수의 제3 전극을 상기 제1 및 제2 전극과 교차하도록 배치하고, 각 교차영역에 각각 방전셀을 형성한 플라즈마 디스플레이 패널의 구동방법에 있어서, 상기 복수의 제1 전극을 3개의 전극 그룹으로 나누어 리셋 기간 동안에 상기 전극 그룹 중 어느 한 전극 그룹 내 상기 제1 전극들에 전면 방전 전압을 인가하여 제1 방전을 실시하고, 이어서 다른 두 전극 그룹 내 상기 제1 전극들에 상기 전면 방전 전압보다 낮은 전압을 차례로 인가하여 제2 및 제3 방전을 실시하여, 복수의 상기 방전셀 간의 전하 분포를 균일하게 한다.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.

PDP는 복수의 유지전극(Xi) 및 주사전극(Yi)을 표시라인마다 병행으로 배치하고, 동시에 상기 유지전극 및 상기 주사전극과는 전기적으로 분리된 복수의 어드레스 전극(Aj)을 상기 유지전극 및 상기 주사전극과 교차하도록 배치하고, 각 교차영역에 각각 방전셀을 형성한다.

이와 같이 구성된 PDP를 ADS 방식으로 구동할 때, 주사전극(Yi)은 스캔(scan) 및 서스테인 기능을, 유지전극(Xi)은 전면방전과 서스테인 기능을 맡고 있다.

본 발명의 구동방법은 전면 방전을 맡고 있는 유지전극(Xi)을 홀/짝 두 부분으로 분리하여 각각 전면 방전한다.

도 1은 복수의 유지전극(Xi) 및 주사전극(Yi)을 표시라인마다 병행으로 배치한 PDP의 개략적 평면도이다.

도 1을 참조하여, 본 발명의 구동 방법을 구체적으로 설명한다.

하나의 화면을 나타내는 프레임(혹은 필드)이 구성에 따라 여러개의 서브필드로 구성되어 하나 또는 여러 개의 리셋 기간을 가질 때, 제1 리셋 기간에서 홀수의 유지전극(X_2n+1, n = 0,1,2,…) 라인에 Vw(전면 방전 전압)를 가하여 제1 방전을 시킨다. 이 제1 방전에 의해 하전입자들이 생기고, 생성된 하전입자는 서서히 확산되어 홀수의 유지전극 아래 위의 짝수라인에 형성되어 있는 방전셀로 이동한다. 제1 방전으로 인한 하전 입자를 보유한 짝수라인에 형성된 방전셀은 Vw보다 낮은 방전 개시 전압으로 방전된다.

따라서, 짝수의 유지전극(X_2n, n = 1,2,…)라인에 낮은 방전 개시 전압을 인가하여 제2 방전시킴으로써 전체 패널을 균일화한다.

결과적으로, 나머지 짝수라인들에 대한 전면 방전이 종래보다 훨씬 낮은 전압에서 가능하고, 전체적으로 낮은 방전 개시 전압으로 리셋 기간에서 패널의 균일화를 수행함으로써 패널 균일화 시 리셋 기간에서 방출되는 빛의 양을 줄일 수 있다.

그리고, 제2 리셋 기간에서 짝수의 유지전극(X_2n, n = 1,2,…)라인에 Vw(전면 방전 전압)를 가하여 제1 방전을 시킨다. 상기의 제1 리셋 기간에서와 마찬가지로, 제1 방전에 의해 생긴 하전입자들이 서서히 확산되어 짝수의 유지전극 아래 위의 홀수라인에 형성되어 있는 방전셀로 이동한다. 제1 방전으로 인한 하전 입자를 보유한 홀수라인에 형성된 방전셀은 Vw보다 낮은 방전 개시 전압으로 방전된다.

따라서, 홀수의 유지전극(X_2n+1, n = 0,1,2,…) 라인에 낮은 방전 개시 전압을 인가하여 제2 방전시킴으로써 전체 패널을 균일화한다.

도 2는 본 발명의 일실시 구동방법을 설명하기 위한 리셋 기간의 유지전극(Xi)에 대한 파형도로서, 이 파형도를 참조하여 본 발명의 구동 방법을 다시 한번 설명한다.

도면에 도시된 바와 같이, 제1 리셋 기간에서 제1 펄스(10)를 인가받은 홀수의 유지전극(X_2n+1, n = 0,1,2,…)은 스캔 전극(Y1, Y3, …) 사이에서 제1 방전하여 하전 입자가 생성된다. 생성된 하전 입자는 스캔 전극(Y2, Y4, …) 쪽으로 확산되어 제2 펄스(20)가 짝수의 유지전극(X_2n, n = 1,2,…)에 인가되어 제2 방전하는 시점에서 방전 개시 전압을 충분히 낮추어준다. 계속해서, 완만한 상승 펄스 신호(30)에 의해 남아있던 벽전하(Wall charge)들이 서서히 사라져 방전셀이 완전히 중성상태, 즉 전하가 없는 상태가 된다.

다음으로, 제2 리셋 기간에서 제3 펄스(40)를 인가받은 짝수의 유지전극(X_2n, n = 1,2,…)은 스캔 전극(Y2, Y4, …) 사이에서 제1 방전하여 하전 입자가 생성된다. 생성된 하전 입자는 스캔 전극(Y1, Y3, …) 쪽으로 확산되어 제4 펄스(50)가 홀수의 유지전극(X_2n+1, n = 0,1,2,…)에 인가되어 제2 방전하는 시점에서 방전 개시 전압을 충분히 낮추어준다. 계속해서, 완만한 상승 펄스 신호(60)에 의해 남아있던 벽전하들이 서서히 사라져 방전셀이 완전히 중성상태로 된다.

여기서, 제1 및 제3 펄스(10, 40)는 전면 방전 전압(Vw)이고, 제2 및 제4 펄스(20, 50)는 전면 방전 전압(Vw)보다 작은 크기의 방전 개시 전압이다.

결과적으로, 본 발명에 따른 PDP 구동 방법은 리셋 기간에서의 전면 방전 구동 시 제1 방전 및 제2 방전으로 나누어 구동하되, 제1 방전 시 유지전극(Xi)의 홀 또는 짝수라인을 높은 전면 방전 전압으로 방전하고, 이어서 제2 방전 시 유지전극의 짝 또는 홀수라인을 상기의 전면 방전 전압보다 낮은 전압으로 방전 구동함으로써 리셋 기간에서 나오는 불필요한 빛의 양을 줄인다.

또한, 제1 리셋 기간에서 전면 방전 전압으로 제1 방전한 라인은 제2 리셋 기간에서는 낮은 전압으로 제2 방전하도록 하고, 제1 리셋 기간에서 낮은 전압으로 제2 방전한 라인은 제2 리셋 기간에서 전면 방전 전압으로 제1 방전하도록 리셋 기간별로 홀/짝 라인을 구분해 교대로 전면 방전 시키도록 구동함으로써, 전체 방전셀의 수명을 연장할 수 있다.

한편, 본 발명의 다른 일실시 구동 방법은 유지전극(Xi)을 상기의 실시예와 다르게 세 개로 나누어, 각 리셋 기간에서 제1, 제2 및 제3 방전으로 나누어 방전 구동한다. 이러한 다른 일실시 구동 방법은, 제1 및 제2 방전 구동하는 상기 실시예보다 하전입자의 양이 줄어들지만 상하의 전극에서 각각 하전입자를 공급 받을 수 있으므로 방전 개시 전압이 낮아진다. 그리고, 앞서의 예와 마찬가지로 세 번에 한번씩 돌아가면서 높은 전면 방전 전압으로 방전하므로 제1 전면 방전에 의한 휘도는 1/3로 줄어든다.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.

상기와 같이 이루어지는 본 발명은, 리셋 기간에서의 전면 방전 구동 시 제1 방전 및 제2 방전으로 나누어 구동하되, 제1 방전 시 유지전극(Xi)의 홀 또는 짝수라인을 높은 전면 방전 전압으로 방전하고, 이어서 제2 방전 시 유지전극의 짝 또는 홀수라인을 상기의 전면 방전 전압보다 낮은 전압으로 방전 구동함으로써 제1 방전 시의 라인 수가 전체의 절반으로 줄어 방전시 나오는 빛의 양도 종래 기술에 비해 줄어 콘트라스트 저하 현상을 감소시킬 수 있다.

Claims (3)

1. 복수의 제1 및 제2 전극을 표시라인마다 병행으로 배치하고, 동시에 상기 제1 및 제2 전극과는 전기적으로 분리된 복수의 제3 전극을 상기 제1 및 제2 전극과 교차하도록 배치하고, 각 교차영역에 각각 방전셀을 형성한 플라즈마 디스플레이 패널의 구동방법에 있어서,

   어느 한 필드 또는 서브필드의 제1 리셋 기간에서

   상기 복수의 제1 전극이 배치된 홀수 또는 짝수 라인의 상기 제1 전극들에 전면 방전 전압을 인가하여 제1 방전을 실시하는 제1 단계; 및

   상기 제1 방전에 응답하여 생성된 하전입자를 보유하는 짝수 또는 홀수 라인의 상기 제1 전극들에 상기 전면 방전 전압보다 낮은 전압을 인가하여 제2 방전을 실시하는 제2 단계를 포함하여,

   복수의 상기 방전셀 간의 전하 분포를 균일하게 하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
2. 제 1 항에 있어서, 상기 다른 한 필드 또는 서브필드의 제2 리셋 기간에서

   상기 복수의 제1 전극이 배치된 짝수 또는 홀수 라인의 상기 제1 전극들에 전면 방전 전압을 인가하여 제3 방전을 실시하는 제3 단계; 및

   상기 제3 방전에 응답하여 생성된 하전입자를 보유하는 홀수 또는 짝수 라인의 상기 제1 전극들에 상기 전면 방전 전압보다 낮은 전압을 인가하여 제4 방전을 실시하는 제4 단계를 포함하여,

   복수의 상기 방전셀 간의 전하 분포를 균일하게 하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
3. 복수의 제1 및 제2 전극을 표시라인마다 병행으로 배치하고, 동시에 상기 제1 및 제2 전극과는 전기적으로 분리된 복수의 제3 전극을 상기 제1 및 제2 전극과 교차하도록 배치하고, 각 교차영역에 각각 방전셀을 형성한 플라즈마 디스플레이 패널의 구동방법에 있어서,

   상기 복수의 제1 전극을 3개의 전극 그룹으로 나누어 리셋 기간 동안에 상기 전극 그룹 중 어느 한 전극 그룹 내 상기 제1 전극들에 전면 방전 전압을 인가하여 제1 방전을 실시하고, 이어서 다른 두 전극 그룹 내 상기 제1 전극들에 상기 전면 방전 전압보다 낮은 전압을 차례로 인가하여 제2 및 제3 방전을 실시하여,

   복수의 상기 방전셀 간의 전하 분포를 균일하게 하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.