KR100862570B1 - 플라즈마 디스플레이 장치 - Google Patents

플라즈마 디스플레이 장치 Download PDF

Info

Publication number
KR100862570B1
KR100862570B1 KR1020070022302A KR20070022302A KR100862570B1 KR 100862570 B1 KR100862570 B1 KR 100862570B1 KR 1020070022302 A KR1020070022302 A KR 1020070022302A KR 20070022302 A KR20070022302 A KR 20070022302A KR 100862570 B1 KR100862570 B1 KR 100862570B1
Authority
KR
South Korea
Prior art keywords
signal
scan
electrode
sustain
oxide
Prior art date
Application number
KR1020070022302A
Other languages
English (en)
Inventor
정문식
서주원
강봉구
이수창
전명제
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020070022302A priority Critical patent/KR100862570B1/ko
Priority to CN2007800018037A priority patent/CN101405827B/zh
Priority to EP07808350A priority patent/EP2054912A4/en
Priority to PCT/KR2007/004566 priority patent/WO2008108522A1/en
Priority to US11/859,189 priority patent/US20080211404A1/en
Application granted granted Critical
Publication of KR100862570B1 publication Critical patent/KR100862570B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/34—Vessels, containers or parts thereof, e.g. substrates
    • H01J11/42—Fluorescent layers
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K11/00—Luminescent, e.g. electroluminescent, chemiluminescent materials
    • C09K11/08—Luminescent, e.g. electroluminescent, chemiluminescent materials containing inorganic luminescent materials
    • C09K11/54—Luminescent, e.g. electroluminescent, chemiluminescent materials containing inorganic luminescent materials containing zinc or cadmium
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/292—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/22—Electrodes, e.g. special shape, material or configuration
    • H01J11/24—Sustain electrodes or scan electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/34—Vessels, containers or parts thereof, e.g. substrates
    • H01J11/36—Spacers, barriers, ribs, partitions or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/34—Vessels, containers or parts thereof, e.g. substrates
    • H01J11/44—Optical arrangements or shielding arrangements, e.g. filters, black matrices, light reflecting means or electromagnetic shielding means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2211/00—Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
    • H01J2211/20—Constructional details
    • H01J2211/34—Vessels, containers or parts thereof, e.g. substrates
    • H01J2211/36—Spacers, barriers, ribs, partitions or the like
    • H01J2211/361—Spacers, barriers, ribs, partitions or the like characterized by the shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electromagnetism (AREA)
  • Gas-Filled Discharge Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

본 발명은 플라즈마 디스플레이 장치에 관한 것으로, 형광체 층의 표면에서 형광체 입자들 사이에 산화물 재질의 입자가 배치되어 방전을 안정시킴으로써 콘트라스트 특성을 향상시키는 효과가 있다.
또한, 본 발명은 리셋 기간에서 스캔 전극에 전압이 점진적으로 상승하는 상승 램프 신호를 공급하여 방전 셀 내의 벽 전하의 분포를 고르게 하면서도 스캔 전극과 어드레스 전극 또는 서스테인 전극과 어드레스 전극 간에 약 방전을 유발하여 콘트라스트 특성을 향상시키는 효과가 있다.
본 발명의 일실시예에 따른 플라즈마 디스플레이 장치는 서로 나란한 스캔 전극과 서스테인 전극이 배치되는 전면 기판과, 스캔 전극과 서스테인 전극에 교차하는 어드레스 전극이 배치되는 후면 기판 및 전면 기판과 후면 기판 사이에 배치되며, 형광체 재질과 산화물 재질을 포함하고, 산화물 재질의 입자는 형광체 층 표면에서 형광체 재질의 입자들 사이에 배치되는 형광체 층을 포함하고, 적어도 하나의 서브필드의 초기화를 위한 리셋 기간에서 스캔 전극에는 전압이 점진적으로 상승하는 상승 램프 신호를 포함하는 리셋 신호가 공급된다.

Description

플라즈마 디스플레이 장치{Plasma Display Appratus}
도 1은 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치에 포함될 수 있는 플라즈마 디스플레이 패널의 구조를 설명하기 위한 도면.
도 2는 형광체 층에 대해 보다 상세히 설명하기 위한 도면.
도 3은 산화물 재질의 입자의 작용의 일례에 대해 설명하기 위한 도면.
도 4는 산화물 재질의 입자의 크기에 대해 설명하기 위한 도면.
도 5는 형광체 층의 제조 방법의 일례에 대해 설명하기 위한 도면.
도 6a 내지 도 6b는 형광체 층의 제조 방법의 또 다른 일례에 대해 설명하기 위한 도면.
도 7은 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치에서 영상의 계조를 구현하기 위한 영상 프레임(Frame)에 대해 설명하기 위한 도면.
도 8은 영상 프레임에 포함되는 서브필드에서의 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치의 동작의 일례를 설명하기 위한 도면.
도 9는 산화물 재질과 상승 램프 신호에 대해 설명하기 위한 도면.
도 10a 내지 도 10b는 상승 램프 신호의 기울기에 대해 설명하기 위한 도면.
도 11a 내지 도 11b는 상승 램프 신호가 생략되는 경우의 일례를 설명하기 위한 도면.
도 12는 리셋 신호가 생략되는 경우의 일례를 설명하기 위한 도면.
도 13a 내지 도 13b는 상승 램프 신호의 기울기 또는 전압의 크기를 다르게 하는 방법의 일례를 설명하기 위한 도면.
도 14는 리셋 신호의 또 다른 형태에 대해 설명하기 위한 도면.
도 15는 프리 리셋 기간이 포함되는 경우의 일례를 설명하기 위한 도면.
도 16은 서스테인 신호의 또 다른 타입에 대해 설명하기 위한 도면.
도 17은 어드레스 바이어스 신호가 공급되는 경우의 일례에 대해 설명하기 위한 도면.
<도면의 주요 부분에 대한 번호의 설명>
101 : 전면 기판 102 : 스캔 전극
103 : 서스테인 전극 104 : 상부 유전체 층
105 : 보호 층 111 : 후면 기판
112 : 격벽 113 : 어드레스 전극
114 : 형광체 층 115 : 하부 유전체 층
112a : 세로 격벽 112b : 가로 격벽
본 발명은 플라즈마 디스플레이 장치에 관한 것이다.
일반적으로 플라즈마 디스플레이 장치는 플라즈마 디스플레이 패널을 포함한 다. 플라즈마 디스플레이 패널에는 격벽으로 구획된 방전 셀(Cell) 내에 형광체 층이 형성되고, 아울러 복수의 전극(Electrode)이 형성된다.
이러한, 전극을 통해 방전 셀로 구동 신호가 공급된다.
그러면, 방전 셀 내에서는 공급되는 구동 신호에 의해 방전이 발생한다. 여기서, 방전 셀 내에서 구동 신호에 의해 방전이 될 때, 방전 셀 내에 충진 되어 있는 방전 가스가 진공자외선(Vacuum Ultraviolet rays)을 발생하고, 이러한 진공 자외선이 방전 셀 내에 형성된 형광체를 발광시켜 가시 광을 발생시킨다. 이러한 가시 광에 의해 플라즈마 디스플레이 패널의 화면상에 영상이 표시된다.
본 발명의 일실시예는 형광체 층을 개선하고, 리셋 기간에서 스캔 전극에 상승 램프 신호를 공급하는 플라즈마 디스플레이 장치를 제공하는데 그 목적이 있다.
본 발명의 일실시예에 따른 플라즈마 디스플레이 장치는 서로 나란한 스캔 전극과 서스테인 전극이 배치되는 전면 기판과, 스캔 전극과 서스테인 전극에 교차하는 어드레스 전극이 배치되는 후면 기판 및 전면 기판과 후면 기판 사이에 배치되며, 형광체 재질과 산화물 재질을 포함하고, 산화물 재질의 입자는 형광체 층 표면에서 형광체 재질의 입자들 사이에 배치되는 형광체 층을 포함하고, 적어도 하나의 서브필드의 초기화를 위한 리셋 기간에서 스캔 전극에는 전압이 점진적으로 상승하는 상승 램프 신호를 포함하는 리셋 신호가 공급된다.
또한, 산화물 재질은 산화마그네슘 재질(MgO) 재질, 산화아연(ZnO) 재질, 산 화실리콘(SiO2) 재질, 산화티탄(TiO2) 재질, 산화이트륨(Y2O3) 재질, 산화알루미늄(Al2O3) 재질, 산화란타늄(La2O3) 재질, 산화철 재질, 산화유로퓸(EuO) 재질 또는 산화코발트 재질 중 적어도 하나일 수 있다.
또한, 산화물 재질의 입자의 크기는 형광체 재질의 입자의 크기의 0.005배 이상 1배 이하이거나, 또는 0.05배 이상 0.25배 이하일 수 있다.
또한, 산화물 재질의 입자의 크기는 20nm이상 3000nm이하일 수 있다.
또한, 상승 램프 신호의 기울기는 4V/㎲이상 100V/㎲이하일 수 있다.
또한, 상승 램프 신호의 기울기는 10V/㎲이상 50V/㎲이하일 수 있다.
또한, 적어도 하나의 서브필드의 리셋 기간에서 스캔 전극에는 상승 램프 신호와 전압이 점진적으로 하강하는 하강 램프 신호를 포함하는 리셋 신호가 공급될 수 있다.
또한, 적어도 하나의 서브필드의 리셋 기간에서 스캔 전극에는 상승 램프 신호가 생략되고, 전압이 점진적으로 하강하는 하강 램프 신호를 포함하는 리셋 신호가 공급될 수 있다.
또한, 적어도 하나의 서브필드의 리셋 기간에서 스캔 전극에 공급되는 상승 램프 신호의 피크(peak) 전압은 다른 서브필드의 상승 램프 신호의 피크 전압과 다를 수 있다.
또한, 리셋 기간 이후의 어드레스 기간에서 스캔 전극에는 스캔 신호가 공급되고, 적어도 하나의 서브필드의 어드레스 기간에서 스캔 전극으로 공급되는 스캔 신호의 펄스폭은 다른 서브필드의 스캔 신호의 펄스폭과 다를 수 있다.
또한, 적어도 하나의 서브필드의 리셋 기간에서 스캔 전극에는 상승 램프 신호와 전압이 점진적으로 하강하는 하강 램프 신호를 포함하는 리셋 신호가 공급되고, 리셋 기간 이후 어드레스 기간에서는 스캔 전극에 스캔 신호가 공급되고, 어드레스 전극에는 스캔 신호에 대응되게 데이터 신호가 공급되고, 데이터 신호의 전압의 크기는 스캔 신호의 최저 전압과 하강 램프 신호의 최저 전압간의 전압 차이의 0.5배 이상 6배 이하일 수 있다.
또한, 적어도 하나의 서브필드의 리셋 기간 이후의 서스테인 기간에서는 스캔 전극 또는 서스테인 전극 중 적어도 하나에 복수의 서스테인 신호가 공급되고, 복수의 서스테인 신호 중 가장 먼저 공급되는 서스테인 신호의 펄스폭이 다른 서스테인 신호의 펄스폭보다 클 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치를 상세히 설명하기로 한다.
도 1은 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치에 포함될 수 있는 플라즈마 디스플레이 패널의 구조를 설명하기 위한 도면이다.
도 1을 살펴보면, 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치에 포함될 수 있는 플라즈마 디스플레이 패널은 서로 나란한 스캔 전극(102, Y)과 서스테인 전극(103, Z)이 배치되는 전면 기판(101)과, 전면 기판(101)에 대항되게 배치되며 스캔 전극(102) 및 서스테인 전극(103)과 교차하는 어드레스 전극(113)이 배치되는 후면 기판(111)이 합착되어 이루어진다.
스캔 전극(102)과 서스테인 전극(103)이 배치된 전면 기판(101)의 상부에는 스캔 전극(102)과 서스테인 전극(103)을 덮는 유전체 층, 예컨대 상부 유전체 층(104)이 배치될 수 있다.
상부 유전체 층(104)은 스캔 전극(102) 및 서스테인 전극(103)의 방전 전류를 제한하며 스캔 전극(102)과 서스테인 전극(103)간을 절연시킬 수 있다.
상부 유전체 층(104) 상부에는 방전 조건을 용이하게 하기 위한 보호 층(105)이 배치될 수 있다. 이러한 보호 층(105)은 이차전자 방출 계수가 높은 재질, 예컨대 산화마그네슘(MgO) 재질을 포함할 수 있다.
또한, 후면 기판(111)에는 전극, 예컨대 어드레스 전극(113)이 배치되고, 어드레스 전극(113)이 배치된 후면 기판(111)에는 어드레스 전극(113)을 덮으며 어드레스 전극(113)을 절연시킬 수 있는 유전체 층, 예컨대 하부 유전체 층(115)이 배치될 수 있다.
하부 유전체 층(115)의 상부에는 방전 공간 즉, 방전 셀을 구획하는 스트라이프 타입(Stripe Type), 웰 타입(Well Type), 델타 타입(Delta Type), 벌집 타입 등의 격벽(112)이 배치될 수 있다. 이러한 격벽(112)에 의해 전면 기판(101)과 후면 기판(111)의 사이에서 적색(Red : R), 녹색(Green : G), 청색(Blue : B) 방전 셀 등이 구비될 수 있다.
또한, 적색(R), 녹색(G), 청색(B) 방전 셀 이외에 백색(White : W) 또는 황색(Yellow : Y) 방전 셀이 더 구비되는 것도 가능하다.
한편, 본 발명의 일실시예에 적용될 수 있는 플라즈마 디스플레이 패널에서 는 적색(R), 녹색(G) 및 청색(B) 방전 셀의 폭은 실질적으로 동일할 수도 있지만, 적색(R), 녹색(G) 및 청색(B) 방전 셀 중 적어도 하나의 폭이 다른 방전 셀의 폭과 다르게 할 수도 있다.
예컨대, 적색(R) 방전 셀의 폭이 가장 작고, 녹색(G) 및 청색(B) 방전 셀의 폭을 적색(R) 방전 셀의 폭보다 크게 할 수 있다. 여기서, 녹색(G) 방전 셀의 폭은 청색(B) 방전 셀의 폭과 실질적으로 동일하거나 상이할 수 있다.
그러면 방전 셀 내에 배치되는 후술될 형광체 층(114)의 폭도 방전 셀의 폭에 관련하여 변경된다. 예를 들면, 청색(B) 방전 셀에 배치되는 청색(B) 형광체 층의 폭이 적색(R) 방전 셀 내에 배치되는 적색(R) 형광체 층의 폭보다 넓고, 아울러 녹색(G) 방전 셀에 배치되는 녹색(G) 형광체 층의 폭이 적색(R) 방전 셀 내에 배치되는 적색(R) 형광체 층의 폭보다 넓을 수 있다.
그러면, 구현되는 영상의 색온도 특성이 향상될 수 있다.
또한, 본 발명의 일실시예에 적용될 수 있는 플라즈마 디스플레이 패널은 도 1에 도시된 격벽(112)의 구조뿐만 아니라, 다양한 형상의 격벽의 구조도 가능하다. 예컨대, 격벽(112)은 제 1 격벽(112b)과 제 2 격벽(112a)을 포함하고, 여기서, 제 1 격벽(112b)의 높이와 제 2 격벽(112a)의 높이가 서로 다른 차등형 격벽 구조 등이 가능하다.
이러한, 차등형 격벽 구조인 경우에는 제 1 격벽(112b) 또는 제 2 격벽(112a) 중 제 1 격벽(112b)의 높이가 제 2 격벽(112a)의 높이보다 더 낮을 수 있다.
또한, 도 1에서는 적색(R), 녹색(G) 및 청색(B) 방전 셀 각각이 동일한 선상에 배열되는 것으로 도시 및 설명되고 있지만, 다른 형상으로 배열되는 것도 가능하다. 예컨대, 적색(R), 녹색(G) 및 청색(B) 방전 셀이 삼각형 형상으로 배열되는 델타(Delta) 타입의 배열도 가능하다. 또한, 방전 셀의 형상도 사각형상뿐만 아니라 오각형, 육각형 등의 다양한 다각 형상도 가능하다.
또한, 여기 도 1에서는 후면 기판(111)에 격벽(112)이 형성된 경우만을 도시하고 있지만, 격벽(112)은 전면 기판(101) 또는 후면 기판(111) 중 적어도 어느 하나에 배치될 수 있다.
격벽(112)에 의해 구획된 방전 셀 내에는 소정의 방전 가스가 채워진다.
아울러, 격벽(112)에 의해 구획된 방전 셀 내에는 어드레스 방전 시 화상표시를 위한 가시 광을 방출하는 형광체 층(114)이 배치될 수 있다. 예를 들면, 적색(Red : R), 녹색(Green : G), 청색(Blue : B) 형광체 층이 배치될 수 있다.
또한, 적색(R), 녹색(G), 청색(B) 형광체 이외에 백색(White : W) 또는 황색(Yellow : Y) 형광체 층 중 적어도 하나가 더 배치되는 것도 가능하다.
또한, 적색(R), 녹색(G) 및 청색(B) 방전 셀 중 적어도 어느 하나의 방전 셀에서의 형광체 층(114)의 두께가 다른 방전 셀과 상이할 수 있다. 예를 들면, 녹색(G) 방전 셀의 형광체 층, 즉 녹색(G) 형광체 층 또는 청색(B) 방전 셀에서의 형광체 층, 즉 청색(B) 형광체 층의 두께가 적색(R) 방전 셀에서의 형광체 층, 즉 적색(R) 형광체 층의 두께보다 더 두꺼울 수 있다. 여기서, 녹색(G) 형광체 층의 두께는 청색(B) 형광체 층의 두께와 실질적으로 동일하거나 상이할 수 있다.
이상에서는 본 발명의 일실시예에 적용될 수 있는 플라즈마 디스플레이 패널의 일례만을 도시하고 설명한 것으로써, 본 발명이 이상에서 설명한 구조의 플라즈마 디스플레이 패널에 한정되는 것은 아님을 밝혀둔다. 예를 들면, 이상의 설명에서는 번호 104의 상부 유전체 층 및 번호 115의 하부 유전체 층이 각각 하나의 층(Layer)인 경우만을 도시하고 있지만, 이러한 상부 유전체 층 또는 하부 유전체 층 중 하나 이상은 복수의 층으로 이루지는 것도 가능한 것이다.
아울러, 번호 112의 격벽으로 인한 외부 광의 반사를 방지하기 위해 격벽(112)의 상부에 외부 광을 흡수할 수 있는 블랙 층(Black Layer, 미도시)을 더 배치할 수다. 또한, 이러한 블랙 층은 격벽(112)과 대응되는 전면 기판(101) 상의 특정 위치에 형성되는 것도 가능하다.
또한, 후면 기판(111) 상에 배치되는 어드레스 전극(113)은 폭이나 두께가 실질적으로 일정할 수도 있지만, 방전 셀 내부에서의 폭이나 두께가 방전 셀 외부에서의 폭이나 두께와 다를 수도 있다. 예컨대, 방전 셀 내부에서의 폭이나 두께가 방전 셀 외부에서의 그것보다 더 넓거나 두꺼울 수 있다.
다음, 도 2는 형광체 층에 대해 보다 상세히 설명하기 위한 도면이다.
도 2를 살펴보면, 형광체 층(114)은 형광체 재질과 산화물 재질을 포함하고, 주로 형광체 층(114)의 표면에서 형광체 재질의 입자(200)들 사이에 산화물 재질의 입자(210)가 배치된다.
산화물 재질의 입자(210)는 형광체 재질의 입자(200)들 사이에 배치됨으로써, 스캔 전극과 어드레스 전극 사이 또는 서스테인 전극과 어드레스 전극 사이에 서의 방전 응답 특성을 향상시킨다.
산화물 재질은 스캔 전극과 어드레스 전극 사이 또는 서스테인 전극과 어드레스 전극 사이에서의 방전 응답 특성을 향상시키는 것을 제외하고는 특별히 제한되지 않는다. 예를 들면, 산화물 재질은 산화마그네슘 재질(MgO) 재질, 산화아연(ZnO) 재질, 산화실리콘(SiO2) 재질, 산화티탄(TiO2) 재질, 산화이트륨(Y2O3) 재질, 산화알루미늄(Al2O3) 재질, 산화란타늄(La2O3) 재질, 산화철 재질, 산화유로퓸(EuO) 재질 또는 산화코발트 재질 중 적어도 하나일 수 있다.
다음, 도 3은 산화물 재질의 입자의 작용의 일례에 대해 설명하기 위한 도면이다.
도 3을 살펴보면, (a)에는 산화물 재질의 입자가 배치되지 않는 경우가 나타나 있다.
플라즈마 디스플레이 패널의 구동 시 스캔 전극과 어드레스 전극 또는 서스테인 전극과 어드레스 전극 사이에서 방전이 발생할 때, 형광체 층의 표면에서 형광체 재질의 입자(200)의 표면에 전하들이 분포하게 된다.
이때, (a)의 경우에는 형광체 층의 높이 불균일 등의 이유로 인해 형광체 층의 특정 부분에 전하들이 집중될 수 있다. 그러면, 전하들이 집중된 특정 부분에서 상대적으로 강한 방전이 발생할 수 있다. 예를 들어, 스캔 전극과 어드레스 전극 사이에서 방전이 발생하는 경우에, 어드레스 전극에 가해지는 구동 신호에 의해 형광체 층의 특정 부분에 전하들이 집중되고, 이에 따라 형광체 층의 특정 부분과 스 캔 전극의 사이에서 상대적으로 강한 방전이 발생하는 것이다.
이에 따라, (a)의 경우에서는 전하들이 집중된 형광체 층의 특정 부분에서 상대적으로 강한 방전이 발생함으로써 콘트라스트(Contrast) 특성이 악화될 수 있다. 또한, (a)의 경우에는 각 방전 셀 마다 방전의 세기 또는 방전이 집중되는 부분의 위치가 다를 수 있기 때문에, 각 방전 셀에서의 방전 특성을 어느 정도 균일하게 하기 위해서는 구동 신호의 전압을 더욱 높일 필요가 있다. 그러면, 콘트라스트 특성이 더욱 악화될 수 있다.
반면에, 도 2의 경우와 같이 형광체 재질의 입자(200) 사이에 산화물 재질의 입자(210)를 배치하게 되면, 방전이 고르고 안정될 수 있다. 예를 들어, 스캔 전극과 어드레스 전극 사이에서 방전이 발생하는 경우에, 산화물 재질의 입자(210)가 방전의 촉매 역할을 수행함으로써, 도 3의 (a)의 경우보다 상대적으로 낮은 전압으로도 스캔 전극과 어드레스 전극 사이에서 방전이 안정되게 발생할 수 있다. 이는 산화물 재질의 전기적 특성으로 인해 형광체 재질의 입자(200)가 배치된 부분에서 방전이 발생하기 전에 상대적으로 낮은 전압에서 산화물 재질의 입자(210)가 배치되는 부분에서 먼저 방전이 발생하고, 발생한 방전이 형광체 재질의 입자(200)가 배치된 부분으로 확산됨으로써 가능할 수 있다.
또한, 도 3의 (b)에는 형광체 재질의 입자(200)들을 덮는 산화물 층(300)이 배치되는 경우가 나타나 있다. 이러한 (b)의 경우는 형광체 층을 형성한 이후에 증착법 등의 방법으로 형광체 층의 표면을 산화물 층(300)으로 코팅하여 달성될 수 있다.
이러한 (b)의 경우에는 산화물 재질의 전기적 특성으로 인하여 스캔 전극과 어드레스 전극 사이 또는 서스테인 전극과 어드레스 전극 사이에서 방전이 고르고 안정되게 발생할 수 있지만, 형광체 재질의 입자(200)들이 산화물 층(300)에 의해 덮히게 됨으로써, 형광체 재질의 입자(200)가 가시광선을 배출하는 경로가 차단되고, 이에 따라 휘도가 과도하게 저하될 수도 있다.
반면에, 도 2의 경우와 같이 형광체 재질의 입자(200) 사이에 산화물 재질의 입자(210)를 배치하게 되면, 스캔 전극과 어드레스 전극 사이 또는 서스테인 전극과 어드레스 전극 사이에서 방전을 안정되게 발생시키면서도 가시광선의 배출 경로가 차단되는 것을 억제하여 휘도의 저하를 방지할 수 있다.
삭제
산화물 재질의 입자(210)의 크기는 형광체 재질의 입자(200)의 크기보다 작거나 같을 수 있다. 이에 대해 첨부된 도 4를 결부하여 살펴보면 다음과 같다.
도 4는 산화물 재질의 입자의 크기에 대해 설명하기 위한 도면이다.
도 4에서 산화물 재질의 입자의 크기를 R1이라 하고, 형광체 재질의 입자의 크기를 R2라 하자. 여기서 크기는 지름 또는 길이 등으로 해석될 수 있다.
또한, 도 4에서는 형광체 재질은 입자의 크기가 실질적으로 동일한 것을 사용하고, 또한 사용되는 산화물 재질의 양도 실질적으로 동일하게 하는 상태에서 산화물 재질의 입자의 크기를 변경하면서 휘도를 관찰하고, 이때의 공정 난이도를 판단한 것이다. 여기서, ◎표시는 매우 양호함을 나타내고, ○표시는 상대적으로 양 호함을 나타내고, X표시는 불량함을 나타낸다.
도 4를 살펴보면, 산화물 재질의 입자의 크기(R1)가 형광체 재질의 입자의 크기(R2)의 0.001배 이상 0.25배 이하인 경우에는 형광체 재질의 입자의 크기(R2)에 비해 산화물 재질의 입자의 크기(R1)가 충분히 작기 때문에, 형광체 재질의 입자들 사이에 산화물 재질의 입자들이 충분히 위치할 수 있어서, 형광체 재질의 입자들의 가시광선 배출경로를 충분히 확보할 수 있다. 따라서 휘도는 ◎표시로서 매우 양호하다.
또한, 산화물 재질의 입자의 크기(R1)가 형광체 재질의 입자의 크기(R2)의 0.275배 이상 1.0배 이하인 경우에 휘도는 ○표시로서 상대적으로 양호하다.
반면에, 산화물 재질의 입자의 크기(R1)가 형광체 재질의 입자의 크기(R2)의 1.0배를 초과하는 경우에는 형광체 재질의 입자의 크기(R2)에 비해 산화물 재질의 입자의 크기(R1)가 크기 때문에, 산화물 재질의 입자들이 형광체 재질의 입자들의 가시광선 배출경로를 차단함으로써 휘도는 불량함을 알 수 있다.
또한, 산화물 재질의 입자의 크기(R1)가 형광체 재질의 입자의 크기(R2)의 0.001배 이상 0.003배 이하인 경우에는 산화물 재질의 입자의 크기(R1)가 과도하게 작기 때문에 산화물 재질의 입자를 취급하는 공정의 난이도가 불량함을 알 수 있다. 또한 산화물 재질의 입자의 크기(R1)가 형광체 재질의 입자의 크기(R2)에 비해 과도하게 작기 때문에 산화물 재질의 입자들이 형광체 층의 표면에 위치하지 못하고, 대부분 형광체 층 내부로 흘러들어 형광체 층 내부에 위치함으로써, 스캔 전극과 어드레스 전극 사이 또는 서스테인 전극과 어드레스 전극 사이에서 방전이 안정 되게 발생하는 효과가 약화될 수 있다.
반면에, 산화물 재질의 입자의 크기(R1)가 형광체 재질의 입자의 크기(R2)의 0.005배 이상 0.03배 이하인 경우 및 0.4배 이상 1.0배 이하인 경우에는 산화물 재질의 입자의 크기(R1)가 적절하여 공정 난이도가 상대적으로 양호하다.
또한, 산화물 재질의 입자의 크기(R1)가 형광체 재질의 입자의 크기(R2)의 0.05배 이상 0.3배 이하인 경우에는 산화물 재질의 입자의 크기(R1)가 최적화되어 공정 난이도가 매우 양호하다. 아울러, 이러한 경우에는, 대부분의 산화물 입자들이 형광체 층의 표면에서 형광체 재질의 입자들 사이에 배치될 수 있어서, 스캔 전극과 어드레스 전극 사이 또는 서스테인 전극과 어드레스 전극 사이에서 방전이 안정되게 발생하는 효과가 발생할 수 있게 된다.
이상의 데이터를 고려할 때, 산화물 재질의 입자의 크기(R1)는 형광체 재질의 입자의 크기(R2)의 0.005배 이상 1배 이하인 것이 유리할 수 있고, 아울러 0.05배 이상 0.25배 이하인 것이 더욱 유리할 수 있다. 예를 들면, 산화물 재질의 입자의 크기는 20nm이상 3000nm이하일 수 있다.
한편, 이상에서는 산화물 재질의 입자의 크기(R1)가 형광체 재질의 입자의 크기(R2)에 비해 상대적으로 작은 경우만을 설명하고 있지만, 형광체 재질의 입자의 크기(R2)가 현재보다 더 작아질 경우에는 산화물 재질의 입자의 크기(R1)가 형광체 재질의 입자의 크기(R2)보다 더 커질 수도 있을 것이다.
또한, 산화물 재질의 입자들은 한 종류의 방향성을 가질 수도 있고, 두 가지 이상의 서로 다른 방향성을 가질 수도 있다.
예를 들어, 산화마그네슘 재질의 경우에 (200) 방향성의 산화마그네슘 재질만이 사용되는 것도 가능하고, 또는 (200), (220), (111) 방향성의 산화마그네슘 재질이 함께 사용되는 것도 가능한 것이다.
이러한 산화물 재질의 방향성은 방전 가스의 성질, 형광체 재질의 종류, 구동 신호의 전압의 크기 등의 조건에 따라 다양하게 변경될 수 있다.
다음, 도 5는 형광체 층의 제조 방법의 일례에 대해 설명하기 위한 도면이다.
도 5와 같이, 먼저 산화물 재질의 분말을 제조한다(S400). 예를 들면, 마그네슘을 가열해서 이때 발생하는 마그네슘 증기를 기상 산화함으로써 산화마그네슘 재질의 분말을 제조할 수 있다.
다음, 제조한 산화물 재질의 분말은 용매와 혼합한다(S410). 예를 들면, 산화마그네슘 재질의 분말을 메탄올과 혼합하여 산화물 페이스트(Paste) 또는 산화물 슬러리(Slurry)를 제조한다.
다음, 용매와 혼합한 산화물 재질을 형광체 층의 상부에 도포한다(S420). 이때, 용매와 혼합한 산화물 재질의 점도를 조절하여 산화물 재질의 입자가 형광체 재질의 입자들 사이에 원활하게 배치될 수 있도록 한다.
다음, 건조 또는 소성 공정을 수행한다(S430). 그러면, 산화물 재질과 혼합된 용매가 증발하여 형광체 재질의 입자들 사이에 산화물 재질의 입자가 배치될 수 있다.
다음, 도 6a 내지 도 6b는 형광체 층의 제조 방법의 또 다른 일례에 대해 설 명하기 위한 도면이다. 여기, 도 6a 내지 도 6b에서는 도 5에서 설명한 내용에 대해서는 그 설명을 생략하기로 한다.
도 6a와 같이, 먼저 산화물 재질의 분말을 제조한다(S500).
다음, 제조한 산화물 재질의 분말과 형광체 재질의 입자를 혼합한다(S510).
다음, 산화물 재질의 분말과 형광체 재질의 입자를 용매와 혼합한다(S520).
다음, 용매와 혼합한 산화물 재질과 형광체 재질을 방전 셀 내에 도포한다(S530). 이때, 디스펜싱(Dispensing)법이 사용될 수도 있다.
다음, 건조 또는 소성 공정을 수행한다(S540). 그러면, 용매가 증발하고, 도 6b와 같이 형광체 재질의 입자(200)들 사이에 산화물 재질의 입자(210)가 배치될 수 있다.
이러한 도 6a 내지 도 6b의 경우는 앞선 도 5의 경우와는 다르게 실질적으로 형광체 층의 표면 및 형광체 층의 내부에서 형광체 재질의 입자들 사이에 산화물 재질의 입자가 배치될 수 있다.
이와 같이, 형광체 층의 내부 및 표면에서 형광체 재질의 입자들 사이에 산화물 재질의 입자가 배치되는 경우에도, 스캔 전극과 어드레스 전극 사이 또는 서스테인 전극과 어드레스 전극 사이에서의 방전 응답 특성을 향상시킬 수 있다.
다음, 도 7은 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치에서 영상의 계조를 구현하기 위한 영상 프레임(Frame)에 대해 설명하기 위한 도면이다.
도 7을 살펴보면 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치에서 영상의 계조(Gray Level)를 구현하기 위한 영상 프레임은 발광횟수가 다른 복수의 서브필드로 나누어질 수 있다.
아울러, 도시하지는 않았지만 복수의 서브필드 중 하나 이상의 서브필드는 다시 방전 셀을 초기화시키기 위한 리셋 기간(Reset Period), 방전될 방전 셀을 선택하기 위한 어드레스 기간(Address Period) 및 방전횟수에 따라 계조를 구현하는 서스테인 기간(Sustain Period)으로 나누어 질 수 있다.
예를 들어, 256 계조로 영상을 표시하고자 하는 경우에 예컨대 하나의 영상 프레임은, 도 7과 같이 8개의 서브필드들(SF1 내지 SF8)로 나누어지고, 8개의 서브 필드들(SF1 내지 SF8) 각각은 리셋 기간, 어드레스 기간 및 서스테인 기간으로 다시 나누어질 수 있다.
한편, 서스테인 기간에 공급되는 서스테인 신호의 개수를 조절하여 해당 서브필드의 계조 가중치를 설정할 수 있다. 즉, 서스테인 기간을 이용하여 각각의 서브필드에 소정의 계조 가중치를 부여할 수 있다. 예를 들면, 제 1 서브필드의 계조 가중치를 20 으로 설정하고, 제 2 서브필드의 계조 가중치를 21 으로 설정하는 방법으로 각 서브필드의 계조 가중치가 2n(단, n = 0, 1, 2, 3, 4, 5, 6, 7)의 비율로 증가되도록 각 서브필드의 계조 가중치를 결정할 수 있다. 이와 같이 각 서브필드에서 계조 가중치에 따라 각 서브필드의 서스테인 기간에서 공급되는 서스테인 신호의 개수를 조절함으로써, 다양한 영상의 계조를 구현하게 된다.
본 발명의 일실시예에 따른 플라즈마 디스플레이 장치에서는 영상을 구현하기 위해, 예컨대 1초의 영상을 표시하기 위해 복수의 영상 프레임을 사용한다. 예 를 들면, 1초의 영상을 표시하기 위해 60개의 영상 프레임을 사용하는 것이다. 이러한 경우에 하나의 영상 프레임의 길이(T)는 1/60 초, 즉 16.67ms일 수 있다.
여기, 도 7에서는 하나의 영상 프레임이 8개의 서브필드로 이루어진 경우만으로 도시하고 설명하였지만, 이와는 다르게 하나의 영상 프레임을 이루는 서브필드의 개수는 다양하게 변경될 수 있다. 예를 들면, 제 1 서브필드부터 제 12 서브필드까지의 12개의 서브필드로 하나의 영상 프레임을 구성할 수도 있고, 10개의 서브필드로 하나의 영상 프레임을 구성할 수도 있는 것이다.
또한, 여기 도 7에서는 하나의 영상 프레임에서 계조 가중치의 크기가 증가하는 순서에 따라 서브필드들이 배열되었지만, 이와는 다르게 하나의 영상 프레임에서 서브필드들이 계조 가중치가 감소하는 순서에 따라 배열될 수도 있고, 또는 계조 가중치에 관계없이 서브필드들이 배열될 수도 있는 것이다.
다음, 도 8은 영상 프레임에 포함되는 서브필드에서의 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치의 동작의 일례를 설명하기 위한 도면이다.
도 8을 살펴보면, 초기화를 위한 리셋 기간에서는 스캔 전극으로 리셋 신호가 공급될 수 있다. 리셋 신호는 상승 램프(Ramp-Up) 신호와 하강 램프(Ramp-Down) 신호를 포함할 수 있다.
예를 들어, 셋업(Set-Up) 기간에서는 스캔 전극으로 제 1 전압(V1)부터 제 2 전압(V2)까지 급격히 상승한 이후 제 2 전압(V2)부터 제 3 전압(V3)까지 전압이 점진적으로 상승하는 상승 램프 신호가 공급될 수 있다. 여기서, 제 1 전압(V1)은 그라운드 레벨(GND)의 전압일 수 있다.
이러한 셋업 기간에서는 상승 램프 신호에 의해 방전 셀 내에는 약한 암방전(Dark Discharge), 즉 셋업 방전이 일어난다. 이 셋업 방전에 의해 방전 셀 내에는 어느 정도의 벽 전하(Wall Charge)가 쌓일 수 있다.
셋업 기간 이후의 셋다운(Set-Down) 기간에서는 상승 램프 신호 이후에 이러한 상승 램프 신호와 반대 극성 방향의 하강 램프 신호가 스캔 전극에 공급될 수 있다.
여기서, 하강 램프 신호는 상승 램프 신호의 피크(Peak) 전압, 즉 제 3 전압(V3)보다 낮은 제 4 전압(V4)부터 제 5 전압(V5)까지 점진적으로 하강할 수 있다.
이러한 하강 램프 신호가 공급됨에 따라, 방전 셀 내에서 미약한 소거 방전(Erase Discharge), 즉 셋다운 방전이 발생한다. 이 셋다운 방전에 의해 방전 셀 내에는 어드레스 방전이 안정되게 일어날 수 있을 정도의 벽전하가 균일하게 잔류된다.
리셋 기간 이후의 어드레스 기간에서는 하강 램프 신호의 최저 전압, 즉 제 5 전압(V5)보다는 높은 전압, 예컨대 제 6 전압(V6)을 실질적으로 유지하는 스캔 바이어스 신호가 스캔 전극에 공급된다.
아울러, 스캔 바이어스 신호로부터 하강하는 스캔 신호가 스캔 전극에 공급될 수 있다.
한편, 적어도 하나의 서브필드의 어드레스 기간에서 스캔 전극으로 공급되는 스캔 신호(Scan)의 펄스폭은 다른 서브필드의 스캔 신호의 펄스폭과 다를 수 있다. 예컨대, 시간상 뒤에 위치하는 서브필드에서의 스캔 신호의 폭이 앞에 위치하는 서브필드에서의 스캔 신호의 폭보다 작을 수 있다. 또한, 서브필드의 배열 순서에 따른 스캔 신호 폭의 감소는 2.6㎲(마이크로초), 2.3㎲, 2.1㎲, 1.9㎲ 등과 같이 점진적으로 이루어질 수 있거나 2.6㎲, 2.3㎲, 2.3㎲, 2.1㎲......1.9㎲, 1.9㎲ 등과 같이 이루어질 수도 있다.
이와 같이, 스캔 신호가 스캔 전극으로 공급될 때, 스캔 신호에 대응되게 어드레스 전극에 데이터 신호가 공급될 수 있다.
이러한 스캔 신호와 데이터 신호가 공급되면, 스캔 신호와 데이터 신호 간의 전압 차와 리셋 기간에 생성된 벽 전하들에 의한 벽 전압이 더해지면서 데이터 신호가 공급되는 방전 셀 내에는 어드레스 방전이 발생될 수 있다.
여기서, 어드레스 기간에서 서스테인 전극의 간섭에 의해 어드레스 방전이 불안정해지는 것을 방지하기 위해 서스테인 전극에 서스테인 바이어스 신호가 공급될 수 있다.
여기서, 서스테인 바이어스 신호는 서스테인 기간에서 공급되는 서스테인 신호의 전압보다는 작고 그라운드 레벨(GND)의 전압보다는 큰 서스테인 바이어스 전압(Vz)을 실질적으로 일정하게 유지할 수 있다.
이후, 영상 표시를 위한 서스테인 기간에서는 스캔 전극 또는 서스테인 전극 중 적어도 하나에 서스테인 신호가 공급될 수 있다. 예를 들면, 스캔 전극과 서스테인 전극에 교번적으로 서스테인 신호가 공급될 수 있다.
이러한 서스테인 신호가 공급되면, 어드레스 방전에 의해 선택된 방전 셀은 방전 셀 내의 벽 전압과 서스테인 신호의 서스테인 전압(Vs)이 더해지면서 서스테인 신호가 공급될 때 스캔 전극과 서스테인 전극 사이에 서스테인 방전 즉, 표시방전이 발생될 수 있다.
한편, 적어도 하나의 서브필드에서는 서스테인 기간에서 복수의 서스테인 신호가 공급되고, 복수의 서스테인 신호 중 적어도 하나의 서스테인 신호의 펄스폭은 다른 서스테인 신호의 펄스폭과 다를 수 있다. 예를 들면, 복수의 서스테인 신호 중 가장 먼저 공급되는 서스테인 신호의 펄스폭이 다른 서스테인 신호의 펄스폭보다 클 수 있다. 그러면, 서스테인 방전이 더욱 안정될 수 있다.
다음, 도 9는 산화물 재질과 상승 램프 신호에 대해 설명하기 위한 도면이다. (a)는 형광체 층이 산화물 재질을 포함하는 경우이고, (b)는 형광체 층이 산화물 재질을 포함하지 않는 경우이다.
도 9를 살펴보면, 리셋 기간에서 스캔 전극에 상승 램프 신호가 공급되는 경우에 스캔 전극과 어드레스 전극 사이에서 방전이 발생하게 되는데, (b)와 같이 형광체 층이 산화물 재질을 포함하지 않는 경우에는 형광체 층의 특정 부분에 전하들이 집중되고, 이에 따라 형광체 층의 특정 부분과 스캔 전극의 사이에서 상대적으로 강한 방전이 발생한다. 이에 따라, 초기화를 위한 리셋 기간에서 발생하는 광량이 급격히 증가함으로써 콘트라스트 특성이 악화된다.
반면에, (a)와 같이 형광체 층이 산화물 재질을 포함하는 경우에는 스캔 전극과 어드레스 전극 사이의 방전 응답 특성이 향상됨으로써 (b)의 경우보다 낮은 전압에서 스캔 전극과 어드레스 전극 사이에서 방전이 발생하게 되고, 이에 따라 리셋 기간에서 방전이 안정되며, 아울러 리셋 기간에서 발생하는 광량이 (b)의 경우에 비해 상대적으로 적을 수 있다. 이로 인해, 콘트라스트 특성이 향상될 수 있다.
또한, 스캔 전극과 서스테인 전극 간의 면 방전(Surface Discharge)이 주로 발생하는 리셋 기간을 갖는 (b)의 경우와는 달리 (a)와 같이 형광체 층이 산화물 재질을 포함하는 경우에는 스캔 전극과 어드레스 전극 간의 대향 방전(Opposite Discharge)이 주로 발생하게 된다. 따라서, 본 발명의 일실시예에 따르면 종래 리셋 기간에서 면 방전이 주가 되는 구동에서 대향 방전이 주가 되는 구동이 이루어지므로 안정적인 약방전이 발생하여 콘트라스트 및 휘도 향상이 가능하게 된다.
다음, 도 10a 내지 도 10b는 상승 램프 신호의 기울기에 대해 설명하기 위한 도면이다.
먼저, 도 10a를 살펴보면 리셋 기간에서 스캔 전극으로 공급되는 상승 램프 신호의 기울기가 100V/㎲를 초과하는 경우에는 스캔 전극과 어드레스 전극 사이에서 발생하는 방전이 과도하게 강해지고, 이에 따라 리셋 기간에서 발생하는 광의 휘도(이를 '암휘도'라 하겠다)가 0.85cd/m2이상으로 급격히 증가한다.
반면에, 상승 램프 신호의 기울기가 50V/㎲이상 100V/㎲이하인 경우에는 스캔 전극과 어드레스 전극 사이에서 발생하는 방전의 세기가 안정되고, 이에 따라 암휘도가 0.76cd/m2이상 0.85cd/m2이하의 상대적으로 작은 값을 갖는다.
또한, 상승 램프 신호의 기울기가 10V/㎲이상 50V/㎲이하인 경우에는 스캔 전극과 어드레스 전극 사이에서 발생하는 방전의 세기가 더욱 안정되어 암휘도가 0.71cd/m2이상 0.76cd/m2이하에서 안정되고, 상승 램프 신호의 기울기가 4V/㎲이상 10V/㎲이하인 경우에는 암휘도가 0.7cd/m2이상 0.71cd/m2이하의 최적화된 값을 갖는다.
또한, 상승 램프 신호의 기울기가 4V/㎲미만인 경우에는 암휘도가 대략 0.7cd/m2부근에서 수렴함을 알 수 있다.
다음, 도 10b에서는 서스테인 기간의 길이는 고정시키고, 리셋 기간의 길이의 변화에 따라 어드레스 기간의 길이를 변화시키면서 어드레스 기간에서 스캔 신호와 데이터 신호에 의해 발생하는 어드레스 방전의 안정도를 측정하였다. 여기서, ◎표시는 매우 양호하다는 표시이고, ○표시는 상대적으로 양호하다는 표시이고, X표시는 불량하다는 표시이다.
도 10b를 살펴보면 상승 램프 신호의 기울기가 2V/㎲이하인 경우에는 리셋 기간의 길이가 과도하게 길어짐으로써, 어드레스 기간의 길이가 과도하게 짧아지고, 이에 따라 스캔 신호의 펄스폭을 충분히 유지하기가 어려워진다. 이로 인해, 어드레스 방전은 불안정하다.
반면에, 상승 램프 신호의 기울기가 4V/㎲이상 8V/㎲이하인 경우에는 리셋 기간의 길이 및 어드레스 기간의 길이가 적절하여 어드레스 방전은 어느 정도 안정된다.
또한, 상승 램프 신호의 기울기가 10V/㎲이상인 경우에는 리셋 기간의 길이 가 충분히 짧아짐으로써 어드레스 기간의 길이가 충분히 길어질 수 있고, 이에 따라 스캔 신호의 펄스폭을 충분히 넓게 할 수 있게 되어 어드레스 방전은 매우 안정된다.
이상의 도 10a 내지 도 10b의 데이터를 고려할 때, 어드레스 방전을 안정시키며 이와 함께 리셋 기간에서의 암휘도를 충분히 낮게 하기 위해서 리셋 기간에서 스캔 전극으로 공급되는 상승 램프 신호의 기울기는 4V/㎲이상 100V/㎲이하인 것이 유리할 수 있고, 10V/㎲이상 50V/㎲이하인 것이 더욱 유리할 수 있다.
이와 같이, 상승 램프 신호의 기울기를 4V/㎲이상 100V/㎲이하 또는 10V/㎲이상 50V/㎲이하로 하게 되면, 도 8에서의 셋업 기간의 길이(t1)를 셋다운 기간의 길이(t2)에 비해 상대적으로 짧게 할 수 있고, 어드레스 기간의 길이를 충분히 증가시킬 수 있다. 이에 따라, 어드레스 기간에서 스캔 신호의 펄스폭을 충분히 넓게 할 수 있어서 어드레스 방전을 충분히 안정시킬 수 있다.
또한, 셋업 기간에서 상승 램프 신호의 기울기를 4V/㎲이상 100V/㎲이하로 하거나 10V/㎲이상 50V/㎲이하로 하여 리셋 기간에서 벽 전하의 분포를 충분히 안정시키게 되면, 셋다운 기간에서 공급되는 하강 램프 신호의 전압의 크기를 상대적으로 작게 할 수 있다. 다르게 표현하면, 하강 램프 신호의 최저 전압(V5)을 높일 수 있다. 그러면, 하강 램프 신호가 공급되는 셋다운 기간의 길이를 감소시킬 수 있다.
또한, 리셋 기간에서 방전 셀 내에서의 벽 전하의 분포가 안정됨에 따라, 데이터 신호의 전압의 크기(ㅿVd)를 상대적으로 작게 하더라도 어드레스 방전을 충분 히 안정적으로 발생시킬 수 있다.
여기서, 데이터 신호의 전압의 크기(ㅿVd)가 과도하게 작게 하면, 어드레스 방전의 세기가 과도하게 약해지게 되고, 반면에 데이터 신호의 전압의 크기(ㅿVd)를 과도하게 크게 하면 방전 셀 내에서의 벽 전하가 소거됨으로써 이후의 서스테인 기간에서 서스테인 신호가 공급되더라도 서스테인 방전이 발생하지 않을 수 있다. 이를 고려할 때, 데이터 신호의 전압의 크기(ㅿVd)는 스캔 신호의 최저 전압(-Vy)과 하강 램프 신호의 최저 전압(V5)간의 전압 차이(ㅿV)의 0.5배 이상 6배 이하인 것이 바람직하다.
여기서, 스캔 신호의 최저 전압(-Vy)과 하강 램프 신호의 최저 전압(V5)간의 전압 차이(ㅿV)는 대략 35V이상 45V이하일 수 있다.
도 11a 내지 도 11b는 상승 램프 신호가 생략되는 경우의 일례를 설명하기 위한 도면이다.
먼저, 도 11a를 살펴보면 적어도 하나의 서브필드에서는 리셋 기간에서 상승 램프 신호를 생략할 수 있다.
예를 들어, 계조 가중치가 상대적으로 낮은 제 1 서브필드인 경우에서는 리셋 기간에서 상승 램프 신호와 하강 램프 신호를 함께 공급하고, 제 1 서브필드보다 계조 가중치가 더 큰 제 2, 3 서브필드에서는 리셋 기간에서 상승 램프 신호를 생략하고 하강 램프 신호만을 공급할 수 있다.
한편, 도 11a의 경우에서는 제 2 서브필드의 리셋 기간에서 하강 램프 신호가 공급되기 이전에 스캔 전극의 전압이 그라운드 레벨(GND) 이상의 소정 전압까지 상승하였지만, 도 11b의 경우에서와 같이 이전 서브필드의 서스테인 기간의 끝단(예컨대, 그라운드 레벨(GND)의 전압)에서 하강 램프 신호가 공급되는 것도 가능하다.
도 12는 리셋 신호가 생략되는 경우의 일례를 설명하기 위한 도면이다.
도 12를 살펴보면 계조 가중치가 상대적으로 낮은 제 1 서브필드인 경우에는 리셋 기간에 상승 램프 신호와 하강 램프 신호를 포함하는 리셋 신호를 스캔 전극으로 공급하고, 제 1 서브필드보다 계조 가중치가 더 큰 제 2, 3 서브필드에서는 리셋 기간을 생략할 수 있다.
도 13a 내지 도 13b는 상승 램프 신호의 기울기 또는 전압의 크기를 다르게 하는 방법의 일례를 설명하기 위한 도면이다.
하나의 영상 프레임이 총 7개의 서브필드(SF1, SF2, SF3, SF4, SF5, SF6, SF7)로 이루어지고, 영상 프레임에 포함된 서브필드들은 계조 가중치의 크기 순서로 배열된다고 가정하자.
먼저, 도 13a와 같이 상이한 두 개의 서브필드에서의 상승 램프 신호의 기울기는 서로 다를 수 있다. 예를 들면, (b)와 같이 계조 가중치가 상대적으로 큰 제 6 서브필드(SF6)에서 스캔 전극으로 공급되는 상승 램프 신호의 기울기는 (a)와 같이 계조 가중치가 상대적으로 작은 제 1 서브필드(SF1)에서 스캔 전극으로 공급되는 상승 램프 신호의 기울기보다 더 완만할 수 있다.
또한, 이러한 도 13a에 기재된 바와 같은 방법은 앞선 도 11a 내지 도 11b 및 도 12의 경우와 같이 계조 가중치가 상대적으로 높은 서브필드에서 상승 램프 신호를 생략하거나, 리셋 신호를 공급하지 않거나, 리셋 기간을 생략하는 경우에 적용되는 경우에는 더욱 효과적일 수 있다.
다음, 도 13b를 살펴보면 적어도 하나의 서브필드의 리셋 기간에서 스캔 전극에 공급되는 상승 램프 신호의 피크(peak) 전압은 다른 서브필드의 상승 램프 신호의 피크 전압과 다를 수 있다. 예를 들면, (b)와 같이 계조 가중치가 상대적으로 큰 제 6 서브필드(SF6)에서 스캔 전극으로 공급되는 상승 램프 신호의 피크 전압(V3′)은 (a)와 같이 계조 가중치가 상대적으로 작은 제 1 서브필드(SF1)에서 스캔 전극으로 공급되는 상승 램프 신호의 피크 전압(V3) 보다 ΔV3만큼 더 클 수 있다.
다음, 도 14는 리셋 신호의 또 다른 형태에 대해 설명하기 위한 도면이다.
도 14를 살펴보면, (a)와 같이 하강 램프 신호는 제 4 전압(V4)보다 더 낮은 제 7 전압(V7)부터 점진적으로 하강할 수 있다. 즉, 하강 램프 신호가 공급되는 시점에서의 스캔 전극의 전압은 도 8에 비해 변경될 수 있다. 제 7 전압(V7)은 제 1 전압(V1)과 실질적으로 동일한 전압일 수 있다.
또는 (b)와 같이 상승 램프 신호는 기울기가 서로 다른 a 상승 램프 신호와 b 상승 램프 신호를 포함할 수 있다.
b 상승 램프 신호의 제 2 기울기는 제 1 기울기보다 더 완만할 수 있다. 이와 같이, 제 2 기울기를 제 1 기울기보다 더 완만하게 하게 되면, 셋업 방전이 발생하기 이전까지는 전압이 상대적으로 빠르게 상승하고, 셋업 방전이 발생하는 동안에는 전압을 상대적으로 느리게 상승하는 효과를 획득함으로써, 셋업 방전에 의 해 발생하는 광의 양을 저감시킬 수 있다. 이에 따라, 콘트라스트(Contrast) 특성을 개선할 수 있다.
한편, 도 14의 (b)에서 언급하지 않은 제 8 전압(V8)은 (a)의 제 7 전압(V7)과 실질적으로 동일한 전압일 수 있다.
도 15는 프리 리셋 기간이 포함되는 경우의 일례를 설명하기 위한 도면이다.
도 15를 살펴보면, 이상에서 설명한 리셋 기간 이전에 프리(Pre) 리셋 기간이 더 포함될 수 있다. 이러한 프리 리셋 기간에서 스캔 전극에 제 6 전압(V6)까지 점진적으로 하강하는 프리 램프(Pre-Ramp) 신호가 공급될 수 있다.
또한, 스캔 전극에 프리 램프 신호가 공급되는 동안 프리 램프 신호와 반대 극성 방향의 프리 서스테인(Pre-Sustain) 신호가 서스테인 전극에 공급될 수 있다.
프리 서스테인 신호는 프리 서스테인 전압(Vpz)을 실질적으로 일정하게 유지할 수 있다. 여기서, 프리 서스테인 전압(Vpz)은 이후의 서스테인 기간에서 공급되는 서스테인 신호의 전압, 즉 서스테인 전압(Vs)과 대략 동일할 수 있다.
이와 같이, 프리 리셋 기간에서 스캔 전극에 프리 램프 신호가 공급되고, 이와 함께 서스테인 전극에 프리 서스테인 신호가 공급되면 스캔 전극 상에 소정 극성의 벽 전하(Wall Charge)가 쌓이고, 서스테인 전극 상에는 스캔 전극과 반대 극성의 벽 전하들이 쌓인다. 예를 들면, 스캔 전극 상에는 양(+)의 벽 전하(Wall Charge)가 쌓이고, 제 2 전극 상에는 음(-)의 벽 전하가 쌓일 수 있다.
이에 따라, 프리 리셋 기간 이후의 리셋 기간에서 충분한 세기의 셋업 방전을 발생시킬 수 있게 되고, 결국 초기화를 충분히 안정적으로 수행할 수 있게 된 다.
아울러, 리셋 기간에서 스캔 전극으로 공급되는 상승 램프 신호의 전압이 더 작아지더라도 충분한 세기의 셋업 방전을 발생시킬 수 있게 된다.
구동 시간을 확보하는 관점에서 영상 프레임의 서브필드 중에서 가장 먼저 배열되는 서브필드에서의 리셋 기간이전에 프리 리셋 기간이 포함되거나 2개 또는 3개의 서브필드에서 리셋 기간이전에 프리 리셋 기간이 포함되는 것도 가능하다.
다음, 도 16은 서스테인 신호의 또 다른 타입에 대해 설명하기 위한 도면이다.
도 16을 살펴보면, 스캔 전극 또는 서스테인 전극 중 어느 하나의 전극, 예를 들면 스캔 전극에 양(+)의 서스테인 전압과 음(-)의 서스테인 전압이 교번적으로 공급된다.
이와 같이 어느 하나의 전극에 양의 서스테인 전압과 음의 서스테인 전압이 공급되는 동안 나머지 전극, 예컨대 서스테인 전극에는 바이어스 신호가 공급될 수 있다.
여기서, 바이어스 신호는 소정 전압, 예컨대 그라운드 레벨(GND)의 전압을 실질적으로 일정하게 유지할 수 있다.
도 16에서와 같이 스캔 전극 또는 서스테인 전극 중 어느 하나의 전극에만 서스테인 신호를 공급하는 경우에는 스캔 전극 또는 서스테인 전극 중 어느 하나의 전극에 서스테인 신호를 공급하기 위한 회로들이 배치되는 하나의 구동 보드만이 구비되면 된다.
다음, 도 17은 어드레스 바이어스 신호가 공급되는 경우의 일례에 대해 설명하기 위한 도면이다.
도 17을 살펴보면, 적어도 하나의 서브필드의 리셋 기간에서 어드레스 전극으로 어드레스 바이어스 신호(X-bias)가 공급될 수 있다. 이와 같이, 리셋 기간에서 어드레스 전극으로 어드레스 바이어스 신호가 공급되면 리셋 기간에서 스캔 전극과 어드레스 전극 또는 서스테인 전극과 어드레스 전극간의 전압차이를 줄여 리셋 방전을 더욱 안정시킬 수 있다.
한편, 도 17에는 어드레스 바이어스 신호가 리셋 기간의 셋업 기간에만 공급되는 것으로 도시되어 있지만, 이와는 다르게 리셋 기간의 셋다운 기간에서만 어드레스 바이어스 신호가 공급되는 것도 가능하고, 또는 리셋 기간과 셋다운 기간에서 어드레스 바이어스 신호가 공급되는 것도 가능하다.
또한, 도 17에는 어드레스 바이어스 신호가 특정 전압, 예컨대 Vx 전압을 실질적으로 유지하는 경우만 도시되어 있지만, 이와는 다르게 어드레스 바이어스 신호는 램프 형태, 삼각파형 형태 등의 다양한 형태일 수 있다.
이와 같이, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.
그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 하고, 본 발명의 범위는 전술한 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
본 발명의 일실시예에 따른 플라즈마 디스플레이 장치는 형광체 층의 표면에서 형광체 입자들 사이에 산화물 재질의 입자가 배치되어 방전을 안정시킴으로써 콘트라스트 특성을 향상시키는 효과가 있다.
또한, 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치는 리셋 기간에서 스캔 전극에 전압이 점진적으로 상승하는 상승 램프 신호를 공급하여 방전 셀 내의 벽 전하의 분포를 고르게 하면서도 스캔 전극과 어드레스 전극 또는 서스테인 전극과 어드레스 전극 간에 약 방전을 유발하여 콘트라스트 특성을 향상시키는 효과가 있다.

Claims (13)

  1. 삭제
  2. 서로 나란한 스캔 전극과 서스테인 전극이 배치되는 전면 기판;
    상기 스캔 전극과 서스테인 전극에 교차하는 어드레스 전극이 배치되는 후면 기판; 및
    상기 전면 기판과 후면 기판 사이에 배치되며, 형광체 재질과 산화물 재질을 포함하고, 상기 산화물 재질의 입자는 형광체 층 표면에서 상기 형광체 재질의 입자들 사이에 배치되는 형광체 층을 포함하고,
    적어도 하나의 서브필드의 초기화를 위한 리셋 기간에서 상기 스캔 전극에는 전압이 점진적으로 상승하는 상승 램프 신호를 포함하는 리셋 신호가 공급되고,
    상기 산화물 재질의 입자의 크기는 상기 형광체 재질의 입자의 크기의 0.005배 이상 1배 이하인 플라즈마 디스플레이 장치.
  3. 서로 나란한 스캔 전극과 서스테인 전극이 배치되는 전면 기판;
    상기 스캔 전극과 서스테인 전극에 교차하는 어드레스 전극이 배치되는 후면 기판; 및
    상기 전면 기판과 후면 기판 사이에 배치되며, 형광체 재질과 산화물 재질을 포함하고, 상기 산화물 재질의 입자는 형광체 층 표면에서 상기 형광체 재질의 입자들 사이에 배치되는 형광체 층을 포함하고,
    적어도 하나의 서브필드의 초기화를 위한 리셋 기간에서 상기 스캔 전극에는 전압이 점진적으로 상승하는 상승 램프 신호를 포함하는 리셋 신호가 공급되고,
    상기 상승 램프 신호의 기울기는 4V/㎲이상 100V/㎲이하인 플라즈마 디스플레이 장치.
  4. 서로 나란한 스캔 전극과 서스테인 전극이 배치되는 전면 기판;
    상기 스캔 전극과 서스테인 전극에 교차하는 어드레스 전극이 배치되는 후면 기판; 및
    상기 전면 기판과 후면 기판 사이에 배치되며, 형광체 재질과 산화물 재질을 포함하고, 상기 산화물 재질의 입자는 형광체 층 표면에서 상기 형광체 재질의 입자들 사이에 배치되는 형광체 층을 포함하고,
    적어도 하나의 서브필드의 초기화를 위한 리셋 기간에서 상기 스캔 전극에는 전압이 점진적으로 상승하는 상승 램프 신호를 포함하는 리셋 신호가 공급되고,
    적어도 하나의 서브필드의 상기 리셋 기간에서 상기 스캔 전극에는 상기 상승 램프 신호와 전압이 점진적으로 하강하는 하강 램프 신호를 포함하는 리셋 신호가 공급되고,
    상기 리셋 기간 이후 어드레스 기간에서는 상기 스캔 전극에 스캔 신호가 공급되고, 상기 어드레스 전극에는 상기 스캔 신호에 대응되게 데이터 신호가 공급되고, 상기 데이터 신호의 전압의 크기는 상기 스캔 신호의 최저 전압과 상기 하강 램프 신호의 최저 전압간의 전압 차이의 0.5배 이상 6배 이하인 플라즈마 디스플레이 장치.
  5. 제 2 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 산화물 재질은 산화마그네슘 재질(MgO) 재질, 산화아연(ZnO) 재질, 산화실리콘(SiO2) 재질, 산화티탄(TiO2) 재질, 산화이트륨(Y2O3) 재질, 산화알루미늄(Al2O3) 재질, 산화란타늄(La2O3) 재질, 산화철 재질, 산화유로퓸(EuO) 재질 또는 산화코발트 재질 중 적어도 하나인 플라즈마 디스플레이 장치.
  6. 제 2 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 산화물 재질의 입자의 크기는 상기 형광체 재질의 입자의 크기의 0.05배 이상 0.25배 이하인 플라즈마 디스플레이 장치.
  7. 제 2 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 산화물 재질의 입자의 크기는 20nm이상 3000nm이하인 플라즈마 디스플레이 장치.
  8. 제 2 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 상승 램프 신호의 기울기는 10V/㎲이상 50V/㎲이하인 플라즈마 디스플레이 장치.
  9. 제 2 항 내지 제 4 항 중 어느 한 항에 있어서,
    적어도 하나의 서브필드의 상기 리셋 기간에서 상기 스캔 전극에는 상기 상승 램프 신호와 전압이 점진적으로 하강하는 하강 램프 신호를 포함하는 리셋 신호가 공급되는 플라즈마 디스플레이 장치.
  10. 제 2 항 내지 제 4 항 중 어느 한 항에 있어서,
    적어도 하나의 서브필드의 상기 리셋 기간에서 상기 스캔 전극에는 상기 상승 램프 신호가 생략되고, 전압이 점진적으로 하강하는 하강 램프 신호를 포함하는 리셋 신호가 공급되는 플라즈마 디스플레이 장치.
  11. 제 2 항 내지 제 4 항 중 어느 한 항에 있어서,
    적어도 하나의 서브필드의 상기 리셋 기간에서 상기 스캔 전극에 공급되는 상기 상승 램프 신호의 피크(peak) 전압은 다른 서브필드의 상승 램프 신호의 피크 전압과 다른 플라즈마 디스플레이 장치.
  12. 제 2 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 리셋 기간 이후의 어드레스 기간에서 상기 스캔 전극에는 스캔 신호가 공급되고, 적어도 하나의 서브필드의 어드레스 기간에서 상기 스캔 전극으로 공급되는 스캔 신호의 펄스폭은 다른 서브필드의 스캔 신호의 펄스폭과 다른 플라즈마 디스플레이 장치.
  13. 제 2 항 내지 제 4 항 중 어느 한 항에 있어서,
    적어도 하나의 서브필드의 상기 리셋 기간 이후의 서스테인 기간에서는 상기 스캔 전극 또는 서스테인 전극 중 적어도 하나에 복수의 서스테인 신호가 공급되고, 상기 복수의 서스테인 신호 중 가장 먼저 공급되는 서스테인 신호의 펄스폭이 다른 서스테인 신호의 펄스폭보다 큰 플라즈마 디스플레이 장치.
KR1020070022302A 2007-03-02 2007-03-07 플라즈마 디스플레이 장치 KR100862570B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020070022302A KR100862570B1 (ko) 2007-03-07 2007-03-07 플라즈마 디스플레이 장치
CN2007800018037A CN101405827B (zh) 2007-03-02 2007-09-19 等离子体显示面板及其驱动和制造方法
EP07808350A EP2054912A4 (en) 2007-03-02 2007-09-19 PLASMA DISPLAY BOARD AND MANUFACTURING AND OPERATING METHOD
PCT/KR2007/004566 WO2008108522A1 (en) 2007-03-02 2007-09-19 Plasma display panel and a method of driving and manufacturing the same
US11/859,189 US20080211404A1 (en) 2007-03-02 2007-09-21 Plasma display panel, and method of driving and manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070022302A KR100862570B1 (ko) 2007-03-07 2007-03-07 플라즈마 디스플레이 장치

Publications (1)

Publication Number Publication Date
KR100862570B1 true KR100862570B1 (ko) 2008-10-09

Family

ID=40153062

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070022302A KR100862570B1 (ko) 2007-03-02 2007-03-07 플라즈마 디스플레이 장치

Country Status (1)

Country Link
KR (1) KR100862570B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10214057A (ja) * 1997-01-30 1998-08-11 Pioneer Electron Corp プラズマディスプレイパネルの駆動方法
KR20020092572A (ko) * 2001-06-04 2002-12-12 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법
KR20040007618A (ko) * 2001-05-30 2004-01-24 마츠시타 덴끼 산교 가부시키가이샤 플라즈마 디스플레이 패널 표시장치와 그 구동방법
KR20050114075A (ko) * 2004-05-31 2005-12-05 삼성에스디아이 주식회사 플라즈마 디스플레이 패널
KR20060054882A (ko) * 2004-11-16 2006-05-23 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10214057A (ja) * 1997-01-30 1998-08-11 Pioneer Electron Corp プラズマディスプレイパネルの駆動方法
KR20040007618A (ko) * 2001-05-30 2004-01-24 마츠시타 덴끼 산교 가부시키가이샤 플라즈마 디스플레이 패널 표시장치와 그 구동방법
KR20020092572A (ko) * 2001-06-04 2002-12-12 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법
KR20050114075A (ko) * 2004-05-31 2005-12-05 삼성에스디아이 주식회사 플라즈마 디스플레이 패널
KR20060054882A (ko) * 2004-11-16 2006-05-23 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법

Similar Documents

Publication Publication Date Title
JP4146247B2 (ja) プラズマディスプレイパネルの駆動方法
KR100705277B1 (ko) 플라즈마 디스플레이 장치 및 플라즈마 디스플레이 패널의구동 방법
KR20090046022A (ko) 플라즈마 디스플레이 장치
KR100645783B1 (ko) 플라즈마 표시장치 및 그 구동방법
KR100862570B1 (ko) 플라즈마 디스플레이 장치
US20070085773A1 (en) Plasma display apparatus
KR100862569B1 (ko) 플라즈마 디스플레이 장치
KR100775383B1 (ko) 플라즈마 디스플레이 장치
KR20090041508A (ko) 플라즈마 디스플레이 패널 및 그를 포함하는 플라즈마디스플레이 장치
KR20090039913A (ko) 플라즈마 디스플레이 장치
US7876054B2 (en) Plasma display apparatus
KR100625533B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100625580B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100625537B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR20080080848A (ko) 플라즈마 디스플레이 패널
KR20090036881A (ko) 플라즈마 디스플레이 장치
KR20090043311A (ko) 플라즈마 디스플레이 장치
KR100646184B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100811549B1 (ko) 플라즈마 디스플레이 장치
KR100634695B1 (ko) 플라즈마 디스플레이 패널의 구동 장치 및 방법
KR100625539B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR20080049948A (ko) 플라즈마 디스플레이 패널
US20080211404A1 (en) Plasma display panel, and method of driving and manufacturing the same
KR20080043674A (ko) 플라즈마 디스플레이 장치
KR20090070968A (ko) 플라즈마 디스플레이 패널의 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120926

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130924

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee