KR100625580B1 - 플라즈마 디스플레이 패널의 구동방법 - Google Patents

플라즈마 디스플레이 패널의 구동방법 Download PDF

Info

Publication number
KR100625580B1
KR100625580B1 KR1020040071463A KR20040071463A KR100625580B1 KR 100625580 B1 KR100625580 B1 KR 100625580B1 KR 1020040071463 A KR1020040071463 A KR 1020040071463A KR 20040071463 A KR20040071463 A KR 20040071463A KR 100625580 B1 KR100625580 B1 KR 100625580B1
Authority
KR
South Korea
Prior art keywords
electrode
voltage
discharge
falling
driving
Prior art date
Application number
KR1020040071463A
Other languages
English (en)
Other versions
KR20060022591A (ko
Inventor
김외동
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020040071463A priority Critical patent/KR100625580B1/ko
Priority to US11/218,556 priority patent/US7705804B2/en
Publication of KR20060022591A publication Critical patent/KR20060022591A/ko
Application granted granted Critical
Publication of KR100625580B1 publication Critical patent/KR100625580B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/292—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
    • G09G3/2927—Details of initialising
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0238—Improving the black level

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 플라즈마 디스플레이 패널(Plasma Display Panel)의 구동방법에 관한 것으로서, 보다 상세하게는 리셋 구간에 Y전극으로 세 단계의 램프(Ramp) 파형을 인가하고, 이에 대응되는 파형을 Z전극에 인가하여 2번의 면방전과 1번의 대향방전을 발생시킴으로써, 방전셀 내의 벽전하의 분포를 고르게 하여 구동마진을 확보하고, 이에 따라 어드레스(Address)방전에 따른 지터(Jitter) 특성을 개선할 수 있는 플라즈마 디스플레이 패널의 구동방법에 관한 것이다.
이를 위한 본 발명은, 리셋 구간, 어드레스 구간 및 서스테인 구간에 X전극, Y전극 및 Z전극에 전압이 인가되는 적어도 하나 이상의 서브필드의 조합에 의하여 화상을 표현하는 플라즈마 디스플레이 패널의 구동방법에 있어서, 리셋 구간에서는 2회의 면방전과 1회의 대향방전으로 방전셀 내의 벽전하의 분포를 고르게 하는 것을 특징으로 한다.
플라즈마 디스플레이 패널, 어드레스 방전, 지터 특성, 구동방법, 리셋 구간, 서브필드, 구동파형

Description

플라즈마 디스플레이 패널의 구동방법{Driving Method for Plasma Display Panel}
도 1은 종래 3전극 교류 면방전형 플라즈마 디스플레이 패널의 구조를 나타낸 사시도.
도 2는 종래 플라즈마 디스플레이 패널의 화상 계조를 표현하는 방법을 나타낸 도.
도 3은 종래 플라즈마 디스플레이 패널의 구동방법에 따른 구동파형을 나타낸 도.
도 4는 종래 플라즈마 디스플레이 패널의 구동방법에 따른 또 다른 구동파형을 나타낸 도.
도 5는 본 발명의 플라즈마 디스플레이 패널의 구동방법에 따른 구동파형을 나타낸 도.
도 6은 도 5의 제 1 서브필드를 제외한 나머지 서브필드에서의 구동파형을 보다 상세히 나타낸 확대도.
도 7a 내지 도 7d는 본 발명의 플라즈마 디스플레이 패널의 구동방법에 따른 구동파형의 의한 방전셀 내에서의 벽전하의 분포를 개념적으로 나타낸 도.
<도면의 주요 부분에 대한 부호의 설명>
10 : 상부기판 11 : 스캔 전극
12 : 서스테인 전극 13a, 13b : 유전체 층
14 : 보호막 20: 하부기판
21 : 격벽 22: 어드레스 전극
23 : 형광체층
본 발명은 플라즈마 디스플레이 패널 구동방법에 관한 것으로, 더욱 상세하게는 리셋(Reset) 구간의 구동파형을 개선하여 구동 마진을 향상시키는 플라즈마 디스플레이 패널의 구동방법에 관한 것이다.
일반적으로 플라즈마 디스플레이 패널(Plasma Display Panel)은 He+Xe 또는 Ne+Xe 불활성 혼합가스의 방전시 발생하는 147nm의 자외선에 의해 형광체를 발광시킴으로써 문자 또는 그래픽을 포함한 화상을 표시하게 된다.
도 1은 종래 3전극 교류 면방전형 플라즈마 디스플레이 패널의 구조를 나타낸 사시도이다. 도시된 바와 같이 3전극 교류 면방전형 PDP는 상부기판(10) 상에 형성되어진 스캔 전극(11, 이하 'Y전극'이라 약칭한다) 및 서스테인 전극(12, 이하 'Z전극'이라 약칭한다)과, 하부기판(20) 상에 형성되어진 어드레스 전극(22, 이하 'X전극'이라 약칭한다)을 구비한다. Y전극(11)과 Z전극(12) 각각은 투명전극, 예컨대 인듐틴 옥사이드(Indium-Tin-Oxide : ITO,11a,12a)로 형성된다. Y전극(11)과 Z 전극(12) 각각에는 저항을 줄이기 위한 버스전극(11b,12b)이 형성된다. Y전극(11)과 Z전극(12)이 형성된 상부기판(10)에는 상부 유전체 층(13a)과 보호막(14)이 적층된다. 상부 유전체 층(13a)에는 플라즈마 방전시 발생된 벽전하가 축적된다. 보호막(14)은 플라즈마 방전시 발생된 스퍼터링에 의한 상부 유전체 층(13a)의 손상을 방지함과 아울러 2차 전자의 방출 효율을 높이게 된다. 보호막(14)으로는 통상 산화마그네슘(MgO)이 이용된다.
한편, X전극(22)이 형성된 하부기판(20) 상에는 하부 유전체 층(13b), 격벽(21)이 형성되며, 하부 유전체 층(13b)과 격벽(21)의 표면에는 형광체 층(23)이 도포된다. X전극(22)은 Y전극(11) 및 Z전극(12)과 교차되는 방향으로 형성된다. 격벽(21)은 X전극(22)과 나란하게 형성되어 방전에 의해 생성된 자외선 및 가시광이 인접한 방전셀에 누설되는 것을 방지한다. 형광체층(23)은 플라즈마 방전시 발생된 자외선에 의해 여기되어 적색, 녹색 또는 청색 중 어느 하나의 가시광선을 발생하게 된다. 상, 하부기판(10, 20)과 격벽(21) 사이에 마련된 방전셀의 방전공간에는 방전을 위한 He+Xe 또는 Ne+Xe 등의 불활성 혼합가스가 주입된다. 이와 같은 구조를 갖는 종래 플라즈마 디스플레이 패널의 화상 계조를 표현하는 방법을 살펴보면 다음 도 2와 같다.
도 2는 종래 플라즈마 디스플레이 패널의 화상 계조를 표현하는 방법을 나타낸 도면이다. 도시된 바와 같이, 플라즈마 디스플레이 패널의 화상 계조는 한 프레임을 발광횟수가 다른 여러 서브필드로 나누어 구동하고 있다. 각 서브필드는 방전을 균일하게 일으키기 위한 리셋 구간, 방전 셀을 선택하기 위한 어드레스 구간 및 방전횟수에 따라 계조를 구현하는 서스테인 구간으로 나뉘어 진다. 예를 들어, 256 계조로 화상을 표시하고자 하는 경우에 1/60 초에 해당하는 프레임 구간(16.67ms)은 8개의 서브필드들로 나누어지게 된다. 아울러, 8개의 서브 필드들 각각은 어드레스 구간과 서스테인 구간으로 다시 나누어지게 된다. 여기서, 각 서브필드의 리셋 구간 및 어드레스 구간은 각 서브필드마다 동일한 반면에 서스테인 구간은 각 서브필드에서 2n (n = 0,1,2,3,4,5,6,7)의 비율로 증가된다. 이와 같은 플라즈마 디스플레이 패널의 구동방법에 따른 구동파형을 살펴보면 다음 도 3과 같다.
도 3은 종래 플라즈마 디스플레이 패널의 구동방법에 따른 구동파형을 나타낸 도면이다. 도시된 바와 같이 플라즈마 디스플레이 패널은 전 화면을 초기화시키기 위한 리셋 구간, 방전할 셀을 선택하기 위한 어드레스 구간, 선택된 셀의 방전을 유지시키기 위한 서스테인 구간 및 방전된 셀 내의 벽전하를 소거하기 위한 소거구간으로 나뉘어 구동된다.
리셋 구간에 있어서, 셋업 구간에는 모든 Y전극(스캔 전극)들에 상승 램프파형(Ramp-up)이 동시에 인가된다. 이 상승 램프파형에 의해 전화면의 셀들 내에는 방전이 일어난다. 이 셋업 방전에 의해 X전극(어드레스 전극)과 Z전극(서스테인 전극)상에는 정극성 벽전하가 쌓이게 되며, Y전극 상에는 부극성의 벽전하가 쌓이게 된다. 셋 다운기간에는 상승 램프파형이 공급된 후, 상승 램프파형의 피크전압보다 낮은 정극성 전압에서 떨어지기 시작하여 그라운드(GND)레벨 전압 이하의 특정 전압레벨까지 떨어지는 하강 램프파형(Ramp-down)이 셀들 내에 미약한 소거방전을 일으킴으로써 과도하게 형성된 벽 전하를 충분히 소거시키게 된다. 이 셋다운방전에 의해 어드레스 방전이 안정되게 일어날 수 있을 정도의 벽전하가 셀들 내에 균일하게 잔류된다.
어드레스 구간에는 부극성 스캔 펄스(Scan)가 Y전극들에 순차적으로 인가됨과 동시에 스캔 펄스에 동기되어 X전극에 정극성의 데이터펄스(data)가 인가된다. 이 스캔 펄스와 데이터 펄스의 전압 차와 초기화기간에 생성된 벽 전압이 더해지면서 데이터펄스가 인가되는 셀 내에는 어드레스 방전이 발생된다. 어드레스방전에 의해 선택된 셀들 내에는 서스테인 전압(Vs)이 인가될 때 방전이 일어날 수 있게 하는 정도의 벽전하가 형성된다. Z전극에는 셋다운 구간과 어드레스 구간 동안에 Y전극과의 전압차를 줄여 Y전극과의 오방전이 일어나지 않도록 정극성 전압(Vz)이 공급된다.
서스테인 구간에는 Y전극과 Z전극들에 교번적으로 서스테인 펄스(Sus)가 인가된다. 어드레스방전에 의해 선택된 셀은 셀 내의 벽 전압과 서스테인 펄스가 더해지면서 매 서스테인 펄스가 인가될 때 마다 Y전극과 Z전극 사이에 서스테인 방전 즉, 표시방전이 일어나게 된다.
서스테인 방전이 완료된 후, 소거 구간에서는 펄스폭과 전압레벨이 작은 소거 램프파형(Ramp-ers)의 전압이 Z전극에 공급되어 전화면의 셀들 내에 잔류하는 벽 전하를 소거시키게 된다.
이러한 종래의 구동파형이 적용되는 플라즈마 디스플레이 패널의 구동방법은, 구동 시 암(Black) 휘도가 상대적으로 높아 패널의 콘트라스트(Contrast)비를 악화시키는 문제점이 발생된다. 이러한 문제점을 해결하기 위하여 종래에는 다음과 같은 구동파형의 전압을 공급하여 콘트라스트를 개선하고자 하였는데 이를 살펴보면 도 4와 같다.
도 4는 종래 플라즈마 디스플레이 패널의 구동방법에 따른 또 다른 구동파형을 나타낸 도면이다. 도 4를 살펴보면, 종래 플라즈마 디스플레이 패널의 구동방법에 따른 또 다른 구동파형은 궁극적으로는 소거 구간에서 소거펄스가 공급되지 않는다. 즉, 첫번째 서브필드의 리셋구간에서 공급되는 파형은 도 3의 종래 리셋 구간에서 공급되는 파형과 동일하다. 다만, 첫 번째 서브필드를 제외한 나머지 리셋구간에서 공급되는 파형은 상승 램프파형이 아닌 정현파형이 소정치까지 상승하였다가 상기 정현파형의 피크전압보다 낮은 정극성 전압에서 떨어지기 시작하여 하강 램프파형으로 그라운드(GND)레벨 전압 이하의 특정 전압레벨까지 떨어지는 파형이다.
이와 같은 구동파형은 종래 각 방전 셀의 벽전하의 분포를 균일화시키기 위하여 소거구간에서 소거펄스를 Z전극에 인가하지 않아도 이전 서스테인 구간에서 방전유지된 셀 내의 벽전하가 충분히 소거되고, 이 때, 서스테인 구간에서 방전에 참여하지 않은 셀의 벽전하는 그대로 유지시키게 되어 전체 방전셀 내의 벽전하의 분포는 균일하게 이루어진다.
따라서 플라즈마 디스플레이 패널 구동시 리셋구간에서의 방전에 따른 암휘도가 개선되어 콘트라스트(Contrast)특성이 향상하게 된다.
한편, 최근에는 플라즈마 디스플레이 패널의 방전 효율을 증가시키기 위해 방전셀 내의 크세논(Xe)의 함량비 더욱 높이고 있다. 이러한 경우에 종래의 플라즈 마 디스플레이 패널의 구동방법에 따른 구동파형을 적용하게 되면 Y전극과 Z전극 사이의 방전에 대한 X전극의 간섭을 증가시켜 방전시 리셋 전압을 상승시키게 되고, 결과적으로 이러한 구동파형을 대화면에 적용하는 경우에는 패널의 구동마진이 악화되는 문제점이 있다. 이에 덧붙여서 지터(Jitter)특성이 악화되고 서스테인 구간에서 서스테인 방전이 불안정하게 되는 문제점이 있다.
전술한 문제점을 해결하기 위하여 본 발명은 방전셀 내에 충진되는 크세논(Xe)의 함량비가 증가하더라도, 방전시 리셋 전압의 상승을 억제하여 패널의 구동마진을 개선하는데 그 목적이 있다.
본 발명의 다른 목적은 어드레스 방전을 안정시켜 지터(Jitter)특성을 개선하는데 있다.
이러한 목적을 달성하기 위하여 본 발명은, 리셋 구간, 어드레스 구간 및 서스테인 구간에 X전극, Y전극 및 Z전극에 전압이 인가되는 적어도 하나 이상의 서브필드의 조합에 의하여 화상을 표현하는 플라즈마 디스플레이 패널의 구동방법에 있어서, 상기 서브필드 중 적어도 어느 하나의 서브필드의 리셋 구간은 상기 Y전극에 상승램프가 인가되어 상기 Y전극과 상기 Z전극 간에 면방전을 발생시키는 제 1 단계, 상기 Y전극에 소정 전압치부터 하강하는 제 1 하강램프가 인가되어 상기 Y전극과 상기 Z전극 간에 면방전을 발생시키는 제 2 단계 및 상기 Y전극에 그라운드 레벨의 전압으로 유지되다 소정 시점 이후부터 하강하는 제 2 하강램프가 인가되어 상기 Y전극과 상기 X전극 간에 대향방전을 발생시키는 제 3 단계를 포함한다.
상기 서브필드 중 제 1 서브필드의 리셋 구간은 상기 Y전극에 상승램프가 인가되고 상기 Z전극에는 그라운드(GND)레벨의 전압이 인가되어 방전되는 제 1 단계와 상기 제 1 단계 이후, 상기 Y전극에 소정 전압치부터 하강하는 제 1 하강램프가 인가되고 상기 Z전극에는 서스테인 전압(Vs)이 인가되어 방전되는 제 2 단계와, 상기 제 2 단계 이후, 상기 Y전극에 그라운드 레벨의 전압으로 유지되다 소정 시점 이후부터 하강하는 제 2 하강램프가 인가되고 상기 Z전극에는 상기 서스테인 전압(Vs)이하의 전압이 인가되어 방전되는 제 3 단계를 포함하는 것을 특징으로 한다.
상기 제 2 단계에서 Y전극에 인가되는 제 1 하강램프의 최저값은 음의 전압인 것을 특징으로 한다.
상기 제 3 단계에서 Y전극에 인가되는 제 2 하강램프의 최저값은 상기 제 2 단계에서 공급된 제 1 하강램프의 최저값보다 더 낮은 음의 전압인 것을 특징으로 한다.
상기 제 3 단계에서 상기 Z전극에 인가되는 서스테인 전압(Vs)이하의 전압은 그라운드(GND)레벨의 전압을 포함하는 것을 특징으로 한다.
상기 서브필드 중 제 1 서브필드를 제외한 나머지 서브필드의 리셋 구간은 상기 Y전극에 제 1 서브필드의 리셋 구간에서의 상승램프보다 작은 크기를 갖는 상승램프가 인가되고 상기 Z전극에는 그라운드(GND)레벨의 전압이 인가되어 방전되는 제 1 단계와, 상기 제 1 단계 이후, 상기 Y전극에 소정 전압치부터 하강하는 제 1 하강램프가 인가되고 상기 Z전극에는 서스테인 전압(Vs)이하의 전압이 인가되어 방전되는 제 2 단계와, 상기 제 2 단계 이후, 상기 Y전극에는 상기 제 2 단계에서 인가된 제 1 하강램프의 최저값에서부터 하강하는 제 2 하강램프가 인가되고, 상기 Z전극에는 상기 서스테인 전압(Vs)이하의 전압이 인가되어 방전되는 제 3 단계를 포함하는 것을 특징으로 한다.
상기 제 2 단계에서 Y전극에 인가되는 제 1 하강램프의 최저값은 음의 전압인 것을 특징으로 한다.
상기 제 3 단계에서 Y전극에 인가되는 제 2 하강램프의 최저값은 상기 제 2 단계에서 공급된 제 1 하강램프의 최저값보다 더 낮은 음의 전압인 것을 특징으로 한다.
상기 제 3 단계에서 상기 Z전극에 인가되는 서스테인 전압(Vs)이하의 전압은 그라운드(GND)레벨의 전압을 포함하는 것을 특징으로 한다.
이하, 본 발명의 플라즈마 디스플레이 패널의 구동방법을 첨부된 도면을 참조하여 상세히 설명한다.
도 5는 본 발명의 플라즈마 디스플레이 패널 구동방법에 따른 구동파형을 나타낸 도면이다. 먼저, 본 발명에 따른 플라즈마 디스플레이 패널의 구동방법은 전 화면을 초기화시키기 위한 리셋 구간, 방전할 셀을 선택하기 위한 어드레스 구간, 선택된 셀의 방전을 유지시키기 위한 서스테인 구간에 소정의 구동파형을 공급하여 구동된다.
이에 따른 본 발명의 플라즈마 디스플레이 패널 구동파형은 도시된 바와 같이, Y(스캔)전극에는 서브필드의 리셋 구간 중 셋업(Set Up : SU)구간에 상승램프(Ramp-up) 파형의 전압이 공급되고, 셋다운(Set Down : SD) 기간에 제 1, 제 2 의 하강램프(Ramp-Down) 파형이 공급된다.
셋업구간에 공급된 상승램프 파형은 Y전극과 Z전극 간에 면방전을 일으키고, 셋다운구간에 먼저 공급된 제 1 하강램프 파형 역시 Y전극과 Z전극간에 면방전을 일으키며, 이 후 공급된 제 2 하강램프 파형은 Y전극과 X전극간에 대향방전을 일으켜 어드레스 방전단계 전에 전체 방전셀 내의 벽전하의 분포를 균일하게 한다.
더욱 자세하게는 본 발명의 플라즈마 디스플레이 패널의 구동방법에 따른 제 1 서브필드의 리셋 구간 중 제 1 셋업 구간(SU1)에는 모든 Y전극(Y1 내지 Yn)들에 제 1 상승 램프파형(Ramp-up)이 동시에 인가되고, Z전극에는 그라운드(GND)레벨의 전압이 인가되어 제 1 셋업 구간(SU1) 동안 유지된다. 이때, 제 1 상승 램프파형에 의해 전화면의 셀들 내에는 Y전극과 Z전극 간에 제 1 면방전이 발생된다.
셋 다운 구간 역시 모든 Y전극(Y1 내지 Yn)들에 제 1, 제 2 하강램프 파형이 공급된다. 제 1 하강램프 파형은 제 1 상승 램프파형의 피크전압(V1)보다 낮은 정극성 전압에서 하강하기 시작하여 그라운드(GND)레벨 이하의 특정 전압레벨(-V2)까지 하강한다. 이 때, 제 1 하강램프의 특정 전압 레벨(-V2)인 최저 전압값은 Y전극과 Z전극간에 충분한 면방전이 발생할 수 있도록 음의 전압값을 갖는 것이 바람직하다. 또한, Z전극에는 소정의 전압이 인가되어 제 1 하강 램프의 전압이 공급되는 제 1 셋다운 구간(SD1) 동안 유지되어 Y전극과 Z전극 간에 미약한 제 2 면방전이 발생되고, 이에 따라 셀 내에는 과도하게 형성된 벽 전하를 일정 부분 소거시키게 된다. 여기서 Z전극에 인가되는 소정 전압은 Y전극과 Z전극 간의 충분한 전위차를 두어 면방전을 일으키기 위한 서스테인 전압(Vs)이 바람직하다.
제 2 하강램프 파형은 제 1 하강 램프파형의 끝단, 즉 특정 전압 레벨(-V2)에서 그라운드(GND)레벨까지 급 상승하였다가 소정 시간동안 그라운드(GND)레벨을 유지하고 다시 그라운드(GND)레벨 이하의 특정 전압레벨(-V2)보다 작은 크기의 전압(-V3)까지 하강한다. 이때, Z전극에는 제 1 하강램프 파형이 인가되는 제 1 셋다운 구간 동안 인가되었던 소정 전압보다 더 작은 크기의 전압이 인가되어 셀들 내에 Y전극과 X전극간에 대향방전이 발생된다. 이에 따라 방전셀 내의 벽전하가 대부분 소거되어 방전셀 내의 벽전하의 분포가 고르게 되므로 이 후 어드레스 기간에서 안정적인 어드레스 방전을 가능하게 한다. 여기서 Z전극에 인가되는 전압은 그라운드(GND) 레벨의 전압이거나 혹은 소정의 정극성 전압(Vz)이어도 관계없다.
한편, 상술한 바와 같이, 제 1 하강램프 파형이 끝나고 제 2 하강램프 파형이 인가되는 시점에서 Y전극에 인가되는 전압을 그라운드(GND) 레벨로 급격히 상승시킨 후에 제 2 하강램프 파형을 공급하는 이유는, Z전극에 인가되는 전압의 급강하와 더불어 Y전극에 인가되는 전압을 계속해서 강하시키는 경우에 Y전극과 Z전극간의 커플링(Coupling)에 의한 Y전극 전압의 순간적인 강하가 발생되기 때문이 이를 방지하기 위함이다.
본 발명에 따른 제 1 서브필드를 제외한 나머지 서브필드의 리셋 구간에 있어서, 제 1′ 셋업 구간(SU1′)에는 모든 Y전극(Y1 내지 Yn)들에 제 1 서브필드에서의 제 1 상승 램프파형보다 작은 크기를 갖는 제 1′ 상승 램프파형(Ramp-up)이 동시에 인가되고, Z전극에는 그라운드(GND)레벨의 전압이 인가되어 제 1′ 셋업 구간(SU1′) 동안 유지된다. 이때, 제 1′ 상승 램프파형에 의해 전화면의 셀들 내에는 Y전극과 Z전극 간에 제 1′ 면방전이 발생된다. 여기서, 제 1′ 상승 램프파형의 피크전압을 서스테인 전압(Vs) 이상으로 설정하여 이전 서브필드에서 선택된 셀 내부의 벽전하가 충분히 소거되도록 하는 것이 바람직하다. 또한, 1′ 상승 램프파형의 기울기를 조절하여 이전 서브필드에서 선택된 셀 내부의 벽전하가 충분히 소거되도록 조절하는 것도 가능하다.
제 1 서브필드를 제외한 나머지 서브필드의 셋다운 구간 역시 모든 Y전극(Y1 내지 Yn)들에 제 1′, 제 2′ 하강램프 파형이 공급된다. 제 1′ 하강램프 파형은 그라운드(GND)레벨에서 하강하기 시작하여 그라운드(GND)레벨 이하의 특정 전압레벨(-V2)까지 하강한다. 이 때, 제 1′ 하강램프의 특정 전압레벨(-V2)인 최저 전압값은 Y전극과 Z전극간에 충분한 면방전이 발생할 수 있도록 음의 전압값을 갖는 것이 바람직하다. 또한, Z전극에는 소정의 전압이 인가되고 그 인가된 전압은 제 1′ 하강램프이 공급되는 제 1′ 셋다운 구간(SD1′) 동안 유지되어 Y전극과 Z전극 간에 미약한 제 2′ 면방전이 발생되고, 이에 따라 셀 내에 과도하게 형성된 벽 전하를 일정 부분 소거시키게 된다. 여기서 Z전극에 인가되는 소정 전압은 Y전극과 Z전극 간의 충분한 전위차를 두어 면방전을 일으키기 위한 그라운드(GND)레벨의 전압이거나 혹은, 소정 정극성 전압(Vz)이어도 관계없다.
제 2′ 하강램프 파형은 제 1′ 하강 램프파형의 끝단, 즉 제 1′ 하강램프 전압의 최저값, 즉 그라운드(GND)레벨 이하의 특정 전압레벨(-V2)에서부터 계속해서 하강하여 -V2보다 작은 크기의 전압(-V3)까지 하강한다. 이때 Z전극에는 소정의 전압이 인가되어 제 2′ 하강램프가 공급되는 제 2′ 셋다운 구간(SD2′) 동안 유지되어 Y전극과 X전극 간에 대향방전이 발생되고, 이에 따라 방전셀 내의 벽전하가 대부분 소거되어 방전셀 내의 벽전하의 분포가 고르게 되므로 안정적인 어드레스 방전을 가능하게 한다. 여기서 Z전극에 인가되는 전압은 그라운드(GND) 레벨의 전압이거나 혹은 소정의 정극성 전압(Vz)이어도 관계없다. 바람직하게는 제 2′ 하강램프가 공급되는 제 2′ 셋다운 구간(SD2′) 동안 Z전극으로 공급되는 전압은 제 1′ 하강램프가 공급되는 제 1′ 셋다운 구간(SD1′) 동안 Z전극으로 공급되는 전압과 동일한 것이다.
이러한, 본 발명에 따른 구동파형에서 제 1 서브필드를 제외한 나머지 서브필드에서의 구동파형을 보다 자세히 살펴보면 도 6과 같다.
도 6은 도 5의 제 1 서브필드를 제외한 나머지 서브필드에서의 구동파형을 보다 상세히 나타낸 확대도이다. 도 6을 살펴보면 제 1′ 셋업구간(SU1′) 동안 Y전극에 인가되는 전압은 피크값이 서스테인 전압(Vs) 보다 큰 제 1′ 상승 램프파형이고, 이러한 제 1′ 상승 램프파형의 끝단에서는 소정 시간동안 피크값을 유지하였다가 다시 그라운드(GND)레벨로 하강하고, 이후 음의 전압값을 가지는 -V3까지 하강하는 제 1′ 하강 램프파형 및 제 2′ 하강 램프파형이 Y전극에 인가되는 것을 확인할 수 있다. 또한 Z전극에는 제 1′ 셋업구간(SU1′) 이후에 서스테인 전압(Vs)보다 작은 전압, 예컨대 그라운드(GND)레벨의 전압 혹은 정극성 전압(Vz)을 일정하게 유지하는 전압이 인가되는 것을 확인할 수 있다.
이러한, 제 1 서브필드를 제외한 나머지 서브필드의 구동파형에 따른 방전셀 내의 벽전하의 분포를 도 7a 내지 도 7d와 결부시켜 살펴보면 다음과 같다.
도 7a 내지 도 7d는 본 발명의 플라즈마 디스플레이 패널 구동방법에 따른 구동파형에 의한 방전셀 내에서의 벽전하의 분포를 개념적으로 나타낸 도면이다. 먼저 도 7a를 살펴보면 제 1′ 셋업 구간 동안 Y전극에 피크값이 서스테인 전압(Vs) 보다 큰 전압값을 가지는 제 1′ 상승 램프파형이 인가되고, Z전극에 그라운드(GND)레벨의 전압이 인가되어 이에 따라 발생한 제 1′ 면방전에 의해 충분한 수의 벽전하가 방전셀 내에 형성된다.
도 7b를 살펴보면, 제 1′ 셋다운 구간동안 그라운드(GND)레벨에서 하강하기 시작하여 그라운드(GND)레벨 이하의 특정 전압레벨(-V2)까지 하강하는 제 1′하강 램프파형이 Y전극에 인가되고, Z전극에는 그라운드(GND)레벨의 전압 혹은 소정 정극성 전압(Vz)이 인가되어, 이에 따라 Y전극과 Z전극간에 발생한 제 2′ 면방전에 의해 방전셀 내의 벽전하가 일정 부분 소거된다.
도 7c를 살펴보면, Z전극에 도 7b와 같은 그라운드(GND)레벨의 전압 혹은 정극성 전압(Vz)이 일정하게 인가되는 상태에서, Y전극에 제 1′ 셋다운 구간의 제 1′ 하강 램프파형의 끝단, 즉 제 1′ 하강 램프파형의 최저값(-V2)에서부터 하강하기 시작하여 -V2보다 작은 크기의 전압값(-V3)까지 하강하는 제 2′ 하강 램프파형이 인가된다. 이에 따라 X전극과 Y전극의 벽전하에 의해 대향방전이 발생된다.
도 7d를 살펴보면 도 7c에서 발생한 대향방전에 의해 방전셀 내의 대부분의 벽전하가 소거되어 방전셀 내의 벽전하의 분포가 균일하게 된다. 즉, X전극방향에 위치하는 벽전하가 거의 소거된다.
이상에서 설명한 바와 같이, 본 발명은 리셋 구간에서 두번의 면방전과 한번의 대향방전을 차례로 발생시켜 방전셀 내의 벽전하의 분포를 고르게 한다. 따라서, 어드레스 방전을 안정시켜 어드레스 방전에 따른 지터(Jitter) 특성이 개선된 다.
이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다.
본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
이상에서 상세히 설명한 바와 같이, 본 발명의 플라즈마 디스플레이 패널의 구동방법은, 리셋 구간에 방전셀 내의 벽전하의 분포를 고르게 하여 어드레스 방전을 안정시켜 지터 특성을 개선하고, 구동마진이 개선되는 효과가 있다.

Claims (9)

  1. 리셋 구간, 어드레스 구간 및 서스테인 구간에 X전극, Y전극 및 Z전극에 전압이 인가되는 적어도 하나 이상의 서브필드의 조합에 의하여 화상을 표현하는 플라즈마 디스플레이 패널의 구동방법에 있어서,
    상기 서브필드 중 적어도 어느 하나의 서브필드의 리셋 구간은
    상기 Y전극에 상승램프가 인가되어 상기 Y전극과 상기 Z전극 간에 면방전을 발생시키는 제 1 단계;
    상기 Y전극에 소정 전압치부터 하강하는 제 1 하강램프가 인가되어 상기 Y전극과 상기 Z전극 간에 면방전을 발생시키는 제 2 단계; 및
    상기 Y전극에 그라운드 레벨의 전압으로 유지되다 소정 시점 이후부터 하강하는 제 2 하강램프가 인가되어 상기 Y전극과 상기 X전극 간에 대향방전을 발생시키는 제 3 단계
    를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  2. 상기 제 1 항에 있어서,
    상기 서브필드 중 제 1 서브필드의 리셋 구간은
    상기 Y전극에 상승램프가 인가되고 상기 Z전극에는 그라운드(GND)레벨의 전압이 인가되어 방전되는 제 1 단계;
    상기 제 1 단계 이후, 상기 Y전극에 소정 전압치부터 하강하는 제 1 하강램프가 인가되고 상기 Z전극에는 서스테인 전압(Vs)이 인가되어 방전되는 제 2 단계; 및
    상기 제 2 단계 이후, 상기 Y전극에 그라운드 레벨의 전압으로 유지되다 소정 시점 이후부터 하강하는 제 2 하강램프가 인가되고 상기 Z전극에는 상기 서스테인 전압(Vs)이하의 전압이 인가되어 방전되는 제 3 단계
    를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  3. 상기 제 2 항에 있어서,
    상기 제 2 단계에서 Y전극에 인가되는 제 1 하강램프의 최저값은 음의 전압인 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  4. 상기 제 2 항에 있어서,
    상기 제 3 단계에서 Y전극에 인가되는 제 2 하강램프의 최저값은 상기 제 2 단계에서 공급된 제 1 하강램프의 최저값보다 더 낮은 음의 전압인 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  5. 상기 제 2 항에 있어서,
    상기 제 3 단계에서 상기 Z전극에 인가되는 서스테인 전압(Vs)이하의 전압은 그라운드(GND)레벨의 전압을 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  6. 상기 제 1 항에 있어서,
    상기 서브필드 중 제 1 서브필드를 제외한 나머지 서브필드의 리셋 구간은
    상기 Y전극에 제 1 서브필드의 리셋 구간에서의 상승램프보다 작은 크기를 갖는 상승램프가 인가되고 상기 Z전극에는 그라운드(GND)레벨의 전압이 인가되어 방전되는 제 1 단계;
    상기 제 1 단계 이후, 상기 Y전극에 소정 전압치부터 하강하는 제 1 하강램프가 인가되고 상기 Z전극에는 서스테인 전압(Vs)이하의 전압이 인가되어 방전되는 제 2 단계; 및
    상기 제 2 단계 이후, 상기 Y전극에는 상기 제 2 단계에서 인가된 제 1 하강램프의 최저값에서부터 하강하는 제 2 하강램프가 인가되고, 상기 Z전극에는 상기 서스테인 전압(Vs)이하의 전압이 인가되어 방전되는 제 3 단계
    를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  7. 상기 제 6 항에 있어서,
    상기 제 2 단계에서 Y전극에 인가되는 제 1 하강램프의 최저값은 음의 전압인 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  8. 상기 제 6 항에 있어서,
    상기 제 3 단계에서 Y전극에 인가되는 제 2 하강램프의 최저값은 상기 제 2 단계에서 공급된 제 1 하강램프의 최저값보다 더 낮은 음의 전압인 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  9. 상기 제 6 항에 있어서,
    상기 제 3 단계에서 상기 Z전극에 인가되는 서스테인 전압(Vs)이하의 전압은 그라운드(GND)레벨의 전압을 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
KR1020040071463A 2004-09-07 2004-09-07 플라즈마 디스플레이 패널의 구동방법 KR100625580B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020040071463A KR100625580B1 (ko) 2004-09-07 2004-09-07 플라즈마 디스플레이 패널의 구동방법
US11/218,556 US7705804B2 (en) 2004-09-07 2005-09-06 Plasma display apparatus and driving method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040071463A KR100625580B1 (ko) 2004-09-07 2004-09-07 플라즈마 디스플레이 패널의 구동방법

Publications (2)

Publication Number Publication Date
KR20060022591A KR20060022591A (ko) 2006-03-10
KR100625580B1 true KR100625580B1 (ko) 2006-09-20

Family

ID=37129080

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040071463A KR100625580B1 (ko) 2004-09-07 2004-09-07 플라즈마 디스플레이 패널의 구동방법

Country Status (1)

Country Link
KR (1) KR100625580B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100705838B1 (ko) * 2005-08-11 2007-04-10 엘지전자 주식회사 플라즈마 디스플레이 장치 및 그의 구동 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100705838B1 (ko) * 2005-08-11 2007-04-10 엘지전자 주식회사 플라즈마 디스플레이 장치 및 그의 구동 방법

Also Published As

Publication number Publication date
KR20060022591A (ko) 2006-03-10

Similar Documents

Publication Publication Date Title
KR100604275B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100646187B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100726640B1 (ko) 플라즈마 디스플레이 장치 및 그의 구동 방법
KR100524309B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100489276B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100569258B1 (ko) 플라즈마 디스플레이 패널 구동장치 및 구동방법
KR100517472B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100625580B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100549669B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100647776B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100634689B1 (ko) 플라즈마 디스플레이 패널 및 구동방법
KR100705812B1 (ko) 플라즈마 디스플레이 패널의 네거티브 서스테인 구동 방법
JP2005196195A (ja) プラズマディスプレイパネルの駆動方法
KR100577765B1 (ko) 플라즈마 디스플레이 패널 구동방법
KR100625537B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100625539B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100646184B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100482344B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100587678B1 (ko) 플라즈마 디스플레이 패널 구동장치
KR100475158B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100705840B1 (ko) 플라즈마 디스플레이 패널의 네거티브 서스테인 구동 방법
KR20060086775A (ko) 플라즈마 디스플레이 패널의 구동방법
KR100612505B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100585528B1 (ko) 플라즈마 디스플레이 패널 구동방법
KR100508237B1 (ko) 플라즈마 디스플레이 패널의 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100630

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee