KR100482344B1 - 플라즈마 디스플레이 패널의 구동방법 - Google Patents

플라즈마 디스플레이 패널의 구동방법 Download PDF

Info

Publication number
KR100482344B1
KR100482344B1 KR10-2002-0065215A KR20020065215A KR100482344B1 KR 100482344 B1 KR100482344 B1 KR 100482344B1 KR 20020065215 A KR20020065215 A KR 20020065215A KR 100482344 B1 KR100482344 B1 KR 100482344B1
Authority
KR
South Korea
Prior art keywords
voltage
sustain
period
discharge
electrode
Prior art date
Application number
KR10-2002-0065215A
Other languages
English (en)
Other versions
KR20040036257A (ko
Inventor
김외동
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR10-2002-0065215A priority Critical patent/KR100482344B1/ko
Publication of KR20040036257A publication Critical patent/KR20040036257A/ko
Application granted granted Critical
Publication of KR100482344B1 publication Critical patent/KR100482344B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/292—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
    • G09G3/2927—Details of initialising
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance

Abstract

본 발명은 암실콘트라스트를 향상시킴과 아울러 어드레스 기간을 단축시킬 수 있도록 한 플라즈마 디스플레이 패널의 구동방법에 관한 것이다.
본 발명의 플라즈마 디스플레이 패널의 구동방법은 한 프레임에 포함되는 다수의 서브필드 중 적어도 하나 이상의 서브필드의 셋업기간에 이전 서브필드의 서스테인 방전을 소거함과 동시에 벽전하를 형성하는 단계와, 셋업기간 이후의 셋다운기간에 셋업방전에 의해 형성된 벽전하 중 일부를 소거하여 어드레스 방전에 필요한 벽전하를 균일하게 잔류시키는 단계를 포함한다.

Description

플라즈마 디스플레이 패널의 구동방법{METHOD FOR DRIVING PLASMA DISPLAY PANEL}
본 발명은 플라즈마 디스플레이 패널의 구동방법에 관한 것으로 특히, 암실콘트라스트를 향상시킴과 아울러 어드레스 기간을 단축시킬 수 있도록 한 플라즈마 디스플레이 패널의 구동방법에 관한 것이다.
플라즈마 디스플레이 패널(Plasma Display Panel : 이하 "PDP"라 함)은 He+Xe 또는 Ne+Xe 불활성 혼합가스의 방전시 발생하는 147nm의 자외선에 의해 형광체를 발광시킴으로써 문자 또는 그래픽을 포함한 화상을 표시하게 된다. 이러한 PDP는 박막화와 대형화가 용이할 뿐만 아니라 최근의 기술 개발에 힘입어 크게 향상된 화질을 제공한다. 특히, 3전극 교류 면방전형 PDP는 방전시 표면에 벽전하가 축적되며 방전에 의해 발생되는 스퍼터링으로부터 전극들을 보호하기 때문에 저전압 구동과 장수명의 장점을 가진다.
도 1을 참조하면, 3전극 교류 면방전형 PDP의 방전셀은 상부기판(10) 상에 형성되어진 주사전극(Y) 및 유지전극(Z)과, 하부기판(18) 상에 형성되어진 어드레스전극(X)을 구비한다. 주사전극(Y)과 유지전극(Z) 각각은 투명전극(12Y,12Z)과, 투명전극(12Y,12Z)의 선폭보다 작은 선폭을 가지며 투명전극의 일측 가장자리에 형성되는 금속버스전극(13Y,13Z)을 포함한다.
투명전극(12Y,12Y)은 통상 인듐틴옥사이드(Indium-Tin-Oxide : ITO)로 상부기판(10) 상에 형성된다. 금속버스전극(13Y,13Z)은 통상 크롬(Cr) 등의 금속으로 투명전극(12Y,12Z) 상에 형성되어 저항이 높은 투명전극(12Y,12Z)에 의한 전압강하를 줄이는 역할을 한다. 주사전극(Y)과 유지전극(Z)이 나란하게 형성된 상부기판(10)에는 상부 유전체층(14)과 보호막(16)이 적층된다. 상부 유전체층(14)에는 플라즈마 방전시 발생된 벽전하가 축적된다. 보호막(16)은 플라즈마 방전시 발생된 스퍼터링에 의한 상부 유전체층(14)의 손상을 방지함과 아울러 2차 전자의 방출 효율을 높이게 된다. 보호막(16)으로는 통상 산화마그네슘(MgO)이 이용된다.
어드레스전극(X)이 형성된 하부기판(18) 상에는 하부 유전체층(22), 격벽(24)이 형성되며, 하부 유전체층(22)과 격벽(24) 표면에는 형광체층(26)이 도포된다. 어드레스전극(X)은 주사전극(Y) 및 유지전극(Z)과 교차되는 방향으로 형성된다. 격벽(24)은 스트라이프(Stripe) 또는 격자형 형태로 형성되어 방전에 의해 생성된 자외선 및 가시광이 인접한 방전셀에 누설되는 것을 방지한다. 형광체층(26)은 플라즈마 방전시 발생된 자외선에 의해 여기되어 적색, 녹색 또는 청색 중 어느 하나의 가시광선을 발생하게 된다. 상/하부기판(10,18)과 격벽(24) 사이에 마련된 방전공간에는 불활성 혼합가스가 주입된다.
PDP는 화상의 계조를 구현하기 위하여, 한 프레임을 발광횟수가 다른 여러 서브필드로 나누어 시분할 구동하게 된다. 각 서브필드는 전화면을 초기화시키기 위한 초기화기간과, 주사라인을 선택하고 선택된 주사라인에서 셀을 선택하기 위한 어드레스기간과, 방전횟수에 따라 계조를 구현하는 서스테인기간으로 나뉘어진다.
여기서, 초기화기간은 상승램프파형이 공급되는 셋업기간과 하강램프파형이 공급되는 셋다운 기간으로 나뉘어진다. 예를 들어, 256 계조로 화상을 표시하고자 하는 경우에 도 2와 같이 1/60 초에 해당하는 프레임 기간(16.67ms)은 8개의 서브필드들(SF1내지SF8)로 나누어지게 된다. 8개의 서브 필드들(SF1내지SF8) 각각은 전술한 바와 같이, 초기화기간, 어드레스기간과 서스테인기간으로 나누어지게 된다. 각 서브필드의 초기화기간과 어드레스 기간은 각 서브필드마다 동일한 반면에 서스테인 기간은 각 서브필드에서 2n(n=0,1,2,3,4,5,6,7)의 비율로 증가된다.
도 3은 두 개의 서브필드에 공급되는 PDP의 구동파형을 나타낸다.
도 3을 참조하면, PDP는 전화면을 초기화시키기 위한 초기화기간, 셀을 선택하기 위한 어드레스 기간 및 선택된 셀의 방전을 유지시키기 위한 서스테인기간으로 나누어 구동된다.
초기화기간에 있어서, 셋업기간에는 모든 주사전극들(Y)에 피크전압(Vp)까지 상승 램프파형(Ramp-up)이 동시에 인가된다. 이 상승 램프파형(Ramp-up)에 의해 전화면의 셀들 내에는 미약한 방전이 일어나게 되어 셀들 내에 벽전하가 생성된다. 셋다운기간에는 상승 램프파형(Ramp-up)이 공급된 후, 상승 램프파형(Ramp-up)의 피크전압보다 낮은 정극성 전압에서 떨어지는 하강 램프파형(Ramp-down)이 주사전극들(Y)에 동시에 인가된다. 하강 램프파형(Ramp-down)은 셀들 내에 미약한 소거방전을 일으킴으로써 셋업방전에 의해 생성된 벽전하 및 공간전하 중 불요전하를 소거시키게 되고 전화면의 셀들 내에 어드레스 방전에 필요한 벽전하를 균일하게 잔류시키게 된다.
어드레스기간에는 부극성 스캔펄스(scan)가 주사전극들(Y)에 순차적으로 인가됨과 동시에 어드레스전극들(X)에 정극성의 데이터펄스(data)가 인가된다. 이 스캔펄스(scan)와 데이터펄스(data)의 전압차와 초기화기간에 생성된 벽전압이 더해지면서 데이터펄스(data)가 인가되는 셀 내에는 어드레스 방전이 발생된다. 어드레스방전에 의해 선택된 셀들 내에는 벽전하가 생성된다.
한편, 셋다운기간과 어드레스기간 동안에 유지전극들(Z)에는 서스테인전압레벨(Vs)의 정극성 직류전압이 공급된다.
서스테인기간에는 주사전극들(Y)과 유지전극들(Z)에 교번적으로 서스테인펄스(sus)가 인가된다. 그러면 어드레스방전에 의해 선택된 셀은 셀 내의 벽전압과 서스테인펄스(sus)가 더해지면서 매 서스테인펄스(sus)가 인가될 때 마다 주사전극(Y)과 유지전극(Z) 사이에 면방전 형태로 서스테인방전이 일어나게 된다. 마지막으로, 서스테인방전이 완료된 후에는 펄스폭이 작은 소거 램프파형(erase)이 유지전극(Z)에 공급되어 셀 내의 벽전하를 소거시키게 된다.
이와 같이 구동되는 종래의 PDP의 리셋기간에는 어드레스 방전에 필요한 벽전하를 균일하게 잔류시켜야 한다. 아울러, 실험적으로 유지전극(Z)에 부극성의 벽전하들(대략 주사전극(Y)과 어드레스전극(X)의 중간전압)이 잔류될 때 어드레스 방전이 용이하게 발생되므로 유지전극(Z)에 부극성의 벽전하들을 잔류시켜야 한다. 하지만, 도 3에 도시된 종래의 PDP의 구동파형은 하강 램프파형(Ramp-down)이 기저전위(GND)까지 하강하기 때문에 유지전극(Z)에 충분한 부극성의 벽전하들이 잔류되지 못한다.
이와 같은 문제를 해결하기 위해 도 4와 같이 하강 램프파형(Ramp-down)을 부극성의 전압(-Vr)까지 하강하는 방법이 제안되었다. 하강 램프파형(Ramp-down)을 부극성의 전압(-Vr)까지 하강시키면 방전셀에서 충분한 소거가 이루어져 어드레스 방전이 용이하게 발생될 수 있다. 즉, 유지전극(Z)에 충분한 부극성 벽전하들을 잔류시킬 수 있다.
하지만, 이와 같은 종래의 구동파형의 공급방법에서는 상승 램프파형(Ramp-up) 공급시 다수의 미세 방전이 발생되고, 이 미세방전에 의하여 암실 콘트라스트비(dark-room contrast ratio) 가 저하되는 문제점이 있다. 이를 상세히 설명하면, 상승 램프파형(Ramp-up) 공급시 방전셀들에서는 주사전극(Y) 및 유지전극(Z) 간에 면방전, 주사전극(Y)과 어드레스전극(X) 간에 대향방전이 발생된다. 이중, 주사전극(Y) 및 유지전극(Z) 간의 면방전에서 발생되는 빛의 대부분은 화면 전면부에 위치한 관찰자 쪽으로 방출되기 때문에 암실 콘트라스트비가 저하되는 문제점이 있다.
따라서, 본 발명의 목적은 암실콘트라스트를 향상시킴과 아울러 어드레스 기간을 단축시킬 수 있도록 한 플라즈마 디스플레이 패널의 구동방법을 제공하는 것이다.
상기 목적을 달성하기 위하여 본 발명의 플라즈마 디스플레이 패널의 구동방법은 한 프레임에 포함되는 다수의 서브필드 중 적어도 하나 이상의 서브필드의 셋업기간에 이전 서브필드의 서스테인 방전을 소거함과 동시에 벽전하를 형성하는 단계와, 셋업기간 이후의 셋다운기간에 셋업방전에 의해 형성된 벽전하 중 일부를 소거하여 어드레스 방전에 필요한 벽전하를 균일하게 잔류시키는 단계를 포함한다.
상기 셋업기간동안 주사전극에 정극성의 전압이 공급되는 단계와, 셋업기간동안 유지전극에 상승 램프파형이 공급되는 단계를 포함한다.
상기 셋다운기간동안 주사전극에 하강 램프파형이 공급되는 단계와, 셋다운기간동안 유지전극에 정극성의 전압이 공급되는 단계를 포함한다.
상기 서스테인 기간 이후에 서스테인 방전을 소거하기 위한 소거펄스가 공급되지 않는다.
본 발명의 플라즈마 디스플레이 패널의 구동방법은 한 프레임에 포함되는 다수의 서브필드 중 적어도 하나 이상의 서브필드의 상기 셋업기간 동안 유지전극에 상승 램프파형이 공급되는 단계와, 다수의 서브필드 중 적어도 하나 이상의 서브필드의 상기 셋업기간동안 주사전극에 정극성의 제 1전압이 공급되는 단계를 포함한다.
상기 유지전극에 공급되는 상승 램프파형은 제 1전압의 전압값보다 높거나 같은 제 2전압값이 공급된 후 공급된다.
상기 제 2전압의 전압값은 제 1전압의 2배의 전압값보다 낮게 설정된다.
상기 서브필드는 셀을 선택하기 위한 어드레스기간, 선택된 셀에서 방전을 일으키기 위한 서스테인 기간을 포함하며, 서스테인 기간후에 소거펄스가 공급되지 않는다.
상기 셋업기간의 초기에 유지전극에 제 1전압과 동일한 전압값을 가지는 제 2전압이 공급되는 단계와, 제 2전압이 일정시간동안 유지되는 단계와, 제 2전압이 일정시간 유지된 후 유지전극에 제 2전압과 제 3전압이 합쳐진 전압값이 인가되는 단계를 포함한다.
상기 제 3전압의 전압값은 제 1전압의 전압값보다 작게 설정된다.
상기 주사전극에 인가되는 제 1전압은 유지전극에 제 2전압 및 제 3전압이 합쳐진 전압값이 인가될 때 인가된다.
상기 유지전극에 공급되는 상승 램프파형은 제 2전압 및 제 3전압이 합쳐진 전압값으로부터 기울기를 가지고 공급된다.
상기 일정시간은 1㎲ 내지 5㎲ 사이에서 결정된다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하 도 5 내지 도 9를 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.
도 5는 본 발명의 실시예에 의한 구동파형을 나타내는 파형도이다.
여기서, 도 5는 n(n은 자연수) 번째 서브필드에 공급되는 구동파형을 나타내는 파형도이다. 이와 같은 본 발명의 실시예에 의한 구동파형은 도 4에 도시된 종래의 구동파형과 동일한 셋다운 기간, 어드레스 기간 및 서스테인 기간을 갖는다.
도 5를 참조하면, 본 발명의 PDP의 구동파형은 전화면을 초기화시키기 위한 초기화기간, 셀을 선택하기 위한 어드레스 기간 및 선택된 셀의 방전을 유지시키기 위한 서스테인 기간으로 나누어 구동된다. 여기서, 서스테인 기간 이후에 유지전극(Z)에 소거펄스가 공급되지 않는다. 다시 말하여, 도 5에 도시된 바와 같이 n-1 서브필드의 서스테인 기간이후에 소거펄스가 공급되지 않는다.
초기화기간에 있어서, 셋업기간동안 주사전극들(Y)에는 제 1전압(V1)이 공급된다. 또한, 셋업기간동안 유지전극들(Z)에는 제 2전압(V2)으로부터 상승하는 상승 램프파형(Ramp-up)이 공급된다. 유지전극들(Z)에 상승 램프파형(Ramp-up)이 공급되면 셋업기간동안 다수의 미세방전이 일어나게 된다. 이와 같은 미세방전에 의하여 이전 서브필드의 서스테인 방전이 소거됨과 아울러 셀들내에 벽전하들이 형성된다. 한편, 제 2전압(V2)의 전압값은 제 1전압(V1)의 전압값 보다 높거나 같게 설정된다. 여기서, 주사전극들(Y)과 유지전극들(Z) 간에 강한 면방전이 발생되지 않도록 제 2전압(V2)의 전압값은 제 1전압(V1)의 2배의 전압값보다는 작게 설정된다.
셋업기간을 상세히 설명하면, 먼저 이전 서브필드에서 마지막 서스테인 펄스는 주사전극(Y)으로 공급되게 된다. 따라서, 셋업기간이 시작되는 시점에 주사전극(Y)에는 부극성의 벽전하들이 형성되어 있고, 유지전극(Z)에는 정극성의 벽전하들이 형성되어 있다. 이후, 유지전극(Z)에 제 2전압(V2)으로부터 상승하는 상승 램프파형(Ramp-up)이 공급되면 이전 서브필드에서 쌓였던 정극성이 벽전하의 전압값과 상승 램프파형(Ramp-up)의 전압값이 합쳐지게 된다. 따라서, 방전셀들에서는 다수의 미세방전이 발생되게 된다. 이와 같은 미세방전은 이전 서브필드의 서스테인 방전을 소거함과 아울러 셀들 내에서 벽전하들을 형성하게 된다.
한편, 본 발명에서 상승 램프파형(Ramp-up)의 피크 전압(Vp1)은 도 4에 도시된 종래의 피크 전압(Vp1) 보다 낮게 설정(수십에서 수백볼트 낮게 설정)된다. 즉, 본 발명에서는 소거방전을 통하여 셀들에 벽전하를 형성하기 때문에 종래보다 낮은 피크전압(Vp1)을 인가할 수 있다. 따라서, 본 발명에서는 피크전압(Vp1)의 전압값의 종래의 피크전압(Vp)의 전압값보다 낮기 때문에 주사전극(Y)과 유지전극(Z) 간에 면방전 횟수가 줄어들게 되고, 이에 따라 암실 콘트라스트를 향상시킬 수 있다. 실례로, 도 6과 같이 종래의 PDP(480V)보다 낮은 피크전압(420V)을 가지는 상승 램프파형(Ramp-up)이 인가될 경우 초기화기간동안 약한 전류가 흐름을 알 수 있다.(즉, 초기화기간동안 약한 면방전이 발생된다.)
한편, 본 발명에서는 유지전극(Z)에 정극성의 상승 램프파형(Ramp-up)이 인가되기 때문에 어드레스 방전에 필요한 충분한 부극성의 벽전하를 확보할 수 있다. 따라서, 어드레스 기간동안 안정된(빠른 시간안에) 어드레스 방전을 일으킬 수 있다. 실례로, 본 발명에서는 도 7과 같이 어드레스 방전 딜레이를 종래의 PDP에 비하여 10%정도 단축시킬 수 있다.
한편, 일본 특허공개공보 특개평(特開平) 제2001-135238호를 통하여 제안된 PDP는 PDP 내에 봉입된 방전가스 중 Xe 성분의 밀도를 종래보다 더 높임으로써 종래의 저밀도 Xe 패널에 비하여 구동전압이 높지만 휘도를 더 높일 수 있다. 이러한 고밀도 Xe 패널에 본 발명을 적용하면, 방전가스에서 Xe 성분을 높임으로써 요구되는 높은 전압레벨의 구동전압을 낮출 수 있게 되므로(피크 전압값(Vp1)이 낮아진다) 고밀도 Xe 패널에 적용되어 고휘도와 저전압구동을 동시에 만족할 수 있게 된다.
실례로, 도 8과 같이 고밀도 Xe 패널에 본 발명의 적용한 경우에 방전 딜레이가 단축된 안정적인 어드레스 방전이 일어나게 된다. 즉, 낮은 구동전압이 공급되는 초기화기간동안 안정적으로 벽전하를 형성할 수 있고, 이에 따라 고밀도 Xe 패널의 어드레스 기간에도 안정적인 어드레스 방전을 일으킬 수 있다. (시뮬레이션에서 도 7의 Xe 밀도는 8%로 설정되었고, 도 8의 Xe 밀도는 14%로 설정되었다)
한편, 본 발명의 n 서브필드에서는 이전 서스테인방전에 형성된 벽전하들을 이용하여 초기화방전을 일으키게 된다. 따라서, 프레임의 첫번째에 위치되는 첫번째 서브필드에서 공급되는 구동파형은 도 4에 도시된 종래의 구동파형과 동일하게 설정될 수 있다.
셋다운기간에는 제 1전압(V1)으로부터 부극성의 전압(-Vr)까지 떨어지는 하강 램프파형(Ramp-down)이 주사전극들(Y)에 동시에 인가된다. 하강 램프파형(Ramp-down)은 셀들 내에 미약한 소거방전을 일으킴으로써 셋업방전에 의해 생성된 벽전하 및 공간전하 중 불요전하를 소거시키게 되고 전화면의 셀들 내에 어드레스 방전에 필요한 벽전하를 균일하게 잔류시키게 된다.
어드레스기간에는 부극성 스캔펄스(scan)가 주사전극들(Y)에 순차적으로 인가됨과 동시에 어드레스전극들(X)에 정극성의 데이터펄스(data)가 인가된다. 이 스캔펄스(scan)와 데이터펄스(data)의 전압차와 초기화기간에 생성된 벽전압이 더해지면서 데이터펄스(data)가 인가되는 셀 내에는 어드레스 방전이 발생된다. 어드레스방전에 의해 선택된 셀들 내에는 벽전하가 생성된다.
서스테인기간에는 주사전극들(Y)과 유지전극들(Z)에 교번적으로 서스테인펄스(sus)가 인가된다. 그러면 어드레스방전에 의해 선택된 셀은 셀 내의 벽전압과 서스테인펄스(sus)가 더해지면서 매 서스테인펄스(sus)가 인가될 때 마다 주사전극(Y)과 유지전극(Z) 사이에 면방전 형태로 서스테인방전이 일어나게 된다.
도 9는 본 발명의 다른 실시예에 의한 구동파형을 나타내는 파형도이다.
여기서, 도 9는 n 번째 서브필드에 공급되는 구동파형을 나타내는 파형도이다. 이와 같은 본 발명의 다른 실시예에 의한 구동파형은 도 5에 도시된 본 발명의 실시예에 의한 구동파형과 동일한 셋다운 기간, 어드레스 기간 및 서스테인 기간을 갖는다.
도 9를 참조하면, 본 발명의 PDP의 구동방법은 전화면을 초기화시키기 위한 초기화기간, 셀을 선택하기 위한 어드레스 기간 및 선택된 셀의 방전을 유지시키기 위한 서스테인 기간으로 나누어 구동된다. 여기서, 서스테인 기간 이후에 유지전극(Z)에 소거펄스가 공급되지 않는다. 다시 말하여, 도 9에 도시된 바와 같이 n-1서브필드의 서스테인 기간 이후에 소거펄스가 공급되지 않는다.
초기화기간에 있어서, 셋업기간동안 유지전극들(Z)에는 제 2전압(V2)이 공급된다. 유지전극들(Z)에 제 2전압(V2)이 공급된 후 소정시간(T1) 동안 제 2전압(V2)이 유지된 후 제 2전압(V2)과 제 3전압(V3)의 전압값이 더해진 전압이 인가된다. 즉, 유지전극들(Z)에는 제 2전압(V2) + 제 3전압(V3)의 전압값이 공급된다. 유지전극들(Z)에 제 2전압(V2) + 제 3전압(V3)의 전압값이 공급된 후 유지전극들(Z)에는 낮은 기울기를 가지고 피크전압(Vp1)까지 상승하는 상승 램프파형(Ramp-up)이 공급된다.
셋업기간이 시작된 후 주사전극들(Y)에는 소정시간(T1) 이후에 제 1전압(V1)의 전압값이 공급된다. 여기서, 주사전극들(Y)에 소정시간(T1) 이후에 제 1전압(V1)의 전압값이 공급되는 이유는 주사전극들(Y)에 공급되는 제 1전압(V1) 값이 유지전극들(Z)에 공급되는 제 2전압(V2)의 전압값보다 먼저 인가되는 것을 방지하기 위함이다. 따라서, 소정시간(T1)은 짧은 시간, 예를 들면 1㎲ 내지 5㎲ 사이에서 결정될 수 있다. 한편, 제 1전압(V1)의 전압값과 제 2전압(V2)의 전압값은 동일하게 설정된다. 또한, 제 3전압(V3)의 전압값은 주사전극들(Y)과 유지전극들(Z) 간에 강한 방전이 발생되는 것을 방지하기 위하여 제 1전압(V1)값의 전압보다 낮게 설정된다.
한편, 셋업기간동안 유지전극들(Z)에 상승 램프파형(Ramp-up)이 공급되면 셋업기간동안 다수의 미세방전이 일어나게 된다. 이와 같은 미세방전에 의하여 이전 서브필드의 서스테인 방전이 소거됨과 아울러 셀들내에 벽전하들이 형성된다.
셋업기간을 상세히 설명하면, 먼저 이전 서브필드에서 마지막 서스테인 펄스는 주사전극(Y)으로 공급되게 된다. 따라서, 셋업기간이 시작되는 시점에 주사전극(Y)에는 부극성의 벽전하들이 형성되어 있고, 유지전극(Z)에는 정극성의 벽전하들이 형성되어 있다. 이후, 유지전극(Z)에 제 2전압(V2) + 제 3전압(V3)으로부터 상승하는 상승 램프파형(Ramp-up)이 공급되면 이전 서브필드에서 쌓였던 정극성이 벽전하의 전압값과 상승 램프파형(Ramp-up)의 전압값이 합쳐지게 된다. 따라서, 방전셀들에서는 다수의 미세방전이 발생되게 된다. 이와 같은 미세방전은 이전 서브필드의 서스테인 방전을 소거함과 아울러 셀들 내에서 벽전하들을 형성하게 된다.
또한, 본 발명의 다른 실시예에서 상승 램프파형(Ramp-up)의 피크 전압(Vp1)은 도 5에 도시된 본 발명의 실시예에 의한 피크전압(Vp1)과 동일하게 설정된다. 따라서, 본 발명의 다른 실시예에서는 종래 PDP에 비하여 주사전극(Y)과 유지전극(Z) 간에 면방전 횟수가 줄어들게 되고, 이에 따라 암실 콘트라스트를 향상시킬 수 있다.
아울러, 본 발명의 다른 실시예에서는 도 5에 도시된 본 발명의 실시예에서 설명한 바와 같이 종래의 PDP에 비하여 어드레스 방전 딜레이를 10%정도 단축시킬 수 있다. 또한, 종래의 비하여 낮은 피크전압(Vp1)을 가지는 상승 램프파형(Ramp-up)이 공급되기 때문에 고밀도 Xe 패널에 적용하여 고휘도와 저전압구동을 동시에 만족할 수 있게 된다.
한편, 본 발명의 다른 실시예에 의한 n 서브필드에서는 이전 서스테인방전에 형성된 벽전하들을 이용하여 초기화방전을 일으키게 된다. 따라서, 프레임의 첫번째에 위치되는 첫번째 서브필드에서 공급되는 구동파형은 도 4에 도시된 종래의 구동파형과 동일하게 설정될 수 있다.
셋다운기간에는 제 1전압(V1)으로부터 부극성의 전압(-Vr)까지 떨어지는 하강 램프파형(Ramp-down)이 주사전극들(Y)에 동시에 인가된다. 하강 램프파형(Ramp-down)은 셀들 내에 미약한 소거방전을 일으킴으로써 셋업방전에 의해 생성된 벽전하 및 공간전하 중 불요전하를 소거시키게 되고 전화면의 셀들 내에 어드레스 방전에 필요한 벽전하를 균일하게 잔류시키게 된다.
어드레스기간에는 부극성 스캔펄스(scan)가 주사전극들(Y)에 순차적으로 인가됨과 동시에 어드레스전극들(X)에 정극성의 데이터펄스(data)가 인가된다. 이 스캔펄스(scan)와 데이터펄스(data)의 전압차와 초기화기간에 생성된 벽전압이 더해지면서 데이터펄스(data)가 인가되는 셀 내에는 어드레스 방전이 발생된다. 어드레스방전에 의해 선택된 셀들 내에는 벽전하가 생성된다.
서스테인기간에는 주사전극들(Y)과 유지전극들(Z)에 교번적으로 서스테인펄스(sus)가 인가된다. 그러면 어드레스방전에 의해 선택된 셀은 셀 내의 벽전압과 서스테인펄스(sus)가 더해지면서 매 서스테인펄스(sus)가 인가될 때 마다 주사전극(Y)과 유지전극(Z) 사이에 면방전 형태로 서스테인방전이 일어나게 된다.
상술한 바와 같이, 본 발명에 따른 플라즈마 디스플레이 패널의 구동방법에 의하면 셋업기간동안 유지전극에 상승 램프파형을 공급하여 이전 서브필드의 서스테인 방전을 소거함과 동시에 셀들에 벽전하를 형성시킬 수 있다. 따라서, 종래의 PDP에 비하여 상승 램프파형의 피크전압을 낮출 수 있고, 이에 따라 저전압 구동이 가능해진다.(따라서 고밀도 Xe 패널의 적용이 용이하다.) 아울러, 초기화기간에 발생되는 미세방전의 횟수를 줄여 암실 콘트라스트를 향상시킬 수 있다. 또한, 어드레스 방전 딜레이를 줄여 고속 어드레스가 가능해진다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
도 1은 종래의 3전극 교류 면방전형 플라즈마 디스플레이 패널의 방전셀 구조를 나타내는 사시도.
도 2는 다수의 서브필드로 나뉘는 플라즈마 디스플레이 패널의 한 프레임을 나타내는 도면.
도 3은 종래의 플라즈마 디스플레이 패널의 구동방법을 나타내는 파형도.
도 4는 종래의 다른 실시예에 의한 플라즈마 디스플레이 패널의 구동방법을 나타내는 파형도.
도 5는 본 발명의 실시예에 의한 플라즈마 디스플레이 패널의 구동방법을 나타내는 파형도.
도 6은 본 발명의 실시예에 의한 구동방법이 적용된 패널에 흐르는 리셋전류를 나타내는 도면.
도 7은 본 발명의 실시예에 의한 구동방법이 적용된 패널에 흐르는 어드레스전류를 나타내는 도면.
도 8은 본 발명의 실시예에 의한 구동방법이 고밀도 Xe 패널에서 적용될 때 흐르는 어드레스전류를 나타내는 도면.
도 9는 본 발명의 다른 실시예에 의한 플라즈마 디스플레이 패널의 구동방법을 나타내는 파형도.
< 도면의 주요 부분에 대한 부호의 설명 >
10 : 상부기판 12Y,12Z : 투명전극
13Y,13Z : 버스전극 14,22 : 유전체층
16 : 보호막 18 : 하부기판
24 : 격벽 26 : 형광체층

Claims (13)

  1. 리셋기간, 어드레스기간 및 서스테인기간으로 시분할 구동하는 플라즈마 디스플레이 패널의 구동방법에 있어서,
    상기 리셋기간은,
    주사전극에 유지펄스와 전압값이 같은 직류전압을 공급하는 단계와 유지전극에 유지펄스의 크기로부터 점진적으로 상승하는 램프파형을 공급하는 단계를 포함하는 셋업단계와;
    상기 주사전극에 하강 램프파형을 공급하는 단계와 상기 유지전극에 정극성의 전압을 공급하는 셋다운 단계를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  2. 삭제
  3. 삭제
  4. 제 1항에 있어서,
    상기 서스테인 기간 이후에 상기 서스테인 방전을 소거하기 위한 소거펄스가 공급되지 않는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  5. 리셋기간, 어드레스기간 및 서스테인기간으로 시분할 구동하는 플라즈마 디스플레이 패널의 구동방법에 있어서,
    상기 리셋기간은,
    유지전극에 유지펄스와 같은 전압값을 가지는 직류전압을 공급하는 단계와, 상기 직류전압이 일정시간동안 유지되는 단계와, 상기 제 2전압이 일정시간 유지된 후 상기 직류전압의 크기보다 작은 크기의 전압값이 더해진 전압에서부터 점진적으로 전압값이 상승하는 램프파형을 인가하고, 상기 유지전극에 상기 상승램프파형을 인가하는 동시에 주사전극에 유지펄스와 크기가 같은 직류전압을 인가하는 셋업단계와;
    유지전극에 유지펄스의 크기와 같은 크기의 직류전압을 인가하고, 주사전극에 유지펄스의 크기와 같은 크기의 직류전압에서 점진적으로 전압값이 내려가는 램프파형을 인가하는 셋다운단계를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  6. 삭제
  7. 삭제
  8. 제 5항에 있어서,
    상기 서브필드는 셀을 선택하기 위한 어드레스기간, 선택된 셀에서 방전을 일으키기 위한 서스테인 기간을 포함하며, 상기 서스테인 기간후에 소거펄스가 공급되지 않는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 제 5항에 있어서,
    상기 일정시간은 1㎲ 내지 5㎲ 사이에서 결정되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
KR10-2002-0065215A 2002-10-24 2002-10-24 플라즈마 디스플레이 패널의 구동방법 KR100482344B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0065215A KR100482344B1 (ko) 2002-10-24 2002-10-24 플라즈마 디스플레이 패널의 구동방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0065215A KR100482344B1 (ko) 2002-10-24 2002-10-24 플라즈마 디스플레이 패널의 구동방법

Publications (2)

Publication Number Publication Date
KR20040036257A KR20040036257A (ko) 2004-04-30
KR100482344B1 true KR100482344B1 (ko) 2005-04-14

Family

ID=37334849

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0065215A KR100482344B1 (ko) 2002-10-24 2002-10-24 플라즈마 디스플레이 패널의 구동방법

Country Status (1)

Country Link
KR (1) KR100482344B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100612282B1 (ko) * 2004-08-12 2006-08-11 삼성에스디아이 주식회사 플라즈마 표시 장치와 그의 구동 방법
KR101098814B1 (ko) 2005-05-24 2011-12-26 엘지전자 주식회사 통합 구동 보드를 갖는 플라즈마 디스플레이 패널 모듈 및그 구동 방법
KR100817793B1 (ko) * 2006-03-31 2008-03-31 김준엽 리셋기간을 단축하고 암실 명암비를 높이기 위한 새로운ａｃ ｐｄｐ의 구동방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06314078A (ja) * 1993-04-30 1994-11-08 Fujitsu Ltd 表示駆動装置及び表示駆動方法
JP2000242224A (ja) * 1999-02-22 2000-09-08 Matsushita Electric Ind Co Ltd Ａｃ型プラズマディスプレイパネルの駆動方法
KR20010050705A (ko) * 1999-09-28 2001-06-15 마츠시타 덴끼 산교 가부시키가이샤 Ａｃ형 플라즈마 디스플레이 패널의 구동방법
JP2001265279A (ja) * 2000-03-22 2001-09-28 Matsushita Electric Ind Co Ltd プラズマディスプレイパネルの駆動方法
JP2002108278A (ja) * 2000-10-03 2002-04-10 Matsushita Electric Ind Co Ltd プラズマディスプレイ装置およびその駆動方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06314078A (ja) * 1993-04-30 1994-11-08 Fujitsu Ltd 表示駆動装置及び表示駆動方法
JP2000242224A (ja) * 1999-02-22 2000-09-08 Matsushita Electric Ind Co Ltd Ａｃ型プラズマディスプレイパネルの駆動方法
KR20010050705A (ko) * 1999-09-28 2001-06-15 마츠시타 덴끼 산교 가부시키가이샤 Ａｃ형 플라즈마 디스플레이 패널의 구동방법
JP2001265279A (ja) * 2000-03-22 2001-09-28 Matsushita Electric Ind Co Ltd プラズマディスプレイパネルの駆動方法
JP2002108278A (ja) * 2000-10-03 2002-04-10 Matsushita Electric Ind Co Ltd プラズマディスプレイ装置およびその駆動方法

Also Published As

Publication number Publication date
KR20040036257A (ko) 2004-04-30

Similar Documents

Publication Publication Date Title
KR100508250B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100524309B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100489276B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100489280B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100517472B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR20050034767A (ko) 플라즈마 디스플레이 패널의 구동방법
KR100482344B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100647776B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100662279B1 (ko) 플라즈마 디스플레이 패널의 구동방법
JP2005196195A (ja) プラズマディスプレイパネルの駆動方法
KR100508237B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100475158B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100493614B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100606418B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100488457B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100433231B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100480158B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR20030075337A (ko) 플라즈마 디스플레이 패널의 구동방법 및 장치
KR100452701B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR20060079025A (ko) 플라즈마 디스플레이 패널의 구동방법
KR100480169B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100525738B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100553931B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR20030054954A (ko) 플라즈마 디스플레이 패널의 구동방법
KR100801476B1 (ko) 플라즈마 디스플레이 패널의 구동방법 및 이를 이용한플라즈마 디스플레이 패널

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080102

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee