KR100817793B1 - 리셋기간을 단축하고 암실 명암비를 높이기 위한 새로운ａｃ ｐｄｐ의 구동방법 - Google Patents

리셋기간을 단축하고 암실 명암비를 높이기 위한 새로운ａｃ ｐｄｐ의 구동방법 Download PDF

Info

Publication number
KR100817793B1
KR100817793B1 KR1020060029359A KR20060029359A KR100817793B1 KR 100817793 B1 KR100817793 B1 KR 100817793B1 KR 1020060029359 A KR1020060029359 A KR 1020060029359A KR 20060029359 A KR20060029359 A KR 20060029359A KR 100817793 B1 KR100817793 B1 KR 100817793B1
Authority
KR
South Korea
Prior art keywords
reset
period
subfield
electrode
sustain
Prior art date
Application number
KR1020060029359A
Other languages
English (en)
Other versions
KR20070098112A (ko
Inventor
김준엽
Original Assignee
김준엽
학교법인 대양학원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김준엽, 학교법인 대양학원 filed Critical 김준엽
Priority to KR1020060029359A priority Critical patent/KR100817793B1/ko
Publication of KR20070098112A publication Critical patent/KR20070098112A/ko
Application granted granted Critical
Publication of KR100817793B1 publication Critical patent/KR100817793B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/292—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
    • G09G3/2927—Details of initialising
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/066—Adjustment of display parameters for control of contrast

Abstract

본 발명은 AC PDP의 구동방법에 관한 것으로, 스캔전극, 어드레스 전극, 유지전극을 구비하여, 리셋기간, 어드레스기간 및 유지기간을 갖는 AC PDP의 구동방법에 있어서, 제1 서브필드에서 리셋기간동안 상기 스캔전극에 상승구간 및 하강구간을 구비한 램프형 리셋파가 인가되고, 상기 상승구간 동안 유지전극에 상승구간을 구비한 리셋파가 인가되며, 상기 하강구간 동안 유지전극에 일정한 전압이 인가되는 단계 및, 제2 서브필드 이하의 서브필드에서 리셋기간동안 상기 스캔전극에 상승구간을 구비한 램프형 리셋파가 인가되고, 상기 제2 서브필드 이하의 서브필드에서의 상승구간 동안 유지전극에 상승구간을 구비한 리셋파가 인가되는 단계를 포함한다.
이처럼 본 발명에 따른 리셋 구동방법을 제공하면 한 개의 프레임상의 각 서브필드에 있는 리셋기간을 단축시킴으로써, 어드레스 기간 및 유지기간을 충분히 확보하게 되어, 단일스캔 모드에서 제품단가를 낮추게 될 뿐만아니라 이미지 퀄러티를 높이게 된다. 그리고 리셋 기간의 약 방전에 의해 발생되는 배경광(background luminance)을 상당부분 제거함으로써 암실 콘트라스트 율(dark room contrast ratio)를 증가 시키는 새로운 유형의 플라즈마 디스플레이의 구동방법 및 그를 이용한 플라즈마 디스플레이를 제공하게 된다.
AC PDP, 리셋기간, 서브필드, 암실 콘트라스트율, IR 세기, 이미지 퀄러티(image quality)

Description

리셋기간을 단축하고 암실 명암비를 높이기 위한 새로운 ＡＣ ＰＤＰ의 구동방법{A NEW DRIVING METHOD FOR HIGH DARK ROOM CONTRAST RATIO AND REDUCTION OF THE RESET PERIOD IN AC PDPs}
도 1은 일반적인 3전극 교류 면방전 플라즈마 디스플레이 패널의 구조의 개략도를 나타낸 도면,
도 2는 종래의 플라즈마 디스플레이 패널의 한 프레임 구성을 나타내는 도면,
도 3은 종래의 플라즈마 디스플레이 패널의 한 프레임의 다른 구성을 나타내는 도면,
도 4는 종래 기술에 의한 플라즈마 디스플레이 패널의 구동 파형도를 나타내는 도면,
도 5는 본 발명에 따른 제1 서브필드 및 제2 서브필드에서 인가된 AC PDP의 새로운 유형의 리셋파형을 예시한 도면,
도 6a는 본 발명에 따른 제1 서브필드에서 리셋기간도안 각 전극에 인가된 리셋파형을 예시한 도면이고,
도 6b는 본 발명에 따른 제1 서브필드에서 리셋기간동안 각 전극에 인가된 리셋파에 의한 벽전하의 분포를 예시한 도면,
도 7a는 본 발명에 따른 제2 서브필드에서 리셋기간도안 각 전극에 인가된 리셋파형을 예시한 도면이고,
도 7b는 본 발명에 따른 제2 서브필드에서 리셋기간동안 각 전극에 인가된 리셋파에 의한 벽전하의 분포를 예시한 도면,
도 8은 점등된 셀(on-cell)에서 제1 서브필드의 리셋기간 동안 종래의 레셋파형의 IR 세기(Ⅰ)와 본 발명에 따른 리셋파형에 따른 IR 세기(Ⅱ)를 그래프로 나타낸 도면,
도 9는 본 발명에 따른 점등된 셀(on-cell)에서 제2 서브필드(Ⅰ)와 제3 서브필드(Ⅱ)의 리셋기간에서의 IR 세기를 그래프로 나타낸 도면,
도 10은 점등된 셀(on-cell)에서 종래 구동파형과 본 발명에 따른 새로운 리셋 구동파형의 어드레스 기간에서의 방전특성을 나타낸 도면,
도 11a는 종래의 구동파형의 유지 방전특성을 나타낸 도면이고,
도 11b는 본 발명에 따른 새로운 리셋파형의 유지 방전특성을 나타낸 도면,
도 12는 소등된 셀(off-cell)의 경우 종래의 구동파형과 본 발명에 따른 새로운 리셋파형의 제1 서브필드 동안에서의 IR 세기(intensity)를 측정한 도면,
도 13은 소등된 셀(off-cell)의 경우 첫 번째 프레임(frame)의 제2 서브필드(subfield)와 제3 서브필드(subfield)의 리셋기간에서의 IR 세기(intensity)를 측정한 도면,
도 14는 소등된 셀(off-cell)의 경우에 두 번째 프레임(frame)의 제1 서브필드에서 IR 세기(intensity)를 나타내는 도면,
도 15는 소등된 셀(off-cell)의 경우 본 발명에 따른 새로운 리셋파형의 두 번째 프레임의 제2 서브필드에서의 IR 세기(intensity)를 측정한 것을 나타낸 도면,
도 16은 한 프레임(frame)에 8개의 서브필드(subfield)를 적용하고, 1개의 롱 리셋(long-reset)(램프상승 구간 및 램프하강 구간을 구비한 리셋)을 사용하였을 때의 소등된 셀(off-cell)에서의 IR 세기(intensity)를 측정한 것을 나타낸 도면,
도 17은 본 발명에 따른 구동방법을 적용하여, 하나의 프레임에 롱 리셋(long-reset)의 수에 따른 배경광과 휘도를 나타낸 도면이다.
본 발명은 플라즈마 디스플레 패널의 구동방법에 관한 것으로, 보다 상세하게는, 플라즈마 디스플레이 패널의 리셋 구동방법에 관한 것으로서 초기화(이하 '리셋'이라 한다) 펄스를 개선하여 제2 서브필드 이하의 서브필드에서의 리셋 기간을 단축하고, 암실 콘트라스트 율(dark room contrast ratio)을 향상 시키도록 한 플라즈마 디스플레이 패널의 구동방법에 에 관한 것이다.
플라즈마 디스플레이 패널(Plasma Display Panel : 이하 'PDP'라 함)은 He+Xe, Ne+Xe 및 Ne+Ne+Xe 등의 불활성 혼합가스의 방전시 발생하는 147nm의 자외선에 의해 형광체를 발광시킴으로써 문자 또는 그래픽을 포함한 화상을 표시하게 된다. 이러한 PDP는 박막화와 대형화가 용이할 뿐만 아니라 최근의 기술 개발에 힘입어 크게 향상된 화질을 제공한다.
특히, 3전극 교류 면방전형 PDP는 방전시 표면에 벽전하가 축적되며 방전에 의해 발생되는 스퍼터링으로부터 전극들을 보호하기 때문에 저전압 구동과 장수명의 장점을 가진다.
도 1을 참조하면, 3전극 교류 면방전형 PDP의 방전셀은 상부기판(10) 상에 형성되어진 주사전극(30Y) 및 유지전극(30X)과, 하부기판(18) 상에 형성되어진 어드레스전극(20A)을 구비한다.
주사전극(30Y)과 유지전극(30X) 각각은 투명전극(12Y,12X)과, 투명전극(12Y,12X)의 선폭보다 작은 선폭을 가지며 투명전극의 일측 가장자리 영역에 형성되는 금속버스전극(13Y,13X)을 포함한다. 투명전극(12Y,12X)은 통상 인듐-틴-옥사이드(Indium-Tin-Oxide : 이하 'ITO'라 함)로 상부기판(10) 상에 형성된다.
금속버스전극(13Y,13X)은 통상 크롬(Cr) 등의 금속으로 투명전극(12Y,12X) 상에 형성되어 저항이 높은 투명전극(12Y,12X)에 의한 전압강하를 줄이는 역할을 한다. 주사전극(30Y)과 유지전극(30X)이 나란하게 형성된 상부기판(10)에는 상부 유전체층(14)과 보호막(16)이 적층된다.
상부 유전체층(14)에는 플라즈마 방전시 발생된 벽전하가 축적된다. 보호막(16)은 플라즈마 방전시 발생된 스퍼터링에 의한 상부 유전체층(14)의 손상을 방지함과 아울러 2차 전자의 방출 효율을 높이게 된다. 보호막(16)으로는 통상 산화마그네슘(MgO)이 이용된다. 어드레스전극(20A)이 형성된 하부기판(18) 상에는 하부 유전체층(22), 격벽(24)이 형성되며, 하부 유전체층(22)과 격벽(24) 표면에는 형광체층(26)이 도포된다.
어드레스 전극(20A)은 주사전극(30Y) 및 유지전극(30X)과 교차되는 방향으로 형성된다. 격벽(24)은 어드레스전극(20A)과 나란하게 형성되어 방전에 의해 생성된 자외선 및 가시광이 인접한 방전셀에 누설되는 것을 방지한다.
형광체층(26)은 플라즈마 방전시 발생된 자외선에 의해 여기되어 적색, 녹색 또는 청색 중 어느 하나의 가시광선을 발생하게 된다. 상/하부기판(10,18)과 격벽(24) 사이에 마련된 방전셀의 방전공간에는 방전을 위한 He+Xe, Ne+Xe 및 Ne+Ne+Xe 등의 불활성 혼합가스가 주입된다.
이러한 3전극 교류 면방전형 PDP는 화상의 계조(Gray Level)를 구현하기 위하여 한 프레임을 발광횟수가 다른 여러 서브필드로 나누어 구동하고 있다.
각 서브필드는 다시 방전을 균일하게 일으키기 위한 리셋 기간, 방전셀을 선 택하기 위한 어드레스 기간 및 방전횟수에 따라 계조를 구현하는 서스테인(유지) 기간으로 나뉘어진다. 예를 들어, 256 계조로 화상을 표시하고자 하는 경우에 1/60 초에 해당하는 프레임 기간(16.67ms)은 도 2와 같이 8개의 서브필드들(SF1 내지SF8)로 나누어지게 된다.
아울러, 8개의 서브 필드들(SF1 내지 SF8) 각각은 리셋 및 어드레스 기간과 서스테인 기간으로 다시 나누어지게 된다. 여기서, 각 서브필드의 리셋 및 어드레스 기간은 각 서브필드마다 동일한 반면에 유지 기간은 각 서브필드에서 2 n (n=0,1,2,3,4,5,6,7)의 비율로 증가된다. 이와 같이 각 서브필드에서 서스테인 기간이 달라지게 되므로 화상의 계조를 구현할 수 있게 된다.
그리고 오늘날 디스플레이 장치의 다양한 용도로의 사용과 대형화에 따라 더욱더 많은 버티컬 라인의 구동될 수 있는 것이 요구되어 지는데, 특히 PDP의 경우 버티컬 라인의 증가와 함께 위의 모든 서브필드에서 필요한 주사시간이 점점 증가되고 있기 때문에, 유지 시간이 줄어들어 휘도(luminance) 저하와 이미지 퀄러티(image quality)가 저하되는 문제점들을 야기하고 있다.
이처럼 고화질의 PDP에서 서스테인 시간이 줄어들기 때문에, 배경 발광(background luminance) 의한 이미지 퀄러티의 저하는 중요한 문제로 대두되고 있고, 안정된 어드레싱(addressing)을 위해 요구되는 초기화 기간(reset period)에 발생되는 약 방전(weak discharge)에 의한 배경 발광(background luminance)의 발생은 콘트라스트를 저하시키는 원인이 된다. 이러한 문제는 더 높은 화질의 PDP를 제조하는데 있어서 중요한 문제이다.
이하 보다 구체적으로 램프형 리셋 펄스를 이용한 플라즈마 디스플레이 패널의 구동방법상의 종래기술의 문제점을 살펴보기로 한다.
플라즈마 디스플레이는 각 서브필드에서 도 2에 나타낸 바와 같이 리셋 기간(reset period), 어드레스 기간(address period), 유지 기간(sustain period)으로 이루어진다. 리셋 기간은 이전의 유지방전으로 형성된 벽 전하를 소거하고 다음의 어드레스 방전을 안정적으로 수행하기 위해 벽 전하를 셋업(setup) 하는 역할을 한다.
어드레스 기간은 패널에서 켜지는 셀과 켜지지 않는 셀을 선택하여 켜지는 셀(어드레싱된 셀)에 벽 전하를 쌓아두는 동작을 수행하는 기간이다.
서스테인 기간은 어드레싱된 셀에 실제로 화상을 표시하기 위한 유지방전을 수행하는 기간이다.
도 2는 종래 기술에 의한 플라즈마 디스플레이 패널의 구동 파형도이다. 도 2에 나타낸 바와 같이, 리셋 기간은 소거 기간, 램프 상승 기간 및 램프 하강 기간으로 이루어진다.
소거 기간에서는 유지 전극(X)에 0V에서 Ve 전압을 향하여 완만하게 상승하는 소거 램프 파형이 인가된다. 그러면 유지전극(X)과 주사 전극(Y)에 형성된 벽 전하는 점점 소거된다.
다음, 램프 상승 기간에서는 어드레스 전극(A) 및 유지 전극(X)을 0V로 유지하고, 주사 전극(Y)에는 Vs 전압에서 Vset 전압을 향하여 완만하게 상승하는 램프 파형이 인가된다. 이 램프 파형이 상승하는 동안 모든 방전 셀에서는 주사 전극(Y) 으로부터 어드레스 전극(A) 및 유지 전극(X)으로 각각 1회째의 미약한 리셋 방전이 일어난다.
그 결과, 주사 전극(Y)에 (-)벽 전하가 축적되고, 동시에 어드레스 전극(A) 및 유지 전극(X)에는 (+) 벽 전하가 축적된다. 이어서, 램프 하강 기간에서는 유지 전극(X)을 Ve 전압으로 유지한 상태에서, 주사 전극(Y)에 Vs 전압에서 0V를 향해 완만하게 하강하는 램프 파형을 인가한다.
이 램프 파형이 하강하는 동안 다시 모든 방전 셀에서는 2회째의 미약한 리셋 방전이 일어난다. 그 결과, 주사 전극(Y)의 (-) 벽 전하가 감소하고 유지 전극(X)의 (+) 벽 전하가 감소한다.
그리고 이 램프형 리셋 펄스는 주사전극에 의해 형성되는데, 이러한 리셋 기간의 중요한 기능은 패널 전체의 주사전극과 유지전극의 벽전하의 극성을 같게 하고, 패널 전체로 볼 때 상대적으로 어드레스 전극에는 양극의 벽전하를 형성하기 위해서이다.(도 3 참조)
또한, 리셋 기간동안 램프형 펄스를 사용하는 경우에, 어드레스 전압은 상당히 낮다. 그러나 리셋 기간동안 셀에 형성된 벽전하에 의한 벽전압은 어드레스 기간 동안 필요한 어드레스 전압보다 낮다.
도 4는 종래의 램프형 리셋 파형과 리셋기간 동안 측정된 IR(적외선) 세기를 그래프로 나타낸 개략 도이다.
도 4을 참조하면, 종래의 램프형 리셋 파형과 리셋기간 동안의 IR 세기, 주사전극, 유지전극(공통전극) 및 어드레스 전극에 인가된 파형이 함께 나타나 있어, 온 셀(on-cell)과 오프 셀(off-cell)의 각 전극에 인가된 전압의 변화에 따른 배경광(background luminance)을 IR 세기를 통해 알 수 있다.
패널 전체를 초기화(reset) 하기 위해, 종래의 램프형 리셋 펄스(61)는 상승구간(61a)과 하강구간(61b)이 요구된다. 이는 상승구간(61a) 동안에는 램프 전압은 패널 전체의 각 셀에 균일한 벽전하를 형성하고, 하강구간(61b) 동안에는 전극에 형성된 벽 전하들이 재배열됨으로써(자기 소거), 주사전극과 유지전극의 전하들은 다음 어드레스 기간 동안 동일하게 효과적으로 어드레싱에 적용 될 수 있게 된다.
그 결과 리셋 기간 직후, 음극의 벽 전하는 주사전극과 유지전극에 쌓이게 되고, 양극의 벽 전하는 어드레스 전극에 쌓이게 됨으로써, 보다 안정적이면서 저 전압으로 각 셀에 알맞은 어드레싱(addressing)을 할 수 있게 된다.
즉, 어드레스 기간 동안 각 라인은 병렬적으로 주사되는데, 그 라인의 주사전극 전압은 접지로 떨어지고, 그와 병렬적으로 대응되는 양(+)의 전압은 어드레스 전극에 의해 인가된다. 그리고 다음 유지기간(sustain period)에서, 양(+)의 유지 펄스는 주사전극에서 첫 번째로 인가된다. 그리고 나서 유지전극과 주사전극이 교대로 펄스를 인가한다.
그러나 각 서브필드에 요구되는 종래의 램프형 리셋은 앞서 설명한 바와 같이 상승구간과 하강구간이 필요하기 때문에, 그 시간이 약 350??s 정도의 긴 시간이 요구되어진다.(도 4 참조)
더하여 램프형 리셋 펄스가 앞서 설명한 기능을 수행할 때, 셀의 종 전(previous)의 상태에도 불구하고 램프형 리셋 펄스의 인가로 인하여 램프 상승구간과 하강구간 동안에 오프 셀(off-cell)에서도 배경광(background luminance)이 발생된다. 이 리셋 기간 동안의 오프 셀(off-cell)의 배경광(background luminance)은 암실 콘트라스트 율(dark contrast ratio)을 저하 시키는 주요한 원인이 된다.
즉, 각 서브필드에서 요구되는 종래의 램프형 리셋 펄스를 이용한 구동방법은 전체적으로 리셋기간이 길어서, 상대적인 어드레스 기간 및 유지기간(sustain period)이 짧아지게 되어 밝기가 줄어들어 이미지 퀄러티가 저하되고, 램프형 펄스의 상승ㆍ하강구간 동안 오프 셀(off-cell)의 약방전(weak discharge)에 의한 배경광(background luminance)의 발생으로 인하여 암실 콘트라스트 율(dark room contrast ratio)의 저하를 가져오는 문제점이 있다.
또한 종래의 램프 리셋 구동방법은 램프상승구간 및 램프하강구간을 갖는 파형의 인가가 요구되는 긴 리셋기간으로 인해, 어드레스 및 유지기간이 충분치 않다는 문제점이 있다. 결국, 최대밝기를 저하시키거나 고화질의 PDP 구현을 위해 제품단가가 비싸지는 문제점이 존재하게 된다.
상술한 문제점을 해결하기 위하여, 본 발명의 해결하고자 하는 기술적 과제는 램프형 리셋 구동 방법을 개선하여 각 서브필드에서의 리셋기간을 단축함으로써, 상대적으로 어드레스 기간 및 유지기간이 늘어나게 되어 제품단가를 줄일 수 있게 되며 이미지 퀄러티(quality)를 높일 수 있다는 점이다. 그리고 리셋 기간의 약 방전에 의해 발생되는 배경 발광(background luminance)를 상당부분 제거함으로써 암실 콘트라스트 율(dark room contrast ratio)를 증가 시키는 새로운 유형의 플라즈마 디스플레이의 구동방법을 제공하는 데 있다.
본 발명의 제1 특징은 스캔전극, 어드레스 전극, 유지전극을 구비하여, 리셋기간, 어드레스기간 및 유지구간을 갖는 AC PDP의 구동방법에 있어서, 제1 서브필드의 리셋기간동안 상기 스캔전극에 제1 상승구간 및 하강구간을 구비한 램프형 리셋파가 인가되고, 상기 유지전극에 상기 제1 상승구간동안 제2 상승구간을 구비한 리셋파가 인가되며 상기 하강구간동안 일정한 전압이 인가되는 단계 및 제2 서브필드 이하의 리셋기간동안 상기 스캔전극에 제3 상승구간을 구비한 램프형 리셋파가 인가되고, 상기 유지전극에 상기 제3 상승구간동안 제4 상승구간을 구비한 리셋파가 인가되는 단계를 포함한다.
또한, 상기 제1 서브필드 및 제2 서브필드 이하의 서브필드에서 리셋기간동안 상기 어드레스 전극에 접지전압이 인가되는 것이 바람직하고, 상기 제1 서브필드 및 제2 서브필드 이하의 서브필드의 리셋기간동안에 상기 스캔전극 및 유지전극에 인가된 리셋파의 기울기는 동일한 것이 역시 바람직하다.
더하여, 바람직하게는 상기 제1 서브필드에서 상기 스캔전극 및 상기 유지전극에 인가되는 리셋기간 중 상승구간의 개시전압의 차이가 방전개시 전압 이하인 것이 가능하고, 상기 제2 서브필드 이하의 리셋기간동안 상기 스캔전극 및 상기 유지전극에 인가되는 상기 제3 상승구간 및 상기 제4 상승구간의 개시전압이 동일한 것이 바람직하다.
본 발명의 또 다른 특징은 스캔전극, 어드레스 전극 및 유지전극을 구비하여, 리셋기간, 어드레스기간 및 유지기간을 갖는 AC PDP의 구동방법에 있어서, 제1 서브필드의 리셋기간동안 상기 스캔전극에 제1 상승구간 및 하강구간을 구비한 램프형 리셋파가 인가되고, 상기 유지전극에 상기 제1 상승구간동안 제2 상승구간을 구비한 리셋파가 인가되며 상기 하강구간동안 일정한 전압이 인가되는 단계 및 제2 서브필드 이하의 리셋기간동안 상기 스캔전극에 제3 상승구간을 구비한 램프형 리셋파가 인가되고, 상기 유지전극에 상기 제3 상승구간동안 제4 상승구간을 구비한 리셋파가 인가되는 단계를 포함하는 AC PDP의 구동방법을 채용한 AC 플라즈마 디스플레이 패널이다.
이하에서는 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세히 설명한다.
도 5는 본 발명에 따른 제1 서브필드 및 제2 서브필드에서 인가된 AC PDP의 새로운 유형의 리셋파형을 예시한 도면이다.
도 5에서 나타낸 바와 같이 제1 서브필드에서 리셋기간동안 스캔전극(Y)에 상승구간(20) 및 하강구간(30)을 갖는 리셋파가 인가되는데, 이 상승구간 동안(20) 유지전극(X)에 소정의 기울기를 갖는 상승전압이 인가되며, 하강구간 동안(30)은 일정한 전압이 인가된다. 그리고 제2 서브필드 이하의 서브필드에서 리셋기간동아 스캔전극(Y)에 오직 상승구간(220)만을 갖는 리셋파가 인가되고, 동시에 유지전극(X)에 소정 기울기를 갖는 상승전압이 인가된다.
이러한 본 발명에 따른 리셋 구동방법이 종래의 리셋 구동방법과의 차이는 제1 서브 필드 및 그 이하의 서브필드에서 스캔전극(Y)의 상승구간동안에는 유지전극(X)에 접지전압이 인가되고, 스캔전극의 하강구간동안에는 유지전극(X)에 일정한 전압이 인가되는 방법과는 달리, 제1 서브필드 및 그 이하의 서브필드에서의 상승구간 동안에 스캔전극(Y) 및 유지전극(X)에 동시에 상승램프파를 인가하는 것이다.
제2 서브필드에서, 어드레스 전극(A)에는 접지전압이 인가된 채, 유지전극(X) 및 스캔전극(Y)에 오직 램프상승구간만을 갖는 리셋파형을 인가한다. 그러므로, 제2 서브필드에서부터 리셋기간을 약 350μs에서 165μs 로 단축할 수 있게 된다. 게다가, 제2 서브필드의 리셋기간동안 본 발명에 따른 새로운 리셋파형이 인가되는 경우, 앞선 서브필드에서 오프 되어 있던 셀은 약방전(week discharge)이 발생하지 않아, 극히 높은 암실 콘트라스트율을 얻을 수 있게 된다.
구체적으로, 제1 서브필드 및 제2 서브필드에서 각 전극에 인가된 리셋파형을 살펴보면 다음과 같다.
도 6a는 본 발명에 따른 제1 서브필드에서 리셋기간도안 각 전극에 인가된 리셋파형을 예시한 도면이고, 도 6b는 본 발명에 따른 제1 서브필드에서 리셋기간동안 각 전극에 인가된 리셋파에 의한 벽전하의 분포를 예시한 도면이다. 이하 도 6a 및 도 6b를 비교하여 설명한다.
도 6a에 나타낸 바와 같이 어드레스 전극(A)을 접지 시킨채, 스캔전극(Y)에 소정의 기울기를 갖는 상승전압이 인가되는 램프 상승구간(20) 및 하강전압이 인가되는 램프 하강구간(30)을 구비하고, 유지전극(X)에는 스캔전극(Y)의 상승구간(20) 동안 소정기울기를 갖는 상승전압이 인가된다. 그리고, 스캔전극(Y)의 하강구간(30) 동안에는 유지전극(X)에 일정전압이 인가된다.
도 6b에 나타낸 바와 같이 먼저 램프 상승구간(20')에서는 스캔전극에 전압이 인가될 때 스캔전극(Y)과 어드레스 전극(A)사이에서만 약방전이 발생하게 하기 위하여 유지전극(X)의 전압은 스캔전극(Y)의 전압과 일정한 차이를 두고 상승한다. 그리고 램프 하강구간(30)에서는 스캔전극(Y)과 유지전극(X)사이에서 약방전이 발생한다. 즉, 초기화 과정이 끝났을 때의 벽전압의 상태는 종래의 ADS 구동파형과 거의 차이가 없음을 알 수 있다.
그리고 제1 서브필드에서 램프상승구간(20) 동안의 유지전극(X) 및 스캔전극(Y)에 인가되는 상승전압의 기울기는 동일한 것이 바람직하다. 이는 양 전극사이의 전압차가 방전개시 전압보다 작게 하는 것을 유지함으로써, 이 구간동안 스캔전극과 유지전극 사이에는 약방전이 일어나지 않게 할 수 있기 때문이다.
도 7a는 본 발명에 따른 제2 서브필드에서 리셋기간 동안 각 전극에 인가된 리셋파형을 예시한 도면이고, 도 7b는 본 발명에 따른 제2 서브필드에서 리셋기간동안 각 전극에 인가된 리셋파에 의한 벽전하의 분포를 예시한 도면이다. 이하 도 7a 및 도 7b를 비교하여 설명한다.
제1 서브필드가 종료되는 시점(210)에 벽전하를 소거하고(210'), 어드레스 전극(A)에 접지전압을 인가한 채, 스캔전극(Y)에는 종래의 구동방법과는 달리 오직 상승구간만을 구비하는 리셋파를 인가한다. 이 램프 상승구간(220) 동안에 유지전극(X)에도 역시 소정의 기울기로 상승하는 전압을 인가한다.
제2 서브필드의 램프 상승구간(220)에서 스캔전극(Y)과 유지전극(X)에 같은 전압이 동시에 인가된다. 그러므로 램프 상승구간(220)에서는 스캔전극과 어드레스 전극 사이에서의 약방전이 발생하고, 동시에 유지전극과 어드레스전극 사이에서 약방전이 발생하여(220'), 리셋기간의 종료시점에는 종래이 ADS 구동방법과 동일하게 어드레스 전극(A)에 (+) 벽전하가 쌓이고, 유지전극(X) 및 스캔전극(Y)에는 (-) 벽전하가 쌓이게 된다.(230')
도 7a 또는 도 7b에 나타낸 바와 같이 유지전극(X) 및 스캔전극(Y)에 상승구간(220)에서의 개시전압을 동일하게 하는 것이 바람직하다. 이는 양 극 사이에 방전개시전압 보다 낮게 하여, 어드레스 전극(A) 사이에서만 미약한 방전이 일어나도록 하기 위함이고, 인가되는 상승전압의 기울기 또한 동일하게 하는 것이 더욱 바람직하다.
이처럼 본 발명에 따른 리셋 구동방법을 제공하면 한 개의 프레임상의 각 서브필드에 있는 리셋기간을 단축시킴으로써, 어드레스 기간 및 유지기간을 충분히 확보하게 되어, 단일스캔 모드에서 제품단가를 낮추게 될 뿐만아니라 이미지 퀄러티를 높이게 된다. 그리고 리셋 기간의 약 방전에 의해 발생되는 배경광(background luminance)을 상당부분 제거함으로써 암실 콘트라스트 율(dark room contrast ratio)를 증가 시키는 새로운 유형의 플라즈마 디스플레이의 구동방법 및 그를 이용한 플라즈마 디스플레이를 제공하게 된다.
이하에서는 본 발명에 따른 새로운 유형의 리셋파형을 인가하여 리셋 구동하는 방법을 이용하여 플라즈마 디스플레이에 적용 되었을 때, 다양한 데이터를 가지 로 그 효과를 설명하기로 한다.
도 8은 점등된 셀(on-cell)에서 제1 서브필드의 리셋기간 동안 종래의 레셋파형의 IR 세기(Ⅰ)와 본 발명에 따른 리셋파형에 따른 IR 세기(Ⅱ)를 그래프로 나타낸 도면이다.
도 8에서 나타낸 바와 같이 새로운 리셋파형은 제1 서브필드에서 종래의 구동파형과 그 IR 세기(Ⅰ,Ⅱ)를 비교하여 볼때, 훨씬 적은 약방전을 발생함을 알 수 있다. 이것은 점등된 셀(on-cell)의 초기화 구간에서의 배경광이 기존의 구동파형보다 더 적음을 나타내는 것이다. 즉, 본 발명에 따른 새로운 리셋파형은 리셋기간에서의 배경광을 줄임으로써 화질의 질을 향상시킬 수 있게 된다.
도 9는 본 발명에 따른 점등된 셀(on-cell)에서 제2 서브필드(Ⅰ)와 제3 서브필드(Ⅱ)의 리셋기간에서의 IR 세기를 그래프로 나타낸 도면이다.
도 9에서 나타낸 바와 같이 제2 서브필드에서는 램프 하강구간이 없다. 즉, 제2 서브필드에서부터는 램프 하강구간이 없기 때문에 기존 구동파형과 새로운 구동파형의 제1 서브필드에서 램프 하강시 나오는 약방전이 발생하지 않는다. 그리고 초기화 구간에서 리셋 방전이 원활히 일어나는 것을 알 수 있다.
도 10은 점등된 셀(on-cell)에서 종래 구동파형과 본 발명에 따른 새로운 리셋 구동파형의 어드레스 기간에서의 방전특성을 나타낸 도면이다. 도 10에서는 어드레스 기간에 어드레스 파형(310), 유지파형(300) 및 방전에 따른 IR 세기(320)가 나타나 있다. 여기서, 종래의 구동파형의 어드레스 기간에서의 어드레스 방전과 본 발명에 따른 새로운 리셋 파형의 어드레스 방전과 방전의 형태와 크기가 일치함 을 알 수 있다.
이것은 본 발명에 따른 새로운 리셋파형이 배경광과 리셋기간의 시간을 단축하고 리셋기간에서의 배경광을 줄일 수 있는 장점을 갖는 동시에 어드레스 특성은 기존의 ADS 구동파형과 일치함을 나타낸 것이다.
도 11a 및 도 11b는 점등된 셀(on-cell)의 경우 종래의 구동파형과 새로운 리셋파형의 유지기간 동안에서의 방전특성을 비교한 것이다. 도 11a는 종래의 구동파형의 유지 방전특성을 나타낸 도면이고, 도 11b는 본 발명에 따른 새로운 리셋파형의 유지 방전특성을 나타낸 도면이다.
도 11b에 나타낸 바와 같이 유지구간에서 본 발명에 따른 새로운 리셋파형은 유지 방전특성이 종래의 구동파형과 거의 비슷한 특성을 보이고 있다. 이 역시 새로운 구동파형은 충분히 안정적인 유지 특성을 보이고 있음을 알 수 있다.
도 12는 소등된 셀(off-cell)의 경우 종래의 구동파형의 IR 세기(Ⅰ) 및 본 발명에 따른 새로운 리셋파형의 제1 서브필드 동안에서의 IR 세기(Ⅱ)(intensity)를 측정한 도면이다. 먼저 소등된 셀(off-cell)에서의 IR 세기(Intensity)의 측정은 좀 다르게 적용 된다. 한 개의 프레임에 8개의 서브필드(subfield)가 적용된다고 하면, 마지막 8번째 서브필드(subfield)에 어드레싱(addressing)을 하여 8번째 서브필드(subfield)에 유지 기간에서는 방전이 일어나게 한다.
그리고 다시 다음 프레임(frame)의 제1 서브필드(subfield)로 돌아왔을 때의 소거(erase) 펄스에 의하여 벽전하들이 소거가 되어서 방전공간 상에는 벽전하들이 소거 된다.
즉, 도 12에서 나타난 바와 같이 소등된 셀(off-cell)의 경우도 제1 서브필드(subfield)에서 ADS 구동파형의 배경광보다 더 적은 배경광을 발생함을 알 수 있다. 소등된 셀(off-cell)의 경우 배경광의 저하는 콘트라스트(contrast)를 증가시켜 더욱 선명한 화질을 유지하는데 중요한 역할을 하게 된다.
도 13은 소등된 셀(off-cell)의 경우 첫 번째 프레임(frame)의 제2 서브필드(subfield)(I)와 제3 서브필드(subfield)(Ⅱ)의 리셋기간에서의 IR 세기(intensity)를 측정한 도면이다. 도 13에서 제2 서브필드(subfield)에서는 배경광이 발생함을 알 수 있으나(Ⅰ), 제3 서브필드(subfield)에서는 어떠한 배경광도 관측되지 않음을 알 수 있다.(Ⅱ)
이것은 제2 서브필드(subfield)에서 형성된 벽전하들이 거의 변하지 않기 때문이다. 그 이유는 램프상승(ramp-up) 구간에서 벽전하들이 어드레싱(adressing) 직전의 벽전하의 분포로 이미 배치되었기 때문에 램프하강(ramp-down) 구간이 있을 때처럼 다시 벽전하의 재배치가 일어나지 않게 된다.
벽전하들이 다시 형성되는 과정이 없기 때문에 방전 또한 발생하지 않는다. 이렇게 쌓인 벽전하들은 소등된 셀(off-cell)이 계속 유지되는 경우에는 변동이 없으므로 다음 프레임(frame)의 제1 서브필드(subfield)를 만날 때까지는 리셋기간에서 방전이 일어나지 않는다.
도 14는 소등된 셀(off-cell)의 경우에 제3 서브필드로부터 마지막 제8 서브필드까지 배경광이 발생하지 않지만, 두 번째 프레임(frame)의 제1 서브필드에서 매우 좁은 구간에서 약방전이 발생함을 나타내는 도면이다.
제1 서브필드(subfield)에서 매우 약한 약방전이 발생하는 이유는 제1 서브필드(subfield)는 램프 상승(ramp-up) 전압이 약 370V까지 상승하지만 제2 서브필드(subfield)에서 제8 서브필드까지는 램프상승(ramp-up)의 전압이 335V까지 상승한다.
그러므로 제8 서브필드에서 335V만큼의 벽전하들이 쌓여 있다가 다음 프레임의 제1 서브필드(subfield)에서 370V까지 상승함에 따라 전압의 차이만큼의 약방전이 추가적으로 발생하게 된다. 램프하강(ramp-down)구간에서도 역시 매우 약한 방전이 발생함을 알 수 있다.
이렇게 하여 소등된 셀(off-cell)에서 본 발명에 따른 새로운 리셋파형을 계속 적용하였을 경우 도 14에서 나오는 매우 약한 약방전만을 방출함에 따라 배경광의 세기가 매우 작아지는 것을 알 수 있다.
도 15는 소등된 셀(off-cell)의 경우 본 발명에 따른 새로운 리셋파형의 두 번째 프레임의 제2 서브필드에서의 IR 세기(intensity)를 측정한 것을 나타낸 도면이다. 제2 서브필드에서는 제1 서브필드와는 다르게 다시 약방전이 일어나지 않음을 알 수 있다. 이렇게 하여 다음 프레임의 제1 서브필드까지는 다시 리셋기간에서 약방전이 발생하지 않음을 알 수 있다.
도 16은 한 프레임(frame)에 8개의 서브필드(subfield)를 적용하고, 1개의 롱 리셋(long-reset)(램프상승 구간 및 램프하강 구간을 구비한 리셋)을 사용하였을 때의 소등된 셀(off-cell)에서의 IR 세기(intensity)를 측정한 것을 나타낸 도면이다. 제1 서브필드는 롱 리셋(long-reset)을 사용하고 다음 서브필드부터는 램 프상승(ramp-up) 구간만이 존재하는 파형을 사용하였다.
도 16에 나타낸 바와 같이 소등된 셀(off-cell) 상태에서 롱 리셋(long-reset)이 적용된 구간에서만 배경광이 발생함을 알 수 있다. 이렇듯이 롱 리셋(long-reset)을 한 프레임(frame)에서 점점 적게 사용할수록 배경광이 점점 더 적게 발생함을 알 수 있다.
도 17은 본 발명에 따른 구동방법을 적용하여, 하나의 프레임에 롱 리셋(long-reset)의 수에 따른 배경광과 휘도를 나타낸 도면이다. ADS 구동파형에서 한 프레임에 8개의 서브필드를 사용하였을 경우 배경광은 0.40cd/m,2 휘도는 282cd/m2로 측정되었고 암실 명암비는 704:1로 측정되었다. 본 발명에 따른 새로운 리셋파형을 적용할 경우 암실 명암비는 상당히 향상되었음을 알 수 있다. 한 프레임에 8개의 롱 리셋(long-reset)을 적용할 경우, 암실 명암비는 9365:1로 측정된다.
롱 리셋(long-reset)을 7개에서 1개로 줄여가면서 적용할 경우 암실 명암비는 28999:1에서 무한대로 측정된다. 즉 롱 리셋(long-reset)을 한 프레임에 하나를 적용할 경우 배경광은 관측되지 않았다. 이처럼 새로운 초기화 파형은 화질의 질을 상당히 향상시킬 수 있다.
새로운 리셋파형은 무한히 높은 암실콘트라스트율을 및 리셋기간의 단축을 제공한다. 단축된 리셋기간은 더 많은 어드레스 기간과 유지기간을 할당하게 되어, 새로운 리셋파형을 인가하는 경우 단일 스캔의 높은 분해능의 PDP를 구현할 수 있 게 된다. 또한 최대 휘도를 증가시킬 수 있고, 동시에 새로운 리셋파형은 무한한 암실콘트라스트율을 가능하게 할 수 있게 된다.
이처럼 본 발명에 따른 리셋 구동방법을 제공하면 한 개의 프레임상의 각 서브필드에 있는 리셋기간을 단축시킴으로써, 어드레스 기간 및 유지기간을 충분히 확보하게 되어, 단일스캔 모드에서 제품단가를 낮추게 될 뿐만아니라 이미지 퀄러티를 높이게 된다. 그리고 리셋 기간의 약 방전에 의해 발생되는 배경광(background luminance)을 상당부분 제거함으로써 암실 콘트라스트 율(dark room contrast ratio)를 증가 시키는 새로운 유형의 플라즈마 디스플레이의 구동방법 및 그를 이용한 플라즈마 디스플레이를 제공하게 된다.

Claims (6)

  1. 스캔전극, 어드레스 전극, 유지전극을 구비하여, 리셋기간, 어드레스기간 및 유지기간을 갖는 AC PDP의 구동방법에 있어서,
    제1 서브필드의 리셋기간동안 상기 스캔전극에 제1 상승구간 및 하강구간을 구비한 램프형 리셋파가 인가되고, 상기 유지전극에 상기 제1 상승구간동안 제2 상승구간을 구비한 리셋파가 인가되며 상기 하강구간동안 일정한 전압이 인가되는 단계; 및
    제2 서브필드 이하의 리셋기간동안 상기 스캔전극에 제3 상승구간을 구비한 램프형 리셋파가 인가되고, 상기 유지전극에 상기 제3 상승구간동안 제4 상승구간을 구비한 리셋파가 인가되는 단계
    를 포함하는 것을 특징으로 하는 AC PDP의 구동방법.
  2. 제1항에 있어서,
    상기 제1 서브필드 및 제2 서브필드 이하의 서브필드에서 리셋기간동안 상기 어드레스 전극에 접지전압이 인가되는 것을 특징으로 하는
    AC PDP의 구동방법.
  3. 제1항 또는 제2항에 있어서,
    상기 제1 서브필드 및 제2 서브필드 이하의 서브필드의 리셋기간동안에 상기 스캔전극 및 유지전극에 인가된 리셋파의 기울기는 동일한 것을 특징으로 하는
    AC PDP의 구동방법.
  4. 제1항 또는 제2항에 있어서,
    상기 제1 서브필드에서 상기 스캔전극 및 상기 유지전극에 인가되는 리셋기간 중 상승구간의 개시전압의 차이가 방전개시 전압 이하인 것을 특징으로 하는
    AC PDP의 구동방법.
  5. 제1항 또는 제2항에 있어서,
    상기 제2 서브필드 이하의 리셋기간동안 상기 스캔전극 및 상기 유지전극에 인가되는 상기 제3 상승구간 및 상기 제4 상승구간 개시전압이 동일한 것을 특징으로 하는 AC PDP의 구동방법.
  6. 스캔전극, 어드레스 전극, 유지전극을 구비하여, 리셋기간, 어드레스기간 및 유지기간을 갖는 AC PDP의 구동방법에 있어서,
    제1 서브필드의 리셋기간동안 상기 스캔전극에 제1 상승구간 및 하강구간을 구비한 램프형 리셋파가 인가되고, 상기 유지전극에 상기 제1 상승구간동안 제2 상승구간을 구비한 리셋파가 인가되며 상기 하강구간동안 일정한 전압이 인가되는 단계; 및
    제2 서브필드 이하의 리셋기간동안 상기 스캔전극에 제3 상승구간을 구비한 램프형 리셋파가 인가되고, 상기 유지전극에 상기 제3 상승구간동안 제4 상승구간을 구비한 리셋파가 인가되는 단계를 포함하는 AC PDP의 구동방법을 채용한 것을 특징으로 하는
    AC 플라즈마 디스플레이 패널.
KR1020060029359A 2006-03-31 2006-03-31 리셋기간을 단축하고 암실 명암비를 높이기 위한 새로운ａｃ ｐｄｐ의 구동방법 KR100817793B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060029359A KR100817793B1 (ko) 2006-03-31 2006-03-31 리셋기간을 단축하고 암실 명암비를 높이기 위한 새로운ａｃ ｐｄｐ의 구동방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060029359A KR100817793B1 (ko) 2006-03-31 2006-03-31 리셋기간을 단축하고 암실 명암비를 높이기 위한 새로운ａｃ ｐｄｐ의 구동방법

Publications (2)

Publication Number Publication Date
KR20070098112A KR20070098112A (ko) 2007-10-05
KR100817793B1 true KR100817793B1 (ko) 2008-03-31

Family

ID=38804208

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060029359A KR100817793B1 (ko) 2006-03-31 2006-03-31 리셋기간을 단축하고 암실 명암비를 높이기 위한 새로운ａｃ ｐｄｐ의 구동방법

Country Status (1)

Country Link
KR (1) KR100817793B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040036257A (ko) * 2002-10-24 2004-04-30 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법
KR20040041770A (ko) * 2002-11-11 2004-05-20 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 구동장치 및 구동방법
KR20040085742A (ko) * 2003-04-01 2004-10-08 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법
KR20060004855A (ko) * 2004-07-10 2006-01-16 태흥식 암잔상 현상을 억제하는 플라즈마 디스플레이 패널의 구동방법 및 그에 의해 구동되는 플라즈마 디스플레이 패널

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040036257A (ko) * 2002-10-24 2004-04-30 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법
KR20040041770A (ko) * 2002-11-11 2004-05-20 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 구동장치 및 구동방법
KR20040085742A (ko) * 2003-04-01 2004-10-08 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법
KR20060004855A (ko) * 2004-07-10 2006-01-16 태흥식 암잔상 현상을 억제하는 플라즈마 디스플레이 패널의 구동방법 및 그에 의해 구동되는 플라즈마 디스플레이 패널

Also Published As

Publication number Publication date
KR20070098112A (ko) 2007-10-05

Similar Documents

Publication Publication Date Title
JP2005141223A (ja) プラズマディスプレイパネルの駆動方法
KR100646187B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100589248B1 (ko) 플라즈마 디스플레이 패널의 구동방법 및 구동장치
JP4719463B2 (ja) プラズマディスプレイパネルの駆動方法
KR100569258B1 (ko) 플라즈마 디스플레이 패널 구동장치 및 구동방법
EP1672610A1 (en) Plasma display apparatus and driving method thereof
KR20040065710A (ko) 플라즈마 디스플레이 패널의 구동방법
KR100647776B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100817793B1 (ko) 리셋기간을 단축하고 암실 명암비를 높이기 위한 새로운ａｃ ｐｄｐ의 구동방법
KR100577765B1 (ko) 플라즈마 디스플레이 패널 구동방법
KR100493919B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100475158B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR20060079025A (ko) 플라즈마 디스플레이 패널의 구동방법
KR100433231B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100488457B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR20050037694A (ko) 플라즈마 디스플레이 패널 구동 방법
KR100612505B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100785753B1 (ko) 새로운 램프형 리셋 구동방법에 의한 플라즈마 디스플레이패널의 구동방법
KR100508237B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100625537B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100646184B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100801476B1 (ko) 플라즈마 디스플레이 패널의 구동방법 및 이를 이용한플라즈마 디스플레이 패널
KR100622697B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100438920B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100585528B1 (ko) 플라즈마 디스플레이 패널 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120321

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20121226

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee