KR100785753B1 - 새로운 램프형 리셋 구동방법에 의한 플라즈마 디스플레이패널의 구동방법 - Google Patents

새로운 램프형 리셋 구동방법에 의한 플라즈마 디스플레이패널의 구동방법 Download PDF

Info

Publication number
KR100785753B1
KR100785753B1 KR1020050133386A KR20050133386A KR100785753B1 KR 100785753 B1 KR100785753 B1 KR 100785753B1 KR 1020050133386 A KR1020050133386 A KR 1020050133386A KR 20050133386 A KR20050133386 A KR 20050133386A KR 100785753 B1 KR100785753 B1 KR 100785753B1
Authority
KR
South Korea
Prior art keywords
period
reset
electrode
sustain
address
Prior art date
Application number
KR1020050133386A
Other languages
English (en)
Other versions
KR20070070631A (ko
Inventor
김준엽
Original Assignee
김준엽
학교법인 대양학원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김준엽, 학교법인 대양학원 filed Critical 김준엽
Priority to KR1020050133386A priority Critical patent/KR100785753B1/ko
Publication of KR20070070631A publication Critical patent/KR20070070631A/ko
Application granted granted Critical
Publication of KR100785753B1 publication Critical patent/KR100785753B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/292—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
    • G09G3/2927—Details of initialising
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/066—Adjustment of display parameters for control of contrast

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 주사전극, 유지전극, 어드레스 전극을 이용하여 램프형 리셋 펄스를 인가함으로써 초기화 하는 플라즈마 디스플레이 패널의 구동방법에 있어서, 상기 램프형 리셋 펄스구간이 상기 소정의 제1전압에서 제2 전압으로 상승하는 램프형 상승구간으로 이루어진 것을 특징으로 한다.
이와 같이, 본 발명에 따른 플라즈마 디스플레이 패널의 구동방법을 제공하면, 간단한 방법으로 램프형 리셋 펄스를 인가하는 방법을 개선하여 리셋기간을 단축함으로써, 어드레스 기간 및 서스테인 기간이 늘어나 제품단가의 저하 및 이미지 퀄러티를 높이고, 오프 셀(off-cell)에서 리셋 기간의 약 방전(weak discharge)에 의해 발생되는 배경 발광(background luminance)을 상당부분 제거함으로써 암실 콘트라스트 율(dark room contrast ratio)을 증가 시킬 수 있다.
플라즈마 디스플레이 패널(PDP), 초기화(reset), 구동방법(driving method), 배경 발광(background luminance), 주사전극, 유지전극, 어드레스 전극

Description

새로운 램프형 리셋 구동방법에 의한 플라즈마 디스플레이 패널의 구동방법{NEW DRIVING METHOD OF PDPs EMPLOYING NEW RAMP RESET}
도 1은 일반적인 3전극 교류 면방전 플라즈마 디스플레이 패널의 구조의 개략도를 나타낸 도면,
도 2는 종래의 플라즈마 디스플레이 패널의 한 프레임 구성을 나타내는 도면,
도 3은 종래의 플라즈마 디스플레이 패널의 한 프레임의 다른 구성을 나타내는 도면,
도 4는 종래 기술에 의한 플라즈마 디스플레이 패널의 구동 파형도를 나타내는 도면,
도 5는 종래 기술에 의한 초기화(reset) 이후의 플라즈마 디스플레이의 패널의 벽전하 분포를 나타내는 도면,
도 6은 종래의 기술에 의한 램프형 리셋 파형과 리셋기간 동안 측정된 IR(적외선) 파형을 그래프로 나타낸 개략도,
도 7은 본 발명에 따른 리셋기간, 어드레스기간, 유지기간의 전 역역에서 새로운 플라즈마 디스플레이의 구동방법의 리셋 펄스의 파형을 그래프로 나타낸 도면,
도 8은 본 발명에 따른 새로운 램프형 리셋 펄스 파형의 개략도를 나타낸 도면,
도 9는 본 발명에 따른 초기화(reset) 이후의 플라즈마 디스플레이의 패널의 벽전하 분포를 나타내는 도면,
도 10은 본 발명에 따른 램프형 리셋 파형과 이에 따른 리셋 기간 동안의 온-셀 및 오프-셀의 IR(적외선)파형을 그래프로 나타낸 도면,
도 11은 본 발명에 따른 새로운 램프형 리셋 구동방법이 적용된 어드레스 방전 특징을 그래프로 나타낸 도면,
도 12는 본 발명에 따른 램프형 리셋 구동방법이 적용된 유지기간에서의 방전 특징을 IR(적외선)파형과 함께 그래프로 나타낸 도면,
도 13은 종래기술과 본 발명에 따른 새로운 기술의 오프-셀의 배경 발광(backgroun luminance)을 나타낸 사진이다.
본 발명은 플라즈마 디스플레 패널의 구동방법에 관한 것으로, 보다 상세하게는, 플라즈마 디스플레이 패널의 리셋 구동방법에 관한 것으로서 초기화(이하 '리셋'이라 한다) 펄스를 개선하여 리셋 기간을 단축하고, 암실 콘트라스트 율(dark room contrast ratio)을 향상 시키도록 한 플라즈마 디스플레이 패널의 구동방법에 에 관한 것이다.
플라즈마 디스플레이 패널(Plasma Display Panel : 이하 'PDP'라 함)은 He+Xe, Ne+Xe 및 Ne+Ne+Xe 등의 불활성 혼합가스의 방전시 발생하는 147nm의 자외선에 의해 형광체를 발광시킴으로써 문자 또는 그래픽을 포함한 화상을 표시하게 된다. 이러한 PDP는 박막화와 대형화가 용이할 뿐만 아니라 최근의 기술 개발에 힘입어 크게 향상된 화질을 제공한다.
특히, 3전극 교류 면방전형 PDP는 방전시 표면에 벽전하가 축적되며 방전에 의해 발생되는 스퍼터링으로부터 전극들을 보호하기 때문에 저전압 구동과 장수명의 장점을 가진다.
도 1을 참조하면, 3전극 교류 면방전형 PDP의 방전셀은 상부기판(10) 상에 형성되어진 주사전극(30Y) 및 유지전극(30X)과, 하부기판(18) 상에 형성되어진 어드레스전극(20A)을 구비한다.
주사전극(30Y)과 유지전극(30X) 각각은 투명전극(12Y,12X)과, 투명전극(12Y,12X)의 선폭보다 작은 선폭을 가지며 투명전극의 일측 가장자리 영역에 형성되는 금속버스전극(13Y,13X)을 포함한다. 투명전극(12Y,12X)은 통상 인듐-틴-옥사이드(Indium-Tin-Oxide : 이하 'ITO'라 함)로 상부기판(10) 상에 형성된다.
금속버스전극(13Y,13X)은 통상 크롬(Cr) 등의 금속으로 투명전극(12Y,12X) 상에 형성되어 저항이 높은 투명전극(12Y,12X)에 의한 전압강하를 줄이는 역할을 한다. 주사전극(30Y)과 유지전극(30X)이 나란하게 형성된 상부기판(10)에는 상부 유전체층(14)과 보호막(16)이 적층된다.
상부 유전체층(14)에는 플라즈마 방전시 발생된 벽전하가 축적된다. 보호막 (16)은 플라즈마 방전시 발생된 스퍼터링에 의한 상부 유전체층(14)의 손상을 방지함과 아울러 2차 전자의 방출 효율을 높이게 된다. 보호막(16)으로는 통상 산화마그네슘(MgO)이 이용된다. 어드레스전극(20X)이 형성된 하부기판(18) 상에는 하부 유전체층(22), 격벽(24)이 형성되며, 하부 유전체층(22)과 격벽(24) 표면에는 형광체층(26)이 도포된다.
어드레스 전극(20A)은 주사전극(30Y) 및 유지전극(30X)과 교차되는 방향으로 형성된다. 격벽(24)은 어드레스전극(20A)과 나란하게 형성되어 방전에 의해 생성된 자외선 및 가시광이 인접한 방전셀에 누설되는 것을 방지한다.
형광체층(26)은 플라즈마 방전시 발생된 자외선에 의해 여기되어 적색, 녹색 또는 청색 중 어느 하나의 가시광선을 발생하게 된다. 상/하부기판(10,18)과 격벽(24) 사이에 마련된 방전셀의 방전공간에는 방전을 위한 He+Xe, Ne+Xe 및 Ne+Ne+Xe 등의 불활성 혼합가스가 주입된다.
이러한 3전극 교류 면방전형 PDP는 화상의 계조(Gray Level)를 구현하기 위하여 한 프레임을 발광횟수가 다른 여러서브필드로 나누어 구동하고 있다.
각 서브필드는 다시 방전을 균일하게 일으키기 위한 리셋 기간, 방전셀을 선택하기 위한 어드레스 기간 및 방전횟수에 따라 계조를 구현하는 서스테인(유지) 기간으로 나뉘어진다. 예를 들어, 256 계조로 화상을 표시하고자 하는 경우에 1/60 초에 해당하는 프레임 기간(16.67ms)은 도 2와 같이 8개의 서브필드들(SF1 내지SF8)로 나누어지게 된다.
아울러, 8개의 서브 필드들(SF1 내지 SF8) 각각은 리셋 및 어드레스 기간과 서스테인 기간으로 다시 나누어지게 된다. 여기서, 각 서브필드의 리셋 및 어드레스 기간은 각 서브필드마다 동일한 반면에 유지 기간은 각 서브필드에서 2n(n=0,1,2,3,4,5,6,7)의 비율로 증가 된다. 이와 같이 각 서브필드에서 서스테인 기간이 달라지게 되므로 화상의 계조를 구현할 수 있게 된다.
이와 같은 PDP의 구동방법은 어드레스 기간에 어드레스 방전에 의해 선택되는 방전셀의 발광여부에 따라 선택적 쓰기(Selective writing) 방식과 선택적 소거(Selective erasing) 방식으로 대별된다.
먼저 선택적 쓰기방식의 구동방법은 리셋기간에 전화면을 턴-오프(Turn-Off) 시킨 후, 어드레스 기간에 선택된 방전셀들을 턴-온(Turn-on) 시키게 된다. 이어서, 서스테인 기간에는 어드레스 방전에 의해 선택된 방전셀들을 서스테인 방전시킴으로써 화상을 표시하게 된다.
선택적 소거방식의 구동방법은 리셋기간에 전화면을 라이팅 방전시킴으로써 턴-온(Turn-on) 시킨 후, 어드레스 기간에 선택된 방전셀들을 턴-오프(Turn-on) 시키게 된다. 이어서, 서스테인 기간에는 어드레스 방전에 의해 선택되지 않은 방전셀들을 서스테인 방전시킴으로써 화상을 표시하게 된다.
여기서 선택적 소거방식은 어드레싱 방전이 셀 내의 벽전하를 제거하는 방전이므로, 선택적 쓰기방식보다 주사펄스 폭을 좁게 즉, 어드레싱 타임을 줄일 수 있다. 선택적 쓰기방식의 구동파형은 램프펄스가 많을수록 콘트라스트를 저하시키는 작용을 하므로 많이 사용할수록 화질을 약화시킨다.
따라서, PDP의 구동방법에 있어서 도 3에서와 같이 한 프레임을 선택적 쓰기 방식의 서브필드들(SF1 내지 SF6)과 선택적 소거 방식의 서브필드들(SF7 내지 SF12)으로 구성하여 선택적 쓰기 및 소거 방식을 병행하여 구동하게 된다.
도 3을 참조하면, 3전극 교류 면방전 PDP의 구동방법에 있어서, 한 프레임은 선택적 쓰기 방식의 서브필드들(SF1 내지 SF6)과 선택적 소거 방식의 서브필드들(SF7 내지 SF12)을 포함한다.
제1 서브필드(SF1)는 전화면을 끄는 리셋기간, 선택된 방전셀들을 켜는 선택적 쓰기 어드레스 기간, 어드레스 방전에 의해 선택된 방전셀에 대하여 서스테인 방전시키는 서스테인 기간 그리고 서스테인 방전을 소거시키는 소거기간으로 나뉘어진다.
제2 내지 제5 서브필드들(SF2 내지 SF5) 각각은 선택적 쓰기 어드레스 기간, 서스테인 기간 및 소거기간으로 나뉘어진다. 그리고 제6 서브필드(SF6)는 선택적 쓰기 어드레스 기간과 서스테인기간으로 나뉘 어진다. 제1 내지 제6 서브필드들(SF1 내지 SF6)에 있어서 선택적 쓰기 어드레스 기간과 소거기간은 각 서브필드마다 동일한 반면에 서스테인 기간은 각 서브필드에서 2n(n=0,1,2,3,4,5)의 비율로 증가된다.
제7 내지 제12 서브필드들(SF7 내지 SF12)은 전화면이 라이팅되는 전면 라이팅 기간없이 선택된 방전셀들을 끄는 선택적 소거 어드레스 기간과 어드레스 방전에 의해 선택된 방전셀들 이외의 방전셀들을 서스테인 방전시키는 서스테인 기간으로 나뉘어진다.
제7 내지 제12 서브필드들(SF7 내지 SF12)에 있어서 선택적 소거 어드레스 기간은 물론 서스테인 기간도 동일하게 설정된다. 제7 내지 제12 서브필드들(SF7 내지 SF12)의 서스테인 기간은 제6 서브필드(SF6)와 동일한 휘도 상대비를 갖도록 25의 휘도 상대비로 설정된다.
선택적 소거 방식으로 구동되는 제7 내지 제12 서브필드들(SF7 내지 SF12) 각각은 서브필드들이 연속될 때마다 필요없는 방전셀들을 끌 수 있도록 이전 서브필드가 반드시 켜져 있어야만 한다. 예를 들어, 제7 서브필드(SF7)가 켜지기 위해서는 이전 서브필드인 선택적 쓰기 방식으로 구동되는 제6 서브필드(SF6)가 켜져야만 한다.
이렇게 제6 서브필드(SF6)가 켜진 후, 제7 내지 제12 서브필드들(SF7 내지 SF12)에서 필요 없는 방전셀들을 꺼나가게 된다. 이를 위하여, 선택적 소거 서브필드(ESF)가 사용되기 위해서는 마지막 선택적 쓰기 서브필드(WSF)인 제6 서브필드(WSF)에서 켜진 셀들이 서스테인 방전에 의해 켜진 상태가 유지되어야 한다.
따라서, 제7 서브필드(SF7)는 선택적 소거 어드레스를 위한 별도의 라이팅 방전이 필요 없게 된다. 또한, 제8 내지 제12 서브필드들(SF8 내지 SF12)도 전면 라이팅 없이 이전 서브필드에서 켜져 있는 셀들을 선택적으로 끄게 된다.
그리고 오늘날 디스플레이 장치의 다양한 용도로의 사용과 대형화에 따라 더욱더 많은 버티컬 라인의 구동될 수 있는 것이 요구되어 지는데, 특히 PDP의 경우 버티컬 라인의 증가와 함께 위의 모든 서브필드에서 필요한 주사시간이 점점 증가되고 있기 때문에, 유지 시간이 줄어들어 휘도(luminance) 저하와 이미지 퀄러티(image quality)가 저하되는 문제점들을 야기하고 있다.
이처럼 고화질의 PDP에서 서스테인 시간이 줄어들기 때문에, 배경 발광(background luminance) 의한 이미지 퀄러티의 저하는 중요한 문제로 대두되고 있고, 안정된 어드레싱(addressing)을 위해 요구되는 초기화 기간(reset period)에 발생되는 약 방전(weak discharge)에 의한 배경 발광(background luminance)의 발생은 콘트라스트를 저하시키는 원인이 된다. 이러한 문제는 더 높은 화질의 PDP를 제조하는데 있어서 중요한 문제이다.
이하 보다 구체적으로 램프형 리셋 펄스를 이용한 플라즈마 디스플레이 패널의 구동방법상의 종래기술의 문제점을 살펴보기로 한다.
플라즈마 디스플레이는 각 서브필드에서 도 4에 나타낸 바와 같이 리셋 기간(reset period), 어드레스 기간(address period), 유지 기간(sustain period)으로 이루어진다. 리셋 기간은 이전의 유지방전으로 형성된 벽 전하를 소거하고 다음의 어드레스 방전을 안정적으로 수행하기 위해 벽 전하를 셋업(setup) 하는 역할을 한다.
어드레스 기간은 패널에서 켜지는 셀과 켜지지 않는 셀을 선택하여 켜지는 셀(어드레싱된 셀)에 벽 전하를 쌓아두는 동작을 수행하는 기간이다.
서스테인 기간은 어드레싱된 셀에 실제로 화상을 표시하기 위한 유지방전을 수행하는 기간이다.
도 4는 종래 기술에 의한 플라즈마 디스플레이 패널의 구동 파형도이다. 도 4에 나타낸 바와 같이, 리셋 기간은 소거 기간, 램프 상승 기간 및 램프 하강 기간으로 이루어진다.
소거 기간에서는 유지 전극(X)에 0V에서 Ve 전압을 향하여 완만하게 상승하는 소거 램프 파형이 인가된다. 그러면 유지전극(X)과 주사 전극(Y)에 형성된 벽 전하는 점점 소거된다.
다음, 램프 상승 기간에서는 어드레스 전극(A) 및 유지 전극(X)을 0V로 유지하고, 주사 전극(Y)에는 Vs 전압에서 Vset 전압을 향하여 완만하게 상승하는 램프 파형이 인가된다. 이 램프 파형이 상승하는 동안 모든 방전 셀에서는 주사 전극(Y)으로부터 어드레스 전극(A) 및 유지 전극(X)으로 각각 1회째의 미약한 리셋 방전이 일어난다.
그 결과, 주사 전극(Y)에 (-)벽 전하가 축적되고, 동시에 어드레스 전극(A) 및 유지 전극(X)에는 (+) 벽 전하가 축적된다. 이어서, 램프 하강 기간에서는 유지 전극(X)을 Ve 전압으로 유지한 상태에서, 주사 전극(Y)에 Vs 전압에서 0V를 향해 완만하게 하강하는 램프 파형을 인가한다.
이 램프 파형이 하강하는 동안 다시 모든 방전 셀에서는 2회째의 미약한 리셋 방전이 일어난다. 그 결과, 주사 전극(Y)의 (-) 벽 전하가 감소하고 유지 전극(X)의 (+) 벽 전하가 감소한다.
그리고 이 램프형 리셋 펄스는 주사전극에 의해 형성되는데, 이러한 리셋 기간의 중요한 기능은 패널 전체의 주사전극과 유지전극의 벽전하의 극성을 같게 하고, 패널 전체로 볼 때 상대적으로 어드레스 전극에는 양극의 벽전하를 형성하기 위해서이다.(도 5 참조)
또한, 리셋 기간동안 램프형 펄스를 사용하는 경우에, 어드레스 전압은 상당 히 낮다. 그러나 리셋 기간동안 셀에 형성된 벽전하에 의한 벽전압은 어드레스 기간 동안 필요한 어드레스 전압보다 낮다.
도 6은 종래의 램프형 리셋 파형과 리셋기간 동안 측정된 IR(적외선) 파형을 그래프로 나타낸 개략 도이다.
도 6을 참조하면, 종래의 램프형 리셋 파형과 리셋기간 동안의 IR파형, 주사전극, 유지전극(공통전극) 및 어드레스 전극의 파형을 함께 나타나 있어, 온 셀(on-cell)과 오프 셀(off-cell)의 각 전극에 인가된 전압의 변화에 따른 배경 발광(background luminance)을 IR파형을 통해 알 수 있다.
패널 전체를 초기화(reset) 하기위해, 종래의 램프형 리셋 펄스(61) 승구간(61a)과 하강구간(61b)이 요구된다. 이는 상승구간(61a) 동안에는 램프 전압은 패널 전체의 각 셀에 균일한 벽전하를 형성하고, 하강구간(61b) 동안에는 전극에 형성된 벽 전하들이 재 배열되고(자기 소거), 주사전극과 유지전극의 전하들은 다음 어드레스 기간동안 똑같이 효과적인 어드레싱에 적용 될 수 있다.
그 결과 리셋 기간 직후, 음극의 벽 전하는 주사전극과 유지전극에 쌓이게 되고, 양극의 벽 전하는 어드레스 전극에 쌓이게 됨으로써(도 5 참조), 보다 안정적이면서 저 전압으로 각 셀에 알맞은 어드레싱(addressing)을 할 수 있게 된다.
즉, 어드레스 기간동안 각 라인은 병렬적으로 주사되는데, 그 라인의 주사전극 전압은 접지로 떨어지고, 그와 병렬적으로 대응되는 양(+)의 전압은 어드레스 전극에 의해 인가된다. 그리고 다음 유지기간(sustain period)에서, 양(+)의 유지 펄스는 주사전극에서 첫 번째로 인가된다. 그리고 나서 유지전극과 주사전극이 교 대로 펄스를 인가한다.
그러나 종래의 램프형 리셋(61)은 앞서 설명한 바와 같이 상승구간(61a)과 하강구간(61b)이 필요하기 때문에, 그 시간이 약 350μs 정도의 긴 시간이 요구되어진다.
더하여 램프형 리셋 펄스가 앞서 설명한 기능을 수행할 때, 셀의 종전(previous)의 상태에도 불구하고 램프형 리셋 펄스의 인가로 인하여 상승구간(61a)과 하강구간(61b) 동안에 도 6의 IR(적외선) 파형(62,64)의 그래프에 나타난 바와 같이, 오프 셀(off-cell)에서도 배경 발광(background luminance)이 발생되는 것을 알 수 있다. 이 리셋 기간 동안의 오프 셀(off-cell)의 배경 발광(background luminance)은 암실 콘트라스트 율(dark contrast ratio)을 저하 시키는 주요한 원인이 된다.
즉, 종래의 램프형 리셋 펄스를 이용한 구동방법은 리셋기간이 길어서, 상대적으로 어드레스 기간 및 유지기간(sustain period) 짧아지게 되어 밝기가 줄어들어 이미지 퀄러티가 저하되고, 램프형 펄스의 상승ㆍ하강구간 동안 오프 셀(off-cell)의 약방전(weak discharge)에 의한 배경 발광(background luminance)의 발생으로 인하여 암실 콘트라스트 율(dark room contrast ratio)의 저하를 가져오는 문제점이 있다.
상술한 문제점을 해결하기 위하여, 본 발명의 해결하고자 하는 기술적 과제는 램프형 리셋 펄스를 인가하는 방법을 개선하여 리셋기간을 단축 함으로써, 상대 적으로 어드레스 기간 및 유지기간이 늘어나게 되어 제품단가를 줄일 수 있게 되며 이미지 퀄러티(quality)를 높일 수 있다는 점이다. 그리고 리셋 기간의 약 방전에 의해 발생되는 배경 발광(background luminance)를 상당부분 제거함으로써 암실 콘트라스트 율(dark room contrast ratio)을 증가 시키는 램프형 리셋 펄스에 의한 플라즈마 디스플레이의 구동방법을 제공하는 데 있다.
본 발명에 따른 플라즈마 디스플레이 패널의 구동방법의 제1 특징은 주사전극, 유지전극, 어드레스 전극을 이용하여 램프형 리셋 펄스를 인가함으로써 초기화 하는 플라즈마 디스플레이 패널의 구동방법에 있어서, 상기 초기화하는 기간 동안 상기 주사 전극과 상기 유지 전극에 접지 전압을 인가하고, 상기 어드레스 전극에 상승 구간으로 이루어진 상기 램프형 리셋 펄스를 인가하는 단계를 포함하고, 상기 램프형 리셋 펄스는 상기 접지 전압보다 높은 소정의 제1전압에서 제2 전압으로 상승하는 구간으로 이루어진 것을 특징으로 한다.
삭제
더 나아가 바람직하게는 상기 램프형 리셋 펄스가 인가된 이후에, 상기 주사전극과 유지전극에는 양극 벽전하가 쌓이고, 상기 어드레스 전극에는 음극 벽전하가 쌓이는 것일 수 있다.
이하에서는 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세히 설명한다.
도 7은 본 발명에 따른 리셋기간, 어드레스기간, 유지기간의 전 역역에서 새로운 플라즈마 디스플레이의 구동방법의 리셋 펄스의 파형을 그래프로 나타낸 도면이고, 도 8은 본 발명에 따른 새로운 램프형 리셋 펄스 파형을 나타낸 도면이다.
도 7에 나타낸 바와 같이 본 발명에 따른 새로운 구동방법에 있어서, 램프형 리셋 펄스(75)의 인가는 주사전극을 이용하는 대신 어드레스 전극을 이용하고, 오직 상승구간(ramp-up period)(75a)만 존재한다. 즉, 이 램프형 리셋 펄스의 구간이 소정의 제1전압(Vs)에서 제2전압(V_peak)으로 상승하는 구간만으로 이루어진다.(도 8 참조) 그러므로 리셋기간에 요구되는 시간이 일반적인 종래 리셋펄스에서 소요되는 시간 350μs 보다 훨씬 짧은 약 150μs로 줄일 수 있게 된다.
이렇게 상승구간으로만 이루어진 리셋 펄스(75)는 다양한 방법으로 형성할 수 있지만, 본 발명에서 제안한 간단하고 안정된 방법으로서, 리셋 기간(71) 동안에, 주사전극과 유지전극은 모두 접지(79)되는 것이 바람직하고, 오직 어드레스 전극 전압으로만 상승인가(ramp-up)(75) 시키는 방법이 바람직하다.
이것은 패널 전체에 벽전하의 분포를 균일하게 하기 위함이다. 게다가, 주사전극과 유지전극의 전압은 이 리셋 기간 동안에 모두 동일하기 때문에, 주사전극과 유지전극의 벽전하는 리셋 기간 만료시에는 극성이나 전하량 모두가 동일하게 형성된다.
그러므로, 종래 기술에서 요구되는 하강구간(ramp-down period)은 본 발명에 따른 새로운 리셋 구동방법에서는 필요 없게 되는 것이다.
새로운 램프형 리셋 구동방법에 대하여 보다 상세하게 살펴보면, 이 새로운 램프형 리셋 구동방법을 사용하게 되면, 종전 서브필드(subfield)에서 점멸된 셀(off cell)의 리셋은 약 방전(weak discharge)이 일어나지 않는 다는 것을 알 수 있다.
즉, 점멸된 셀(off cell)의 리셋은, 현재의 리셋 기간 동안, 이전 리셋 기간의 점멸된 셀(off cell)에 다소 채워진 벽전하가 형성되었을 때 발생된 지극히 낮은 배경 발광(background luminance)을 제외하고는, 이상적으로 배경 발광(background luminance)은 없게 된다.
리셋기간의 만료시점에, 주사전극, 유지전극 및 어드레스 전극의 벽전하의 극성은 정확히 종래의 램프형 리셋 구동방법의 벽전하의 극성과 반대로 형성하게 된다.
그러므로, 다음 어드레스 기간에서, 점등되는 셀(on-cell)을 지정(addressing)하기 위해, 주사전극의 전압(76)은 어드레스 전극의 전압(77)에 대해 상대적으로 양(+)이어야 한다.(종래의 램프형 리셋 구동방법에서는 점등되는 셀을 지정(addressing)하기 위해, 주사전극의 전압은 접지되고, 어드레스 전극의 전압은 양극으로 형성된다.)
즉, 어드레싱(adressing)이 주사전극의 양(+)의 전압(76)을 통하여 이루어지기 때문에, 다음 유지기간(sustain period)에서 양(+)의 유지(sustain) 펄스가 서스테인 전극에서 첫 번째로 인가된다(78).
도 8를 참조하면, 본 발명에 따른 램프형 리셋 구동방법에 의한 리셋 기간동 안의 벽전하의 변화를 알 수 있다. 도 8의 점선은 리셋 기간 동안의 각각의 온-셀(on-cell)(83) 및 오프-셀(off-cell)(82)의 벽전압 변화를 나타낸다. 여기서 이상적으로 오프-셀(off-cell)(82)의 벽전압 변하가 없기 때문에, 오프-셀(off-cell)의 배경 발광(background luminance)도 역시 나타나지 않게 되는 것을 기대할 수 있게 된다.
이하 본 발명에 따른 새로운 리셋 구동방법을 사용하여 플라즈마 디스플레이 패널을 구동하는 경우에 있어서, 실험 데이터의 일례를 나타내고, 이를 분석ㆍ설명하기로 한다.
도 10 내지 도 13은 초당 60프레임을 갖는 RGB 4인치 PDP 패널이 사용되며, 유지전압은 180V, 주사 전압은 80V 및 어드레스 펄스의 폭을 5μs로 하여, 실험이 진행된 리셋기간, 어드레스기간, 유지기간의 IR(적외선) 데이터를 그래프로 나타낸 도면과 PDP 패널에 발광된 사진을 나타낸 것이다.
도 10은 본 발명에 따른 램프형 리셋 파형과 이에 따른 리셋 기간 동안의 온-셀 및 오프-셀의 IR(적외선)파형을 그래프로 나타낸 도면이다. 도 10을 참조하면, 새로운 램프형 리셋 파형(90)을 인가 했을때, 오프-셀에서 어떠한 배경 방전(background discharge)(92)도 일어나지 않음을 알 수 있다.
도 11은 본 발명에 따른 새로운 램프형 리셋 구동방법이 적용된 어드레스 방전 특징을 그래프로 나타낸 도면이다. 실험에서 어드레스(100) 및 주사(103) 펄스의 폭은 5μs로 하고, 어드레스 펄스의 전압은 -30V, 주사 펄스의 전압은 +80V로 하였다. 이때 유지전극의 전압(106)은 어드레스 기간동안 -100V를 유지된다.
도 12는 본 발명에 따른 램프형 리셋 구동방법이 적용된 유지기간에서의 방전 특징을 IR(적외선)파형과 함께 그래프로 나타낸 도면이다.
도 12를 참조하면, 유지전극에 첫 번째로 유지펄스(113)를 인가하고, 유지기간 동안에 주사전극이나 유지전극 및 어드레스 전극 사이의 방전을 피하기 위하여, 어드레스 전극(110)을 +180V를 유지한다. 도 11 및 도 12에서 IR 파형이 명확하게 구분되고 방전되는 데이터에 알맞게 나타나 있는 것을 볼 때, 어드레스 및 유지 방전이 본 발명에 따른 새로운 램프형 리셋 구동방법에 의해 효율적으로 수행되고 있다는 것을 알 수 있다.
도 13 및 표 1은 종래의 램프형 리셋 구동방법과 본 발명에 따른 새로운 리셋 구동방법의 특징을 비교한 것으로, 도 13은 종래기술과 본 발명에 따른 새로운 기술의 오프-셀의 배경 발광(background luminance)을 사진으로 나타낸 것이다.
도 13에서 나타낸 바와 같이 본 발명에 따른 새로운 리셋 구동방법을 사용한 경우, 오프-셀의 배경 발광이 나타나 있지 않다는 것을 알 수 있고, 종래의 리셋 구동방법을 사용한 경우에는, 쉽게 발광된 부분이 나타나 있음을 알 수 있다.
표 1은 종래의 리셋 구동방법과 본 발명에 따른 새로운 리셋 구동방법의 실험 데이터를 비교한 표를 나타낸 것이다. 역시 배경 발광이 새로운 리셋 구동방법에서는 나타나 있지 않음을 알 수 있고, 또한 리셋 기간도 350μs에서 150μs로 현저하게 줄어들었음을 알 수 있다.
표 1
Figure 112005077796656-pat00001
상술한 바와 같이 본 발명에 따른 새로운 리셋 구동방법을 사용하는 경우 그 방법이 간단하고, 필요한 리셋 기간이 단축되고, 오프-셀에서의 배경 발광이 나타나지 않아 암실 콘트라스트 율(dark room contrast ratio)이 현저하게 향상되었음을 알 수 있다.
이상의 설명에서 본 발명은 특정의 실시 예와 관련하여 도시 및 설명하였지만, 특허청구범위에 의해 나타난 발명의 사상 및 영역으로부터 벗어나지 않는 한도내에서 다양한 개조 및 변화가 가능하다는 것을 당 업계에서 통상의 지식을 가진 자라면 누구나 쉽게 알 수 있을 것이다.
이상 설명한 바와 같이 본 발명에 따른 플라즈마 디스플레이 패널의 구동방법을 제공하면, 간단한 방법으로 램프형 리셋 펄스를 인가하는 방법을 개선하여 리 셋기간을 단축함으로써, 어드레스기간 및 유지기간이 늘어나게 되어 제품단가의 저하 및 이미지 퀄러티를 높이게 되고, 오프 셀(off-cell)에서 리셋 기간의 약 방전에 의해 발생되는 배경 발광(background luminance)을 상당부분 제거함으로써 암실 콘트라스트 율을 증가 시킬 수 있다.

Claims (4)

  1. 주사 전극, 유지 전극, 어드레스 전극을 이용하여 램프형 리셋 펄스를 인가함으로써 초기화하는 플라즈마 디스플레이 패널의 구동 방법에 있어서,
    상기 초기화하는 기간 동안 상기 주사 전극과 상기 유지 전극에 접지 전압을 인가하고, 상기 어드레스 전극에 상승 구간으로 이루어진 상기 램프형 리셋 펄스를 인가하는 단계를 포함하고,
    상기 램프형 리셋 펄스는 상기 접지 전압보다 높은 소정의 제1 전압에서 제2 전압으로 상승하는 구간으로 이루어진 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  2. 삭제
  3. 삭제
  4. 제1 항에 있어서,
    상기 램프형 리셋 펄스가 인가된 이후에,
    상기 주사 전극과 상기 유지 전극에는 양극 벽전하가 쌓이고, 상기 어드레스 전극에는 음극 벽전하가 쌓이는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
KR1020050133386A 2005-12-29 2005-12-29 새로운 램프형 리셋 구동방법에 의한 플라즈마 디스플레이패널의 구동방법 KR100785753B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050133386A KR100785753B1 (ko) 2005-12-29 2005-12-29 새로운 램프형 리셋 구동방법에 의한 플라즈마 디스플레이패널의 구동방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050133386A KR100785753B1 (ko) 2005-12-29 2005-12-29 새로운 램프형 리셋 구동방법에 의한 플라즈마 디스플레이패널의 구동방법

Publications (2)

Publication Number Publication Date
KR20070070631A KR20070070631A (ko) 2007-07-04
KR100785753B1 true KR100785753B1 (ko) 2007-12-18

Family

ID=38505902

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050133386A KR100785753B1 (ko) 2005-12-29 2005-12-29 새로운 램프형 리셋 구동방법에 의한 플라즈마 디스플레이패널의 구동방법

Country Status (1)

Country Link
KR (1) KR100785753B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020018893A (ko) * 2000-09-04 2002-03-09 김영남 플라즈마 디스플레이 패널의 구동방법
KR20050039181A (ko) * 2003-10-24 2005-04-29 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법
KR20050113858A (ko) * 2004-05-31 2005-12-05 삼성에스디아이 주식회사 플라즈마 표시 패널의 구동 방법 및 플라즈마 표시 장치
KR20050121855A (ko) * 2004-06-23 2005-12-28 삼성에스디아이 주식회사 2개의 구동부들만을 사용하는 플라즈마 디스플레이 패널의구동 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020018893A (ko) * 2000-09-04 2002-03-09 김영남 플라즈마 디스플레이 패널의 구동방법
KR20050039181A (ko) * 2003-10-24 2005-04-29 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법
KR20050113858A (ko) * 2004-05-31 2005-12-05 삼성에스디아이 주식회사 플라즈마 표시 패널의 구동 방법 및 플라즈마 표시 장치
KR20050121855A (ko) * 2004-06-23 2005-12-28 삼성에스디아이 주식회사 2개의 구동부들만을 사용하는 플라즈마 디스플레이 패널의구동 방법

Also Published As

Publication number Publication date
KR20070070631A (ko) 2007-07-04

Similar Documents

Publication Publication Date Title
US6956331B2 (en) Plasma display panel and driving method thereof
JP2005141223A (ja) プラズマディスプレイパネルの駆動方法
KR100604275B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR20040107567A (ko) 플라즈마 디스플레이 패널의 구동방법
KR100825428B1 (ko) 플라즈마 디스플레이 패널의 구동 방법
KR100785753B1 (ko) 새로운 램프형 리셋 구동방법에 의한 플라즈마 디스플레이패널의 구동방법
KR100647776B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100503604B1 (ko) 플라즈마 디스플레이 패널의 구동방법
WO2010146827A1 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
KR100580556B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100493919B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR20090106804A (ko) 플라즈마 디스플레이 장치
KR20030075337A (ko) 플라즈마 디스플레이 패널의 구동방법 및 장치
KR100433231B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100817793B1 (ko) 리셋기간을 단축하고 암실 명암비를 높이기 위한 새로운ａｃ ｐｄｐ의 구동방법
KR100801476B1 (ko) 플라즈마 디스플레이 패널의 구동방법 및 이를 이용한플라즈마 디스플레이 패널
KR100508237B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100553934B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100493621B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100667239B1 (ko) 플라즈마 디스플레이 패널 구동장치 및 그의 구동방법
KR100585528B1 (ko) 플라즈마 디스플레이 패널 구동방법
KR100625537B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100511794B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR20030079487A (ko) 플라즈마 디스플레이 패널의 구동방법
KR20060079027A (ko) 플라즈마 디스플레이 패널의 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121002

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131002

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee