KR20040041770A - 플라즈마 디스플레이 패널의 구동장치 및 구동방법 - Google Patents

플라즈마 디스플레이 패널의 구동장치 및 구동방법 Download PDF

Info

Publication number
KR20040041770A
KR20040041770A KR1020020069642A KR20020069642A KR20040041770A KR 20040041770 A KR20040041770 A KR 20040041770A KR 1020020069642 A KR1020020069642 A KR 1020020069642A KR 20020069642 A KR20020069642 A KR 20020069642A KR 20040041770 A KR20040041770 A KR 20040041770A
Authority
KR
South Korea
Prior art keywords
electrode
voltage
period
plasma display
subfield
Prior art date
Application number
KR1020020069642A
Other languages
English (en)
Other versions
KR100484647B1 (ko
Inventor
박정필
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR10-2002-0069642A priority Critical patent/KR100484647B1/ko
Priority to US10/438,177 priority patent/US7196680B2/en
Priority to EP07100689A priority patent/EP1777680A1/en
Priority to EP03090162A priority patent/EP1418564A3/en
Priority to CNB031423078A priority patent/CN100354910C/zh
Priority to JP2003168293A priority patent/JP4065218B2/ja
Publication of KR20040041770A publication Critical patent/KR20040041770A/ko
Application granted granted Critical
Publication of KR100484647B1 publication Critical patent/KR100484647B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/292—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
    • G09G3/2927—Details of initialising
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0238—Improving the black level

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

본 발명은 콘트라스트의 향상 및 오방전 방지가 가능한 플라즈마 디스플레이 패널의 구동장치 및 방법에 관한 것이다.
본 발명의 플라즈마 디스플레이 패널의 구동방법에 따르면, 제1 서브 필드의 리셋 구간에서 제1 구간 동안 주사 전극에 상승 램프 파형을 인가하고, 상기 제1 구간 중 일부 구간에서 공통 전극을 플로팅시켜 상기 공통 전극의 전압을 상기 주사 전극에 인가되는 전압과 상기 패널 캐패시터의 양단의 전압에 대응하는 제1 전압까지 상승시킨다.
그리고, 상기 제1 서브 필드보다 고계조를 표현하기 위한 제2 서브 필드의 리셋구간에서, 제2 구간 동안 상기 주사 전극에 상승 램프 파형을 인가하고, 상기 제2 구간 중 일부 구간에서 상기 공통 전극을 플로팅시켜 상기 공통 전극의 전압을 상기 제1 전압보다 작은 제2 전압까지 상승시킨다.

Description

플라즈마 디스플레이 패널의 구동장치 및 구동방법{A DRIVING APPARATUS AND A METHOD OF PLASMA DISPLAY PANEL}
본 발명은 플라즈마 디스플레이 패널(plasma display panel; PDP)의 구동장치 및 방법에 관한 것으로, 특히 콘트라스트의 향상 및 오방전 방지가 가능한 플라즈마 디스플레이 패널의 구동방법 및 구동장치에 관한 것이다.
최근 액정표시장치(liquid crystal display; LCD), 전계 방출 표시장치(field emission display; FED), PDP 등의 평면 표시 장치가 활발히 개발되고 있다. 이들 평면 표시 장치 중에서 PDP는 다른 평면 표시 장치에 비해 휘도 및 발광효율이 높으며 시야각이 넓다는 장점이 있다. 따라서, PDP가 40인치 이상의 대형 표시 장치에서 종래의 CRT(cathode ray tube)를 대체할 표시 장치로서 각광받고 있다.
PDP는 기체 방전에 의해 생성된 플라즈마를 이용하여 문자 또는 영상을 표시하는 평면 표시 장치로서, 그 크기에 따라 수십에서 수백 만개 이상의 픽셀(pixel)이 매트릭스(matrix)형태로 배열되어 있다. 이러한 PDP는 인가되는 구동 전압 파형의 형태와 방전 셀의 구조에 따라 직류형(DC형)과 교류형(AC형)으로 구분된다.
직류형 PDP는 전극이 방전 공간에 그대로 노출되어 있어서 전압이 인가되는 동안 전류가 방전공간에 그대로 흐르게 되며, 이를 위해 전류제한을 위한 저항을 만들어 주어야 하는 단점이 있다. 반면 교류형 PDP에서는 전극을 유전체층이 덮고있어 자연스러운 캐패시턴스 성분의 형성으로 전류가 제한되며 방전시 이온의 충격으로부터 전극이 보호되므로 직류형에 비해 수명이 길다는 장점이 있다.
도 1은 AC형 플라즈마 디스플레이 패널의 일부 사시도이다.
도 1에 도시한 바와 같이, 제1 유리기판(1) 위에는 유전체층(2) 및 보호막(3)으로 덮인 주사전8/극(4)과 유지전극(5)이 쌍을 이루어 평행하게 설치된다. 제2 유리기판(6) 위에는 복수의 어드레스 전극(8)이 설치되며, 어드레스 전극(8)은 절연체층(7)에 의해 덮혀 있다. 어드레스전극(8)들 사이에 있는 절연체층(7) 위에는 어드레스 전극(8)과 평행하게 격벽(9)이 형성되어 있다. 또한, 절연체층(7)의 표면 및 격벽(9)의 양측면에 형광체(10)가 형성되어 있다. 제1 유리기판(1)과 제2 유리기판(6)은 주사전극(4)과 어드레스전극(8) 및 유지전극(5)과 어드레스전극(8)이 직교하도록 방전공간(11)을 사이에 두고 대향하여 배치되어 있다. 어드레스전극(8)과, 쌍을 이루는 주사전극(4)과 유지전극(5)과의 교차부분에 있는 방전공간이 방전셀(12)을 형성한다.
도 2는 플라즈마 디스플레이 패널의 전극 배열도를 나타낸다.
도2에 도시한 바와 같이, PDP 전극은 m × n의 매트릭스 구성을 가지고 있으며, 구체적으로 열 방향으로는 어드레스전극(A1~Am)이 배열되어 있고 행방향으로는 n행의 주사전극(Y1~Yn) 및 유지전극(X1~Xn)이 지그재그로 배열되어 있다. 이하에서는 주사전극을 "Y 전극", 유지전극을 "X 전극"이라 칭한다. 도 2에 도시된 방전셀(12)은 도 1에 도시된 방전셀(12)에 대응한다.
도 3은 종래 기술에 의한 플라즈마 디스플레이 패널의 구동파형도이다.
도3에 도시한 바와 같이 종래의 PDP의 구동방법에 따르면 각 서브필드는 리셋구간, 어드레스 구간, 유지구간으로 구성된다.
리셋구간은 이전의 유지 방전의 벽전하 상태를 소거하고, 다음의 어드레스 방전을 안정적으로 수행하기 위해 벽전하를 셋업(setup) 하는 역할을 한다.
어드레스 구간은 패널에서 켜지는 셀과 켜지지 않는 셀을 선택하여 켜지는 셀(어드레싱된 셀)에 벽전하를 쌓아두는 동작을 수행하는 기간이다.
유지 구간은 어드레싱된 셀에 실제로 화상을 표시하기 위한 방전을 수행하는 기간이다.
이하에서는 종래의 리셋구간의 동작을 보다 상세히 설명한다. 도3에 도시한 바와 같이, 종래의 리셋 구간은 소거 구간, Y 램프 상승구간, Y 램프 하강구간으로 이루어진다.
(1) 소거 구간
마지막 유지방전이 끝나고 나면, X 전극에는 (+) 전하, Y 전극에는 (-) 전하가 쌓이게 된다.
유지방전이 끝난 후에, X 전극에 0(V)부터 +Ve(V)를 향하여 완만하게 상승하는 소거 램프전압을 인가한다. 그러면, X 전극과 Y 전극에 형성된 벽전하는 점점 소거된다.
(2) Y 램프 상승구간
이 구간 동안에는 어드레스 전극 및 X 전극을 0V로 유지하고, Y 전극에 전압 Vs로부터 전압 Vset을 향하여 완만하게 상승하는 램프전압을 인가한다. 이 램프전압이 상승하는 동안 모든 방전 셀에서는 Y 전극으로부터 어드레스 전극 및 X 전극으로 각각 첫 번째의 미약한 리셋 방전이 일어난다. 그 결과, Y 전극에 (-) 벽전하가 축적되고, 동시에 어드레스 전극 및 X 전극에는 (+) 벽전하가 축적된다.
(3) Y 램프 하강 구간
이어서, 리셋기간의 후반에는 X 전극을 정전압 Ve로 유지한 상태에서, Y 전극에 전압 Vs로부터 0(V)를 향해 완만하게 하강하는 램프전압을 인가한다. 이 램프전압이 하강하는 동안 다시 모든 방전 셀에서는 두 번째의 미약한 리셋 방전이 일어난다.
도3에 도시한 종래의 리셋 방법에 의하면, Y 램프 상승 구간 및 Y 램프 하강 구간에서 리셋 방전이 일어나 셀 내의 벽전하량을 조절함으로써, 이후의 어드레스 구간에서 정확한 어드레싱 동작이 일어나게 한다. 이때, 리셋구간에서 Y 전극과 X 전극 사이의 전압 차가 크면 클수록 이후의 어드레싱 구간에서 정확한 어드레싱 동작이 일어난다.
그러나, 도3에 도시한 종래의 리셋 방법에 따르면, Y 램프 상승 구간에서 Y 전극에는 높은 전압(약 380V)인 Vset이 인가되는 반해, X 전극에는 접지 전압이 인가되기 때문에, X 전극과 Y 전극들 사이에 불필요하게 높은 전압이 인가되어 강한 방전이 일어나 PDP의 콘트라스트를 저하시킨다는 문제점이 있다.
본 발명이 이루고자 하는 기술적 과제는 이와 같은 종래 기술의 문제점을 해결하기 위한 것으로서, 리셋 구간에서의 불필요한 방전을 억제하여 콘트라스트를높이기 위한 것이다.
또한, 본 발명의 목적은 콘트라스트를 높임과 동시에 오방전을 방지하기 위한 것이다.
도1은 교류형 플라즈마 디스플레이 패널의 일부 사시도이다.
도2는 플라즈마 디스플레이 패널의 전극 배열도이다.
도3은 종래 플라즈마 디스플레이 패널의 구동 파형도이다.
도4는 본 발명의 실시예에 따른 플라즈마 디스플레이 패널을 나타내는 도면이다.
도5는 본 발명의 제1 실시예에 따른 플라즈마 디스플레이 패널의 구동파형도이다.
도6은 도5에 도시한 구동파형을 인가하는데 사용되는 회로도의 일예를 나타내는 도면이다.
도7은 도6에 도시한 회로의 스위칭 타이밍도이다.
도8은 본 발명의 제2 실시예에 따른 플라즈마 디스플레이 패널의 구동파형도이다.
도9는 본 발명의 제3 실시예에 따른 플라즈마 디스플레이 패널의 구동파형도이다
도10은 도9에 도시한 구동파형을 인가하는데 사용되는 회로도의 일예를 나타내는 도면이다.
이와 같은 목적을 달성하기 위한 본 발명의 하나의 특징에 따른 플라즈마 디스플레이 패널의 구동방법은 제1 전극 및 제2 전극과, 상기 제1 전극 및 제2 전극 사이에 형성되는 패널 캐패시터를 포함하는 플라즈마 디스플레이 패널의 구동방법으로서, 리셋 구간에서,
(a) 제1 구간 동안 상기 제1 전극에 제1 전압부터 제2 전압까지 상승하는 파형을 인가하는 단계; 및
(b) 제1 구간의 일부 구간에서 상기 제2 전극의 전압을 플로팅시켜, 상기 제2 전극의 전압이 상기 제1 전극에 인가되는 전압과 상기 패널 캐패시터의 양단의 전압에 대응하여 제3 전압에서 제4 전압까지 상승하도록 하는 단계를 포함한다.
한편, 본 발명의 다른 특징에 따른 플라즈마 디스플레이 패널의 구동방법은 제1 전극, 제2 전극 및 상기 제1 전극과 상기 제2 전극 사이에 형성되는 패널 캐패시터를 포함하는 플라즈마 디스플레이 패널의 구동방법으로서,
(a) 제1 서브 필드의 리셋 구간에서, 제1 전압차를 갖도록 상기 제1 전극 및 상기 제2 전극에 소정 전압을 인가하는 단계;
(b) 상기 제1 서브 필드보다 고계조를 표현하기 위한 제2 서브 필드의 리셋 구간에서, 상기 제1 전압차보다 큰 제2 전압차를 갖도록 상기 제1 전극 및 상기제2 전극에 소정의 전압을 인가하는 단계를 포함한다.
한편, 본 발명의 또 다른 특징에 따른 플라즈마 디스플레이 패널의 구동방법은 주사 전극, 공통 전극 및, 상기 주사 전극 및 공통 전극 사이에 형성되는 패널 캐패시터를 포함하는 플라즈마 디스플레이 패널의 구동방법으로서,
제1 서브 필드의 리셋 구간은
(a) 제1 구간 동안 상기 주사 전극에 상승 램프 파형을 인가하는 단계; 및
(b) 상기 제1 구간 중 일부 구간에서 상기 공통 전극을 플로팅시켜 상기 공통 전극의 전압을 상기 주사 전극에 인가되는 전압과 상기 패널 캐패시터의 양단의 전압에 대응하는 제1 전압까지 상승시키는 단계를 포함하고,
상기 제1 서브 필드보다 고계조를 표현하기 위한 제2 서브 필드의 리셋구간은
(c) 제2 구간 동안 상기 주사 전극에 상승 램프 파형을 인가하는 단계;
(e) 상기 제2 구간 중 일부 구간에서 상기 공통 전극을 플로팅시켜 상기 공통 전극의 전압을 상기 제1 전압보다 작은 제2 전압까지 상승시키는 단계를 포함한다.
한편, 본 발명의 하나의 특징에 따른 플라즈마 디스플레이 패널의 구동장치는 주사 전극, 공통 전극 및, 상기 주사 전극 및 공통 전극 사이에 형성되는 패널 캐패시터를 포함하는 플라즈마 디스플레이 패널의 구동장치로서,
상기 주사 전극에 전기적으로 연결되어, 제1 구간 동안 상기 주사 전극에 상승 램프 파형을 인가하는 제1 트랜지스터;
상기 주사 전극에 전기적으로 연결되어, 제2 구간 동안 상기 주사 전극에 하강 램프 파형을 인가하는 제2 트랜지스터; 및
상기 공통 전극과 제1 전압 사이의 전기적으로 연결되는 제3 트랜지스터를 포함하며, 상기 제3 트랜지스터는 상기 제1 구간 중 일부 구간에서 상기 공통 전극을 플로팅시켜 상기 공통 전극의 전압을 상기 주사 전극에 인가되는 전압과 상기 패널 캐패시터의 양단전압에 대응하여 제2 전압에서 제 3전압으로 상승시키는 것을 특징으로 한다.
한편, 본 발명의 다른 특징에 따른 플라즈마 디스플레이 패널의 구동장치는 주사 전극, 공통 전극 및, 상기 주사 전극 및 공통 전극 사이에 형성되는 패널 캐패시터를 포함하며, 다수의 서브 필드로 나뉘어 구동되는 플라즈마 디스플레이 패널의 구동장치로서,
제1 서브 필드의 리셋 구간에 상기 주사 전극에 전기적으로 연결되어, 상기 주사 전극에 제1 전압부터 제2 전압까지 상승하는 램프 파형을 인가하는 제1 트랜지스터;
상기 제1 서브 필드보다 고계조를 표현하기 위한 제2 서브 필드의 리셋 구간에 상기 주사 전극에 전기적으로 연결되어, 상기 주사 전극에 상기 제1 전압부터 상기 제2 전압보다 큰 상기 제3 전압까지 상승하는 램프 파형을 인가하는 제2 트랜지스터; 및
상기 주사 전극에 전기적으로 연결되어, 상기 주사 전극에 하강 램프 파형을 인가하는 제3 트랜지스터를 포함한다.
이하에서는 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.
도4는 본 발명의 실시예에 따른 플라즈마 디스플레이 패널(PDP)을 나타내는 도면이다.
도4에 도시한 바와 같이, 본 발명의 실시예에 따른 PDP는 플라즈마 패널(100), 어드레스 구동부(200), Y 전극 구동부(320), X 전극 구동부(340) 및 제어부(400)를 포함한다.
플라즈마 패널(100)은 열 방향으로 배열되어 있는 다수의 어드레스 전극(A1~Am), 행 방향으로 지그재그로 배열되어 있는 제1 유지전극(Y1~Yn) 및 제2 유지전극(X1~Xn)을 포함한다.
어드레스 구동부(200)는 제어부(200)로부터 어드레스 구동 제어 신호(SA)를 수신하여 표시하고자 하는 방전 셀을 선택하기 위한 표시 데이터 신호를 각 어드레스 전극에 인가한다.
Y 전극 구동부(320) 및 X 전극 구동부(34)는 제어부(200)로부터 각각 Y 전극 구동신호(SY)와 X 전극 구동신호(SX)를 수신하여 X 전극과 Y전극에 인가한다.
제어부(400)는 외부로부터 영상신호를 수신하여, 어드레스 구동제어신호(SA), Y 전극 구동신호(SY) 및 X 전극 구동신호(SX)를 생성하여 각각 어드레스 구동부(200), Y 전극 구동부(320) 및 X 전극 구동부(340)에 전달한다.
도5는 본 발명의 제1 실시예에 따른 플라즈마 디스플레이 패널의 구동파형을 나타내는 도면이다. 도5에서, 참조부호 X, Y, A는 각각 X 전극, Y 전극 및 어드레스 전극에 인가되는 전압 파형을 나타낸다.
도5를 참조하여 본 발명의 제1 실시예에 따른 리셋구간의 동작을 보다 상세히 설명한다.
(1) 소거구간 (t1 ∼ t2)
X 전극에 인가되는 전압을 접지 전압으로부터 제1 전압(Ve)(예를 들어, 190 V)까지 지속적으로 상승시킨다. 여기서, Y 전극 (Y1, ..., Yn)과 어드레스 전극(A1, ..., Am)에는 각각 접지 전압이 인가된다. 이에 따라, X 전극과 Y 전극 사이, 및 X 전극과 어드레스 전극 사이에 약한 방전이 일어나면서 X 전극 주위에 음극성의 벽전하들이 형성된다.
(2) Y 램프 상승구간 (t3 ∼ t4)
Y 전극에 인가되는 전압을 제1 전압(Ve)보다 약간 낮은 제2 전압(Vs)(예를 들어, 180V)부터 제1 전압(Ve)보다 훨씬 더 높은 제3 전압(Vset)(예를 들어, 400 V)까지 지속적으로 상승시키고, 어드레스 전극에 접지 전압을 인가한다.
이때, Y 램프 상승 구간의 어느 한 시점(tF)으로부터 Y 램프 상승구간의 종료 시점(t4)까지의 구간(tF ~ t4)에는, X 전극에 제4 전압(VFB)까지 지속적으로 상승하는 전압을 인가한다. 이때, 구간(tF ~ t4)과 제4 전압(VFB)은 반복적인 실험에 의하여 최적 값으로서 설정될 수 있다.
이와 같은 상승 전압은 X 전극 구동부로부터 직접 공급받을 수 있지만, 후술하는 바와 같이 X 전극 구동부의 출력이 모두 전기적으로 플로팅 상태 즉, 하이 임피던스 상태가 됨으로써 동일한 효과를 얻도록 할 수 있다.
(3) Y 램프 하강 구간 (t5 ∼ t7)
X 전극(X1, ..., Xn)을 제1 전압(Ve)으로 유지하고, Y 전극에 인가하는 전압을 제2 전압(Vs)으로부터 접지 전압까지 지속적으로 하강시킨다. 그리고, 어드레스 전극에는 접지 전압을 인가한다.
위와 같은 본 발명의 제1 실시예에 따른 구동파형에 따르면, Y 램프 상승구간의 후반부(tF ~ t4)에서 X 전극에 상승 전압이 인가됨에 따라, 다음과 같은 효과를 얻을 수 있다.
즉, 본 발명의 제1 실시예에 따르면 Y 램프 상승 구간 (t3 ~ t4)에서, Y 전극과 X 전극 사이에 종래의 전압보다 작은 전압을 인가하기 때문에, Y 전극과 X 전극 사이에 발생하는 불필요한 강방전을 줄일 수 있어 PDP의 콘트라스트를 향상시킬 수 있다.
도6은 본 발명의 제1 실시예에 따른 Y 전극 구동부(320) 및 X 전극 구동부(340)의 상세 회로도이고, 도7은 도6에 도시한 회로의 스위칭 타이밍도이다.
본 발명의 제1 실시예에 따른 Y 전극 구동부(320)에 따르면, 유지 방전 전압인 전압 Vs와 접지 전압 사이에 트랜지스터(M1, M2)가 직렬로 연결되어 있으며, 트랜지스터(M1, M2) 사이의 접점과 패널 캐패시터(Cp)(여기서, 패널 캐패시터는 X 전극과 Y 전극 사이의 캐패시턴스 성분을 등가적으로 나타낸 것이다.)의 제1 단자 (즉, Y 전극)사이에 트랜지스터(M3)가 연결되어 있다. 트랜지스터(M1, M2)사이의 접점에 캐패시터(C1)의 제1 단자가 연결되고, 전압(Vset-Vs)과 캐패시터(C1)의 제2 단자 사이에 다이오드(D1)가 연결되어 있다. 패널 캐패시터(Cp)의 제1 단자와 캐패시터(C1) 사이에 Y 전극에 상승 램프 전압을 인가하기 위한 트랜지스터(M4)가 형성되어 있으며, 패널 캐패시터(Cp)의 제1 단자와 접지 전압 사이에 Y 전극에 하강 램프 전압을 인가하기 위한 트랜지스터(M5)가 형성되어 있다. 트랜지스터(M4, M5)는 소스와 드레인 사이에 정전류를 공급하기 위하여 각각 드레인과 게이트 사이에 캐패시터(C2, C3)가 형성되어 있다.
한편, 본 발명의 제1 실시예에 따른 X 전극 구동부(340)에 따르면, 전압 Ve와 패널 캐패시터(Cp)의 제2 단자(즉, X 전극) 사이에 트랜지스터(M8)가 형성되고, 패널 캐패시터(Cp)의 제2 단자와 접지 사이에 트랜지스터(M7)가 형성되어 있다. 트랜지스터(M7)는 패널 캐패시터(Cp)의 제2 단자와 접지 사이를 플로팅시켜 하이 임피던스 상태로 만듦으로써, 도5에서 설명한 바와 같이 Y 램프 상승 구간에서 X 전극에 상승 전압을 인가하는 역할을 수행한다.
전압 Ve와 패널 캐패시터(Cp)의 제2 단자 사이에는 X 전극에 소거 파형을 인가하기 위한 트랜지스터(M6)가 형성되어 있다. 트랜지스터(M6)의 드레인과 게이트 사이에는 소스와 드레인 사이에 정전류를 흐르게 하기 위한 캐패시터(C4)가 형성되어 있다.
다음에는 도5 내지 도7을 참조하여 본 발명의 제1 실시예에 따른 구동방법을 보다 상세하게 설명한다.
먼저, 캐패시터(C1)에 전압(Vset-Vs)이 충전되어 있다고 가정한다. 이와 같은 전압의 충전은 트랜지스터(M2 또는 M5)를 온시킴으로써 쉽게 수행할 수 있다.
t=t1에서, 트랜지스터(M2, M3)를 온시킨 상태에서 트랜지스터(M6)를 온시킨다. 그러면, 패널 캐패시터(Cp)의 제2 단자(X 전극)에 정전류가 공급되기 때문에,도5에 도시한 바와 같이 X 전극에 접지전압으로부터 제1 전압(Ve)까지 상승하는 소거 램프 전압이 인가된다.
t=t2에서, 트랜지스터(M6)를 오프로 하고 트랜지스터(M7)를 온으로 한다. 그러면, 패널 커패시터(Cp)의 제2 단자(X 전극)의 전압은 접지 전압으로 된다.
t=t3에서, 트랜지스터(M7)를 온시킨 상태에서 트랜지스터(M2, M3)를 오프로 하고 트랜지스터(M1, M4)를 온으로 한다. 그러면, 캐패시터(C1)의 제1 단자에 전압(Vs)이 공급되고, 캐패시터(C1)에는 전압(Vset-Vs)이 미리 충전되어 있기 때문에, 캐패시터(C1)의 제2 단자의 전압은 Vset으로 된다. 그리고, 캐패시터(C1)의 제2 단자의 전압(Vset)의 전압은 트랜지스터(M4)를 통해 패널 캐패시터(Cp)의 제1 단자(Y 전극)에 공급된다. 이때, 트랜지스터(M4)는 캐패시터(C2)의 영향으로 소스-드레인 사이에 일정한 전류가 흐르기 때문에 캐패시터(Cp)의 제1 단자(Y 전극)에는 제2 전압(Vs)부터 제3 전압(Vset)까지 램프로 상승하는 전압이 인가된다.
패널 캐패시터의 제1 단자(Y 전극)의 전압이 제2 전압(Vs)에서 제3 전압(Vset)까지 상승하는 구간(t3∼t4) 중 특정 시점(t=tF)에서 트랜지스터(M7)를 오프로 한다. 그러면, 접지전압으로 유지되어 있던 패널 캐패시터(Cp)의 제2 단자(X 전극)가 플로팅된 상태로 되기 때문에, 캐패시터(Cp)의 제2 단자(X 전극)의 전압(이하에서는 이를 '플로팅 전압'이라 함)은 도5에 도시한 바와 같이, 제1 단자(Y 전극)의 전압에 대응하여 변하게 된다. 즉, 패널 캐패시터(Cp)의 제2 단자(X 전극)의 전압은 Y 전극의 전압에서 패널 캐패시터(Cp)에 충전된 전압을 뺀 값에 해당하므로, X 전극의 전압은 Y 전극의 전압에 대응하여 접지전압에서전압(VFB)까지 상승하게 된다. 이때, 플로팅 전압(VFB)은 패널 캐패시터(Cp)의 제2 단자(X 전극)를 플로팅시키는 구간(즉, 트랜지스터(M7)를 오프로 시키는 구간)에 따라 결정된다. 즉, 플로팅 구간이 길수록 플로팅 전압(VFB)은 커지게 된다.
따라서, 본 발명의 실시예에 따르면 반복적인 실험에 의해 최적의 플로팅 전압(VFB)이 결정되면, 이를 위한 트랜지스터(M7)의 오프 시점이 결정된다.
t=t4에서, 트랜지스터(M3, M7)를 온시키고 트랜지스터(M4)를 오프시킨다. 그러면, Y 전극에 전압(Vs)이 인가되고, X 전극에 접지 전압이 인가된다.
t=t5에서, 트랜지스터(M7)를 오프시키고 트랜지스터(M8)를 온시키면, X 전극에는 전압 Ve가 인가된다.
t=t6에서, 트랜지스터(M3)를 온시킨 상태에서, 트랜지스터(M1)를 오프시키고 트랜지스터(M5)를 온시킨다. 그러면, 패널 캐패시터(Cp)의 제1 단자(Y 전극)의 전압은 전압 Vs에서 접지 전압까지 램프로 하강한다.
이상에서 설명한 바와 같이, 본 발명의 제1 실시예의 리셋 구동방법에 따르면, Y 램프 상승 구간 (t3 ~ t4)의 일부 시점에서 X 전극을 플로팅시켜 X 전극에 Y 전극에 대응하는 플로팅 전압을 인가하여 Y 전극과 X 전극 사이에 인가되는 전압차를 줄임으로써 플라즈마 디스플레이 패널의 콘트라스트를 향상시킬 수 있다.
한편 본 발명의 제1 실시예의 구동방법에 따르면, 플라즈마 디스플레이 패널의 콘트라스트가 향상된다는 장점이 있는 반면에, 리셋이 확실하지 않아 이후의 어드레스 동작이 완전하지 못할 수 있다는 단점을 동시에 가지고 있다.
따라서, 모든 서브필드에 대하여 X 전극에 같은 레벨의 플로팅 전압을 인가하여 콘트라스트를 줄이고자 하는 경우에는 다음과 같은 문제점이 발생할 수 있다.
즉, 콘트라스트를 줄이기 위해 본 발명의 제1 실시예와 같이 X 전극을 플로팅시켜 구동하는 경우에는 리셋이 불안정하여 방전이 일어나서는 안 되는 픽셀이 이후의 유지 방전 구간에서 방전되는 문제점이 생길 수 있다.
특히, 이와 같은 리셋의 불안정에 기인한 오방전은 저계조의 서브 필드(유지 방전 펄스수가 적은 서브필드) 보다는 고계조의 서브 필드(유지방전 펄스수가 많은 서브필드)에서 훨씬 문제가 된다.
본 발명의 제2 및 제3 실시예에서는 이와 같은 점을 감안하여 리셋 구간에서의 X 전극과 Y 전극 사이의 전압차를 서브 필드별로 다르게 설정함으로써 콘트라스트의 향상과 오방전의 감소를 동시에 만족시킨다.
도8은 본 발명의 제2 실시예에 따른 구동방법을 나타내는 도면이다.
도8에 도시한 바와 같이, 본 발명의 제2 실시예의 구동방법에 따르면, 저계조 서브필드(첫번째 서브필드)의 리셋 구간에 인가되는 X 전극의 플로팅 전압(VFB1)이 고계조 서브필드(n 번째 서브필드)의 리셋 구간에 인가되는 X 전극의 플로팅 전압(VFB2) 보다 크다.
도8에 도시한 본 발명의 실시예에서는 첫번째 서브필드가 저계조 서브필드이고 n 번째 서브필드가 고계조 서브필드인 것을 예로서 설명한다.
이와 같은 본 발명의 제2 실시예에 따르면, 오방전의 영향을 비교적 적게 받는 저계조 서브필드의 리셋구간에서는 X 전극의 플로팅 전압을 높게(즉, Y 전극과 X 전극의 전압차를 낮게)설정하여 리셋구간에서의 방전을 줄임으로써 콘트라스트를향상시킨다. 그리고, 오방전의 영향을 많이 받는 고계조 서브필드(유지방전 펄스수가 많은 서브필드)의 리셋구간에서는 X 전극의 플로팅 전압을 낮게(즉, Y 전극과 X 전극의 전압차를 높게)설정하여 확실한 리셋을 하도록 함으로써, 이후의 유지방전구간에서의 오방전을 방지한다.
도8에 도시한 본 발명의 제2 실시예에 따른 구동방법은 도6에 도시한 구동회로를 사용하여 구현할 수 있다.
구체적으로, 저계조 서브필드의 리셋 구간에서 트랜지스터(M7)를 플로팅시키는 구간(tFB1)을 고계조 서브필드의 리셋 구간에서 트랜지스터(M7)를 플로팅시키는 구간(tFB2)보다 길게 함으로써, X 전극에 인가되는 플로팅 전압(VFB1)을 고계조 서브필드의 리셋구간의 X 전극에 인가되는 플로팅 전압(VFB2)보다 높게 설정할 수 있다.
도9는 본 발명의 제3 실시예에 따른 구동방법을 나타내는 도면이다.
도9에 도시한 바와 같이, 본 발명의 제3 실시예의 구동방법에 따르면 첫 번째 서브필드(저계조 서브필드)의 리셋 구간에 인가되는 Y 전극의 전압(Vset1)이 n 번째 서브필드(고계조 서브필드)의 리셋 구간에 인가되는 Y 전극의 전압(Vset2) 보다 작다.
이와 같은 본 발명의 제3 실시예에 따르면, 오방전의 영향을 비교적 적게 받는 저계조 서브필드의 리셋구간에서는 Y 전극의 전압을 낮게(즉, Y 전극과 X 전극의 전압차를 낮게)설정하여 리셋구간에서의 방전을 줄임으로써 콘트라스트를 향상시킨다. 그리고, 오방전의 영향을 많이 받는 고계조 서브필드의 리셋구간에서는 Y전극의 전압을 높게(즉, Y 전극과 X 전극의 전압차를 높게)설정하여 확실한 리셋을 하도록 함으로써, 이후의 유지방전구간에서의 오방전을 방지한다.
도10은 본 발명의 제3 실시예에 따른 구동방법을 구현하기 위한 회로도이다.
도10에 도시한 구동회로는 도6에 도시한 회로와 거의 동일하며, 단지 Y 램프의 상승 전압을 인가하기 위한 전압원과 회로 소자들만이 다를 뿐이다.
구체적으로 첫 번째 서브필드에서의 Y 상승램프 전압을 인가하기 위해 전압원(Vset1-Vs), 다이오드(D10), 캐패시터(C10, C30) 및 트랜지스터(M40)가 제공되어 있으며, n 번째 서브필드에서의 Y 상승 램프전압을 인가하기 위해 전압원(Vset2-Vs), 다이오드(D20), 캐패시터(C20, C40) 및 트랜지스터(M50)가 제공되어 있다.
도10에 도시한 구동회로에서, 첫 번째 서브필드에서는 트랜지스터(M40)를 온으로 함으로써 Y 전극의 전압을 Vs에서 Vset1까지 램프로 상승시키고, n 번째 서브필드에서는 트랜지스터(M50)를 온으로 함으로써 Y 전극의 전압을 Vs에서 Vset2까지 램프로 상승시킨다. 도10에 도시한 회로에 대한 이 밖의 동작은 도6에 도시한 회로의 동작에 대한 설명으로부터 본 발명의 기술분야에 속하는 당업자가 용이하게 이해할 수 있으므로 중복되는 설명은 생략한다.
이상에서는 본 발명의 실시예에 대하여 상세히 설명하였으나, 본 발명은 상기한 실시예에만 한정되는 것은 아니며 그 외의 다양한 변형이나 변경이 가능하다.
이상 설명된 바와 같이, 본 발명에 따르면 리셋구간의 일부 시점에서 X 전극을 플로팅시켜 방전을 감소시킴으로써 플라즈마 표시 패널의 콘트라스트를 높일 수있다. 또한, 본 발명에 따르면 각 리셋구간에 대하여 서브 필드별로 Y 전극의 전압과 X 전극의 전압차를 다르게 설정함으로써, 콘트라스트를 줄임과 동시에 고계조 서브 필드에서의 오방전을 방지할 수 있다.

Claims (16)

  1. 제1 전극 및 제2 전극과, 상기 제1 전극 및 제2 전극 사이에 형성되는 패널 캐패시터를 포함하는 플라즈마 디스플레이 패널의 구동방법에 있어서,
    리셋 구간에서,
    (a) 제1 구간 동안 상기 제1 전극에 제1 전압부터 제2 전압까지 상승하는 파형을 인가하는 단계; 및
    (b) 제1 구간의 일부 구간에서 상기 제2 전극의 전압을 플로팅시켜, 상기 제2 전극의 전압이 상기 제1 전극에 인가되는 전압과 상기 패널 캐패시터의 양단의 전압에 대응하여 제3 전압에서 제4 전압까지 상승하도록 하는 단계를 포함하는 플라즈마 디스플레이 패널의 구동방법.
  2. 제1항에 있어서,
    (c) 상기 (a) 단계 이전에 제2 전극에 제5 전압부터 제6 전압까지 상승하는 파형을 인가하는 단계; 및
    (d) 상기 (a) 단계 이후에 제1 전극에 제1 전압부터 제7 전압까지 하강하는 파형을 인가하는 단계를 추가하는 플라즈마 디스플레이 패널의 구동방법.
  3. 제1항 또는 제2항에 있어서,
    상기 단계 (b)에서 상기 제2 전극을 플로팅시키기 전에 상기 제2 전극을 접지 전압으로 유지하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  4. 제1항 또는 제2항에 있어서,
    상기 제5 전압과 상기 제7 전압은 접지 전압인 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  5. 주사 전극, 공통 전극 및, 상기 주사 전극 및 공통 전극 사이에 형성되는 패널 캐패시터를 포함하는 플라즈마 디스플레이 패널의 구동장치에 있어서,
    상기 주사 전극에 전기적으로 연결되어, 제1 구간 동안 상기 주사 전극에 상승 램프 파형을 인가하는 제1 트랜지스터;
    상기 주사 전극에 전기적으로 연결되어, 제2 구간 동안 상기 주사 전극에 하강 램프 파형을 인가하는 제2 트랜지스터; 및
    상기 공통 전극과 제1 전압 사이의 전기적으로 연결되는 제3 트랜지스터를 포함하며,
    상기 제3 트랜지스터는 상기 제1 구간 중 일부 구간에서 상기 공통 전극을 플로팅시켜 상기 공통 전극의 전압을 상기 주사 전극에 인가되는 전압과 상기 패널 캐패시터의 양단전압에 대응하여 제2 전압에서 제 3전압으로 상승시키는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.
  6. 제5항에 있어서,
    상기 공통 전극에 전기적으로 연결되어, 제3 구간 동안 상기 공통 전극에 소거 상승 램프를 인가하는 제4 트랜지스터를 추가로 포함하는 플라즈마 디스플레이 패널의 구동장치.
  7. 제1 전극, 제2 전극 및 상기 제1 전극과 상기 제2 전극 사이에 형성되는 패널 캐패시터를 포함하는 플라즈마 디스플레이 패널의 구동방법에 있어서,
    상기 플라즈마 디스플레이 패널은 각각 리셋구간, 어드레스 구간 및 유지 방전을 포함하는 다수의 서브 필드로 나뉘어져 구동되며,
    (a) 제1 서브 필드의 리셋 구간에서, 제1 전압차를 갖도록 상기 제1 전극 및 상기 제2 전극에 소정 전압을 인가하는 단계;
    (b) 상기 제1 서브 필드보다 고계조를 표현하기 위한 제2 서브 필드의 리셋 구간에서, 상기 제1 전압차보다 큰 제2 전압차를 갖도록 상기 제1 전극 및 상기 제2 전극에 소정의 전압을 인가하는 단계를 포함하는 플라즈마 디스플레이 패널의 구동방법.
  8. 제7항에 있어서,
    상기 (a) 단계는
    제1 구간 동안 상기 제1 전극에 제1 전압부터 제2 전압까지 상승하는 파형을 인가하는 단계,
    상기 제1 구간의 일부 구간에서 상기 제2 전극의 전압이 제3 전압까지 상승하도록 하는 단계를 포함하며,
    상기 (b) 단계는
    제2 구간 동안 상기 제1 전극에 제1 전압부터 제2 전압까지 상승하는 파형을 인가하는 단계,
    상기 제2 구간의 일부 구간에서 상기 제2 전극의 전압이 제3 전압보다 작은 제4 전압까지 상승하도록 하는 단계를 포함하는 플라즈마 디스플레이 패널의 구동방법.
  9. 제8항에 있어서,
    상기 단계 (a) 및 단계 (b)에서, 상기 제2 전극의 전압의 상승은 상기 제2 전극을 플로팅시켜 상기 제2 전극의 전압이 상기 제1 전극에 인가된 전압과 상기 패널 캐패시터의 양단전압의 차에 대응되도록 함으로써 이루어지는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  10. 제9항에 있어서,
    상기 단계(a)에서 제2 전극이 플로팅되는 구간이 상기 단계 (b)에서 제2 전극이 플로팅되는 구간보다 긴 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  11. 제7항에 있어서,
    상기 (a) 단계는
    상기 제2 전극을 제1 전압으로 유지한 상태에서, 상기 제1 전극에 제2 전압까지 상승하는 파형을 인가하는 단계를 포함하고,
    상기 (b) 단계는
    상기 제2 전극을 상기 제1 전압으로 유지한 상태에서, 제1 전극에 상기 제2 전압보다 큰 제3 전압까지 상승하는 파형을 인가하는 단계를 포함하는 플라즈마 디스플레이 패널의 구동방법.
  12. 주사 전극, 공통 전극 및, 상기 주사 전극 및 공통 전극 사이에 형성되는 패널 캐패시터를 포함하는 플라즈마 디스플레이 패널의 구동방법에 있어서,
    상기 플라즈마 디스플레이 패널은 각각 리셋구간, 어드레스 구간 및 유지 방전구간을 포함하는 다수의 서브 필드로 나뉘어서 구동되며,
    제1 서브 필드의 리셋 구간은
    (a) 제1 구간 동안 상기 주사 전극에 상승 램프 파형을 인가하는 단계; 및
    (b) 상기 제1 구간 중 일부 구간에서 상기 공통 전극을 플로팅시켜 상기 공통 전극의 전압을 상기 주사 전극에 인가되는 전압과 상기 패널 캐패시터의 양단의 전압에 대응하는 제1 전압까지 상승시키는 단계를 포함하고,
    상기 제1 서브 필드보다 고계조를 표현하기 위한 제2 서브 필드의 리셋구간은
    (c) 제2 구간 동안 상기 주사 전극에 상승 램프 파형을 인가하는 단계;
    (e) 상기 제2 구간 중 일부 구간에서 상기 공통 전극을 플로팅시켜 상기 공통 전극의 전압을 상기 제1 전압보다 작은 제2 전압까지 상승시키는 단계를 포함하는 플라즈마 디스플레이 패널의 구동방법.
  13. 제12항에 있어서,
    상기 제1 서브필드의 리셋구간은
    제3 구간 동안 상기 주사 전극에 하강 램프 파형을 인가하는 단계를 포함하고,
    상기 제2 서브필드의 리셋구간은
    제4 구간 동안 상기 주사 전극에 하강 램프 파형을 인가하는 단계를 포함하는 플라즈마 디스플레이 패널의 구동방법.
  14. 제12항에 있어서,
    상기 단계(b)에서 공통전극이 플로팅되는 구간이 상기 단계 (e)에서 공통전극이 플로팅되는 구간보다 긴 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  15. 주사 전극, 공통 전극 및, 상기 주사 전극 및 공통 전극 사이에 형성되는 패널 캐패시터를 포함하며, 다수의 서브 필드로 나뉘어 구동되는 플라즈마 디스플레이 패널의 구동장치에 있어서,
    제1 서브 필드의 리셋 구간에 상기 주사 전극에 전기적으로 연결되어, 상기 주사 전극에 제1 전압부터 제2 전압까지 상승하는 램프 파형을 인가하는 제1 트랜지스터;
    상기 제1 서브 필드보다 고계조를 표현하기 위한 제2 서브 필드의 리셋 구간에 상기 주사 전극에 전기적으로 연결되어, 상기 주사 전극에 상기 제1 전압부터 상기 제2 전압보다 큰 상기 제3 전압까지 상승하는 램프 파형을 인가하는 제2 트랜지스터; 및
    상기 주사 전극에 전기적으로 연결되어, 상기 주사 전극에 하강 램프 파형을 인가하는 제3 트랜지스터를 포함하는 플라즈마 디스플레이 패널의 구동장치.
  16. 제15항에 있어서,
    상기 공통 전극에 전기적으로 연결되어, 상기 공통 전극에 상승 램프 파형을 인가하는 제4 트랜지스터를 추가로 포함하는 플라즈마 디스플레이 패널의 구동장치.
KR10-2002-0069642A 2002-11-11 2002-11-11 플라즈마 디스플레이 패널의 구동장치 및 구동방법 KR100484647B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR10-2002-0069642A KR100484647B1 (ko) 2002-11-11 2002-11-11 플라즈마 디스플레이 패널의 구동장치 및 구동방법
US10/438,177 US7196680B2 (en) 2002-11-11 2003-05-14 Drive apparatus and method for plasma display panel
EP07100689A EP1777680A1 (en) 2002-11-11 2003-05-28 Drive apparatus and method for plasma display panel
EP03090162A EP1418564A3 (en) 2002-11-11 2003-05-28 Drive apparatus and method for plasma display panel
CNB031423078A CN100354910C (zh) 2002-11-11 2003-05-30 等离子显示板的驱动设备和方法
JP2003168293A JP4065218B2 (ja) 2002-11-11 2003-06-12 プラズマディスプレイパネルの駆動装置及び駆動方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0069642A KR100484647B1 (ko) 2002-11-11 2002-11-11 플라즈마 디스플레이 패널의 구동장치 및 구동방법

Publications (2)

Publication Number Publication Date
KR20040041770A true KR20040041770A (ko) 2004-05-20
KR100484647B1 KR100484647B1 (ko) 2005-04-20

Family

ID=32105686

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0069642A KR100484647B1 (ko) 2002-11-11 2002-11-11 플라즈마 디스플레이 패널의 구동장치 및 구동방법

Country Status (5)

Country Link
US (1) US7196680B2 (ko)
EP (2) EP1777680A1 (ko)
JP (1) JP4065218B2 (ko)
KR (1) KR100484647B1 (ko)
CN (1) CN100354910C (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100656711B1 (ko) * 2004-09-24 2006-12-12 엘지전자 주식회사 플라즈마 표시 패널의 구동방법
KR100817793B1 (ko) * 2006-03-31 2008-03-31 김준엽 리셋기간을 단축하고 암실 명암비를 높이기 위한 새로운ａｃ ｐｄｐ의 구동방법
US7489287B2 (en) 2003-06-10 2009-02-10 Lg Electronics Inc. Method and apparatus for resetting a plasma display panel

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10224181B4 (de) * 2001-06-04 2010-02-04 Samsung SDI Co., Ltd., Suwon Verfahren zum Rücksetzen einer Plasmaanzeige
JP4902068B2 (ja) * 2001-08-08 2012-03-21 日立プラズマディスプレイ株式会社 プラズマディスプレイ装置の駆動方法
KR100525732B1 (ko) * 2003-05-23 2005-11-04 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법 및 장치
JP5009492B2 (ja) * 2003-06-23 2012-08-22 三星エスディアイ株式会社 プラズマディスプレイパネルの駆動装置及び駆動方法
KR100560472B1 (ko) * 2003-11-10 2006-03-13 삼성에스디아이 주식회사 플라즈마 디스플레이 패널, 그의 구동 장치 및 구동 방법
KR100551125B1 (ko) * 2003-12-31 2006-02-13 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법 및 장치
JP2005309397A (ja) 2004-04-16 2005-11-04 Samsung Sdi Co Ltd プラズマディスプレイパネル、プラズマディスプレイ装置及びプラズマディスプレイパネルの駆動方法
KR100560481B1 (ko) * 2004-04-29 2006-03-13 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마 표시장치
KR100739072B1 (ko) 2004-05-28 2007-07-12 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그의 구동 방법
KR100578975B1 (ko) * 2004-05-28 2006-05-12 삼성에스디아이 주식회사 플라즈마 표시 장치와 플라즈마 표시 패널의 구동 방법
KR100610891B1 (ko) * 2004-08-11 2006-08-10 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법
KR100571212B1 (ko) * 2004-09-10 2006-04-17 엘지전자 주식회사 플라즈마 디스플레이 패널 구동 장치 및 방법
KR100599759B1 (ko) * 2004-09-21 2006-07-12 삼성에스디아이 주식회사 플라즈마 표시 장치와 그의 구동방법
KR100626017B1 (ko) * 2004-09-23 2006-09-20 삼성에스디아이 주식회사 플라즈마 디스플레이 패널구동방법 및 패널구동장치
KR100646187B1 (ko) * 2004-12-31 2006-11-14 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법
JPWO2006103718A1 (ja) * 2005-03-25 2008-09-04 株式会社日立プラズマパテントライセンシング プラズマディスプレイ装置
KR100692818B1 (ko) * 2005-04-15 2007-03-09 엘지전자 주식회사 플라즈마 디스플레이 장치 및 그의 구동 방법
EP1806720A3 (en) * 2005-04-15 2009-09-09 LG Electronics Inc. Plasma display aparatus and method of driving the same
US7719485B2 (en) * 2005-04-21 2010-05-18 Lg Electronics Inc. Plasma display apparatus and driving method thereof
US20060244685A1 (en) * 2005-04-27 2006-11-02 Lg Electronics Inc. Plasma display apparatus and image processing method thereof
KR100658356B1 (ko) * 2005-07-01 2006-12-15 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동장치 및 그 구동방법
KR100612349B1 (ko) * 2005-08-02 2006-08-16 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 장치와 구동 방법
US7733304B2 (en) 2005-08-02 2010-06-08 Samsung Sdi Co., Ltd. Plasma display and plasma display driver and method of driving plasma display
JP4738122B2 (ja) * 2005-09-30 2011-08-03 日立プラズマディスプレイ株式会社 プラズマディスプレイ装置の駆動方法
KR100713651B1 (ko) * 2005-10-28 2007-05-02 엘지전자 주식회사 콘트라스트 개선 및 오 방전 방지를 위한 플라즈마디스플레이 패널 구동 장치 및 구동 방법
KR100743708B1 (ko) * 2005-10-31 2007-07-30 엘지전자 주식회사 플라즈마 디스플레이 장치
EP1898440A3 (en) 2006-09-08 2009-05-06 Pioneer Corporation Plasma display panel and drive method thereof
CN101154330A (zh) * 2006-09-29 2008-04-02 鸿富锦精密工业（深圳）有限公司 等离子显示器及其面板的驱动方法
KR20080041410A (ko) * 2006-11-07 2008-05-13 삼성에스디아이 주식회사 플라즈마 표시 장치, 그 구동 장치 및 그 스위칭 소자
KR101067182B1 (ko) * 2006-11-28 2011-09-22 파나소닉 주식회사 플라즈마 디스플레이 장치 및 그 구동 방법
WO2008066085A1 (fr) 2006-11-28 2008-06-05 Panasonic Corporation Écran à plasma et procédé de commande de celui-ci
CN101271662B (zh) * 2008-04-25 2010-09-15 南京华显高科有限公司 槽型等离子体金属网板电极在初始化期间的驱动方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3499058B2 (ja) * 1995-09-13 2004-02-23 富士通株式会社 プラズマディスプレイの駆動方法及びプラズマディスプレイ装置
US5745086A (en) * 1995-11-29 1998-04-28 Plasmaco Inc. Plasma panel exhibiting enhanced contrast
JP3704813B2 (ja) * 1996-06-18 2005-10-12 三菱電機株式会社 プラズマディスプレイパネルの駆動方法及びプラズマディスプレイ
CN1241160C (zh) * 1998-11-13 2006-02-08 松下电器产业株式会社 高分辨率高亮度的等离子体显示板及其驱动方法
JP3455141B2 (ja) * 1999-06-29 2003-10-14 富士通株式会社 プラズマディスプレイパネルの駆動方法
JP2001093427A (ja) * 1999-09-28 2001-04-06 Matsushita Electric Ind Co Ltd Ａｃ型プラズマディスプレイパネルおよびその駆動方法
CN1307324A (zh) * 2000-01-26 2001-08-08 达碁科技股份有限公司 等离子体显示面板的驱动方法和装置
JP3679704B2 (ja) * 2000-02-28 2005-08-03 三菱電機株式会社 プラズマディスプレイ装置の駆動方法及びプラズマディスプレイパネル用駆動装置
JP2002072957A (ja) * 2000-08-24 2002-03-12 Matsushita Electric Ind Co Ltd プラズマディスプレイパネルの駆動方法
JP4357107B2 (ja) 2000-10-05 2009-11-04 日立プラズマディスプレイ株式会社 プラズマディスプレイの駆動方法
JP2002140033A (ja) * 2000-11-02 2002-05-17 Fujitsu Hitachi Plasma Display Ltd プラズマディスプレイの駆動方法
JP4748878B2 (ja) * 2000-12-06 2011-08-17 パナソニック株式会社 プラズマディスプレイ装置
JP4656742B2 (ja) * 2001-02-27 2011-03-23 パナソニック株式会社 プラズマディスプレイパネルの駆動方法
KR100404839B1 (ko) * 2001-05-15 2003-11-07 엘지전자 주식회사 플라즈마 디스플레이 패널의 어드레스 방법 및 장치
KR100388912B1 (ko) * 2001-06-04 2003-06-25 삼성에스디아이 주식회사 콘트라스트 향상을 위한 플라즈마 디스플레이 패널의리셋팅 방법
JP4902068B2 (ja) * 2001-08-08 2012-03-21 日立プラズマディスプレイ株式会社 プラズマディスプレイ装置の駆動方法
KR100452688B1 (ko) * 2001-10-10 2004-10-14 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법
US7012579B2 (en) * 2001-12-07 2006-03-14 Lg Electronics Inc. Method of driving plasma display panel
KR100458581B1 (ko) * 2002-07-26 2004-12-03 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 구동 장치 및 그 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7489287B2 (en) 2003-06-10 2009-02-10 Lg Electronics Inc. Method and apparatus for resetting a plasma display panel
KR100656711B1 (ko) * 2004-09-24 2006-12-12 엘지전자 주식회사 플라즈마 표시 패널의 구동방법
KR100817793B1 (ko) * 2006-03-31 2008-03-31 김준엽 리셋기간을 단축하고 암실 명암비를 높이기 위한 새로운ａｃ ｐｄｐ의 구동방법

Also Published As

Publication number Publication date
CN100354910C (zh) 2007-12-12
JP4065218B2 (ja) 2008-03-19
EP1777680A1 (en) 2007-04-25
KR100484647B1 (ko) 2005-04-20
JP2004163884A (ja) 2004-06-10
US20040090395A1 (en) 2004-05-13
CN1499464A (zh) 2004-05-26
US7196680B2 (en) 2007-03-27
EP1418564A2 (en) 2004-05-12
EP1418564A3 (en) 2005-08-17

Similar Documents

Publication Publication Date Title
KR100484647B1 (ko) 플라즈마 디스플레이 패널의 구동장치 및 구동방법
KR100458569B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100490620B1 (ko) 플라즈마 디스플레이 패널의 구동 방법
KR100536249B1 (ko) 플라즈마 디스플레이 패널 및 이의 구동장치 및 방법
KR100570611B1 (ko) 플라즈마 디스플레이 패널과 그의 구동방법
KR100560490B1 (ko) 플라즈마 디스플레이 패널의 구동장치 및 구동방법
KR100589316B1 (ko) 플라즈마 표시장치 및 이의 구동방법
KR20040092863A (ko) 플라즈마 디스플레이 패널 및 그 구동 방법
KR100515337B1 (ko) 플라즈마 디스플레이 패널의 구동 장치 및 구동 방법
KR100458573B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100521468B1 (ko) 플라즈마 디스플레이 패널과 그 구동방법
KR100560477B1 (ko) 플라즈마 디스플레이 패널의 구동 방법
KR100560474B1 (ko) 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마 표시장치
KR100599738B1 (ko) 플라즈마 표시 장치 및 그 구동방법
KR100458567B1 (ko) 멀티 레벨의 구동 전압을 발생하는 플라즈마 디스플레이패널의 구동 장치 및 그 구동 방법
KR100490618B1 (ko) 플라즈마 디스플레이 패널의 구동 방법
KR100590023B1 (ko) 플라즈마 표시장치 및 이의 구동방법
KR100590024B1 (ko) 플라즈마 표시장치 및 이의 구동방법
KR100627362B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100560473B1 (ko) 플라즈마 표시장치 및 이의 구동방법
KR20040021397A (ko) 플라즈마 디스플레이 패널의 구동 방법
KR20050024060A (ko) 플라즈마 디스플레이 패널과 그 구동방법
KR20050038923A (ko) 플라즈마 디스플레이 패널의 구동 방법
KR20040046669A (ko) 플라즈마 디스플레이 패널의 구동 방법
KR20050111124A (ko) 플라즈마 표시 장치과 그 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120326

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130322

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee