KR100489280B1 - 플라즈마 디스플레이 패널의 구동방법 - Google Patents

플라즈마 디스플레이 패널의 구동방법 Download PDF

Info

Publication number
KR100489280B1
KR100489280B1 KR10-2003-0012314A KR20030012314A KR100489280B1 KR 100489280 B1 KR100489280 B1 KR 100489280B1 KR 20030012314 A KR20030012314 A KR 20030012314A KR 100489280 B1 KR100489280 B1 KR 100489280B1
Authority
KR
South Korea
Prior art keywords
scan
width
pulse
period
address
Prior art date
Application number
KR10-2003-0012314A
Other languages
English (en)
Other versions
KR20040076968A (ko
Inventor
김영대
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR10-2003-0012314A priority Critical patent/KR100489280B1/ko
Publication of KR20040076968A publication Critical patent/KR20040076968A/ko
Application granted granted Critical
Publication of KR100489280B1 publication Critical patent/KR100489280B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/293—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for address discharge
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 안정적인 어드레스 방전이 일어날 수 있도록 한 플라즈마 디스플레이 패널의 구동방법에 관한 것이다.
본 발명의 플라즈마 디스플레이 패널의 구동방법은 초기화기간동안 방전셀들에 균일한 벽전하를 형성시키는 단계와, 어드레스기간동안 순차적으로 주사전극에 스캔펄스가 공급되는 단계와, 방전셀들 중 켜질 방전셀을 선택하기 위하여 어드레스전극에 스캔펄스에 대응되는 데이터펄스가 공급되는 단계를 포함하며, 스캔펄스의 폭은 주사순서가 늦을 수록 넓게 설정된다.

Description

플라즈마 디스플레이 패널의 구동방법{Method of Driving Plasma Display Panel}
본 발명은 플라즈마 디스플레이 패널의 구동방법에 관한 것으로 특히, 안정적인 어드레스 방전이 일어날 수 있도록 한 플라즈마 디스플레이 패널의 구동방법에 관한 것이다.
플라즈마 디스플레이 패널(Plasma Display Panel : 이하 "PDP"라 함)은 He+Xe, Ne+Xe 또는 He+Xe+Ne 불활성 혼합가스의 방전시 발생하는 147nm의 자외선에 의해 형광체를 발광시킴으로써 문자 또는 그래픽을 포함한 화상을 표시하게 된다. 이러한 PDP는 박막화와 대형화가 용이할 뿐만 아니라 최근의 기술 개발에 힘입어 크게 향상된 화질을 제공한다. 특히, 3전극 교류 면방전형 PDP는 방전시 표면에 벽전하가 축적되며 방전에 의해 발생되는 스퍼터링으로부터 전극들을 보호하기 때문에 저전압 구동과 장수명의 장점을 가진다.
도 1을 참조하면, 3전극 교류 면방전형 PDP의 방전셀은 상부기판(10) 상에 형성되어진 주사전극(Y) 및 유지전극(Z)과, 하부기판(18) 상에 형성되어진 어드레스전극(X)을 구비한다. 주사전극(Y)과 유지전극(Z) 각각은 투명전극(12Y,12Z)과, 투명전극(12Y,12Z)의 선폭보다 작은 선폭을 가지며 투명전극의 일측 가장자리에 형성되는 금속버스전극(13Y,13Z)을 포함한다.
투명전극(12Y,12Z)은 통상 인듐틴옥사이드(Indium-Tin-Oxide : ITO)로 상부기판(10) 상에 형성된다. 금속버스전극(13Y,13Z)은 통상 크롬(Cr) 등의 금속으로 투명전극(12Y,12Z) 상에 형성되어 저항이 높은 투명전극(12Y,12Z)에 의한 전압강하를 줄이는 역할을 한다. 주사전극(Y)과 유지전극(Z)이 나란하게 형성된 상부기판(10)에는 상부 유전체층(14)과 보호막(16)이 적층된다. 상부 유전체층(14)에는 플라즈마 방전시 발생된 벽전하가 축적된다. 보호막(16)은 플라즈마 방전시 발생된 스퍼터링에 의한 상부 유전체층(14)의 손상을 방지함과 아울러 2차 전자의 방출 효율을 높이게 된다. 보호막(16)으로는 통상 산화마그네슘(MgO)이 이용된다.
어드레스전극(X)이 형성된 하부기판(18) 상에는 하부 유전체층(22), 격벽(24)이 형성되며, 하부 유전체층(22)과 격벽(24) 표면에는 형광체층(26)이 도포된다. 어드레스전극(X)은 주사전극(Y) 및 유지전극(Z)과 교차되는 방향으로 형성된다. 격벽(24)은 어드레스전극(X)과 나란하게 형성되어 방전에 의해 생성된 자외선 및 가시광이 인접한 방전셀에 누설되는 것을 방지한다. 형광체층(26)은 플라즈마 방전시 발생된 자외선에 의해 여기되어 적색, 녹색 또는 청색 중 어느 하나의 가시광선을 발생하게 된다. 상/하부기판(10,18)과 격벽(24) 사이에 마련된 방전공간에는 불활성 혼합가스가 주입된다.
PDP는 화상의 계조를 구현하기 위하여, 한 프레임을 발광횟수가 다른 여러 서브필드로 나누어 시분할 구동하게 된다. 각 서브필드는 전화면을 초기화시키기 위한 초기화기간과, 주사라인을 선택하고 선택된 주사라인에서 셀을 선택하기 위한 어드레스기간과, 방전횟수에 따라 계조를 구현하는 서스테인기간으로 나뉘어진다.
여기서, 초기화기간은 상승램프파형이 공급되는 셋업기간과 하강램프파형이 공급되는 셋다운 기간으로 나뉘어진다. 예를 들어, 256 계조로 화상을 표시하고자 하는 경우에 도 2와 같이 1/60 초에 해당하는 프레임 기간(16.67ms)은 8개의 서브필드들(SF1내지SF8)로 나누어지게 된다. 8개의 서브 필드들(SF1내지SF8) 각각은 전술한 바와 같이, 초기화기간, 어드레스기간과 서스테인기간으로 나누어지게 된다. 각 서브필드의 초기화기간과 어드레스 기간은 각 서브필드마다 동일한 반면에 서스테인 기간은 각 서브필드에서 2n(n=0,1,2,3,4,5,6,7)의 비율로 증가된다.
도 3은 두 개의 서브필드에 공급되는 PDP의 구동파형을 나타낸다.
도 3을 참조하면, PDP는 전화면을 초기화시키기 위한 초기화기간, 셀을 선택하기 위한 어드레스 기간 및 선택된 셀의 방전을 유지시키기 위한 서스테인기간으로 나뉘어 구동된다.
초기화기간에 있어서, 셋업기간에는 모든 주사전극들(Y)에 상승 램프파형(Ramp-up)이 동시에 인가된다. 이 상승 램프파형(Ramp-up)에 의해 전화면의 셀들 내에는 미약한 방전이 일어나게 되어 셀들 내에 벽전하가 생성된다. 셋다운기간에는 상승 램프파형(Ramp-up)이 공급된 후, 상승 램프파형(Ramp-up)의 피크전압보다 낮은 정극성 전압에서 떨어지는 하강 램프파형(Ramp-down)이 주사전극들(Y)에 동시에 인가된다. 하강 램프파형(Ramp-down)은 셀들 내에 미약한 소거방전을 일으킴으로써 셋업방전에 의해 생성된 벽전하 및 공간전하 중 불요전하를 소거시키게 되고 전화면의 셀들 내에 어드레스 방전에 필요한 벽전하를 균일하게 잔류시키게 된다.
어드레스기간에는 부극성 스캔펄스(scan)가 주사전극들(Y)에 순차적으로 인가됨과 동시에 어드레스전극들(X)에 정극성의 데이터펄스(data)가 인가된다. 이 스캔펄스(scan)와 데이터펄스(data)의 전압차와 초기화기간에 생성된 벽전압이 더해지면서 데이터펄스(data)가 인가되는 셀 내에는 어드레스 방전이 발생된다. 어드레스방전에 의해 선택된 셀들 내에는 벽전하가 생성된다.
한편, 셋다운기간과 어드레스기간 동안에 유지전극들(Z)에는 서스테인전압레벨(Vs)의 정극성 직류전압이 공급된다.
서스테인기간에는 주사전극들(Y)과 유지전극들(Z)에 교번적으로 서스테인펄스(sus)가 인가된다. 그러면 어드레스방전에 의해 선택된 셀은 셀 내의 벽전압과 서스테인펄스(sus)가 더해지면서 매 서스테인펄스(sus)가 인가될 때 마다 주사전극(Y)과 유지전극(Z) 사이에 면방전 형태로 서스테인방전이 일어나게 된다. 마지막으로, 서스테인방전이 완료된 후에는 펄스폭이 작은 소거 램프파형(erase)이 유지전극(Z)에 공급되어 셀 내의 벽전하를 소거시키게 된다.
하지만, 이와 같은 종래의 PDP에서는 어드레스 기간동안 어드레스 방전이 불안정하게 발생되는 문제점이 있다. 이를 상세히 설명하면, 종래에는 PDP의 어드레스 기간동안 도 4와 같이 주사순서에 대응되도록 순차적으로 스캔펄스(Scan)를 공급하게 된다. 여기서, 어드레스 기간의 초반부에 스캔펄스(Scan)를 공급받는 주사전극들(Y)에서는 안정적인 어드레스 방전이 일어나게 된다. 하지만, 어드레스 기간의 후반부에 스캔펄스(Scan)를 공급받는 주사전극들(Y)에서는 어드레스 방전이 불안정하게 발생되게 된다.
다시 말하여, 시간이 지남에 따라서 초기화기간에 생성된 벽전하 및 하전입자들이 유실되기 때문에 어드레스 기간의 후반부에는 불안정한 어드레스 방전이 발생되게 된다. 한편, 종래에는 이와 같은 문제점을 해결하기 위하여 모든 스캔펄스(Scan)의 폭을 넓게 설정하는 방법에 제시되었다. 하지만, 이와 같이 모든 스캔펄스(Scan)의 폭이 넓게 설정되면 어드레스 기간이 넓게 설정되고, 이에 따라 휘도에 기여하는 서스테인 기간에 충분한 시간을 할당할 수 없는 문제점이 발생된다.
따라서, 본 발명의 목적은 안정적인 어드레스 방전이 일어날 수 있도록 한 플라즈마 디스플레이 패널의 구동방법에 관한 것이다.
상기 목적을 달성하기 위하여 본 발명의 플라즈마 디스플레이 패널의 구동방법은 초기화기간동안 방전셀들에 균일한 벽전하를 형성시키는 단계와, 어드레스기간동안 순차적으로 주사전극에 스캔펄스가 공급되는 단계와, 방전셀들 중 켜질 방전셀을 선택하기 위하여 어드레스전극에 스캔펄스에 대응되는 데이터펄스가 공급되는 단계를 포함하며, 상기 스캔펄스의 폭은 주사순서가 늦을 수록 넓게 설정된다.
삭제
현재 주사라인에 공급되는 스캔펄스의 폭은 이전 주사라인에 공급된 스캔펄스의 폭보다 제 1폭 넓게 설정된다.
서스테인 기간에 서스테인 펄스를 공급하여 어드레스기간에 선택된 방전셀들을 방전시키는 단계와, 소비전력이 대략 일정하게 유지될 수 있도록 서스테인 펄스수와 반비례되는 평균휘도레벨 단계를 생성하는 단계를 포함하며, 제 1폭은 평균휘도레벨 단계에 대응하여 설정된다.
상기 평균휘도레벨의 단계가 높아질수록 제 1폭은 넓게 설정된다.
상기 평균휘도레벨의 단계가 높아질 수록 많은 방전셀들의 선택되어 패널의 로드가 증가된다.
상기 데이터펄스의 폭은 자신과 동기되도록 공급되는 스캔펄스의 폭과 동일하게 설정된다.
본 발명의 플라즈마 디스플레이 패널의 구동방법은 주사전극들이 적어도 둘 이상 포함되도록 다수의 블록들로 분할되는 단계와, 초기화기간동안 방전셀들에 균일한 벽전하를 형성시키는 단계와, 어드레스기간동안 순차적으로 주사전극에 스캔펄스가 공급되는 단계와, 방전셀들 중 켜질 방전셀을 선택하기 위하여 어드레스전극에 스캔펄스에 대응되는 데이터펄스가 공급되는 단계를 포함하며, 블록 및 주사순서에 대응되어 상기 스캔펄스의 폭이 주사순서가 늦을수록 넓게 설정된다.
삭제
상기 같은 블록에 포함되어 있는 주사전극들에 공급되는 스캔펄스의 폭은 동일하게 설정된다.
현재 블록에 포함되어 있는 주사라인들에 공급되는 스캔펄스의 폭은 이전 블록에 포함되어 있는 주사라인들에 공급된 스캔펄스의 폭보다 제 1폭 넓게 설정된다.
서스테인 기간에 서스테인 펄스를 공급하여 어드레스기간에 선택된 방전셀들을 방전시키는 단계와, 소비전력이 대략 일정하게 유지될 수 있도록 서스테인 펄스수와 반비례되는 평균휘도레벨 단계를 생성하는 단계를 포함하며, 제 1폭은 평균휘도레벨 단계에 대응하여 설정된다.
상기 평균휘도레벨의 단계가 높아질수록 제 1폭은 넓게 설정된다.
상기 평균휘도레벨의 단계가 높아질 수록 많은 방전셀들의 선택되어 패널의 로드가 증가된다.
상기 데이터펄스의 폭은 자신과 동기되도록 공급되는 스캔펄스의 폭과 동일하게 설정된다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하 도 5 내지 도 8을 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.
도 5는 본 발명의 실시예에 의한 플라즈마 디스플레이 패널의 구동방법을 나타내는 도면이다.
도 5를 참조하면, 본 발명의 실시예에 의한 PDP는 전화면을 초기화시키기 위한 초기화기간, 셀을 선택하기 위한 어드레스 기간 및 선택된 셀의 방전을 유지시키기 위한 서스테인 기간으로 나뉘어 구동된다.
초기화기간에 있어서, 셋업기간에는 모든 주사전극들(Y)에 상승 램프파형(Ramp-up)이 동시에 인가된다. 이 상승 램프파형(Ramp-up)에 의해 전화면의 셀들 내에는 미약한 방전이 일어나게 되어 셀들 내에 벽전하가 생성된다. 셋다운기간에는 상승 램프파형(Ramp-up)이 공급된 후, 상승 램프파형(Ramp-up)의 피크전압보다 낮은 정극성 전압에서 떨어지는 하강 램프파형(Ramp-down)이 주사전극들(Y)에 동시에 인가된다. 하강 램프파형(Ramp-down)은 셀들 내에 미약한 소거방전을 일으킴으로써 셋업방전에 의해 생성된 벽전하 및 공간전하 중 불요전하를 소거시키게 되고 전화면의 셀들 내에 어드레스 방전에 필요한 벽전하를 균일하게 잔류시키게 된다.
어드레스기간에는 부극성 스캔펄스(Scan)가 주사전극들(Y)에 순차적을 인가됨과 동시에 어드레스전극들(X)에 정극성의 데이터펄스(data)가 인가된다. 이 스캔펄스(scan)와 데이터펄스(data)의 전압차와 초기화기간에 생성된 벽전압이 더해지면서 데이터펄스(data)가 인가되는 셀 내에는 어드레스 방전이 발생된다. 어드레스방전에 의해 선택된 셀들 내에는 벽전하가 생성된다.
한편, 어드레스기간에 공급되는 스캔펄스(Scan)는 인가되는 순서에 따라 그 폭이 상이하게 설정된다. 여기서, 스캔펄스(Scan)의 폭은 인가되는 순서가 늦을 수록 그 폭이 넓게 설정된다.(즉, 주사순서가 늦을수록 그 폭이 넓게 설정된다.) 이를 상세히 설명하면, 첫번째 주사순서에 위치되는 제 1주사전극(Y1)에 인가되는 스캔펄스(Scan)는 제 1폭(T1)으로 설정된다. 이후, 두번째 주사순서에 위치되는 제 2주사전극(Y2)에 인가되는 스캔펄스(Scan)는 제 1폭(T1)보다 넓은 제 2폭(T2)으로 설정된다. 여기서, 제 2폭(T2)은 제 1폭(T1)보다 일정기간(일정시간)(ΔT) 넓게 설정되게 된다.
마찬가지로, 세번째 주사순서에 위치되는 제 3주사전극(Y3)에 인가되는 스캔펄스(Scan)는 제 2폭(T2)보다 일정기간(ΔT) 넓게 설정된 제 3폭(T3)을 갖는다. 즉, 본 발명에서는 이전 주사라인에 공급된 스캔펄스(Scan)의 폭보다 일정기간(ΔT) 넓은 폭을 가지는 스캔펄스(Scan)를 현재 주사라인에 공급함으로써 주사순서가 늦을 수록 스캔펄스(Scan)의 폭이 넓게 설정된다. 이와 같이 주사순서가 늦을 수록 스캔펄스(Scan)의 폭이 넓게 설정되면 어드레스 기간동안 안정된 어드레스 방전을 일으킬 수 있다. 다시 말하여, 시간의 경과에 따라서 유실되는 벽전하 및 하전입자에 대응되도록 스캔펄스(Scan)의 폭을 넓게 설정함으로써 어드레스 기간동안 안정된 어드레스 방전을 일으킬 수 있다. 여기서, 어드레스전극(X)에 공급되는 데이터펄스(data)의 폭은 스캔펄스(Scan)에 대응되도록 순차적으로 넓게 설정된다.
한편, 본 발명에서 일정기간(ΔT)은 패널의 로드에 대응되어 설정될 수 있다. 다시 말하여, 패널의 로드가 클 경우 일정기간(ΔT)을 넓게 설정하고, 패널의 로드가 작을 경우 일정기간(ΔT)을 좁게 설정하여 어드레스 기간동안 안정된 어드레스방전을 일으킬 수 있다. 한편, 본 발명에서는 패널의 로드를 검출하기 위하여 도 6과 같은 APL(Average Picture Level : 평균휘도레벨) 단계를 이용한다.
APL 단계는 PDP에서 소모되는 전력을 어느정도 일정하게 유지하기 위하여 이용된다. 여기서, APL 단계가 증가될수록 서스테인 펄스 수가 적어지고, APL 단계가 감소될 수록 서스테인 펄스 수는 증가된다. 이와 같이 서스테인 펄스수와 반비례 관계를 갖도록 APL 단계를 설정함으로써 PDP의 소모전력을 어느정도 일정하게 유지할 수 있다. 한편, PDP에서는 패널의 로드가 큰 경우(즉, 많은 방전셀이 켜지는 경우) APL단계는 높게 설정되고, 패널의 로드가 작은 경우(즉, 적은 방전셀이 켜지는 경우) APL단계는 낮게 설정된다.
본 발명에서는 APL 단계에 대응되어 일정기간(ΔT)의 폭(즉, 시간)을 설정하게 된다. 예를 들어, APL 단계가 높은 경우(즉, 패널의 로드가 큰 경우) 일정기간(ΔT)의 폭을 넓게 설정하여 안정된 어드레스 방전이 발생되도록 한다.(패널의 로드가 클수록 많은 방전셀이 켜지므로 안정된 어드레스 발생되기 위해서 스캔펄스(Scan)의 폭을 넓게 설정한다.) 아울러, APL 단계가 낮은 경우(즉, 패널의 로드가 작은 경우) 일정기간(ΔT)의 폭을 좁게 설정하여 고속 어드레싱이 이루어 지도록 한다.
한편, 셋다운기간과 어드레스기간 동안에 유지전극들(Z)에는 서스테인전압레벨(Vs)의 정극성 직류전압이 공급된다.
서스테인기간에는 주사전극들(Y)과 유지전극들(Z)에 교번적으로 서스테인펄스(sus)가 인가된다. 그러면 어드레스방전에 의해 선택된 셀은 셀 내의 벽전압과 서스테인펄스(sus)가 더해지면서 매 서스테인펄스(sus)가 인가될 때 마다 주사전극(Y)과 유지전극(Z) 사이에 면방전 형태로 서스테인방전이 일어나게 된다. 마지막으로, 서스테인방전이 완료된 후에는 펄스폭이 작은 소거 램프파형(erase)이 유지전극(Z)에 공급되어 셀 내의 벽전하를 소거시키게 된다.
한편, 도 5에서는 주사가 순차적으로 이루어질 경우를 나타내는 도면이다. 본 발명에서는 주사순서가 늦어질 수록 스캔펄스(Scan)의 폭이 넓게 설정되기 때문에 주사가 역순차적으로 이루어질 경우 도 7과 같이 제 1주사전극(Y1)으로부터 제 m(m은 자연수)주사전극(Ym)으로 갈수록 스캔펄스(Scan)의 폭이 좁아지게 된다. 이와 같은 본 발명의 패널을 분활하여 동시에 주사되는 PDP에서도 동일하게 적용될 수 있다.
도 8은 본 발명의 다른 실시예에 의한 플라즈마 디스플레이 패널의 구동방법을 나타내는 도면이다.
도 8을 참조하면, 본 발명의 다른 실시예에 의한 PDP는 전화면을 초기화시키기 위한 초기화기간, 셀을 선택하기 위한 어드레스 기간 및 선택된 셀의 방전을 유지시키기 위한 서스테인 기간으로 나뉘어 구동된다.
초기화기간에 있어서, 셋업기간에는 모든 주사전극들(Y)에 상승 램프파형(Ramp-up)이 동시에 인가된다. 이 상승 램프파형(Ramp-up)에 의해 전화면의 셀들 내에는 미약한 방전이 일어나게 되어 셀들 내에 벽전하가 생성된다. 셋다운기간에는 상승 램프파형(Ramp-up)이 공급된 후, 상승 램프파형(Ramp-up)의 피크전압보다 낮은 정극성 전압에서 떨어지는 하강 램프파형(Ramp-down)이 주사전극들(Y)에 동시에 인가된다. 하강 램프파형(Ramp-down)은 셀들 내에 미약한 소거방전을 일으킴으로써 셋업방전에 의해 생성된 벽전하 및 공간전하 중 불요전하를 소거시키게 되고 전화면의 셀들 내에 어드레스 방전에 필요한 벽전하를 균일하게 잔류시키게 된다.
어드레스기간에는 부극성 스캔펄스(Scan)가 주사전극들(Y)에 순차적으로 인가됨과 동시에 어드레스전극들(X)에 정극성의 데이터펄스(data)가 인가된다. 이 스캔펄스(scan)와 데이터펄스(data)의 전압차와 초기화기간에 생성된 벽전압이 더해지면서 데이터펄스(data)가 인가되는 셀 내에는 어드레스 방전이 발생된다. 어드레스방전에 의해 선택된 셀들 내에는 벽전하가 생성된다.
한편, 본 발명의 주사전극들(Y)은 다수의 블록별로 나뉘어 구동된다. 여기서, 각각의 블록은 적어도 둘 이상의 주사전극들(Y)을 포함한다. 어드레스 기간에 공급되는 스캔펄스(Scan)는 인가되는 순서 및 블록에 대응하여 그 폭이 상이하게 설정된다. 여기서, 스캔펄스(Scan)의 폭은 인가되는 순서가 늦을수록 그 폭이 넓게 설정된다. 다만, 블록에 포함되어 있는 주사전극들(Y)에 공급되는 스캔펄스(Scan)의 폭은 동일하게 설정된다.
이를 상세히 설명하면, 첫번째 블록(여기서는 각각의 블록이 2개의 주사전극을 포함한다고 가정한다.)에 포함된 제 1 및 제 2주사전극(Y1,Y2)에 인가되는 스캔펄스(Scan)는 제 1폭(T1)으로 설정된다. 이후, 두번째 블록에 포함된 제 3 및 제 4주사전극(Y3,Y4)에 인가되는 스캔펄스(Scan)는 제 1폭(T1)보다 넓은 제 2폭(T2)으로 설정된다. 여기서, 제 2폭(T2)은 제 1폭(T1)보다 일정기간(일정시간)(ΔT) 넓게 설정되게 된다.
즉, 본 발명에서는 이전 블록에 공급된 스캔펄스(Scan)의 폭보다 일정기간(ΔT) 넓은 폭을 가지는 스캔펄스(Scan)를 현재 블록에 공급함으로써 주사순서가 늦을 수록 스캔펄스(Scan)의 폭이 넓게 설정된다. 이와 같이 주사순서가 늦을 수록 스캔펄스(Scan)의 폭이 넓게 설정되면 어드레스 기간동안 안정된 어드레스 방전을 일으킬 수 있다. 다시 말하여, 시간의 경과에 따라서 유실되는 벽전하 및 하전입자에 대응되도록 스캔펄스(Scan)의 폭을 넓게 설정함으로써 어드레스 기간동안 안정된 어드레스 방전을 일으킬 수 있다. 여기서, 어드레스전극(X)에 공급되는 데이터펄스(data)의 폭은 스캔펄스(Scan)에 대응되도록(즉, 블록별로) 순차적으로 넓게 설정된다.
한편, 본 발명에서 일정기간(ΔT)은 패널의 로드에 대응되어 설정될 수 있다. 다시 말하여, 패널의 로드가 클 경우 일정기간(ΔT)을 넓게 설정하고, 패널의 로드가 작을 경우 일정기간(ΔT)을 좁게 설정하여 어드레스 기간동안 안정된 어드레스방전을 일으킬 수 있다.
셋다운기간과 어드레스기간 동안에 유지전극들(Z)에는 서스테인전압레벨(Vs)의 정극성 직류전압이 공급된다.
서스테인기간에는 주사전극들(Y)과 유지전극들(Z)에 교번적으로 서스테인펄스(sus)가 인가된다. 그러면 어드레스방전에 의해 선택된 셀은 셀 내의 벽전압과 서스테인펄스(sus)가 더해지면서 매 서스테인펄스(sus)가 인가될 때 마다 주사전극(Y)과 유지전극(Z) 사이에 면방전 형태로 서스테인방전이 일어나게 된다. 마지막으로, 서스테인방전이 완료된 후에는 펄스폭이 작은 소거 램프파형(erase)이 유지전극(Z)에 공급되어 셀 내의 벽전하를 소거시키게 된다.
상술한 바와 같이, 본 발명에 따른 플라즈마 디스플레이 패널의 구동방법에 의하면 주사순서가 늦을 수록 스캔펄스의 폭을 넓게 설정함으로써 초기화기간동안 방전셀들에 형성된 벽전하 및 하전입자의 유실을 보상할 수 있고, 이에 따라 어드레스 기간동안 안정된 어드레스 방전을 일으킬 수 있다. 아울러, 본 발명에서는 패널의 로드에 대응되어 스캔펄스의 폭을 설정함으로써 안정적으로 어드레스 방전을 일으킬 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
도 1은 종래의 3전극 교류 면방전형 플라즈마 디스플레이 패널의 방전셀 구조를 나타내는 사시도.
도 2는 일반적인 플라즈마 디스플레이 패널의 한 프레임을 나타내는 도면.
도 3은 종래의 플라즈마 디스플레이 패널의 구동방법을 나타내는 파형도.
도 4는 주사전극에 공급되는 스캔펄스를 상세히 나타내는 도면.
도 5는 본 발명의 실시예에 의한 플라즈마 디스플레이 패널의 구동방법을 나타내는 파형도.
도 6은 평균휘도레벨 단계를 나타내는 도면.
도 7은 본 발명의 다른 실시예에 의한 플라즈마 디스플레이 패널의 구동방법을 나타내는 파형도.
도 8은 본 발명의 또 다른 실시예에 의한 플라즈마 디스플레이 패널의 구동방법을 나타내는 파형도.
< 도면의 주요 부분에 대한 부호의 설명 >
10 : 상부기판 12Y,12Z : 투명전극
13Y,13Z : 버스전극 14,22 : 유전체층
16 : 보호막 18 : 하부기판
24 : 격벽 26 : 형광체층

Claims (15)

  1. 주사전극 및 어드레스전극을 포함하는 플라즈마 디스플레이 패널의 구동방법에 있어서,
    초기화기간동안 방전셀들에 균일한 벽전하를 형성시키는 단계와,
    어드레스기간동안 순차적으로 상기 주사전극에 스캔펄스가 공급되는 단계와,
    상기 방전셀들 중 켜질 방전셀을 선택하기 위하여 상기 어드레스전극에 상기 스캔펄스에 대응되는 데이터펄스가 공급되는 단계를 포함하며,
    상기 스캔펄스의 폭은 상기 주사순서가 늦을 수록 넓게 설정되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  2. 삭제
  3. 제 1항에 있어서,
    현재 주사라인에 공급되는 스캔펄스의 폭은 이전 주사라인에 공급된 스캔펄스의 폭보다 제 1폭 넓게 설정되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  4. 제 3항에 있어서,
    서스테인 기간에 서스테인 펄스를 공급하여 상기 어드레스기간에 선택된 방전셀들을 방전시키는 단계와,
    소비전력이 대략 일정하게 유지될 수 있도록 상기 서스테인 펄스수와 반비례되는 평균휘도레벨 단계를 생성하는 단계를 포함하며,
    상기 제 1폭은 상기 평균휘도레벨 단계에 대응하여 설정되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  5. 제 4항에 있어서,
    상기 평균휘도레벨의 단계가 높아질수록 상기 제 1폭은 넓게 설정되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  6. 제 4항에 있어서,
    상기 평균휘도레벨의 단계가 높아질 수록 많은 방전셀들의 선택되어 패널의 로드가 증가되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  7. 제 1항에 있어서,
    상기 데이터펄스의 폭은 자신과 동기되도록 공급되는 스캔펄스의 폭과 동일하게 설정되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  8. 주사전극 및 어드레스전극을 포함하는 플라즈마 디스플레이 패널의 구동방법에 있어서,
    상기 주사전극들이 적어도 둘 이상 포함되도록 다수의 블록들로 분할되는 단계와,
    초기화기간동안 방전셀들에 균일한 벽전하를 형성시키는 단계와,
    어드레스기간동안 순차적으로 상기 주사전극에 스캔펄스가 공급되는 단계와,
    상기 방전셀들 중 켜질 방전셀을 선택하기 위하여 상기 어드레스전극에 상기 스캔펄스에 대응되는 데이터펄스가 공급되는 단계를 포함하며,
    상기 블록 및 주사순서에 대응되어 상기 스캔펄스의 폭이 상기 주사순서가 늦을수록 넓게 설정되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  9. 삭제
  10. 제 8항에 있어서,
    상기 같은 블록에 포함되어 있는 주사전극들에 공급되는 상기 스캔펄스의 폭은 동일하게 설정되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  11. 제 10항에 있어서,
    현재 블록에 포함되어 있는 주사라인들에 공급되는 스캔펄스의 폭은 이전 블록에 포함되어 있는 주사라인들에 공급된 스캔펄스의 폭보다 제 1폭 넓게 설정되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  12. 제 11항에 있어서,
    서스테인 기간에 서스테인 펄스를 공급하여 상기 어드레스기간에 선택된 방전셀들을 방전시키는 단계와,
    소비전력이 대략 일정하게 유지될 수 있도록 상기 서스테인 펄스수와 반비례되는 평균휘도레벨 단계를 생성하는 단계를 포함하며,
    상기 제 1폭은 상기 평균휘도레벨 단계에 대응하여 설정되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  13. 제 12항에 있어서,
    상기 평균휘도레벨의 단계가 높아질수록 상기 제 1폭은 넓게 설정되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  14. 제 13항에 있어서,
    상기 평균휘도레벨의 단계가 높아질 수록 많은 방전셀들의 선택되어 패널의 로드가 증가되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  15. 제 8항에 있어서,
    상기 데이터펄스의 폭은 자신과 동기되도록 공급되는 스캔펄스의 폭과 동일하게 설정되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
KR10-2003-0012314A 2003-02-27 2003-02-27 플라즈마 디스플레이 패널의 구동방법 KR100489280B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2003-0012314A KR100489280B1 (ko) 2003-02-27 2003-02-27 플라즈마 디스플레이 패널의 구동방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0012314A KR100489280B1 (ko) 2003-02-27 2003-02-27 플라즈마 디스플레이 패널의 구동방법

Publications (2)

Publication Number Publication Date
KR20040076968A KR20040076968A (ko) 2004-09-04
KR100489280B1 true KR100489280B1 (ko) 2005-05-17

Family

ID=37362950

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0012314A KR100489280B1 (ko) 2003-02-27 2003-02-27 플라즈마 디스플레이 패널의 구동방법

Country Status (1)

Country Link
KR (1) KR100489280B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100705836B1 (ko) 2004-11-10 2007-04-10 엘지전자 주식회사 플라즈마 표시 패널의 구동 방법

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100602276B1 (ko) * 2005-01-04 2006-07-19 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동장치 및 방법
KR100793094B1 (ko) * 2005-09-23 2008-01-10 엘지전자 주식회사 플라즈마 디스플레이 장치 및 그의 구동 방법
KR100667326B1 (ko) * 2005-10-07 2007-01-12 엘지전자 주식회사 플라즈마 디스플레이 장치 및 그의 구동 방법
KR100811551B1 (ko) * 2005-10-11 2008-03-07 엘지전자 주식회사 플라즈마 디스플레이 장치 및 그의 구동 방법
KR100793033B1 (ko) 2006-02-16 2008-01-10 엘지전자 주식회사 플라즈마 디스플레이 장치
KR100768203B1 (ko) * 2006-02-28 2007-10-17 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 구동방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100705836B1 (ko) 2004-11-10 2007-04-10 엘지전자 주식회사 플라즈마 표시 패널의 구동 방법

Also Published As

Publication number Publication date
KR20040076968A (ko) 2004-09-04

Similar Documents

Publication Publication Date Title
KR100503603B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100604275B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100508250B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100524309B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100489280B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100489276B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100517472B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR20050034767A (ko) 플라즈마 디스플레이 패널의 구동방법
KR100549669B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR20040094493A (ko) 플라즈마 디스플레이 패널의 구동방법 및 장치
KR100647776B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100493614B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100482344B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR20030083362A (ko) 플라즈마 디스플레이 패널의 구동방법
KR100488457B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100475158B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR20020025336A (ko) 플라즈마 디스플레이 패널의 구동방법
KR100480169B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100492184B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100508237B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100438920B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100480158B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100612505B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100482349B1 (ko) 플라즈마 디스플레이 패널의 구동방법 및 장치
KR100553931B1 (ko) 플라즈마 디스플레이 패널의 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130424

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140424

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee