KR20020025336A - 플라즈마 디스플레이 패널의 구동방법 - Google Patents

플라즈마 디스플레이 패널의 구동방법 Download PDF

Info

Publication number
KR20020025336A
KR20020025336A KR1020000057048A KR20000057048A KR20020025336A KR 20020025336 A KR20020025336 A KR 20020025336A KR 1020000057048 A KR1020000057048 A KR 1020000057048A KR 20000057048 A KR20000057048 A KR 20000057048A KR 20020025336 A KR20020025336 A KR 20020025336A
Authority
KR
South Korea
Prior art keywords
period
sine
electrode
reset period
sustain
Prior art date
Application number
KR1020000057048A
Other languages
English (en)
Other versions
KR100662279B1 (ko
Inventor
최정필
Original Assignee
구자홍
엘지전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자주식회사 filed Critical 구자홍
Priority to KR1020000057048A priority Critical patent/KR100662279B1/ko
Publication of KR20020025336A publication Critical patent/KR20020025336A/ko
Application granted granted Critical
Publication of KR100662279B1 publication Critical patent/KR100662279B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/292—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
    • G09G3/2927—Details of initialising
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

본 발명은 플라즈마 디스플레이 패널의 구동방법에 관한 것으로, 특히 어드레스 기간 전에 작용하는 리셋 기간을 줄이기 위한 플라즈마 디스플레이 패널의 구동방법에 관한 것이다.
본 발명에 따른 스캔전극 및 서스테인전극과 데이터 전극을 구비하는 플라즈마 디스플레이 패널을 리셋기간, 어드레스기간, 서스테인기간으로 나누어 구동하는 방법에 있어서, 상기 리셋기간은 사인파 신호에 의해 벽전하를 축적하는 사인 업구간과, 축적된 벽전하를 소거하는 사인 다운구간이 반복되게 한다.
본 발명에 따른 PDP의 구동방법은 리셋기간중 스캔전극에 사인파가 인가되어 반복적으로 벽전하를 형성함으로써 안정된 벽전압을 형성할 수 있게 된다. 그 결과, 스캔전극과 서스테인전극 각각에 전압을 인가해 리셋방전을 일으키는 데 있어, 벽전하를 축적하는 사인 업 구간과, 상기 축적된 벽전하를 소거하는 사인 다운 구간이 교번하여 구동함으로써 구동시간을 단축할 수 있게 된다. 또한 램프 파형에 의한 효과도 유지할 수 있게 됨과 아울러, 이 과정에서 줄어드는 셋 다운구간을 서스테인구간으로 활용함으로써 휘도와 효율에서도 큰 효과를 볼 수 있게 된다.

Description

플라즈마 디스플레이 패널의 구동방법{Driving Method of Plasma Display Panel}
본 발명은 플라즈마 디스플레이 패널의 구동방법에 관한 것으로, 특히 어드레스기간 전에 작용하는 리셋기간을 줄이기 위한 플라즈마 디스플레이 패널의 구동방법에 관한 것이다.
최근, 액정표시장치(Liquid Crystal Display; 이하 "LCD"라 한다), 전계방출 표시장치(Field Emission Display; 이하 "FED"라 한다) 및 플라즈마 표시장치(Plasma Display Panel; 이하 "PDP"라 한다)등의 평면 표시장치가 활발히 개발되고 있다. PDP는 He+Xe 또는 Ne+Xe 불활성 혼합가스의 방전시 발생하는 147㎚의 자외선에 의해 형광체를 발광시킴으로써 문자 또는 그래픽을 포함한 화상을 표시하게 된다. 이러한 PDP는 박막화와 대형화가 용이할 뿐만 아니라 구조가 단순해짐으로 제작이 용이해지고 아울러 다른 평면 표시장치에 비하여 휘도 및 발광효율이 높다는 이점을 가진다. 이러한 이점들로 인하여 PDP에 대한 연구가 활발히진행되고 있다.
3전극 교류 면방전형 PDP는 방전시 표면에 벽전하가 축적되며 방전에 의해 발생되는 스퍼터링으로부터 전극들을 보호하기 때문에 저전압 구동과 장수명의 장점을 가진다.
도 1 및 도 2를 참조하면, 3전극 교류 면방전형 PDP의 방전셀은 상부기판(10) 상에 형성되어진 스캔전극(30Y) 및 서스테인전극(30Z)과, 하부기판(18) 상에 형성되어진 어드레스전극(20X)을 구비한다. 스캔전극(30Y)과 서스테인전극(30Z) 각각은 투명전극(12Y,12Z)과, 투명전극(12Y,12Z)의 선폭보다 작은 선폭을 가지며 투명전극의 일측 가장자리에 형성되는 금속버스전극(13Y,13Z)을 포함한다. 투명전극(12Y,12Z)은 통상 인듐틴옥사이드(Indium-Tin-Oxide : ITO)로 상부기판(10)상에 형성된다. 금속버스전극(13Y,13Z)은 통상 크롬(Cr) 등의 금속으로 투명전극(12Y,12Z) 상에 형성되어 저항이 높은 투명전극(12Y,12Z)에 의한 전압 강하를 줄이는 역할을 한다. 스캔전극(30Y)과 서스테인전극(30Z)이 나란하게 형성된 상부기판(10)에는 상부 유전체층(14)과 보호막(16)이 적층된다. 상부 유전체층(14)에는 플라즈마 방전시 발생된 벽전하가 축적되고, 보호막(16)은 플라즈마 방전시 발생된 스퍼터링에 의한 상부 유전체층(14)의 손상을 방지함과 아울러 2차 전자의 방출 효율을 높이게 된다. 보호막(16)으로는 통산 산화마그네슘(MgO)이 많이 이용된다. 어드레스전극(20X)이 형성된 하부기판(18) 상에는 하부 유전체층(22)과 격벽(24)이 형성되며, 하부 유전체층(22)과 격벽(24) 표면에는 형광체층(26)이 도포된다. 어드레스전극(20X)은 스캔전극(30Y) 및 서스테인전극(30Z)과교차되는 방향으로 형성된다. 격벽(24)은 어드레스전극(20X)과 나란하게 형성되어 방전에 의해 생성된 자외선 및 가시광선이 인접한 방전셀에 누설되는 것을 방지한다. 형광체층(26)은 플라즈마 방전시 발생된 자외선에 의해 여기되어 적색, 녹색, 또는 청색 중 어느 하나의 가시광선을 발생하게 된다. 상부기판(10)과 하부기판(18)및 격벽(24) 사이에 마련된 방전셀의 방전공간에는 방전을 위한 He+Xe 또는 Ne+Xe 등의 불활성 혼합가스가 주입된다. 이러한 3전극 교류 면방전형 PDP는 화상의 계조(Gray Level)를 구현하기 위하여 한 프레임의 발광횟수가 다른 여러 서브필드로 나누어 구동하고 있다. 각 서브필드는 다시 방전을 균일하게 일으키기 위한 리셋기간과, 방전셀을 선택하기 위한 어드레스기간 및 방전횟수에 따라 계조를 구현하는 서스테인기간으로 나뉘어진다. 예를 들어, 256 계조로 화상을 표시하고자 하는 경우에 1/60초에 해당하는 프레임 기간(16.67㎳)은 8개의 서브 필드들(SF1 내지 SF8)로 나누어지게 된다. 아울러, 8개의 서브 필드들(SF1 내지 SF8) 각각은 리셋기간, 어드레스기간과 서스테인 기간으로 다시 나누어지게 된다. 여기서, 각 서브 필드의 리셋기간 및 어드레스 기간은 각 서브 필드마다 동일한 반면에 서스테인 기간은 각 서브 필드에서 2n(n=0,1,2,3,4,5,6,7)의 비율로 증가된다. 이와 같이 각 서브 필드에서 서스테인 기간이 달라지게 되므로 화상의 계조를 구현할 수 있게 된다.
도 3 및 도4는 한 서브필드에서 도 1과 같은 3전극 교류 면방전형 PDP에 공급되는 구동 파형과 구동 파형에 의해 벽전하가 생성되는 과정을 나타낸 것이다.
도 3을 참조하면, 종래의 PDP 구동파형은 크게 3부분으로 구분할 수 있다.초기 패널 조건을 원하는 상태로 균일하게 해주는 리셋기간과 방전셀을 선택하기 위한 어드레스 기간 및 방전횟수에 따라 계조를 구현하는 서스테인 기간으로 나누어 구동하게 된다. 이때 데이터 전극에서는 어드레스 기간에서만 데이터 펄스를 발생하고 그 외의 시간에는 아무 동작도 하지 않는다.
리셋기간에는 스캔전극(Y)에 상승 램프파형(ramp1)과 하강 램프파형(ramp2)이 연속적으로 공급된다. 상승 램프파형(ramp1)은 스캔전극(Y)과 서스테인전극(Z) 사이에 미약한 방전을 일으키게 함으로 인해 스캔전극(Y)과 서스테인전극(Z)상의 유전층(14)에 벽전하가 축적되게 한다. 이와 같은 상승 램프파형의 (a)구간을 셀의 단면도로 표시하면 도 4a와 같이 나타낼 수 있다. 이때 스캔전압을 서서히 상승시키면 벽전하의 양이 증가하게 된다. 이어서, 하강 램프파형(ramp2)은 셀내의 벽전하를 적당량 소거시켜 구동회로의 동작 마진을 충분히 확보하게 한다. 이와 같은 하강 램프파형의 (b)구간을 셀의 단면도로 표시하면 도 4b와 같이 나타난다. 이때 스캔전압을 서서히 하강시킴으로 인해 벽전하를 감소시킬 수 있다. 그리고, 종래 기술의 구동 파형을 나타낸 도 3의 (c)구간은 리셋기간의 마지막 과정으로서 방전 공간내에 일정 양의 벽전하가 존재하게 하여 어드레스 기간을 준비하는 과정으로 셀의 단면도로 나타내면 도 4c와 같이 나타낼 수 있다. 이와 같이, 리셋기간에는 스캔전극(Y)에 램프파형을 공급함으로써 비표시기간인 리셋기간의 방전에 의해 수반되는 가시광을 가능한 적게하여 콘트라스트비를 향상시킴과 아울러, 패널 전체에 균일한 벽전하를 형성하여 어드레스 방전에 필요한 구동전압을 낮추고 있다.
어드레스 기간에는 어드레스전극들에 정극성의 데이터펄스(data)가 공급되며, 이 데이터펄스(data)에 동기되게끔 스캔전극(Y)에 부극성의 스캔펄스(scan)가 순차적으로 공급된다. 그러면, 데이터펄스(data)가 공급되는 셀은 데이터펄스(data)와 스캔펄스(scan) 사이의 전압차에 해당하는 전압과 셀 내의 벽전하에 의해 축적된 내부 벽전압이 더해지면서 어드레스 방전된다.
서스테인 기간에는 스캔전극(Y)들과 서스테인전극(Z)에 교번적으로 서스테인펄스(susp)가 공급된다. 그러면 어드레스 방전에 의해 선택된 셀들은 매 서스테인 펄스(susp) 공급시 서스테인 방전을 일으키게 된다. 휘도 상대비에 따른 서스테인 방전이 모두 일어난 후에는 공통 서스테인 전극(Z)에 삼각파 형태의 작은 소거신호(erase)가 공급된다.
여기서 알 수 있듯이 리셋기간은 어드레스 기간을 안정하게 하기 위해서 행해지는 과정임을 알 수 있다.
이와 같은 종래의 PDP 구동방법에 의하면, 어드레스 기간전에 스캔전극과 서스테인전극에 벽전압을 쌓아주는 리셋기간은, 램프업 파형에 의해 벽전압을 쌓아주는 셋 업구간과 램프다운 파형에 의해 쌓여진 벽전압을 일정하게 소거시키는 셋 다운구간으로 나누어진다. 램프업 파형과 램프다운 파형 각각은 실제 수백 ㎲ 정도를 사용하고 있는데, 이 기간은 각 서브필드마다 한 번씩 사용되므로 1프레임에서 리셋구간에만 사용되는 시간이 20-50%에 이르게 된다. 따라서, 램프 파형에 의한 효과를 유지하면서, 리셋기간을 감소시켜 구동 시간을 단축시키는 방법이 절실히 요구되고 있다.
따라서, 본 발명의 목적은 어드레스기간 전에 작용하는 리셋기간을 감소시켜 구동시간을 단축시키기 위한 PDP의 구동방법을 제공하는데 있다.
도 1은 종래의 3전극 교류 면방전형 플라즈마 디스플레이 패널의 방전셀 구조를 나타내는 사시도.
도 2는 도 1에 도시된 플라즈마 디스플레이 패널에 있어서 하나의 셀을 나타내는 단면도
도 3은 도1과 같은 3전극 교류 면방전형 플라즈마 디스플레이 패널에 공급되는 구동 파형을 나타내는 파형도.
도 4a 내지 도 4c는 종래 파형에 의한 벽전하 형성 과정을 나타내는 단면도.
도 5는 본 발명에 따른 플라즈마 디스플레이 패널의 구동방법을 나타내는 파형도.
도 6는 도 5에 나타난 파형도의 일부를 확대하여 나타낸 도면.
도 7은 도 5에 나타낸 파형도에 따른 벽전압 형성 과정을 나타내는 단면도.
< 도면의 주요 부분에 대한 부호의 설명 >
10 : 상부기판 12Y,12Z : 투명전극
13Y,13Z : 금속버스전극 14,22 : 유전체층
16 : 유전체층 18 : 하부기판
20X : 어드레스전극 24 : 격벽
26 : 형광체 30Y : 스캔전극
30Z : 서스테인전극
상기 목적을 달성하기 위하여 스캔전극 및 서스테인전극과 데이터 전극을 구비하는 플라즈마 디스플레이 패널을 리셋기간, 어드레스기간, 서스테인기간으로 나누어 구동하는 방법에 있어서, 상기 리셋기간은 사인파 신호에 의해 벽전하를 축적하는 사인 업구간과, 축적된 벽전하를 소거하는 사인 다운구간이 반복되게 한다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 도 5 내지 도 7을 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.
도 5를 참조하면, 본 발명에 따른 PDP 구동방법은 한 서브필드를 초기 패널 조건을 원하는 상태로 균일하게 해주는 리셋기간과 방전셀을 선택하기 위한 어드레스 기간 및 방전횟수에 따라 계조를 구현하는 서스테인 기간으로 나누어 PDP를 구동하게 된다.
리셋기간에는 스캔전극으로 사인파가 인가됨으로 인해 사인 업구간과 사인 다운구간이 나타나게 된다. 여기서 a,a',a''구간은 사인(Sine)파가 상승하는 구간으로써 스캔전압을 서서히 상승시켜 벽전하를 축적하는 사인 업(Sine-Up)과정을 나타낸다. 그리고, b,b',b''구간은 사인파가 하강하는 구간으로써 스캔전압을 서서히 하강시켜 생성된 벽전하를 소거시키는 사인 다운(Sine-Down)과정을 나타낸 것이다. 이렇게 리셋기간에 인가되는 사인파는 한주기 이상 반복되며 나타난다. 여기서 b,b',b''단계 직후에는 스캔전극에 벽전압을 줄일 수 있는 바이어스 전압이 공급된다. 여기서, 벽전하의 양이 줄게 되면 그만큼의 벽전압이 증가하게 됨으로 어드레스 방전을 위해 인가되는 어드레스 전압의 크기도 그만큼 줄어들게 된다. 어느 정도까지는 인가해 준 바이어스 전압에 거의 비례하여 벽전압의 크기가 증가하게 되고, 그에 따라 어드레스 전압도 비례하여 감소하게 된다.
리셋기간에서 서스테인전극에 인가되는 구형파는 스캔전극에 인가되는 사인파의 반주기형태로 인가됨을 알 수 있다.
어드레스 기간에는 어드레스전극들에 정극성의 데이터펄스(data)가 공급되며, 이때 데이터펄스(data)에 동기되게끔 스캔전극(Y)에 부극성의 스캔펄스(scn)가 순차적으로 공급된다. 그러면, 데이터펄스(data)가 공급되는 셀은 데이터펄스(data)와 스캔펄스(scn) 사이의 전압차에 해당하는 전압과 셀 내의 벽전하에 의해 축적된 내부 벽전압이 더해지면서 어드레스 방전된다.
서스테인 기간에는 스캔전극(Y)들과 서스테인전극(Z)에 교번적으로 서스테인펄스(susp)가 공급된다. 그러면 어드레스 방전에 의해 선택된 셀들은 매 서스테인 펄스(susp) 공급시 서스테인 방전을 일으키게 된다. 휘도 상대비에 따른 서스테인 방전이 모두 일어난 후에는 공통 서스테인 전극(Z)에 삼각파 형태의 작은소거신호(erase)가 공급된다.
즉 본 발명의 리셋기간은 종래 기술에서 셋 업기간과 셋 다운기간으로 나누어진 두 단계가 계속 반복적으로 이어져 나타나게 된다.
따라서 본 발명을 살펴보면, 종래기술에 나타난 셋 다운구간이 줄어들거나 혹은 없어짐으로써 셋 다운구간을 서스테인기간으로 활용할 수 있게 된다.
도 6을 참조하면, 도 5에 도시된 종래 기술에 따른 파형과 본 발명에 따른 파형의 일부를 확대하여 나타낸 것이다.
스캔파형에서 점선으로 그려진 램프파형은 종래 기술의 파형을 보여 주는 것이다. 또한, 램프 파형은 그 기울기에 따라 소자의 특성에 큰 영향을 미친다. 여기서, 램프 파형의 기울기가 크면 클수록 짧은 시간내에 벽전압을 축적할 수 있다. 하지만 리셋기간에서 방전을 일으킬 때 빛이 발생되어 콘트라스트 특성을 약화시킬 수 있다. 또한 기울기가 작으면 작을수록 콘트라스트 특성의 약화 없이 벽전압을 축적할 수 있지만 원하는 벽전압을 축적할때까지 소요되는 시간이 길어진다. 따라서 종래의 램프 파형의 기울기는 이러한 특성을 고려해서 최적화된 기울기로 정해진다. 만약 도면 6에 나타난 종래 램프파형의 기울기가 최적화된 것이라고 가정한다면, 본 발명에 사용되는 사인파형의 기울기도 램프파형의 기울기에 준해서 설정될 수 있다.
이 조건은 사인파형의 피크 전압과 주파수를 조정함으로써 만족시킬 수 있다. 따라서 본 발명에 의한 리셋기간은 사인 업 파형과 사인 다운 파형이 주기적으로 인가된 후 목표로 하는 벽전압이 형성됨으로 인해 구동된다.
도 7은 도 5에 인가되는 사인파에 표기된 a,b,a',b'구간의 벽전하의 생성과정을 셀 단면도 나타낸 것이다. 여기서 (a)는 스캔전극으로 인가되는 사인파가 상 승할때의 벽전하 상태를 나타낸 것으로써 이때 스캔전압을 서서히 상승시켜 벽전하의 양을 증가시키는 사인 업구간을 나타낸 것이다. 그리고, (b)는 사인파가 하강할때의 벽전하 상태를 나타낸 것으로써 이때 스캔전압을 서서히 하강시킴으로 생성된 약방전으로 벽전하를 감소시키는 사인 다운구간을 나타낸 것이다. 이와같은 과정을 반복하게 되면 (a'),(b')와 같이 벽전압이 상승됨을 알수 있다.
결과적으로, 본 발명에 의하면 리셋기간에서 스캔전극에 사인파가 인가되어 나타나는 사인 업구간과 사인 다운구간이 반복되면서 벽전하를 형성하면 종래에 분리되었던 셋업 단계와 셋다운 단계에서 보다 안정된 벽전압을 형성 할 수 있게 된다.
상술한 바와 같이, 본 발명에 따른 PDP의 구동방법은 리셋기간에서 스캔전극에 사인파가 인가되어 반복적으로 벽전하를 형성함으로써 안정된 벽전압을 형성할 수 있게 된다. 그 결과, 스캔전극과 서스테인전극 각각에 전압을 가해 리셋방전을 일으키는데 있어, 벽전하를 축적하는 사인 업구간과, 상기 축적된 벽전하를 소거하는 사인 다운구간이 교번하여 구동함으로써 구동시간을 단축할 수 있게 된다. 또한 램프 파형에 의한 효과도 유지할 수 있게 됨과 아울러, 상기 과정에서 줄어든 리셋구간을 서스테인 구간으로 활용한다면 휘도와 효율에서도 큰 효과를 볼 수 있게 된다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.

Claims (5)

  1. 스캔전극 및 서스테인전극과 데이터 전극을 구비하는 플라즈마 디스플레이 패널을 리셋기간, 어드레스기간, 서스테인기간으로 나누어 구동하는 방법에 있어서,
    상기 리셋기간은 사인파 신호에 의해 벽전하를 축적하는 사인 업구간과, 축적된 벽전하를 소거하는 사인 다운구간이 반복되게 하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  2. 제 1항에 있어서,
    상기 리셋기간에서 상기 스캔전극으로 사인파가 인가되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  3. 제 1항에 있어서,
    상기 리셋기간 직후 상기 스캔전극에 벽전압을 줄일 수 있는 셋업 바이어스 전압이 인가되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  4. 제 1항에 있어서,
    상기 리셋기간에서 상기 서스테인전극에 같은 주기의 구형파가 인가되는 단계를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  5. 제 4항에 있어서,
    상기 구형파가 상기 사인파의 사인 업구간에서는 로우전압으로 사인 다운구간에서는 하이전압으로 공급되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
KR1020000057048A 2000-09-28 2000-09-28 플라즈마 디스플레이 패널의 구동방법 KR100662279B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000057048A KR100662279B1 (ko) 2000-09-28 2000-09-28 플라즈마 디스플레이 패널의 구동방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000057048A KR100662279B1 (ko) 2000-09-28 2000-09-28 플라즈마 디스플레이 패널의 구동방법

Publications (2)

Publication Number Publication Date
KR20020025336A true KR20020025336A (ko) 2002-04-04
KR100662279B1 KR100662279B1 (ko) 2007-01-02

Family

ID=19690889

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000057048A KR100662279B1 (ko) 2000-09-28 2000-09-28 플라즈마 디스플레이 패널의 구동방법

Country Status (1)

Country Link
KR (1) KR100662279B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100452697B1 (ko) * 2001-01-18 2004-10-14 엘지전자 주식회사 플라즈마 디스플레이 패널 및 그의 구동방법
KR100626017B1 (ko) * 2004-09-23 2006-09-20 삼성에스디아이 주식회사 플라즈마 디스플레이 패널구동방법 및 패널구동장치
US7167145B2 (en) 2001-06-04 2007-01-23 Samsung Sdi Co., Ltd. Method for resetting plasma display panel for improving contrast
KR100730160B1 (ko) * 2005-11-11 2007-06-19 삼성에스디아이 주식회사 효과적인 초기화가 수행되는 방전 디스플레이 패널의 구동방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100452697B1 (ko) * 2001-01-18 2004-10-14 엘지전자 주식회사 플라즈마 디스플레이 패널 및 그의 구동방법
US7167145B2 (en) 2001-06-04 2007-01-23 Samsung Sdi Co., Ltd. Method for resetting plasma display panel for improving contrast
KR100626017B1 (ko) * 2004-09-23 2006-09-20 삼성에스디아이 주식회사 플라즈마 디스플레이 패널구동방법 및 패널구동장치
KR100730160B1 (ko) * 2005-11-11 2007-06-19 삼성에스디아이 주식회사 효과적인 초기화가 수행되는 방전 디스플레이 패널의 구동방법

Also Published As

Publication number Publication date
KR100662279B1 (ko) 2007-01-02

Similar Documents

Publication Publication Date Title
KR100508250B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100524309B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100338518B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100489280B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100489276B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100662279B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR20050034767A (ko) 플라즈마 디스플레이 패널의 구동방법
KR100517472B1 (ko) 플라즈마 디스플레이 패널의 구동방법
JP4719463B2 (ja) プラズマディスプレイパネルの駆動方法
KR100549669B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100647776B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100482344B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100606418B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100493614B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100475158B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR20030083362A (ko) 플라즈마 디스플레이 패널의 구동방법
KR100488457B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100480158B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR20060079025A (ko) 플라즈마 디스플레이 패널의 구동방법
KR100452701B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100508237B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100438920B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100612505B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100553931B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100710284B1 (ko) 플라즈마 디스플레이 패널의 구동방법 및 구동장치

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee