KR20020092572A - 플라즈마 디스플레이 패널의 구동방법 - Google Patents

플라즈마 디스플레이 패널의 구동방법 Download PDF

Info

Publication number
KR20020092572A
KR20020092572A KR1020010031248A KR20010031248A KR20020092572A KR 20020092572 A KR20020092572 A KR 20020092572A KR 1020010031248 A KR1020010031248 A KR 1020010031248A KR 20010031248 A KR20010031248 A KR 20010031248A KR 20020092572 A KR20020092572 A KR 20020092572A
Authority
KR
South Korea
Prior art keywords
period
sustain
electrode
discharge
data electrode
Prior art date
Application number
KR1020010031248A
Other languages
English (en)
Other versions
KR100421669B1 (ko
Inventor
최정필
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR10-2001-0031248A priority Critical patent/KR100421669B1/ko
Publication of KR20020092572A publication Critical patent/KR20020092572A/ko
Application granted granted Critical
Publication of KR100421669B1 publication Critical patent/KR100421669B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/294—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0228—Increasing the driving margin in plasma displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

본 발명은 서스테인 기간에 데이터전극을 분할 구동하여 구동 효율을 향상시킬 수 있는 플라즈마 디스플레이 패널의 구동방법에 관한 것이다.
본 발명에 따른 플라즈마 디스플레이 패널의 구동방법은 서스테인기간 동안 데이터전극을 플로팅시키는 기간과, 데이터전극에 소정의 바이어스 전압을 공급하는 기간으로 나누어 구동하는 것을 특징으로 한다.
이러한 구동방법에 의하여, 본 발명에 따른 플라즈마 디스플레이 패널의 구동방법은 서스테인 기간에서 데이터전극을 플로팅시키는 기간과 그라운드 전위를 포함하는 바이어스 전압을 공급하는 기간으로 나누어 동작시킴으로써 서스테인 방전 효율을 높임과 아울러 안정된 어드레싱에 대한 동작 마진을 향상시킬 수 있다.

Description

플라즈마 디스플레이 패널의 구동방법{Driving Method of Plasma Display Panel}
본 발명은 플라즈마 디스플레이 패널의 구동방법에 관한 것으로, 특히 서스테인 기간에 데이터전극을 분할 구동하여 구동 효율을 향상시킬 수 있는 플라즈마 디스플레이 패널의 구동방법에 관한 것이다.
플라즈마 디스플레이 패널(Plasma Display Panel : 이하 "PDP"라 함)은 가스방전에 의해 발생되는 진공 자외선이 형광체를 여기시킬 때 형광체로부터 가시광선이 발생되는 것을 이용한 표시장치이다. PDP는 지금까지 표시수단의 주종을 이루어왔던 음극선관(Cathode Ray Tube : CRT)에 비해 두께가 얇고 가벼우며, 고선명 대형화면의 구현이 가능하다는 점등의 장점이 있다. PDP는 매트릭스 형태로 배열된 다수의 방전셀들로 구성되며, 하나의 방전셀은 화면의 한 화소를 이루게 된다.
도 1은 종래의 3전극 교류 면방전형 PDP의 방전셀 구조를 도시한 사시도이다.
도 1을 참조하면, 종래의 3전극 교류 면방전형 PDP의 방전셀은 상부기판(10) 상에 형성되어진 주사전극(12Y) 및 서스테인전극(12Z)과, 하부기판(18) 상에 형성되어진 데이터전극(20X)을 구비한다.
주사전극(12Y)과 서스테인전극(12Z)이 나란하게 형성된 상부기판(10)에는 상부 유전체층(14)과 보호막(16)이 적층된다. 상부 유전체층(14)에는 플라즈마 방전시 발생된 벽전하가 축적된다. 보호막(16)은 플라즈마 방전시 발생된 스퍼터링에 의한 상부 유전체층(14)의 손상을 방지함과 아울러 2차 전자의 방전 효율을 높이게 된다. 보호막(16)으로는 통상 산화마그네슘(MgO)이 이용된다. 데이터전극(20X)이 형성된 하부기판(18) 상에는 하부 유전체층(22), 격벽(24)이 형성되며, 하부 유전체층(22)과 격벽(24) 표면에는 형광체층(26)이 도포된다. 데이터전극(20X)은 주사전극(12Y) 및 서스테인전극(12Z)과 교차되는 방향으로 형성된다. 격벽(24)은 데이터전극(20X)과 나란하게 형성되어 방전에 의해 생성된 자외선 및 가시광이 인접한 방전셀에 누설되는 것을 방지한다. 형광체층(26)은 플라즈마 방전시 발생된 자외선에 의해 여기되어 적색, 녹색 또는 청색 중 어느 하나의 가시광선을 발생하게 된다. 상부기판(10)/하부기판(18)과 격벽(24) 사이에 마련된 방전공간에는 가스방전을 위한 불활성 가스가 주입된다.
이러한 구조의 PDP 셀은 데이터전극(20X)과 주사전극(12Y) 사이의 대향방전에 의해 선택된 후 주사전극(12Y) 및 서스테인전극(12Z) 사이의 면방전에 의해 방전을 유지하게 된다. PDP 셀에서는 유지방전시 발생되는 자외선에 의해 형광체(28)가 발광함으로써 가시광이 셀 외부로 방출되게 된다. 이 결과, 셀들을 가지는 PDP는 화상을 표시하게 된다. 이 경우, PDP는 비디오데이터에 따라 셀의 방전유지기간, 즉 유지방전 횟수를 조절하여 영상 표시에 필요한 계조(Gray Scale)를 구현하게 된다.
이러한, PDP는 화상의 계조(Gray Level)를 표현하기 위하여 한 프레임을 방전횟수가 다른 여러 서브필드로 나누어 구동하는 ADS(Address and Display Preiod Separated)방식으로 구동된다.
각 서브필드는 다시 방전을 균일하게 일으키기 위한 리셋기간, 방전셀을 선택하기 위한 어드레스 기간 및 방전횟수에 따라 계조를 표현하는 서스테인기간으로 나뉘어진다. 예를 들어, 256 계조로 화상을 표시하고자 하는 경우에 1/60 초에 해당하는 프레임 기간(16.67㎳)은 8개의 서브필드들로 나누어지게 된다. 아울러, 8개의 서브필드들 각각은 어드레스기간과 서스테인기간으로 다시 나누어지게 된다. 여기서, 각 서브필드의 리셋기간 및 어드레스 기간은 각 서브필드마다 동일한 반면에 서스테인기간은 각 서브필드에서 2n(n=0,1,2,3,4,5,6,7)의 비율로 증가된다. 이와 같이 각 서브필드에서 서스테인기간이 달라지게 되므로 화상의 계조를 표현할 수 있게 된다.
도 2는 도 1에 도시된 PDP를 구동하기 위한 구동파형도이다.
도 2를 참조하면, 종래의 PDP의 구동 파형은 크게 4기간으로 패널의 초기 조건을 원하는 상태로 균일하게 해주기 위한 리셋기간과, 방전셀을 선택하기 위한 어드레스 기간과, 방전횟수에 따라 계조를 표현하는 서스테인기간 및 방전을 소거시키기 위한 소거기간으로 나뉘어진다.
리셋기간은 셋업기간(Set-up) 및 셋다운(Set-down)기간으로 구분된다. 셋업기간에는 주사전극(12Y)에 상승 램프파형(ramp1)이 공급되고, 셋다운기간에서는하강 램프파형(ram2)이 공급된다.
셋업기간에서는 상승 램프파형(ramp1)에 의해 미약한 리셋방전이 발생하여 셀(Cell) 내에 벽전하가 축적된다.
셋다운 기간에서는 하강 램프파형(ramp2)에 의해 셀 내의 벽전하를 적당량 소거시켜 벽전하가 오방전을 일으키지 않으면서 다음의 어드레스방전에 도움을 줄 정도로 감소하게 된다. 아울러, 벽전하 감소를 위하여, 셋다운기간에서는 서스테인전극(12Z)에 정극성(+)의 직류전압(Vs)이 공급된다. 정극성(+)의 직류전압(Vs)이 공급되는 서스테인전극(12Z)에 대하여 하강 램프파형(ramp2)이 공급되는 주사전극(12Y)가 상대적인 부극성(-)이 됨으로써, 즉 극성이 반전됨으로써 셋업기간에 생성된 벽전하들이 감소하게 된다.
어드레스기간에서는 주사전극(12Y)에 부극성(-)의 스캔전압(Vscan)가 공급됨과 동시에 데이터전극(20X)에 정극성(+)의 데이터펄스(data)가 공급된다. 이 부극성 스캔전압(Vscan)은 포지티브전압(+)에서 그라운드전위로 떨어지는 형태를 갖는다. 그러면, 데이터펄스(data)가 공급되는 셀은 데이터펄스(data)와 스캔전압(Vscan) 사이의 전압차에 해당하는 전압과 셀 내의 벽전하가 더해지면서 어드레스 방전이 발생하게 된다. 이 어드레스방전으로 형성된 벽전하는 다른 방전셀들이 어드레스되는 기간동안 유지된다.
서스테인기간에서는 시작부에서 주사전극(12Y)에 트리거링펄스(TP)를 공급하여 어드레스기간에서 충분히 벽전하가 형성된 방전셀들에서 유지방전이 개시된다. 이어서, 주사전극(12Y)과 서스테인전극(12Z)에 2∼3㎲ 정도의 폭을 가진 서스테인펄스(SUSP)를 교번적으로 서스테인펄스(SUSP)를 공급하여 서스테인기간동안 유지방전을 유지하여 원하는 계조가 표시되게 한다.
소거기간에서는 서스테인전극(12Z)에 소거펄스(EP)를 공급하여 유지되던 방전이 중지되게 한다. 소거펄스(EP)는 발광크기가 작게끔 램프파 형태를 가지며 방전 소거를 위해 짧은 펄스폭을 가지게 된다. 이러한 소거펄스(EP)에 의한 짧은 소거방전으로 하전입자들이 소거되어 방전이 중지하게 된다.
이러한, 종래의 PDP 구동방법에서는 서스테인기간 동안 데이터전극(20X)에는 도 3과 같이 데이터전극 구동부(30)로부터 그라운드 전위의 전압이 공급된다.
도 3은 종래의 데이터전극 구동부(30)를 나타내는 회로도이다.
도 3을 참조하면, 데이터전극 구동부(30)는 데이터전극(20X) 각각에 데이터전압을 공급하기 위하여 데이터전극(20X) 각각마다 병렬로 접속되어 있는 제1 스위치(QH) 및 제2 스위치(QL)를 구비한다.
제1 스위치(QH) 및 제2 스위치(QL)는 도시되지 않은 제어부로부터 구동신호를 공급받아 턴-온 및 턴-오프된다. 제1 스위치(QH)는 데이터전압원(Va)에 접속되고, 제2 스위치(QL)는 기저전압원(GND)에 접속된다.
서스테인기간 동안 제1 스위치(QH)의 게이트단자에는 제어부로부터 로우상태의 구동신호를 공급받으며, 제2 스위치(QL)의 게이트단자에는 제어부로부터 하이상태의 구동신호를 공급받는다. 제1 스위치(QH)에 로우상태의 구동신호가 인가되면제1 스위치(QH)가 턴-오프되고, 제2 스위치(QL)에 하이상태의 구동신호가 인가되면 제2 스위치(QL)는 턴-온된다. 따라서, 데이터전극(20X)은 제2 스위치(QL)를 통해 기저전압원(GND)에 접속되어 그라운드 전위 및 바이어스 상태가 된다.
이와 같이, 종래의 PDP 구동방법에서는 서스테인 기간동안 데이터전극(20X)는 그라운드 전위 상태를 유지하고 있다. 주사전극(12Y) 및 서스테인전극(12Z)의 사이에는 약 200V 정도의 고전압의 펄스가 교번적으로 인가되기 때문에 격벽(24)의 높이 100㎛ 정도의 간격으로 형성된 데이터전극(20X) 상에 소정의 벽전하가 쌓이게 된다. 이 때, 셀 안에서는 서스테인 전압의 절반의 벽전압이 데이터전극(20X) 상에 쌓이게 된다. 이는 주사전극(12Y) 및 서스테인전극(12Z)이 서스테인 전압과 그라운드 전위의 전압이 교대로 인가되기 때문이다. 결국, 서스테인기간 동안 데이터전극(20X)에 벽전압이 형성되는 이유는 데이터전극(20X) 자체에 그라운드 전위를 인가하기 때문이다.
이렇게, 데이터전극(20X) 상에 벽전하가 형성되는 경우 서스테인방전이 충분히 일어나지 않게 되어 방전효율이 떨어지는 문제점이 있다.
이를 해결하기 위하여, 서스테인 기간동안 데이터전극(20X)을 플로팅 시켜 PDP의 구동 효율을 높일 수 있는 구동방법이 제안되어 졌다. 이는 데이터 전극(20X)에 그라운드 전위를 유지시켜 벽전하가 쌓이게 하는 것보다 데이터 전극(20X)을 플로팅 시켜서 벽전압을 쌓이지 않게 하면 서스테인 방전이 보다 효율적으로 발생하기 때문이다.
반면에, 안정된 어드레스 전압을 낮추기 위해서는 어드레스 방전을 일으키기 전에 데이터 전극(20X)에 미리 정극성의 벽전하가 쌓여야 한다. 이를 위해서는 서스테인기간에 그라운드 전위를 유지시켜 데이터전극(20X)에 소정의 벽전하가 쌓이는 것이 바람직하다. 따라서, 상기 서스테인기간은 상반된 구동조건을 만족시킬 수 있는 PDP구동방법이 필요하다.
따라서, 본 발명의 목적은 서스테인 기간에 데이터전극을 분할 구동하여 구동 효율을 향상시킬 수 있는 플라즈마 디스플레이 패널의 구동방법을 제공하는데 있다.
본 발명의 다른 목적은 안정된 어드레스 방전을 일으킬 수 있는 플라즈마 디스플레이 패널의 구동방법을 제공하는데 있다.
도 1은 종래의 3전극 교류 면방전형 PDP의 방전셀 구조를 도시한 사시도.
도 2는 도 1에 도시된 PDP를 구동하기 위한 구동 파형도.
도 3은 종래의 데이터전극 구동부를 나타내는 회로도.
도 4는 본 발명의 실시 예에 따른 PDP를 구동하기 위한 구동 파형도.
도 5는 본 발명에 따른 데이터전극 구동부를 나타내는 회로도.
도 6은 본 발명의 실시 예에 따른 PDP의 구동방법과 종래의 구동방법과의 휘도의 변화를 비교한 그래프.
도 7은 본 발명과 종래의 구동방법의 시간의 변화에 따른 휘도를 비교한 그래프.
〈도면의 주요부분에 대한 부호의 설명〉
10 : 상부기판12Y : 주사전극
12Z : 서스테인전극14 : 유전체층
16 : 보호막18 : 하부기판
20X : 데이터전극24 : 격벽
26 : 형광체층30, 40 : 데이터전극 구동부
상기 목적을 달성하기 위하여, 본 발명에 따른 플라즈마 디스플레이 패널의 구동방법은 리셋기간, 어드레스기간, 서스테인기간으로 나누어 구동되는 플라즈마 디스플레이 패널의 구동방법에 있어서, 서스테인기간 동안 데이터전극을 플로팅시키는 기간과, 데이터전극에 소정의 바이어스 전압을 공급하는 기간으로 나누어 구동하는 것을 특징으로 한다.
상기 목적들 외에 본 발명의 다른 목적 및 특징들은 첨부한 도면들을 참조한실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 도 4 내지 도 7을 참조하여 본 발명의 바람직한 실시 예에 대하여 설명하기로 한다.
도 4는 본 발명의 실시 예에 따른 PDP를 하나의 서브필드를 구동하기 위한 구동파형도이다.
도 4를 참조하면, 본 발명에 따른 PDP의 구동파형은 크게 4기간으로 패널의 초기 조건을 원하는 상태로 균일하게 해주기 위한 리셋기간과, 방전셀을 선택하기 위한 어드레스 기간과, 방전횟수에 따라 계조를 표현하는 서스테인기간 및 방전을 소거시키기 위한 소거기간으로 나뉘어진다.
리셋기간은 셋업기간(Set-up) 및 셋다운(Set-down)기간으로 구분된다. 셋업기간에는 주사전극(12Y)에 상승 램프파형(ramp1)이 공급되고, 셋다운기간에서는 하강 램프파형(ram2)이 공급된다.
셋업기간에서는 상승 램프파형(ramp1)에 의해 미약한 리셋방전이 발생하여 셀(Cell) 내에 벽전하가 축적된다.
셋다운 기간에서는 하강 램프파형(ramp2)에 의해 셀 내의 벽전하를 적당량 소거시켜 벽전하가 오방전을 일으키지 않으면서 다음의 어드레스방전에 도움을 줄 정도로 감소하게 된다. 아울러, 벽전하 감소를 위하여, 셋다운기간에서는 서스테인전극(12Z)에 정극성(+)의 직류전압(Vs)이 공급된다. 정극성(+)의 직류전압(Vs)이 공급되는 서스테인전극(12Z)에 대하여 하강 램프파형(ramp2)이 공급되는 주사전극(12Y)가 상대적인 부극성(-)이 됨으로써, 즉 극성이 반전됨으로써 셋업기간에 생성된 벽전하들이 감소하게 된다.
어드레스기간에서는 주사전극(12Y)에 부극성(-)의 스캔전압(Vscan)가 공급됨과 동시에 데이터전극(20X)에 정극성(+)의 데이터펄스(data)가 공급된다. 이 부극성 스캔전압(Vscan)은 포지티브전압(+)에서 그라운드전위로 떨어지는 형태를 갖는다. 그러면, 데이터펄스(data)가 공급되는 셀은 데이터펄스(data)와 스캔전압(Vscan) 사이의 전압차에 해당하는 전압과 셀 내의 벽전하가 더해지면서 어드레스 방전이 발생하게 된다. 이 어드레스방전으로 형성된 벽전하는 다른 방전셀들이 어드레스되는 기간동안 유지된다.
서스테인기간은 시작부에서 주사전극(12Y)에 트리거링펄스(TP)를 공급하여 어드레스기간에서 충분히 벽전하가 형성된 방전셀들에서 유지방전이 개시되게 한다. 이어서, 주사전극(12Y)과 서스테인전극(12Z)에 2∼3㎲ 정도의 폭을 가진 서스테인펄스(SUSP)를 공급하여 서스테인기간동안 유지방전이 유지되게 한다. 이 때, 데이터전극(20X)은 셀내의 방전효율을 높이기 위하여 전반부 및 후반부로 나누어 분할 구동된다.
도 5는 본 발명에 따른 서스테인 기간에 데이터전극(20X)을 플로팅과 바이어스 상태의 전압을 공급하기 위한 데이터전극 구동부(40)를 나타내는 회로도이다.
도 5를 참조하면, 데이터전극 구동부(40)는 데이터전극(20X) 각각에 데이터전압을 공급하기 위하여 데이터전극(20X) 각각마다 병렬로 접속되어 있는 제1 스위치(QH) 및 제2 스위치(QL)를 구비한다.
제1 스위치(QH) 및 제2 스위치(QL)는 도시되지 않은 제어부로부터 구동신호를 공급받아 턴-온 및 턴-오프된다. 제1 스위치(QH)는 데이터전압원(Va)에 접속되고, 제2 스위치(QL)는 기저전압원(GND)에 접속된다.
서스테인 기간의 전반부에는 제1 스위치(QH) 및 제2 스위치(QL)의 게이트단자에는 제어부로부터 로우상태의 구동신호를 공급받는다. 제1 스위치(QH) 및 제2 스위치(QL)에 로우상태의 구동신호가 인가되면 제1 스위치(QH) 및 제2 스위치(QL)가 턴-오프된다. 따라서, 데이터전극(20X)은 데이터전압(Va) 및 기저전압원(GND)에 접속되지 않는다. 다시 말하여 서스테인기간의 전반부의 데이터전극(20X)은 플로팅 상태가 된다.
이어서, 후반부에는 제2 스위치(QL)의 게이트단자에는 하이상태의 구동신호를 공급받는다. 제2 스위치(QL)에 하이상태의 구동신호가 인가되면 제2 스위치(QL)가 턴-온된다. 이 때, 제1 스위치(QH)는 턴-오프 상태를 유지한다. 따라서, 데이터전극(20X)은 기저전압원(GND)에 접속된다. 다시 말하여 서스테인 기간의 후반부의 데이터전극(20X)은 그라운드 전위의 상태가 된다.
이렇게, 서스테인기간의 전반부에서 데이터전극(20X)을 플로팅 시키는 이유은 주사전극(12Y) 및 서스테인전극(12Z)이 방전을 일으키는 동안 데이터전극(20X)의 플로팅 상태로 인하여 충분한 서스테인 방전을 일으킬기 위함이다. 다시 말하여, 데이터전극(20X)에 플로팅 시켜서 벽전압을 쌓이지 않으므로 주사전극(12Y) 및 서스테인전극(12Z)간의 서스테인방전이 보다 효율적으로 발생하게 된다.
또한, 이어지는 후반부에서는 데이터전극(20X)에 그라운드 전위를 유지시키는 이유는 서스테인기간에 이어지는 리셋기간과 함께 어드레스 방전을 일으키기 전에 미리 데이터전극(20X)에 정극성의 벽전압을 쌓음으로써, 안정된 어드레스 방전을 일으키거나 어드레스 전압을 낮출 수 있기 때문이다. 다시 말하여, 후반부에는 그라운드 전위를 유지시켜 종래와 같이 데이터전극(20X) 표면에 어드레스 방전에 도움을 줄 수 있는 정극성의 벽전압을 형성시킨 뒤 서스테인 방전을 끝마치기 위한 것이다.
이러한, 서스테인기간의 전반부에서와 같이 데이터전극(20X)을 플로팅 시키는 기간이 지속될수록 셀 내의 방전효율은 높아지게 되고, 후반부에서와 같이 데이터전극(20X)을 그라운드 전위로 유지시간이 지속될수록 데이터전극(20X)에 쌓이는 전압이 안정되게 쌓이게 된다. 따라서, 플로팅 상태가 그라운드 전위로 전환되는 시간 t1은 도시하지 않은 시스템을 구동시킨 후 적당한 시간으로 조절될 수 있다. 이를 상세히 하면, 주사전극(12Y) 및 서스테인전극(12Z)에는 서스테인 방전의 경우 5 ~ 10개의 정도의 서스테인 펄스(SUSP)가 인가된 후 벽전압이 안정되게 쌓이게 됨과 아울러 데이터전극(20X)에서의 벽전압도 안정되게 쌓이게 된다.
이렇게, 서스테인기간을 분할 구동하는 효과는 상대적으로 긴 시간이 할당되는 상위 비트 서브필드에서 확실해지게 된다. 이는 플로팅기간과 그라운드 전위를 포함하는 바이어스 상태를 충분히 구동할 수 있기 때문이다. 따라서, 후반부를 5~ 10개 정도 서스테인펄스(SUSP)가 공급되는 기간이면 충분하다.
하위비트 서스테인기간에서는 분할 구동시간이 부족할 수 있으나, 이 서브필드기간 자체가 서스테인 구동효율에 대한 영향은 거의 미치지 않으므로 상위비트 서스테인기간만 분할 구동하여 서스테인 방전효율을 향상시킬 수 있게 된다.
이를 상세히 하면, 서스테인기간에서 높은 비트의 서브 필드의 서스테인 펄스(SUSP) 수는 수천 개 이상이 된다. 이 것은 그라운드 전위를 유지시키는 후반부에서 5 ~ 10개 정도의 서스테인 펄스(SUSP)가 인가되는 시간이라면 플로팅 시키는 전반부의 시간은 충분히 확보할 수 있다. 이에 따라, 데이터전극(20X)을 플로팅시켜 방전효율을 높이면서 이어지는 리셋기간 및 어드레스기간의 방전도 안정되게 일으킬 수 있다.
소거기간에서는 서스테인전극(12Z)에 소거펄스(EP)를 공급하여 유지되던 방전이 중지되게 한다. 소거펄스(EP)는 발광크기가 작게끔 램프파 형태를 가지며 방전 소거를 위해 짧은 펄스 폭을 가지게 된다. 이러한 소거펄스(EP)에 의한 짧은 소거방전으로 하전입자들이 소거되어 방전이 중지하게 된다.
도 6은 본 발명의 구동방법과 종래기술 등의 구동방법에 따른 휘도를 비교하기 위한 것으로, 데이터전극의 바이어스 조건에 따른 휘도의 변화를 나타낸 그래프이다.
도 6에 있어서, 데이터전극(20X)에 종래와 같이 그라운드 전위 및 바이어스 상태를 공급하는 경우보다 본 발명에서와 같이 데이터전극(20X)을 플로팅시킬 경우 휘도가 높음을 알 수 있다. 또한, 데이터전극(20X)에 Vs, Vs/2, 0의 바이어스전압을 공급하는 경우보다 높음을 알 수 있다.
도 7은 본 발명의 실시 예에 의한 PDP의 구동방법과 종래의 구동방법에 따른 휘도를 비교하기 위한 것으로, 시간에 따른 휘도의 변화를 나타낸 그래프이다.
도 7에 있어서, 데이터전극(20)에 종래와 같이 그라운드 전위를 공급하는 경우의 휘도보다 본 발명에서와 같이 데이터전극(20X)을 플로팅시킬 경우의 휘도가 높음을 알 수 있다. 또한, 데이터전극(20X)을 플로팅시킬 경우의 휘도는 시간이 지속될수록 감소하는 감소율이 데이터전극(20X)에 그라운드 전위의 전압을 공급하는 경우보다 낮음을 알 수 있다.
상술한 바와 같이, 본 발명에 따른 플라즈마 디스플레이 패널의 구동방법은 서스테인기간에서 데이터전극을 플로팅시키는 기간과 그라운드 전위를 포함하는 바이어스 전압을 공급하는 기간으로 나누어 동작시킴으로써 서스테인 방전 효율을 높임과 아울러 안정된 어드레싱에 대한 동작 마진을 향상시킬 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.

Claims (6)

  1. 리셋기간, 어드레스기간, 서스테인기간으로 나누어 구동되는 플라즈마 디스플레이 패널의 구동방법에 있어서,
    서스테인기간 동안 데이터전극을 플로팅시키는 기간과,
    상기 데이터전극에 소정의 바이어스 전압을 공급하는 기간으로 나누어 구동하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  2. 제 1항에 있어서,
    상기 소정의 바이어스 전압은 정극성의 전압 및 그라운드 전압을 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  3. 제 1항에 있어서,
    서브필드의 서스테인기간마다 상기 데이터전극을 프로팅시키는 기간과 바이어스 전압을 공급하는 기간으로 나누어 구동하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  4. 제 1항에 있어서,
    상위비트 서브필드의 서스테인기간에서만 상기 데이터전극을 상기 데이터전극을 프로팅시키는 기간과 바이어스 전압을 공급하는 기간으로 나누어 구동하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  5. 제 1항에 있어서,
    상기 바이어스 전압을 공급하는 기간은 서스테인 방전을 위한 5 내지 10개 정도의 서스테인펄스가 공급되게 설정되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  6. 제 1항에 있어서,
    상기 데이터전극을 플로팅시키는 기간은 소정의 바이어스 전압을 공급하는 기간보다 긴 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
KR10-2001-0031248A 2001-06-04 2001-06-04 플라즈마 디스플레이 패널의 구동방법 KR100421669B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0031248A KR100421669B1 (ko) 2001-06-04 2001-06-04 플라즈마 디스플레이 패널의 구동방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0031248A KR100421669B1 (ko) 2001-06-04 2001-06-04 플라즈마 디스플레이 패널의 구동방법

Publications (2)

Publication Number Publication Date
KR20020092572A true KR20020092572A (ko) 2002-12-12
KR100421669B1 KR100421669B1 (ko) 2004-03-12

Family

ID=27707823

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0031248A KR100421669B1 (ko) 2001-06-04 2001-06-04 플라즈마 디스플레이 패널의 구동방법

Country Status (1)

Country Link
KR (1) KR100421669B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100673469B1 (ko) * 2005-09-16 2007-01-24 엘지전자 주식회사 플라즈마 디스플레이 장치
US7339553B2 (en) 2001-06-12 2008-03-04 Matsushita Electric Industrial Co., Ltd. Plasma display
US7352341B2 (en) 2003-08-05 2008-04-01 Samsung Sdi Co., Ltd. Plasma display panel driving method and plasma display device
KR100862570B1 (ko) * 2007-03-07 2008-10-09 엘지전자 주식회사 플라즈마 디스플레이 장치

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3629349B2 (ja) * 1997-04-02 2005-03-16 パイオニア株式会社 面放電型プラズマディスプレイパネルの駆動方法
KR100353680B1 (ko) * 1999-06-28 2002-09-26 현대 프라즈마 주식회사 휘도 향상을 위한 플라즈마 디스플레이 패널 구동 방법
KR100598182B1 (ko) * 1999-07-23 2006-07-10 엘지전자 주식회사 플라즈마 디스플레이 패널 및 이 패널의 구동 방법과 장치
JP3552990B2 (ja) * 2000-04-12 2004-08-11 日本電気株式会社 Ａｃ型プラズマディスプレイパネルの駆動方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7339553B2 (en) 2001-06-12 2008-03-04 Matsushita Electric Industrial Co., Ltd. Plasma display
US7352342B2 (en) 2001-06-12 2008-04-01 Matsushita Electric Industrial Co., Ltd. Plasma display apparatus
KR100819980B1 (ko) * 2001-06-12 2008-04-08 마츠시타 덴끼 산교 가부시키가이샤 플라즈마 디스플레이 장치
US7352341B2 (en) 2003-08-05 2008-04-01 Samsung Sdi Co., Ltd. Plasma display panel driving method and plasma display device
KR100673469B1 (ko) * 2005-09-16 2007-01-24 엘지전자 주식회사 플라즈마 디스플레이 장치
KR100862570B1 (ko) * 2007-03-07 2008-10-09 엘지전자 주식회사 플라즈마 디스플레이 장치

Also Published As

Publication number Publication date
KR100421669B1 (ko) 2004-03-12

Similar Documents

Publication Publication Date Title
JP4109098B2 (ja) プラズマディスプレイパネルの駆動方法
KR100404839B1 (ko) 플라즈마 디스플레이 패널의 어드레스 방법 및 장치
KR100475161B1 (ko) 플라즈마 디스플레이 패널의 구동방법
JP3978164B2 (ja) プラズマディスプレイパネルの駆動装置及び駆動方法
US7812788B2 (en) Plasma display apparatus and driving method of the same
KR20060014694A (ko) 플라즈마 디스플레이 패널의 구동방법
KR100351464B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR20010060783A (ko) 플라즈마 디스플레이 패널 및 그 구동방법
KR100404846B1 (ko) 플라즈마 디스플레이 패널의 구동방법
JP2000206926A (ja) プラズマディスプレ―パネルの駆動装置
KR100421669B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100385883B1 (ko) 플라즈마 디스플레이 패널의 데이터 구동방법 및 그구동장치
KR100385884B1 (ko) 플라즈마 디스플레이 패널의 리셋 구동장치
KR100404838B1 (ko) 플라즈마 디스플레이 패널의 구동방법 및 데이터 구동장치
KR100336606B1 (ko) 플라즈마 디스플레이 패널 및 그 구동방법
KR100468414B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100421477B1 (ko) 플라즈마 디스플레이 패널 및 그의 구동방법
KR100295109B1 (ko) 고주파를이용한플라즈마디스플레이패널과그구동장치및방법
KR100467073B1 (ko) 플라즈마 디스플레이 패널의 구동방법 및 장치
KR100351463B1 (ko) 고주파 플라즈마 디스플레이 패널의 구동방법
KR100404848B1 (ko) 플라즈마 디스플레이 패널 및 그 구동방법
KR100336609B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR20020039706A (ko) 플라즈마 디스플레이 패널의 리셋회로
KR100421678B1 (ko) 플라즈마 디스플레이 패널
KR100667109B1 (ko) 플라즈마 디스플레이 패널 및 그 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091230

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee