JP2001013910A

JP2001013910A - プラズマディスプレイパネルの駆動方法

Info

Publication number: JP2001013910A
Application number: JP18083299A
Authority: JP
Inventors: Yoshimasa Nagaoka; 慶真長岡; Koichiro Uchiyama; 孝一郎内山; Takahiro Takamori; 孝宏高森
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1999-06-25
Filing date: 1999-06-25
Publication date: 2001-01-19
Anticipated expiration: 2019-06-25
Also published as: JP4349501B2

Abstract

(57)【要約】（修正有）【課題】非点灯セルの誤点灯を防止する。【解決手段】並行する第１、第２の電極と、これに交差
する第３の電極を複数配置し、交差領域の放電セルをマ
トリクス状に配置し、その壁電荷分布を均一にするリセ
ット期間と、表示データに応じて放電セルに壁電荷を蓄
積して点灯セルを形成するアドレス期間と、点灯セルを
点灯させる維持放電期間とを有し、リセット期間は、直
前の維持放電期間において非点灯で、壁電荷を蓄積して
いる放電セルにおいて放電を実施する第一の放電工程
と、その後に壁電荷を蓄積している放電セルにおいて放
電を実施し壁電荷を消去する第二の放電工程とを含み、
第一の放電工程は直前の維持放電期間に点灯した点灯セ
ルに蓄積されている壁電荷と逆極性であり、放電開始電
圧未満で、かつアドレス期間における第１、第２の電極
間の電位差以上の電圧を、両電極間に印加する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】近年、各種ディスプレイ装置にお
いては、表示すべき情報や設置条件の多用化、大画面化
及び高精細化が著しい。従ってこれらに用いられるプラ
ズマディスプレイパネル（以下ＰＤＰ）、ＣＲＴ、ＬＣ
Ｄ、ＥＬ、蛍光表示管、発光ダイオード等の表示装置に
おいては、これらの傾向に対応すべく、表示品質の向上
が求められている。上記の表示装置の内、ＰＤＰはちら
つきが無い、大画面化が容易である、高輝度、長寿命等
の優れた特長を有する事から、最近盛んに開発が行われ
ている。

【０００２】ＰＤＰには、２本の電極で選択放電（アド
レス放電）および維持放電を行う２電極型と、第３の電
極を利用してアドレス放電を行う３電極型がある。階調
表示を行うカラーＰＤＰでは、放電により発生する紫外
線によって放電セル内に形成した蛍光体を励起している
が、この蛍光体は、放電により同時に発生する正電荷で
あるイオンの衝撃に弱いという欠点がある。上記の２電
極型では、蛍光体がイオンに直接当たるような構成にな
っているため、蛍光体の寿命低下を招く恐れがある。こ
れを回避するために、現在のカラーＰＤＰでは、面放電
を利用した３電極構造が一般に用いられている。さら
に、この３電極型においても、第３の電極を維持放電を
行う第１と第２の電極が配置されている基板に形成する
場合と、対向するもう一つの基板に配置する場合があ
る。また、同一基板に前記の３種の電極を形成する場合
でも、維持放電を行う２本の電極の上に第３の電極を配
置する場合と、その下に第３の電極を配置する場合があ
る。さらに、蛍光体から発せられた可視光を、その蛍光
体を透過して見る場合（透過型）と、蛍光体からの反射
を見る場合（反射型）がある。

【０００３】また、放電を行うセルは、障壁（リブ、バ
リア）によって、隣接セルとの空間的な結合が断ち切ら
れている。この障壁は、放電セルを取り囲むように四方
に設けられ完全に密封されている場合、一方向のみに設
けられ、他方は、電極間のギャップ（距離）の適正化に
よって結合が切られている場合等がある。

【０００４】本発明は、上記に記した各種方式のプラズ
マディスプレイパネル（ＰlasmaＤisplayＰanel：ＰＤ
Ｐ）の駆動方法に関する。中でも本明細書では、維持放
電を行う電極の基板とは別な対向する基板に第３の電極
を形成するパネルで、障壁が垂直方向（つまり、第１電
極と第２電極に直交し、第３電極と平行）にのみ形成さ
れ、維持電極の一部が透明電極によって構成されている
反射型の例をもとに説明する。

【０００５】

【従来の技術】図７は、３電極・面放電・ＡＣ型ＰＤＰ
の概略的平面図である。また図８は３電極・面放電・Ａ
Ｃ型ＰＤＰの概略的断面図（その１）であり、図７のパ
ネルの一つの放電セルにおける垂直方向の断面図を示し
ている。同様に図９は３電極・面放電・ＡＣ型ＰＤＰの
概略的断面図（その２）であって、同水平方向の概略的
断面図を示している。

【０００６】パネル１は、２枚のガラス基板によって構
成されている。前面ガラス基板４ａには、平行する第
１、第２の維持電極であるＸ、Ｙ電極１１、１２が設け
られており、これらの電極は透明電極６ｂとバス電極６
ａによって構成されている。透明電極６ｂは蛍光体５か
らの反射光を透過させる役割があるため、ＩＴＯ（酸化
インジュームを主成分とする透明の導体膜）等によって
形成される。また、バス電極６ａは、電極抵抗による電
圧ドロップを防ぐため、低抵抗で形成する必要があり、
ＣｒやＣｕによって形成される。さらにそれらを、誘電
体層（ガラス）７で被服し、放電面には保護膜としてＭ
ｇＯ（酸化マグネシューム）膜８が形成される。また前
記前面ガラス基板４ａと向かい合う背面ガラス基板４ｂ
には、第３の電極としてのアドレス電極１３が、維持電
極（Ｘ、Ｙ電極１１、１２）と直交する形で形成され、
維持電極と共にセル２を規定している。また、アドレス
電極１３間には障壁３が設けられ、その障壁３の間に
は、アドレス電極１３を覆う形で赤、緑、青の発光特性
を持つ蛍光体５を形成される。障壁３の尾根と、ＭｇＯ
８面が密着する形で２枚のガラス基板が組み立てられて
いる。

【０００７】図１０は、アドレス／維持放電分離型・書
き込みアドレス方式のタイムチャートである。アドレス
／維持放電分離型・書き込みアドレス方式では、全画面
のアドレス放電をまとめて実施するアドレス期間と、全
画面の維持放電をまとめて実施する維持放電期間とが分
離されている。そしてアドレス期間に先立つリセット期
間において全画面上で壁電荷を一旦消去し、後続するア
ドレス期間において表示データに応じて選択的に壁電荷
の書き込みを実施する。

【０００８】この例では、１フレームを４個のサブフィ
ールド（ＳＦ１、ＳＦ２、ＳＦ３、ＳＦ４）に区分し、
これらのサブフィールドにおける維持放電期間の長さの
比を、１：２：４：８の比率としている。アドレス／維
持放分離型・書き込みアドレス方式においては、維持放
電期間の長短、つまり、維持パルスの回数によって、輝
度が決定される。従って、点灯させるサブフィールドを
任意に選択することで、０から１５までの１６段階の輝
度の違い（階調）を実現することができる。

【０００９】なお各サブフィールドの維持放電期間の長
さの比は、必ずしも２ⁿに限定されるものではなく、適
宜設定することが可能である。

【００１０】次に図１１は３電極・ＡＣ型ＰＤＰを駆動
するための周辺回路を示す概略的ブロック図であり、図
７に示したＰＤＰを駆動するための周辺回路を示してい
る。

【００１１】アドレス電極（Ａ₁〜Ａ_M）は１本毎にアド
レスドライバ６０に接続され、アドレスドライバ６０に
よってアドレス放電時のアドレスパルスが印加される。
また、Ｙ電極（Ｙ₁〜Ｙ_N）は個別にＹスキャンドライバ
５０に接続される。Ｙスキャンドライバ５０はＹ側共通
ドライバ７０に接続されており、アドレス放電時のスキ
ャンパルスはＹスキャンドライバ５０から発生し、維持
パルス等はＹ側共通ドライバ７０で発生し、Ｙスキャン
ドライバ５０を経由して、Ｙ電極に印加される。Ｘ電極
はパネル１の全表示ラインに渡って共通に接続され取り
出される。Ｘ側共通ドライバ４０は、書き込みパルス、
維持パルス等を発生する。

【００１２】これらのドライバ回路は制御回路２０によ
って制御され、制御回路２０は、装置の外部より入力さ
れるＶｓｙｎｃ（垂直同期信号）、Ｈｓｙｎｃ（水平同
期信号）などの同期信号や、ＤＡＴＡ（表示データ）、
ＣＬＯＣＫ（ドットクロック）によって制御される。制
御回路２０は、フレームメモリ２１１を備え、アドレス
ドライバ６０を制御するための表示データ制御部２１
と、その他のドライバを制御するためのパネル駆動制御
部２２とを備えている。パネル駆動制御部２２は、更に
Ｙスキャンドライバ５０を制御するためのスキャンドラ
イバ制御部２２１と、Ｙ側共通ドライバ７０及びＸ側共
通ドライバ４０とを制御する共通ドライバ制御部２２２
とを備えている。またこれらドライバから出力される駆
動波形は、駆動波形パターンＲＯＭ３０に記憶されてい
る。

【００１３】図１２は、第一の従来技術を示す駆動波形
図である。同図では、いわゆる従来のアドレス／維持放
電期間分離型・書き込みアドレス方式における１サブフ
ィールド期間を示しており、１サブフィールドは、リセ
ット期間とアドレス期間さらに、維持放電期間とに分離
される。

【００１４】リセット期間においては、まず、全てのＹ
電極が０Ｖレベルにされ、同時に、Ｘ電極に電圧Ｖｓ＋
Ｖｗ（約３６０Ｖ）からなる全面書き込みパルスが印加
され、以前の表示状態に関わらず、全表示ラインの全セ
ルで放電が行われる。このときのアドレス電極電位は約
１００Ｖ（Ｖａｗ）である。次に、Ｘ電極とアドレス電
極の電位が０Ｖとなり、全セルにおいて壁電荷自身の電
圧が放電開始電圧を越えて、放電が開始される。この放
電は、電極間の電位差が無いため、壁電荷が形成される
ことは無く、空間電荷は自己中和して放電が終息する。
いわゆる、自己消去放電である。この自己消去放電によ
って、パネル内の全セルの状態が、壁電荷の無い均一な
状態となる。このリセット期間は、前のサブフィールド
の点灯状態に係わらず全てのセルを同じ状態にする作用
があり、次のアドレス（書き込み）放電を安定に行うこ
とができる。

【００１５】次に、アドレス期間において、表示データ
に応じた、セルのオン／オフを行うために、線順次でア
ドレス放電が行われる。まず、Ｙ電極に−Ｖｙレベル
（約マイナス１５０Ｖ）のスキャンパルスを印加すると
共に、アドレス電極中、維持放電を起すセル、すなわ
ち、点灯させるセルに対応するアドレス電極に電圧Ｖａ
（約６０Ｖ）のアドレスパルスが選択的に印加され、点
灯させるセルのアドレス電極とＹ電極の間で放電が起こ
り、次にこれをプライミング（種火）としてＸ電極（電
圧Ｖｘ＝５０Ｖ）とＹ電極間の放電に即移行する。前者
の放電を『プライミングアドレス放電』、後者を『主ア
ドレス放電』と称する。これにより、選択ラインの選択
セルのＸ電極とＹ電極上のＭｇＯ面に維持放電が可能な
量の壁電荷が蓄積されて、点灯（オン）セルが形成され
る。

【００１６】以下、順次、他の表示ラインについても、
同様の動作が行われ、全表示ラインにおいて、新たな表
示データの書き込み（点灯セルの形成）が行われる。

【００１７】その後、維持放電期間になると、Ｙ電極と
Ｘ電極に交互に、電圧がＶｓ（約１８０Ｖ）からなる維
持パルスが印加され、点灯セルにおいて維持放電が行わ
れ、１サブフィールドの画像表示が行われる。

【００１８】第一の従来例におけるリセット期間では、
直前のサブフィールドにおいて点灯していた放電セルと
共に、直前のサブフィールドにおいて点灯しなかった放
電セルも毎サブフィールド放電する。この場合、例えば
階調値零のセル、つまり黒を表現するセルの場合も１フ
レーム中に数回放電する事になるので、コントラストの
低下を招く事になる。

【００１９】図１３は第二の従来技術を示す駆動波形図
であり、本出願人により発明された駆動法（特願平１１
−１１３７７３号）に基づく駆動波形を示している。

【００２０】この駆動法では、リセット期間においてＸ
電極に電圧Ｖｓからなる細幅パルスを印加すると共に、
引き続いて電圧Ｖｓからなる鈍波消去パルスを印加する
ことで、前サブフィールドにおける点灯（オン）セルの
みリセット放電を行い、非点灯セルのリセット放電を行
わないようにしている。

【００２１】鈍波消去パルス（ＳＥＰ：Slope Erase Pu
lse ）は時間と共に印加電圧が変化するパルスであり、
電極間に印加される電圧が徐々に増大するため、壁電荷
による電位差を含めた電極間電位が各セルにおける放電
開始電圧を越えた直後に放電が生じる。従って矩形波が
印加された時とは異なり、各セルにて放電が生じた時の
電極間電位は放電開始電圧にほぼ等しく、放電後に新た
な壁電荷が蓄積されることなく放電が終了する。鈍波消
去パルスによる印加電圧を放電開始電圧未満としておく
ことにより、壁電荷の残留するセルでは残留壁電荷への
印加電圧の重畳により放電が生じ、他のセルでは印加電
圧が放電開始電圧に達しないため放電が生じない。

【００２２】この手法によるリセット期間では、直前の
維持放電期間で点灯しておらず、壁電荷が残留していな
い放電セルでは、放電は基本的に行われないので、本波
形の適用により高いコントラストが実現出来る。

【００２３】更に第二の従来技術では、リセット期間に
て二度の鈍波消去を実施している。前者は主にＸＹ間の
放電を起点に消去が行われるので『ＸＹ消去鈍波』、後
者は主にＡＹ間の放電を起点に消去が行われるので『Ａ
Ｙ消去鈍波』と称する。前者は前述のように、前サブフ
ィールドにおける点灯（オン）セルのみリセット放電を
行うものであるが、後者は部分的に非点灯セルでの消去
をも行っていることが特徴である。すなわち非点灯セル
においても、周辺の点灯セルの影響を受けて微量の壁電
荷が蓄積し、誤動作を生じることがある。後者のＡＹ消
去鈍波では、このような微量な壁電荷を消去する効果を
有している。引き続いて実施されるアドレス期間と維持
放電期間は、図１２にて説明した第一の従来技術の場合
と同一である。

【００２４】なお、第二の従来技術の場合、適正駆動電
圧幅が狭いという欠点が有る。そこで実際には、第一と
第二の従来技術を組み合わせる手法、具体的には例えば
全サブフィールドの中の一部（例えば第一サブフィール
ド）を第一の従来例による駆動波形とし、残りのサブフ
ィールドを第二の従来技術による駆動波形とする手法が
望ましい。

【００２５】

【発明が解決しようとする課題】図１４は第二の従来技
術の駆動波形とその壁電荷変化であり、前述の第二の従
来技術における壁電荷状態の変化を説明するものであ
る。本図では、任意のサブフレームであるＳＦｎとその
次に位置するＳＦｎ＋１が有り、それぞれリセット期間
とアドレス期間と維持放電期間の３つの期間から構成さ
れている。

【００２６】ここで図中の『反転』は、放電前に多量の
壁電荷を蓄積しており、放電後に放電前と逆極性の多量
の壁電荷を蓄積すること、『消去』は放電前に多量の壁
電荷を蓄積しており、放電後に壁電荷無し又は少量蓄積
の状態になること、『形成』は放電前に壁電荷無し又は
少量蓄積であり、放電後に多量の壁電荷を蓄積するこ
と、『微量電荷蓄積』は、第二の従来技術にて説明した
ように、上下左右の点灯セルの維持放電の影響で微量の
壁電荷を蓄積することを意味している。『−』は、放電
を生じず、波形前後で壁電荷の変化が無いことを意味す
る。

【００２７】またＶｆｅは放電を開始する電極印加電圧
の最小値であり、セルのばらつきやセルの壁電荷状態に
よって異なることが多い。『通常Ｖｆｅのセル』は、Ｖ
ｆｅが平均的な値であるセルであり、アドレス期間にお
いて非選択の際にスキャンパルスが印加されても放電を
開始しないような壁電荷状態にあるものである。すなわ
ち通常Ｖｆｅに関し、以下の式が成り立つ。

【００２８】通常Ｖｆｅ＞Ｖｘ−（−Ｖｙ）一方『低Ｖｆｅのセル』は、Ｖｆｅが平均より低いセル
であり、アドレス期間において非選択であるにも関わら
ず、スキャンパルスが印加された時に放電を開始してし
まうような壁電荷状態にあるものである。従って低Ｖｆ
ｅに関しては以下の式が成り立つ。

【００２９】低Ｖｆｅ＜Ｖｘ−（−Ｖｙ）点灯セルにおいては、サブフィールドＳＦｎで維持放電
が行われる度に壁電荷が反転し、所定の極性の壁電荷が
残留したままサブフィールドＳＦｎが終了する。後続す
るサブフィールドＳＦｎ＋１のリセット期間では、細幅
消去パルス及び鈍波消去パルスによる消去放電が行われ
る。この時点で壁電荷は一旦消去される。その後ＳＦｎ
＋１のアドレス期間で選択的に壁電荷が形成され、維持
放電期間で再び壁電荷反転を繰り返す。

【００３０】通常Ｖｆｅの非点灯セルでは、サブフィー
ルドＳＦｎで維持放電を行っていないため壁電荷が残留
しておらず、後続するサブフィールドＳＦｎ＋１のリセ
ット期間でも放電は行われない。引き続くアドレス期間
においてもアドレス放電を行わないとすれば、その後の
維持放電期間でも放電は行われない。つまり終始無放電
である。

【００３１】低Ｖｆｅの非点灯セル（異常セル）の場合
もサブフィールドＳＦｎで維持放電を行っていないた
め、この時は壁電荷の残留が無い状態のはずである。し
かし実際は隣接セルからの影響を受けてＳＦｎの維持放
電期間に壁電荷を徐々に蓄積する場合が有る（微量壁電
荷蓄積）。第二の従来技術では、前述したように、ＡＹ
消去鈍波と共にこの微量壁電荷を消去するため、微量壁
電荷に起因する誤動作の防止が期待される。

【００３２】しかしながらセル条件が悪いセルは、ＡＹ
消去鈍波を用いても消去されないどころか、強放電を誘
発して壁電荷が反転形成される場合が有ることが判明し
た。この後は維持放電期間での繰り返し放電に至り、非
点灯セルの誤点灯となってしまうため、非点灯セルの誤
点灯は、表示品質の著しい低下となる。

【００３３】本発明は、前サブフィールドにおける点灯
セルの選択的消去を実施するリセット期間を有するプラ
ズマディスプレイパネルの駆動方法において、非点灯セ
ルの誤点灯を防止できる駆動方法を提供することを目的
とする。

【００３４】

【課題を解決するための手段】請求項１によるプラズマ
ディスプレイパネルの駆動方法では、並行する第１およ
び第２の電極が互いに隣接して複数配置されると共に、
該第１および第２の電極に交差するように第３の電極が
複数配置され、各電極の交差領域で規定される放電セル
がマトリクス状に配置されてなり、複数の該放電セルの
壁電荷分布を均一にするためのリセット期間と、表示デ
ータに応じて任意の放電セルに壁電荷を蓄積して点灯セ
ルを形成するアドレス期間と、該点灯セルにおいて維持
放電を実施して該点灯セルを点灯させる維持放電期間と
を有し、該リセット期間、アドレス期間、及び維持放電
期間を繰り返し実行することにより表示を行うプラズマ
ディスプレイパネルの駆動方法であって、前記リセット
期間は、直前の維持放電期間において非点灯であり、か
つ壁電荷を蓄積している放電セルにおいて放電を実施す
る第一の放電工程と、前記第一の放電工程後に、壁電荷
を蓄積している放電セルにおいて放電を実施し、該壁電
荷を消去する第二の放電工程とを含み、前記第一の放電
工程は、直前の維持放電期間において点灯した前記点灯
セルに蓄積されている壁電荷と逆極性であり、放電セル
における放電開始電圧未満で、かつ前記アドレス期間に
おける該第１及び第２の電極間の電位差以上の電圧を、
該第１及び第２の電極間に印加するものであるようにす
る。

【００３５】第二の従来技術では、本来微量壁電荷の消
去動作を行うべきＡＹ消去鈍波で消去されず、壁電荷が
形成されてしまうことが判明した。そこで請求項１に関
わる本発明では、消去鈍波に先立って新たな放電パルス
（以降ＯＣパルスと呼ぶ）を印加することにより、この
様な異常非点灯セルに対しては一度大きく放電させ、故
意に壁電荷を蓄積させてから、点灯セルと同様の消去動
作を行うようにしている。

【００３６】図１は、非点灯（オフ）セルのみを放電さ
せる本発明波形の原理図である。

【００３７】点灯セルは、電極印加電圧と壁電荷電圧の
和により、維持放電期間中に維持放電を繰り返してい
る。図１において、最終維持放電波形はＸ電極に印加さ
れるので、維持放電期間終了時の壁電荷（図中では概念
的に４個の壁電荷）はＸ電極にマイナス、Ｙ電極にプラ
スの極性である。本発明のＯＣパルスは、Ｘ電極に印加
する正のパルスとＹ電極に印加する負のパルスとを有し
ており、電極間の印加電圧は維持放電期間終了時の残留
壁電荷によって引き下げられ、電極間電位は放電開始電
圧に達しないため、ＯＣパルスの印加による放電は生じ
ない。

【００３８】通常Ｖｆｅの非点灯セルは、維持放電期間
にて維持放電が行われないので通常は壁電荷が無い状態
である。本発明のＯＣパルスによる印加電圧は、放電開
始電圧未満に設定されているため、残留壁電荷による影
響も存在しない通常Ｖｆｅの非点灯セルは、本発明のＯ
Ｃパルスの印加では放電を生じない。

【００３９】低Ｖｆｅの非点灯セルも、維持放電期間に
て維持放電が行われないので本来は壁電荷が無い状態で
あるが、上下左右の点灯セルの放電の影響で、微量の壁
電荷（図中では概念的に１個の壁電荷）を有する場合が
ある。この時の壁電荷はＸ電極にプラス、Ｙ電極にマイ
ナスの極性である。本発明のＯＣパルスは、Ｘ電極に印
加する正のパルスとＹ電極に印加する負のパルスとを有
しており、印加電圧は維持放電期間終了時の残留壁電荷
によって上乗せされる。微量の壁電荷量が多い場合、電
極間電位は放電開始電圧を超えるため、本発明のＯＣパ
ルスで放電が行われて壁電荷が形成される。この時点で
本セルは、通常の点灯セルとほぼ同じ壁電荷を有する事
になるので、その後のリセット期間における消去放電に
より消去が完全に行われる。

【００４０】以上の過程により、第二の従来技術で発生
していた非点灯セルの誤放電を防止する事が出来る。

【００４１】

【発明の実施の形態】以下、本発明を適用した好適な実
施形態について、図面を参照しながら詳細に説明する。（第一の実施形態）図２は、第一の実施形態の駆動波形
とその壁電荷変化を示すものである。この例は、本発明
の最も基本的な波形例であり、維持放電期間と従来のリ
セット期間との間に本発明のＯＣパルス１を挿入した例
である。

【００４２】本実施形態では、低Ｖｆｅの非点灯セルの
みを放電させるＯＣパルス１を維持放電期間とリセット
期間の間に設けている。ＯＣパルス１は反転壁電荷の形
成を目的とした矩形波状の波形であり、該波形のＸ電
極、Ｙ電極の電位を、それぞれアドレス期間のスキャン
パルス印加時と同一のＶｘ、−Ｖｙとしている。

【００４３】本実施形態では、ＯＣパルス１の印加によ
り低Ｖｆｅの非点灯セルにおいて放電が生じると共に、
放電後に極性の反転した壁電荷が形成される。この時点
で低Ｖｆｅセルの壁電荷状態は点灯（オン）セルにおけ
る壁電荷状態とほぼ同一となるため、後続する従来リセ
ット期間での選択的な消去放電により残留壁電荷が消去
される。（第二の実施形態）図３は、第二の実施形態の駆動波形
とその壁電荷変化を示すものである。

【００４４】第一の実施形態では、ＯＣパルス１による
壁電荷放電後、従来リセットで残留壁電荷を完全に消去
出来ないセルが、僅かではあるが存在する。従って非点
灯セルに蓄積された微量壁電荷は、従来リセット前に消
去される方が好ましい。

【００４５】そこで本実施形態では、ＯＣパルス２の波
形を壁電荷消去を行い得る鈍波消去パルスとしたもので
ある。この鈍波消去パルスによるＸ電極及びＹ電極の最
終到達電位は、それぞれアドレス期間のスキャンパルス
印加時と同一のＶｘ、−Ｖｙである。

【００４６】本実施形態では、「ＯＣパルス２により消
去可能なセル」と、「ＯＣパルス２で反転してしまう
が、従来リセット期間で消去するセル」の２種類に分け
た動作となっている。すなわち第二の実施形態では、Ｏ
Ｃパルス２に消去機能を持たせて微量壁電荷をある程度
消去し、ＯＣパルス２で消去できずに極性の反転したセ
ルを、従来リセット期間で消去するものである。（第三の実施形態）図４は、第三の実施形態の駆動波形
とその壁電荷変化を示すものである。

【００４７】本実施形態では、ＯＣパルス３によるＸ電
極及びＹ電極の最終到達電位を、それぞれアドレス期間
のスキャンパルス印加時と同一のＶｘ、−Ｖｙに対し、
α分だけ変化させている。例えばαが正の場合、スキャ
ンパルス印加時より大きな電位差となり、逆にまたαが
負の場合は、スキャンパルス印加時より小さな電位差と
なる。αが正負どちらが良いかは、パネル条件や本発明
のＯＣパルス３の傾き等により異なるが、いずれにして
もこれにより、本発明のＯＣパルス３の消去能力を他の
実施形態のものより大きくする事が可能となる。ただ
し、ＯＣパルス３による印加電圧が、セルの放電開始電
圧に満たないように設定する必要がある。印加電圧が放
電開始電圧を越えていると、通常Ｖｆｅの非点灯セルに
おいても放電が生じてしまうため、コントラストが大幅
に低下してしまうからである。ＯＣパルス３を鈍波消去
パルスとしている点は、第二の実施形態と同様である。（第四の実施形態）図５は、第四の実施形態の駆動波形
とその壁電荷変化を示すものである。

【００４８】本実施形態は、本発明のＯＣパルス４を、
維持放電期間の中に挿入した例である。動作原理は第一
の実施形態と同じであるが、本発明のＯＣパルス４にて
壁電荷形成後に１ループだけ維持放電で壁電荷反転動作
を行うものである。なお、維持放電は１ループ、すなわ
ちＸ及びＹ電極に１回ずつ維持パルスを加えるようにし
ているため、従来リセット開始時の残留壁電荷の極性
は、第一の実施形態のものと同一となる。

【００４９】第一の実施形態では、前述のようにＯＣパ
ルス１による壁電荷放電後、従来リセットで完全に消去
出来ないセルが僅かながら存在する。本実施形態では、
ＯＣパルス４による壁電荷形成後に一度維持放電を行
い、点灯セルと全く同じ壁電荷状態にする事で、従来リ
セット期間での消去を完全なものとしている。なお、Ｏ
Ｃパルス４の波形自体は第一の実施形態におけるＯＣパ
ルス１のものと同一である。

【００５０】前述の第一〜第四の実施形態における各Ｏ
Ｃパルスは、駆動波形パターンプログラムの変更のみで
実施可能であり、従来技術の回路をそのまま適用出来
る。具体的には、図１１ににおける駆動波形パターンＲ
ＯＭ３０のデータを変更する事によって実現可能であ
る。ただし第三の実施形態の場合は、駆動波形パターン
プログラムの変更に加えて、Ｖｘ＋α、−Ｖｙ−αの為
の新規回路が必要となる。

【００５１】図６は、３電極・ＡＣ型ＰＤＰを駆動する
ための共通ドライバ詳細図であり、図１１におけるＹ側
共通ドライバ７０とＸ側共通ドライバ４０の具体例を示
している。

【００５２】本例では、Ｙ側共通ドライバ７０におい
て、従来−Ｖｙ鈍波を生成していた電源回路に併設し
て、−Ｖｙ−α鈍波用のものを設けている。同様にＸ側
共通ドライバ４０では、従来Ｖｘ鈍波を生成していた電
源回路に併設して、Ｖｘ＋α鈍波用のものを設けてい
る。

【００５３】以上説明した実施形態を勘案すると、本発
明の各請求項には、現在の要件に加え、さらに以下に記
載する要件を追加することも可能である。１．前記第一の放電工程は、第１の電極に印加される第
１のパルスと、第２の電極に印加される第２のパルスと
を含むこと。２．前記第１のパルスによる印加電圧は、前記アドレス
期間において該第１の電極に印加される電圧に等しく、
前記第２のパルスによる印加電圧は、前記アドレス期間
において第２の電極に印加される選択電位に等しいこ
と。３．前記第１及び第２のパルスは、時間と共に印加電圧
の変化する鈍波パルスであること。４．前記第一の放電工程と前記第二の放電工程との間
に、偶数回の維持放電を実施すること。

【００５４】もちろん、上記１〜４の要件は、現在の請
求項１の主旨を限定するものではない。

【００５５】

【発明の効果】以上説明したように本発明では、前サブ
フィールドにおける点灯セルの選択的消去を実施するリ
セット期間を有するプラズマディスプレイパネルの駆動
方法において、低Ｖｆｅのセルに蓄積された微量の壁電
荷を確実に消去することができるため、非点灯セルの誤
点灯を防止でき、表示品質を著しく向上させる事が可能
となる。

【図面の簡単な説明】

【図１】非点灯セルのみを放電させる本発明波形の原理
図である。

【図２】第一の実施形態の駆動波形とその壁電荷変化を
示す図である。

【図３】第二の実施形態の駆動波形とその壁電荷変化を
示す図である。

【図４】第三の実施形態の駆動波形とその壁電荷変化を
示す図である。

【図５】第四の実施形態の駆動波形とその壁電荷変化を
示す図である。

【図６】３電極・ＡＣ型ＰＤＰを駆動するための共通ド
ライバ詳細図である。

【図７】３電極・面放電・ＡＣ型ＰＤＰの概略的平面図
である。

【図８】３電極・面放電・ＡＣ型ＰＤＰの概略的断面図
（その１）である。

【図９】３電極・面放電・ＡＣ型ＰＤＰの概略的断面図
（その２）である。

【図１０】アドレス／維持放電分離型・書き込みアドレ
ス方式のタイムチャートである。

【図１１】３電極・ＡＣ型ＰＤＰを駆動するための周辺
回路を示す概略的ブロック図である。

【図１２】第一の従来技術を示す駆動波形図である。

【図１３】第二の従来技術を示す駆動波形図である。

【図１４】第二の従来技術の駆動波形とその壁電荷変化
を示す図である。

【符号の説明】

１パネル２セル３障壁４ａ前面ガラス基板４ｂ背面ガラス基板５蛍光体６ａ透明電極６ｂバス電極７誘電体層８ＭｇＯ層１１Ｘ電極１２Ｙ電極１３アドレス電極２０制御回路２１表示データ制御部２１１フレームメモリ２２パネル駆動制御部２２１スキャンドライバ制御部２２２共通ドライバ制御部３０駆動波形パターンＲＯＭ４０Ｘ側共通ドライバ５０Ｙスキャンドライバ６０アドレスドライバ７０Ｙ側共通ドライバ

───────────────────────────────────────────────────── フロントページの続き (72)発明者高森孝宏神奈川県川崎市中原区上小田中４丁目１番１号富士通株式会社内Ｆターム(参考） 5C080 AA05 BB05 DD03 DD09 DD30 EE29 FF12 GG12 HH02 HH04 JJ02 JJ03 JJ04 JJ06

Claims

【特許請求の範囲】

【請求項１】並行する第１および第２の電極が互いに
隣接して複数配置されると共に、該第１および第２の電
極に交差するように第３の電極が複数配置され、各電極
の交差領域で規定される放電セルがマトリクス状に配置
されてなり、複数の該放電セルの壁電荷分布を均一にするためのリセ
ット期間と、表示データに応じて任意の放電セルに壁電
荷を蓄積して点灯セルを形成するアドレス期間と、該点
灯セルにおいて維持放電を実施して該点灯セルを点灯さ
せる維持放電期間とを有し、該リセット期間、アドレス期間、及び維持放電期間を繰
り返し実行することにより表示を行うプラズマディスプ
レイパネルの駆動方法であって、前記リセット期間は、直前の維持放電期間において非点灯であり、かつ壁電荷
を蓄積している放電セルにおいて放電を実施する第一の
放電工程と、前記第一の放電工程後に、壁電荷を蓄積している放電セ
ルにおいて放電を実施し、該壁電荷を消去する第二の放
電工程とを含み、前記第一の放電工程は、直前の維持放電期間において点
灯した前記点灯セルに蓄積されている壁電荷と逆極性で
あり、放電セルにおける放電開始電圧未満で、かつ前記
アドレス期間における該第１及び第２の電極間の電位差
以上の電圧を、該第１及び第２の電極間に印加するもの
であることを特徴とするプラズマディスプレイパネルの
駆動方法。