KR100820500B1 - 플라즈마 디스플레이 패널 표시장치와 그 구동방법 - Google Patents

플라즈마 디스플레이 패널 표시장치와 그 구동방법 Download PDF

Info

Publication number
KR100820500B1
KR100820500B1 KR1020037015536A KR20037015536A KR100820500B1 KR 100820500 B1 KR100820500 B1 KR 100820500B1 KR 1020037015536 A KR1020037015536 A KR 1020037015536A KR 20037015536 A KR20037015536 A KR 20037015536A KR 100820500 B1 KR100820500 B1 KR 100820500B1
Authority
KR
South Korea
Prior art keywords
pulse
electrode
period
data
sustain
Prior art date
Application number
KR1020037015536A
Other languages
English (en)
Other versions
KR20040007618A (ko
Inventor
신도가츠토시
오쿠무라시게유키
구라타다카츠구
나가오노부아키
무라이류이치
Original Assignee
마츠시타 덴끼 산교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마츠시타 덴끼 산교 가부시키가이샤 filed Critical 마츠시타 덴끼 산교 가부시키가이샤
Publication of KR20040007618A publication Critical patent/KR20040007618A/ko
Application granted granted Critical
Publication of KR100820500B1 publication Critical patent/KR100820500B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/292—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
    • G09G3/2927—Details of initialising
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0228—Increasing the driving margin in plasma displays

Abstract

본 발명은 제 1 기판의 표면에 복수의 스캔전극(25)과 복수의 서스테인전극, 제 2 기판의 표면에 복수의 데이터전극이 각각 형성되며, 제 1 기판과 제 2 기판이 대향하도록 배치되어 이루어지는 PDP부를 갖는 PDP 표시장치의 구동방법으로서,
m을 임의의 정수로 할 때, 제 m-1번째의 서브필드에서의 유지기간의 최종 펄스가 스캔전극으로의 인가이고, 또한, 제 m번째의 서브필드에 초기화기간이 존재하는 경우, 당해 초기화기간 중 스캔전극으로의 점감 인가시에 맞추어 데이터전극에 음극성 펄스를 인가하고, 제 m-1번째의 서브필드에서의 유지기간의 최종 펄스가 서스테인전극으로의 인가이며, 또한, 제 m번째의 서브필드에 초기화기간이 존재하는 경우, 당해 초기화기간 중 스캔전극으로의 점증 인가시에 맞추어 데이터전극에 양극성 펄스를 인가하는 것을 특징으로 하는 PDP 표시장치의 구동방법으로 하였다.
Figure R1020037015536
스캔전극, 서스테인전극, 음극성 펄스, 양극성 펄스, PDP 표시장치

Description

플라즈마 디스플레이 패널 표시장치와 그 구동방법{PLASMA DISPLAY PANEL DISPLAY DEVICE AND ITS DRIVING METHOD}
본 발명은 플라즈마 디스플레이 패널 표시장치와 그 구동방법에 관한 것으로, 특히 구동시의 소비전력을 절감하기 위한 개량기술에 관한 것이다.
플라즈마 디스플레이 패널(이하, 「PDP」라 함)은 가스방전으로 발생한 자외선에 의해 형광체를 여기발광시켜 화상표시를 행한다. 그 방전방법의 종류는 교류(AC)형과 직류(DC)형으로 분류된다. AC형의 특징은 휘도, 발광효율, 수명면에서 DC형보다 우수하다는 점이다. AC형 중에서도 반사형 면방전타입은 휘도, 발광효율면에서 특히 뛰어나며, 이 타입이 가장 일반적으로 되어 있다.
종래의 AC형 PDP부(10)를 개략적으로 나타내는 사시도를 도 9에 나타낸다. 도 9에 나타내는 바와 같이, PDP부(10)는 R(적색), G(녹색), B(청색)의 각 색을 발광하는 방전셀이 차례로 다수 배열되어 구성되어 있다.
소다라임유리(soda lime glass) 등으로 이루어지는 전면패널유리(21) 상에는 띠형상의 투명전극(241, 251)(ITO나 SnO2가 사용됨)이 복수라인 형성되어 있다. 투명전극(241, 251)은 시트저항이 높기 때문에, 투명전극(241, 251) 상에 은의 후막( 厚膜)이나 알루미늄 박막이나 Cr/Cu/Cr의 적층박막에 의한 버스전극(242, 252)을 형성하여, 시트저항을 감소시키고 있다. 이 구성에 의해, 복수쌍의 표시전극(24, 25){서스테인전극(Y전극)(24), 스캔전극(X전극)(25)}이 형성된다.
표시전극(24, 25)이 형성된 전면패널유리(21) 상에는 투명한 저융점 유리제의 유전체층(22) 및 산화마그네슘(MgO)으로 이루어지는 보호층(23)이 차례로 형성되어 있다. 유전체층(22)은 AC형 PDP 특유의 전류제한기능을 갖고 있고, DC형에 비해 수명이 길어진다. 보호층(23)은 방전시에 유전체층(22)이 스퍼터되어 깎이지 않도록 보호하는 것으로, 내스퍼터성이 우수하고, 높은 2차 전자방출계수(
Figure 112003045219086-pct00001
)를 갖고, 방전개시전압을 절감하는 기능을 갖는다.
배면패널유리(31) 상에는 화상데이터를 기입하는 어드레스전극(데이터전극(32) : DAT)(32)이 표시전극(24, 25)과 직교하도록 복수개의 스트라이프형상으로 나란히 설치되어 있다. 이 데이터전극(32)을 덮도록 배면패널유리(31) 표면에 기초 유전체막(33)이 형성된다. 이 유전체막(33)의 표면에는 데이터전극(32)의 위치에 대응하여 복수개의 격벽(34)이 형성되고, 인접하는 2개의 격벽(34) 사이에는 형광체층(35(R), 36(G), 37(B)) 중 어느 하나가 형성된다.
각 색형광체의 재료로서는 이하에 나타내는 것이 일반적으로 사용된다.
적색형광체 : (YxGd1-x)BO3 : Eu3+ 또는 YBO3 : Eu3+
녹색형광체 : BaAl12O19 : Mn 또는 Zn2SiO4 : Mn
청색형광체 : BaMgAl10O17 : Eu2+
인접하는 2개의 격벽(34)으로 둘러싸인 공간은 방전공간(38R, 38G, 38B)이고, 여기에 방전가스로서 네온(Ne)과 크세논(Xe)의 혼합가스가 약 66.5kPa(500Torr)의 압력으로 충전되어 있다. 격벽(34)은 또 인접하는 방전셀간을 구분하여, 오방전이나 광학적 크로스토크를 방지하는 역할을 한다.
한쌍의 표시전극(24, 25) 사이에, 수십㎑∼수백㎑의 AC 전압을 인가함으로써, 방전공간(38R, 38G, 38B)에 방전을 발생시키고, 여기된 Xe 원자로부터의 자외선에 의해 형광체층(35, 36, 37)을 여기하여 가시광을 발생시켜 화상표시가 이루어진다.
다음에, 상기 PDP부(10)를 구동시키는 패널구동부(40)에 대하여 설명한다.
도 10은 표시전극(24, 25) 및 데이터전극(32)의 배치관계와, 이들 전극에 접속된 패널구동부(40)의 접속구성을 나타내는 개략도이다. 열방향에는 M열의 데이터전극(32)이 배열되고, 행방향에는 N행의 한쌍의 표시전극(스캔전극(25) 및 서스테인전극(24))이 배열되며, 서로 M ×N의 매트릭스구성을 이루고 있다. 이들 데이터전극(32)과 표시전극이 방전공간(38R, 38G, 38B)을 사이에 두고 대향하는 영역에 방전셀이 대응한다.
도 10에 나타내는 패널구동부(40)는 각 데이터전극(32)과 접속된 데이터 드라이버 IC(403), 각 서스테인전극(24)과 접속된 서스테인 드라이버 IC(402), 각 스캔전극(25)과 접속된 스캔 드라이버 IC(401) 및 이들 드라이버 IC(401∼403)를 제 어하는 구동회로(400) 등으로 이루어진다. 각 드라이버 IC(40l∼403)는 각각 접속된 각 전극(24, 25, 32) 등으로의 통전을 제어하고, 구동회로(400)는 각 드라이버 IC(401∼403)의 작동을 총괄하여 제어하며, PDP부(10)가 적절하게 화면표시를 행하도록 한다. 구동회로(400)에는 PDP부(10)의 외부로부터 입력되는 화상데이터를 일정기간 기억하는 기억부 및 기억된 화상데이터를 차례로 인출하고 감마보정처리 등의 화상처리를 행하기 위한 회로가 내장되어 있다.
또, 각종 드라이버 IC(401∼403)의 각각의 개수는 PDP부의 전극의 개수에 따라 변화하는 경우가 있다.
이 PDP부(10)를 구동하기 위한 구동파형 타이밍도를 도 11에 나타낸다.
상기 PDP부(10)와 상기 패널구동부(40)로 이루어지는 PDP 표시장치에서는 구동시에 적어도 기입기간과 유지기간을 갖는 제 1부터 제 n의 서브필드로 구성된 필드에 의해 계조표현을 행한다. 여기서는 제 m-1 서브필드와, 제 m 서브필드에서의 구동파형 타이밍도를 나타낸다(m, n은 임의의 정수). 이 도면에서는 초기화기간과 소거기간 중 적어도 어느 하나를 갖는 서브필드를 일례로 들고 있다. 유지기간의 스캔전극(25)과 서스테인전극(24)의 펄스수는 계조표현에 맞추어 적절히 변경된다.
제 m 서브필드에서의 동작은 예를 들어, 다음과 같이 되어 있다.
우선 초기화기간에서는 도 11에 나타내는 바와 같이, 스캔(SCN)전극에 초기화 펄스를 인가한다. 여기서는 서스테인(SUS)전극 및 데이터(DAT)전극을 접지상태로 해 두고, 스캔전극(25)에 진폭이 점차 증가하는 구동파형을 인가함으로써, 점차 증가하는 전압을 인가(이하, 점증인가라 함)한다. 그리고, 서스테인전극(24)에 인 가하는 것과 함께, 스캔전극(25)에 점차 감소하는 전압을 인가(이하, 점감인가라 함)하여 셀 내의 벽전하를 초기화한다.
다음에, 기입기간에서 상기 M ×N(M, N은 임의의 정수)으로 이루어지는 매트릭스의 첫 1행째의 표시를 행하기 위해 1행째의 스캔전극(25)에 기입펄스(Vb)를 인가하고, 방전셀에 대응하는 데이터전극(32)에 기입펄스(Vdat)를 인가한다. 이에 의하여, 데이터전극(32)과 1행째의 스캔전극(25)과의 사이에 기입방전(어드레스방전)이 생기고, 유전체층(22) 표면에 벽전하가 축적되어 1행째의 기입이 행해진다.
이상과 같은 동작을 N행째까지 행하면 기입동작이 종료되어 1화면분의 잠상이 기입된다.
다음에, 유지기간에서 모든 데이터전극(32)을 접지상태로 하고, 모든 서스테인전극(24)에 유지펄스전압(Vs)을 인가한다. 계속해서, 모든 스캔전극(25)에 유지펄스전압을 인가하고, 교대로 이 유지펄스전압을 인가한다. 이것에 의해, 기입기간에서 기입동작이 행해진 셀에서 유지방전의 발광이 계속되어 화면표시가 행해진다.
그 후, 소거기간에서 스캔전극(25)에 점감인가를 행함으로써, 벽전하를 소멸시킨다.
이와 같이 하여, PDP부(10)의 화상표시가 행해진다.
그러나, 상기한 종래의 구동방법에서는 다음과 같은 문제점이 있다.
일반적으로, 패널구동부(40)에 이용되는 데이터 드라이버 IC는 그 내압 한도(耐壓限度)가 비교적 낮고, 기입기간에서 인가되는 기입펄스가 경우에 따라서는 충분히 확보되지 않는 경우가 있다. 이 때문에, 방전개시전압(Vf)이 비교적 높 은 PDP 표시장치 등에서는 기입펄스전압에 의해 인가되는 전압이 방전개시전압에 도달하지 않아, 안정된 데이터기입이 행해지지 않고, 화상의 흔들림이나 비점등 등의 화질열화를 일으킬 가능성이 있다.
이러한 문제점은 특히 하이비전 등의 고선명 셀구조를 갖는 PDP 표시장치에서 생기기 쉽다. 구체적으로는, 하이비전 등의 고선명 셀구조의 PDP 표시장치의 구동시에는 서브필드시간을 통상보다 단시간화하여, 짧은 기입펄스시간 내에 방전을 마치게 하는 것이 요구되므로, 그 때문에 데이터전극의 구동전압을 일반적인 VGA 규격의 경우에 비해 높게 할 필요가 있다고 한다. 따라서 데이터 드라이버 IC의 내압 한도는 여기서도 큰 장해가 될 수 있다.
한편, PDP부에 사용하는 RGB 각 색형광체는 서로 화학적 특성이 다르므로, 동일한 전력을 투입하더라도 각 색에 대응하는 방전셀의 기입펄스가 불규칙하게 되고, RGB 각 색형광체에서 셀의 방전확률(점등율)이 다르게 되는 성질이 있다. 이러한 기입펄스의 편차에 의한 영향을 피하기 위해서는 각 색에 대응하는 데이터전극(32)의 구동전압을 가능하면 높은 값으로 설정하는(즉, 가장 점등율이 좋은 방전셀로의 기입펄스로 일률적으로 설정하는) 대책을 생각할 수 있는데, 여기서도 데이터 드라이버 IC의 내압한도가 장해가 된다.
이 문제점을 해결하는 방법으로서는, 데이터 드라이버 IC에 고내압의 IC를 사용하는 것을 생각할 수 있는데, 이것은 일반적으로 고가의 것으로, 비용증대로 연결되므로 피해야 한다. 또, 예를 들어 이러한 고출력 드라이버 IC를 이용해도 PDP 표시장치의 소비전력이 증대한다는 새로운 문제점이 생겨, 현재의 대화면화의 경향을 고려하면 바람직하지 못하다.
본 발명은 상기 문제점을 감안하여 이루어진 것으로, 그 목적은 하이비전 등의 고선명 셀구조의 PDP부를 이용해도, 낮은 비용으로 우수한 화상표시가 가능한 PDP 표시장치와, 그 구동방법을 제공하는 것에 있다.
상기 문제점을 해결하기 위해, 본 발명은 제 1 기판의 표면에 복수의 스캔전극과 복수의 서스테인전극, 제 2 기판의 표면에 복수의 데이터전극이 각각 형성되며, 제 1 기판과 제 2 기판이 대향하도록 배치되어 이루어지는 PDP부를 갖는 PDP 표시장치의 구동방법으로서, m을 임의의 정수로 할 때, 제 m-1번째의 서브필드에서의 유지기간의 최종 펄스가 스캔전극에 대한 인가이고, 또한, 제 m번째의 서브필드에 초기화기간이 존재하는 경우, 당해 초기화기간 중의 스캔전극에 인가되는 점감(漸減)하는 전압의 인가시에 맞추어서 데이터전극에 음 극성의 펄스를 인가하며, 또, 제 m-1번째의 서브필드에서의 유지기간의 최종 펄스가 서스테인전극에 대한 인가이고, 또한, 제 m번째의 서브필드에 초기화기간이 존재하는 경우, 당해 초기화기간 중의 스캔전극에 인가되는 점증(漸增)하는 전압 인가시에 맞추어서 데이터전극에 양극성의 펄스를 인가하는 것을 특징으로 하는 PDP 표시장치의 구동방법이다.
또, 본 발명은 제 1 기판의 표면에 복수의 스캔전극과 복수의 서스테인전극, 제 2 기판의 표면에 복수의 데이터전극이 각각 형성되며, 제 1 기판과 제 2 기판이 대향하도록 배치되어 이루어지는 PDP부를 갖는 PDP 표시장치의 구동방법으로서, m을 임의의 정수로 할 때, 제 m번째의 서브필드에서, 유지기간이 스캔전극으로의 최 종 펄스에서 종료하고, 이것에 소거기간이 연속할 때, 당해 소거기간의 스캔전극으로 점차 감소하는 전압인가시에 맞추어 데이터전극에 음극성 펄스를 인가하고, 상기 유지기간이 서스테인전극으로의 최종 펄스에서 종료하며, 이것에 소거기간이 연속할 때, 당해 소거기간의 서스테인전극으로 점차 감소하는 전압인가시에 맞추어 데이터전극에 양극성 펄스를 인가할 수도 있다.
이것에 의해, 종래에는 서브필드 중의 초기화기간 또는 소거기간의 종료시, 데이터전극에 대한 스캔전극의 전위가 낮아지기 때문에, 벽전하가 소거되어 있던 데 대하여, 본 발명에서는 초기화기간, 소거기간 종료시에도 데이터전극에 대한 스캔전극의 전위가 확보되어, 벽전하가 온전하게 보존된다. 따라서, 종래에는 거의 소거처리하고 있던 벽전하를 다음에 계속되는 기입기간 및 유지방전에 유효하게 이용할 수 있게 된다. 본 발명에서는 기입펄스 때문에, 종래만큼 높은 전력공급을 행하지 않더라도, 충분한 양의 벽전하를 확보하는 것이 가능하게 되므로, 각 색형광체에 대응하는 방전셀에 적당한 방전개시전압을 인가할 수 있다. 이 때문에 고가의 고내압 데이터 드라이버 IC를 이용하지 않더라도 양호하게 기입방전을 행할 수 있어(즉, 저전압구동을 행할 수 있어), 비용증가나 회로발열 등의 문제점을 해결하여 양호한 화상표시가 가능해진다.
또, 상기 제 2 기판의 표면에는 데이터전극마다 데이터전극의 길이방향을 따라 복수의 격벽이 나란히 설치되고, 인접하는 2개의 격벽 사이에는 RGB 중 어느 한가지 색의 형광체층이 형성되고, 상기 음극성 펄스 또는 상기 양극성 펄스는 RGB 각 색형광체층 중 적어도 가장 점등율이 낮은 색의 형광체층에 대응하는 데이터전 극에 인가되도록 해도 된다.
이 경우, 일반적으로는 상기 가장 점등율이 낮은 형광체층은 B(청색)이다.
또, 상기 음극성 펄스 또는 상기 양극성 펄스의 피크값은 임의의 데이터전극의 방전효율에 대응하여 설정하도록 해도 된다.
구체적으로는, 상기 음극성 펄스의 피크값은 방전확률이 63% 이상 95% 미만일 때 -50V에서 0V 미만의 범위, 방전확률이 40% 이상 63% 미만일 때 60V에서 -5V의 범위, 방전확률이 40% 미만일 때 -80V에서- 10V의 범위의 각 값으로 설정되어 있다.
상기 본 발명의 효과를 얻기 위해서는, 제 1 기판의 표면에 복수 쌍의 표시전극이 형성되고, 제 2 기판의 표면에 복수의 데이터전극과 당해 각 데이터전극의 길이방향을 따라서 복수의 격벽이 병설되며, 인접하는 2개의 격벽 사이에 적색, 녹색, 청색 중 어느 한가지 색의 형광체 층이 형성되고, 표시전극과 데이터전극의 각 길이방향이 교차하도록, 제 1 기판과 제 2 기판의 주 면을 대향시켜서 이루어지는 플라즈마 디스플레이 패널부를 구비하며, 구동파형 프로세스에 기초하여 복수 쌍의 표시전극 및 데이터전극에 전압을 인가하는 패널구동부를 구비한 PDP 표시장치로서, 상기 패널구동부는, m을 임의의 정수로 할 때, 제 m-1번째의 서브필드에서의 유지기간의 최종 펄스가 스캔전극에 대한 인가이고, 또한, 제 m번째의 서브필드에 초기화기간이 존재하는 경우, 상기 패널구동부는 초기화기간 중의 스캔전극에 인가되는 점감(漸減)하는 전압의 인가시에 맞추어서 데이터전극에 음 극성의 펄스를 인가하며, 또, 제 m-1번째의 서브필드에서의 유지기간의 최종 펄스가 서스테인전극에 대한 인가이고, 또한, 제 m번째의 서브필드에 초기화기간이 존재하는 경우, 상기 패널구동부는 초기화기간 중의 스캔전극에 인가되는 점증(漸增)하는 전압 인가시에 맞추어서 데이터전극에 양극성의 펄스를 인가하는 것을 특징으로 하는 PDP 표시장치로 함으로써 실현할 수 있다.
도 1은 본 발명의 제 1 실시예의 패널구동부 주변의 구성도.
도 2는 제 1 실시예의 구동파형 타이밍도.
도 3은 제 1 실시예의 서브필드에서의 PDP부의 전하상태도.
도 4는 RGB 각 색형광체마다의 점등율과 기입펄스의 관계를 나타내는 그래프.
도 5는 데이터전극 인가전압과 유지방전시의 점등전압의 관계를 나타내는 그래프.
도 6은 제 2 실시예의 구동파형 타이밍도.
도 7은 제 2 실시예의 서브필드에서의 PDP부의 전하상태도.
도 8은 실시예의 구동파형 타이밍도(변형예).
도 9는 AC형 PDP를 개략적으로 나타내는 사시도.
도 10은 패널구동부와 표시전극 등의 개략도.
도 11은 종래의 구동파형 타이밍도.
(제 1 실시예)
1-1. PDP 표시장치(패널구동부)의 구성
제 1 실시예에서의 PDP 표시장치는 PDP부(10)가 상술한 종래의 구성과 거의 동일하지만, 이것에 접속하는 패널구동부(40)의 구성에 특징이 있다. 이하, 패널구동부(40)에 대하여 설명한다.
도 1은 제 1 실시예의 패널구동부(40) 주변의 구성을 나타내는 도면이다.
도 1에 나타내는 패널구동부(40)는 각 데이터전극(32)과 접속된 데이터 드라 이버(403), 각 스캔전극(X전극)(25)과 접속된 스캔 드라이버(401), 각 서스테인전극(Y전극)(24)과 접속된 서스테인 드라이버(402) 및 이들 드라이버(401∼403)의 동작을 제어하는 패널구동회로(400) 등으로 이루어진다.
패널구동회로(400)에는 유지펄스 발생타이밍 제어장치(41)(이하, 펄스제어장치(41)라 함), 주제어회로(42) 및 클록회로(43) 등이 내장되어 있다.
클록회로(43)는 내부에 클록(CLK)발생부 및 PLL(Phase Locked Loop)회로를 내장하고 있고, 소정의 샘플링클록(동기신호)을 발생하여, 주제어회로(42) 및 펄스제어장치(41)에 보내도록 되어 있다.
주제어회로(42)에는 PDP부(10)의 외부로부터 입력되는 영상데이터를 일정기간 기억하는 기억부(프레임메모리) 및 기억한 화상데이터를 차례로 인출하고, 감마보정처리 등의 화상처리를 행하기 위한 복수의 화상처리회로(도시 생략)가 내장되어 있다. 주제어회로(42)에는 클록회로(43)로부터 발생한 동기신호가 보내지고, 이 동기신호에 기초하여 화상정보가 주제어회로(42)에 도입되며, 각종 화상처리가 행해진다. 화상처리 후의 화상데이터는 각 드라이버(401∼403) 내의 드라이브 소자회로(4011, 4021, 4031)로 보내진다. 주제어회로(42)는 드라이브 소자회로(4011, 4021, 4031)의 제어도 아울러 행한다.
펄스제어장치(펄스발생타이밍 제어장치)(41)는 공지의 시퀀스 컨트롤러와 마이크로컴퓨터(도시 생략)를 내장하고 있고, 클록회로(43)의 동기신호에 기초하여, 상기 마이크로컴퓨터의 제어프로그램에 의해 스캔 드라이버(401), 서스테인 드라이버(402) 및 데이터 드라이버(403)의 각각에 소정의 타이밍으로, 합계 3종류의 구동 파형 시퀀스의 펄스(TRG scn, TRG sus, TRG data)를 보낸다. 이 펄스의 파형 및 출력의 타이밍은 상기 마이크로컴퓨터에 의해 제어된다. 구동펄스 시퀀스는 펄스제어장치(41) 중의 마이크로컴퓨터 중에서 주제어회로(42)로부터 보내진 화상처리 후의 화상데이터를 처리함으로써 형성된다.
스캔 드라이버(401), 서스테인 드라이버(402), 데이터 드라이버(403)는 일반적인 드라이버 IC(예컨대, 데이터 드라이버 : NECμPD16306A/B, 스캔드라이버 ; TISN755854)로 구성되어 있고, 각각 내부에 펄스출력장치(4010, 4020, 4030)와 드라이브 소자회로(4011, 4021, 4031)를 구비하고 있다.
각 펄스출력장치(4010, 4020, 4030)는 각각 개별로 외부의 고압직류전원으로부터 송전되도록 접속되어 있고, 이 고압직류전원으로부터 얻은 소정값의 전압(VCC scn, VCC sus, VCC data A/B/B')을 상기 펄스제어장치(41)로부터 보내지는 펄스(in scn, in sus, in data)에 기초하여 드라이브 소자회로(4011, 4021, 4031)측으로 출력한다(out X, out Y, out A/B/B').
여기에서, 제 1 실시예의 특징으로서, 데이터 드라이버(403)에서는 기입펄스에 이용하는 전원(Vda 전원)과, 서로 다른 2개의 고압직류전원(Vset 전원, Vset' 전원)이 펄스출력장치(4030)와 접속되어 있다. 그리고, 이들 3개의 전원에 유래하는 각 전압(VCC data A/B/B')이 드라이버 소자회로(4031)를 통해 2계통의 데이터전극(32)군으로 통전되도록 결선되어 있다. 각 데이터전극(32)으로의 통전은 주제어회로(42) 중의 제어프로그램에 의해 제어된다. 도 1에 나타내는 바와 같이, 제 1 실시예에서는 이 2계통의 데이터전극(32)군을 형광체층(36(R)) 및 형광체층(37(G)) 에 대응하는 데이터전극(32)군과, 형광체층(38(B))에 대응하는 데이터전극(32)군으로 나누고 있다.
이러한 패널구동부(40)의 구성은 PDP 표시장치 구동시에 있어서, 주제어회로(42)의 제어프로그램이 서브필드 중의 초기화기간 또는 소거기간 중 적어도 어느 하나에서, 스캔전극(25)으로의 점감전압 인가시에 맞추어 데이터전극(32)에 음극성 펄스를 인가하고, 그리고 이 때의 음극성 펄스의 값(절대값)을 형광체층(36(R) 및 37(G))에 비해 형광체층(38(B))에서 비교적 커지도록 설정하는 것이다.
이것은 주로, 다음의 효과를 노린 것이다.
1-2. 제 1 실시예의 구성에 의한 효과
일반적으로, PDP 표시장치에서의 구동시의 서브필드에는 기입기간 및 유지기간의 전후에, 적어도 초기화기간 또는 소거기간 중 어느 하나가 존재한다. 이 초기화기간, 소거기간에서는 기입기간 및 유지기간에 있어서, 미리 방전공간(38R, 38G, 38B) 내의 벽전하량(프라이밍 입자량)을 충분한 양까지 저감하여, 균일하게 하는 처리를 행한다.
또, 여기서 말하는 「초기화기간」은 PDP부의 전체 셀에 대하여 벽전하를 균일화하는 처리를 가리키고, 「소거기간」은 임의의 셀(점등한 셀)에 대하여 벽전하를 균일화하는 처리를 가리키는 것으로 한다.
이 초기화기간 또는 소거기간에 의해 방전공간(38R, 38G, 38B) 내의 벽전하를 저감·균일화한 후, 기입기간에서 데이터전극(32)에 기입펄스와, 스캔전극(25) 에 주사펄스를 인가하고, 다시 방전공간(38R, 38G, 38B)에 벽전하를 축적한다. 그리고, 기입방전을 행한다.
그러나, 종래에는 여기에 문제점이 있다.
즉, 유지기간에서의 방전개시전압(Vf)이 비교적 높은 PDP 표시장치에서는 기입펄스가 충분히 확보되지 않는(즉, 기입방전이 불충분하거나 생기지 않는) 경우가 있다. 기입펄스가 충분하지 않으면, 유지기간에 점등되지 않는 방전셀이 발생하여, 표시성능이 현저하게 저하된다. 이러한 위험성이 있는 PDP 표시장치는 화면표시규격이 고해상도타입, 소위 하이비전형인 것 등을 들 수 있다. 고해상도타입의 PDP 표시장치에서는 화면의 주사선이 종래보다 많은 만큼, 데이터전극(32)의 기입펄스의 펄스폭이 비교적 좁아지므로, 상대적으로 높은 전압값의 기입펄스가 필요하게 된다.
또, 방전개시전압의 값은 RGB 형광체층(35, 36, 37)의 각각에 대응하는 방전셀에서도 서로 변화한다. 각 방전셀에서의 형광체의 대전특성, 막두께, 방전셀 공간의 크기 등에 따라 방전개시전압의 값이 변동한다. 예컨대, 청색(B) 형광체층(37)의 방전셀에서의 방전개시전압이 가장 높은 경우, 이에 따라, 청색(B) 형광체층(37)의 방전셀에서의 기입펄스에도 높은 전압값이 필요하다.
이러한 문제점에 대한 대책으로서는, 일례로서, 비교적 높은 내압성을 구비한 데이터 드라이버 IC를 채용하는 방법이 있다. 그리고, 종래보다 고전압의 기입펄스를 인가할 수 있도록 하여, 모든 셀의 점등율을 인상한다. 구체적으로는, 높은 청색(B) 형광체층(37)의 방전셀에서의 방전개시전압이 가장 높은 경우, 이것에 맞 추어, 모든 데이터전극(32)에 동일한 전력공급을 행한다.
그러나, 고내압 드라이버 IC는 일반적으로 고가이며, 이것을 이용하면 비용증대로 이어진다. 또, 고내압 드라이버 IC를 이용했다고 해도 기입펄스는 결과적으로 상승하므로, PDP 표시장치의 표시전력의 증대나, 패널구동부(40)의 발열량의 상승 등 새로운 문제점이 생겨 바람직하지 못하다.
여기에서, 제 1 실시예에서는 RGB 각 색형광체층(35, 36, 37) 모두에 대응하는 데이터전극(32)의 회로결선을 RG 형광체층(35, 36)과, B형광체층(37)에 각각 대응하는 그룹으로 대별하고, 이들 2군의 데이터전극(32)에 서로 다른 전원으로부터 전력을 공급할 수 있는 구성으로 하고 있다. 그리고, 이 회로결선의 구성을 이용하여 PDP 표시장치의 구동시에서의 서브필드 중의 초기화기간, 소거기간에서, 스캔전극(25)으로의 인가전압 중, 점감전압 인가시에 맞추어 음극성 펄스를 인가하는 것으로 하고 있다.
이로 인하여, 후술하는 바와 같이, 종래에는 초기화기간 또는 소거기간에서, 거의 없애고 있던 벽전하를 온전하게 보존할 수 있고, 이것을 다음에 계속되는 기입기간 및 유지방전에 유효하게 이용할 수 있게 되므로, 종래만큼 높은 전력공급을 행하지 않더라도, 유지기간에서 각 색형광체층(35, 36, 37)에 대응하는 각 방전셀에 적당한 방전개시전압(Vf)을 인가할 수 있다.
따라서, 상술한 고가의 고내압 데이터 드라이버 IC를 이용하여 높은 방전개시전압을 달성하고자 하는 대책에 비해 비용증가나 회로발열 등의 문제점을 해결하여 양호한 화상표시를 할 수 있게 되어 있다.
1-3. PDP 표시장치의 구동 프로세스
이상의 구성을 갖는 PDP 표시장치에 의하면, 그 구동 프로세스의 하나의 예는 다음과 같이 된다. 본 PDP 표시장치의 구동 프로세스 예를 도 2의 구동파형 타이밍도(제 m-1 서브필드)에 따라 설명한다.
또, 제 m 서브필드는 유지기간에서 종료하고, 이 때, 최종 펄스가 스캔전극(25)에 인가되는 것으로 하고 있다.
또, 구동파형 중의 각 값은 구체적으로는, PDP부(10)가 VGA 규격(화소수 853×480)의 패널인 경우, 이하의 수치를 취할 수 있다.
Va=400V(스캔전극(25)의 초기화기간 최대값)
Vb=-100V(스캔전극(25)의 초기화기간 최소값, 스캔전극(25)의 기입펄스값)
Vc=-20V(스캔전극(25)의 기입기간 베이스값)
Vd=140V(스캔전극(25)의 소거기간 베이스값)
Ve=150V(서스테인전극(24)의 초기화기간·기입기간 인가전압값)
Vs=180V(스캔전극(25)·서스테인전극(24)의 유지전압값)
Vdat=67V(데이터전극(32)의 기입펄스값)
Vset=-20V(R, G 형광체층에 대응하는 데이터전극(32)의 초기화기간 인가전압값)
Vset(B)=-50V(B 형광체층에 대응하는 데이터전극(32)의 초기화기간 인가전압값)
상기 VGA 규격에서는 일례로서, 격벽(34)간 피치는 360㎛, 유전체층(22)의 두께는 42㎛, 보호층(23)의 두께는 0.8㎛, 한쌍의 표시전극(24, 25)의 갭은 80㎛, 격벽(34)의 높이는 120㎛로 하고 있다.
또, PDP부(10)가 XGA 규격(화소수 1024 ×768)의 패널의 경우, 이하의 수치를 취할 수 있다.
Va=400V(스캔전극(25)의 초기화기간 최대값)
Vb=-90V(스캔전극(25)의 초기화기간 최소값, 스캔전극(25)의 기입펄스값)
Vc=-10V(스캔전극(25)의 기입기간 베이스값)
Vd=140V(스캔전극(25)의 소거기간 베이스값)
Ve=150V(서스테인전극(24)의 초기화기간·기입기간 인가전압값)
Vs=160V(스캔전극(25)·서스테인전극(24)의 유지전압값)
Vdat=67V(데이터전극(32)의 기입펄스값)
Vset=-20V(R, G 형광체층에 대응하는 데이터전극(32)의 초기화기간 인가전압값)
Vset(B)=-50V(B 형광체층에 대응하는 데이터전극(32)의 초기화기간 인가전압값)
상기 XGA 규격에서는 일례로서 격벽(34)간 피치는 300㎛, 유전체층(22)의 두께는 35㎛, 보호층(23)의 두께는 0.8㎛, 한쌍의 표시전극(24, 25)의 갭은 80㎛, 격벽(34)의 높이는 120㎛로 하고 있다.
1-3-1. 초기화기간
초기화기간에서, 패널구동부(40)는 스캔 드라이버(401)에 의해 각 스캔전극(25)(X전극(25))에 양극성의 초기화펄스를 인가하고, 각 방전셀 내에 존재하는 전하(벽전하)를 초기화한다.
이 때의 스캔전극(25)으로의 초기화펄스는 도 2에 나타내는 바와 같이, 우선 점증인가형상으로 하고, 그 후, 점감인가하는 펄스파형을 취한다. 서스테인전극(24)으로는 스캔전극(25)으로의 상기 점증인가가 최대값(Va)에 도달하였을 때, 이것에 맞추어 직사각형파의 양극성 펄스(Ve)를 인가하는 것으로 한다.
그리고, 여기에서, 제 1 실시예의 특징으로서, 상기 스캔전극(25)으로의 점감인가시에 맞추어 데이터전극(32)에는 음극성의 전압(Vset)을 인가한다. 또, 각 서브필드에서, 유지기간의 최종 펄스가 스캔전극(25)으로의 인가에서 끝날 때, 상기 유지기간에 계속되는 소거기간에서의 점감인가시에 맞추어, 마찬가지로 데이터전극(32)에 음극성 펄스(Vset)를 인가한다. 1서브필드 내에 초기화기간과 소거기간의 양쪽이 존재하는 경우는 이 중 어느 한쪽에 상기 음극성 펄스를 인가하도록 해도 되지만, 이들 양쪽의 기간에 음극성 펄스를 인가하는 것이 바람직하다.
이와 같이, 데이터전극(32)에 음극성 펄스를 인가하는 이유는 다음과 같다.
도 3은 도 2에서의 제 m-2 서브필드의 유지기간과, 이것에 연속하는 제 m-1 서브필드의 초기화 기간의 구동파형 타이밍도를 나타낸다. 또, 도 3의 (a)→(b)→(c)는 종래의 PDP부(10)의 전하상태변이, 도 3의 (a)→(b)→(d)는 제 1 실시예에서의 PDP부(10)의 전하상태변이를 나타낸다.
종래에는 제 m-2 서브필드에서 유지기간이 스캔전극(25)으로의 펄스인가에서 종료할 때, 전하의 상태는 도 3의 (a)와 같이, 스캔전극(25)과 서스테인전극(24)에 약간의 양이 남은 상태로 되어 있다. 그 후, 제 m-1 서브필드의 초기화기간에서 스캔전극(25)에 점증전압(상승램프) 인가가 이루어지면, 도 3의 (b)와 같이 스캔전극(25)에 음의 전하가 축적되고, 이에 따르는 유전 효과로 서스테인전극(24), 데이터전극(32)에 각각 양전하가 축적된다. 그러나, 이들의 벽전하는 이후의 스캔전극(25)으로의 점감전압(하강램프) 인가에 의해 도 3의 (c)와 같이 거의 소멸된다. 따라서, 당해 초기화기간에 계속되는 기입기간에서는 스캔전극(25)으로의 주사펄스(Vb)와, 데이터전극(32)으로의 기입펄스(Vdat)에 관한 전하의 보충(공급)을 외부전원에 크게 의존하게 된다.
한편, RGB 형광체층(35, 36, 37) 중, 예컨대 B의 형광체층(37) 등에 대응하는 데이터전극(32)에서, 방전이 일어나기 어려운 성질이 보여지는 경우가 있다. 여기서 도 4는 RGB 형광체층(35, 36, 37)에 대응하는 각각의 방전셀에서, 기입펄스와 점등율의 관계를 나타낸 도면이다. 도 4에 의하면, 기입전압이 24V보다 낮으면 셀은 모두 점등하지 않는다. 24V 이상부터 33V 부근의 기입전압의 범위가 되면, 단색 셀에서의 점등불균형이 보여지게 된다. 그리고, 33V보다 기입 전압값이 커지면, RGB 및 백색의 모든 셀이 점등하게 된다. 이 데이터 내에 나타나 있는 바와 같이, B의 형광체층(37)에 대응하는 데이터전극(32)은 RGB 형광체층(35, 36, 37) 중에서 가장 높은 기입펄스를 필요로 한다. 이것은, 청색형광체재료의 특성에 의한 영향이 크다고 생각된다.
따라서, 제 1 실시예에서는 첫째로, 초기화기간의 스캔전극(25)으로의 점감전압 인가시에 맞추어 데이터전극(32)에 음극성 펄스를 인가하는 것으로 하였다. 이것에 의하면, 도 3의 (b)(스캔전극(25)으로의 점증전압 인가)에서 PDP부(10) 내에 일단 축적된 벽전하는 데이터전극(32)에 음극성 펄스를 인가하지 않으면 초기화기간의 종료시에 데이터전압(32)에 대한 스캔전극(25)의 전위가 상당히 낮아지므로, 종래라면 도 3의 (c)와 같이 대부분이 소멸된다. 그런데, 제 1 실시예에서는 초기화기간의 종료시까지 데이터전극(32)에 대한 스캔전극(25)의 전위차가 비교적 높게 유지되기 때문에 온전하게 보존되고, 초기화기간 종료시 부근인 도 3의 (d) 시점에서도 충분히 존재하게 된다. 따라서, 제 1 실시예에서는 초기화기간에 계속되는 기입기간에서, 데이터전극(32)에 기입펄스를 인가할 때, 실제의 외부전원(도 1의 고압직류전원을 참조)으로부터의 전력공급량이 감소된다. 즉, 기입방전 때문에 다시 데이터전극(32)에 필요하게 되는 전력공급량이 그 만큼 많아져도 된다. 따라서, 예를 들어 PDP부(10)가 하이비전 등의 미세셀 구성이고, 기입방전시에 데이터전극(32)으로의 기입펄스의 펄스폭이 좁은 경우라도 고내압의 데이터 드라이버 IC를 사용하지 않고 풍부한 전하량으로 기입방전을 행하는 것이 가능하며, 낮은 비용으로 양호한 표시성능을 발휘할 수 있다.
또, 제 1 실시예에서는 둘째로, 초기화기간의 점감전압 인가시에서, B의 형광체층(37)에 대응하는 데이터전극(32)에 R, G의 형광체층(35, 36)에 각각 대응하는 데이터전극(32)보다 절대값이 큰 음극성 펄스(Vset(B))를 인가하는 구성으로 할 수 있다. 이로 인하여, B의 형광체층(37)에 대응하는 데이터전극(32)에 한층 더 많은 벽전하를 유지시키고, 비교적 적은 외부로부터의 전력공급으로 B의 형광체층(37)에 대응하는 방전셀에서의 기입방전을 실현 가능하게 하고 있다.
초기화기간의 스캔전극(25)으로의 점감인가시에, 데이터전극(32)으로 인가하는 음극성 펄스의 피크값의 범위에서는 도 5의 초기화 또는 소거의 하강경사기간의 데이터 인가전압과 전체 점등하는 어드레스전압(유지기간에 점등 가능한 기입기간에서의 데이터전극 펄스)과의 관계를 나타내는 그래프에서 알 수 있는 바와 같이, -80V∼0V의 범위라면 점등전압이 감소경향에 있으므로 바람직하다. 실제구동의 관점에서는, 이 데이터전극(32)으로의 인가펄스의 피크값의 범위는 -50V∼-1V의 범위가 적합하다.
이들의 우수한 기술대책에 의해, 제 1 실시예의 서브필드의 초기화기간에서는 이것에 계속되는 기입기간에 당면하여, RGB 형광체층(35, 36, 37)에 대응하는 모든 방전셀 사이에서 기입펄스의 편차를 억제하고, 또 종래보다 적은 외부로부터의 전력공급량(및 비교적 낮은 기입펄스)으로, 양호하게 기입방전을 행하는 것이 가능하게 되어 있다.
1-3-2. 기입기간
초기화기간 후, 패널구동부(40)는 기입기간에서, 스캔 드라이버(401)를 이용하여, 스캔전극(25)에 음극성 베이스전압(Vc)을 인가한다. 서스테인전극(24)에는 서스테인 드라이버(402)를 이용하여 초기화기간으로부터 계속해서 양극성 펄스(Ve)를 인가한다.
다음에, PDP부(10)의 패널평면에서, 위로부터 첫번째의 스캔전극(25)에 주사펄스(Vb)를, 표시를 행하는 방전셀에 대응하는 데이터전극(32)에 기입펄스(Vdat)를 각각 동시에 인가하고, 데이터전극(32)과 스캔전극(25) 사이에서 기입방전을 행하 며, 유전체층(22)의 표면에 충분한 양의 벽전하를 축적한다. 이 때, 제 1 실시예에서는 상기 초기화기간에서, 이미 어느 정도 양의 벽전하가 방전셀 내에 축적되어 있기 때문에, 주사펄스(Vb) 및 기입펄스(Vdat)를 그 만큼 높게 하지 않아도 기입방전을 개시할 수 있게 되어 있다. 이 효과는 초기화기간에 데이터전극(32)으로 음극성 펄스를 인가한 모든 방전셀에서 얻어진다.
다음에, 상기와 같이 하여, 패널구동부(40)는 위로부터 두번째의 스캔전극(25)(X전극(25))과 이것에 대응하는 데이터전극(32)에서 기입방전을 행하여, 유전체층(22)의 표면에 벽전하를 축적한다.
이와 같이 패널구동부(40)는 주사펄스와 기입펄스를 계속하여 인가하고, 기입방전에 의해 표시를 행하는 방전셀에 기입방전을 위해 충분한 양의 벽전하를 유전체층(22)의 표면에 차례로 축적하여, 패널 1화면 분의 잠상을 기입해 간다.
1-3-3. 유지기간
여기에서는, 스캔전극(25) 및 서스테인전극(24)에 교대로 유지전압(Vs)을 인가하고, 유지방전을 행한다. 도 2의 구동파형 타이밍에서는 스캔전극(25)으로의 전압인가로부터 시작되어, 스캔전극(25)으로의 인가에서 종료하는 예를 나타낸다. 유지방전의 처음은 서스테인전극(24)으로의 전압인가로부터 시작해도 된다. 또, 스캔전극(25) 또는 서스테인전극(24)으로의 전압인가로부터 시작되어, 서스테인전극(24)으로의 전압인가에서 종료하는 유지방전에 본 발명을 적용하는 경우는, 제 2 실시예에서 설명한다.
1-3-4. 소거기간
유지기간이 종료되기 직전에 패널구동부(40)는 스캔 드라이버(401)를 통해 스캔전극(25)에 폭이 좁은 펄스를 인가한다. 그리고 소거기간에서, 스캔전극(25)의 전위를 Vd에서 점감전압 인가로 이행시키고, 최종적으로 Vb로 떨어뜨린다.
또, 상기 스캔전극(25)으로의 점감전압 인가시에 맞추어, 초기화기간과 동일하게 하여, 데이터전극(32)에 음극성 펄스 Vset(Vset(B))를 인가한다. 이로 인하여, 소거기간이라도 상기 초기화기간과 동일한 효과가 얻어지게 된다.
이상의 1-3-1∼1-3-4의 각 동작을 반복함으로써, 패널구동부(40)는 PDP부(10)의 화면표시를 행한다.
또, 구동시의 서브필드에 따라서는 초기화기간, 소거기간 중 어느 하나만 포함되거나, 또 이들의 양쪽 기간이 모두 포함되지 않는 것이 있다. 제 1 실시예 및 후술하는 제 2 실시예 및 이들의 변형예는 초기화기간, 소거기간의 적어도 어느 하나를 포함하는 것에 적용된다.
1-4. 제 1 실시예의 변형예
상기 제 1 실시예에서는 RGB 형광체층(35, 36, 37)에서의 데이터전극(32)의 기입펄스의 편차에 따라 초기화기간 및 소거기간에 소정의 피크값의 음극성 펄스를 데이터전극(32)에 인가하는 예를 나타내었다.
그러나, 본 발명은 이것에 한정되는 것은 아니고, 예컨대 데이터전극(32)의 방전확률(점등율)의 편차에 따라 동일한 고안을 행하도록 해도 된다.
즉, PDP 표시장치에서는 상술한 형광체의 화학적 성질 이외의 이유에 의해서도 기입기간에서의 기입불량이 보이는 경우가 있다.
PDP 표시장치에서는, 그 방전이 일어나는 비율을 방전확률로서 나타낼 수 있고, 방전이 형성되기까지의 시간(이하, tf라 함) 및 방전의 통계지연시간(이하, ts라 함)과 전압펄스폭의 관계로 결정된다.
예컨대, 텔레비전학회 기술보고(vol.19, No.66, 1955년, P55∼66)에서는, 펄스폭 tpw에 대하여 방전이 발생하는 확률 N(tpw)/N0는 다음 수학식 1로 구해진다.
Figure 112003045219086-pct00002
이 수학식 1로 나타내는 방전확률로부터 방전을 일으키기 쉽게 하기 위해서는 tf, ts를 작게 할 필요가 있는 것을 알 수 있다.
따라서, 제 1 실시예의 변형예에서는 tf, ts의 측정을 이하의 조건으로 행하였다.
즉, 상기한 VGA 규격패널의 각 설정전압으로, 1필드 내의 제 7 서브필드만 점등하고, 경사패턴으로 각 색의 단색만 점등하였다. 이 상태에서, 기입방전의 발광을 APD(Abalance Photo Diode)로 수광하고, 전압변환하여 오실로스코프로 300회∼500회 계측하였다. 이 측정값을 방전지연시간을 감안하여 차례로 분류하고, 데이터전극(32)에 기입펄스를 인가한 시점부터 방전발광이 관측될때까지의 시간 내에서 가장 빠른 방전지연시간을 형성시간(tf)으로 하였다.
또, 시간 t까지 방전이 발생하지 않는 비율 1-N(tpw)/N0을 측정하고, t에 대하여 편대수(片對數)로 구성하였을 때의 기울기 -1/ts로부터 방전의 통계지연시간(ts)을 유도하였다. 일례로서, 어드레스 펄스폭 1.9㎲를 기준으로 하 여 방전확률을 구하였다.
이러한 방법으로 구한 방전확률에 의해, 일정 이상의 방전확률을 갖는 데이터전극(32)과, 그렇지 않은 것을 분류할 수 있다. 그리고, 방전확률이 낮은 데이터전극(32)일수록 음극성의 절대값이 큰 전압을 인가하는 것이 바람직한 것을 다른 실험에 의해 알 수 있다.
예컨대, 상기 방법으로 방전확률을 산출한 결과, 방전확률이 95% 이상인 것과, 63% 이상 95% 미만인 것으로 나눌 때, 방전확률이 63% 이상 95% 미만의 것에는 -50V∼0V 미만의 피크값의 음극성 펄스를 인가하는 것이 바람직한 것을 알 수 있었다.
또, 마찬가지로 하여, 방전확률이 40% 이상 63% 미만인 것에는 -60V∼-5V, 방전확률이 40% 미만인 것에는 -80V∼-10V 범위의 피크값의 음극성 펄스를 각각 인가하는 것이 바람직한 것을 알 수 있었다.
하나의 PDP 표시장치에서, 모든 데이터전극(32)이 상기한 3개 이상의 방전확률의 범위에 속하는 군으로 분류될 때에는, 데이터 드라이버 IC에 각각의 데이터전극(32)군에 적당한 Vset을 실현하기 위한 고압직류전원을 접속하고, 종래와 동일한 방법으로 주제어회로(42)로부터 데이터전극(32)이 제어를 받을 수 있도록 적절히 설정하면 된다.
또, 방전확률이 PDP부(10)의 패널 상에서 부분적으로 다른 이유로서는, 예컨대 유전체층(22)의 막두께의 편차를 들 수 있다. 구체적으로는, 제조상의 이유 때문에 PDP부(10)의 폭방향 양단부(x방향 양단부) 부근의 유전체층(22)의 막두께가 이외의 유전체층(22)의 막두께보다 두껍게 되는 성질이 있고, 이로 인하여 PDP부(10)의 폭방향 양단부 부근의 방전개시전압이 비교적 높아져서 이 부분에서 방전확률이 낮아지는 경우가 있다.
또, 보호층의 두께가 방전확률에 영향을 미치는 경우도 있다. 구체적으로는, 보호층(MgO)을 전자빔 증착으로 형성할 때, PDP부(10)의 폭방향(y방향)에 따라 패널을 반송하면서 증착하는 경우, 당해 패널의 y방향과 평행한 라인에서는 보호층의 증착막의 막두께 및 결정구조의 면방위가 비교적 균일하게 되어 있지만, x방향과 평행한 라인에서는 증착막의 막두께가 편차, 결정구조도 비교적 랜덤하게 된다. 이러한 경향은 PDP부(10) 중앙 부근에서 비교적 현저하게 되어, 방전확률의 저하를 야기하는 원인으로 되어 있다.
이상과 같은 방전확률의 편차를 고려하여, 임의의 데이터전극(32)에 적합한 피크값의 음극성 펄스를 구하고, 이것을 적용하면, 상기 제 1 실시예와 거의 동일한 효과를 얻을 수 있다.
1-5. 그 밖의 사항
상기 제 1 실시예에서는 RGB 형광체층(35, 36, 37)에 대응하는 모든 데이터전극(32)에 대하여, 초기화기간 및 소거기간에 음극성 펄스를 인가하는 예를 나타내었다. 그러나 본 발명은 이것에 한정되는 것은 아니고, 임의의 색의 형광체층(35, 36, 37)에 대응하는 데이터전극(32)(예컨대, 청색형광체층(37)에 대응하는 데이터전극(32))에만 적용해도 된다. 이것은, 이하에 나타내는 제 2 실시예와 그 변형예에 관해서도 마찬가지이다.
(제 2 실시예)
2-1. 제 2 실시예에서의 PDP 표시장치
본 발명의 제 2 실시예는 그 장치구성이 제 1 실시예와 거의 동일하므로, 여기서는 중복되는 설명을 생략한다. 제 2 실시예의 특징은 그 구동파형 프로세스에 있다.
즉, 제 2 실시예에서는 서브필드의 유지기간이 서스테인전극(24)으로의 인가에서 종료하고, 이것에 계속되는 초기화기간 또는 소거기간에서, 스캔전극(25)으로의 점증전압 인가시에 맞추어 데이터전극(32)에 양극성 펄스를 인가하는 것을 특징으로 한다.
2-2. PDP 표시장치의 구동 프로세스
제 2 실시예의 PDP 표시장치에 의하면, 그 구동 프로세스는 다음과 같이 된다. 본 PDP 표시장치의 구동 프로세스를 도 6의 구동파형 타이밍도(제 m-1 서브필드)에 따라 설명한다.
또, 제 m-2 서브필드는 유지기간에서 종료하고, 이 때 최종펄스가 서스테인전극(24)에 인가되는 것으로 하고 있다.
또, 구동파형 중의 각 값은 구체적으로는 PDP부(10)가 VGA 규격(화소수 853 ×480)의 패널의 경우, 거의 제 1 실시예와 마찬가지로 이하의 수치를 취할 수 있다.
Va = 400V(스캔전극(25)의 초기화기간 최대값)
Vb = -100V(스캔전극(25)의 초기화기간 최소값, 스캔전극(25)의 기입펄스값)
Vc = -20V(스캔전극(25)의 기입기간 베이스값)
Vd = 140V(스캔전극(25)의 소거기간 베이스값)
Ve = 150V(서스테인전극(24)의 초기화기간 ·기입기간 인가전압값)
Vs = 180V(스캔전극(25) ·서스테인전극(24)의 유지전압값)
Vdat=67V(데이터전극(32)의 기입펄스값)
Vset=20V(R, G 형광체층에 대응하는 데이터전극(32)의 초기화기간 인가전압값)
Vset(B)=60V(B 형광체층에 대응하는 데이터전극(32)의 초기화기간 인가전압값)
상기 VGA 규격에서는, 일례로서 격벽(34)간 피치는 360㎛, 유전체층(22)의 두께는 42㎛, 보호층(23)의 두께는 0.8㎛, 한쌍의 표시전극(24, 25)의 갭은 80㎛, 격벽(34)의 높이는 120㎛로 하고 있다.
또, PDP부(10)가 XGA 규격(화소수 1024 ×768)의 패널의 경우, 이것도 거의 제 1 실시예와 마찬가지로, 이하의 수치를 취할 수 있다.
Va = 400V(스캔전극(25)의 초기화기간 최대값)
Vb = -90V(스캔전극(25)의 초기화기간 최소값, 스캔전극(25)의 기입펄스값)
Vc = -10V(스캔전극(25)의 기입기간 베이스값)
Vd = 140V(스캔전극(25)의 소거기간 베이스값)
Ve = 150V(서스테인전극(24)의 초기화기간 ·기입기간 인가전압값)
Vs = 160V(스캔전극(25) ·서스테인전극(24)의 유지전압값)
Vdat = 67V(데이터전극(32)의 기입펄스값)
Vset = 20V(R, G 형광체층에 대응하는 데이터전극(32)의 초기화기간 인가전압값)
Vset(B) = 60V(B 형광체층에 대응하는 데이터전극(32)의 초기화기간 인가전압값)
상기 XGA 규격에서는, 일례로서 격벽(34)간 피치는 300㎛, 유전체층(22)의 두께는 35㎛, 보호층(23)의 두께는 0.8㎛ 한쌍의 표시전극(24, 25)의 갭은 80㎛, 격벽(34)의 높이는 120㎛로 하고 있다.
2-3-1. 초기화기간
초기화기간에서는, 패널구동부(40)는 스캔 드라이버(401)에 의해 각 스캔전극(25)(X전극(25))에 양극성의 초기화 펄스를 인가하고, 각 방전셀 내에 존재하는 전하(벽전하)를 초기화한다.
이 때의 스캔전극(25)으로의 초기화 펄스는 도 6에 나타내는 바와 같이, 우선 점증전압 인가형상으로 하고, 그 후, 점감전압 인가하는 펄스파형을 취한다. 서스테인전극(24)으로는, 스캔전극(25)으로의 상기 점증전압 인가가 최대값(Va)에 도달하였을 때, 이것에 맞추어 직사각형파의 양극성 펄스(Ve)를 인가하는 것으로 한다.
그리고, 여기에서 제 2 실시예의 특징으로서, 상기 스캔전극(25)으로의 점증전압 인가시에 맞추어 데이터전극(32)에는 양극성 펄스(Vset)를 인가한다. 또, 각 서브필드에서, 유지기간의 최종 펄스가 스캔전극(25)으로의 전압인가에서 끝날 때, 상기 유지기간에 계속되는 소거기간에서의 점증전압 인가시에 맞추어, 마찬가지로 양극성 펄스를 인가한다. 1서브필드 내에 초기화기간과 소거기간이 모두 존재하는 경우는, 이 중 어느 한쪽에서 상기 양극성 펄스를 인가하도록 해도 되지만, 이들 양쪽의 기간에 양극성 펄스를 인가하는 것이 바람직하다.
이와 같이, 데이터전극(32)에 양극성 펄스를 인가하는 이유는 다음과 같다.
도 7은 도 6에서의 제 m-2 서브필드의 유지기간과, 이것에 연속하는 제 m-1 서브필드의 초기화기간의 구동파형 타이밍도를 나타낸다. 또, 도 7의 (a)→(b)→(c)는 종래의 PDP부(10)의 전하상태변이, 도 7의 (a)→(d)→(e)는 제 1 실시예에서의 PDP부(10)의 전하상태변이를 나타낸다.
종래에는 제 m-2 서브필드에서 유지기간이 서스테인전극(24)으로의 펄스인가에서 종료할 때, 전하의 상태는 도 7의 (a)와 같이, 스캔전극(25)과 서스테인전극(24)에 비교적 풍부한 벽전하량이 남은 상태로 되어 있다. 그 후, 제 m-1 서브필드의 초기화기간에서 스캔전극(25)에 점증(상승램프) 인가가 이루어지면, 도 7의 (b)와 같이 스캔전극(25)에 음의 전하가 축적되고, 이것에 수반하는 유전효과로 서스테인전극(24), 데이터전극(32)의 전하량이 감소된다. PDP부(10) 전체의 벽전하도 감소한다. 이들의 벽전하는 이후의 스캔전극(25)으로의 점감(하강램프) 인가를 거쳐, 도 7의 (c)와 같이 감소한 양인 채로 유지된다. 따라서, 당해 초기화기간에 계속되는 기입기간에서는 스캔전극(25)으로의 인가펄스(Vb값)와, 데이터전극(32)으로의 인가펄스(Vdat값)에 의해 기입방전을 행하기 위해서는, 외부전원으로부터의 전하의 보충(공급)에 크게 의존하게 된다.
따라서, 제 2 실시예에서는 첫째로, 초기화기간의 스캔전극(25)으로의 점증전압시에 맞추어, 데이터전극(32)에 양극성 펄스를 인가하는 것으로 하였다. 이것에 의하면, 도 3의 (a)(서스테인전극(24)으로의 인가전압)에서 PDP 내에 일단 축적된 벽전하는 종래에서는 도 7의 (c)와 같이 감소하는 곳이, 제 2 실시예에서는 스캔전극(25)과 데이터전극(32)의 전위차가 비교적 작게 유지되기 때문에 온전하게 보존되고(도 7의 (d)), 초기화기간 종료시 부근의 도 7의 (e)의 시점에서도 풍부하게 존재하게 된다. 따라서 제 2 실시예에서는 초기화기간에 계속되는 기입기간에서, 데이터전극(32)에 기입펄스를 인가할 때 실제로 외부전원(도 1의 고압직류전원을 참조)으로부터의 전력공급량이 저감된다는, 거의 제 1 실시예와 동일한 효과를 얻게 된다. 즉, 기입방전을 위해 데이터전극(32)에 필요한 전력공급량을 그 정도로 많게 하지않아도 되므로, 예컨대 하이비전 등의 미세셀 구성의 PDP 표시장치에서도 고내압의 데이터 드라이버 IC를 필요로 하지 않고, 낮은 비용으로 양호한 표시성능을 발휘할 수 있게 된다.
또, 제 2 실시예에서도 제 1 실시예와 마찬가지로, 초기화기간의 스캔전극(25)으로의 점증 인가시에 있어서, B의 형광체층(37)에 대응하는 데이터전극(32)에 R, G의 형광체층(35, 36)에 각각 대응하는 데이터전극(32)보다 절대값이 큰 펄스(Vset(B))를 인가하는 구성으로 하고 있다. 이로 인하여, B의 형광체층(37)에 대응하는 데이터전극(32)에 선택적으로 풍부한 벽전하를 유지시키고, 비교적 적은 외부로부터의 전력공급으로, B의 형광체층(37)에 대응하는 방전셀로의 기입방전을 실현 가능하게 하고 있다.
초기화기간의 스캔전극(25)으로의 점증 인가시에 데이터전극(32)으로 인가하는 양극성 펄스의 피크값으로서는 실험결과에서 0V∼80V라면, 점등전압이 감소경향에 있으므로 바람직한 것을 알 수 있다. 실제구동의 관점에서는 데이터전극(32)으로의 인가전압의 피크값은 0V∼50V의 범위가 적합하다.
이들의 뛰어난 기술대책에 의해, 제 2 실시예의 서브필드의 초기화기간에서는 이것에 계속되는 기입기간에 RGB 형광체층(35, 36, 37)에 대응하는 모든 방전셀 사이에서 기입펄스의 편차를 억제하고, 또, 비교적 적은 전력공급량(및 비교적 낮은 기입펄스)으로, 양호하게 기입펄스를 행하는 것이 가능하게 되어 있다.
2-3-2. 기입기간
초기화기간 후, 패널구동부(40)는 기입기간에서, 스캔드라이버(401)를 이용하고, 스캔전극(25)에 음극성의 베이스전압(Vc)을 인가한다. 서스테인전극(24)에는 서스테인 드라이버(402)를 이용하고, 초기화기간으로부터 계속해서 양극성 펄스(Ve)를 인가한다.
다음에, 패널평면에서 위로부터 첫번째의 스캔전극(25)에 주사펄스(Vb)를 인가하고, 표시를 행하는 방전셀에 대응하는 데이터전극(32)에 기입펄스(Vdat)를 각각 동시에 인가하며, 데이터전극(32)과 스캔전극(25) 사이에서 기입방전을 행하여 유전체층(22)의 표면에 충분한 양의 벽전하를 축적한다. 이 때, 제 2 실시예에서는 상기 초기화기간에서 이미 어느 정도 양의 벽전하가 방전셀 내에 축적되어 있기 때문에, 주사펄스(Vb) 및 기입펄스(Vdat)를 위해 외부전원으로부터 공급하는 전력량을 그 정도로 많게 하지 않더라도 기입방전을 시작할 수 있게 되어 있다.
다음에, 상기와 마찬가지로 하여, 패널구동부(40)는 위로부터 두번째의 스캔전극(25)(X전극(25))과 이것에 대응하는 데이터전극(32)에서 기입방전을 행하고, 유전체층(22)의 표면에 벽전하를 축적한다.
이와 같이 패널구동부(40)는 계속되는 주사펄스를 이용하여, 기입방전에 의해 표시를 행하는 방전셀에 대응하는 벽전하를 유전체층(22)의 표면에 차례로 축적하여 패널 1화면분의 잠상을 기입해 간다.
2-3-3. 유지기간
여기에서는, 스캔전극(25) 및 서스테인전극(24)에 교대로 유지전압(Vs)을 인가하고, 유지방전을 행한다. 도 6의 구동파형에서는 유지기간은 스캔전극(25)으로의 인가에서 시작되어, 스캔전극(25)으로의 인가에서 종료되는 예를 나타낸다. 유지방전의 처음은 서스테인전극(24)으로의 인가로부터 시작해도 된다.
2-3-4. 소거기간
유지기간을 종료하기 직전에 패널구동부(40)는 스캔드라이버(401)를 통하여 스캔전극(25)에 폭이 좁은 펄스를 인가한다. 그리고, 소거기간에서 전압값 Vd에서 점감인가로 이행하고, 최종적으로 Vb로 떨어뜨린다.
또, 상기 점감전압 인가시에 맞추어 초기화기간과 마찬가지로 하여, 데이터전극(32)에 양극성 펄스 Vset(Vset(B))를 인가한다. 이로 인하여, 상기 초기화기간과 동일한 효과를 얻게 된다.
이상의 2-3-1∼2-3-4의 각 동작을 반복함으로써, 패널구동부(40)는 PDP부(10)의 화면표시를 행한다.
또, 구동시의 서브필드에 따라서는 초기화기간, 소거기간 중 어느 하나만 포함하고, 또, 이들의 양쪽 기간을 모두 포함하지 않는 것이 있다. 제 2 실시예는 초기화기간, 소거기간 중 적어도 어느 하나를 포함하는 것에 적용하는 것으로 한다.
3. 실시예의 변형예
상기 제 1 실시예 및 제 2 실시예에서는 유지기간의 최종 펄스가 스캔전극(25) 또는 서스테인전극(24) 중 어느 것으로의 인가펄스에서 종료되는 구동시퀀스를 나타내었으나, 1필드 중의 서브필드에 따라 유지기간의 최종 펄스가 스캔전극(25) 또는 서스테인전극(24)으로 변화하는 구동시퀀스에 본 발명을 적용해도 된다.
여기서, 도 8은 제 m-2 서브필드의 유지기간이 서스테인전극(24)으로의 최종 펄스에서 종료하고, 이것에 계속되는 제 m-1 서브필드의 유지기간이 스캔전극(25)으로의 최종 펄스에서 종료하고 있는 구동파형 타이밍도를 나타낸다. 이러한 구동파형의 경우, 우선 제 m-1 서브필드에서의 초기화기간에서는 그 스캔전극(25)으로의 점증전압 인가시에 제 2 실시예를 적용하고(즉, 데이터전극(32)에 양극성 펄스를 인가하고), 이것에 계속되는 기입기간에서의 Vb 및 Vdat에 필요한 전력공급량을 저감시킬 수 있다. 다음에, m-1 서브필드에서의 소거기간에서는 그 스캔전극(25)으로의 점감 인가시에 맞추어 제 1 실시예를 적용하고(즉, 데이터전극(32)에 음극성 펄스를 인가하고), 이것에 계속되는 기입기간에서의 Vb 및 Vdat에 필요한 전력공급량을 저감시키고 있다. 이와 같이 본 발명에서는, 소거기간 또는 초기화기간의 직전에 있는 유지기간에서, 최종 펄스가 스캔전극(25)인지 서스테인전극(24)인지에 따라 데이터전극(32)으로의 전압의 극성을 변화시킴으로써, 높은 효과를 얻을 수 있다는 특징을 갖고 있다.
4. 그 밖의 사항
상기 제 1 실시예 및 제 2 실시예, 또 이들의 변형예는 모두 형광체층의 종류에 따라 데이터전극으로의 통전계통을 나누는 예로 한정되는 것은 아니고, 제 1 실시예의 변형예로 나타낸 바와 같이, 방전셀의 방전확률에 맞추어 데이터전극의 통전계통을 나누도록 해도 된다.
또, 제 1 실시예 및 제 2 실시예에서는 하나의 데이터 드라이버로부터 R, G 형광체층 및 B 형광체층의 각각에 대응하는 데이터 전극군에 대하여, 서로 다른 전력을 공급하는 결선구성을 나타내었으나, 본 발명은 이것에 한정되는 것은 아니고, 복수의 데이터 드라이버를 이용해도 된다. 예컨대, RGB 각 색형광체층에 대응하는 데이터 전극군의 각각에 개별적인 데이터 드라이버를 이용해도 된다.
본원발명은 텔레비전, 특히 고선명인 재현화상이 가능한 하이비전 텔레비전에 적용이 가능하다.

Claims (17)

  1. 제 1 기판의 표면에 복수의 스캔전극과 복수의 서스테인전극, 제 2 기판의 표면에 복수의 데이터전극이 각각 형성되고, 제 1 기판과 제 2 기판이 대향하도록 배치되어 이루어지는 PDP부를 갖는 PDP 표시장치의 구동방법으로서,
    m을 임의의 정수로 할 때, 제 m-1번째의 서브필드에서의 유지기간의 최종 펄스가 스캔전극에 대한 인가이고, 또한, 제 m번째의 서브필드에 초기화기간이 존재하는 경우, 당해 초기화기간 중의 스캔전극에 인가되는 점감(漸減)하는 전압의 인가시에 맞추어서 데이터전극에 음 극성의 펄스를 인가하며,
    또, 제 m-1번째의 서브필드에서의 유지기간의 최종 펄스가 서스테인전극에 대한 인가이고, 또한, 제 m번째의 서브필드에 초기화기간이 존재하는 경우, 당해 초기화기간 중의 스캔전극에 인가되는 점증(漸增)하는 전압 인가시에 맞추어서 데이터전극에 양극성의 펄스를 인가하는 것을 특징으로 하는 PDP 표시장치의 구동방법.
  2. 제 1항에 있어서,
    상기 제 2 기판의 표면에는 데이터전극마다 데이터전극의 길이방향을 따라 복수의 격벽이 나란히 설치되고, 인접하는 2개의 격벽 사이에는 적색, 녹색, 청색 중 어느 하나의 색의 형광체층이 형성되어 있으며,
    상기 음극성 펄스 또는 상기 양극성 펄스의 피크값은 각 색형광체층 중 적어도 가장 점등율이 낮은 색의 형광체층에 대응하는 데이터전극에 인가되는 것을 특 징으로 하는 PDP 표시장치의 구동방법.
  3. 제 2항에 있어서,
    상기 가장 점등율이 낮은 형광체층은 청색인 것을 특징으로 하는 PDP 표시장치의 구동방법.
  4. 제 1항에 있어서,
    상기 음극성 펄스 또는 상기 양극성 펄스의 피크값을 임의의 데이터전극의 방전확률에 대응하여 설정하는 것을 특징으로 하는 PDP 표시장치의 구동방법.
  5. 제 4항에 있어서,
    상기 음극성 펄스의 피크값은 방전확률이 63% 이상 95% 미만일 때 -50V에서 0V 미만의 범위, 방전확률이 40% 이상 63% 미만일 때 -60V에서 -5V의 범위, 방전확률이 40% 미만일 때 -80V에서 -10V의 범위의 각 값으로 설정되어 있는 것을 특징으로 하는 PDP 표시장치의 구동방법.
  6. 제 1항에 있어서,
    상기 음극성 펄스의 피크값은 -80V에서 -1V의 범위이고, 상기 양극성 펄스의 피크값은 1V에서 80V의 범위인 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  7. 제 1 기판의 표면에 복수의 스캔전극과 복수의 서스테인전극, 제 2 기판의 표면에 복수의 데이터전극이 각각 형성되고, 제 1 기판과 제 2 기판이 대향하도록 배치되어 이루어지는 PDP부를 갖는 PDP 표시장치의 구동방법으로서,
    m을 임의의 정수로 할 때, 제 m번째의 서브필드에서, 유지기간이 스캔전극으로의 최종 펄스에서 종료하고, 이것에 소거기간이 연속할 때, 당해 소거기간의 스캔전극으로의 점차 감소하는 전압인가시에 맞추어 데이터전극에 음극성 펄스를 인가하며,
    상기 유지기간이 서스테인전극으로의 최종 펄스에서 종료하고, 이것에 소거기간이 연속할 때, 당해 소거기간의 서스테인전극으로의 점차 감소하는 전압인가시에 맞추어 데이터전극에 양극성 펄스를 인가하는 것을 특징으로 하는 PDP 표시장치의 구동방법.
  8. 제 6항에 있어서,
    상기 제 2 기판의 표면에는 데이터전극마다, 데이터전극의 길이방향을 따라 복수의 격벽이 나란히 설치되고, 인접하는 2개의 격벽 사이에는 적색, 녹색, 청색 중 어느 하나의 색의 형광체층이 형성되어 있으며,
    상기 음극성 펄스 또는 상기 양극성 펄스의 피크값은 각 색형광체층 중 적어도 가장 점등율이 낮은 색의 형광체층에 대응하는 데이터전극에 인가되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  9. 제 7항에 있어서,
    상기 가장 점등율이 낮은 형광체층은 청색인 것을 특징으로 하는 플라즈마 디스플레이 패널 표시장치의 구동방법.
  10. 제 7항에 있어서,
    상기 음극성 펄스 또는 상기 양극성 펄스의 피크값을 임의의 데이터전극의 방전확률에 대응하여 설정하는 것을 특징으로 하는 플라즈마 디스플레이 패널 표시장치의 구동방법.
  11. 제 10항에 있어서,
    상기 음극성 펄스의 피크값은 방전확률이 63% 이상 95% 미만일 때 -50V에서 0V 미만의 범위, 방전확률이 40% 이상 63% 미만일 때 -60V에서 -5V의 범위, 방전확률이 40% 미만일 때 -80V에서 -10V 범위의 각 값으로 설정되어 있는 것을 특징으로 하는 PDP 표시장치의 구동방법.
  12. 제 7항에 있어서,
    상기 음극성 펄스의 피크값은 -80V에서 -1V의 범위이고, 상기 양극성 펄스의 피크값은 1V에서 80V의 범위인 것을 특징으로 하는 플라즈마 디스플레이 패널 표시장치의 구동방법.
  13. 제 7항에 있어서,
    상기 음극성 펄스의 피크값은 -80V에서 -1V의 범위이고, 상기 양극성 펄스의 피크값은 1V에서 80V인 것을 특징으로 하는 플라즈마 디스플레이 패널 표시장치의 구동방법.
  14. 제 1 기판의 표면에 복수 쌍의 표시전극이 형성되고, 제 2 기판의 표면에 복수의 데이터전극과 당해 각 데이터전극의 길이방향을 따라서 복수의 격벽이 병설되며, 인접하는 2개의 격벽 사이에 적색, 녹색, 청색 중 어느 한가지 색의 형광체 층이 형성되고, 표시전극과 데이터전극의 각 길이방향이 교차하도록, 제 1 기판과 제 2 기판의 주 면을 대향시켜서 이루어지는 플라즈마 디스플레이 패널부를 구비하며,
    구동파형 프로세스에 기초하여 복수 쌍의 표시전극 및 데이터전극에 전압을 인가하는 패널구동부를 구비한 PDP 표시장치로서,
    상기 패널구동부는,
    m을 임의의 정수로 할 때, 제 m-1번째의 서브필드에서의 유지기간의 최종 펄스가 스캔전극에 대한 인가이고, 또한, 제 m번째의 서브필드에 초기화기간이 존재하는 경우, 상기 패널구동부는 초기화기간 중의 스캔전극에 인가되는 점감(漸減)하는 전압의 인가시에 맞추어서 데이터전극에 음 극성의 펄스를 인가하며,
    또, 제 m-1번째의 서브필드에서의 유지기간의 최종 펄스가 서스테인전극에 대한 인가이고, 또한, 제 m번째의 서브필드에 초기화기간이 존재하는 경우, 상기 패널구동부는 초기화기간 중의 스캔전극에 인가되는 점증(漸增)하는 전압 인가시에 맞추어서 데이터전극에 양극성의 펄스를 인가하는 것을 특징으로 하는 PDP 표시장치.
  15. 제 14항에 있어서,
    상기 펄스전압은 구동파형 프로세스의 서브필드 중의 초기화기간 또는 소거 기간 중 적어도 어느 하나에 인가하는 것인 것을 특징으로 하는 PDP 표시장치.
  16. 제 14항에 있어서,
    상기 패널구동부는 적색 및 녹색의 형광체층에 대응하는 데이터전극군과, 청색의 형광체층에 대응하는 데이터전극군에 각각 다른 펄스전압을 인가할 수 있는 구성인 것을 특징으로 하는 PDP 표시장치.
  17. 제 14항에 있어서,
    상기 패널구동부는 방전확률이 높은 데이터전극 군과, 상기 방전확률이 높은 데이터전극 군에 비해 방전확률이 상대적으로 낮은 데이터전극 군에 각각 다른 펄스를 인가할 수 있는 구성인 것을 특징으로 하는 PDP 표시장치.
KR1020037015536A 2001-05-30 2002-01-22 플라즈마 디스플레이 패널 표시장치와 그 구동방법 KR100820500B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001162219 2001-05-30
JPJP-P-2001-00162219 2001-05-30
PCT/JP2002/000418 WO2002099778A1 (fr) 2001-05-30 2002-01-22 Afficheur possedant un panneau d'affichage au plasma et son procede de commande

Publications (2)

Publication Number Publication Date
KR20040007618A KR20040007618A (ko) 2004-01-24
KR100820500B1 true KR100820500B1 (ko) 2008-04-10

Family

ID=19005384

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020037015536A KR100820500B1 (ko) 2001-05-30 2002-01-22 플라즈마 디스플레이 패널 표시장치와 그 구동방법

Country Status (6)

Country Link
US (1) US7145582B2 (ko)
JP (1) JP2003050563A (ko)
KR (1) KR100820500B1 (ko)
CN (1) CN1319037C (ko)
TW (1) TW554310B (ko)
WO (1) WO2002099778A1 (ko)

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100450192B1 (ko) * 2002-03-12 2004-09-24 삼성에스디아이 주식회사 플라즈마 디스플레이 패널 및 그 구동방법
JP2005004044A (ja) * 2003-06-13 2005-01-06 Matsushita Electric Ind Co Ltd プラズマディスプレイパネルの駆動方法
JP4275472B2 (ja) * 2003-07-08 2009-06-10 株式会社日立製作所 プラズマディスプレイ装置
KR100515335B1 (ko) * 2003-08-05 2005-09-15 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마 표시장치
US7365710B2 (en) * 2003-09-09 2008-04-29 Samsung Sdi Co. Ltd. Plasma display panel driving method and plasma display device
KR100515304B1 (ko) * 2003-09-22 2005-09-15 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마 표시장치
KR100941576B1 (ko) * 2003-10-20 2010-02-10 오리온피디피주식회사 플라즈마 디스플레이 패널 구동 방법
KR100536249B1 (ko) * 2003-10-24 2005-12-12 삼성에스디아이 주식회사 플라즈마 디스플레이 패널 및 이의 구동장치 및 방법
KR100608886B1 (ko) 2003-12-31 2006-08-03 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법 및 장치
KR100551125B1 (ko) * 2003-12-31 2006-02-13 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법 및 장치
KR100553205B1 (ko) 2004-01-30 2006-02-22 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 구동장치와 구동방법
KR100733401B1 (ko) 2004-03-25 2007-06-29 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마 표시장치
JP2005309397A (ja) 2004-04-16 2005-11-04 Samsung Sdi Co Ltd プラズマディスプレイパネル、プラズマディスプレイ装置及びプラズマディスプレイパネルの駆動方法
KR100560517B1 (ko) * 2004-04-16 2006-03-14 삼성에스디아이 주식회사 플라즈마 디스플레이 패널과 그의 구동 방법
JP4055740B2 (ja) * 2004-05-14 2008-03-05 松下電器産業株式会社 プラズマディスプレイパネルの駆動方法
KR100521493B1 (ko) * 2004-05-25 2005-10-12 삼성에스디아이 주식회사 플라즈마 표시 장치와 그 구동방법
KR100551010B1 (ko) 2004-05-25 2006-02-13 삼성에스디아이 주식회사 플라즈마 표시 패널의 구동 방법 및 플라즈마 표시 장치
KR100607254B1 (ko) 2004-06-04 2006-08-01 엘지전자 주식회사 플라즈마 표시 패널의 구동 장치
KR20050122791A (ko) * 2004-06-25 2005-12-29 엘지전자 주식회사 플라즈마 표시 패널의 구동 방법
KR100550995B1 (ko) 2004-06-30 2006-02-13 삼성에스디아이 주식회사 플라즈마 표시 패널의 구동 방법
KR100553772B1 (ko) 2004-08-05 2006-02-21 삼성에스디아이 주식회사 플라즈마 디스플레이 패널구동방법
KR100615253B1 (ko) * 2004-09-24 2006-08-25 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 구동방법
KR100570628B1 (ko) * 2004-10-25 2006-04-12 삼성에스디아이 주식회사 플라즈마 표시 장치와 그의 구동 방법
KR100573167B1 (ko) * 2004-11-12 2006-04-24 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 구동방법
JP4399344B2 (ja) * 2004-11-22 2010-01-13 パナソニック株式会社 プラズマディスプレイパネルおよびその製造方法
JP4603879B2 (ja) * 2004-12-28 2010-12-22 日立プラズマディスプレイ株式会社 プラズマディスプレイパネルの駆動方法および駆動回路、並びに、プラズマディスプレイ装置
KR100626063B1 (ko) * 2005-03-18 2006-09-22 삼성에스디아이 주식회사 터치 스크린형 플라즈마 디스플레이 장치
US20090009436A1 (en) * 2005-03-25 2009-01-08 Keiji Akamatsu Plasma display panel device and drive method thereof
CN100550099C (zh) 2005-03-25 2009-10-14 松下电器产业株式会社 等离子体显示面板装置及其驱动方法
US20060244685A1 (en) * 2005-04-27 2006-11-02 Lg Electronics Inc. Plasma display apparatus and image processing method thereof
KR101098814B1 (ko) * 2005-05-24 2011-12-26 엘지전자 주식회사 통합 구동 보드를 갖는 플라즈마 디스플레이 패널 모듈 및그 구동 방법
KR100739052B1 (ko) 2005-06-03 2007-07-12 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 방법
KR100705277B1 (ko) * 2005-06-07 2007-04-11 엘지전자 주식회사 플라즈마 디스플레이 장치 및 플라즈마 디스플레이 패널의구동 방법
JP4724473B2 (ja) * 2005-06-10 2011-07-13 パナソニック株式会社 プラズマディスプレイ装置
KR100724362B1 (ko) * 2005-07-30 2007-06-04 엘지전자 주식회사 플라즈마 디스플레이 패널 구동 장치 및 방법
KR100793063B1 (ko) * 2005-08-30 2008-01-10 엘지전자 주식회사 플라즈마 디스플레이 장치 및 그의 구동 방법
KR100692812B1 (ko) * 2005-09-06 2007-03-14 엘지전자 주식회사 플라즈마 표시장치 및 그 구동방법
KR100727300B1 (ko) * 2005-09-09 2007-06-12 엘지전자 주식회사 플라즈마 디스플레이 장치 및 그의 구동 방법
KR100627416B1 (ko) * 2005-10-18 2006-09-22 삼성에스디아이 주식회사 플라즈마 표시 장치의 구동 방법
KR100739079B1 (ko) * 2005-11-18 2007-07-12 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 방법
US20090225007A1 (en) * 2006-02-01 2009-09-10 Junichi Kumagai Driving method of plasma display panel and plasma display apparatus
WO2007088804A1 (ja) * 2006-02-03 2007-08-09 Matsushita Electric Industrial Co., Ltd. プラズマディスプレイ駆動方法、駆動装置並びにプラズマディスプレイ
JP4655150B2 (ja) * 2006-02-28 2011-03-23 パナソニック株式会社 プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
KR100774869B1 (ko) * 2006-04-06 2007-11-08 엘지전자 주식회사 플라즈마 디스플레이 장치
KR20070108675A (ko) * 2006-05-08 2007-11-13 엘지전자 주식회사 플라즈마 디스플레이 패널
KR20090058501A (ko) * 2006-09-20 2009-06-09 파나소닉 주식회사 플라스마 디스플레이패널의 구동방법 및 플라스마 디스플레이장치
JP4848933B2 (ja) * 2006-11-14 2011-12-28 パナソニック株式会社 プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
US20100103161A1 (en) * 2006-12-05 2010-04-29 Panasonic Corporation Plasma display device and method of driving the same
KR100862570B1 (ko) * 2007-03-07 2008-10-09 엘지전자 주식회사 플라즈마 디스플레이 장치
WO2008108522A1 (en) * 2007-03-02 2008-09-12 Lg Electronics Inc. Plasma display panel and a method of driving and manufacturing the same
KR100862569B1 (ko) * 2007-03-07 2008-10-09 엘지전자 주식회사 플라즈마 디스플레이 장치
WO2009013862A1 (ja) * 2007-07-25 2009-01-29 Panasonic Corporation プラズマディスプレイ装置およびその駆動方法
JP4593636B2 (ja) * 2008-02-07 2010-12-08 株式会社日立製作所 プラズマディスプレイ装置
JP2009253313A (ja) * 2008-04-01 2009-10-29 Panasonic Corp プラズマディスプレイ装置
JP5169960B2 (ja) * 2009-04-08 2013-03-27 パナソニック株式会社 プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
CN103329191A (zh) * 2011-01-28 2013-09-25 松下电器产业株式会社 等离子显示面板的驱动方法以及等离子显示装置
JP6147712B2 (ja) * 2014-09-22 2017-06-14 双葉電子工業株式会社 表示駆動装置、表示装置、表示データ補正方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10143108A (ja) 1996-11-12 1998-05-29 Fujitsu Ltd プラズマディスプレイパネルの駆動方法及び装置
JPH11109917A (ja) 1997-09-29 1999-04-23 Nec Corp カラープラズマディスプレイ装置
JP2000215813A (ja) * 1999-01-21 2000-08-04 Mitsubishi Electric Corp 交流型プラズマディスプレイパネル用基板、交流型プラズマディスプレイパネル、交流型プラズマディスプレイ装置及び交流型プラズマディスプレイパネルの駆動方法
JP2001013910A (ja) * 1999-06-25 2001-01-19 Fujitsu Ltd プラズマディスプレイパネルの駆動方法
JP2001093424A (ja) * 1999-09-22 2001-04-06 Matsushita Electric Ind Co Ltd Ａｃ型プラズマディスプレイパネルおよびその駆動方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3462286B2 (ja) 1995-02-09 2003-11-05 松下電器産業株式会社 気体放電型表示装置の駆動方法
US6020687A (en) * 1997-03-18 2000-02-01 Fujitsu Limited Method for driving a plasma display panel
JP3573968B2 (ja) * 1997-07-15 2004-10-06 富士通株式会社 プラズマディスプレイの駆動方法及び駆動装置
JPH11306996A (ja) * 1998-02-23 1999-11-05 Mitsubishi Electric Corp 面放電型プラズマディスプレイ装置、面放電型プラズマディスプレイパネル及び面放電型プラズマディスプレイパネル用基板
US6424095B1 (en) * 1998-12-11 2002-07-23 Matsushita Electric Industrial Co., Ltd. AC plasma display panel
JP3455141B2 (ja) * 1999-06-29 2003-10-14 富士通株式会社 プラズマディスプレイパネルの駆動方法
CN1124583C (zh) * 2000-07-28 2003-10-15 东南大学 等离子体显示板的存储驱动方法
JP4754079B2 (ja) * 2001-02-28 2011-08-24 パナソニック株式会社 プラズマディスプレイパネルの駆動方法、駆動回路及びプラズマ表示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10143108A (ja) 1996-11-12 1998-05-29 Fujitsu Ltd プラズマディスプレイパネルの駆動方法及び装置
JPH11109917A (ja) 1997-09-29 1999-04-23 Nec Corp カラープラズマディスプレイ装置
JP2000215813A (ja) * 1999-01-21 2000-08-04 Mitsubishi Electric Corp 交流型プラズマディスプレイパネル用基板、交流型プラズマディスプレイパネル、交流型プラズマディスプレイ装置及び交流型プラズマディスプレイパネルの駆動方法
JP2001013910A (ja) * 1999-06-25 2001-01-19 Fujitsu Ltd プラズマディスプレイパネルの駆動方法
JP2001093424A (ja) * 1999-09-22 2001-04-06 Matsushita Electric Ind Co Ltd Ａｃ型プラズマディスプレイパネルおよびその駆動方法

Also Published As

Publication number Publication date
US7145582B2 (en) 2006-12-05
CN1319037C (zh) 2007-05-30
CN1535456A (zh) 2004-10-06
JP2003050563A (ja) 2003-02-21
US20040196216A1 (en) 2004-10-07
WO2002099778A1 (fr) 2002-12-12
TW554310B (en) 2003-09-21
KR20040007618A (ko) 2004-01-24

Similar Documents

Publication Publication Date Title
KR100820500B1 (ko) 플라즈마 디스플레이 패널 표시장치와 그 구동방법
US6097357A (en) Full color surface discharge type plasma display device
US6512501B1 (en) Method and device for driving plasma display
US6424095B1 (en) AC plasma display panel
US6876343B2 (en) Method for driving plasma display panel
KR100849002B1 (ko) 플라즈마 디스플레이 패널 표시장치 및 그 구동방법
JP5081618B2 (ja) プラズマディスプレイパネル装置とその駆動方法
KR20060017654A (ko) Ａｃ형 플라즈마표시패널의 구동방법
JP4385568B2 (ja) プラズマ表示装置の駆動方法
EP1555645A2 (en) Methods for driving plasma display panels
US6335712B1 (en) Method of driving plasma display panel
KR100338518B1 (ko) 플라즈마 디스플레이 패널의 구동방법
US6670775B2 (en) Plasma display panel and driving method thereof
JPH1124630A (ja) プラズマディスプレイパネルの駆動方法
KR100358696B1 (ko) 교류형 플라즈마 디스플레이 패널의 구동 방법
KR100499761B1 (ko) 플라즈마 디스플레이 패널과 그 구동 방법
KR20040018496A (ko) 플라즈마 디스플레이 패널 표시장치와 그 구동방법
KR20060086775A (ko) 플라즈마 디스플레이 패널의 구동방법
KR100351463B1 (ko) 고주파 플라즈마 디스플레이 패널의 구동방법
KR100338517B1 (ko) 연산회로를 이용한 액티브 플라즈마 디스플레이 패널 및 그의구동방법
JP2000040471A (ja) プラズマディスプレイパネル及びその製造方法、並びにそれを用いたディスプレイ装置
KR100438920B1 (ko) 플라즈마 디스플레이 패널의 구동방법
JP4302171B2 (ja) プラズマディスプレイパネルの駆動方法
KR100308047B1 (ko) 플라즈마 디스플레이의 격벽 형성방법
KR20060022205A (ko) 플라즈마 디스플레이 패널

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110318

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee