JP4848933B2 - プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法 - Google Patents

プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法 Download PDF

Info

Publication number
JP4848933B2
JP4848933B2 JP2006307430A JP2006307430A JP4848933B2 JP 4848933 B2 JP4848933 B2 JP 4848933B2 JP 2006307430 A JP2006307430 A JP 2006307430A JP 2006307430 A JP2006307430 A JP 2006307430A JP 4848933 B2 JP4848933 B2 JP 4848933B2
Authority
JP
Japan
Prior art keywords
voltage
period
discharge
electrode
panel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006307430A
Other languages
English (en)
Other versions
JP2008122735A (ja
Inventor
秀彦 庄司
貴彦 折口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2006307430A priority Critical patent/JP4848933B2/ja
Publication of JP2008122735A publication Critical patent/JP2008122735A/ja
Application granted granted Critical
Publication of JP4848933B2 publication Critical patent/JP4848933B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、壁掛けテレビや大型モニターに用いられるプラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法に関する。
プラズマディスプレイパネル(以下、「パネル」と略記する)として代表的な交流面放電型パネルは、対向配置された前面板と背面板との間に多数の放電セルが形成されている。前面板は、1対の走査電極と維持電極とからなる表示電極対が前面ガラス基板上に互いに平行に複数対形成され、それら表示電極対を覆うように誘電体層および保護層が形成されている。背面板は、背面ガラス基板上に複数の平行なデータ電極と、それらを覆うように誘電体層と、さらにその上にデータ電極と平行に複数の隔壁とがそれぞれ形成され、誘電体層の表面と隔壁の側面とに蛍光体層が形成されている。そして、表示電極対とデータ電極とが立体交差するように前面板と背面板とが対向配置されて密封され、内部の放電空間には、例えば分圧比で5%のキセノンを含む放電ガスが封入されている。ここで表示電極対とデータ電極とが対向する部分に放電セルが形成される。このような構成のパネルにおいて、各放電セル内でガス放電により紫外線を発生させ、この紫外線で赤色(R)、緑色(G)および青色(B)の各色の蛍光体を励起発光させてカラー表示を行っている。
パネルを駆動する方法としては、サブフィールド法、すなわち、1フィールド期間を複数のサブフィールドに分割した上で、発光させるサブフィールドの組み合わせによって階調表示を行う方法が一般に用いられている。
各サブフィールドは、初期化期間、書込み期間および維持期間を有し、初期化期間では初期化放電を発生し、続く書込み動作に必要な壁電荷を各電極上に形成する。
書込み期間では、表示を行うべき放電セルに選択的に書込みパルス電圧を印加して書込み放電を発生させ壁電荷を形成する(以下、この動作を「書込み」とも記す)。そして維持期間では、走査電極と維持電極とからなる表示電極対に交互に維持パルスを印加し、書込み放電を起こした放電セルで維持放電を発生させ、対応する放電セルの蛍光体層を発光させることにより画像表示を行う。
また、サブフィールド法の中でも、緩やかに変化する電圧波形を用いて初期化放電を行い、さらに維持放電を行った放電セルに対して選択的に初期化放電を行うことで、階調表示に関係しない発光を極力減らしコントラスト比を向上させた新規な駆動方法が開示されている。
具体的には、複数のサブフィールドのうち、1つのサブフィールドの初期化期間においては全ての放電セルで初期化放電を発生させる初期化動作(以下、「全セル初期化動作」と略記する)を行い、他のサブフィールドの初期化期間においては維持放電を行った放電セルでのみ初期化放電を発生させる初期化動作(以下、「選択初期化動作」と略記する)を行う。
このように駆動することによって、画像の表示に関係のない発光は全セル初期化動作の放電に伴う発光のみとなり、黒表示領域の輝度(以下、「黒輝度」と略記する)は全セル初期化動作における微弱発光だけとなって、コントラストの高い画像表示が可能となる(例えば、特許文献1参照)。
特開2000−242224号公報
近年においては、パネルの高精細化、大画面化が進められており、それに伴い、表示画像の更なる高画質化が望まれている。
高コントラスト化は高画質化を実現するための有効な手段の1つであり、例えば、全セル初期化動作時の最大電圧を下げて初期化放電時の発光輝度を低減させ、コントラストをさらに向上させるといった試みがなされている。
しかしながら、全セル初期化動作時の最大電圧を下げると、初期化動作時に発生させるプライミングが減少して次の初期化動作時の強放電を誘発してしまい、そのため書込みがなされていないにもかかわらず維持放電が生じて発光してしまう放電セル(以下、「初期化輝点」と呼称する)を生じさせる恐れがある。そして、この現象は、パネルの温度に依存して発生頻度が変化し、パネルの温度が低温のときに顕著となる。
一方、この現象は、全セル初期化動作時の最大電圧を大きくすれば改善することができるため、プラズマディスプレイ装置を設計する際には、まず温度に関する動作保証範囲を定め、その動作保証範囲内において想定されるパネルの最低温度において安定した初期化動作がなされるように全セル初期化動作時の最大電圧を設定していた。そのため、全セル初期化動作時の最大電圧を十分に下げることができなかった。
本発明はこのような課題に鑑みなされたものであり、全セル初期化動作時の最大電圧を上げることなく初期化輝点の発生を低減することを可能とし、コントラストの高い画像表示を実現して、画像表示品質のよいプラズマディスプレイ装置およびパネルの駆動方法を提供することを目的とする。
このような課題を解決するために、本発明は、走査電極と維持電極とからなる表示電極対とデータ電極とを有する放電セルを複数備えたパネルと、1フィールド期間に、放電セルで初期化放電を発生させる初期化期間と、放電セルで選択的に書込み放電を発生させる書込み期間と、書込み期間において選択した放電セルで維持放電を発生させる維持期間とを有するサブフィールドを複数設け、1フィールド期間の少なくとも1つのサブフィールドの初期化期間において緩やかに上昇する傾斜波形電圧を走査電極に印加するように構成した走査電極駆動回路と、データ電極を駆動するデータ電極駆動回路と、温度センサを有しパネルの温度状態を判定するパネル温度判定回路とを備えたプラズマディスプレイ装置であって、データ電極駆動回路は、パネル温度判定回路からの信号に応じて上述の傾斜波形電圧が走査電極に印加される期間に正の電圧をデータ電極に印加するように構成したことを特徴とする。
これにより、全セル初期化動作時の最大電圧を上げることなく初期化輝点の発生を低減することが可能となるので、コントラストを高めて、画像表示品質をよくしたプラズマディスプレイ装置を提供することが可能となる。
また、パネル温度判定回路は、温度センサが検出した温度とあらかじめ定めた閾値との比較によりパネルの温度状態を判定するように構成するとともに、その判定にヒステリシス特性を持たせた構成としてもよい。これにより、パネル温度判定回路における温度状態の判定の頻繁な切換わりを防止できるので、さらに画像表示品質を高めることが可能となる。
また、本発明のパネルの駆動方法は、走査電極と維持電極とからなる表示電極対とデータ電極とを有する放電セルを複数備えたパネルの駆動方法であって、放電セルで初期化放電を発生させる初期化期間と、放電セルで書込み放電を発生させる書込み期間と、書込み期間において選択した放電セルで維持放電を発生させる維持期間とを有するサブフィールドを1フィールド期間に複数設けるとともに、初期化期間において緩やかに上昇する傾斜波形電圧を走査電極に印加するサブフィールドを1フィールド期間に少なくとも1つ含むように構成し、パネルの温度が低温かそうでないかを判定し、低温と判定したときには、上述の傾斜波形電圧が走査電極に印加される期間、正の電圧をデータ電極に印加して駆動することを特徴とする。
これにより、全セル初期化動作時の最大電圧を上げることなく初期化輝点の発生を低減することが可能となるので、プラズマディスプレイ装置における表示画像のコントラストを高めて、画像表示品質をよくすることが可能となる。
本発明によれば、全セル初期化動作時の最大電圧を上げることなく初期化輝点の発生を低減することが可能となるので、表示画像のコントラストを高めて、画像表示品質のよいプラズマディスプレイ装置およびパネルの駆動方法を提供することが可能となる。
以下、本発明の実施の形態におけるプラズマディスプレイ装置について、図面を用いて説明する。
(実施の形態)
図1は、本発明の実施の形態におけるパネル10の構造を示す分解斜視図である。ガラス製の前面板21上には、走査電極22と維持電極23とからなる表示電極対24が複数形成されている。そして走査電極22と維持電極23とを覆うように誘電体層25が形成され、その誘電体層25上に保護層26が形成されている。
また、保護層26は、放電セルにおける放電開始電圧を下げるために、パネルの材料として使用実績があり、ネオン(Ne)およびキセノン(Xe)ガスを封入した場合に2次電子放出係数が大きく耐久性に優れたMgOを主成分とする材料から形成されている。
背面板31上にはデータ電極32が複数形成され、データ電極32を覆うように誘電体層33が形成され、さらにその上に井桁状の隔壁34が形成されている。そして、隔壁34の側面および誘電体層33上には赤色(R)、緑色(G)および青色(B)の各色に発光する蛍光体層35が設けられている。
これら前面板21と背面板31とは、微小な放電空間を挟んで表示電極対24とデータ電極32とが交差するように対向配置され、その外周部をガラスフリット等の封着材によって封着されている。そして放電空間には、例えばネオンとキセノンの混合ガスが放電ガスとして封入されている。放電空間は隔壁34によって複数の区画に仕切られており、表示電極対24とデータ電極32とが交差する部分に放電セルが形成されている。そしてこれらの放電セルが放電、発光することにより画像が表示される。
なお、パネルの構造は上述したものに限られるわけではなく、例えばストライプ状の隔壁を備えたものであってもよい。
図2は、本発明の実施の形態におけるパネル10の電極配列図である。パネル10には、行方向に長いn本の走査電極SC1〜SCn(図1の走査電極22)およびn本の維持電極SU1〜SUn(図1の維持電極23)が配列され、列方向に長いm本のデータ電極D1〜Dm(図1のデータ電極32)が配列されている。そして、1対の走査電極SCi(i=1〜n)および維持電極SUiと1つのデータ電極Dj(j=1〜m)とが交差した部分に放電セルが形成され、放電セルは放電空間内にm×n個形成されている。なお、図1、図2に示したように、走査電極SCiと維持電極SUiとは互いに平行に対をなして形成されているため、走査電極SC1〜SCnと維持電極SU1〜SUnとの間に大きな電極間容量Cpが存在する。
次に、パネル10を駆動するための駆動電圧波形とその動作について説明する。本実施の形態におけるプラズマディスプレイ装置は、サブフィールド法、すなわち1フィールド期間を複数のサブフィールドに分割し、サブフィールド毎に各放電セルの発光・非発光を制御することによって階調表示を行う。そして、それぞれのサブフィールドは、初期化期間、書込み期間および維持期間を有する。
また、本実施の形態では、1フィールドを10のサブフィールド(第1SF、第2SF、・・・、第10SF)で構成し、各サブフィールドはそれぞれ、例えば(1、2、3、6、11、18、30、44、60、80)の輝度重みを持つものとする。そして、第1SFの初期化期間では全セル初期化動作を行い、第2SF〜第10SFの初期化期間では選択初期化動作を行うものとする。そして、各サブフィールドの維持期間においては、それぞれのサブフィールドの輝度重みに所定の輝度倍率を乗じた数の維持パルスが表示電極対のそれぞれに印加される。
なお、本実施の形態は、サブフィールド数や各サブフィールドの輝度重みが上記の値に限定されるものではなく、また、画像信号等にもとづいてサブフィールド構成を切換える構成であってもよい。
各サブフィールドにおいて、初期化期間では初期化放電を発生し、続く書込み放電に必要な壁電荷を各電極上に形成する。加えて、放電遅れを小さくし書込み放電を安定して発生させるためのプライミング(放電のための起爆剤=励起粒子)を発生させるという働きを持つ。このときの初期化動作には、全ての放電セルで初期化放電を発生させる全セル初期化動作と、1つ前のサブフィールドで維持放電を行った放電セルで初期化放電を発生させる選択初期化動作とがある。
書込み期間では、後に続く維持期間において発光させるべき放電セルで選択的に書込み放電を発生し壁電荷を形成する。そして維持期間では、輝度重みに比例した数の維持パルスを表示電極対24に交互に印加して、書込み放電を発生した放電セルで維持放電を発生させて発光させる。このときの比例定数を輝度倍率と呼ぶ。
なお、本実施の形態では、後述するパネル温度判定回路において判定されるパネル10の温度状態に応じて全セル初期化動作時の駆動電圧波形を変更している。具体的には、パネル10が低温のときに、全セル初期化動作時においてデータ電極D1〜Dmに正の電圧を印加する。これにより全セル初期化動作時の最高電圧を上げることなく初期化輝点の発生を低減することを実現している。以下、パネル温度判定回路においてパネル10の温度は低温ではないと判定されたときの駆動電圧波形についてまず説明し、続いて、低温と判定されたときの駆動電圧波形について説明する。
図3は、本発明の実施の形態におけるパネル10の温度が低温ではないと判定されたときのパネル10の各電極に印加する駆動電圧波形図である。図3には、2つのサブフィールドの駆動電圧波形、すなわち全セル初期化動作を行うサブフィールド(以下、「全セル初期化サブフィールド」と呼称する)と、選択初期化動作を行うサブフィールド(以下、「選択初期化サブフィールド」と呼称する)とを示しているが、他のサブフィールドにおける駆動電圧波形もほぼ同様である。
まず、全セル初期化サブフィールドである第1SFについて説明する。
第1SFの初期化期間前半部では、データ電極D1〜Dm、維持電極SU1〜SUnにそれぞれ0(V)を印加し、走査電極SC1〜SCnには、維持電極SU1〜SUnに対して放電開始電圧以下の電圧Vi1から、放電開始電圧を超える電圧Vi2に向かって緩やかに上昇する傾斜波形電圧(以下、「上りランプ波形電圧」と呼称する)を印加する(以下、走査電極SC1〜SCnに印加する上りランプ波形電圧の最大値を「初期化電圧Vi2」として引用する。また、初期化電圧Vi2と電圧Vi1との差を、「Vset」と記す)。
この上りランプ波形電圧が上昇する間に、走査電極SC1〜SCnと維持電極SU1〜SUn、データ電極D1〜Dmとの間でそれぞれ微弱な初期化放電が持続して起こる。そして、走査電極SC1〜SCn上部に負の壁電圧が蓄積されるとともに、データ電極D1〜Dm上部および維持電極SU1〜SUn上部には正の壁電圧が蓄積される。ここで、電極上部の壁電圧とは電極を覆う誘電体層上、保護層上、蛍光体層上等に蓄積された壁電荷により生じる電圧を表す。
初期化期間後半部では、維持電極SU1〜SUnに正の電圧Ve1を印加し、データ電極D1〜Dmに0(V)を印加し、走査電極SC1〜SCnには、維持電極SU1〜SUnに対して放電開始電圧以下となる電圧Vi3から放電開始電圧を超える電圧Vi4に向かって緩やかに下降する傾斜波形電圧(以下、「下りランプ波形電圧」と呼称する)を印加する。この間に、走査電極SC1〜SCnと維持電極SU1〜SUn、データ電極D1〜Dmとの間でそれぞれ微弱な初期化放電が持続して起こる。そして、走査電極SC1〜SCn上部の負の壁電圧および維持電極SU1〜SUn上部の正の壁電圧が弱められ、データ電極D1〜Dm上部の正の壁電圧は書込み動作に適した値に調整される。以上により、全ての放電セルに対して初期化放電を行う全セル初期化動作が終了する。
続く書込み期間では、維持電極SU1〜SUnに電圧Ve2を、走査電極SC1〜SCnに電圧Vcを印加する。
まず、1行目の走査電極SC1に負の走査パルス電圧Vaを印加するとともに、データ電極D1〜Dmのうち1行目に発光させるべき放電セルのデータ電極Dk(k=1〜m)に正の書込みパルス電圧Vdを印加する。このときデータ電極Dk上と走査電極SC1上との交差部の電圧差は、外部印加電圧の差(Vd−Va)にデータ電極Dk上の壁電圧と走査電極SC1上の壁電圧との差が加算されたものとなり放電開始電圧を超える。そして、データ電極Dkと走査電極SC1との間および維持電極SU1と走査電極SC1との間に書込み放電が起こり、走査電極SC1上に正の壁電圧が蓄積され、維持電極SU1上に負の壁電圧が蓄積され、データ電極Dk上にも負の壁電圧が蓄積される。
このようにして、1行目に発光させるべき放電セルで書込み放電を起こして各電極上に壁電圧を蓄積する書込み動作が行われる。一方、書込みパルス電圧Vdを印加しなかったデータ電極D1〜Dmと走査電極SC1との交差部の電圧は放電開始電圧を超えないので、書込み放電は発生しない。以上の書込み動作をn行目の放電セルに至るまで行い、書込み期間が終了する。
続く維持期間では、まず走査電極SC1〜SCnに正の維持パルス電圧Vsを印加するとともに維持電極SU1〜SUnに0(V)を印加する。すると書込み放電を起こした放電セルでは、走査電極SCi上と維持電極SUi上との電圧差が維持パルス電圧Vsに走査電極SCi上の壁電圧と維持電極SUi上の壁電圧との差が加算されたものとなり放電開始電圧を超える。
そして、走査電極SCiと維持電極SUiとの間に維持放電が起こり、このとき発生した紫外線により蛍光体層35が発光する。そして走査電極SCi上に負の壁電圧が蓄積され、維持電極SUi上に正の壁電圧が蓄積される。さらにデータ電極Dk上にも正の壁電圧が蓄積される。書込み期間において書込み放電が起きなかった放電セルでは維持放電は発生せず、初期化期間の終了時における壁電圧が保たれる。
続いて、走査電極SC1〜SCnには0(V)を、維持電極SU1〜SUnには維持パルス電圧Vsをそれぞれ印加する。すると、維持放電を起こした放電セルでは、維持電極SUi上と走査電極SCi上との電圧差が放電開始電圧を超えるので再び維持電極SUiと走査電極SCiとの間に維持放電が起こり、維持電極SUi上に負の壁電圧が蓄積され走査電極SCi上に正の壁電圧が蓄積される。以降同様に、走査電極SC1〜SCnと維持電極SU1〜SUnとに交互に輝度重みに輝度倍率を乗じた数の維持パルスを印加し、表示電極対24の電極間に電位差を与えることにより、書込み期間において書込み放電を起こした放電セルで維持放電が継続して行われる。
そして、維持期間の最後には走査電極SC1〜SCnと維持電極SU1〜SUnとの間にいわゆる細幅パルス状の電圧差を与えて、データ電極Dk上の正の壁電圧を残したまま、走査電極SCi上および維持電極SUi上の壁電圧を調整している。具体的には、維持電極SU1〜SUnを一旦0(V)に戻した後、走査電極SC1〜SCnに維持パルス電圧Vsを印加する。すると、維持放電を起こした放電セルの維持電極SUiと走査電極SCiとの間で維持放電が起こる。そしてこの放電が収束する前、すなわち放電で発生した荷電粒子が放電空間内に十分残留している間に維持電極SU1〜SUnに電圧Ve1を印加する。これにより維持電極SUiと走査電極SCiとの間の電圧差が(Vs−Ve1)の程度まで弱まる。すると、データ電極Dk上の正の壁電荷を残したまま、走査電極SC1〜SCn上と維持電極SU1〜SUn上との間の壁電圧はそれぞれの電極に印加した電圧の差(Vs−Ve1)の程度まで弱められる。以下、この放電を「消去放電」と呼ぶ。
このように、最後の維持放電、すなわち消去放電を発生させるための電圧Vsを走査電極SC1〜SCnに印加してから、所定の時間間隔の後、表示電極対24の電極間の電位差を緩和するための電圧Ve1を維持電極SU1〜SUnに印加する。こうして維持期間における維持動作が終了する。
次に、選択初期化サブフィールドである第2SFの動作について説明する。
第2SFの選択初期化期間では、維持電極SU1〜SUnに電圧Ve1を、データ電極D1〜Dmに0(V)をそれぞれ印加したまま、走査電極SC1〜SCnに電圧Vi3’から電圧Vi4に向かって緩やかに下降する下りランプ波形電圧を印加する。
すると前のサブフィールドの維持期間で維持放電を起こした放電セルでは微弱な初期化放電が発生し、走査電極SCi上および維持電極SUi上の壁電圧が弱められる。またデータ電極Dkに対しては、直前の維持放電によってデータ電極Dk上に十分な正の壁電圧が蓄積されているので、この壁電圧の過剰な部分が放電され、書込み動作に適した壁電圧に調整される。
一方、前のサブフィールドで維持放電を起こさなかった放電セルについては放電することはなく、前のサブフィールドの初期化期間終了時における壁電荷がそのまま保たれる。このように選択初期化動作は、直前のサブフィールドの維持期間で維持動作を行った放電セルに対して選択的に初期化放電を行う初期化動作である。
続く書込み期間の動作は全セル初期化サブフィールドの書込み期間の動作と同様であるため説明を省略する。続く維持期間の動作も維持パルスの数を除いて同様である。
図4は、本発明の実施の形態におけるパネル10の温度が低温と判定されたときのパネル10の各電極に印加する駆動電圧波形図である。なお、図4に示す駆動電圧波形は、図3に示した駆動電圧波形と全セル初期化サブフィールドの初期化期間前半部におけるデータ電極D1〜Dmへの駆動電圧の波形形状が異なるだけであり、それ以外の駆動電圧波形は同様であるため、ここでは、全セル初期化サブフィールドの初期化期間前半部における駆動電圧波形について説明する。
第1SFの初期化期間前半部では、維持電極SU1〜SUnに0(V)を印加し、走査電極SC1〜SCnには、維持電極SU1〜SUnに対して放電開始電圧以下の電圧Vi1から、放電開始電圧を超える電圧Vi2に向かって緩やかに上昇する上りランプ波形電圧を印加する。このとき、パネル温度判定回路においてパネル10の温度が低温と判定されたときには、図4に示すとおり、走査電極SC1〜SCnに上りランプ波形電圧を印加する期間、データ電極D1〜Dmに正の電圧Vdを印加する。
本実施の形態では、このように、パネル10の温度が低温のときに全セル初期化期間前半部においてデータ電極D1〜Dmに正の電圧Vdを印加することで、Vsetを大きくすることなく初期化輝点の発生を低減している。これは、次のような理由による。
初期化輝点の発生はパネルの温度に依存しており、パネルの温度が低温になるほど初期化輝点は発生しやすくなる。一方、初期化放電の継続時間と初期化輝点の発生とは関連しており、初期化放電の継続時間を長くすれば初期化輝点の発生を低減できる。そして、初期化放電が不安定にならないように上りランプ波形電圧の傾きを一定にしたまま初期化放電の継続時間を長くするためには、Vsetを大きくしなければならない。すなわち、初期化輝点を発生させないために必要なVsetはパネルの温度に応じて変化し、パネルの温度が低いほど、より大きいVsetが必要になる。
図5は、初期化輝点を発生させないために必要なVsetとパネルの温度との関係を示した図である。図5において、縦軸は初期化輝点を発生させないために必要なVsetを表し、横軸はパネルの温度を表す。なお、上りランプ波形電圧の傾きは一定とし、Vsetを大きくすると、その分初期化放電の継続時間が長くなるものとする。
データ電極D1〜Dmに正の電圧Vdを印加しない駆動(図面中、破線で示す)では、初期化輝点を発生させないために必要なVsetは、図5の破線に示すように、パネルの温度が40℃〜70℃のときに約190〜193(V)程度である。しかし、パネルの温度が40℃以下になると、パネルの温度が低くなるにつれて必要なVsetも徐々に大きくなっていき、パネルの温度が30℃では、必要なVsetは約200(V)に、パネルの温度が0℃では、必要なVsetは約230(V)になる。そのため、データ電極D1〜Dmに正の電圧Vdを印加しない駆動においては、Vsetが230Vより低く設定されたときはパネルの温度が30℃以下のときに初期化輝点が発生する恐れがある。
一方、データ電極D1〜Dmに正の電圧Vdを印加する駆動(図面中、実線で示す)では、図5の実線に示すように、初期化輝点を発生させないために必要なVsetは、破線で示した正の電圧Vdを印加しない場合と比較して約40(V)低いことがわかる。
このため、データ電極D1〜Dmに正の電圧Vdを印加する駆動においては、Vsetを200(V)に設定した場合、パネルの温度が0℃であっても初期化輝点が発生する恐れは少ない。
なお、Vsetを200(V)に設定した場合、パネルの温度が40℃以上であれば、図5の破線に示すとおり、データ電極D1〜Dmに正の電圧Vdを印加しない駆動においても、初期化輝点の発生する恐れは少ない。また、通常は、パネルの温度はパネルの駆動を開始した直後が最も低く、パネルの駆動開始からの経過時間に応じて徐々に上昇していくため、パネルの駆動開始直後に初期化輝点が発生しやすい状態にあっても、プラズマディスプレイ装置を継続して動作させていくうちに、徐々にパネルの温度が上昇して、初期化輝点が発生しにくい状態となることも少なくない。
これらのことから、本実施の形態では、上述したように、全セル初期化期間における走査電極SC1〜SCnへの上りランプ波形電圧印加期間において、データ電極D1〜Dmに、正の電圧Vdを印加する駆動と印加しない駆動とを、パネルの温度状態に応じて切換える構成としている。そして、パネル温度判定回路においてパネルの温度を低温と判定したときには、正の電圧Vdを印加する駆動を行い、低温ではないと判定したときには正の電圧Vdを印加しない駆動を行う。これにより、Vsetを大きくすることなく初期化輝点の発生を低減することが可能な駆動を実現できる。また、Vsetと黒輝度とは関連しており、Vsetを大きくすると不要な発光が増えて黒輝度が上昇しコントラストが悪化するが、本実施の形態ではVsetを大きくせずにすむため、高コントラスト化が可能である。また、パネルの温度が低温ではない場合に正の電圧Vdを印加しない構成とすることで、パネルの温度にかかわらず正の電圧Vdを印加し続ける場合よりも消費電力を低減できる。
なお、本実施の形態では、後述するパネル温度判定回路においてパネルの温度状態の判定にヒステリシス特性を持たせており、パネルの駆動を開始した直後およびパネルの温度が下降しているときにはパネルの温度が40℃未満のときを低温と判定させ、パネルの温度が上昇しているときにはパネルの温度が42℃以上になったときに低温ではないと判定させる構成としている。これにより、Vsetを200(V)に設定することを可能にするとともに、パネルの温度が40℃付近にあるときのパネル温度判定回路における判定の頻繁な切換わりを防止している。
また、本実施の形態では、正の電圧Vdを約75(V)に設定しているが、パネル温度判定回路における閾値やVset等を含む上述した各数値は、表示電極対数1080、50インチのパネルの特性にもとづき設定した一例に過ぎず、本実施の形態は何らこれらの数値に限定されるものではない。各設定値はパネルの特性やプラズマディスプレイ装置の仕様等に合わせて最適な値にすることが望ましい。
次に、本実施の形態におけるプラズマディスプレイ装置の構成について説明する。図6は、本発明の一実施の形態におけるプラズマディスプレイ装置の回路ブロック図である。プラズマディスプレイ装置1は、パネル10、画像信号処理回路41、データ電極駆動回路42、走査電極駆動回路43、維持電極駆動回路44、タイミング発生回路45、パネル温度判定回路46および各回路ブロックに必要な電源を供給する電源回路(図示せず)を備えている。
画像信号処理回路41は、入力された画像信号sigをサブフィールド毎の発光・非発光を示す画像データに変換する。データ電極駆動回路42はサブフィールド毎の画像データを各データ電極D1〜Dmに対応する信号に変換し各データ電極D1〜Dmを駆動する。
パネル温度判定回路46は、温度を検出するために用いられる熱電対等の一般に知られた素子からなる温度センサ47を有する。そして、温度センサ47で検出されたパネル10周辺の温度からパネル10の温度の推定値を演算により算出し、その算出値とあらかじめ定めた閾値とを比較してパネル10の温度状態を判定して、その結果をタイミング発生回路45に出力する。なお、上述したように、本実施の形態では、この判定にヒステリシス特性を持たせており、パネル10の温度が上昇しているかそうでないかで、異なる閾値を用いる構成としている。
タイミング発生回路45は水平同期信号H、垂直同期信号Vおよびパネル温度判定回路46で判定されたパネル10の温度状態をもとにして各回路ブロックの動作を制御する各種のタイミング信号を発生し、それぞれの回路ブロックへ供給する。そして、上述したように、本実施の形態においては、パネル温度判定回路46においてパネル10の温度が低温と判定されたときには、全セル初期化期間において走査電極SC1〜SCnに上りランプ波形電圧を印加する期間、正の電圧Vdをデータ電極D1〜Dmに印加するように制御しており、それに応じたタイミング信号をデータ電極駆動回路42に出力する。
走査電極駆動回路43は、初期化期間において走査電極SC1〜SCnに印加する初期化波形を発生するための初期化波形発生回路を有し、タイミング信号にもとづいて各走査電極SC1〜SCnをそれぞれ駆動する。維持電極駆動回路44は、タイミング信号にもとづいて維持電極SU1〜SUnを駆動する。
次に、走査電極駆動回路43の構成とその動作について説明する。図7は、本発明の一実施の形態における走査電極駆動回路43の回路図である。走査電極駆動回路43は、維持パルスを発生させる維持パルス発生回路50、初期化波形を発生させる初期化波形発生回路53、走査パルスを発生させる走査パルス発生回路54を備えている。
維持パルス発生回路50は、電力回収回路51とクランプ回路52とを備えている。電力回収回路51は、電力回収用のコンデンサC1、スイッチング素子Q1、Q2、逆流防止用のダイオードD1、D2、共振用のインダクタL1を有している。なお、電力回収用のコンデンサC1は電極間容量Cpに比べて十分に大きい容量を持ち、電力回収回路51の電源として働くように、電圧値Vsの半分の約Vs/2に充電されている。クランプ回路52は、走査電極SC1〜SCnを電圧Vsにクランプするためのスイッチング素子Q3、走査電極SC1〜SCnを0(V)にクランプするためのスイッチング素子Q4を有している。そして、タイミング発生回路45から出力されるタイミング信号にもとづき維持パルス電圧Vsを発生させる。
例えば、維持パルス波形を立ち上げる際には、スイッチング素子Q1をオンにして電極間容量CpとインダクタL1とを共振させ、電力回収用のコンデンサC1からスイッチング素子Q1、ダイオードD1、インダクタL1を通して走査電極SC1〜SCnに電力を供給する。そして、走査電極SC1〜SCnの電圧がVsに近づいた時点で、スイッチング素子Q3をオンにして、走査電極SC1〜SCnを電圧Vsにクランプする。
逆に、維持パルス波形を立ち下げる際には、スイッチング素子Q2をオンにして電極間容量CpとインダクタL1とを共振させ、電極間容量CpからインダクタL1、ダイオードD2、スイッチング素子Q2を通して電力回収用のコンデンサC1に電力を回収する。そして、走査電極SC1〜SCnの電圧が0(V)に近づいた時点で、スイッチング素子Q4をオンにして、走査電極SC1〜SCnを0(V)にクランプする。
初期化波形発生回路53は、スイッチング素子Q11とコンデンサC10と抵抗R10とを有し所定の初期化電圧Vi2までランプ状に緩やかに上昇する上りランプ波形電圧を発生するミラー積分回路、スイッチング素子Q14とコンデンサC12と抵抗R11とを有し電圧Vi4までランプ状に緩やかに下降する下りランプ波形電圧を発生するミラー積分回路、スイッチング素子Q12を用いた分離回路およびスイッチング素子Q13を用いた分離回路を備えている。そして、タイミング発生回路45から出力されるタイミング信号にもとづき上述した初期化波形を発生させる。なお、図7には、ミラー積分回路のそれぞれの入力端子を入力端子INa、入力端子INbとして示している。
走査パルス発生回路54は、走査電極SC1〜SCnのそれぞれに走査パルス電圧を出力するスイッチ回路OUT1〜OUTnと、スイッチ回路OUT1〜OUTnの低電圧側を電圧Vaにクランプするためのスイッチング素子Q21と、電圧Vaに電圧Vscnを重畳した電圧Vcをスイッチ回路OUT1〜OUTnの高電圧側に印加するためのダイオードD21およびコンデンサC21とを備えている。そしてスイッチ回路OUT1〜OUTnのそれぞれは、電圧Vcを出力するためのスイッチング素子QH1〜QHnと電圧Vaを出力するためのスイッチング素子QL1〜QLnとを備えている。そして、タイミング発生回路45から出力されるタイミング信号にもとづき、書込み期間において走査電極SC1〜SCnに印加する走査パルス電圧Vaを順次発生させる。
なお、本実施の形態では、初期化波形発生回路53に、実用的であり比較的構成が簡単なFETを用いたミラー積分回路を採用しているが、何らこの構成に限定されるものではなく、上りランプ波形電圧および下りランプ波形電圧を発生することができる回路であればどのような回路であってもよい。
なお、図示はしていないが、維持電極駆動回路44の維持パルス発生回路は維持パルス発生回路50と同様の構成であり、維持電極SU1〜SUnを駆動するときの電力を回収して再利用するための電力回収回路と、維持電極SU1〜SUnを電圧Vsにクランプするためのスイッチング素子と、維持電極SU1〜SUnを0(V)にクランプするためのスイッチング素子とを有し、タイミング発生回路45から出力されるタイミング信号にもとづき維持パルス電圧Vsを発生させる。
図8は、本発明の一実施の形態におけるデータ電極駆動回路42の回路図である。データ電極駆動回路42は、スイッチング素子Q1D1〜Q1Dmおよびスイッチング素子Q2D1〜Q2Dmを有している。そして、スイッチング素子Q1D1〜Q1Dmを介して各データ電極D1〜Dmをそれぞれ独立して電圧Vdにクランプする。また、スイッチング素子Q2D1〜Q2Dmを介して各データ電極D1〜Dmをそれぞれ独立して接地し、0(V)にクランプする。このようにしてデータ電極駆動回路42はデータ電極D1〜Dmをそれぞれ独立に駆動し、タイミング発生回路45から出力されるタイミング信号にもとづきデータ電極D1〜Dmに正の書込みパルス電圧Vdを印加する。なお、図8には、スイッチング素子Q1D1〜Q1Dmおよびスイッチング素子Q2D1〜Q2Dmのそれぞれに共通した入力端子を端子IN1〜INmとして示している。
次に、初期化波形発生回路53の動作と正の電圧Vdの印加を制御する方法について、図面を用いて説明する。なお、パネルの温度に応じた正の電圧Vdの印加の制御は全セル初期化動作時に行うため、ここでは全セル初期化動作時の駆動電圧波形について説明する。
図9は、本発明の一実施の形態における全セル初期化期間の走査電極駆動回路43およびデータ電極駆動回路42の動作を説明するためのタイミングチャートである。なお、図面では、全セル初期化動作を行う駆動電圧波形を期間T1〜期間T5で示した5つの期間に分割し、それぞれの期間について説明する。また、電圧Vi1、電圧Vi3は電圧Vsに等しいものとし、電圧Vi2は電圧Vrに等しいものとし、電圧Vi4は負の電圧Vaに等しいものとして説明する。また、以下の説明においてスイッチング素子を導通させる動作をオン、遮断させる動作をオフと表記し、図面にはスイッチング素子をオンさせる信号を「Hi」、オフさせる信号を「Lo」と表記する。また、走査パルス発生回路54からは、初期化波形発生回路53の電圧波形がそのまま出力される。
(期間T1)
まず、維持パルス発生回路50のスイッチング素子Q1をオンにする。すると、電極間容量CpとインダクタL1とが共振し、電力回収用のコンデンサC1からスイッチング素子Q1、ダイオードD1、インダクタL1を通して走査電極SC1〜SCnの電圧が上がり始める。
また、入力端子IN1〜INmを「Hi」にして、スイッチング素子Q1D1〜Q1Dmをオフに維持するとともにスイッチング素子Q2D1〜Q2Dmをオンに維持して、データ電極D1〜Dmに0(V)を印加する。
(期間T2)
次に、維持パルス発生回路50のスイッチング素子Q3をオンにする。するとスイッチング素子Q3を介して走査電極SC1〜SCnに電圧Vsが印加され、走査電極SC1〜SCnの電位は電圧Vs(本実施の形態では、電圧Vi1と等しい)となる。
(期間T3)
次に、上りランプ波形電圧を発生するミラー積分回路の入力端子INaを「Hi」にする。具体的には入力端子INaに、例えば電圧15(V)を印加する。すると、抵抗R10からコンデンサC10に向かって一定の電流が流れ、スイッチング素子Q11のソース電圧がランプ状に上昇し、走査電極駆動回路43の出力電圧もランプ状に上昇し始める。そしてこの電圧上昇は、入力端子INaが「Hi」の間継続する。すなわち、入力端子INaを「Hi」にする期間を制御することで、上りランプ波形電圧の最高電圧である電圧Vi2を所望の電圧値にすることができ、Vsetを所望の値に設定することができる。
この出力電圧が電圧Vr(本実施の形態では、電圧Vi2と等しい)まで上昇したら、その後、入力端子INaを「Lo」にする。具体的には入力端子INaに、例えば電圧0(V)を印加する。
このようにして、放電開始電圧以下となる電圧Vs(本実施の形態では、電圧Vi1と等しい)から、放電開始電圧を超える電圧Vr(本実施の形態では、電圧Vi2と等しい)に向かって緩やかに上昇する上りランプ波形電圧を走査電極SC1〜SCnに印加する。
なお、本実施の形態では、Vsetが200(V)となるように電圧Vi2を設定しているが、これは単なる一例に過ぎず、パネルの特性やプラズマディスプレイ装置の仕様等に合わせて最適な値にすることが望ましい。
(期間T4)
入力端子INaを「Lo」にすると走査電極SC1〜SCnの電圧が電圧Vs(本実施の形態では、電圧Vi3と等しい)まで低下する。そしてその後、スイッチング素子Q3をオフにする。
このとき、パネル温度判定回路46においてパネル10の温度を低温ではないと判定したときには、期間T2〜T4の間、入力端子IN1〜INmを「Hi」にして、スイッチング素子Q1D1〜Q1Dmをオフに維持するとともにスイッチング素子Q2D1〜Q2Dmをオンに維持し、データ電極D1〜Dmに0(V)を印加する。
また、パネル温度判定回路46においてパネル10の温度を低温と判定したときには、期間T2〜T4の間、入力端子IN1〜INmを「Lo」にして、スイッチング素子Q1D1〜Q1Dmをオンに維持するとともにスイッチング素子Q2D1〜Q2Dmをオフに維持し、データ電極D1〜Dmに正の電圧Vdを印加する。こうして、走査電極SC1〜SCnに上りランプ波形電圧を印加する期間、データ電極D1〜Dmに正の電圧Vdを印加する。
また、データ電極D1〜Dmに電圧Vdを印加する期間は、走査電極SC1〜SCnに上りランプ波形電圧を印加する期間だけでなく、ランプ波形電圧を印加する前から、例えば走査電極SC1〜SCnに電圧Vsが印加される期間T2の時からであってもよい。
また、データ電極D1〜Dmに印加する電圧はVdである必要はなく、他の電源回路を備えることでパネル温度判定回路の信号に応じて電圧値を変えてもよい。
(期間T5)
次に、下りランプ波形電圧を発生するミラー積分回路の入力端子INbを「Hi」にする。具体的には入力端子INbに、例えば電圧15(V)を印加する。すると、抵抗R11からコンデンサC12に向かって一定の電流が流れ、スイッチング素子Q14のドレイン電圧がランプ状に下降し、走査電極駆動回路43の出力電圧もランプ状に下降し始める。そして、出力電圧が所定の負の電圧Vi4に至った後、入力端子INbを「Lo」とする。具体的には入力端子INbに、例えば電圧0(V)を印加する。
また、入力端子IN1〜INmを「Hi」にして、スイッチング素子Q1D1〜Q1Dmをオフに維持するとともにスイッチング素子Q2D1〜Q2Dmをオンに維持して、データ電極D1〜Dmに0(V)を印加する。
以上のようにして、走査電極駆動回路43は、走査電極SC1〜SCnに対して、放電開始電圧以下となる電圧Vi1から放電開始電圧を超える初期化電圧Vi2に向かって緩やかに上昇する上りランプ波形電圧を印加し、その後、電圧Vi3から電圧Vi4に向かって緩やかに下降する下りランプ波形電圧を印加することができる。また、データ電極駆動回路42は、パネル温度判定回路46においてパネル10の温度を低温と判定したときに、走査電極SC1〜SCnに上りランプ波形電圧が印加される期間、データ電極D1〜Dmに正の電圧Vdを印加することができる。
なお、書込み期間では、画像信号に応じたタイミングで入力端子IN1〜INmを「Lo」にすることで、スイッチング素子Q1D1〜Q1Dmをオンにし、スイッチング素子Q2D1〜Q2Dmをオフにして、書込みパルス電圧Vdを発生させている。
以上説明したように、本実施の形態では、パネル温度判定回路46においてパネル10の温度を低温と判定したときには、全セル初期化動作を行う初期化期間において、上りランプ波形電圧を走査電極SC1〜SCnに印加する期間、データ電極D1〜Dmに正の電圧Vdを印加する構成とする。これにより、Vsetを下げても初期化輝点が発生しにくい駆動を実現し、低温時に発生しやすい初期化輝点を低減するとともに、全セル初期化動作時における発光を抑えて黒輝度を低減して高コントラスト化を図ることが可能となる。
なお、本実施の形態では、パネル温度判定回路46においてパネル10の温度が40℃未満のときに低温と判定させ、パネル10の温度が42℃以上になったときに低温ではないと判定させて、Vsetを200(V)に設定する構成を説明したが、これは単に一例を挙げたに過ぎず、何らこの構成に限定されるものではない。例えば、パネル温度判定回路46においてパネル10の温度が5℃未満のときに低温と判定させ、パネル10の温度が7℃以上になったときに低温ではないと判定させるような構成とすることもできる。この構成では、Vsetの低減効果は230(V)までとなり、上述の場合よりもVsetの低減効果は少ないが、パネル10を低温と判定する温度範囲が狭くなるので、その分、正の電圧Vdを印加することにより発生する消費電力を抑えることが可能となる。
なお、本実施の形態において用いた具体的な各数値は、単に一例を挙げたに過ぎず、パネルの特性やプラズマディスプレイ装置の仕様等に合わせて、適宜最適な値に設定することが望ましい。
本発明は、全セル初期化動作時の最大電圧を上げることなく初期化輝点の発生を低減することが可能となるので、画像表示品質のよいプラズマディスプレイ装置およびパネルの駆動方法として有用である。
本発明の実施の形態におけるパネルの構造を示す分解斜視図 同パネルの電極配列図 同パネルの温度が低温ではないと判定されたときのパネルの各電極に印加する駆動電圧波形図 同パネルの温度が低温と判定されたときのパネルの各電極に印加する駆動電圧波形図 本発明の実施の形態における初期化輝点を発生させないために必要なVsetとパネルの温度との関係を示した図 本発明の一実施の形態におけるプラズマディスプレイ装置の回路ブロック図 本発明の一実施の形態における走査電極駆動回路の回路図 本発明の一実施の形態におけるデータ電極駆動回路の回路図 本発明の一実施の形態における全セル初期化期間の走査電極駆動回路およびデータ電極駆動回路の動作を説明するためのタイミングチャート
符号の説明
1 プラズマディスプレイ装置
10 パネル
21 (ガラス製の)前面板
22 走査電極
23 維持電極
24 表示電極対
25,33 誘電体層
26 保護層
31 背面板
32 データ電極
34 隔壁
35 蛍光体層
41 画像信号処理回路
42 データ電極駆動回路
43 走査電極駆動回路
44 維持電極駆動回路
45 タイミング発生回路
46 パネル温度判定回路
47 温度センサ
50 維持パルス発生回路
51 電力回収回路
52 クランプ回路
53 初期化波形発生回路
54 走査パルス発生回路

Claims (3)

  1. 走査電極と維持電極とからなる表示電極対とデータ電極とを有する放電セルを複数備えたプラズマディスプレイパネルと、
    1フィールド期間に、前記放電セルで初期化放電を発生させる初期化期間と、前記放電セルで選択的に書込み放電を発生させる書込み期間と、前記書込み期間において選択した放電セルで維持放電を発生させる維持期間とを有するサブフィールドを複数設け、1フィールド期間の少なくとも1つのサブフィールドの初期化期間において緩やかに上昇する傾斜波形電圧を前記走査電極に印加するように構成した走査電極駆動回路と、前記データ電極を駆動するデータ電極駆動回路と、温度センサを有し前記プラズマディスプレイパネルの温度状態を判定するパネル温度判定回路とを備えたプラズマディスプレイ装置であって、
    前記データ電極駆動回路は、前記パネル温度判定回路からの信号に応じて前記傾斜波形電圧が前記走査電極に印加される期間には正の電圧を前記データ電極に印加することを特徴とするプラズマディスプレイ装置。
  2. 前記パネル温度判定回路は、前記温度センサが検出した温度とあらかじめ定めた閾値との比較により前記プラズマディスプレイパネルの温度状態を判定するように構成するとともに、その判定にヒステリシス特性を持たせた構成としたことを特徴とする請求項1に記載のプラズマディスプレイ装置。
  3. 走査電極と維持電極とからなる表示電極対とデータ電極とを有する放電セルを複数備えたプラズマディスプレイパネルの駆動方法であって、
    前記放電セルで初期化放電を発生させる初期化期間と、前記放電セルで書込み放電を発生させる書込み期間と、前記書込み期間において選択した放電セルで維持放電を発生させる維持期間とを有するサブフィールドを1フィールド期間に複数設けるとともに、前記初期化期間において緩やかに上昇する傾斜波形電圧を前記走査電極に印加するサブフィールドを1フィールド期間に少なくとも1つ含むように構成し、前記プラズマディスプレイパネルの温度が低温かそうでないかを判定し、低温と判定したときには、前記傾斜波形電圧が前記走査電極に印加される期間、正の電圧を前記データ電極に印加して駆動することを特徴とするプラズマディスプレイパネルの駆動方法。
JP2006307430A 2006-11-14 2006-11-14 プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法 Expired - Fee Related JP4848933B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006307430A JP4848933B2 (ja) 2006-11-14 2006-11-14 プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006307430A JP4848933B2 (ja) 2006-11-14 2006-11-14 プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法

Publications (2)

Publication Number Publication Date
JP2008122735A JP2008122735A (ja) 2008-05-29
JP4848933B2 true JP4848933B2 (ja) 2011-12-28

Family

ID=39507537

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006307430A Expired - Fee Related JP4848933B2 (ja) 2006-11-14 2006-11-14 プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法

Country Status (1)

Country Link
JP (1) JP4848933B2 (ja)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100820500B1 (ko) * 2001-05-30 2008-04-10 마츠시타 덴끼 산교 가부시키가이샤 플라즈마 디스플레이 패널 표시장치와 그 구동방법
JP2004226792A (ja) * 2003-01-24 2004-08-12 Matsushita Electric Ind Co Ltd プラズマディスプレイパネルの駆動方法
JP2005017346A (ja) * 2003-06-23 2005-01-20 Matsushita Electric Ind Co Ltd プラズマディスプレイ装置
KR100550995B1 (ko) * 2004-06-30 2006-02-13 삼성에스디아이 주식회사 플라즈마 표시 패널의 구동 방법

Also Published As

Publication number Publication date
JP2008122735A (ja) 2008-05-29

Similar Documents

Publication Publication Date Title
JP4655090B2 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP4530048B2 (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
KR20090056964A (ko) 플라즈마 디스플레이 장치 및 플라즈마 디스플레이 패널의 구동 방법
JP5104759B2 (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
JP5061909B2 (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
JP4702367B2 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP4816728B2 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
WO2008120471A9 (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
JP4530047B2 (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
JP5245282B2 (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
JP5104757B2 (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
JP4935484B2 (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
JP5162824B2 (ja) プラズマディスプレイパネルの駆動方法
JP5228317B2 (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
JP5093105B2 (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
JP5092501B2 (ja) プラズマディスプレイ装置
JP4848933B2 (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
JP2009250995A (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
JP2008096803A (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP5045209B2 (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
JP2008268554A (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
JP2008268555A (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
WO2010131466A1 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP5092377B2 (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
JP2009236990A (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091110

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110913

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110920

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111003

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141028

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees