JP3573968B2 - プラズマディスプレイの駆動方法及び駆動装置 - Google Patents
プラズマディスプレイの駆動方法及び駆動装置 Download PDFInfo
- Publication number
- JP3573968B2 JP3573968B2 JP19601698A JP19601698A JP3573968B2 JP 3573968 B2 JP3573968 B2 JP 3573968B2 JP 19601698 A JP19601698 A JP 19601698A JP 19601698 A JP19601698 A JP 19601698A JP 3573968 B2 JP3573968 B2 JP 3573968B2
- Authority
- JP
- Japan
- Prior art keywords
- discharge
- electrode
- pulse
- period
- reset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
- G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
- G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
- G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
- G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
- G09G3/292—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
- G09G3/2927—Details of initialising
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
- G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
- G09G3/294—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/06—Details of flat display driving waveforms
- G09G2310/065—Waveforms comprising zero voltage phase or pause
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/06—Details of flat display driving waveforms
- G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
Description
【０００１】
【発明の属する技術分野】
【０００２】
近年各種ディスプレイ装置においては、表示すべき情報や設置条件の多用化、大画面化及び高精細化が著しい。従ってこれらに用いられるプラズマディスプレイパネル（Plasma Display Panel：ＰＤＰ），ＣＲＴ，ＬＣＤ，ＥＬ，蛍光表示管，発光ダイオード等の表示装置においては、これらの傾向に対応すべく、表示品質の向上が求められている。
【０００３】
上記の表示装置の内、ＰＤＰは、ちらつきが無い、大画面化が容易である，高輝度長寿命等の優れた特長を有することから、最近盛んに開発が行われている。ＰＤＰには、２本の電極で選択放電（アドレス放電）および維持放電を行う２電極型と、第３の電極を利用してアドレス放電を行う３電極型がある。階調表示を行うカラーＰＤＰでは、放電により発生する紫外線によって放電セル内に形成した蛍光体を励起しているが、この蛍光体は、放電により同時に発生する正電荷であるイオンの衝撃に弱いという欠点がある。上記の２電極型では、蛍光体がイオンに直接当たるような構成になっているため、蛍光体の寿命低下を招く恐れがある。この問題を回避できるカラーＰＤＰとして、面放電を利用した３電極構造が一般に知られている。さらに、この３電極型においても、第３の電極を維持放電を行う第１と第２の電極が配置されている基板に形成する場合と、対向するもう一つの基板に配置する場合がある。また同一基板に前記の３種の電極を形成する場合でも、維持放電を行う２本の電極の上に第３の電極を配置する場合と、その下に第３の電極を配置する場合がある。さらに、蛍光体から発せられた可視光をその蛍光体を透過して見る場合（透過型）と、蛍光体からの反射を見る場合（反射型）がある。また放電を行うセルは、障壁（リブ、又はバリアとも言う）によって、隣接セルとの空間的な結合が断ち切られている。この障壁は、放電セルを取り囲むように４方に設けて完全に密封する場合と、一方向のみに設けられて、他の方向は電極間のギャップ（距離）の適正化によって結合を断ち切る場合等がある。
【０００４】
本発明は、上記に記した各種方式のＰＤＰの駆動方法に関する。
【従来の技術】
【０００５】
本明細書では、維持放電を行う電極の基板とは別な対向する基板に第３の電極を形成するパネルで、障壁が垂直方向（つまり、第１電極と第２電極に直交し、第３電極と平行）にのみ形成され、維持電極の一部が透明電極によって構成されている反射型の例をもとに説明する。
【０００６】
図１は、上記の３電極・面放電・ＡＣ型ＰＤＰの概略平面図である。また図２は、上記３電極・面放電・ＡＣ型ＰＤＰの垂直方向における概略断面図であり、同様に図３は、上記３電極・面放電・ＡＣ型ＰＤＰの水平方向における概略断面図である。この図２及び３は、一つの放電セルを示している。
【０００７】
ＰＤＰは、基本的に２枚のガラス基板によって構成されている。前面ガラス基板１８には平行する維持電極１９であるＸ電極１３，Ｙ電極１４を備えており、これらの電極は透明電極１９ａとバス電極１９ｂによって構成されている。透明電極１９ａは蛍光体１７からの反射光を透過させる役割があるため、ＩＴＯ（酸化インジュームを主成分とする透明の導体膜）等によって形成される。また、バス電極１９ｂは、電極抵抗による電圧ドロップを防ぐため、低抵抗で形成する必要があり、ＣｒやＣｕによって形成される。さらにそれらを、誘電体層（ガラス）２０で被覆し、放電面には保護膜としてＭｇＯ（酸化マグネシューム）膜２１を形成する。また、前面ガラス基板１８と向かい合う背面ガラス基板１６には、アドレス電極１５を維持電極１９と直交する形で形成する。またアドレス電極１５間には、障壁１１を形成し、その障壁１１の間には、アドレス電極１５を覆う形で赤，緑，青の発光特性を持つ蛍光体１７を形成する。障壁１１の尾根と、ＭｇＯ２１面が密着する形で２枚のガラス基板が組み立てられている。
【０００８】
図４は従来技術を示す駆動波形図であり、前述の図１〜図３に示すＰＤＰを駆動する場合の方法を示すものである。ここでは、いわゆる従来の「アドレス／維持放電期間分離型（ＡＤＳ）・書き込みアドレス方式」における１サブフィールド期間を示している。
【０００９】
この例では、１サブフィールドは、リセット期間，アドレス期間，及び維持放電期間とに分離される。リセット期間においては、例えばまず全てのＹ電極が０Ｖレベルにされ、同時にＸ電極に電圧Ｖｓ＋Ｖｗ（約３３０Ｖ）からなる全面書き込みパルスが印加される。この結果、以前の表示状態に関わらず、全表示ラインの全セルで放電が行われる。このときのアドレス電極電位は、約１００Ｖ（Ｖａｗ）である。次にＸ電極とアドレス電極の電位が０Ｖとなり、全セルにおいて壁電荷自身の電圧が放電開始電圧を越えて放電が開始される。この放電は、電極間の電位差が無いため、壁電荷が形成されることは無く、空間電荷は自己中和して放電が終息する。いわゆる自己消去放電である。この自己消去放電によって、パネル内の全セルの状態が、壁電荷の無い均一な状態となる。このリセット期間は、前のサブフィールドの点灯状態に係わらず全てのセルを同じ状態にする作用があり、次のアドレス（書き込み）放電を安定に行うことができる。
【００１０】
次にアドレス期間において、表示データに応じたセルのＯＮ／ＯＦＦを行うために、線順次でアドレス放電が行われる。まず、Ｙ電極に−Ｖｙレベル（約−１５０Ｖ）のスキャンパルスを印加すると共に、アドレス電極中の維持放電を起すセル、すなわち点灯させるセルに対応するアドレス電極に、電圧Ｖａ（約５０Ｖ）のアドレスパルスを選択的に印加する。この結果、点灯させるセルのアドレス電極とＹ電極の間で放電が起こり、これをプライミング（種火）としてＸ電極（電圧Ｖｘ＝５０Ｖ）とＹ電極間の放電に即移行する。前者の放電を「プライミングアドレス放電」，後者を「主アドレス放電」と称する。これにより、選択ラインの選択セルのＸ電極とＹ電極上のＭｇＯ面に維持放電が可能な量の壁電荷が蓄積される。
【００１１】
以下、順次、他の表示ラインについても同様の動作が行われ、全表示ラインにおいて新たな表示データの書き込みが行われる。
【００１２】
その後維持放電期間になると、Ｙ電極とＸ電極に交互に電圧Ｖｓ（約１８０Ｖ）からなる維持パルスが印加されて維持放電が行われ、１サブフィールドの映像表示が行われる。なお、かかる「アドレス／維持放電分離型・書き込みアドレス方式」においては、維持放電期間の長短、つまり維持パルスの回数によって、輝度が決定される。
【００１３】
図５は、アドレス／維持放電分離型・書込みアドレス方式のタイムチャートであり、多階調表示の一例として１６階調表示を行う場合の駆動方法を示している。この例では、１フレームは４個のサブフィールド（ＳＦ１，ＳＦ２，ＳＦ３，ＳＦ４）に区分される。そしてこれらのサブフィールドＳＦ１〜ＳＦ４においては、リセット期間とアドレス期間とはそれぞれ同一の長さとなる。また維持放電期間の長さは、例えば１：２：４：８の比率となる。従って、点灯させるサブフィールドを選択することで、０から１５までの１６段階の階調表示が可能となる。
【００１４】
上記駆動方法では、各々のサブフィールドがリセット期間を備えており、各々のサブフィールドにて全面書き込みパルスの印加による全面書き込み放電が行われる。このため、本来映像表示に寄与しないリセット期間での発光が各サブフィールドにて生じており、表示画像のコントラストを下げる一因となっている。この問題を解決するため本願出願人は、１フレーム当たりの前記全面書き込み放電の回数を減らすことで高コントラスト化を図った新規の駆動方法を発明し、既に出願した（特開平５−３１３５９８号公報）。この方法は、リセット期間における全面書き込み放電を一部のサブフィールドのみで実施し、他のサブフィールドにおいては、リセット期間にて消去放電のみを実施するものである。全面書き込み放電の回数が減少することにより、映像表示に寄与しない発光を抑えた高コントラスト駆動が可能である。
【発明が解決しようとする課題】
【００１５】
ＯＮセルを正しく点灯させ、ＯＦＦセルを点灯させない駆動を実現する為の各種パルスの電圧値には許容範囲が存在し、ここではその最小値から最大値までの電圧範囲を駆動電圧マージンと称する。
【００１６】
まず、駆動電圧マージンに関する第１の課題について説明する。単純マトリクスパネル（二重極）の対向電極における細幅パルス消去では、放電形成中に外部印加電圧を打ち切るために、放電時に発生した荷電粒子の大部分は放電セル空間に残留し、パネル誘電体層上の壁電荷に静電引力で吸着され壁面上で再結合して消去される。一方、面放電電極を有した３電極パネルでは、この細幅パルス消去動作が同一基板上の面放電電極上で行われるため、放電セル空間の荷電粒子は対向電極上の電位に影響される。
【００１７】
図６は残留壁電荷を示す図・１であり、リセット期間における細幅消去の中和放電中に、対向電極がＶａとなっている場合の残留壁電荷を示す。この場合、対向電極上に多量のマイナス極性電荷を蓄積することになり、消去不良となる。
【００１８】
一方、図７は残留壁電荷を示す図・２であり、リセット期間における細幅消去の中和放電中に、対向電極がＧＮＤとなっている場合の残留壁電荷を示す。この場合、対向電極上に多量のプラス極性電荷を蓄積することになり、消去不良となる。
【００１９】
これらの場合、この消去不良が次のアドレス期間での選択的な壁電荷の形成を阻害し、結果として駆動電圧マージンの悪化につながることが判明した。
【００２０】
次に、駆動電圧マージンに関する第２の課題について説明する。リセット期間中に細幅消去放電を行う際に、画素の不均一性や温度条件の変化から放電開始が予想以上に早まった場合は、必要な壁電荷消去ができないばかりか、消去前の壁電荷状態に対して反転極性の壁電荷を形成する恐れがあり、駆動電圧マージンの減少につながる。
【００２１】
次に、駆動電圧マージンに関する第３の課題について説明する。図８は、微弱放電による影響を示す図であり、Ａ（アドレス），Ｘ，Ｙの各電極パルスと共に放電発光パルス（光）が示してある。この放電発光パルスを観察すると、維持放電パルスと次の維持放電パルスの隙間で微弱な発光が存在している。この微弱放電は、次の維持放電自体に与える影響は小さいため、正常に維持放電を繰り返すことが可能である。
【００２２】
しかしながら、この微弱放電は、リセット期間における消去放電（図８では細幅放電を用いている）に対しては大きな影響を与えることが判明した。具体的には、この微弱放電により維持放電で形成した壁電荷が減少し、正常な消去放電が阻害され、結果として壁電荷の消去不良となってしまう。これが駆動電圧マージンの減少につながる。
【００２３】
次に、駆動電圧マージンに関する第４の課題について説明する。この課題は、特に前述の高コントラスト駆動において問題となるものである。前記の高コントラスト駆動は、一部のサブフィールドを除いて、リセット期間中消去放電のみを行うものである。この消去放電として、直前のサブフィールドにて点灯していたセルの消去のみを行う消去パルスを印加すると、全面書き込み／自己消去パルスを用いた場合に比べて対向電極（アドレス電極）上の残留壁電荷の消去能力が弱体化することが判明した。さらに、サブフィールドを重ねる度にこのリセットしきれない対向側電極上の残留壁電荷が蓄積され続けることで次のフレームの全面書き込み放電への負担が非常に重くなってしまっていた。このため、全面書き込み放電を経ても各セルの電位分布が均一にならない、或いはその後のアドレス放電に悪影響を及ぼすといった問題が生じ、結果として駆動電圧マージンの減少をもたらしていた。
【００２４】
次に、駆動電圧マージンに関する第５の課題について説明する。図５は、アドレス／維持放電分離型・書き込みアドレス方式のタイムチャートが示す図であり、リセット期間、アドレス期間、維持放電期間、休止期間が示してある。放電維持電圧パルスの回数の変動による駆動期間のトータル時間の変動により、休止期間が変動し、その影響で休止期間後に印加される電圧パルスによる放電状態が変動し、その結果、リセットしなければならない壁電荷量が変動し、結果として駆動電圧マージンの減少をもたらしていた。
【００２５】
次に、駆動電圧マージンに関する第６の課題について説明する。この課題は、特に高コントラスト駆動において問題となるものである。高コントラスト駆動は、一部のサブフィールドを除いて、リセット期間中消去放電のみを行うものであり、この高コントラスト駆動において、消去放電を行うための電圧パルスが一つでは電荷をリセットする確率が低いため、消去不良を起こしてしまう。これが、駆動電圧マージンの減少をもたらしていた。
【００２６】
さらに、電圧値を連続的に変化させる消去パルスによる壁電荷消去は、回路の簡易性から抵抗器とパネル容量で決定する非直線波形が用いられる。この様な非直線波形の場合、消去波形の傾きが急峻な所で放電すると、消去不良が起きる問題があった。
【００２７】
本発明は、上記の点に鑑みなされたもので、プラズマディスプレイの駆動時の駆動電圧マージンの改善が可能なプラズマディスプレイの駆動方法及び駆動装置を提供することを目的とする。
【課題を解決するための手段】
【００２８】
そこで、上記課題を解決するため、請求項１記載の発明は、第１の基板に第１及び第２の電極を平行に配置すると共に、該第１の基板又は該第１の基板と対向する第２の基板に、第３の電極を該第１及び第２の電極と交差するように配置してなり、１フレームの映像をｎ個のサブフィールドにて構成し、各々の該サブフィールドが、リセット期間と、アドレス期間と、維持放電期間とを有するプラズマディスプレイパネルの駆動方法において、前記リセット期間に前記第１の電極に対してパルス幅が２μｓ以下である細幅パルスを印加し、消去放電を行うサブフィールドを少なくとも含み、前記第３の電極の電位が維持放電期間中からリセット期間まで継続して維持放電電極間の中間値に保たれており、第１の電極に印加される前記細幅パルスの立ち下がりと同時に第３の電極の電位が立ち下げられることを特徴とする。
【００２９】
このように、リセット期間に対向電極に印加した電圧を細幅パルスの放電形成時、すなわちパルスの立ち上がり時、及び、残留電荷中和時、すなわちパルスの立ち下がり直後のそれぞれに対応して変化させるようにすることで、多量の残留電荷を生じさせることなく安定動作が実現できる。
【００３０】
また、請求項２記載の発明は、前記リセット期間において、全面書き込み放電及び消去放電を共に実施するサブフィールドＡと、該リセット期間において、全面書き込み放電を実施することなく消去放電を実施するサブフィールドＢとを共に有し、少なくとも、該サブフィールドＢの該リセット期間における該消去放電が、前記細幅パルスにて行われるものであることを特徴とする。
【００３１】
このように、サブフィールドＢのリセット期間における消去放電をパルス幅が２μｓ以下である細幅パルスで行い、リセット期間に対向電極に印加した電圧をそのパルスの立ち上がり時、及び、残留電荷中和時、すなわちパルスの立ち下がり直後のそれぞれに対応して変化させるようにすることで、多量の残留電荷を生じさせることなく安定動作が実現できる。
【発明の実施の形態】
【００３２】
次に、本発明の実施の形態について図面と共に説明する。
【００３３】
図９及び図１０はそれぞれ第１、第２の実施例を示す駆動波形図であり、前記高コントラスト駆動方法に対して本実施例を適用したものである。すなわち、サブフィールドＳＦｎ＋１では全面書き込み放電は行わず、細幅パルス（例えば、パルス幅が２μｓ以下）からなる消去パルスをＸ電極に印加することによって、壁電荷を消去している。なお、前記細幅パルスは、放電形成直後にパルス電圧の印加を終了させるものであり、放電時に発生した荷電粒子の大部分は放電セル空間に残留し、パネル誘電体層上の壁電荷に静電引力で吸着され、壁面上で再結合して消去される。これは、以降の実施例においても共通である。
【００３４】
さて、３電極構造パネルの維持放電期間中の対向電極電位は、維持放電電極間の電位差の中間値としておくことにより、パネルが安定的に動作することが知られている。このため維持放電期間中は、対向電極を正極性電位に維持するわけである。そしてこのことは、細幅パルス（例えば、パルス幅が２μｓ以下）による消去放電時においても同様である。
【００３５】
このため、本実施例では、細幅パルスの印加による消去放電の実施により、壁電荷が形成される際の対向電極電位を維持放電電極間の電位差Ｖａとしている。そして、対向電極電位Ｖａの立ち下がりが細幅パルスの立ち上がりと同時になるようにし、且つ、細幅パルスの立ち下がりによって生じる中和放電時の電位をＧＮＤとすることで、前記した細幅消去放電時の対向電極電位の影響を回避している。
【００３６】
図１０に示す第２の実施例は、図９に示す第１実施例の変形例である。Ｘ及びＹ電極それぞれに印加される波形自体は、図９に示す第１実施例と相違するが、Ｘ−Ｙ電極間にかかる電位差は図９に示す第１実施例と同一であり、両者は実質的に同じ駆動であると言える。
【００３７】
以上の第１、第２実施例により、対向電極電位の影響による多量のマイナス（又はプラス）極性電荷の蓄積を回避してより完全な消去が可能となり、駆動電圧マージンが改善される。
【００３８】
なお、本実施例では、高コントラスト駆動方法を基に説明しているが、本実施例の原理は必ずしも高コントラスト駆動方法に限定されるものではない。例えば、全てのサブフィールドのリセット期間において、全面書き込み／細幅消去放電を実施するような場合であれば、本実施例と同様な効果が期待できる。また、逆に、全てのサブフィールドのリセット期間において、全面書き込み放電を行うことなく細幅消去放電を行うような場合でも有効であろう。
【００３９】
図１１は第３実施例を示す駆動波形図であり、高コントラスト駆動を示すものである。ｎ番目のサブフィールドＳＦｎにおいて最終維持放電を行ったセルは、Ｘ電極に正電荷、Ｙ電極に負電荷を蓄積している。同図では、Ｘ，Ｙ電極上のおおよその壁電荷量を概念的に示している。次のサブフィールドであるＳＦｎ＋１では、全面書き込み放電は行わず、第１の消去パルスである細幅パルスをＸ電極に印加することによって、壁電荷を消去している。
【００４０】
この時、画素の不均一性や温度条件の変化から、放電開始が予想以上に早まった場合は、消去前の壁電荷に対して反対の極性の壁電荷をＸ，Ｙ双方に蓄積してしまう。同図の例では、消去パルスの印加前より減少しているものの、Ｘ，Ｙ電極上に壁電荷が蓄積され、消去不良の状態となっている。
【００４１】
しかしながら、本実施例では、次に配置した第２の消去パルスであるＳＥＰ（Ｓｌｏｐｅ Ｅｒａｓｅ Ｐｕｌｓｅ）によって、消去不良の状態をより完全消去の状態に近づけている。なお、ＳＥＰは第１の消去パルスである細幅パルスから１０μｓ以上の間隔を空けて設けられることが望ましい。これは、ＳＥＰと第１の消去パルスである細幅パルスとの間隔が１０μｓ以下であると、電荷状態が不安定なままで消去動作を行うことになるからである。
【００４２】
図１１の例では、第２の消去パルスによる消去動作後、Ｘ，Ｙ電極上に残留する壁電荷はごく微量となっており、この程度の残留電荷はこの後のアドレス期間に対して悪影響を与えることはない。
【００４３】
なお、第２の消去パルスとしては、壁電荷消去量は細幅消去より少なく十分ではないが、細幅の様に電荷反転する恐れのないことから、ＳＥＰを用いることが望ましい。ＳＥＰは、ゆるやかな傾斜をもって立ち上がるパルスであり、立ち上がり中のパルス電圧が放電電圧に到達したセルから順次放電が行われるため、実質的に各セルには、最適電圧（放電開始電圧にほぼ等しい電圧）が印加されたことになる。このため、セルに極性反転した電荷を残留させることがない。
【００４４】
以上の第３実施例により、リセット期間の消去動作において、消去不良となることなくほぼ完全な消去動作が実現でき、駆動電圧マージンが改善される。なお、全てのサブフィールドのリセット期間においても全面書き込み放電を行うことなく細幅消去放電を行うような場合でも、本実施例は有効であろう。また、複数の消去放電としては、前記の細幅／ＳＥＰの組み合わせ以外でも、例えば、細幅／細幅、ＳＥＰ／ＳＥＰ、ＳＥＰ／細幅等の組み合わせも可能である。
【００４５】
図１２は、第４実施例を示す駆動波形図であり、高コントラスト駆動方法に対して本実施例を適用したものである。すなわち、サブフィールドＳＦｎ＋１では全面書き込み放電は行わず、細幅パルスからなる消去パルスをＸ電極に印加することによって、壁電荷を消去している。図８を利用して説明したように、維持放電期間の各維持パルスの立ち下がり後には微弱放電が生じており、特に最後尾の維持放電パルスの立ち下がり後に発生した微弱放電が、その後に行う消去放電に悪影響を及ぼしていた。
【００４６】
しかしながら、本実施例においては、最後尾の維持放電パルスのパルス幅を、その他の維持放電パルスのパルス幅よりも長くしている。その結果、本実施例では、パルス幅を長くした最後尾の維持放電パルスの立ち下がり後に微弱放電は発生せず、その後の細幅放電も正常に実施することが可能となっている。なお、最後尾の維持放電パルスのパルス幅は、微弱放電を防止するためには、少なくとも３μｓ以上必要であることが実験的に確認されている。
【００４７】
以上の第４実施例により、最後尾の維持放電パルス立ち下がり後の微弱放電に起因するリセット期間における消去動作不良を防止することができ、駆動電圧マージンが改善される。
【００４８】
なお、本実施例では、高コントラスト駆動方法を基に説明しているが、本実施例の原理は必ずしも高コントラスト駆動方法に限定されるものではない。全てのサブフィールドのリセット期間において全面書き込み放電を実施するような駆動方法であっても、本実施例と同様な効果が期待できる。また逆に、全てのサブフィールドのリセット期間において、全面書き込み放電を行うことなく細幅消去放電を行うような場合でも有効であろう。
【００４９】
図１３は、第５実施例を示す駆動波形図であり、高コントラスト駆動方法に対して本実施例を適用したものである。すなわち、サブフィールドＳＦｎ＋１では全面書き込み放電は行わず、細幅パルスからなる消去パルスをＸ電極に印加することによって、壁電荷を消去している。本実施例においては、最後尾の維持放電パルスと、続く全面書き込み放電を行わないサブフィールドにおけるリセット期間にて印加される細幅パルスとの間隔を、同一サブフィールドの維持放電期間における維持放電パルス間の間隔と同程度に狭いものとしている。
【００５０】
図８を利用して説明したように、最後尾の維持放電パルスの立ち下がり後には微弱放電が発生し、正常な消去放電に悪影響を及ぼしていた。しかし、この微弱放電は、前記したように、連続して印加される維持放電パルスに対しては、ほとんど影響を及ぼさないことが判っている。微弱放電が各維持放電に対して影響を及ぼさない理由は、微弱放電の発生後に直ちに次のパルスを印加しているからであると思われる。
【００５１】
本実施例では、この点を考慮し、最後尾の維持放電パルスとそれに続くサブフィールド（全面書き込み放電を行わないもの）におけるリセット期間中の細幅パルスとの間隔を、維持放電パルス間の間隔と同程度に狭いものとした。この間隔は、２μｓ以下とすることが適当である。
【００５２】
以上、第５の実施例により、図１１の光パルスから判るように最後尾の維持放電パルス立ち下げ後に微弱放電は起きているものの、続く細幅放電は正常に行うことが可能となり、駆動電圧マージンが改善される。
【００５３】
なお、本実施例では、高コントラスト駆動方法を基に説明しているが、本実施例の原理は必ずしも高コントラスト駆動方法に限定されるものではない。全てのサブフィールドのリセット期間において全面書き込み放電を実施するような駆動方法であっても、本実施例と同様な効果が期待できる。この場合、最後尾の維持放電パルスと続くサブフィールドにおけるリセット期間中の全面書き込みパルスとの間隔を、維持放電パルス間の間隔と同程度に狭いものとすることになる。また、逆に、全てのサブフィールドのリセット期間において、全面書き込み放電を行うことなく消去放電（例えば、細幅消去）を行うような場合でも有効であろう。
【００５４】
図１４は、第６実施例を示す駆動波形図であり、前記の第４実施例と第５実施例とを組み合わせたものである。すなわち、本実施例においては、最後尾の維持放電パルスのパルス幅をその他の維持放電パルスのパルス幅より長くしている。そして更に、最後尾の維持放電パルスと、その次のサブフィールド（全面書き込み放電を行わないもの）におけるリセット期間中の細幅パルスとの間隔を、維持放電期間における維持放電パルス間の間隔と同程度に狭いものとしている。
【００５５】
本実施例は、第４実施例の内容を含んでいるため、最後尾の維持放電パルスの立ち下げ時に微弱放電は本来起こらないはずである。しかしながら、パネル条件のバラツキ等により仮に微弱放電が発生してしまったとしても正常な細幅消去が実現できるように、本実施例は更に第５実施例の内容を付加している。これにより、本実施例は消去放電をより確実なものとしている。
【００５６】
以上の第６実施例により、最後尾の維持放電パルス立ち下げ後の微弱放電に起因するリセット期間での消去動作不良を防止することができ、駆動電圧マージンが改善される。また、同図に示す高コントラスト駆動方法に限定されるものではない点においても、先に説明した実施例と同様である。
【００５７】
図１５は、第７実施例を示す駆動波形図であり、サブフィールドＳＦｎ＋１では全面書き込み／自己消去パルスをＸ電極に印加することによって、壁電荷を消去している。
【００５８】
本実施例においては、最後尾の維持放電パルスの立ち下がりと対向電極電位Ｖａの立ち下がりとを同時にすることで、対向電極であるアドレス電極上の壁電荷を均一化している。なお、維持放電期間における維持放電パルスの間隔は、微弱放電による第３の電極上の壁電荷を減少させるために、１μｓ以下にすることが望ましいことが確認されている。
【００５９】
以上の第７実施例により、対向電極であるアドレス電極上の壁電荷を均一化することができ、リセット期間での消去動作不良を防止し、駆動電圧マージンが改善される。また、本実施例は同図に示す駆動方法に限定されるものではなく、例えば、高コントラスト駆動方法においても有効であろう。
【００６０】
次に、図１６、図１７、図１８は、それぞれ第８，第９，第１０の実施例を示す駆動波形図であり、高コントラスト駆動方法に適用した例を示している。これらの実施例では、全面書き込み放電を行うサブフィールドの直前に、消去機能を有したパルス、例えば細幅パルス、ＳＥＰ、或いはその両方を印加するものである。この消去パルスの印加により、数少ない全面書き込み放電への負担を軽減することができる。すなわち、全面書き込み放電前の残留壁電荷状態を直前のサブフィールドの点灯状態に関わらず常に同じ状態にすることができるため、対向電極上の残留壁電荷の消去をより完全な形で行うことができる。
【００６１】
第８実施例は、サブフィールドＳＦｎ＋１のリセット期間における消去パルスを全面書き込み／自己消去パルスとし、直前のサブフィールドＳＦｎの維持放電期間の次に細幅パルスを配置した例である。
【００６２】
また、第９実施例は、サブフィールドＳＦｎ＋１のリセット期間における消去パルスを全面書き込み／自己消去パルスとし、直前のサブフィールドＳＦｎの維持放電期間の次に細幅、ＳＥＰを配置した例である。
【００６３】
また、第１０実施例は、サブフィールドＳＦｎ＋１のリセット期間における消去パルスを全面書き込み／自己消去パルスとし、直前のサブフィールドＳＦｎの維持放電期間の次に細幅パルス及びＳＥＰを配置した例である。
【００６４】
これらのパルスにより、全面書き込み放電の前の残留壁電荷状態を、直前のサブフィールドの点灯状態に関わらずほぼ同じ状態にできる。
【００６５】
以上の第８，第９，第１０実施例により、リセット期間における全面書き込み／自己消去パルスによる対向側電荷の消去をより完全な形で行うことができ、駆動電圧マージンが改善される。
【００６６】
なお、本実施例では高コントラスト駆動方法を基に説明しているが、本実施例の原理は必ずしも高コントラスト駆動方法に限定されるものではない。全てのサブフィールドのリセット期間において、全面書き込み放電を実施するような駆動方法であっても、本実施例と同様な効果が期待できる。
【００６７】
図１９は、第１１実施例を示す駆動波形図であり、高コントラスト駆動方式に適用した例を示している。本実施例では、全面書き込み放電を行う前に、更に消去放電を行い、その時の第３の電極であるアドレス電極に印加する電圧を０Ｖとしている。このように、消去放電時にアドレス電極に印加する電圧を０Ｖとすることにより、全面書き込み放電前の残留壁電荷状態を常に同じ状態にすることができるため、対向電極上の残留壁電荷の消去をより完全な形で行うことができるのである。
【００６８】
以上の第１１実施例により、リセット期間における全面書き込み／自己消去パルスによる対向側電荷の消去をより完全な形で行うことができ、駆動電圧マージンが改善される。
【００６９】
なお、本実施例では高コントラスト駆動方法を基に説明しているが、本実施例の原理は必ずしも高コントラスト駆動方法に限定されるものではない。全てのサブフィールドのリセット期間において、全面書き込み放電を実施するような駆動方法であっても、本実施例と同様な効果が期待できる。
【００７０】
図２０は、第１２実施例を示す駆動波形図であり、高コントラスト駆動方法に対して本実施例を適用したものである。本実施例では、リセット期間において、全面書き込み放電を行う前に、更に消去放電を行い、全面書き込み放電を実施する全面書き込みパルスの立ち下がり後、第３の電極であるアドレス電極に細幅パルスを印加している。これにより、全面書き込み放電後に残留壁電荷が残っていたとしても、アドレス電極上の残留壁電荷の消去をより完全な形で行うことができる。
【００７１】
なお、全面書き込み放電を実施する全面書き込みパルスの立ち下がりと、第３の電極であるアドレス電極に印加される細幅パルスの立ち上がりとの間隔は、１０μｓ以内であることが望ましいことが実験的に確認されている。
【００７２】
以上の第１２実施例により、リセット期間における全面書き込み／自己消去パルスによる対向側電荷の消去をより完全な形で行うことができ、駆動電圧マージンが改善される。また、同図に示す高コントラスト駆動方法に限定されるものではない点においても、先に説明した実施例と同様である。
【００７３】
図２１は、第１３実施例を示す駆動波形図であり、リセット期間の一部のみを図示したものである。
【００７４】
本実施例は、リセット期間において、全面書き込みパルスの立ち下がり後、第３の電極であるアドレス電極にアドレス細幅パルスを印加し、更に、第２の電極に印加電圧値を連続的に変化させる消去パルスＳＥＰを印加している。この結果、全面書き込み放電後に残留壁電荷が残っていたとしても、アドレス細幅パルス及び印加電圧値を連続的に変化させる消去パルスＳＥＰの組み合わせによってアドレス電極上の残留壁電荷の消去をより完全な形で行うことができる。
【００７５】
以上の第１３実施例により、リセット期間における全面書き込み／自己消去パルスによる対向側電荷の消去をより完全な形で行うことができ、駆動電圧マージンが改善される。また、同図に示す高コントラスト駆動方法に限定されるものではない点においても、先に説明した実施例と同様である。
【００７６】
図２２は、第１４実施例における駆動波形配置図であり、全サブフィールド数が４の場合を例として示している。図２２（Ａ）は１サブフィールド中の各期間の配置順序がリセット，アドレス，維持放電の場合を示し，図２２（Ｂ）は１サブフィールド中の各期間の配置順序がアドレス，維持放電，リセットの場合を示し、図２２（Ｃ）は１サブフィールド中の各期間の配置順序がリセット（全面書き込みパルスを含む），アドレス，維持放電，リセット（全面書き込みパルスを含まない）の場合を示す。
【００７７】
本実施例では、高コントラスト駆動方法において、最も短い維持放電期間の後、又は、最も長い維持放電期間の後に全面書き込み／自己消去パルスを印加するリセット期間を配置している。
【００７８】
例えば、最も短い維持放電期間の後に全面書き込み／自己消去パルスを印加するリセット期間が配置される場合、図２２（Ａ）ではサブフィールド（ＳＦ）２のリセット期間２４，図２２（Ｂ）ではＳＦ１のリセット期間２５，図２２（Ｃ）ではＳＦ１の最後尾にあるリセット期間２７に夫々配置される。
【００７９】
全面書き込み放電を行うサブフィールドを少なくすると、対向電極上にリセットしきれない残留壁電荷が蓄積し、数少ない全面書き込み放電への負担が大きくなるわけであるが、この残留壁電荷は維持放電期間中においても蓄積する。したがって、全面書き込み放電への負担を少なくするためには、その直前のサブフィールドの維持放電期間は、短い方が良いのである。
【００８０】
一方、最も長い維持放電期間の後に全面書き込み／自己消去パルスを印加するリセット期間が配置される場合、図２２（Ａ）ではＳＦ１のリセット期間２３，図２２（Ｂ）ではＳＦ４のリセット期間２６，図２２（Ｃ）ではＳＦ４の最後尾にあるリセット期間２８に夫々配置される。
【００８１】
全面書き込み放電を行うサブフィールドを少なくすると、対向電極上にリセットしきれない残留壁電荷が蓄積し、数少ない全面書き込み放電への負担が大きくなるわけであるが、この残留壁電荷は維持放電期間中においても蓄積する。したがって、全面書き込み放電の効果を大きくするためには、その直前のサブフィールドの維持放電期間は、長い方が良いのである。
【００８２】
以上、第１４実施例により、維持放電期間中に対向電極上に蓄積する残留壁電荷の影響を最小限に抑えられ、次の消去動作をより完全な形で行うことが可能となり、駆動電圧マージンが改善される。
【００８３】
図２３は、第１５実施例を示す駆動波形図であり、高コントラスト駆動方法に対して本実施例を適用したものである。なお、サブフィールドＡは、図１６の第８実施例に示すように、全面書き込み放電を行うサブフィールドの直前に、消去機能を有したパルスを印加している。
【００８４】
本実施例は、駆動波形を出力しない休止期間を全面書き込みパルス印加後の自己消去期間とし、全面書き込み放電及び消去放電を共に行うサブフィールドＡの中に休止期間を設けることとしている。これは、前記のように休止期間を設けることにより、リセットしなければならない壁電荷量が最も安定し、消去放電を確実なものとしているのである。
【００８５】
以上、第１５実施例により、休止期間の変動による壁電荷量の変動を小さくすることができ、駆動電圧マージンが改善される。また、同図に示す高コントラスト駆動方法に限定されるものでは無い点においても、先に説明した実施例と同様である。
【００８６】
次に、図２４，図２５は、それぞれ第１６，第１７実施例を示す駆動波形図であり、高コントラスト駆動方法に適用した例を示している。なお、図２４及び図２５は、リセット期間の一部を図示したものである。
【００８７】
これらの実施例では、リセット期間において、複数の消去パルスを組み合わせて利用することにより、１つの消去放電で残留壁電荷の消去を行うよりも高い確率で残留壁電荷の消去を行うことができる。
【００８８】
図２４（Ａ）の実施例は、リセット期間において、１番目に細幅パルスを第１の電極に印加し、２番目に正方向に印加電圧値を連続的に変化させる消去パルスＳＥＰを第２の電極に印加し、３番目に負方向のＳＥＰを印加した例である。また、図２４（Ｂ）の実施例は、リセット期間において、１番目に細幅パルスを第１の電極に印加し、２番目に正方向に印加電圧値を連続的に変化させる消去パルスＳＥＰを第２の電極に印加し、３番目に負方向に印加する消去パルスを第２の電極に印加した例である。
【００８９】
また、図２５（Ａ）の実施例は、図２４（Ａ）に示す実施例に４番目の消去パルスを印加したものであり、また、図２５（Ｂ）の実施例は、図２４（Ｂ）に示す実施例に４番目の消去パルスを印加したものである。その４番目の消去パルスは、第２の電極に印加される正方向のＳＥＰである。
【００９０】
ここで、前記２番目に正方向に印加電圧値を連続的に変化させる消去パルスＳＥＰは、前記４番目に印加される正方向のＳＥＰに比べて長くすることで、より良い効果が得られることが実験的に確認されている。したがって、ｎ＋１番目に正方向に印加電圧値を連続的に変化させる消去パルスＳＥＰは、ｎ番目に印加される正方向のＳＥＰに比べて長くすることが望ましい。
【００９１】
以上、第１６及び第１７実施例により、複数個の消去パルスを組み合わせることで、アドレス選択放電を行う前の残留壁電荷をリセットする確率を高くすることができ、駆動電圧マージンが改善される。
【００９２】
図２６は、第１８実施例を示す駆動波形図であり、高コントラスト駆動方法に適用した例を示している。なお、図２６は、リセット期間の一部を図示したものである。
【００９３】
これらの実施例では、リセット期間において、複数の消去パルスを組み合わせて利用することにより、１つの消去放電で残留壁電荷の消去を行うよりも高い確率で残留壁電荷の消去を行うことができる。
【００９４】
本実施例は、リセット期間において、１番目に細幅パルスを第１の電極に印加し、２番目に正方向に印加電圧値を連続的に変化させる消去パルスＳＥＰを第２の電極に印可し、３番目に正方向のＳＥＰを第１の電極に印加した例である。
【００９５】
以上、第１８実施例により、複数個の消去パルスを組み合わせることで、アドレス選択放電を行う前の残留壁電荷をリセットする確率を高くすることができ、駆動電圧マージンが改善される。
【００９６】
図２７は、本発明の第１９，第２０実施例の原理を示す波形図である。リセット期間中に、２つのＳＥＰリセットパルスを連続してＹ電極に印加する。放電相手電極であるＸ電極の電位は、最初のＳＥＰリセットパルスに対しては所定レベルだけ持ち上げ、次のＳＥＰリセットパルスに対しては元のレベル（例えば０Ｖ）に戻す。すなわち、最初のＳＥＰリセットパルスが印加されている期間のＸ電極とＹ電極の最大電位差は、２番目のＳＥＰリセットパルスが印加されている期間の最大電位差よりも小さい。この結果、セルＢの放電開始電圧Ｖｆｃに到達した後、所定の放電遅れ時間ｔを経過した後に放電が実際に始まる放電開始電圧Ｖ５はほぼＶｆｃに等しくなり、壁電荷を消去することができる。
【００９７】
最初のＳＥＰリセットパルスでは、セルＡの壁電荷を消去することは困難である。何故なら、最初のＳＥＰリセットパルスが印加されている期間のＸ電極とＹ電極の最大電位差（＝Ｖｓ−（Ｖｆａ−Ｖｆｂ））は、セルＡをリセットするためには不十分なためである。よって、このような比較的高い放電開始電圧を有するセルの壁電荷を消去するために、２番目のＳＥＰリセットパルスを印加し、この時のＸ電極の電位を元に戻して、Ｘ電極とＹ電極の最大電位差を大きくする（最大Ｖｓ）。これにより、２番目のＳＥＰリセットパルスでセルＡをリセットすることができる。
【００９８】
以上の原理に基づき、以下に説明する種々の形態で発明を実施することができる。
【００９９】
図２８は、本発明の第１９の実施例を示す駆動波形図である。プラズマディスプレイパネルのハードウェア構成は、従来の技術で図を参照して説明した通りである。第１９の実施例では、リセット期間中において電極Ｙ1 〜ＹN に２つのＳＥＰリセットパルスを印加する。２つのＳＥＰリセットパルスは同一波形である。すなわち、パルス波形の立ち上がりの電圧勾配は等しい。ただし、２つのＳＥＰリセットパルスは異なる波形であってもよい。放電は、Ｙ1 〜ＹN 電極を陽極、Ｘ電極を陰極として起こり、壁電荷が消去される。
【０１００】
Ｘ電極の電位は、最初のＳＥＰリセットパルス期間中は、前述のアドレス期間中のプライミング電圧Ｖｘとし、次のＳＥＰリセットパルス期間中は０Ｖである。プライミング電圧Ｖｘを用いれば新たな電源は必要なく実際の構成では非常に有利であるが、最初のＳＥＰリセットパルス期間中のＸ電極の電位はプライミング電圧以外の値であってもよい。最初のＳＥＰリセットパルス期間中のＸ電極とＹ電極の最大電位差はＶｓ−Ｖｘで、次のＳＥＰリセットパルス期間中のＸ電極とＹ電極の最大電位差Ｖｓ（＞Ｖｓ−Ｖｘ）である。
【０１０１】
図２９は、上記第１９の実施例の変形例である。図２９に示す変形例では、３つのＳＥＰリセットパルスをＹ1 〜ＹN 電極に与える一方で、最初及び２番目のＳＥＰリセットパルス期間中のＸ電極の電位をそれぞれＶｘ１、Ｖｘ２とし（Ｖｘ１＞Ｖｘ２＞０Ｖ）、３段階でＸ電極とＹ電極の電位差（最大電位差）を大きく設定することを特徴とする。この構成により、より確実に全てのセルをリセットすることができる。この場合、Ｖｘ１＝Ｖｘとすれば、Ｖｘ２のみ新たに発生させるだけでよい。
【０１０２】
次に、本発明の第２０の実施例を図３０を参照して説明する。第２０の実施例は、Ｙ電極とアドレス電極（Ａ電極）との間で放電を起こして、壁電荷を消去する場合の構成である。すなわち、Ｙ電極を陽極、アドレス電極を陰極として放電を行い、壁電荷を消去する。このように、Ｘ電極ではなくアドレス電極を使用する点で、第１９の実施例とはことなるが、基本原理は同じである。
【０１０３】
リセット期間中において電極Ｙ1 〜ＹN に２つのＳＥＰリセットパルスを印加する。２つのＳＥＰリセットパルスは同一波形である。すなわち、パルス波形の立ち上がりの電圧勾配は等しい。ただし、２つのＳＥＰリセットパルスは異なる波形であってもよい。
【０１０４】
アドレス電極の電位は、最初のＳＥＰリセットパルス期間中は、前述のアドレス期間中のアドレス電圧Ｖａとし、次のＳＥＰリセットパルス期間中は０Ｖである。アドレス電圧Ｖａを用いれば新たな電源は必要なく実際の構成では非常に有利であるが、最初のＳＥＰリセットパルス期間中のアドレス電極の電位はアドレス電圧Ｖａ以外の値であってもよい。最初のＳＥＰリセットパルス期間中のアドレス電極とＹ電極の電位差はＶｓ−Ｖａで、次のＳＥＰリセットパルス期間中のアドレス電極とＹ電極の電位差Ｖｓ（＞Ｖｓ−Ｖａ）である。
【０１０５】
なお、ＳＥＰリセットパルスを連続して印加している期間のＸ電極の電位は、アドレス期間と同様にＶｘに設定する。
【０１０６】
図３１は、上記第２０の実施例の変形例である。図３１に示す変形例では、３つのＳＥＰリセットパルスをＹ1 〜ＹN 電極に与える一方で、最初及び２番目のＳＥＰリセットパルス期間中のアドレス電極の電位をそれぞれＶａ１、Ｖａ２とし（Ｖａ１＞Ｖａ２＞０Ｖ）、３段階でアドレス電極とＹ電極の電位差（最大電位差）を大きく設定することを特徴とする。この構成により、より確実に全てのセルをリセットすることができる。なお、この場合、Ｖａ１＝Ｖａとすれば、新たに発生させる電圧はＶａ２のみでよい。
【０１０７】
図３２は、本発明のプラズマディスプレイ駆動装置を示すブロック図である。この駆動装置は、前述の３電極・面放電・ＡＣ型プラズマディスプレイを駆動する。
【０１０８】
アドレス電極は、アドレス線１本毎にアドレスドライバ３１に接続され、そのアドレスドライバ３１によってアドレス放電時のアドレスパルスが印加される。Ｙ電極もその電極毎に、Ｙスキャンドライバ３４に接続される。Ｙスキャンドライバ３４はＹ側共通ドライバ３３に接続されており、アドレス放電時のパルスはＹスキャンドライバ３４から発生し、また維持パルス等はＹ側共通ドライバ３３で発生した後、Ｙスキャンドライバ３４を経由してＹ電極に印加される。
【０１０９】
ＳＥＰドライバ４２は、抵抗器４３をＹスキャンドライバ３４を経由してＹ電極に電圧（前述のＳＥＰリセットパルス）を印加する。この時の電圧波形は、抵抗器４３の抵抗値Ｒとパネル容量Ｃとによってきまり、次式で示されるエクスポネンシャルな曲線となる。
Ｖ＝ｅ-(t/CR)
Ｘ電極は、パネル３０の全表示ラインにわたって共通に接続されて取り出される。Ｘ電極共通ドライバ３２は、書込みパルス、維持パルス等を発生する。
【０１１０】
Ｘ共通ドライバ３２、Ｙ共通ドライバ３３、Ｙスキャンドライバ３４は制御回路３５によって制御される。制御回路３５は、装置の外部から入力される同期信号（垂直同期信号ＶＳＹＮＣ、水平同期信号ＨＳＹＮＣ）や表示データ信号（ＤＡＴＡ）によって制御される。
【０１１１】
制御回路３５は、表示データ制御部３６とパネル駆動制御部３８とを有する。また、駆動波形パターンＲＯＭ４１が制御部３５に接続されている。外部からの表示データＤＡＴＡは、外部からのドットクロックＣＬＯＣＫに同期して表示データ制御部３６内のフレームメモリ３７に格納された後、制御信号としてアドレスドライバ３１に出力される。パネル駆動制御部３８は、スキャンドライバ制御部３９及び共通ドライバ制御部４０を具備し、垂直同期信号ＶＳＹＮＣ及び水平同期信号ＨＳＹＮＣに同期して、かつ駆動波形パターンＲＯＭ４１内のデータに従って動作する。駆動波形パターンＲＯＭ４１は、図２〜図５に示すようなアドレス電極駆動波形、Ｘ電極駆動波形及びＹ1 〜ＹN 電極駆動波形の波形パターンを記述するデータを格納している。パネル駆動制御部３８は、垂直同期信号ＶＳＹＮＣ及び水平同期信号ＨＳＹＮＣに同期して、駆動波形パターンＲＯＭ４１から波形データを読出し、ドライバ３２、３３、３４及び４２を制御する。
【０１１２】
以上各実施例を説明したが、これらの各実施例は、任意に組み合わせて実施することが可能である。
【発明の効果】
【０１１３】
上述の如く本発明によれば、一部のサブフィールドを除いてリセット期間中消去放電のみを行う高コントラスト駆動において、消去放電のために、直前のサブフィールドで点灯していたセルのみ消去する消去パルスとして細幅パルスを印加するようにした場合でも、広い駆動電圧マージンを得ることができる。
【０１１４】
更に具体的に述べれば、対向電極電位の影響による多量のマイナス（又はプラス）極性電荷の蓄積を回避し、より完全な消去が可能となる。
【０１１５】
或いは、リセット期間の消去動作において、消去不良となることなく、ほぼ完全な消去動作を実現できる。
【０１１６】
或いは、最後尾の維持放電パルス立ち下がり後の微弱放電に起因する、リセット期間における消去動作不良を防止することができる。
【０１１７】
或いは，仮に最後尾の維持放電パルス立ち下がり後に微弱放電が生じたとしても、続く細幅放電を正常に行うことが可能となる。
【０１１８】
或いは、リセット期間における全面書き込み／自己消去パルスによる対向電極上の電荷の消去をより完全な形で行うことができる。
【０１１９】
或いは、維持放電期間中に対向電極上に蓄積する残留壁電荷の影響を最小限に抑えられ、次の消去動作をより完全な形で行うことができる。
【０１２０】
また、複数個のリセットパルスをいずれかの電極に連続的に印加することで、異なる放電開始電圧を持つ各セルの壁電荷を、放電開始電圧に近い電圧で安定かつ確実に消去（リセット）することができる。
【０１２１】
或いは、第１及び第２又は第３の電極間の最大電位差が異なるように設定されるため、異なる放電開始電圧を持つ各セルの壁電荷を放電開始電圧に近い電圧でより安定かつ確実に消去（リセット）することができる。
【０１２２】
或いは、リセットパルスを生成する回路を簡単に構成できる。
【０１２３】
或いは、比較的低い放電開始電圧を有するセルを最初にリセットでき、次に比較的高い放電開始電圧を有するセルをリセットすることができる。
【０１２４】
或いは、第２又は第３の電極電位を制御する回路を簡単に構成できる。
【図面の簡単な説明】
【図１】３電極・面放電・ＡＣ型ＰＤＰの概略平面図である。
【図２】３電極・面放電・ＡＣ型ＰＤＰの垂直方向における概略断面図である。
【図３】３電極・面放電・ＡＣ型ＰＤＰの水平方向における概略断面図である。
【図４】従来の駆動方法を示す波形図である。
【図５】アドレス／維持放電分離型・書き込みアドレス方式のタイムチャートである。
【図６】残留壁電荷を示す図・１である。
【図７】残留壁電荷を示す図・２である。
【図８】微弱放電による影響を示す図である。
【図９】本発明の第１の実施例を示す駆動波形図である。
【図１０】本発明の第２の実施例を示す駆動波形図である。
【図１１】本発明の第３の実施例を示す駆動波形図である。
【図１２】本発明の第４の実施例を示す駆動波形図である。
【図１３】本発明の第５の実施例を示す駆動波形図である。
【図１４】本発明の第６の実施例を示す駆動波形図である。
【図１５】本発明の第７の実施例を示す駆動波形図である。
【図１６】本発明の第８の実施例を示す駆動波形図である。
【図１７】本発明の第９の実施例を示す駆動波形図である。
【図１８】本発明の第１０の実施例を示す駆動波形図である。
【図１９】本発明の第１１の実施例を示す駆動波形図である。
【図２０】本発明の第１２の実施例を示す駆動波形図である。
【図２１】本発明の第１３の実施例を示す駆動波形図である。
【図２２】本発明の第１４の実施例を示す駆動波形配置図である。
【図２３】本発明の第１５の実施例を示す駆動波形図である。
【図２４】本発明の第１６の実施例を示す駆動波形図である。
【図２５】本発明の第１７の実施例を示す駆動波形図である。
【図２６】本発明の第１８の実施例を示す駆動波形図である。
【図２７】本発明の第１９，２０の実施例の原理を示す波形図である。
【図２８】本発明の第１９の実施例を示す駆動波形図である。
【図２９】図２８に示す第１９の実施例の変形例を示す図である。
【図３０】本発明の第２０の実施例を示す駆動波形図である。
【図３１】図３０に示す第２０の実施例の変形例を示す図である。
【図３２】本発明のプラズマディスプレイ（ＰＤＰ）の駆動装置の一実施例を示す図である。
【符号の説明】
１１ 障壁
１２ セル
１３ Ｘ電極
１４ Ｙ電極
１５ アドレス電極
１６ 背面ガラス基板
１７ 蛍光体
１８ 全面ガラス基板
１９ 維持電極
１９ａ 透明電極
１９ｂ バス電極
２０ 誘電体層
２１ ＭｇＯ膜
２３〜２８ リセット期間
３０ パネル
３１ アドレスドライバ
３２ Ｘ共通ドライバ
３３ Ｙ共通ドライバ
３４ Ｙスキャンドライバ
３５ 制御回路
３６ 表示データ制御部
３７ フレームメモリ
３８ パネル駆動制御部
３９ スキャンドライバ制御部
４０ 共通ドライバ制御部
４１ 駆動波形パターンＲＯＭ
【発明の属する技術分野】
【０００２】
近年各種ディスプレイ装置においては、表示すべき情報や設置条件の多用化、大画面化及び高精細化が著しい。従ってこれらに用いられるプラズマディスプレイパネル（Plasma Display Panel：ＰＤＰ），ＣＲＴ，ＬＣＤ，ＥＬ，蛍光表示管，発光ダイオード等の表示装置においては、これらの傾向に対応すべく、表示品質の向上が求められている。
【０００３】
上記の表示装置の内、ＰＤＰは、ちらつきが無い、大画面化が容易である，高輝度長寿命等の優れた特長を有することから、最近盛んに開発が行われている。ＰＤＰには、２本の電極で選択放電（アドレス放電）および維持放電を行う２電極型と、第３の電極を利用してアドレス放電を行う３電極型がある。階調表示を行うカラーＰＤＰでは、放電により発生する紫外線によって放電セル内に形成した蛍光体を励起しているが、この蛍光体は、放電により同時に発生する正電荷であるイオンの衝撃に弱いという欠点がある。上記の２電極型では、蛍光体がイオンに直接当たるような構成になっているため、蛍光体の寿命低下を招く恐れがある。この問題を回避できるカラーＰＤＰとして、面放電を利用した３電極構造が一般に知られている。さらに、この３電極型においても、第３の電極を維持放電を行う第１と第２の電極が配置されている基板に形成する場合と、対向するもう一つの基板に配置する場合がある。また同一基板に前記の３種の電極を形成する場合でも、維持放電を行う２本の電極の上に第３の電極を配置する場合と、その下に第３の電極を配置する場合がある。さらに、蛍光体から発せられた可視光をその蛍光体を透過して見る場合（透過型）と、蛍光体からの反射を見る場合（反射型）がある。また放電を行うセルは、障壁（リブ、又はバリアとも言う）によって、隣接セルとの空間的な結合が断ち切られている。この障壁は、放電セルを取り囲むように４方に設けて完全に密封する場合と、一方向のみに設けられて、他の方向は電極間のギャップ（距離）の適正化によって結合を断ち切る場合等がある。
【０００４】
本発明は、上記に記した各種方式のＰＤＰの駆動方法に関する。
【従来の技術】
【０００５】
本明細書では、維持放電を行う電極の基板とは別な対向する基板に第３の電極を形成するパネルで、障壁が垂直方向（つまり、第１電極と第２電極に直交し、第３電極と平行）にのみ形成され、維持電極の一部が透明電極によって構成されている反射型の例をもとに説明する。
【０００６】
図１は、上記の３電極・面放電・ＡＣ型ＰＤＰの概略平面図である。また図２は、上記３電極・面放電・ＡＣ型ＰＤＰの垂直方向における概略断面図であり、同様に図３は、上記３電極・面放電・ＡＣ型ＰＤＰの水平方向における概略断面図である。この図２及び３は、一つの放電セルを示している。
【０００７】
ＰＤＰは、基本的に２枚のガラス基板によって構成されている。前面ガラス基板１８には平行する維持電極１９であるＸ電極１３，Ｙ電極１４を備えており、これらの電極は透明電極１９ａとバス電極１９ｂによって構成されている。透明電極１９ａは蛍光体１７からの反射光を透過させる役割があるため、ＩＴＯ（酸化インジュームを主成分とする透明の導体膜）等によって形成される。また、バス電極１９ｂは、電極抵抗による電圧ドロップを防ぐため、低抵抗で形成する必要があり、ＣｒやＣｕによって形成される。さらにそれらを、誘電体層（ガラス）２０で被覆し、放電面には保護膜としてＭｇＯ（酸化マグネシューム）膜２１を形成する。また、前面ガラス基板１８と向かい合う背面ガラス基板１６には、アドレス電極１５を維持電極１９と直交する形で形成する。またアドレス電極１５間には、障壁１１を形成し、その障壁１１の間には、アドレス電極１５を覆う形で赤，緑，青の発光特性を持つ蛍光体１７を形成する。障壁１１の尾根と、ＭｇＯ２１面が密着する形で２枚のガラス基板が組み立てられている。
【０００８】
図４は従来技術を示す駆動波形図であり、前述の図１〜図３に示すＰＤＰを駆動する場合の方法を示すものである。ここでは、いわゆる従来の「アドレス／維持放電期間分離型（ＡＤＳ）・書き込みアドレス方式」における１サブフィールド期間を示している。
【０００９】
この例では、１サブフィールドは、リセット期間，アドレス期間，及び維持放電期間とに分離される。リセット期間においては、例えばまず全てのＹ電極が０Ｖレベルにされ、同時にＸ電極に電圧Ｖｓ＋Ｖｗ（約３３０Ｖ）からなる全面書き込みパルスが印加される。この結果、以前の表示状態に関わらず、全表示ラインの全セルで放電が行われる。このときのアドレス電極電位は、約１００Ｖ（Ｖａｗ）である。次にＸ電極とアドレス電極の電位が０Ｖとなり、全セルにおいて壁電荷自身の電圧が放電開始電圧を越えて放電が開始される。この放電は、電極間の電位差が無いため、壁電荷が形成されることは無く、空間電荷は自己中和して放電が終息する。いわゆる自己消去放電である。この自己消去放電によって、パネル内の全セルの状態が、壁電荷の無い均一な状態となる。このリセット期間は、前のサブフィールドの点灯状態に係わらず全てのセルを同じ状態にする作用があり、次のアドレス（書き込み）放電を安定に行うことができる。
【００１０】
次にアドレス期間において、表示データに応じたセルのＯＮ／ＯＦＦを行うために、線順次でアドレス放電が行われる。まず、Ｙ電極に−Ｖｙレベル（約−１５０Ｖ）のスキャンパルスを印加すると共に、アドレス電極中の維持放電を起すセル、すなわち点灯させるセルに対応するアドレス電極に、電圧Ｖａ（約５０Ｖ）のアドレスパルスを選択的に印加する。この結果、点灯させるセルのアドレス電極とＹ電極の間で放電が起こり、これをプライミング（種火）としてＸ電極（電圧Ｖｘ＝５０Ｖ）とＹ電極間の放電に即移行する。前者の放電を「プライミングアドレス放電」，後者を「主アドレス放電」と称する。これにより、選択ラインの選択セルのＸ電極とＹ電極上のＭｇＯ面に維持放電が可能な量の壁電荷が蓄積される。
【００１１】
以下、順次、他の表示ラインについても同様の動作が行われ、全表示ラインにおいて新たな表示データの書き込みが行われる。
【００１２】
その後維持放電期間になると、Ｙ電極とＸ電極に交互に電圧Ｖｓ（約１８０Ｖ）からなる維持パルスが印加されて維持放電が行われ、１サブフィールドの映像表示が行われる。なお、かかる「アドレス／維持放電分離型・書き込みアドレス方式」においては、維持放電期間の長短、つまり維持パルスの回数によって、輝度が決定される。
【００１３】
図５は、アドレス／維持放電分離型・書込みアドレス方式のタイムチャートであり、多階調表示の一例として１６階調表示を行う場合の駆動方法を示している。この例では、１フレームは４個のサブフィールド（ＳＦ１，ＳＦ２，ＳＦ３，ＳＦ４）に区分される。そしてこれらのサブフィールドＳＦ１〜ＳＦ４においては、リセット期間とアドレス期間とはそれぞれ同一の長さとなる。また維持放電期間の長さは、例えば１：２：４：８の比率となる。従って、点灯させるサブフィールドを選択することで、０から１５までの１６段階の階調表示が可能となる。
【００１４】
上記駆動方法では、各々のサブフィールドがリセット期間を備えており、各々のサブフィールドにて全面書き込みパルスの印加による全面書き込み放電が行われる。このため、本来映像表示に寄与しないリセット期間での発光が各サブフィールドにて生じており、表示画像のコントラストを下げる一因となっている。この問題を解決するため本願出願人は、１フレーム当たりの前記全面書き込み放電の回数を減らすことで高コントラスト化を図った新規の駆動方法を発明し、既に出願した（特開平５−３１３５９８号公報）。この方法は、リセット期間における全面書き込み放電を一部のサブフィールドのみで実施し、他のサブフィールドにおいては、リセット期間にて消去放電のみを実施するものである。全面書き込み放電の回数が減少することにより、映像表示に寄与しない発光を抑えた高コントラスト駆動が可能である。
【発明が解決しようとする課題】
【００１５】
ＯＮセルを正しく点灯させ、ＯＦＦセルを点灯させない駆動を実現する為の各種パルスの電圧値には許容範囲が存在し、ここではその最小値から最大値までの電圧範囲を駆動電圧マージンと称する。
【００１６】
まず、駆動電圧マージンに関する第１の課題について説明する。単純マトリクスパネル（二重極）の対向電極における細幅パルス消去では、放電形成中に外部印加電圧を打ち切るために、放電時に発生した荷電粒子の大部分は放電セル空間に残留し、パネル誘電体層上の壁電荷に静電引力で吸着され壁面上で再結合して消去される。一方、面放電電極を有した３電極パネルでは、この細幅パルス消去動作が同一基板上の面放電電極上で行われるため、放電セル空間の荷電粒子は対向電極上の電位に影響される。
【００１７】
図６は残留壁電荷を示す図・１であり、リセット期間における細幅消去の中和放電中に、対向電極がＶａとなっている場合の残留壁電荷を示す。この場合、対向電極上に多量のマイナス極性電荷を蓄積することになり、消去不良となる。
【００１８】
一方、図７は残留壁電荷を示す図・２であり、リセット期間における細幅消去の中和放電中に、対向電極がＧＮＤとなっている場合の残留壁電荷を示す。この場合、対向電極上に多量のプラス極性電荷を蓄積することになり、消去不良となる。
【００１９】
これらの場合、この消去不良が次のアドレス期間での選択的な壁電荷の形成を阻害し、結果として駆動電圧マージンの悪化につながることが判明した。
【００２０】
次に、駆動電圧マージンに関する第２の課題について説明する。リセット期間中に細幅消去放電を行う際に、画素の不均一性や温度条件の変化から放電開始が予想以上に早まった場合は、必要な壁電荷消去ができないばかりか、消去前の壁電荷状態に対して反転極性の壁電荷を形成する恐れがあり、駆動電圧マージンの減少につながる。
【００２１】
次に、駆動電圧マージンに関する第３の課題について説明する。図８は、微弱放電による影響を示す図であり、Ａ（アドレス），Ｘ，Ｙの各電極パルスと共に放電発光パルス（光）が示してある。この放電発光パルスを観察すると、維持放電パルスと次の維持放電パルスの隙間で微弱な発光が存在している。この微弱放電は、次の維持放電自体に与える影響は小さいため、正常に維持放電を繰り返すことが可能である。
【００２２】
しかしながら、この微弱放電は、リセット期間における消去放電（図８では細幅放電を用いている）に対しては大きな影響を与えることが判明した。具体的には、この微弱放電により維持放電で形成した壁電荷が減少し、正常な消去放電が阻害され、結果として壁電荷の消去不良となってしまう。これが駆動電圧マージンの減少につながる。
【００２３】
次に、駆動電圧マージンに関する第４の課題について説明する。この課題は、特に前述の高コントラスト駆動において問題となるものである。前記の高コントラスト駆動は、一部のサブフィールドを除いて、リセット期間中消去放電のみを行うものである。この消去放電として、直前のサブフィールドにて点灯していたセルの消去のみを行う消去パルスを印加すると、全面書き込み／自己消去パルスを用いた場合に比べて対向電極（アドレス電極）上の残留壁電荷の消去能力が弱体化することが判明した。さらに、サブフィールドを重ねる度にこのリセットしきれない対向側電極上の残留壁電荷が蓄積され続けることで次のフレームの全面書き込み放電への負担が非常に重くなってしまっていた。このため、全面書き込み放電を経ても各セルの電位分布が均一にならない、或いはその後のアドレス放電に悪影響を及ぼすといった問題が生じ、結果として駆動電圧マージンの減少をもたらしていた。
【００２４】
次に、駆動電圧マージンに関する第５の課題について説明する。図５は、アドレス／維持放電分離型・書き込みアドレス方式のタイムチャートが示す図であり、リセット期間、アドレス期間、維持放電期間、休止期間が示してある。放電維持電圧パルスの回数の変動による駆動期間のトータル時間の変動により、休止期間が変動し、その影響で休止期間後に印加される電圧パルスによる放電状態が変動し、その結果、リセットしなければならない壁電荷量が変動し、結果として駆動電圧マージンの減少をもたらしていた。
【００２５】
次に、駆動電圧マージンに関する第６の課題について説明する。この課題は、特に高コントラスト駆動において問題となるものである。高コントラスト駆動は、一部のサブフィールドを除いて、リセット期間中消去放電のみを行うものであり、この高コントラスト駆動において、消去放電を行うための電圧パルスが一つでは電荷をリセットする確率が低いため、消去不良を起こしてしまう。これが、駆動電圧マージンの減少をもたらしていた。
【００２６】
さらに、電圧値を連続的に変化させる消去パルスによる壁電荷消去は、回路の簡易性から抵抗器とパネル容量で決定する非直線波形が用いられる。この様な非直線波形の場合、消去波形の傾きが急峻な所で放電すると、消去不良が起きる問題があった。
【００２７】
本発明は、上記の点に鑑みなされたもので、プラズマディスプレイの駆動時の駆動電圧マージンの改善が可能なプラズマディスプレイの駆動方法及び駆動装置を提供することを目的とする。
【課題を解決するための手段】
【００２８】
そこで、上記課題を解決するため、請求項１記載の発明は、第１の基板に第１及び第２の電極を平行に配置すると共に、該第１の基板又は該第１の基板と対向する第２の基板に、第３の電極を該第１及び第２の電極と交差するように配置してなり、１フレームの映像をｎ個のサブフィールドにて構成し、各々の該サブフィールドが、リセット期間と、アドレス期間と、維持放電期間とを有するプラズマディスプレイパネルの駆動方法において、前記リセット期間に前記第１の電極に対してパルス幅が２μｓ以下である細幅パルスを印加し、消去放電を行うサブフィールドを少なくとも含み、前記第３の電極の電位が維持放電期間中からリセット期間まで継続して維持放電電極間の中間値に保たれており、第１の電極に印加される前記細幅パルスの立ち下がりと同時に第３の電極の電位が立ち下げられることを特徴とする。
【００２９】
このように、リセット期間に対向電極に印加した電圧を細幅パルスの放電形成時、すなわちパルスの立ち上がり時、及び、残留電荷中和時、すなわちパルスの立ち下がり直後のそれぞれに対応して変化させるようにすることで、多量の残留電荷を生じさせることなく安定動作が実現できる。
【００３０】
また、請求項２記載の発明は、前記リセット期間において、全面書き込み放電及び消去放電を共に実施するサブフィールドＡと、該リセット期間において、全面書き込み放電を実施することなく消去放電を実施するサブフィールドＢとを共に有し、少なくとも、該サブフィールドＢの該リセット期間における該消去放電が、前記細幅パルスにて行われるものであることを特徴とする。
【００３１】
このように、サブフィールドＢのリセット期間における消去放電をパルス幅が２μｓ以下である細幅パルスで行い、リセット期間に対向電極に印加した電圧をそのパルスの立ち上がり時、及び、残留電荷中和時、すなわちパルスの立ち下がり直後のそれぞれに対応して変化させるようにすることで、多量の残留電荷を生じさせることなく安定動作が実現できる。
【発明の実施の形態】
【００３２】
次に、本発明の実施の形態について図面と共に説明する。
【００３３】
図９及び図１０はそれぞれ第１、第２の実施例を示す駆動波形図であり、前記高コントラスト駆動方法に対して本実施例を適用したものである。すなわち、サブフィールドＳＦｎ＋１では全面書き込み放電は行わず、細幅パルス（例えば、パルス幅が２μｓ以下）からなる消去パルスをＸ電極に印加することによって、壁電荷を消去している。なお、前記細幅パルスは、放電形成直後にパルス電圧の印加を終了させるものであり、放電時に発生した荷電粒子の大部分は放電セル空間に残留し、パネル誘電体層上の壁電荷に静電引力で吸着され、壁面上で再結合して消去される。これは、以降の実施例においても共通である。
【００３４】
さて、３電極構造パネルの維持放電期間中の対向電極電位は、維持放電電極間の電位差の中間値としておくことにより、パネルが安定的に動作することが知られている。このため維持放電期間中は、対向電極を正極性電位に維持するわけである。そしてこのことは、細幅パルス（例えば、パルス幅が２μｓ以下）による消去放電時においても同様である。
【００３５】
このため、本実施例では、細幅パルスの印加による消去放電の実施により、壁電荷が形成される際の対向電極電位を維持放電電極間の電位差Ｖａとしている。そして、対向電極電位Ｖａの立ち下がりが細幅パルスの立ち上がりと同時になるようにし、且つ、細幅パルスの立ち下がりによって生じる中和放電時の電位をＧＮＤとすることで、前記した細幅消去放電時の対向電極電位の影響を回避している。
【００３６】
図１０に示す第２の実施例は、図９に示す第１実施例の変形例である。Ｘ及びＹ電極それぞれに印加される波形自体は、図９に示す第１実施例と相違するが、Ｘ−Ｙ電極間にかかる電位差は図９に示す第１実施例と同一であり、両者は実質的に同じ駆動であると言える。
【００３７】
以上の第１、第２実施例により、対向電極電位の影響による多量のマイナス（又はプラス）極性電荷の蓄積を回避してより完全な消去が可能となり、駆動電圧マージンが改善される。
【００３８】
なお、本実施例では、高コントラスト駆動方法を基に説明しているが、本実施例の原理は必ずしも高コントラスト駆動方法に限定されるものではない。例えば、全てのサブフィールドのリセット期間において、全面書き込み／細幅消去放電を実施するような場合であれば、本実施例と同様な効果が期待できる。また、逆に、全てのサブフィールドのリセット期間において、全面書き込み放電を行うことなく細幅消去放電を行うような場合でも有効であろう。
【００３９】
図１１は第３実施例を示す駆動波形図であり、高コントラスト駆動を示すものである。ｎ番目のサブフィールドＳＦｎにおいて最終維持放電を行ったセルは、Ｘ電極に正電荷、Ｙ電極に負電荷を蓄積している。同図では、Ｘ，Ｙ電極上のおおよその壁電荷量を概念的に示している。次のサブフィールドであるＳＦｎ＋１では、全面書き込み放電は行わず、第１の消去パルスである細幅パルスをＸ電極に印加することによって、壁電荷を消去している。
【００４０】
この時、画素の不均一性や温度条件の変化から、放電開始が予想以上に早まった場合は、消去前の壁電荷に対して反対の極性の壁電荷をＸ，Ｙ双方に蓄積してしまう。同図の例では、消去パルスの印加前より減少しているものの、Ｘ，Ｙ電極上に壁電荷が蓄積され、消去不良の状態となっている。
【００４１】
しかしながら、本実施例では、次に配置した第２の消去パルスであるＳＥＰ（Ｓｌｏｐｅ Ｅｒａｓｅ Ｐｕｌｓｅ）によって、消去不良の状態をより完全消去の状態に近づけている。なお、ＳＥＰは第１の消去パルスである細幅パルスから１０μｓ以上の間隔を空けて設けられることが望ましい。これは、ＳＥＰと第１の消去パルスである細幅パルスとの間隔が１０μｓ以下であると、電荷状態が不安定なままで消去動作を行うことになるからである。
【００４２】
図１１の例では、第２の消去パルスによる消去動作後、Ｘ，Ｙ電極上に残留する壁電荷はごく微量となっており、この程度の残留電荷はこの後のアドレス期間に対して悪影響を与えることはない。
【００４３】
なお、第２の消去パルスとしては、壁電荷消去量は細幅消去より少なく十分ではないが、細幅の様に電荷反転する恐れのないことから、ＳＥＰを用いることが望ましい。ＳＥＰは、ゆるやかな傾斜をもって立ち上がるパルスであり、立ち上がり中のパルス電圧が放電電圧に到達したセルから順次放電が行われるため、実質的に各セルには、最適電圧（放電開始電圧にほぼ等しい電圧）が印加されたことになる。このため、セルに極性反転した電荷を残留させることがない。
【００４４】
以上の第３実施例により、リセット期間の消去動作において、消去不良となることなくほぼ完全な消去動作が実現でき、駆動電圧マージンが改善される。なお、全てのサブフィールドのリセット期間においても全面書き込み放電を行うことなく細幅消去放電を行うような場合でも、本実施例は有効であろう。また、複数の消去放電としては、前記の細幅／ＳＥＰの組み合わせ以外でも、例えば、細幅／細幅、ＳＥＰ／ＳＥＰ、ＳＥＰ／細幅等の組み合わせも可能である。
【００４５】
図１２は、第４実施例を示す駆動波形図であり、高コントラスト駆動方法に対して本実施例を適用したものである。すなわち、サブフィールドＳＦｎ＋１では全面書き込み放電は行わず、細幅パルスからなる消去パルスをＸ電極に印加することによって、壁電荷を消去している。図８を利用して説明したように、維持放電期間の各維持パルスの立ち下がり後には微弱放電が生じており、特に最後尾の維持放電パルスの立ち下がり後に発生した微弱放電が、その後に行う消去放電に悪影響を及ぼしていた。
【００４６】
しかしながら、本実施例においては、最後尾の維持放電パルスのパルス幅を、その他の維持放電パルスのパルス幅よりも長くしている。その結果、本実施例では、パルス幅を長くした最後尾の維持放電パルスの立ち下がり後に微弱放電は発生せず、その後の細幅放電も正常に実施することが可能となっている。なお、最後尾の維持放電パルスのパルス幅は、微弱放電を防止するためには、少なくとも３μｓ以上必要であることが実験的に確認されている。
【００４７】
以上の第４実施例により、最後尾の維持放電パルス立ち下がり後の微弱放電に起因するリセット期間における消去動作不良を防止することができ、駆動電圧マージンが改善される。
【００４８】
なお、本実施例では、高コントラスト駆動方法を基に説明しているが、本実施例の原理は必ずしも高コントラスト駆動方法に限定されるものではない。全てのサブフィールドのリセット期間において全面書き込み放電を実施するような駆動方法であっても、本実施例と同様な効果が期待できる。また逆に、全てのサブフィールドのリセット期間において、全面書き込み放電を行うことなく細幅消去放電を行うような場合でも有効であろう。
【００４９】
図１３は、第５実施例を示す駆動波形図であり、高コントラスト駆動方法に対して本実施例を適用したものである。すなわち、サブフィールドＳＦｎ＋１では全面書き込み放電は行わず、細幅パルスからなる消去パルスをＸ電極に印加することによって、壁電荷を消去している。本実施例においては、最後尾の維持放電パルスと、続く全面書き込み放電を行わないサブフィールドにおけるリセット期間にて印加される細幅パルスとの間隔を、同一サブフィールドの維持放電期間における維持放電パルス間の間隔と同程度に狭いものとしている。
【００５０】
図８を利用して説明したように、最後尾の維持放電パルスの立ち下がり後には微弱放電が発生し、正常な消去放電に悪影響を及ぼしていた。しかし、この微弱放電は、前記したように、連続して印加される維持放電パルスに対しては、ほとんど影響を及ぼさないことが判っている。微弱放電が各維持放電に対して影響を及ぼさない理由は、微弱放電の発生後に直ちに次のパルスを印加しているからであると思われる。
【００５１】
本実施例では、この点を考慮し、最後尾の維持放電パルスとそれに続くサブフィールド（全面書き込み放電を行わないもの）におけるリセット期間中の細幅パルスとの間隔を、維持放電パルス間の間隔と同程度に狭いものとした。この間隔は、２μｓ以下とすることが適当である。
【００５２】
以上、第５の実施例により、図１１の光パルスから判るように最後尾の維持放電パルス立ち下げ後に微弱放電は起きているものの、続く細幅放電は正常に行うことが可能となり、駆動電圧マージンが改善される。
【００５３】
なお、本実施例では、高コントラスト駆動方法を基に説明しているが、本実施例の原理は必ずしも高コントラスト駆動方法に限定されるものではない。全てのサブフィールドのリセット期間において全面書き込み放電を実施するような駆動方法であっても、本実施例と同様な効果が期待できる。この場合、最後尾の維持放電パルスと続くサブフィールドにおけるリセット期間中の全面書き込みパルスとの間隔を、維持放電パルス間の間隔と同程度に狭いものとすることになる。また、逆に、全てのサブフィールドのリセット期間において、全面書き込み放電を行うことなく消去放電（例えば、細幅消去）を行うような場合でも有効であろう。
【００５４】
図１４は、第６実施例を示す駆動波形図であり、前記の第４実施例と第５実施例とを組み合わせたものである。すなわち、本実施例においては、最後尾の維持放電パルスのパルス幅をその他の維持放電パルスのパルス幅より長くしている。そして更に、最後尾の維持放電パルスと、その次のサブフィールド（全面書き込み放電を行わないもの）におけるリセット期間中の細幅パルスとの間隔を、維持放電期間における維持放電パルス間の間隔と同程度に狭いものとしている。
【００５５】
本実施例は、第４実施例の内容を含んでいるため、最後尾の維持放電パルスの立ち下げ時に微弱放電は本来起こらないはずである。しかしながら、パネル条件のバラツキ等により仮に微弱放電が発生してしまったとしても正常な細幅消去が実現できるように、本実施例は更に第５実施例の内容を付加している。これにより、本実施例は消去放電をより確実なものとしている。
【００５６】
以上の第６実施例により、最後尾の維持放電パルス立ち下げ後の微弱放電に起因するリセット期間での消去動作不良を防止することができ、駆動電圧マージンが改善される。また、同図に示す高コントラスト駆動方法に限定されるものではない点においても、先に説明した実施例と同様である。
【００５７】
図１５は、第７実施例を示す駆動波形図であり、サブフィールドＳＦｎ＋１では全面書き込み／自己消去パルスをＸ電極に印加することによって、壁電荷を消去している。
【００５８】
本実施例においては、最後尾の維持放電パルスの立ち下がりと対向電極電位Ｖａの立ち下がりとを同時にすることで、対向電極であるアドレス電極上の壁電荷を均一化している。なお、維持放電期間における維持放電パルスの間隔は、微弱放電による第３の電極上の壁電荷を減少させるために、１μｓ以下にすることが望ましいことが確認されている。
【００５９】
以上の第７実施例により、対向電極であるアドレス電極上の壁電荷を均一化することができ、リセット期間での消去動作不良を防止し、駆動電圧マージンが改善される。また、本実施例は同図に示す駆動方法に限定されるものではなく、例えば、高コントラスト駆動方法においても有効であろう。
【００６０】
次に、図１６、図１７、図１８は、それぞれ第８，第９，第１０の実施例を示す駆動波形図であり、高コントラスト駆動方法に適用した例を示している。これらの実施例では、全面書き込み放電を行うサブフィールドの直前に、消去機能を有したパルス、例えば細幅パルス、ＳＥＰ、或いはその両方を印加するものである。この消去パルスの印加により、数少ない全面書き込み放電への負担を軽減することができる。すなわち、全面書き込み放電前の残留壁電荷状態を直前のサブフィールドの点灯状態に関わらず常に同じ状態にすることができるため、対向電極上の残留壁電荷の消去をより完全な形で行うことができる。
【００６１】
第８実施例は、サブフィールドＳＦｎ＋１のリセット期間における消去パルスを全面書き込み／自己消去パルスとし、直前のサブフィールドＳＦｎの維持放電期間の次に細幅パルスを配置した例である。
【００６２】
また、第９実施例は、サブフィールドＳＦｎ＋１のリセット期間における消去パルスを全面書き込み／自己消去パルスとし、直前のサブフィールドＳＦｎの維持放電期間の次に細幅、ＳＥＰを配置した例である。
【００６３】
また、第１０実施例は、サブフィールドＳＦｎ＋１のリセット期間における消去パルスを全面書き込み／自己消去パルスとし、直前のサブフィールドＳＦｎの維持放電期間の次に細幅パルス及びＳＥＰを配置した例である。
【００６４】
これらのパルスにより、全面書き込み放電の前の残留壁電荷状態を、直前のサブフィールドの点灯状態に関わらずほぼ同じ状態にできる。
【００６５】
以上の第８，第９，第１０実施例により、リセット期間における全面書き込み／自己消去パルスによる対向側電荷の消去をより完全な形で行うことができ、駆動電圧マージンが改善される。
【００６６】
なお、本実施例では高コントラスト駆動方法を基に説明しているが、本実施例の原理は必ずしも高コントラスト駆動方法に限定されるものではない。全てのサブフィールドのリセット期間において、全面書き込み放電を実施するような駆動方法であっても、本実施例と同様な効果が期待できる。
【００６７】
図１９は、第１１実施例を示す駆動波形図であり、高コントラスト駆動方式に適用した例を示している。本実施例では、全面書き込み放電を行う前に、更に消去放電を行い、その時の第３の電極であるアドレス電極に印加する電圧を０Ｖとしている。このように、消去放電時にアドレス電極に印加する電圧を０Ｖとすることにより、全面書き込み放電前の残留壁電荷状態を常に同じ状態にすることができるため、対向電極上の残留壁電荷の消去をより完全な形で行うことができるのである。
【００６８】
以上の第１１実施例により、リセット期間における全面書き込み／自己消去パルスによる対向側電荷の消去をより完全な形で行うことができ、駆動電圧マージンが改善される。
【００６９】
なお、本実施例では高コントラスト駆動方法を基に説明しているが、本実施例の原理は必ずしも高コントラスト駆動方法に限定されるものではない。全てのサブフィールドのリセット期間において、全面書き込み放電を実施するような駆動方法であっても、本実施例と同様な効果が期待できる。
【００７０】
図２０は、第１２実施例を示す駆動波形図であり、高コントラスト駆動方法に対して本実施例を適用したものである。本実施例では、リセット期間において、全面書き込み放電を行う前に、更に消去放電を行い、全面書き込み放電を実施する全面書き込みパルスの立ち下がり後、第３の電極であるアドレス電極に細幅パルスを印加している。これにより、全面書き込み放電後に残留壁電荷が残っていたとしても、アドレス電極上の残留壁電荷の消去をより完全な形で行うことができる。
【００７１】
なお、全面書き込み放電を実施する全面書き込みパルスの立ち下がりと、第３の電極であるアドレス電極に印加される細幅パルスの立ち上がりとの間隔は、１０μｓ以内であることが望ましいことが実験的に確認されている。
【００７２】
以上の第１２実施例により、リセット期間における全面書き込み／自己消去パルスによる対向側電荷の消去をより完全な形で行うことができ、駆動電圧マージンが改善される。また、同図に示す高コントラスト駆動方法に限定されるものではない点においても、先に説明した実施例と同様である。
【００７３】
図２１は、第１３実施例を示す駆動波形図であり、リセット期間の一部のみを図示したものである。
【００７４】
本実施例は、リセット期間において、全面書き込みパルスの立ち下がり後、第３の電極であるアドレス電極にアドレス細幅パルスを印加し、更に、第２の電極に印加電圧値を連続的に変化させる消去パルスＳＥＰを印加している。この結果、全面書き込み放電後に残留壁電荷が残っていたとしても、アドレス細幅パルス及び印加電圧値を連続的に変化させる消去パルスＳＥＰの組み合わせによってアドレス電極上の残留壁電荷の消去をより完全な形で行うことができる。
【００７５】
以上の第１３実施例により、リセット期間における全面書き込み／自己消去パルスによる対向側電荷の消去をより完全な形で行うことができ、駆動電圧マージンが改善される。また、同図に示す高コントラスト駆動方法に限定されるものではない点においても、先に説明した実施例と同様である。
【００７６】
図２２は、第１４実施例における駆動波形配置図であり、全サブフィールド数が４の場合を例として示している。図２２（Ａ）は１サブフィールド中の各期間の配置順序がリセット，アドレス，維持放電の場合を示し，図２２（Ｂ）は１サブフィールド中の各期間の配置順序がアドレス，維持放電，リセットの場合を示し、図２２（Ｃ）は１サブフィールド中の各期間の配置順序がリセット（全面書き込みパルスを含む），アドレス，維持放電，リセット（全面書き込みパルスを含まない）の場合を示す。
【００７７】
本実施例では、高コントラスト駆動方法において、最も短い維持放電期間の後、又は、最も長い維持放電期間の後に全面書き込み／自己消去パルスを印加するリセット期間を配置している。
【００７８】
例えば、最も短い維持放電期間の後に全面書き込み／自己消去パルスを印加するリセット期間が配置される場合、図２２（Ａ）ではサブフィールド（ＳＦ）２のリセット期間２４，図２２（Ｂ）ではＳＦ１のリセット期間２５，図２２（Ｃ）ではＳＦ１の最後尾にあるリセット期間２７に夫々配置される。
【００７９】
全面書き込み放電を行うサブフィールドを少なくすると、対向電極上にリセットしきれない残留壁電荷が蓄積し、数少ない全面書き込み放電への負担が大きくなるわけであるが、この残留壁電荷は維持放電期間中においても蓄積する。したがって、全面書き込み放電への負担を少なくするためには、その直前のサブフィールドの維持放電期間は、短い方が良いのである。
【００８０】
一方、最も長い維持放電期間の後に全面書き込み／自己消去パルスを印加するリセット期間が配置される場合、図２２（Ａ）ではＳＦ１のリセット期間２３，図２２（Ｂ）ではＳＦ４のリセット期間２６，図２２（Ｃ）ではＳＦ４の最後尾にあるリセット期間２８に夫々配置される。
【００８１】
全面書き込み放電を行うサブフィールドを少なくすると、対向電極上にリセットしきれない残留壁電荷が蓄積し、数少ない全面書き込み放電への負担が大きくなるわけであるが、この残留壁電荷は維持放電期間中においても蓄積する。したがって、全面書き込み放電の効果を大きくするためには、その直前のサブフィールドの維持放電期間は、長い方が良いのである。
【００８２】
以上、第１４実施例により、維持放電期間中に対向電極上に蓄積する残留壁電荷の影響を最小限に抑えられ、次の消去動作をより完全な形で行うことが可能となり、駆動電圧マージンが改善される。
【００８３】
図２３は、第１５実施例を示す駆動波形図であり、高コントラスト駆動方法に対して本実施例を適用したものである。なお、サブフィールドＡは、図１６の第８実施例に示すように、全面書き込み放電を行うサブフィールドの直前に、消去機能を有したパルスを印加している。
【００８４】
本実施例は、駆動波形を出力しない休止期間を全面書き込みパルス印加後の自己消去期間とし、全面書き込み放電及び消去放電を共に行うサブフィールドＡの中に休止期間を設けることとしている。これは、前記のように休止期間を設けることにより、リセットしなければならない壁電荷量が最も安定し、消去放電を確実なものとしているのである。
【００８５】
以上、第１５実施例により、休止期間の変動による壁電荷量の変動を小さくすることができ、駆動電圧マージンが改善される。また、同図に示す高コントラスト駆動方法に限定されるものでは無い点においても、先に説明した実施例と同様である。
【００８６】
次に、図２４，図２５は、それぞれ第１６，第１７実施例を示す駆動波形図であり、高コントラスト駆動方法に適用した例を示している。なお、図２４及び図２５は、リセット期間の一部を図示したものである。
【００８７】
これらの実施例では、リセット期間において、複数の消去パルスを組み合わせて利用することにより、１つの消去放電で残留壁電荷の消去を行うよりも高い確率で残留壁電荷の消去を行うことができる。
【００８８】
図２４（Ａ）の実施例は、リセット期間において、１番目に細幅パルスを第１の電極に印加し、２番目に正方向に印加電圧値を連続的に変化させる消去パルスＳＥＰを第２の電極に印加し、３番目に負方向のＳＥＰを印加した例である。また、図２４（Ｂ）の実施例は、リセット期間において、１番目に細幅パルスを第１の電極に印加し、２番目に正方向に印加電圧値を連続的に変化させる消去パルスＳＥＰを第２の電極に印加し、３番目に負方向に印加する消去パルスを第２の電極に印加した例である。
【００８９】
また、図２５（Ａ）の実施例は、図２４（Ａ）に示す実施例に４番目の消去パルスを印加したものであり、また、図２５（Ｂ）の実施例は、図２４（Ｂ）に示す実施例に４番目の消去パルスを印加したものである。その４番目の消去パルスは、第２の電極に印加される正方向のＳＥＰである。
【００９０】
ここで、前記２番目に正方向に印加電圧値を連続的に変化させる消去パルスＳＥＰは、前記４番目に印加される正方向のＳＥＰに比べて長くすることで、より良い効果が得られることが実験的に確認されている。したがって、ｎ＋１番目に正方向に印加電圧値を連続的に変化させる消去パルスＳＥＰは、ｎ番目に印加される正方向のＳＥＰに比べて長くすることが望ましい。
【００９１】
以上、第１６及び第１７実施例により、複数個の消去パルスを組み合わせることで、アドレス選択放電を行う前の残留壁電荷をリセットする確率を高くすることができ、駆動電圧マージンが改善される。
【００９２】
図２６は、第１８実施例を示す駆動波形図であり、高コントラスト駆動方法に適用した例を示している。なお、図２６は、リセット期間の一部を図示したものである。
【００９３】
これらの実施例では、リセット期間において、複数の消去パルスを組み合わせて利用することにより、１つの消去放電で残留壁電荷の消去を行うよりも高い確率で残留壁電荷の消去を行うことができる。
【００９４】
本実施例は、リセット期間において、１番目に細幅パルスを第１の電極に印加し、２番目に正方向に印加電圧値を連続的に変化させる消去パルスＳＥＰを第２の電極に印可し、３番目に正方向のＳＥＰを第１の電極に印加した例である。
【００９５】
以上、第１８実施例により、複数個の消去パルスを組み合わせることで、アドレス選択放電を行う前の残留壁電荷をリセットする確率を高くすることができ、駆動電圧マージンが改善される。
【００９６】
図２７は、本発明の第１９，第２０実施例の原理を示す波形図である。リセット期間中に、２つのＳＥＰリセットパルスを連続してＹ電極に印加する。放電相手電極であるＸ電極の電位は、最初のＳＥＰリセットパルスに対しては所定レベルだけ持ち上げ、次のＳＥＰリセットパルスに対しては元のレベル（例えば０Ｖ）に戻す。すなわち、最初のＳＥＰリセットパルスが印加されている期間のＸ電極とＹ電極の最大電位差は、２番目のＳＥＰリセットパルスが印加されている期間の最大電位差よりも小さい。この結果、セルＢの放電開始電圧Ｖｆｃに到達した後、所定の放電遅れ時間ｔを経過した後に放電が実際に始まる放電開始電圧Ｖ５はほぼＶｆｃに等しくなり、壁電荷を消去することができる。
【００９７】
最初のＳＥＰリセットパルスでは、セルＡの壁電荷を消去することは困難である。何故なら、最初のＳＥＰリセットパルスが印加されている期間のＸ電極とＹ電極の最大電位差（＝Ｖｓ−（Ｖｆａ−Ｖｆｂ））は、セルＡをリセットするためには不十分なためである。よって、このような比較的高い放電開始電圧を有するセルの壁電荷を消去するために、２番目のＳＥＰリセットパルスを印加し、この時のＸ電極の電位を元に戻して、Ｘ電極とＹ電極の最大電位差を大きくする（最大Ｖｓ）。これにより、２番目のＳＥＰリセットパルスでセルＡをリセットすることができる。
【００９８】
以上の原理に基づき、以下に説明する種々の形態で発明を実施することができる。
【００９９】
図２８は、本発明の第１９の実施例を示す駆動波形図である。プラズマディスプレイパネルのハードウェア構成は、従来の技術で図を参照して説明した通りである。第１９の実施例では、リセット期間中において電極Ｙ1 〜ＹN に２つのＳＥＰリセットパルスを印加する。２つのＳＥＰリセットパルスは同一波形である。すなわち、パルス波形の立ち上がりの電圧勾配は等しい。ただし、２つのＳＥＰリセットパルスは異なる波形であってもよい。放電は、Ｙ1 〜ＹN 電極を陽極、Ｘ電極を陰極として起こり、壁電荷が消去される。
【０１００】
Ｘ電極の電位は、最初のＳＥＰリセットパルス期間中は、前述のアドレス期間中のプライミング電圧Ｖｘとし、次のＳＥＰリセットパルス期間中は０Ｖである。プライミング電圧Ｖｘを用いれば新たな電源は必要なく実際の構成では非常に有利であるが、最初のＳＥＰリセットパルス期間中のＸ電極の電位はプライミング電圧以外の値であってもよい。最初のＳＥＰリセットパルス期間中のＸ電極とＹ電極の最大電位差はＶｓ−Ｖｘで、次のＳＥＰリセットパルス期間中のＸ電極とＹ電極の最大電位差Ｖｓ（＞Ｖｓ−Ｖｘ）である。
【０１０１】
図２９は、上記第１９の実施例の変形例である。図２９に示す変形例では、３つのＳＥＰリセットパルスをＹ1 〜ＹN 電極に与える一方で、最初及び２番目のＳＥＰリセットパルス期間中のＸ電極の電位をそれぞれＶｘ１、Ｖｘ２とし（Ｖｘ１＞Ｖｘ２＞０Ｖ）、３段階でＸ電極とＹ電極の電位差（最大電位差）を大きく設定することを特徴とする。この構成により、より確実に全てのセルをリセットすることができる。この場合、Ｖｘ１＝Ｖｘとすれば、Ｖｘ２のみ新たに発生させるだけでよい。
【０１０２】
次に、本発明の第２０の実施例を図３０を参照して説明する。第２０の実施例は、Ｙ電極とアドレス電極（Ａ電極）との間で放電を起こして、壁電荷を消去する場合の構成である。すなわち、Ｙ電極を陽極、アドレス電極を陰極として放電を行い、壁電荷を消去する。このように、Ｘ電極ではなくアドレス電極を使用する点で、第１９の実施例とはことなるが、基本原理は同じである。
【０１０３】
リセット期間中において電極Ｙ1 〜ＹN に２つのＳＥＰリセットパルスを印加する。２つのＳＥＰリセットパルスは同一波形である。すなわち、パルス波形の立ち上がりの電圧勾配は等しい。ただし、２つのＳＥＰリセットパルスは異なる波形であってもよい。
【０１０４】
アドレス電極の電位は、最初のＳＥＰリセットパルス期間中は、前述のアドレス期間中のアドレス電圧Ｖａとし、次のＳＥＰリセットパルス期間中は０Ｖである。アドレス電圧Ｖａを用いれば新たな電源は必要なく実際の構成では非常に有利であるが、最初のＳＥＰリセットパルス期間中のアドレス電極の電位はアドレス電圧Ｖａ以外の値であってもよい。最初のＳＥＰリセットパルス期間中のアドレス電極とＹ電極の電位差はＶｓ−Ｖａで、次のＳＥＰリセットパルス期間中のアドレス電極とＹ電極の電位差Ｖｓ（＞Ｖｓ−Ｖａ）である。
【０１０５】
なお、ＳＥＰリセットパルスを連続して印加している期間のＸ電極の電位は、アドレス期間と同様にＶｘに設定する。
【０１０６】
図３１は、上記第２０の実施例の変形例である。図３１に示す変形例では、３つのＳＥＰリセットパルスをＹ1 〜ＹN 電極に与える一方で、最初及び２番目のＳＥＰリセットパルス期間中のアドレス電極の電位をそれぞれＶａ１、Ｖａ２とし（Ｖａ１＞Ｖａ２＞０Ｖ）、３段階でアドレス電極とＹ電極の電位差（最大電位差）を大きく設定することを特徴とする。この構成により、より確実に全てのセルをリセットすることができる。なお、この場合、Ｖａ１＝Ｖａとすれば、新たに発生させる電圧はＶａ２のみでよい。
【０１０７】
図３２は、本発明のプラズマディスプレイ駆動装置を示すブロック図である。この駆動装置は、前述の３電極・面放電・ＡＣ型プラズマディスプレイを駆動する。
【０１０８】
アドレス電極は、アドレス線１本毎にアドレスドライバ３１に接続され、そのアドレスドライバ３１によってアドレス放電時のアドレスパルスが印加される。Ｙ電極もその電極毎に、Ｙスキャンドライバ３４に接続される。Ｙスキャンドライバ３４はＹ側共通ドライバ３３に接続されており、アドレス放電時のパルスはＹスキャンドライバ３４から発生し、また維持パルス等はＹ側共通ドライバ３３で発生した後、Ｙスキャンドライバ３４を経由してＹ電極に印加される。
【０１０９】
ＳＥＰドライバ４２は、抵抗器４３をＹスキャンドライバ３４を経由してＹ電極に電圧（前述のＳＥＰリセットパルス）を印加する。この時の電圧波形は、抵抗器４３の抵抗値Ｒとパネル容量Ｃとによってきまり、次式で示されるエクスポネンシャルな曲線となる。
Ｖ＝ｅ-(t/CR)
Ｘ電極は、パネル３０の全表示ラインにわたって共通に接続されて取り出される。Ｘ電極共通ドライバ３２は、書込みパルス、維持パルス等を発生する。
【０１１０】
Ｘ共通ドライバ３２、Ｙ共通ドライバ３３、Ｙスキャンドライバ３４は制御回路３５によって制御される。制御回路３５は、装置の外部から入力される同期信号（垂直同期信号ＶＳＹＮＣ、水平同期信号ＨＳＹＮＣ）や表示データ信号（ＤＡＴＡ）によって制御される。
【０１１１】
制御回路３５は、表示データ制御部３６とパネル駆動制御部３８とを有する。また、駆動波形パターンＲＯＭ４１が制御部３５に接続されている。外部からの表示データＤＡＴＡは、外部からのドットクロックＣＬＯＣＫに同期して表示データ制御部３６内のフレームメモリ３７に格納された後、制御信号としてアドレスドライバ３１に出力される。パネル駆動制御部３８は、スキャンドライバ制御部３９及び共通ドライバ制御部４０を具備し、垂直同期信号ＶＳＹＮＣ及び水平同期信号ＨＳＹＮＣに同期して、かつ駆動波形パターンＲＯＭ４１内のデータに従って動作する。駆動波形パターンＲＯＭ４１は、図２〜図５に示すようなアドレス電極駆動波形、Ｘ電極駆動波形及びＹ1 〜ＹN 電極駆動波形の波形パターンを記述するデータを格納している。パネル駆動制御部３８は、垂直同期信号ＶＳＹＮＣ及び水平同期信号ＨＳＹＮＣに同期して、駆動波形パターンＲＯＭ４１から波形データを読出し、ドライバ３２、３３、３４及び４２を制御する。
【０１１２】
以上各実施例を説明したが、これらの各実施例は、任意に組み合わせて実施することが可能である。
【発明の効果】
【０１１３】
上述の如く本発明によれば、一部のサブフィールドを除いてリセット期間中消去放電のみを行う高コントラスト駆動において、消去放電のために、直前のサブフィールドで点灯していたセルのみ消去する消去パルスとして細幅パルスを印加するようにした場合でも、広い駆動電圧マージンを得ることができる。
【０１１４】
更に具体的に述べれば、対向電極電位の影響による多量のマイナス（又はプラス）極性電荷の蓄積を回避し、より完全な消去が可能となる。
【０１１５】
或いは、リセット期間の消去動作において、消去不良となることなく、ほぼ完全な消去動作を実現できる。
【０１１６】
或いは、最後尾の維持放電パルス立ち下がり後の微弱放電に起因する、リセット期間における消去動作不良を防止することができる。
【０１１７】
或いは，仮に最後尾の維持放電パルス立ち下がり後に微弱放電が生じたとしても、続く細幅放電を正常に行うことが可能となる。
【０１１８】
或いは、リセット期間における全面書き込み／自己消去パルスによる対向電極上の電荷の消去をより完全な形で行うことができる。
【０１１９】
或いは、維持放電期間中に対向電極上に蓄積する残留壁電荷の影響を最小限に抑えられ、次の消去動作をより完全な形で行うことができる。
【０１２０】
また、複数個のリセットパルスをいずれかの電極に連続的に印加することで、異なる放電開始電圧を持つ各セルの壁電荷を、放電開始電圧に近い電圧で安定かつ確実に消去（リセット）することができる。
【０１２１】
或いは、第１及び第２又は第３の電極間の最大電位差が異なるように設定されるため、異なる放電開始電圧を持つ各セルの壁電荷を放電開始電圧に近い電圧でより安定かつ確実に消去（リセット）することができる。
【０１２２】
或いは、リセットパルスを生成する回路を簡単に構成できる。
【０１２３】
或いは、比較的低い放電開始電圧を有するセルを最初にリセットでき、次に比較的高い放電開始電圧を有するセルをリセットすることができる。
【０１２４】
或いは、第２又は第３の電極電位を制御する回路を簡単に構成できる。
【図面の簡単な説明】
【図１】３電極・面放電・ＡＣ型ＰＤＰの概略平面図である。
【図２】３電極・面放電・ＡＣ型ＰＤＰの垂直方向における概略断面図である。
【図３】３電極・面放電・ＡＣ型ＰＤＰの水平方向における概略断面図である。
【図４】従来の駆動方法を示す波形図である。
【図５】アドレス／維持放電分離型・書き込みアドレス方式のタイムチャートである。
【図６】残留壁電荷を示す図・１である。
【図７】残留壁電荷を示す図・２である。
【図８】微弱放電による影響を示す図である。
【図９】本発明の第１の実施例を示す駆動波形図である。
【図１０】本発明の第２の実施例を示す駆動波形図である。
【図１１】本発明の第３の実施例を示す駆動波形図である。
【図１２】本発明の第４の実施例を示す駆動波形図である。
【図１３】本発明の第５の実施例を示す駆動波形図である。
【図１４】本発明の第６の実施例を示す駆動波形図である。
【図１５】本発明の第７の実施例を示す駆動波形図である。
【図１６】本発明の第８の実施例を示す駆動波形図である。
【図１７】本発明の第９の実施例を示す駆動波形図である。
【図１８】本発明の第１０の実施例を示す駆動波形図である。
【図１９】本発明の第１１の実施例を示す駆動波形図である。
【図２０】本発明の第１２の実施例を示す駆動波形図である。
【図２１】本発明の第１３の実施例を示す駆動波形図である。
【図２２】本発明の第１４の実施例を示す駆動波形配置図である。
【図２３】本発明の第１５の実施例を示す駆動波形図である。
【図２４】本発明の第１６の実施例を示す駆動波形図である。
【図２５】本発明の第１７の実施例を示す駆動波形図である。
【図２６】本発明の第１８の実施例を示す駆動波形図である。
【図２７】本発明の第１９，２０の実施例の原理を示す波形図である。
【図２８】本発明の第１９の実施例を示す駆動波形図である。
【図２９】図２８に示す第１９の実施例の変形例を示す図である。
【図３０】本発明の第２０の実施例を示す駆動波形図である。
【図３１】図３０に示す第２０の実施例の変形例を示す図である。
【図３２】本発明のプラズマディスプレイ（ＰＤＰ）の駆動装置の一実施例を示す図である。
【符号の説明】
１１ 障壁
１２ セル
１３ Ｘ電極
１４ Ｙ電極
１５ アドレス電極
１６ 背面ガラス基板
１７ 蛍光体
１８ 全面ガラス基板
１９ 維持電極
１９ａ 透明電極
１９ｂ バス電極
２０ 誘電体層
２１ ＭｇＯ膜
２３〜２８ リセット期間
３０ パネル
３１ アドレスドライバ
３２ Ｘ共通ドライバ
３３ Ｙ共通ドライバ
３４ Ｙスキャンドライバ
３５ 制御回路
３６ 表示データ制御部
３７ フレームメモリ
３８ パネル駆動制御部
３９ スキャンドライバ制御部
４０ 共通ドライバ制御部
４１ 駆動波形パターンＲＯＭ
Claims (2)
- 第１の基板に第１及び第２の電極を平行に配置すると共に、該第１の基板又は該第１の基板と対向する第２の基板に、第３の電極を該第１及び第２の電極と交差するように配置してなり、
１フレームの映像をｎ個のサブフィールドにて構成し、各々の該サブフィールドが、リセット期間と、アドレス期間と、維持放電期間とを有するプラズマディスプレイパネルの駆動方法において、
前記リセット期間に前記第１の電極に対してパルス幅が２μｓ以下である細幅パルスを印加し、消去放電を行うサブフィールドを少なくとも含み、
前記第３の電極の電位が維持放電期間中からリセット期間まで継続して維持放電電極間の中間値に保たれており、第１の電極に印加される前記細幅パルスの立ち下がりと同時に第３の電極の電位が立ち下げられることを特徴とするプラズマディスプレイパネルの駆動方法。 - 前記リセット期間において、全面書き込み放電及び消去放電を共に実施するサブフィールドＡと、該リセット期間において、全面書き込み放電を実施することなく消去放電を実施するサブフィールドＢとを共に有し、
少なくとも、該サブフィールドＢの該リセット期間における該消去放電が、前記細幅パルスにて行われるものであることを特徴とする請求項１記載のプラズマディスプレイパネルの駆動方法。
Priority Applications (9)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19601698A JP3573968B2 (ja) | 1997-07-15 | 1998-07-10 | プラズマディスプレイの駆動方法及び駆動装置 |
| EP07012390A EP1830340B1 (en) | 1997-07-15 | 1998-07-15 | Method and device for driving plasma display |
| DE69838409T DE69838409T2 (de) | 1997-07-15 | 1998-07-15 | Verfahren und Vorrichtung zur Ansteuerung einer Plasma-Anzeigetafel sowie Plasma-Anzeigetafel mit dieser Vorrichtung |
| EP07012389A EP1830339A3 (en) | 1997-07-15 | 1998-07-15 | Method and device for driving plasma display |
| EP98305647A EP0903719B1 (en) | 1997-07-15 | 1998-07-15 | Method and device for driving a plasma display panel and plasma display panel including this device |
| US09/115,911 US6512501B1 (en) | 1997-07-15 | 1998-07-15 | Method and device for driving plasma display |
| KR10-1998-0028600A KR100354678B1 (ko) | 1997-07-15 | 1998-07-15 | 플라즈마 디스플레이 패널의 구동방법 |
| KR1020020022257A KR100388842B1 (ko) | 1997-07-15 | 2002-04-23 | 플라즈마 디스플레이 패널의 구동 방법 |
| KR1020020022258A KR100388843B1 (ko) | 1997-07-15 | 2002-04-23 | 플라즈마 디스플레이 패널의 구동 방법 및 구동 장치 |
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9-189443 | 1997-07-15 | ||
| JP18944397 | 1997-07-15 | ||
| JP9-231039 | 1997-08-27 | ||
| JP23103997 | 1997-08-27 | ||
| JP19601698A JP3573968B2 (ja) | 1997-07-15 | 1998-07-10 | プラズマディスプレイの駆動方法及び駆動装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004159593A Division JP2004302480A (ja) | 1997-07-15 | 2004-05-28 | プラズマディスプレイの駆動方法及び駆動装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11133913A JPH11133913A (ja) | 1999-05-21 |
| JP3573968B2 true JP3573968B2 (ja) | 2004-10-06 |
Family
ID=27326177
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19601698A Expired - Lifetime JP3573968B2 (ja) | 1997-07-15 | 1998-07-10 | プラズマディスプレイの駆動方法及び駆動装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6512501B1 (ja) |
| EP (3) | EP1830340B1 (ja) |
| JP (1) | JP3573968B2 (ja) |
| KR (3) | KR100354678B1 (ja) |
| DE (1) | DE69838409T2 (ja) |
Families Citing this family (62)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3573968B2 (ja) * | 1997-07-15 | 2004-10-06 | 富士通株式会社 | プラズマディスプレイの駆動方法及び駆動装置 |
| JP3424587B2 (ja) | 1998-06-18 | 2003-07-07 | 富士通株式会社 | プラズマディスプレイパネルの駆動方法 |
| DE69911984T2 (de) * | 1998-09-04 | 2004-08-12 | Matsushita Electric Industrial Co., Ltd., Kadoma | Verfahren und einrichtung zum steuern eines plasmabildschirms mit höherer bildqualität und hohem leuchtwirkungsgrad |
| JP4124305B2 (ja) * | 1999-04-21 | 2008-07-23 | 株式会社日立プラズマパテントライセンシング | プラズマディスプレイの駆動方法および駆動装置 |
| KR100319098B1 (ko) * | 1999-06-28 | 2001-12-29 | 김순택 | 자동 전력 제어가 가능한 플라즈마 표시패널의 구동방법 및 장치 |
| JP3455141B2 (ja) * | 1999-06-29 | 2003-10-14 | 富士通株式会社 | プラズマディスプレイパネルの駆動方法 |
| JP3560143B2 (ja) * | 2000-02-28 | 2004-09-02 | 日本電気株式会社 | プラズマディスプレイパネルの駆動方法及び駆動回路 |
| JP3679704B2 (ja) * | 2000-02-28 | 2005-08-03 | 三菱電機株式会社 | プラズマディスプレイ装置の駆動方法及びプラズマディスプレイパネル用駆動装置 |
| JP2002006799A (ja) * | 2000-06-19 | 2002-01-11 | Matsushita Electric Ind Co Ltd | プラズマディスプレイパネルの駆動方法 |
| US20010054993A1 (en) * | 2000-06-22 | 2001-12-27 | Yoshikazu Kanazawa | Plasma display panel and method of driving the same capable of providing high definition and high aperture ratio |
| KR100697890B1 (ko) * | 2000-09-04 | 2007-03-21 | 오리온피디피주식회사 | 플라즈마 디스플레이 패널 구동방법 |
| KR100769158B1 (ko) * | 2000-12-04 | 2007-10-23 | 엘지.필립스 엘시디 주식회사 | 면 발광용 플랫램프 및 이를 구비한 액정표시장치 |
| KR20020060807A (ko) * | 2001-01-12 | 2002-07-19 | 주식회사 유피디 | 면방전 플라즈마 디스플레이 패널 구동장치 및 그 방법 |
| JP4768134B2 (ja) * | 2001-01-19 | 2011-09-07 | 日立プラズマディスプレイ株式会社 | プラズマディスプレイ装置の駆動方法 |
| DE10162258A1 (de) * | 2001-03-23 | 2002-09-26 | Samsung Sdi Co | Verfahren und Vorrichtung zum Betreiben einer Plasmaanzeige |
| US7091935B2 (en) | 2001-03-26 | 2006-08-15 | Lg Electronics Inc. | Method of driving plasma display panel using selective inversion address method |
| KR100385216B1 (ko) * | 2001-05-16 | 2003-05-27 | 삼성에스디아이 주식회사 | 리셋 안정화를 위한 플라즈마 디스플레이 패널의 구동방법및 그 장치 |
| WO2002099778A1 (fr) * | 2001-05-30 | 2002-12-12 | Matsushita Electric Industrial Co., Ltd. | Afficheur possedant un panneau d'affichage au plasma et son procede de commande |
| KR100806490B1 (ko) | 2001-06-12 | 2008-02-21 | 마츠시타 덴끼 산교 가부시키가이샤 | 플라즈마 디스플레이 장치 및 그 구동방법 |
| US7339553B2 (en) | 2001-06-12 | 2008-03-04 | Matsushita Electric Industrial Co., Ltd. | Plasma display |
| US7012579B2 (en) | 2001-12-07 | 2006-03-14 | Lg Electronics Inc. | Method of driving plasma display panel |
| JP4612985B2 (ja) | 2002-03-20 | 2011-01-12 | 日立プラズマディスプレイ株式会社 | プラズマディスプレイ装置の駆動方法 |
| JP2004004513A (ja) * | 2002-04-25 | 2004-01-08 | Fujitsu Hitachi Plasma Display Ltd | プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置 |
| JP2004191530A (ja) * | 2002-12-10 | 2004-07-08 | Nec Plasma Display Corp | プラズマディスプレイパネルの駆動方法 |
| EP1471491A3 (en) * | 2003-04-22 | 2005-03-23 | Samsung SDI Co., Ltd. | Plasma display panel and driving method thereof |
| US7477209B2 (en) | 2003-06-24 | 2009-01-13 | Panasonic Corporation | Plasma display apparatus and driving method thereof |
| KR100515341B1 (ko) | 2003-09-02 | 2005-09-15 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 패널의 구동 장치 |
| KR100596546B1 (ko) * | 2003-10-14 | 2006-07-03 | 재단법인서울대학교산학협력재단 | 플라즈마 디스플레이 패널의 구동 방법 |
| KR100603292B1 (ko) * | 2003-10-15 | 2006-07-20 | 삼성에스디아이 주식회사 | 패널 구동 방법 |
| KR100499101B1 (ko) * | 2003-11-04 | 2005-07-01 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널의 구동방법 및 장치 |
| JP4819315B2 (ja) * | 2004-02-20 | 2011-11-24 | 日立プラズマディスプレイ株式会社 | プラズマディスプレイ及びその駆動方法 |
| WO2005094178A2 (en) * | 2004-04-01 | 2005-10-13 | Saifun Semiconductors Ltd. | Method, circuit and systems for erasing one or more non-volatile memory cells |
| JP2005321680A (ja) * | 2004-05-11 | 2005-11-17 | Matsushita Electric Ind Co Ltd | プラズマディスプレイパネルの駆動方法 |
| JP4646020B2 (ja) * | 2004-07-29 | 2011-03-09 | 株式会社日立プラズマパテントライセンシング | プラズマディスプレイパネルの駆動方法 |
| JP4577681B2 (ja) * | 2004-07-30 | 2010-11-10 | 株式会社日立プラズマパテントライセンシング | プラズマディスプレイパネルの駆動方法 |
| TWI241612B (en) * | 2004-10-22 | 2005-10-11 | Chunghwa Picture Tubes Ltd | Driving method |
| KR100612309B1 (ko) | 2004-10-25 | 2006-08-11 | 삼성에스디아이 주식회사 | 플라즈마 표시 장치와 그의 구동 방법 |
| KR100612312B1 (ko) * | 2004-11-05 | 2006-08-16 | 삼성에스디아이 주식회사 | 플라즈마 표시 장치 및 그의 구동 방법 |
| KR20060056820A (ko) | 2004-11-22 | 2006-05-25 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널 구동장치 및 구동방법 |
| KR100667362B1 (ko) * | 2005-01-25 | 2007-01-12 | 엘지전자 주식회사 | 플라즈마 표시 패널의 구동 장치 및 방법 |
| US20090009436A1 (en) * | 2005-03-25 | 2009-01-08 | Keiji Akamatsu | Plasma display panel device and drive method thereof |
| KR100667539B1 (ko) * | 2005-04-07 | 2007-01-12 | 엘지전자 주식회사 | 플라즈마 디스플레이 장치 및 그의 구동 방법 |
| KR100705807B1 (ko) | 2005-06-13 | 2007-04-09 | 엘지전자 주식회사 | 플라즈마 디스플레이 장치 및 그의 구동 방법 |
| KR100670184B1 (ko) * | 2005-07-18 | 2007-01-16 | 삼성에스디아이 주식회사 | 플라즈마 표시 장치 및 그 구동 방법 |
| KR100709259B1 (ko) * | 2005-09-26 | 2007-04-19 | 삼성에스디아이 주식회사 | 플라즈마 표시 장치 및 그 구동 방법 |
| CN100362546C (zh) * | 2005-10-14 | 2008-01-16 | 四川世纪双虹显示器件有限公司 | 一种等离子显示器的驱动方法 |
| KR101002569B1 (ko) * | 2005-12-13 | 2010-12-17 | 파나소닉 주식회사 | 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마 디스플레이 장치 |
| JP4997751B2 (ja) * | 2005-12-13 | 2012-08-08 | パナソニック株式会社 | プラズマディスプレイパネルの駆動方法 |
| JP5162824B2 (ja) * | 2005-12-13 | 2013-03-13 | パナソニック株式会社 | プラズマディスプレイパネルの駆動方法 |
| KR100793087B1 (ko) * | 2006-01-04 | 2008-01-10 | 엘지전자 주식회사 | 플라즈마 디스플레이 장치 |
| TW200733043A (en) * | 2006-02-06 | 2007-09-01 | Matsushita Electric Ind Co Ltd | Plasma display apparatus and driving method of plasma display panel |
| WO2007094291A1 (ja) * | 2006-02-14 | 2007-08-23 | Matsushita Electric Industrial Co., Ltd. | プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法 |
| JPWO2007094292A1 (ja) * | 2006-02-14 | 2009-07-09 | パナソニック株式会社 | プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法 |
| CN101356561B (zh) * | 2006-08-31 | 2010-08-18 | 松下电器产业株式会社 | 等离子显示装置及等离子显示面板的驱动方法 |
| WO2008072904A1 (en) * | 2006-12-14 | 2008-06-19 | Lg Electronics Inc | Plasma display apparatus |
| JP5136414B2 (ja) * | 2006-12-28 | 2013-02-06 | パナソニック株式会社 | プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法 |
| US20080191970A1 (en) * | 2007-02-09 | 2008-08-14 | Lg Electronics Inc. | Method of driving plasma display apparatus |
| JP2008287237A (ja) * | 2007-04-18 | 2008-11-27 | Panasonic Corp | プラズマディスプレイ装置およびその駆動方法 |
| KR100992260B1 (ko) * | 2007-04-18 | 2010-11-05 | 파나소닉 주식회사 | 플라즈마 디스플레이 패널의 구동 방법 |
| CN102460545A (zh) * | 2009-06-08 | 2012-05-16 | 松下电器产业株式会社 | 等离子显示面板的驱动方法以及等离子显示装置 |
| JP5174838B2 (ja) * | 2010-02-04 | 2013-04-03 | 株式会社日立製作所 | プラズマディスプレイパネルの駆動方法 |
| KR101709144B1 (ko) | 2014-10-02 | 2017-02-23 | 윤태수 | 하수 오니 건조 장치 |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2576159B2 (ja) * | 1987-11-16 | 1997-01-29 | 日本電気株式会社 | プラズマディスプレイ装置 |
| FR2635901B1 (fr) * | 1988-08-26 | 1990-10-12 | Thomson Csf | Procede de commande ligne par ligne d'un panneau a plasma du type alternatif a entretien coplanaire |
| JP2893803B2 (ja) * | 1990-02-27 | 1999-05-24 | 日本電気株式会社 | プラズマディスプレイの駆動方法 |
| JP3259253B2 (ja) * | 1990-11-28 | 2002-02-25 | 富士通株式会社 | フラット型表示装置の階調駆動方法及び階調駆動装置 |
| DE69220019T2 (de) * | 1991-12-20 | 1997-09-25 | Fujitsu Ltd | Verfahren und Vorrichtung zur Steuerung einer Anzeigetafel |
| JP3276406B2 (ja) * | 1992-07-24 | 2002-04-22 | 富士通株式会社 | プラズマディスプレイの駆動方法 |
| US5461395A (en) * | 1993-03-08 | 1995-10-24 | Tektronix, Inc. | Plasma addressing structure having a pliant dielectric layer |
| JP2772753B2 (ja) * | 1993-12-10 | 1998-07-09 | 富士通株式会社 | プラズマディスプレイパネル並びにその駆動方法及び駆動回路 |
| JP3555995B2 (ja) | 1994-10-31 | 2004-08-18 | 富士通株式会社 | プラズマディスプレイ装置 |
| JP3265904B2 (ja) * | 1995-04-06 | 2002-03-18 | 富士通株式会社 | フラット・ディスプレイ・パネルの駆動方法 |
| JP3112820B2 (ja) * | 1995-12-28 | 2000-11-27 | 富士通株式会社 | 表示パネルの駆動方法及びパネル表示装置 |
| JP3611377B2 (ja) * | 1995-09-01 | 2005-01-19 | 富士通株式会社 | 画像表示装置 |
| JPH0981074A (ja) * | 1995-09-19 | 1997-03-28 | Fujitsu Ltd | ディスプレイ装置及びディスプレイユニット及びディスプレイ信号生成装置 |
| US5818419A (en) * | 1995-10-31 | 1998-10-06 | Fujitsu Limited | Display device and method for driving the same |
| JP3565650B2 (ja) * | 1996-04-03 | 2004-09-15 | 富士通株式会社 | Ａｃ型ｐｄｐの駆動方法及び表示装置 |
| KR100222198B1 (ko) * | 1996-05-30 | 1999-10-01 | 구자홍 | 플라즈마 표시장치의 구동회로 |
| JP3580027B2 (ja) | 1996-06-06 | 2004-10-20 | 株式会社日立製作所 | プラズマディスプレイ装置 |
| JP3704813B2 (ja) | 1996-06-18 | 2005-10-12 | 三菱電機株式会社 | プラズマディスプレイパネルの駆動方法及びプラズマディスプレイ |
| US6052101A (en) * | 1996-07-31 | 2000-04-18 | Lg Electronics Inc. | Circuit of driving plasma display device and gray scale implementing method |
| JP3348610B2 (ja) * | 1996-11-12 | 2002-11-20 | 富士通株式会社 | プラズマディスプレイパネルの駆動方法及び装置 |
| JP3573968B2 (ja) * | 1997-07-15 | 2004-10-06 | 富士通株式会社 | プラズマディスプレイの駆動方法及び駆動装置 |
-
1998
- 1998-07-10 JP JP19601698A patent/JP3573968B2/ja not_active Expired - Lifetime
- 1998-07-15 EP EP07012390A patent/EP1830340B1/en not_active Expired - Lifetime
- 1998-07-15 EP EP98305647A patent/EP0903719B1/en not_active Expired - Lifetime
- 1998-07-15 US US09/115,911 patent/US6512501B1/en not_active Expired - Lifetime
- 1998-07-15 KR KR10-1998-0028600A patent/KR100354678B1/ko not_active IP Right Cessation
- 1998-07-15 DE DE69838409T patent/DE69838409T2/de not_active Expired - Lifetime
- 1998-07-15 EP EP07012389A patent/EP1830339A3/en not_active Withdrawn
-
2002
- 2002-04-23 KR KR1020020022257A patent/KR100388842B1/ko not_active IP Right Cessation
- 2002-04-23 KR KR1020020022258A patent/KR100388843B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| EP1830340A3 (en) | 2008-11-26 |
| JPH11133913A (ja) | 1999-05-21 |
| EP1830340B1 (en) | 2012-04-11 |
| KR100388842B1 (ko) | 2003-06-25 |
| EP0903719A3 (en) | 1999-05-19 |
| KR100354678B1 (ko) | 2003-01-24 |
| DE69838409T2 (de) | 2008-01-03 |
| KR100388843B1 (ko) | 2003-06-25 |
| KR19990013884A (ko) | 1999-02-25 |
| EP1830340A2 (en) | 2007-09-05 |
| DE69838409D1 (de) | 2007-10-25 |
| EP0903719A2 (en) | 1999-03-24 |
| EP1830339A2 (en) | 2007-09-05 |
| EP1830339A3 (en) | 2008-11-26 |
| EP0903719B1 (en) | 2007-09-12 |
| US6512501B1 (en) | 2003-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3573968B2 (ja) | プラズマディスプレイの駆動方法及び駆動装置 | |
| US6020687A (en) | Method for driving a plasma display panel | |
| JP3263310B2 (ja) | プラズマディスプレイパネル駆動方法及びこの駆動方法を用いたプラズマディスプレイ装置 | |
| JP3555995B2 (ja) | プラズマディスプレイ装置 | |
| JP4124305B2 (ja) | プラズマディスプレイの駆動方法および駆動装置 | |
| JP3429438B2 (ja) | Ａｃ型ｐｄｐの駆動方法 | |
| JP4768134B2 (ja) | プラズマディスプレイ装置の駆動方法 | |
| EP1365381A2 (en) | Method of driving plasma display panel to prevent erroneous discharge | |
| JP4349501B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
| JPH10247456A (ja) | プラズマディスプレイパネル、プラズマディスプレイ装置、及びプラズマディスプレイパネルの駆動方法 | |
| JPH10207420A (ja) | プラズマディスプレイ装置およびその駆動方法 | |
| JP3457173B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
| JP4089759B2 (ja) | Ａｃ型ｐｄｐの駆動方法 | |
| JP3265904B2 (ja) | フラット・ディスプレイ・パネルの駆動方法 | |
| JP5044895B2 (ja) | プラズマディスプレイ装置 | |
| JP4639070B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
| JP4240160B2 (ja) | Ａｃ型ｐｄｐの駆動方法及びプラズマ表示装置 | |
| KR100285623B1 (ko) | 플라즈마디스플레이패널의구동방법 | |
| JP2004302480A (ja) | プラズマディスプレイの駆動方法及び駆動装置 | |
| JP4216891B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
| JP4216897B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
| KR100528694B1 (ko) | 플라즈마 디스플레이 패널의 구동 방법 | |
| KR100801476B1 (ko) | 플라즈마 디스플레이 패널의 구동방법 및 이를 이용한플라즈마 디스플레이 패널 | |
| JP4130460B2 (ja) | プラズマディスプレイの駆動方法および駆動装置 | |
| JP2004029851A (ja) | 画像表示装置の駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040330 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040528 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040629 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040630 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S131 | Request for trust registration of transfer of right |
Free format text: JAPANESE INTERMEDIATE CODE: R313131 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080709 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080709 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090709 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090709 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100709 Year of fee payment: 6 |