KR100667539B1 - 플라즈마 디스플레이 장치 및 그의 구동 방법 - Google Patents

플라즈마 디스플레이 장치 및 그의 구동 방법 Download PDF

Info

Publication number
KR100667539B1
KR100667539B1 KR1020050029188A KR20050029188A KR100667539B1 KR 100667539 B1 KR100667539 B1 KR 100667539B1 KR 1020050029188 A KR1020050029188 A KR 1020050029188A KR 20050029188 A KR20050029188 A KR 20050029188A KR 100667539 B1 KR100667539 B1 KR 100667539B1
Authority
KR
South Korea
Prior art keywords
subfield
sustain
subfields
reset
plasma display
Prior art date
Application number
KR1020050029188A
Other languages
English (en)
Other versions
KR20060107154A (ko
Inventor
김남진
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020050029188A priority Critical patent/KR100667539B1/ko
Priority to EP06250092A priority patent/EP1710776A3/en
Priority to US11/328,180 priority patent/US20060227076A1/en
Priority to JP2006002377A priority patent/JP2006293305A/ja
Priority to EP07076130A priority patent/EP1933295A1/en
Priority to CNA2006100058012A priority patent/CN1845227A/zh
Publication of KR20060107154A publication Critical patent/KR20060107154A/ko
Application granted granted Critical
Publication of KR100667539B1 publication Critical patent/KR100667539B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G09G3/2029—Display of intermediate tones by time modulation using two or more time intervals using sub-frames the sub-frames having non-binary weights
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/292—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/292—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
    • G09G3/2927—Details of initialising
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0238—Improving the black level
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0266—Reduction of sub-frame artefacts
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/16—Calculation or use of calculated indices related to luminance levels in display data
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G09G3/204—Display of intermediate tones by time modulation using two or more time intervals using sub-frames the sub-frames being organized in consecutive sub-frame groups

Abstract

본 발명은 하나의 프레임을 복수의 서브필드 그룹으로 나누고, 이렇게 나누어진 복수의 서브필드 그룹에서 계조 값의 크기를 고려하여 리셋 기간에서 스캔 전극으로 인가되는 리셋 펄스의 크기 또는 개수를 조절하는 플라즈마 디스플레이 장치 및 그의 구동 방법에 관한 것으로, 플리커의 발생을 감소시키고, 콘트라스트 특성을 향상시키면서도 구동 마진(Margin)의 저하를 방지하는 효과가 있다.
이러한 목적을 이루기 위한 본 발명의 플라즈마 디스플레이 장치는 스캔 전극 및 서스테인 전극과, 스캔 전극 및 서스테인 전극과 교차하는 복수의 어드레스 전극을 포함하는 플라즈마 디스플레이 패널과, 전극들을 구동하기 위한 구동부 및 한 프레임을 각각 적어도 하나 이상의 서브필드를 포함하는 복수의 서브필드 그룹으로 나누고, 복수의 서브필드 그룹에서 구동부를 제어하여, 복수의 서브필드 그룹 중 적어도 어느 한 서브필드 그룹에서는 적어도 어느 하나의 서브필드의 리셋 기간에서 스캔 전극으로 인가되는 리셋 펄스의 크기를 계조 값에 따라 조절하는 리셋 펄스 제어부를 포함하는 것을 특징으로 한다.

Description

플라즈마 디스플레이 장치 및 그의 구동 방법{Plasma Display Apparatus and Driving Method thereof}
도 1은 일반적인 플라즈마 디스플레이 패널의 구조를 도시한 도.
도 2는 종래 플라즈마 디스플레이 패널의 화상 계조를 구현하는 방법을 나타낸 도.
도 3은 종래 플라즈마 디스플레이 패널의 구동 방법에 따른 구동파형을 나타낸 도.
도 4는 도 3의 종래 플라즈마 디스플레이 패널의 구동 방법에 따른 구동파형에서 리셋 펄스를 보다 상세히 설명하기 위한 도.
도 5는 한 프레임에 선택적 쓰기 및 선택적 소거 방식의 서브필드를 모두 포함시키는 구동방법을 설명하기 위한 도.
도 6은 도 5의 구동방법에서 리셋 기간에 스캔 전극으로 인가되는 리셋 펄스의 크기를 설명하기 위한 도.
도 7은 종래 PAL 방식에서의 플라즈마 디스플레이 패널의 화상을 구현하기 위한 서브필드의 배열을 설명하기 위한 도.
도 8은 본 발명의 플라즈마 디스플레이 장치를 설명하기 위한 도.
도 9a 내지 도 9b는 하나의 프레임을 복수의 서브필드 그룹으로 나누는 일례 를 설명하기 위한 도.
도 10a 내지 도 10b는 본 발명의 플라즈마 디스플레이 패널의 구동 방법의 제 1 실시예를 설명하기 위한 도.
도 11은 본 발명의 플라즈마 디스플레이 패널의 구동 방법의 제 1 실시예에서 저 계조 서브필드의 설정 방법의 일례를 설명하기 위한 도.
도 12는 본 발명의 플라즈마 디스플레이 패널의 구동 방법의 제 1 실시예에 따른 또 다른 구동 파형을 설명하기 위한 도.
도 13은 본 발명의 플라즈마 디스플레이 패널의 구동 방법의 제 1 실시예에서 하나의 서브필드 그룹 내에서의 서브필드들의 배열을 설명하기 위한 도.
도 14a 내지 도 14b는 하나의 프레임을 복수의 서브필드 그룹으로 나누는 또 다른 예를 설명하기 위한 도.
도 15a 내지 도 15b는 도 14a 내지 도 14b의 배열 순서를 갖는 구동 방법에서 구동 파형의 일례를 설명하기 위한 도.
도 16a 내지 도 16b는 하나의 프레임을 복수의 서브필드 그룹으로 나누는 또 다른 예를 설명하기 위한 도.
도 17a 내지 도 17b는 하나의 프레임을 복수의 서브필드 그룹으로 나누는 또 따른 예를 설명하기 위한 도.
도 18a 내지 도 18b는 본 발명의 플라즈마 디스플레이 패널의 구동 방법의 제 2 실시예를 설명하기 위한 도.
도 19는 본 발명의 플라즈마 디스플레이 패널의 구동 방법의 제 2 실시예에 서 고 계조 서브필드의 설정 방법의 일례를 설명하기 위한 도.
도 20은 본 발명의 플라즈마 디스플레이 패널의 구동 방법의 제 2 실시예에 따른 또 다른 구동 파형을 설명하기 위한 도.
도 21은 본 발명의 플라즈마 디스플레이 패널의 구동 방법의 제 2 실시예에서 하나의 서브필드 그룹 내에서의 서브필드들의 배열을 설명하기 위한 도.
도 22는 본 발명의 플라즈마 디스플레이 패널의 구동 방법의 제 2 실시예에서의 하나의 서브필드 그룹 내에서의 서브필드들의 또 다른 배열을 설명하기 위한 도.
도 23은 본 발명의 플라즈마 디스플레이 패널의 구동 방법의 제 3 실시예를 설명하기 위한 도.
도 24는 본 발명의 플라즈마 디스플레이 패널의 구동 방법의 제 3 실시예에 따른 또 다른 구동 파형을 설명하기 위한 도.
도 25는 본 발명의 플라즈마 디스플레이 패널의 구동 방법의 제 3 실시예에서 저 계조 서브필드의 설정 방법의 일례를 설명하기 위한 도.
도 26은 본 발명의 플라즈마 디스플레이 패널의 구동 방법의 제 3 실시예에서 고 계조 서브필드의 설정 방법의 일례를 설명하기 위한 도.
도 27은 본 발명의 플라즈마 디스플레이 패널의 구동 방법의 제 3 실시예에서 하나의 프레임 내에서의 서브필드들의 배열을 설명하기 위한 도.
도 28은 본 발명의 플라즈마 디스플레이 패널의 구동 방법의 제 3 실시예에서의 하나의 서브필드 그룹 내에서의 서브필드들의 또 다른 배열을 설명하기 위한 도.
도 29는 본 발명의 플라즈마 디스플레이 패널의 구동 방법의 제 4 실시예를 설명하기 위한 도.
도 30은 본 발명의 플라즈마 디스플레이 패널의 구동 방법의 제 4 실시예에서 저 계조 서브필드의 설정 방법의 일례를 설명하기 위한 도.
도 31은 본 발명의 플라즈마 디스플레이 패널의 구동 방법의 제 4 실시예에서 하나의 서브필드 그룹 내에서의 서브필드들의 배열을 설명하기 위한 도.
도 32는 본 발명의 플라즈마 디스플레이 패널의 구동 방법의 제 4 실시예에서의 리셋 펄스의 개수를 설명하기 위한 도.
<도면의 주요 부분에 대한 부호의 설명>
800 : 플라즈마 디스플레이 패널 801 : 리셋 펄스 제어부
802 : 데이터 구동부 803 : 스캔 구동부
804 : 서스테인 구동부 805 : 구동 전압 발생부
본 발명은 플라즈마 디스플레이 패널(Plasma Display Panel)에 관한 것으로, 보다 상세하게는 하나의 프레임을 복수의 서브필드 그룹으로 나누고, 이렇게 나누어진 복수의 서브필드 그룹에서 계조 값의 크기를 고려하여 리셋 기간에서 스캔 전극으로 인가되는 리셋 펄스의 크기 또는 개수를 조절하는 플라즈마 디스플레이 장 치 및 그의 구동 방법에 관한 것이다.
일반적으로 플라즈마 디스플레이 패널은 전면 패널과 후면 패널 사이에 형성된 격벽이 하나의 단위 셀을 이루는 것으로, 각 셀 내에는 네온(Ne), 헬륨(He) 또는 네온 및 헬륨의 혼합기체(Ne+He)와 같은 주 방전 기체와 소량의 크세논을 함유하는 불활성 가스가 충진되어 있다. 고주파 전압에 의해 방전이 될 때, 불활성 가스는 진공자외선(Vacuum Ultraviolet rays)을 발생하고 격벽 사이에 형성된 형광체를 발광시켜 화상이 구현된다. 이와 같은 플라즈마 디스플레이 패널은 얇고 가벼운 구성이 가능하므로 차세대 표시장치로서 각광받고 있다.
도 1은 일반적인 플라즈마 디스플레이 패널의 구조를 나타낸 도이다.
도 1에 도시된 바와 같이, 플라즈마 디스플레이 패널은 화상이 디스플레이 되는 표시면인 전면 글라스(101)에 스캔 전극(102)과 서스테인 전극(103)이 쌍을 이뤄 형성된 복수의 유지전극쌍이 배열된 전면 패널(100) 및 배면을 이루는 후면 글라스(111) 상에 전술한 복수의 유지전극쌍과 교차되도록 복수의 어드레스 전극(113)이 배열된 후면 패널(110)이 일정거리를 사이에 두고 평행하게 결합된다.
전면 패널(100)은 하나의 방전셀에서 상호 방전시키고 셀의 발광을 유지하기 위한 스캔 전극(102) 및 서스테인 전극(103), 즉 투명한 ITO 물질로 형성된 투명 전극(a)과 금속재질로 제작된 버스 전극(b)으로 구비된 스캔 전극(102) 및 서스테인 전극(103)이 쌍을 이뤄 포함된다. 스캔 전극(102) 및 서스테인 전극(103)은 방전 전류를 제한하며 전극 쌍 간을 절연시켜주는 하나 이상의 상부 유전체층(104)에 의해 덮혀지고, 상부 유전체층(104) 상면에는 방전 조건을 용이하게 하기 위하여 산화마그네슘(MgO)을 증착한 보호층(105)이 형성된다.
후면 패널(110)은 복수개의 방전 공간 즉, 방전셀을 형성시키기 위한 스트라이프 타입(또는 웰 타입)의 격벽(112)이 평행을 유지하여 배열된다. 또한, 어드레스 방전을 수행하여 진공자외선을 발생시키는 다수의 어드레스 전극(113)이 격벽(112)에 대해 평행하게 배치된다. 후면 패널(110)의 상측면에는 어드레스 방전시 화상표시를 위한 가시광선을 방출하는 R, G, B 형광체(114)가 도포된다. 어드레스 전극(113)과 형광체(114) 사이에는 어드레스 전극(113)을 보호하기 위한 하부 유전체층(115)이 형성된다.
이와 같은 플라즈마 디스플레이 패널에서 화상 계조를 구현하는 방법은 다음 도 2와 같다.
도 2는 종래 플라즈마 디스플레이 패널의 화상 계조를 구현하는 방법을 나타낸 도이다.
도 2에 도시된 바와 같이, 종래 플라즈마 디스플레이 패널의 화상 계조(Gray Level) 표현 방법은 한 프레임을 발광횟수가 다른 여러 서브필드로 나누고, 각 서브필드는 다시 모든 셀들을 초기화시키기 위한 리셋 기간(RPD), 방전될 셀을 선택하기 위한 어드레스 기간(APD) 및 방전횟수에 따라 계조를 구현하는 서스테인 기간(SPD)으로 나뉘어진다. 예를 들어, 256 계조로 화상을 표시하고자 하는 경우에 1/60 초에 해당하는 프레임기간(16.67ms)은 도 2와 같이 8개의 서브필드들(SF1 내지 SF8)로 나누어지고, 8개의 서브 필드들(SF1 내지 SF8) 각각은 리셋 기간, 어드레스 기간 및 서스테인 기간으로 다시 나누어지게 된다.
각 서브필드의 리셋 기간 및 어드레스 기간은 각 서브필드마다 동일하다. 방전될 셀을 선택하기 위한 어드레스방전은 어드레스 전극과 스캔 전극인 투명전극 사이의 전압차에 의해 일어난다. 서스테인 기간은 각 서브필드에서 2n(단, n = 0, 1, 2, 3, 4, 5, 6, 7)의 비율로 증가된다. 이와 같이 각 서브필드에서 서스테인 기간이 달라지게 되므로 각 서브필드의 서스테인 기간 즉, 서스테인 방전 횟수를 조절하여 화상의 계조를 표현하게 된다. 이러한 플라즈마 디스플레이 패널의 구동 방법에 따른 구동파형을 살펴보면 다음 도 3과 같다.
도 3은 종래 플라즈마 디스플레이 패널의 구동 방법에 따른 구동파형을 나타낸 도면이다.
도 3에 도시된 바와 같이, 플라즈마 디스플레이 패널은 모든 셀들을 초기화시키기 위한 리셋 기간, 방전할 셀을 선택하기 위한 어드레스 기간, 선택된 셀의 방전을 유지시키기 위한 서스테인 기간 및 방전된 셀 내의 벽전하를 소거하기 위한 소거 기간으로 나뉘어 구동된다.
리셋 기간에 있어서, 셋업 기간에는 모든 스캔 전극들에 상승 램프파형(Ramp-up)이 동시에 인가된다. 이 상승 램프파형에 의해 전화면의 방전셀들 내에는 약한 암방전(Dark Discharge)이 일어난다. 이 셋업 방전에 의해 어드레스 전극과 서스테인 전극 상에는 정극성 벽전하가 쌓이게 되며, 스캔 전극 상에는 부극성의 벽전하가 쌓이게 된다.
셋다운 기간에는 상승 램프파형이 공급된 후, 상승 램프파형의 피크전압보다 낮은 정극성 전압에서 떨어지기 시작하여 그라운드(GND)레벨 전압 이하의 특정 전압레벨까지 떨어지는 하강 램프파형(Ramp-down)이 셀들 내에 미약한 소거방전을 일으킴으로써 스캔 전극에 과도하게 형성된 벽 전하를 충분히 소거시키게 된다. 이 셋다운 방전에 의해 어드레스 방전이 안정되게 일어날 수 있을 정도의 벽전하가 셀들 내에 균일하게 잔류된다.
어드레스 기간에는 부극성 스캔 펄스가 스캔 전극들에 순차적으로 인가됨과 동시에 스캔 펄스에 동기되어 어드레스 전극에 정극성의 데이터 펄스가 인가된다. 이 스캔 펄스와 데이터 펄스의 전압 차와 리셋 기간에 생성된 벽 전압이 더해지면서 데이터 펄스가 인가되는 방전셀 내에는 어드레스 방전이 발생된다. 어드레스 방전에 의해 선택된 셀들 내에는 서스테인 전압(Vs)이 인가될 때 방전이 일어날 수 있게 하는 정도의 벽전하가 형성된다. 서스테인 전극에는 셋다운 기간과 어드레스 기간 동안에 스캔 전극과의 전압차를 줄여 스캔 전극과의 오방전이 일어나지 않도록 정극성 전압(Vz)이 공급된다.
서스테인 기간에는 스캔 전극과 서스테인 전극들에 교번적으로 서스테인 펄스(Sus)가 인가된다. 어드레스 방전에 의해 선택된 셀은 셀 내의 벽 전압과 서스테인 펄스가 더해지면서 매 서스테인 펄스가 인가될 때 마다 스캔 전극과 서스테인 전극 사이에 서스테인 방전 즉, 표시방전이 일어나게 된다.
서스테인 방전이 완료된 후, 소거 기간에서는 펄스폭과 전압레벨이 작은 소거 램프파형(Ramp-ers)의 전압이 서스테인 전극에 공급되어 전화면의 셀들 내에 잔류하는 벽 전하를 소거시키게 된다.
이와 같은 종래의 구동 파형은 모든 서브필드에서 리셋 펄스의 크기가 동일하다.
이러한 종래의 구동 파형에서 리셋 펄스의 크기를 살펴보면 다음 도 4와 같다.
도 4는 도 3의 종래 플라즈마 디스플레이 패널의 구동 방법에 따른 구동파형에서 리셋 펄스를 보다 상세히 설명하기 위한 도면이다.
도 4에 도시된 바와 같이, 종래의 플라즈마 디스플레이 패널의 구동 방법에 따른 구동파형에서 리셋 펄스는 그 크기가 모든 서브필드에서 동일하다.
예를 들면, 전술한 도 4에서와 같이 종래의 구동파형에서 모든 서브필드의 리셋 기간에서 스캔 전극으로 인가되는 리셋 펄스는 소정의 정극성 전압, 예컨대 서스테인 전압(Vs)에서부터 소정의 기울기를 가지고 상승하는 상승 램프가 셋업 전압(Vsetup)까지 상승한 이후에 다시 소정의 정극성 전압까지 하강한다.
이와 같이 모든 서브필드에서 동일한 크기의 리셋 펄스를 인가하는 종래의 구동방법에서는 모든 서브필드에서 리셋 펄스의 크기가 동일하기 때문에 가중치가 상대적으로 낮아, 즉 계조 값이 상대적으로 낮아 저 계조를 구현하는 저 계조 서브필드에서는 다른 고 계조 서브필드와 비교할 때 리셋 기간에서 방전셀 내에 충분한 양의 벽전하가 생성되지 못하는 문제점이 있다. 이에 따라 계조 값이 상대적으로 낮은 저 계조 서브필드에서는 이후이 어드레스 방전이 불안정해지고, 또한 어드레스 방전 이후의 서스테인 방전이 불안정해지는 문제점이 있다.
이와는 다르게, 계조 값이 상대적으로 높은 고 계조 서브필드에서는 리셋 기 간에서 플라즈마 디스플레이 패널의 방전셀을 충분히 초기화시킬 수 있어서 구동 마진(Margin)이 상대적으로 높은 특징이 있다. 그러나 이러한 종래의 구동파형은 모든 서브필드의 리셋 기간에서 상대적으로 높은 셋업 전압(Vsetup)에 의한 상대적으로 강한 방전이 발생한다.
이에 따라, 영상 표시에 기여하지 않는 불필요한 방전의 크기가 더욱 증가하여 콘트라스트(Contrast) 특성을 악화시키는 문제점이 있다.
이상에서 살펴본 일례와는 다르게 종래에는 전술한 바와 같이 한 프레임의 모든 서브필드의 리셋 기간에서 리셋 펄스를 인가하지 않고, 한 프레임 내에서 선택된 하나 이상의 서브필드에서만 리셋 펄스를 인가하여 콘트라스트 특성을 향상시키고자 하였다. 예를 들면, 하나의 프레임에 선택적 쓰기(Selective writing) 방식의 서브필드와 선택적 소거(Selective erasing) 방식의 서브필드를 모두 포함시켜 영상을 구현하였다.
이와 같이 선택적 쓰기 서브필드와 선택적 소거 서브필드를 모두 이용하는 구동방법을 살펴보면 다음 도 5와 같다.
도 5는 한 프레임에 선택적 쓰기 및 선택적 소거 방식의 서브필드를 모두 포함시키는 구동방법을 설명하기 위한 도면이다.
도 5에 도시된 바와 같이, 한 프레임은 적어도 하나 이상의 서브필드를 포함하는 선택적 쓰기 서브필드(WSF)와, 적어도 하나 이상의 서브필드를 포함하는 선택적 소거 서브필드(ESF)를 포함한다.
선택적 쓰기 서브필드(WSF)는 m(단, m은 0보다 큰 양의 정수) 개의 서브필드 들(SF1 내지 SFm)을 포함한다. m 번째 서브필드(SFm)를 제외한 제 1 내지 제 m-1 서브필드들(SF1 내지 SFm-1) 각각은 전화면의 셀들에 일정한 양의 벽전하를 균일하게 형성하기 위한 리셋기간, 쓰기방전을 이용하여 온셀들(on-cells)을 선택하는 선택적 쓰기 어드레스 기간(이하, 쓰기 어드레스기간), 선택된 온 셀에 대하여 서스테인 방전을 일으키는 서스테인 기간 및 서스테인 방전 후 셀 내의 벽전하를 소거시키기 위한 소거기간으로 나뉘어진다.
선택적 쓰기 서브필드(WSF)의 마지막 서브필드인 제 m 서브필드(SFm)는 리셋기간, 쓰기 어드레스기간 및 서스테인 기간으로 나뉘어진다.선택적 쓰기 서브필드(WSF)의 리셋기간, 쓰기 어드레스 기간 및 소거기간은 각 서브필드(SF1 내지 SFm)마다 동일한 반면에 서스테인 기간은 미리 설정된 휘도 가중치가 동일하거나 다르게 설정될 수 있다.
선택적 소거 서브필드(ESF)는 n-m(단, n은 m 보다 큰 양의 정수) 개의 서브필드들(SFm+1 내지 SFn)을 포함한다. 제 m+1 내지 제 n 서브필드들(SFm+1 내지 SFn) 각각은 소거방전을 이용하여 오프셀(off-cell)을 선택하기 위한 선택적 소거 어드레스기간(이하, "소거 어드레스 기간"이라 한다) 및 온 셀들에 대하여 서스테인 방전을 일으키기 위한 서스테인기간으로 나뉘어진다. 선택적 소거 서브필드(ESF)의 서브필드들(SFm+1 내지 SFn)에 있어서 소거 어드레스 기간은 동일하게 설정되고 서스테인 기간은 휘도 상대비에 따라 동일하게 설정되거나 상이하게 설정될 수 있다.
이와 같은 도 5에 도시된 구동방법에서는 m개의 서브필드를 선택적 쓰기방식 으로 구동하고, n-m개의 서브필드를 선택적 소거방식으로 구동함으로써 어드레스기간을 짧게 설정할 수 있다. 다시 말하여, 한 프레임이 짧은 스캔펄스(Scan pulse)를 가지는 선택적 소거 서브필드를 포함함으로써 충분한 서스테인 기간을 확보할 수 있다.
이러한 도 5와 같이 선택적 쓰기 서브필드와 선택적 소거 서브필드를 모두 포함하는 구동방법에서의 각 서브필드에서의 리셋 펄스를 보다 상세히 살펴보면 다음 도 6과 같다.
도 6은 도 5의 구동방법에서 리셋 기간에 스캔 전극으로 인가되는 리셋 펄스의 크기를 설명하기 위한 도면이다.
도 6에 도시된 바와 같이, 도 5와 같이 선택적 쓰기 서브필드와 선택적 소거 서브필드가 모두 포함된 구동방법에서는 선택적 쓰기 서브필드에서만 리셋 기간을 두고 리셋 펄스를 인가한다.
예를 들면, 제 1 서브필드가 선택적 쓰기 서브필드이고 나머지 서브필드, 즉 제 2 서브필드부터 제 n 서브필드까지의 서브필드는 선택적 소거 서브필드라고 가정하면, 선택적 쓰기 서브필드인 제 1 서브필드에서만 리셋 펄스를 인가하고 나머지 다른 서브필드에서는 리셋 펄스를 인가하지 않는다. 이에 따라 영상 표시에 기여하지 않는 불필요한 방전의 크기가 감소하여 도 4의 경우와 비교하여 콘트라스트(Contrast) 특성을 개선한다.
그러나 이와 같은 구동방법은 모든 서브필드의 리셋 기간에서 리셋 펄스를 인가하는 종래의 구동방법에 비해 플라즈마 디스플레이 패널의 방전셀을 충분히 초 기화시키기가 어려워 구동 마진이 감소하는 문제점이 있다.
한편, 전술한 구동 방법으로 구동되는 플라즈마 디스플레이 패널에서는 일반적으로 깜빡거림, 즉 플리커(Flicker)가 발생한다.
이러한 플리커는 일반적으로 영상 신호의 수직 주파수(Frame 주파수)보다 형광체의 잔광시간이 짧을 경우에 발생하는 현상이다. 예를 들어, 수직 주파수가 60Hz라고 가정할 때 16.67 m/sec 당 하나의 프레임의 영상을 표시하게 되는데 형광체의 반응속도는 이 보다 더 빠르게 되어 화면의 깜박거림, 즉 플리커가 발생한다.
특히, PAL(Phase Alternating Line)방식에서는 그 수직 주파수가 50Hz로서 상대적으로 짧아서 플리커의 발생이 더욱 심화되는 문제점이 있다.
이러한 PAL 방식에서는 하나의 프레임 내에서 서브필드의 배열을 복수의 단계로 하여 전술한 플리커의 문제를 저감시키려 하였다.
이러한 PAL 방식에서의 서브필드의 배열을 살펴보면 다음 도 7과 같다.
도 7은 종래 PAL 방식에서의 플라즈마 디스플레이 패널의 화상을 구현하기 위한 서브필드의 배열을 설명하기 위한 도면이다.
도 7을 살펴보면, 종래의 PAL 방식에서는 하나의 프레임 내에서 서로 다른 가중치의 서브필드를 복수 개, 바람직하게는 두 개의 그룹으로 나누어 배열하였다. 예를 들면, 도 7과 같이, 제 1 서브필드 그룹에 가중치, 즉 계조값 1의 서브필드, 가중치 8의 서브필드, 가중치 16의 서브필드, 가중치 32의 서브필드 및 가중치 64의 서브필드를 포함시킨다.
또한, 제 2 서브필드 그룹에는 가중치 2인 서브필드, 가중치 4인 서브필드, 두 개의 가중치 8인 서브필드, 가중치 16인 서브필드, 가중치 32인 서브필드 및 가중치 64의 서브필드를 포함시킨다.
이와 같이, 배열된 하나의 프레임 내에서의 서브필드의 가중치의 합, 즉 계조값의 합은 1 + 2 + 4 + 8 + (8+8) + (16+16) + (32+32) + (64+64), 즉 255이다. 결국, 256계조를 구현할 수 있다.
이와 같이, 하나의 프레임 내에서 서브필드의 배열을 2 단계로 하여 플라즈마 디스플레이 패널을 구동시키는 PAL 방식에서는 전술한 플리커의 발생을 저감시키는 효과는 있지만, 한 프레임 내에서의 가중치가 상대적으로 낮은, 즉 계조값이 낮은 서브필드의 개수가 증가하는 문제점이 있다.
즉, 하나의 프레임 내에서 서브필드의 배열을 1단계로 하는 일반적인 방식에서는 전술한 도 2에서와 같이, 가중치가 상대적으로 낮은, 즉 계조값이 낮은 서브필드는 계조값이 1, 2, 4, 8인 제 1, 2, 3, 4 서브필드로 구분한다고 가정하면, 하나의 프레임 내에서 서브필드의 배열을 2 단계로 하는 PAL방식에서는 가중치가 상대적으로 낮은, 즉 계조값이 상대적으로 낮은 서브필드는 제 1 서브필드 그룹에서 제 1, 2 서브필드이고, 또한 제 2 서브필드 그룹에서 제 1, 2, 3, 4 서브필드이다.
이에 따라, PAL방식에서는 하나의 프레임 내에서 서브필드의 배열을 1단계로 하는 일반적인 방식에 비해 가중치가 상대적으로 낮은, 즉 계조값이 낮은 서브필드의 개수가 증가함으로써, 어드레스 방전이 불안정하게 될 가능성이 큰 초기 서브필드, 즉 계조 값이 상대적으로 낮은 서브필드에서는 어드레스 방전 이후의 방전셀 내에서의 벽전하의 분포가 충분하지 않아 이후의 서스테인 방전이 불안정해지거나 또는 서스테인 방전이 발생하지 않는 현상이 더욱 심화되는 문제점이 있다.
또한, 이러한 PAL방식에서는 하나의 프레임 내에 포함된 서브필드의 개수가 증가한다. 예를 들면, 도 2의 구동 방법과 도 7의 구동 방법은 동일하게 128계조를 구현하는 구동 방법이지만, 도 2의 일반적인 구동 방법에서는 하나의 프레임에 총 8개의 서브필드가 포함되고, 도 7의 PAL방식의 구동 방법에서는 총 12개의 서브필드가 포함된다. 이에 따라 도 7의 PAL방식의 구동 방법에서는 도 2의 구동 방법과 비교하여 셋업 펄스의 개수가 더 많다. 결국, 하나의 프레임 내에서 셋업 펄스에 의해 발생되는 불필요한 광의 세기가 도 7의 구동 방법에서 도 2의 구동 방법에 비해 더 많이 발생된다. 다르게 표현하면, 도 7과 같은 PAL방식에서는 영상 표시에 기여하지 않는 불필요한 방전의 크기가 더욱 증가하여 콘트라스트(Contrast) 특성을 더욱 악화시키는 문제점이 있다.
이러한 문제점을 해결하기 위해 본 발명은 한 프레임에 포함된 서브필드들을 복수개의 서브필드 그룹으로 나누고, 이렇게 나눈 서브필드 그룹 중 하나이상에서 서브필드의 계조 값의 크기를 고려하여 리셋 기간에서 스캔 전극으로 인가되는 리셋 펄스의 크기 또는 개수를 조절함으로써, 플리커(Flicker)의 발생을 저감시키면서도 구동 마진의 저하를 저감시키며 콘트라스트 특성을 향상시키는 플라즈마 디스플레이 장치 및 그의 구동 방법을 제공하는데 그 목적이 있다.
이러한 목적을 이루기 위한 본 발명의 플라즈마 디스플레이 장치는 스캔 전 극 및 서스테인 전극과, 스캔 전극 및 서스테인 전극과 교차하는 어드레스 전극을 포함하는 플라즈마 디스플레이 패널과, 전극들을 구동하기 위한 구동부 및 한 프레임을 각각 적어도 하나 이상의 서브필드를 포함하는 복수의 서브필드 그룹으로 나누고, 복수의 서브필드 그룹에서 구동부를 제어하여, 복수의 서브필드 그룹 중 적어도 어느 한 서브필드 그룹에서는 적어도 어느 하나의 서브필드의 리셋 기간에서 스캔 전극으로 인가되는 리셋 펄스의 크기를 계조 값에 따라 조절하는 리셋 펄스 제어부를 포함하는 것을 특징으로 한다.
여기서, 전술한 리셋 펄스 제어부는 적어도 하나 이상의 서브필드 그룹 내에서 리셋 펄스의 크기는 3개 이상의 서로 다른 전압 값을 갖도록 하는 것을 특징으로 한다.
또한, 리셋 펄스 제어부는 적어도 하나 이상의 서브필드 그룹 내에서 상기 3개 이상의 서로 다른 전압 값의 리셋 펄스들을 해당 서브필드의 계조 값의 크기가 작을수록 크게 하는 것을 특징으로 한다.
또한, 리셋 펄스 제어부는 적어도 하나 이상의 서브필드 그룹 내에서 상기 리셋 펄스 중 적어도 어느 하나는 그 크기를 서스테인 전압(Vs)의 2배 초과의 전압으로 하는 것을 특징으로 한다.
또한, 리셋 펄스의 크기를 서스테인 전압(Vs)의 2배 초과의 전압으로 하는 서브필드는 한 서브필드 그룹 내에서 서스테인 기간에 공급되는 서스테인 펄스의 개수가 적은 순서로 서스테인 펄스의 개수가 가장 적은 서브필드로부터 4번째 서브필드까지인 것을 특징으로 한다.
또한, 리셋 펄스의 크기를 서스테인 전압(Vs)의 2배 초과의 전압으로 하는 서브필드는 한 프레임 내에서 서스테인 기간에 공급되는 서스테인 펄스의 개수가 가장 많은 서브필드의 서스테인 펄스의 총 개수의 1/2이하의 서스테인 펄스가 공급되는 서브필드인 것을 특징으로 한다.
또한, 리셋 펄스의 크기를 서스테인 전압(Vs)의 2배 초과의 전압으로 하는 서브필드는 한 프레임의 서스테인 펄스의 총 개수의 20%이하의 서스테인 펄스가 공급되는 서브필드인 것을 특징으로 한다.
또한, 리셋 펄스 제어부는 적어도 하나 이상의 서브필드 그룹 내에서 리셋 펄스 중 적어도 어느 하나는 그 크기를 서스테인 전압(Vs)의 1배 이상 2배 이하의 전압으로 하는 것을 특징으로 한다.
또한, 리셋 펄스의 크기를 서스테인 전압(Vs)의 1배 이상 2배 이하의 전압으로 하는 서브필드는 한 서브필드 그룹 내에서 서스테인 기간에 공급되는 서스테인 펄스의 개수가 가장 많은 서브필드로부터 서스테인 펄스의 개수가 감소하는 순서로 4번째 서브필드까지인 것을 특징으로 한다.
또한, 리셋 펄스의 크기를 서스테인 전압(Vs)의 1배 이상 2배 이하의 전압으로 하는 서브필드는 한 프레임 내에서 서스테인 기간에 공급되는 서스테인 펄스의 개수가 가장 많은 서브필드의 서스테인 펄스의 총 개수의 1/2이상의 서스테인 펄스가 공급되는 서브필드인 것을 특징으로 한다.
또한, 리셋 펄스의 크기를 서스테인 전압(Vs)의 1배 이상 2배 이하의 전압으로 하는 서브필드는 한 프레임의 서스테인 펄스의 총 개수의 20%이상의 서스테인 펄스가 공급되는 서브필드인 것을 특징으로 한다.
또한, 리셋 펄스 제어부는 적어도 하나 이상의 서브필드 그룹 내에서 상기 리셋 펄스 중 적어도 어느 하나는 소정의 크기의 정극성 전압을 유지하다가 기울기를 가지고 하강하도록 하는 것을 특징으로 한다.
또한, 소정의 크기의 정극성 전압은 그 크기가 서스테인 전압(Vs)인 것을 특징으로 한다.
또한, 적어도 하나 이상의 서브필드 그룹 내에서 서브필드들은 계조 값의 크기 순서로 불규칙적으로 배열되는 것을 특징으로 한다.
또한, 전술한 목적을 이루기 위한 본 발명의 플라즈마 디스플레이 패널의 구동장치는 스캔 전극 및 서스테인 전극과, 스캔 전극 및 서스테인 전극과 교차하는 어드레스 전극을 포함하는 플라즈마 디스플레이 패널을 구동시키기 위한 플라즈마 디스플레이 패널의 구동장치에 있어서, 전극들을 구동하기 위한 구동부와, 한 프레임을 각각 적어도 하나 이상의 서브필드를 포함하는 복수의 서브필드 그룹으로 나누고, 복수의 서브필드 그룹에서 상기 구동부를 제어하여, 복수의 서브필드 그룹 중 적어도 어느 한 서브필드 그룹에서는 적어도 어느 하나의 서브필드의 리셋 기간에서 스캔 전극으로 인가되는 리셋 펄스의 크기를 계조 값에 따라 조절하는 리셋 펄스 제어부를 포함하는 것을 특징으로 한다.
또한, 전술한 목적을 이루기 위한 본 발명의 플라즈마 디스플레이 패널은 스캔 전극 및 서스테인 전극과, 스캔 전극 및 서스테인 전극과 교차하는 어드레스 전극을 포함하는 플라즈마 디스플레이 패널에 있어서, 한 프레임을 각각 적어도 하나 이상의 서브필드를 포함하는 복수의 서브필드 그룹으로 나누고, 복수의 서브필드 그룹 중 적어도 어느 한 서브필드 그룹에서는 적어도 어느 하나의 서브필드의 리셋 기간에서 스캔 전극으로 인가되는 리셋 펄스의 크기를 계조 값에 따라 조절하는 것을 특징으로 한다.
또한, 전술한 목적을 이루기 위한 본 발명의 플라즈마 디스플레이 패널의 구동방법은 스캔 전극 및 서스테인 전극과, 스캔 전극 및 서스테인 전극과 교차하는 어드레스 전극을 포함하는 플라즈마 디스플레이 패널의 구동방법에 있어서, 한 프레임을 각각 적어도 하나 이상의 서브필드를 포함하는 복수의 서브필드 그룹으로 나누고, 복수의 서브필드 그룹 중 적어도 어느 한 서브필드 그룹에서는 적어도 어느 하나의 서브필드의 리셋 기간에서 스캔 전극으로 인가되는 리셋 펄스의 크기는 계조 값에 따라 조절되는 것을 특징으로 한다.
또한, 전술한 목적을 이루기 위한 본 발명의 플라즈마 디스플레이 장치는 스캔 전극 및 서스테인 전극과, 스캔 전극 및 서스테인 전극과 교차하는 어드레스 전극을 포함하는 플라즈마 디스플레이 패널과, 전극들을 구동하기 위한 구동부 및 한 프레임을 각각 적어도 하나 이상의 서브필드를 포함하는 복수의 서브필드 그룹으로 나누고, 복수의 서브필드 그룹에서 상기 구동부를 제어하여, 복수의 서브필드 그룹 중 적어도 어느 한 서브필드 그룹에서는 저 계조 서브필드의 리셋 기간에서 스캔 전극으로 인가되는 리셋 펄스의 크기를 다른 서브필드보다 더 크게 하는 리셋 펄스 제어부를 포함하는 것을 특징으로 한다.
또한, 리셋 펄스 제어부는 적어도 하나 이상의 서브필드 그룹 내에서 상기 저 계조 서브필드에서 리셋 기간에서 스캔 전극으로 인가되는 리셋 펄스의 크기를 서스테인 전압(Vs)의 2배 초과의 전압으로 하는 것을 특징으로 한다.
또한, 저 계조 서브필드는 한 서브필드 그룹 내에서 서스테인 기간에 공급되는 서스테인 펄스의 개수가 적은 순서로 서스테인 펄스의 개수가 가장 적은 서브필드로부터 4번째 서브필드까지인 것을 특징으로 한다.
또한, 저 계조 서브필드는 한 프레임 내에서 서스테인 기간에 공급되는 서스테인 펄스의 개수가 가장 많은 서브필드의 서스테인 펄스의 총 개수의 1/2이하의 서스테인 펄스가 공급되는 서브필드인 것을 특징으로 한다.
또한, 저 계조 서브필드는 한 프레임의 서스테인 펄스의 총 개수의 20%이하의 서스테인 펄스가 공급되는 서브필드인 것을 특징으로 한다.
또한, 적어도 하나 이상의 서브필드 그룹 내에서 서브필드들은 계조 값의 크기 순서로 불규칙적으로 배열되는 것을 특징으로 한다.
또한, 리셋 펄스 제어부는 적어도 하나 이상의 서브필드 그룹 내에서 상기 리셋 펄스 중 적어도 어느 하나는 소정의 크기의 정극성 전압을 유지하다가 기울기를 가지고 하강하도록 하는 것을 특징으로 한다.
또한, 소정의 크기의 정극성 전압은 그 크기가 서스테인 전압(Vs)인 것을 특징으로 한다.
또한, 전술한 목적을 이루기 위한 본 발명의 플라즈마 디스플레이 패널의 구동장치는 스캔 전극 및 서스테인 전극과, 스캔 전극 및 서스테인 전극과 교차하는 어드레스 전극을 포함하는 플라즈마 디스플레이 패널을 구동시키기 위한 플라즈마 디스플레이 패널의 구동장치에 있어서, 전극들을 구동하기 위한 구동부와, 한 프레임을 각각 적어도 하나 이상의 서브필드를 포함하는 복수의 서브필드 그룹으로 나누고, 복수의 서브필드 그룹에서 구동부를 제어하여, 복수의 서브필드 그룹 중 적어도 어느 한 서브필드 그룹에서는 저 계조 서브필드의 리셋 기간에서 스캔 전극으로 인가되는 리셋 펄스의 크기를 다른 서브필드보다 더 크게 하는 리셋 펄스 제어부를 포함하는 것을 특징으로 한다.
또한, 전술한 목적을 이루기 위한 본 발명의 플라즈마 디스플레이 패널은 스캔 전극 및 서스테인 전극과, 스캔 전극 및 서스테인 전극과 교차하는 어드레스 전극을 포함하는 플라즈마 디스플레이 패널에 있어서, 한 프레임을 각각 적어도 하나 이상의 서브필드를 포함하는 복수의 서브필드 그룹으로 나누고, 복수의 서브필드 그룹 중 적어도 어느 한 서브필드 그룹에서는 저 계조 서브필드의 리셋 기간에서 스캔 전극으로 인가되는 리셋 펄스의 크기를 다른 서브필드보다 더 크게 하는 것을 특징으로 한다.
또한, 전술한 목적을 이루기 위한 본 발명의 플라즈마 디스플레이 패널의 구동 방법은 스캔 전극 및 서스테인 전극과, 스캔 전극 및 서스테인 전극과 교차하는 어드레스 전극을 포함하는 플라즈마 디스플레이 패널의 구동방법에 있어서, 한 프레임을 각각 적어도 하나 이상의 서브필드를 포함하는 복수의 서브필드 그룹으로 나누고, 복수의 서브필드 그룹 중 적어도 어느 한 서브필드 그룹에서는 저 계조 서브필드의 리셋 기간에서 스캔 전극으로 인가되는 리셋 펄스의 크기는 다른 서브필드보다 더 큰 것을 특징으로 한다.
또한, 전술한 목적을 이루기 위한 본 발명의 플라즈마 디스플레이 장치는 스캔 전극 및 서스테인 전극과, 스캔 전극 및 서스테인 전극과 교차하는 어드레스 전극을 포함하는 플라즈마 디스플레이 패널과, 전극들을 구동하기 위한 구동부 및 한 프레임을 각각 적어도 하나 이상의 서브필드를 포함하는 복수의 서브필드 그룹으로 나누고, 복수의 서브필드 그룹에서 구동부를 제어하여, 복수의 서브필드 그룹 중 적어도 어느 한 서브필드 그룹에서는 고 계조 서브필드의 리셋 기간에서 스캔 전극으로 인가되는 리셋 펄스의 크기를 다른 서브필드보다 더 작게 하는 리셋 펄스 제어부를 포함하는 것을 특징으로 한다.
또한, 전술한 리셋 펄스 제어부는 적어도 하나 이상의 서브필드 그룹 내에서 고 계조 서브필드에서 리셋 기간에서 스캔 전극으로 인가되는 리셋 펄스의 크기를 서스테인 전압(Vs)의 1배 이상 2배 이하의 전압으로 하는 것을 특징으로 한다.
또한, 리셋 펄스 제어부는 적어도 하나 이상의 서브필드 그룹 내에서 리셋 펄스 중 적어도 어느 하나는 소정의 크기의 정극성 전압을 유지하다가 기울기를 가지고 하강하도록 하는 것을 특징으로 한다.
또한, 리셋 기간에서 스캔 전극으로 인가되는 리셋 펄스가 소정의 크기의 정극성 전압을 유지하다가 기울기를 가지고 하강하는 서브필드는 고 계조 서브필드인 것을 특징으로 한다.
또한, 소정의 크기의 정극성 전압은 그 크기가 서스테인 전압(Vs)인 것을 특징으로 한다.
또한, 고 계조 서브필드는 한 서브필드 그룹 내에서 서스테인 기간에 공급되 는 서스테인 펄스의 개수가 가장 많은 서브필드로부터 서스테인 펄스의 개수가 감소하는 순서로 4번째 서브필드까지인 것을 특징으로 한다.
또한, 고 계조 서브필드는 한 프레임 내에서 서스테인 기간에 공급되는 서스테인 펄스의 개수가 가장 많은 서브필드의 서스테인 펄스의 총 개수의 1/2이상의 서스테인 펄스가 공급되는 서브필드인 것을 특징으로 한다.
또한, 고 계조 서브필드는 하나의 프레임의 서스테인 펄스의 총 개수의 20%이상의 서스테인 펄스가 공급되는 서브필드인 것을 특징으로 한다.
또한, 적어도 하나 이상의 서브필드 그룹 내에서 서브필드들은 계조 값의 크기 순서로 불규칙적으로 배열되는 것을 특징으로 한다.
또한, 전술한 목적을 이루기 위한 본 발명의 플라즈마 디스플레이 패널의 구동장치는 스캔 전극 및 서스테인 전극과, 스캔 전극 및 서스테인 전극과 교차하는 어드레스 전극을 포함하는 플라즈마 디스플레이 패널을 구동시키기 위한 플라즈마 디스플레이 패널의 구동장치에 있어서, 전극들을 구동하기 위한 구동부와, 한 프레임을 각각 적어도 하나 이상의 서브필드를 포함하는 복수의 서브필드 그룹으로 나누고, 복수의 서브필드 그룹에서 상기 구동부를 제어하여, 복수의 서브필드 그룹 중 적어도 어느 한 서브필드 그룹에서는 고 계조 서브필드의 리셋 기간에서 스캔 전극으로 인가되는 리셋 펄스의 크기를 다른 서브필드보다 더 작게 하는 리셋 펄스 제어부를 포함하는 것을 특징으로 한다.
또한, 전술한 목적을 이루기 위한 본 발명의 플라즈마 디스플레이 패널은 스캔 전극 및 서스테인 전극과, 스캔 전극 및 서스테인 전극과 교차하는 어드레스 전 극을 포함하는 플라즈마 디스플레이 패널에 있어서, 한 프레임을 각각 적어도 하나 이상의 서브필드를 포함하는 복수의 서브필드 그룹으로 나누고, 복수의 서브필드 그룹 중 적어도 어느 한 서브필드 그룹에서는 고 계조 서브필드의 리셋 기간에서 스캔 전극으로 인가되는 리셋 펄스의 크기를 다른 서브필드보다 더 작게 하는 것을 특징으로 한다.
또한, 전술한 목적을 이루기 위한 본 발명의 플라즈마 디스플레이 패널의 구동방법은 스캔 전극 및 서스테인 전극과, 스캔 전극 및 서스테인 전극과 교차하는 어드레스 전극을 포함하는 플라즈마 디스플레이 패널의 구동방법에 있어서, 한 프레임을 각각 적어도 하나 이상의 서브필드를 포함하는 복수의 서브필드 그룹으로 나누고, 복수의 서브필드 그룹 중 적어도 어느 한 서브필드 그룹에서는 고 계조 서브필드의 리셋 기간에서 스캔 전극으로 인가되는 리셋 펄스의 크기를 다른 서브필드보다 더 작게 하는 것을 특징으로 한다.
또한, 스캔 전극 및 서스테인 전극과, 스캔 전극 및 서스테인 전극과 교차하는 어드레스 전극을 포함하는 플라즈마 디스플레이 패널과, 전극들을 구동하기 위한 구동부 및 한 프레임을 각각 적어도 하나 이상의 서브필드를 포함하는 복수의 서브필드 그룹으로 나누고, 복수의 서브필드 그룹에서 구동부를 제어하여, 복수의 서브필드 그룹 중 적어도 어느 한 서브필드 그룹에서는 저 계조 서브필드의 리셋 기간에서 스캔 전극으로 인가되는 리셋 펄스의 개수를 다른 서브필드 보다 더 많도록 하는 리셋 펄스 제어부를 포함하는 것을 특징으로 한다.
또한, 리셋 펄스 제어부는 하나의 서브필드 그룹은 두 개 이상의 저 계조 서 브필드를 포함하고, 동일한 서브필드 그룹 내에 포함된 저 계조 서브필드들의 리셋 기간에서 스캔 전극으로 인가되는 리셋 펄스의 개수는 모두 동일하도록 하는 것을 특징으로 한다.
또한, 리셋 펄스 제어부는 하나의 서브필드 그룹은 두 개 이상의 저 계조 서브필드를 포함하고, 동일한 서브필드 그룹 내에 포함된 저 계조 서브필드 중 어느 하나는 리셋 기간에서 스캔 전극으로 인가되는 리셋 펄스의 개수를 다른 저 계조 서브필드와 서로 다르도록 하는 것을 특징으로 한다.
또한, 하나의 서브필드 그룹 내에서 리셋 펄스의 개수가 서로 다른 저 계조 서브필드들은 계조 값의 크기가 작은 수록 더 많은 개수의 리셋 펄스를 포함하는 것을 특징으로 한다.
또한, 저 계조 서브필드는 한 서브필드 그룹 내에서 서스테인 기간에 공급되는 서스테인 펄스의 개수가 적은 순서로 서스테인 펄스의 개수가 가장 적은 서브필드로부터 4번째 서브필드까지인 것을 특징으로 한다.
또한, 저 계조 서브필드는 한 프레임 내에서 서스테인 기간에 공급되는 서스테인 펄스의 개수가 가장 많은 서브필드의 서스테인 펄스의 총 개수의 1/2이하의 서스테인 펄스가 공급되는 서브필드인 것을 특징으로 한다.
또한, 저 계조 서브필드는 하나의 프레임의 서스테인 펄스의 총 개수의 20%이하의 서스테인 펄스가 공급되는 서브필드인 것을 특징으로 한다.
또한, 적어도 하나 이상의 서브필드 그룹 내에서 서브필드들은 계조 값의 크기 순서로 불규칙적으로 배열되는 것을 특징으로 한다.
또한, 전술한 목적을 이루기 위한 본 발명의 플라즈마 디스플레이 패널의 구동장치는 스캔 전극 및 서스테인 전극과, 스캔 전극 및 서스테인 전극과 교차하는 어드레스 전극을 포함하는 플라즈마 디스플레이 패널을 구동시키기 위한 플라즈마 디스플레이 패널의 구동장치에 있어서, 전극들을 구동하기 위한 구동부와, 한 프레임을 각각 적어도 하나 이상의 서브필드를 포함하는 복수의 서브필드 그룹으로 나누고, 복수의 서브필드 그룹에서 상기 구동부를 제어하여, 복수의 서브필드 그룹 중 적어도 어느 한 서브필드 그룹에서는 저 계조 서브필드의 리셋 기간에서 스캔 전극으로 인가되는 리셋 펄스의 개수를 다른 서브필드 보다 더 많도록 하는 리셋 펄스 제어부를 포함하는 것을 특징으로 한다.
또한, 전술한 목적을 이루기 위한 본 발명의 플라즈마 디스플레이 패널은 스캔 전극 및 서스테인 전극과, 상기 스캔 전극 및 상기 서스테인 전극과 교차하는 어드레스 전극을 포함하는 플라즈마 디스플레이 패널에 있어서, 한 프레임을 각각 적어도 하나 이상의 서브필드를 포함하는 복수의 서브필드 그룹으로 나누고, 복수의 서브필드 그룹 중 적어도 어느 한 서브필드 그룹에서는 저 계조 서브필드의 리셋 기간에서 스캔 전극으로 인가되는 리셋 펄스의 개수를 다른 서브필드 보다 더 많도록 하는 것을 특징으로 한다.
또한, 전술한 목적을 이루기 위한 본 발명의 플라즈마 디스플레이 패널의 구동 방법은 스캔 전극 및 서스테인 전극과, 스캔 전극 및 서스테인 전극과 교차하는 어드레스 전극을 포함하는 플라즈마 디스플레이 패널의 구동방법에 있어서, 한 프레임을 각각 적어도 하나 이상의 서브필드를 포함하는 복수의 서브필드 그룹으로 나누고, 복수의 서브필드 그룹 중 적어도 어느 한 서브필드 그룹에서는 저 계조 서브필드의 리셋 기간에서 스캔 전극으로 인가되는 리셋 펄스의 개수는 다른 서브필드 보다 더 많은 것을 특징으로 한다.
또한, 전술한 각 프레임 사이에는 소정의 길이를 갖는 휴지 기간이 더 포함되고, 프레임의 서브필드 그룹들은 동일 프레임 내에서 연속인 것을 특징으로 한다.
또한, 각 프레임 사이에는 소정의 길이를 갖는 제 1 휴지 기간이 포함되고, 동일 프레임 내에서 상기 서브필드 그룹들의 사이에는 소정의 길이를 갖는 제 2 휴지 기간이 더 포함되는 것을 특징으로 한다.
또한, 제 1 휴지 기간과 상기 제 2 휴지 기간의 길이는 서로 같은 것을 특징으로 한다.
또한, 복수의 서브필드 그룹은 각각 복수의 서브필드를 포함하고, 복수의 서브필드 그룹은 각 그룹 내에서 서브필드들이 계조 값의 크기가 증가하는 순서로 배열된 것을 특징으로 한다.
또한, 복수의 서브필드 그룹은 각각 복수의 서브필드를 포함하고, 복수의 서브필드 그룹은 각 그룹 내에서 서브필드들이 계조 값의 크기가 감소하는 순서로 배열된 것을 특징으로 한다.
또한, 프레임은 두 개의 서브필드 그룹으로 나뉘고, 두 개의 서브필드 그룹은 각각 복수의 서브필드를 포함하고, 두 개의 서브필드 그룹은 각 서브필드 그룹 내에서 서브필드들의 서로 다른 계조 값의 크기 순서에 따라 배열되는 것을 특징으 로 한다.
또한, 두 개의 서브필드 그룹 중 어느 하나는 그룹 내에서 서브필드들이 계조 값의 크기가 증가하는 순서로 배열된 것을 특징으로 한다.
또한, 두 개의 서브필드 그룹 중 어느 하나는 그룹 내에서 서브필드들이 계조 값의 크기가 감소하는 순서로 배열된 것을 특징으로 한다.
또한, 두 개의 서브필드 그룹 중 어느 하나는 그룹 내에서 서브필드들이 계조 값의 크기가 감소하는 순서로 배열되고, 두 개의 서브필드 그룹 중 어느 하나는 그룹 내에서 서브필드들이 계조 값의 크기가 증가하는 순서로 배열되는 것을 특징으로 한다.
이하 첨부된 도면을 참조하여 본 발명의 플라즈마 디스플레이 패널의 구동 장치 및 방법의 실시예들을 상세히 설명한다.
도 8은 본 발명의 플라즈마 디스플레이 장치를 설명하기 위한 도면이다.
도 8에 도시된 바와 같이, 본 발명의 플라즈마 디스플레이 장치는 플라즈마 디스플레이 패널(800)과 구동 펄스를 인가하기 위한 데이터 구동부(802), 스캔 구동부(803), 서스테인 구동부(804) 및 리셋 펄스 제어부(801)를 포함하는 구동장치를 포함하여 이루어진다.
예를 들면, 본 발명의 플라즈마 디스플레이 장치는 도 8과 같이 리셋 기간, 어드레스 기간 및 서스테인 기간에 전술한 어드레스 전극(X1 내지 Xm), 스캔 전극(Y1 내지 Yn) 및 서스테인 전극(Z)에 구동 펄스가 인가되는 적어도 하나 이상의 서브필드의 조합에 의하여 프레임으로 이루어지는 화상을 표현하는 플라즈마 디스플 레이 패널(800)과, 플라즈마 디스플레이 패널(800)에 형성된 어드레스 전극들(X1 내지 Xm)에 데이터를 공급하기 위한 데이터 구동부(802)와, 스캔 전극들(Y1 내지 Yn)을 구동하기 위한 스캔 구동부(803)와, 공통전극인 서스테인 전극들(Z)을 구동하기 위한 서스테인 구동부(804)와, 플라즈마 디스플레이 패널(800) 구동 시 스캔 구동부(803)를 제어하여 리셋 펄스의 크기를 조절하기 위한 리셋 펄스 제어부(801)와, 각각의 구동부(802, 803, 804)에 필요한 구동전압을 공급하기 위한 구동전압 발생부(805)를 포함한다.
이와 같은, 본 발명의 플라즈마 디스플레이 장치는 리셋 기간, 어드레스 기간 및 서스테인 기간에 어드레스 전극, 스캔 전극 및 서스테인 전극에 구동 펄스가 인가되는 적어도 하나 이상의 서브필드의 조합에 의하여 프레임으로 이루어지는 화상을 표현하고, 전술한 프레임을 각각 적어도 하나 이상의 서브필드를 포함하는 복수의 서브필드 그룹으로 나누고, 이러한 서브필드 그룹 중 하나 이상의 서브필드 그룹에서 하나 이상의 서브필드의 리셋 기간에서 스캔 전극으로 인가되는 리셋 펄스의 크기를 계조 값에 따라 조절한다.
여기서, 전술한 플라즈마 디스플레이 패널(800)은 전면 패널(미도시)과 후면 패널(미도시)이 일정한 간격을 두고 합착되고, 다수의 전극들 예를 들어, 스캔 전극들(Y1 내지 Yn) 및 서스테인 전극(Z)이 쌍을 이뤄 형성되고, 스캔 전극들(Y1 내지 Yn) 및 서스테인 전극(Z)과 교차되게 어드레스 전극들(X1 내지 Xm)이 형성된다.
데이터 구동부(802)에는 도시하지 않은 역감마 보정회로, 오차확산회로 등에 의해 역감마보정 및 오차확산 된 후, 서브필드 맵핑회로에 의해 각 서브필드에 맵 핑된 데이터가 공급된다. 이러한 데이터 구동부(802)는 타이밍 컨트롤부(미도시)로부터의 데이터 타이밍 제어신호(CTRX)에 응답하여 데이터를 샘플링하고 래치한 다음, 그 데이터를 어드레스 전극들(X1 내지 Xm)에 공급하게 된다.
스캔 구동부(803)는 리셋 펄스 제어부(801)의 제어 하에 리셋기간 동안 서브필드의 계조 값에 따라 크기가 조절된 리셋 펄스를 스캔 전극들(Y1 내지 Yn)에 공급한다. 또한, 스캔 구동부(803)는 어드레스 기간 동안 스캔전압(-Vy)의 스캔 펄스(Sp)를 스캔전극들(Y1 내지 Yn)에 순차적으로 공급하고, 서스테인구간 동안에는 서스테인펄스(sus)를 스캔전극들(Y1 내지 Yn)에 공급한다.
서스테인 구동부(804)는 타이밍 컨트롤부(미도시)의 제어 하에 하강 램프파형(Ramp-down)이 발생되는 기간과 어드레스 기간 동안 서스테인 전압(Vs)의 바이어스전압을 서스테인 전극들(Z)에 공급하고 서스테인 기간 동안 스캔 구동부(803)와 교대로 동작하여 서스테인 펄스(sus)를 서스테인 전극들(Z)에 공급하게 된다.
리셋 펄스 제어부(801)는 리셋 기간에서 스캔 구동부(803)의 동작 타이밍과 동기화를 제어하기 위한 소정의 제어신호를 발생하고 그 타이밍 제어신호를 스캔 구동부(803)에 공급함으로써 스캔 구동부(803)를 제어한다. 특히, 리셋 펄스 제어부(801)는 하나의 프레임이 나뉘어진 복수의 서브필드 그룹 중 하나 이상의 서브필드 그룹에서 하나 이상의 서브필드의 리셋 기간에서 스캔 전극으로 인가되는 리셋 펄스의 크기를 계조 값에 따라 조절하도록 제어신호를 스캔 구동부(803)에 공급한다.
또한 이러한 리셋 펄스 제어부(801)는 전술한 리셋 펄스의 크기가 하나의 서 브필드 그룹 내에서 3개 이상의 서로 상이한 전압 값을 가지도록 하고, 이러한 3개 이상의 서로 상이한 전압 값을 갖는 리셋 펄스의 크기를 해당하는 서브필드의 계조 값이 크기가 감소할수록 작아지도록 제어신호를 스캔 구동부(803)에 공급한다.
한편, 전술한 데이터 제어신호(CTRX)에는 데이터를 샘플링하기 위한 샘플링클럭, 래치제어신호, 에너지 회수회로와 구동 스위치소자의 온/오프타임을 제어하기 위한 스위치제어신호가 포함된다. 스캔 제어신호(CTRY)에는 스캔 구동부(803) 내의 에너지 회수회로와 구동 스위치소자의 온/오프타임을 제어하기 위한 스위치제어신호가 포함되고, 서스테인 제어신호(CTRZ)에는 서스테인 구동부(804) 내의 에너지 회수회로와 구동 스위치소자의 온/오프타임을 제어하기 위한 스위치제어신호가 포함된다.
구동전압 발생부(805)는 셋업전압(Vsetup), 스캔 공통전압(Vscan-com), 스캔전압(-Vy), 서스테인전압(Vs), 데이터전압(Vd) 등을 발생한다. 이러한 구동전압들은 방전가스의 조성이나 방전셀 구조에 따라 변할 수 있다.
이러한 도 8의 본 발명의 플라즈마 디스플레이 장치의 기능은 이후의 구동방법에서 보다 명확히 될 것이다.
또한 도시하지는 않았지만, 본 발명의 다른 플라즈마 디스플레이 장치는 그 구조가 전술한 도 8의 본 발명의 플라즈마 디스플레이 장치와 동일하다. 다만, 리셋 펄스 제어부(801)는 리셋 기간에서 스캔 구동부(803)의 동작 타이밍과 동기화를 제어하기 위한 소정의 제어신호를 발생하고 그 타이밍 제어신호를 스캔 구동부(803)에 공급함으로써 스캔 구동부(803)를 제어하는 것은 물론이고, 특히 하나의 프레임이 나뉘어진 복수개의 서브필드 그룹 중 하나 이상의 서브필드 그룹 내에서 저 계조 서브필드에서는 리셋 기간에서 스캔 전극으로 인가되는 리셋 펄스의 크기를 다른 서브필드보다 더 크게 하도록 소정의 제어신호를 스캔 구동부(803)에 인가한다.
이러한 구조의 본 발명의 다른 플라즈마 디스플레이 장치의 기능은 이후의 구동방법의 설명에서 보다 명확히 될 것이다.
또한, 도시하지는 않았지만 본 발명의 또 다른 플라즈마 디스플레이 장치는 그 구조가 전술한 도 8의 본 발명의 플라즈마 디스플레이 장치와 동일하다. 다만, 리셋 펄스 제어부(801)는 리셋 기간에서 스캔 구동부(803)의 동작 타이밍과 동기화를 제어하기 위한 소정의 제어신호를 발생하고 그 타이밍 제어신호를 스캔 구동부(803)에 공급함으로써 스캔 구동부(803)를 제어하는 것은 물론이고, 특히 하나의 프레임이 나뉘어진 복수개의 서브필드 그룹 중 하나 이상의 서브필드 그룹 내에서 고 계조 서브필드에서는 리셋 기간에서 스캔 전극으로 인가되는 리셋 펄스의 크기를 다른 서브필드보다 더 작게 하도록 소정의 제어신호를 스캔 구동부(803)에 인가한다.
이러한 구조의 본 발명의 또 다른 플라즈마 디스플레이 장치의 기능은 이후의 구동방법의 설명에서 보다 명확히 될 것이다.
본 발명의 또 다른 플라즈마 디스플레이 장치는 그 구조가 전술한 도 8의 본 발명의 플라즈마 디스플레이 장치와 동일하다. 다만, 리셋 펄스 제어부(801)는 리셋 기간에서 스캔 구동부(803)의 동작 타이밍과 동기화를 제어하기 위한 소정의 제 어신호를 발생하고 그 타이밍 제어신호를 스캔 구동부(803)에 공급함으로써 스캔 구동부(803)를 제어하는 것은 물론이고, 특히 하나의 프레임이 나뉘어진 복수개의 서브필드 그룹 중 하나 이상의 서브필드 그룹 내에서 저 계조 서브필드에서는 리셋 기간에서 스캔 전극으로 인가되는 리셋 펄스의 개수가 다른 서브필드보다 더 많도록 소정의 제어신호를 스캔 구동부(803)에 인가한다.
이러한 본 발명의 플라즈마 디스플레이 장치에 의해 수행되는 구동 방법의 제 1 실시예는 하나의 프레임을 각각 적어도 하나 이상의 서브필드를 포함하는 복수의 서브필드 그룹으로 나누고, 이렇게 나눈 서브필드 그룹에서 저 계조 서브필드의 리셋 기간에서 스캔 전극(Y1 내지 Yn)으로 인가되는 리셋 펄스의 크기를 다른 서브필드보다 더 크게 하는 것인데, 이를 위해 하나의 프레임 내에서 서브필드의 배열을 복수의 단계로 하는 일례를 살펴보면 다음 도 9a 내지 도 9b와 같다.
도 9a 내지 도 9b는 하나의 프레임을 복수의 서브필드 그룹으로 나누는 일례를 설명하기 위한 도면이다.
도 9a 내지 도 9b를 살펴보면, 본 발명의 플라즈마 디스플레이 패널의 구동방법에서는 하나의 프레임을 복수 개의 서브필드 그룹, 예를 들면 도 9a와 같이 두개의 서브필드 즉, 제 1 서브필드 그룹과 제 2 서브필드 그룹으로 나누어 서브필드들을 배열함으로써, 서브필드들의 배열을 2단계로 하였다.
여기서, 전술한 제 1 서브필드와 제 2 서브필드 사이에는 도 9b와 같이 소정의 길이를 갖는 휴지기간이 포함된다. 즉 하나의 휴지기간이 두 개의 서브필드 그룹 사이에 포함된다.
여기서, 서브필드들은 각 그룹, 즉 1 서브필드 그룹과 제 2 서브필드 그룹 내에서 가중치의 크기, 즉 계조 값의 크기가 증가하는 순서로 배열된다. 즉 서브필드의 가중치, 즉 계조 값의 크기가 가장 낮은 서브필드가 각 서브필드 그룹 내에서 초기에 위치하고, 이후로 갈수록 점점 가중치가 높은 서브필드가 위치한다. 예를 들면, 도 9a의 제 1 서브필드 그룹과 같이, 가중치 1, 즉 계조 값 1의 서브필드, 가중치 8의 서브필드, 가중치 16의 서브필드, 가중치 32의 서브필드 및 가중치 64의 서브필드가 차례대로 포함된다.
또한, 제 2 서브필드 그룹에는 가중치 2, 즉 계조 값 2인 서브필드, 가중치 4인 서브필드, 두 개의 가중치 8인 서브필드, 가중치 16인 서브필드, 가중치 32인 서브필드 및 가중치 64의 서브필드가 차례대로 포함된다.
이와 같이, 배열된 하나의 프레임 내에서의 서브필드의 가중치의 합은 1 + 2 + 4 + 8 + (8+8) + (16+16) + (32+32) + (64+64), 즉 255이다. 결국, 가중치가 1, 2, 4, 8, 16, 32, 64, 128인 서브필드가 차례로 배열된 도 2의 프레임과 같은 256계조를 구현할 수 있다. 또한, 121계조를 구현할 수 있는 제 1 서브필드 그룹과 135계조를 구현할 수 있는 제 2 서브필드 그룹을 포함하여, 256계조의 하나의 프레임으로 121과 135의 계조를 구현하는 두 개의 프레임을 구현하는 효과를 얻을 수 있다. 이에 따라 시각적으로 프레임 주파수(Frame Frequence)가 두 배로 증가하는 결과를 초래하여 플리커(Flicker)의 발생이 저감되는 것이다. 이러한 하나의 프레임 내에서의 서브필드의 가중치에 대한 개념과 휴지기간에 대한 개념이 도 9b에 나타나 있다.
도 9b를 살펴보면, 하나의 프레임 내에서 두 개의 서브필드 그룹, 즉 제 1 서브필드 그룹과 제 2 서브필드 그룹이 포함되고, 이들 서브필드 그룹 사이에는 휴지간이 포함된다. 여기서 각 서브필드 그룹에 포함된 서브필드의 가중치를 삼각형 형상을 나타낸 것을 주목하기 바란다. 이것은 각 서브필드 내에서 서브필드들이 가중치, 즉 계조 값의 크기가 증가하는 순서로 배열됨을 의미한다.
이와 같이, 하나의 프레임이 복수의 서브필드 그룹으로 구분되어 구동되는 방식에서 가중치가 낮은, 즉 계조 값이 상대적으로 낮은 어느 하나의 서브필드, 즉 저 계조 서브필드에서 리셋 기간에 스캔 전극으로 인가되는 리셋 펄스의 크기를 조절하는데, 이러한 구동방법의 일례를 살펴보면 다음 도 10a 내지 도 10b와 같다.
도 10a 내지 도 10b는 본 발명의 플라즈마 디스플레이 패널의 구동 방법의 제 1 실시예를 설명하기 위한 도면이다.
도 10a 내지 도 10b에 도시된 바와 같이, 스캔 전극 및 서스테인 전극과, 스캔 전극 및 서스테인 전극과 교차하는 복수의 어드레스 전극을 포함하는 플라즈마 디스플레이 패널의 구동 방법의 제 1 실시예는 한 프레임을 각각 적어도 하나 이상의 서브필드를 포함하는 복수의 서브필드 그룹으로 나누고, 이렇게 나눈 서브필드 그룹 중 적어도 어느 하나에서는 저 계조 서브필드에서는 리셋 기간에서 스캔 전극으로 인가되는 리셋 펄스의 크기는 다른 서브필드보다 더 크게 한다.
예를 들면, 도 10a와 같이 하나의 프레임을 두 개의 서브필드 그룹, 즉 제 1 서브필드 그룹과 제 2 서브필드 그룹으로 나누는 경우에, 각각의 서브필드 그룹에서 가중치가 가장 낮아 가장 낮은 계조를 구현하는 첫 번째 서브필드, 즉 제 1 서 브필드 그룹에서 제 1 서브필드 및 제 2 서브필드 그룹에서 제 1 서브필드에서의 리셋 기간에서 스캔 전극으로 인가되는 리셋 펄스의 크기(V2)가 다른 서브필드, 즉 제 1 서브필드 그룹의 제 2, 3, 4, 5 서브필드 및 제 2 서브필드 그룹의 제 2, 3, 4, 5, 6, 7 서브필드에서의 리셋 펄스의 크기(V1) 보다 더 크다. 여기 도 10a에서는 한 프레임의 모든 서브필드 그룹, 즉 제 1 서브필드 그룹과 제 2 서브필드 그룹 모두에서 어느 하나의 서브필드의 리셋 펄스의 크기를 다른 서브필드보다 더 크게 하였는데, 이와는 다르게 복수의 서브필드 그룹 중 일부의 선택된 서브필드 그룹, 예를 들면 도 10a에서 제 1 서브필드 그룹과 제 2 서브필드 그룹 중 어느 하나의 서브필드 그룹에서만 리셋 펄스의 크기를 조절할 수도 있는 것이다.
여기서, 전술한 저 계조 서브필드에서 리셋 기간에서 스캔 전극으로 인가되는 리셋 펄스의 크기 V2는 서스테인 전압(Vs)의 2배 초과의 전압, 즉 2Vs초과인 것이 바람직하다.
이와 같이, 적어도 어느 하나의 서브필드 그룹의 저 계조 서브필드에서 리셋 펄스의 크기를 다른 서브필드보다 더 크게, 바람직하게는 2Vs초과의 전압으로 하는 이유를 살펴보면 다음과 같다.
가중치가 상대적으로 낮아 저 계조를 구현하는 저 계조 서브필드는 어드레스 방전이 불안정해질 가능성이 가중치가 상대적으로 커 고 계조를 구현하는 서브필드에 비해 더 크다. 이에 따라, 리셋 기간에서 스캔 전극으로 인가되는 리셋 펄스의 크기가 과도하게 작으면 방전셀내의 벽전하의 분포가 고르게 되지 않아 이후의 어드레스 방전이 불안정하게 되어 어드레스 지터(Jitter)가 악화되고 또한 이후의 서 스테인 방전이 불안정해진다.
이렇게 방전이 불안정해지는 저 계조 서브필드는 하나의 프레임을 복수 개의 서브필드 그룹으로 나누어 구동하는 PAL방식에서 그 개수가 더욱 증가하게 된다. 예를 들어 저 계조 서브필드를 가중치가 10이하, 즉 계조 값이 10이하인 서브필드를 저 계조 서브필드로 설정하는 경우에, 도 2의 종래의 구동 방식에서는 저 계조 서브필드가 계조 1인 제 1 서브필드, 계조 2인 제 2 서브필드, 계조 4인 제 3 서브필드 및 계조 8인 제 4 서브필드, 즉 총 4개의 저 계조 서브필드를 포함하는데 반해, 도 10a의 구동 방식에서는 가중치가 10이하, 즉 계조 값이 10이하인 저 계조 서브필드가 제 1 서브필드 그룹에서 계조 1인 제 1 서브필드와 계조 8인 제 2 서브필드, 제 2 서브필드 그룹에서 계조 2인 제 1 서브필드, 계조 4인 제 2 서브필드, 계조 8인 제 3 서브필드 및 계조 8인 제 4 서브필드가 저 계조 서브필드로 포함된다. 즉, PAL방식에서 저 계조 서브필드의 개수가 증가한다.
따라서 상대적으로 저 계조 서브필드가 더 많이 포함되는 PAL방식에서 가중치가 낮아 낮은 계조를 구현하는 저 계조의 서브필드에서 리셋 기간에서 인가되는 리셋 펄스의 크기를 2Vs보다 더 크게 하여 플리커의 발생을 억제하면서도, 가중치가 낮아 저 계조를 구현하는 저 계조의 서브필드에서의 어드레스 방전을 안정시킨다. 이와 같이 어드레스 방전이 안정되면 전체 플라즈마 디스플레이 장치의 구동 마진(Margin)의 저하가 억제된다.
이와 같이 서브필드의 계조 값에 따라 크기가 조절된 도 10a의 리셋 펄스를 도 10b에 보다 상세히 나타내었다.
도 10b를 살펴보면 도 10a의 제 2 서브필드 그룹 내에서 제 1 서브필드에서의 리셋 펄스의 크기(V2)가 가장 크고, 나머지 서브필드에서의 리셋 펄스의 크기는 제 1 서브필드에서의 리셋 펄스의 크기보다 작은 것을 확인할 수 있다. 여기 도 10b에서는 제 1 서브필드에서의 리셋 펄스의 상승 램프(Ramp-up)의 기울기와 제 2, 3, 4, 5, 6, 7, 8 서브필드에서의 리셋 펄스의 상승 램프의 기울기가 서로 같고 다만, 최대 전압 값의 크기가 서로 다르다. 이와 같이 모든 서브필드에서 동일한 기울기의 상승 램프를 갖게 되면 상승 램프를 발생시키는 회로의 구조의 관점에서 동일한 셋업 펄스 발생회로(미도시)를 이용하여 제 1 서브필드로부터 제 8 서브필드까지의 모든 서브필드에서의 상승 램프를 발생시키는 것이 가능하고, 제어가 보다 용이할 수 있다.
한편, 전술한 저 계조 서브필드는 서스테인 기간에 공급되는 서스테인 펄스의 개수에 따라 결정될 수 있다. 예를 들면, 이러한 저 계조 서브필드는 하나의 프레임 내에서 서스테인 기간에 공급되는 서스테인 펄스의 개수가 가장 많은 서브필드의 서스테인 펄스의 총 개수의 1/2이하의 서스테인 펄스가 공급되는 서브필드인 것이 바람직하다. 예를 들어 하나의 프레임 내에 포함된 서브필드 중 서스테인 펄스의 개수가 가장 많은 서브필드가 총 1000개의 서스테인 펄스를 포함하고 있다고 가정할 때, 500개 이하의 서스테인 펄스를 포함하는 서브필드를 계조 서브필드로 설정한다.
이와는 다르게, 하나의 프레임의 서스테인 펄스의 총 개수의 20%이하의 서스테인 펄스가 공급되는 서브필드를 저 계조 서브필드로 설정하는 것도 가능하다. 예 를 들어 하나의 프레임 내에서 공급되는 서스테인 펄스의 개수를 2000개라고 가정하면 400개 이하의 서스테인 펄스가 공급되는 서브필드가 저 계조 서브필드로 설정된다.
또는, 하나의 서브필드 그룹 내에서 서스테인 펄스의 개수가 적은 순서에 따라 저 계조 서브필드를 설정할 수도 있는데 이러한 저 계조 서브필드 설정의 일례를 살펴보면 다음 도 11과 같다.
도 11은 본 발명의 플라즈마 디스플레이 패널의 구동 방법의 제 1 실시예에서 저 계조 서브필드의 설정 방법의 일례를 설명하기 위한 도면이다.
도 11에 도시된 바와 같이, 하나의 서브필드 그룹 내에서 복수개의 서브필드를 저 계조 서브필드로 설정한다. 여기 도 11에는 2개의 서브필드를 저 계조 서브필드로 설정하도록 도시되어 있지만, 본 발명에서는 하나의 서브필드 그룹 내에서 서스테인 펄스의 개수가 적은 순서로 서스테인 펄스의 개수가 가장 적은 서브필드로부터 4번째 서브필드까지인 서브필드가 저 계조 서브필드로 설정되는 것이 바람직하다. 예를 들어, 도 10a와 같이 총 7개의 서브필드가 제 2 서브필드 그룹을 이룬다고 가정할 때 서스테인 펄스가 가장 적은, 즉 가중치가 가장 작아 가장 작은 계조를 구현하는 제 1 서브필드로부터 그 다음의 제 2, 3, 4 서브필드를 저 계조 서브필드로 설정한다.
이렇게 설정된 저 계조 서브필드에서의 리셋 펄스의 크기를 전술한 바와 같이 다른 서브필드보다 더 크게 한다. 즉 도 11에서와 같이, 저 계조 서브필드로 설정된 제 1, 2 서브필드의 리셋 기간에서 스캔 전극으로 인가되는 리셋 펄스의 크기 를 다른 서브필드보다 더 크게, 예컨대 V2, 즉 2Vs를 초과하는 전압으로 설정하고, 나머지 다른 서브필드의 리셋 기간에서 스캔 전극으로 인가되는 리셋 펄스의 크기를 전술한 V2보다는 작은 V1로 설정한다.
이상의 설명에서는 저 계조 서브필드가 아닌 다른 서브필드, 예컨대 도 11에서 제 2 서브필드 그룹의 제 3 서브필드로부터 제 7 서브필드까지의 서브필드에서도 리셋 펄스는 소정의 기울기를 갖는 상태에서 상승하는 상승 램프(Ramp-up)가 포함되는데, 이와는 다르게 적어도 하나 이상의 서브필드 그룹의 어느 한 서브필드의 리셋 기간에서 상승 램프가 포함되지 않도록 리셋 펄스를 인가하는 것도 가능하다. 이러한 구동 파형을 살펴보면 다음 도 12와 같다.
도 12은 본 발명의 플라즈마 디스플레이 패널의 구동 방법의 제 1 실시예에 따른 또 다른 구동 파형을 설명하기 위한 도면이다.
도 12에 도시된 바와 같이, 본 발명의 플라즈마 디스플레이 패널의 구동 방법의 제 1 실시예에 따른 또 다른 구동 파형은 하나의 서브필드 그룹 내에 포함된 서브필드 중 적어도 어느 하나의 서브필드의 리셋 기간에서 스캔 전극으로 인가되는 리셋 펄스에는 소정의 기울기를 갖는 상태에서 상승하는 상승 램프(Ramp-up)가 생략되었다. 예를 들면 도 12와 같이, 제 2 서브필드 그룹의 제 7 서브필드에서의 리셋 펄스가 소정의 정극성 전압을 유지하다가 기울기를 가지고 하강하는 하강 램프(Ramp-down)의 파형을 갖는다. 이러한 제 7 서브필드의 리셋 펄스는 다른 서브필드, 즉 제 1 서브필드로부터 제 6 서브필드까지의 서브필드의 리셋 기간에서 스캔 전극으로 인가되는 리셋 펄스와 비교하여 상승 램프가 생략되고, 이러한 다른 서브 필드에서 상승 램프가 인가되는 기간에서 제 7 서브필드에서는 소정의 정극성 전압, 예컨대 서스테인 전압(Vs)이 유지되고, 이후에 하강 램프의 파형을 갖는 것이다.
이와 같이, 상승 램프가 생략된 리셋 펄스가 인가되는 서브필드는 상대적으로 가중치가 높아 고 계조를 구현하는 고 계조 서브필드인 것이 바람직하고, 이에 따라 전술한 저 계조 서브필드와는 달리 상대적으로 방전이 안정된 고 계조 서브필드의 리셋 기간에서 리셋 펄스, 특히 상승 램프에 의해 발생되는 영상 표시에 기여하지 않는 불필요한 방전의 크기가 더욱 감소하여 콘트라스트 특성을 더욱 개선한다.
또한, 구동 회로의 관점에서 보면 상승 램프의 펄스 형태를 갖는 셋업 전압을 공급할 필요가 없기 때문에 구동 회로의 제어가 보다 용이하다는 장점이 있다.
또한, 상대적으로 높은 전압의 상승 램프를 공급하지 않게 되어 전력소모를 줄인다.
이상에서는 하나의 서브필드 그룹에 포함된 서브필드들이 가중치의 크기, 즉 계조 값의 크기 순서로 규칙적으로 배열된 일례만을 도시하고 설명하였지만, 이와는 다르게 하나의 서브필드 그룹 내에서 서브필드들이 불규칙적으로 배열되는 것도 가능한데 이러한 구동 방법의 일례를 살펴보면 다음 도 13과 같다.
도 13은 본 발명의 플라즈마 디스플레이 패널의 구동 방법의 제 1 실시예에서 하나의 서브필드 그룹 내에서의 서브필드들의 배열을 설명하기 위한 도면이다.
도 13에 도시된 바와 같이, 적어도 하나 이상의 서브필드 그룹 내에서 서브 필드들이 가중치의 크기, 즉 계조 값의 크기 순서로 규칙적으로 배열되는 것이 아니고 계조 값의 크기에 관계없이 랜덤(Random)하게 배열된다. 이러한 불규칙적인 서브필드 배열을 갖는 서브필드 그룹 내에서도 제 1 서브필드 그룹에서 가중치가 낮아, 즉 계조 값이 낮아 저 계조를 구현하는 저 계조 서브필드인 세 번째 서브필드, 즉 제 1 서브필드에서 리셋 기간에서 스캔 전극으로 인가되는 리셋 펄스의 크기를 다른 서브필드보다 더 크게 하고, 제 2 서브필드 그룹에서의 네 번째 서브필드, 즉 제 1 서브필드에서 리셋 기간에서 스캔 전극으로 인가되는 리셋 펄스의 크기를 다른 서브필드 보다 더 크게 하는 것이다.
여기 도 13에서는 도 10a와 비교하여 도 10a의 서브필드 배열순서가 제 1 서브필드 그룹 내에서 제 1, 2, 3, 4, 5 서브필드의 순서, 제 2 서브필드 그룹 내에서 제 1, 2, 3, 4, 5, 6, 7 서브필드의 순서라고 가정하면, 도 13에서는 제 1 서브필드 그룹 내에서 제 2, 3, 1, 4, 5 서브필드의 순서, 제 2 서브필드 그룹 내에서 제 5, 4, 7, 1, 2, 3, 6 서브필드의 순서이다. 여기 도 13에서는 하나의 서브필드 그룹 내에서 가중치의 크기, 즉 계조 값의 크기와 관계없이 랜덤하게 서브필드들을 배열하였지만, 이와는 다르게 하나의 서브필드 그룹 내에서 상대적으로 가중치가 큰, 즉 계조 값이 큰 고 계조 서브필드와 상대적으로 가중치가 낮은, 즉 계조 값이 낮은 저 계조 서브필드를 교대로 배열할 수도 있는 것이다. 이러한 서브필드 배열의 순서에 의해 본 발명이 한정되는 것은 아니며 서브필드 그룹의 어떠한 서브필드 배열을 갖는다고 하더라도, 그 서브필드 그룹 내에 포함된 서브필드 중 저 계조 서브필드의 리셋 기간에서 스캔 전극으로 인가되는 리셋 펄스의 크기를 다른 서브필 드보다 더 크게 하는 것이 무엇보다 중요한 것이다.
한편, 이상의 설명에서는 하나의 서브필드 그룹 내에서 서브필드들이 가중치, 즉 계조 값이 증가하는 순서로 배열되는 것을 기준으로 하여 도시하고 설명하였지만, 이와는 다르게 하나 이상의 서브필드 그룹 내에서 서브필드들이 계조 값이 감소하는 순서로 배열되는 것도 가능한데. 이를 살펴보면 다음 도 14a 내지 도 14b와 같다.
도 14a 내지 도 14b는 하나의 프레임을 복수의 서브필드 그룹으로 나누는 또 다른 예를 설명하기 위한 도면이다.
도 14a 내지 도 14b를 살펴보면, 하나의 프레임을 복수 개의 서브필드 그룹으로 나누되, 적어도 어느 하나의 서브필드 그룹 내에서는 서브필드들이 가중치의 크기, 즉 계조 값의 크기가 감소하는 순서로 배열된다.
예를 들면, 도 14a와 같이, 하나의 프레임이 두 개의 서브필드 그룹으로 나뉘는 경우, 서브필드들이 각 그룹, 즉 1 서브필드 그룹과 제 2 서브필드 그룹 내에서 가중치의 크기, 즉 계조 값의 크기가 감소하는 순서로 배열된다. 즉 서브필드의 가중치가 가장 높아 가장 높은 계조를 구현하는 서브필드가 각 서브필드 그룹, 즉 제 1 서브필드 그룹 또는 제 2 서브필드 그룹의 초기에 위치하고, 이후로 갈수록 점점 가중치, 즉 계조가 낮은 서브필드가 위치한다. 예를 들면, 여기서, 제 1 서브필드 그룹에 가중치 64의 서브필드, 가중치 32의 서브필드, 가중치 16의 서브필드, 가중치 8의 서브필드 및 가중치 1의 서브필드가 차례대로 포함된다.
또한, 제 2 서브필드 그룹에는 가중치 64인 서브필드, 가중치 32인 서브필 드, 가중치 16인 서브필드, 두 개의 가중치 8인 서브필드, 가중치 4인 서브필드 및 가중치 2의 서브필드가 차례대로 포함된다. 이러한 하나의 프레임 내에서의 서브필드의 가중치에 대한 개념과 휴지기간에 대한 개념을 도 14b에 나타내었다.
도 14b를 살펴보면, 하나의 프레임 내에서 두 개의 서브필드 그룹, 즉 제 1 서브필드 그룹과 제 2 서브필드 그룹이 포함되고, 이들 서브필드 그룹 사이에는 휴지간이 포함된다. 여기서 각 서브필드 그룹에 포함된 서브필드의 가중치를 삼각형 형상을 나타낸 것을 주목하기 바란다. 이것은 각 서브필드 내에서 서브필드들이 가중치, 즉 계조 값의 크기가 감소하는 순서로 배열됨을 의미한다.
여기서도, 전술한 제 1 서브필드 그룹과 제 2 서브필드 그룹 사이에 소정 길이를 갖는 휴지기간이 포함된다.
이와 같이, 배열된 하나의 프레임 내에서의 서브필드의 가중치의 합은 전술한 도 9a와 동일하게 1 + 2 + 4 + 8 + (8+8) + (16+16) + (32+32) + (64+64), 즉 255이다. 결국, 가중치가 1, 2, 4, 8, 16, 32, 64, 128인 서브필드가 계조 값의 크기의 역순으로 배열되어 총 가중치, 총 계조 값은 도 2의 프레임과 같은 256계조를 구현할 수 있다. 또한, 121계조를 구현할 수 있는 제 2 서브필드 그룹과 135계조를 구현할 수 있는 제 1 서브필드 그룹을 포함하여, 121과 135의 계조를 구현하는 두 개의 프레임의 효과를 얻을 수 있다. 이에 따라 플리커의 발생이 저감되는 것이다. 이러한 서브필드 배열 방식의 구동 방법은 전술한 도 9a와 비교하여 서브필드의 배열순서가 역순이고 나머지는 실질적으로 동일하여 중복되는 설명은 생략한다.
이와 같이, 하나의 프레임이 복수의 서브필드 그룹으로 구분되어 구동되는 방식에서 한 서브필드 그룹 내에서 서브필드들이 계조 값의 크기의 역순으로 배열된 경우에, 가중치가 낮은, 즉 계조 값이 상대적으로 낮은 어느 하나의 서브필드, 즉 저 계조 서브필드에서 리셋 기간에 스캔 전극으로 인가되는 리셋 펄스의 크기를 조절하는데, 이러한 구동방법의 일례를 살펴보면 다음 도 15a 내지 도 15b와 같다.
도 15a 내지 도 15b는 도 14a 내지 도 14b의 배열 순서를 갖는 구동 방법에서 구동 파형의 일례를 설명하기 위한 도면이다.
도 15a 내지 도 15b에 도시된 바와 같이, 도 10a의 경우와 각각의 서브필드 그룹 내에서의 서브필드들의 배열순서가 반대이다. 즉, 서브필드들이 계조 값의 크기의 역순으로 배열된다.
예를 들면, 도 15a와 같이 하나의 프레임을 두 개의 서브필드 그룹, 즉 제 1 서브필드 그룹과 제 2 서브필드 그룹으로 나누는 경우에, 각각의 서브필드 그룹에서 가중치가 가장 낮아 가장 낮은 계조를 구현하는 마지막 번째 서브필드, 즉 제 1 서브필드 그룹에서 제 5 서브필드 및 제 2 서브필드 그룹에서 제 7 서브필드에서의 리셋 기간에서 스캔 전극으로 인가되는 리셋 펄스의 크기(V2)가 다른 서브필드, 즉 제 1 서브필드 그룹의 제 1, 2, 3, 4 서브필드 및 제 2 서브필드 그룹의 제 1, 2, 3, 4, 5, 6 서브필드에서의 리셋 펄스의 크기(V1) 보다 더 크다.
이와 같이 서브필드의 계조 값에 따라 크기가 조절된 도 15a의 리셋 펄스를 도 15b에 보다 상세히 나타내었다.
도 15b를 살펴보면 도 15a의 제 2 서브필드 그룹 내에서 제 7 서브필드에서의 리셋 펄스의 크기(V2)가 가장 크고, 나머지 서브필드에서의 리셋 펄스의 크기는 제 7 서브필드에서의 리셋 펄스의 크기보다 작은 것을 확인할 수 있다. 여기서는 제 7 서브필드에서의 리셋 펄스의 상승 램프(Ramp-up)의 기울기와 제 1, 2, 3, 4, 5, 6 서브필드에서의 리셋 펄스의 상승 램프의 기울기가 서로 같은 것이 바람직하다. 다만, 최대 전압 값의 크기가 서로 다르다. 여기 도 15a 내지 도 15b의 구동 파형은 도 10a 내지 도 10b와 비교하여 서브필드들의 배열이 역순일 뿐, 그 내용은 실질적으로 동일하므로 중복되는 설명은 생략한다.
이상의 본 발명의 구동 방법의 제 1 실시예의 설명에서는 하나의 프레임을 복수 개의 서브필드 그룹으로 나누고, 이렇게 나눈 복수 개의 서브필드 그룹 사이에 하나의 휴지 기간을 포함시키는 것인데, 이와는 다르게 서브필드 그룹 사이에는 물론이고 각 프레임간의 사이에 소정의 길이를 갖는 휴지기간을 더 포함시키는 것도 가능한데, 이러한 구동방법을 살펴보면 다음 도 16a 내지 도 16b와 같다.
도 16a 내지 도 16b는 하나의 프레임을 복수의 서브필드 그룹으로 나누는 또 다른 예를 설명하기 위한 도면이다.
도 16a 내지 16b를 살펴보면, 전술한 도 9a는 제 1 서브필드그룹과 제 2 서브필드 그룹 사이에 소정의 길이를 갖는 하나의 휴지기간이 포함되는데 반해, 프레임의 앞단에 소정의 길이를 갖는 제 1 휴지 기간이 포함되고, 또한 제 1 서브필드 그룹과 제 2 서브필드 그룹 사이에도 소정의 길이를 갖는 제 2 휴지 기간이 포함된다.
먼저, 도 16a를 살펴보면, 하나의 프레임의 서브필드들은 복수의 그룹, 바람직하게는 두 개의 서브필드 그룹, 즉 1 서브필드 그룹과 제 2 서브필드 그룹으로 나뉘고, 이러한 각 서브필드 그룹 내에서 가중치의 크기, 즉 계조 값의 크기가 증가하는 순서로 배열된다. 즉 서브필드의 가중치, 즉 계조 값의 크기가 가장 낮은 서브필드가 각 서브필드 그룹 내에서 초기에 위치하고, 이후로 갈수록 점점 가중치가 높은 서브필드가 위치한다. 예를 들면, 도 16a와 같이 제 1 서브필드 그룹에 가중치 1, 즉 계조값 1의 서브필드, 가중치 8의 서브필드, 가중치 16의 서브필드, 가중치 32의 서브필드 및 가중치 64의 서브필드가 차례대로 포함된다. 또한, 제 2 서브필드 그룹에는 가중치 2, 즉 계조값 2인 서브필드, 가중치 4인 서브필드, 두 개의 가중치 8인 서브필드, 가중치 16인 서브필드, 가중치 32인 서브필드 및 가중치 64의 서브필드가 차례대로 포함된다.
이렇게 배열되는 서브필드 그룹 사이에는 전술한 바와 같이 소정의 길이를 갖는 제 2 휴지 기간이 포함되고, 각 프레임의 사이에도 소정의 길이를 갖는 제 1 휴지 기간이 포함된다. 이러한 제 1 휴지 기간과 제 2 휴지 기간은 그 길이가 서로 다를 수도 있고 동일할 수도 있다. 그러나 바람직하게는 제 각 서브필드 그룹 사이에 시각적인 분할의 효과 및 구동의 제어의 용이성을 고려할 때 제 1 휴지 기간과 제 2 휴지 기간의 길이는 동일하다.
이렇게 프레임의 사이의 제 1 휴지 기간과 서브필드 그룹 사이의 제 2 휴지 기간에 의해 하나의 프레임을 두 개의 프레임으로 인식하게 하는 시각적인 효과가 더욱 증대된다. 이에 따라 플리커의 발생이 더욱 감소하여 화질을 향상시키는 것이다. 이러한 도 16a 내지 도 16b의 구동 방법은 전술한 도 9a 내지 도 9b와 비교하여 휴지 기간이 하나 더 추가되었을 뿐, 그 내용은 실질적으로 전술한 도 9a 내지 도 9b의 구동방법과 동일하므로 더 이상의 중복되는 설명은 생략한다.
이러한 본 발명의 플라즈마 디스플레이 패널의 구동 방법의 제 1 실시예에서 전술한 도 16a 내지 도 16b와는 다르게 각 서브필드 그룹 내에서 서브필드들이 가중치, 즉 계조값이 감소하는 순서로 배열될 수 있는데, 이러한 구동방법을 살펴보며 다음 도 17a 내지 도 17b와 같다.
도 17a 내지 도 17b는 하나의 프레임을 복수의 서브필드 그룹으로 나누는 또 따른 예를 설명하기 위한 도면이다.
도 17a 내지 도 17b를 살펴보면, 전술한 도 16a 내지 도 16b에서는 제 1 서브필드그룹과 제 2 서브필드 그룹 내에서 서브필드들이 계조 값의 크기 순서에 따라 계조 값이 증가하는 순서로 서브필드들이 배열되는데 반해, 이러한 도 17a 내지 도 17b의 구동 파형은 도 16a 내지 도 16b와 비교하여 서브필드 들의 배열이 서로 반대일 뿐 그 내용이 실질적으로 동일하므로 중복되는 설명은 생략한다.
이상의 플라즈마 디스플레이 패널의 구동 방법의 제 1 실시예에서는 하나의 서브필드 그룹 내에서의 서브필드 중 저 계조 서브필드에서 리셋 펄스의 크기를 조절하였지만, 이와는 다르게 하나의 서브필드 그룹 내에서의 서브필드 중 고 계조 서브필드에서 리셋 펄스의 크기를 조절할 수도 있는데, 이를 살펴보면 다음의 본 발명의 플라즈마 디스플레이 패널의 구동 방법의 제 2 실시예와 같다.
도 18a 내지 도 18b는 본 발명의 플라즈마 디스플레이 패널의 구동 방법의 제 2 실시예를 설명하기 위한 도면이다.
도 18a 내지 도 18b에 도시된 바와 같이, 스캔 전극 및 서스테인 전극과, 스 캔 전극 및 서스테인 전극과 교차하는 복수의 어드레스 전극을 포함하는 플라즈마 디스플레이 패널의 구동 방법의 제 2 실시예는 하나의 프레임을 각각 적어도 하나 이상의 서브필드를 포함하는 복수의 서브필드 그룹으로 나누고, 복수의 서브필드 그룹 중에서 적어도 하나 이상의 서브필드 그룹의 서브필드 중 고 계조 서브필드에서는 리셋 기간에서 스캔 전극으로 인가되는 리셋 펄스의 크기는 다른 서브필드보다 더 작다.
예를 들면, 도 18a와 같이 하나의 프레임을 두 개의 서브필드 그룹, 즉 제 1 서브필드 그룹과 제 2 서브필드 그룹으로 나누는 경우에, 각각의 서브필드 그룹에서 가중치가 가장 높아 가장 높은 계조를 구현하는 마지막 서브필드, 즉 제 1 서브필드 그룹에서 제 5 서브필드 및 제 2 서브필드 그룹에서 제 7 서브필드에서의 리셋 기간에서 스캔 전극으로 인가되는 리셋 펄스의 크기(V1)가 다른 서브필드, 즉 제 1 서브필드 그룹의 제 1, 2, 3, 4 서브필드 및 제 2 서브필드 그룹의 제 1, 2, 3, 4, 5, 6 서브필드에서의 리셋 펄스의 크기(V2) 보다 더 작다. 여기 도 18a에서는 한 프레임의 모든 서브필드 그룹, 즉 제 1 서브필드 그룹과 제 2 서브필드 그룹 모두에서 어느 하나의 서브필드의 리셋 펄스의 크기를 다른 서브필드보다 더 작게 하였는데, 이와는 다르게 복수의 서브필드 그룹 중 일부의 선택된 서브필드 그룹, 예를 들면 도 18a에서 제 1 서브필드 그룹과 제 2 서브필드 그룹 중 어느 하나의 서브필드 그룹에서만 리셋 펄스의 크기를 조절할 수도 있는 것이다.
여기서, 전술한 고 계조 서브필드에서 리셋 기간에서 스캔 전극으로 인가되는 리셋 펄스의 크기 V1는 서스테인 전압(Vs)의 2배 이하, 즉 2Vs이하이고 서스테 인 전압(Vs)이상인 것이 바람직하다. 즉 Vs ≤ V1 ≤ 2Vs인 관계가 성립한다.
이와 같이, 한 서브필드 그룹의 서브필드 중 고 계조 서브필드에서 리셋 펄스의 크기를 다른 서브필드보다 더 작게, 바람직하게는 서스테인 전압(Vs)이상 두 배의 서스테인 전압(2Vs) 이하로 하는 이유를 살펴보면 다음과 같다.
가중치가 상대적으로 높아 고 계조를 구현하는 고 계조 서브필드는 어드레스 방전이 불안정해질 가능성이 가중치가 상대적으로 작아 저 계조를 구현하는 저 계조 서브필드에 비해 상대적으로 작다. 이에 따라 리셋 기간에서 스캔 전극으로 인가되는 리셋 펄스가 저 계조 서브필드보다 더 작더라도 방전셀 내의 벽전하의 분포를 충분히 고르게 할 수 있게 된다. 따라서 고 계조 서브필드에서는 상대적으로 작은 전압 크기의 리셋 펄스를 공급하더라도 다른 저 계조 서브필드에 비해 이후의 어드레스 방전이 상대적으로 안정하게 되어 어드레스 지터(Jitter)의 악화를 억제하게 되고 또한 이후의 서스테인 방전이 불안정해지는 것을 방지한다. 결국, 하나의 서브필드 그룹 내의 서브필드 중 가중치가 상대적으로 높아 고 계조를 구현하는 고 계조 서브필드에서 리셋 기간에 스캔 전극으로 인가되는 스캔 펄스의 폭을 다른 서브필드보다 더 작게 함으로써, 플라즈마 디스플레이 패널의 방전 특성을 안정시키면서도, 아울러 리셋 펄스에 의해 발생되는 영상 표시에 기여하지 않는 불필요한 방전의 크기가 감소하여 콘트라스트 특성을 개선한다.
특히, 하나의 프레임을 복수개의 서브필드 그룹으로 나누어 구동하는 PAL방식에서는 하나의 프레임에 포함된 서브필드의 개수가 증가한다. 예를 들어 도 2와 같은 일반적인 구동 방식에서는 하나의 프레임에 총 8개의 서브필드가 포함되는데 반해, PAL방식의 일례인 도 18a의 경우에는 도 2와 같은 256계조를 구현하면서도 하나의 프레임에 제 1 서브필드 그룹의 5개의 서브필드 및 제 2 서브필드 그룹의 7개의 서브필드, 즉 총 12개의 서브필드가 포함된다. 결과적으로 도 18a의 경우에서 리셋 기간에 인가되는 리셋 펄스의 개수가 더 포함된다.
따라서 상대적으로 서브필드의 개수가 더 많이 포함되어 리셋 펄스의 개수가 더 많은 PAL방식에서 가중치가 높아 상대적으로 높은 계조를 구현하는 고 계조의 서브필드에서 리셋 기간에서 인가되는 리셋 펄스의 크기를 서스테인 전압(Vs)이상 두 배의 서스테인 전압(2Vs) 이하로 하여 플리커의 발생을 억제하면서도, 리셋 기간에 리셋 펄스에 의해 발생되는 암방전의 크기를 저감시켜 콘트라스트 특성을 향상시킨다.
이와 같이 서브필드의 계조 값에 따라 크기가 조절된 도 18a의 리셋 펄스를 도 18b에 보다 상세히 나타내었다.
도 18b를 살펴보면 제 2 서브필드 그룹 내에서 제 7 서브필드에서의 리셋 펄스의 크기(V1)가 가장 작고, 나머지 서브필드에서의 리셋 펄스의 크기는 제 7 서브필드에서의 리셋 펄스의 크기보다 큰 것을 확인할 수 있다. 여기 도 14b에서는 제 2 서브필드 그룹 내의 제 7 서브필드에서의 리셋 펄스의 상승 램프(Ramp-up)의 기울기와 제 1, 2, 3, 4, 5, 6 서브필드에서의 리셋 펄스의 상승 램프의 기울기가 서로 같고 다만, 최대 전압 값의 크기가 서로 다르다. 이와 같이 모든 서브필드에서 동일한 기울기의 상승 램프를 갖게 되면 상승 램프를 발생시키는 회로의 구조의 관점에서 동일한 셋업 펄스 발생회로(미도시)를 이용하여 제 1 서브필드로부터 제 7 서브필드까지의 모든 서브필드에서의 상승 램프를 발생시키는 것이 가능하고, 제어가 보다 용이할 수 있다.
한편, 전술한 고 계조 서브필드는 하나의 프레임 내의 서브필드 중 서스테인 기간에 공급되는 서스테인 펄스의 개수에 따라 결정될 수 있다. 예를 들면, 이러한 고 계조 서브필드는 하나의 서브필드 그룹에 포함된 서브필드 중 서스테인 기간에 공급되는 서스테인 펄스의 개수가 가장 많은 서브필드의 서스테인 펄스의 총 개수의 1/2이상의 서스테인 펄스가 공급되는 서브필드인 것이 바람직하다. 예를 들어 하나의 서브필드 그룹에 포함된 서브필드 중 서스테인 펄스의 개수가 가장 많은 서브필드가 총 1000개의 서스테인 펄스를 포함하고 있다고 가정할 때, 500개 이상의 서스테인 펄스를 포함하는 서브필드가 고 계조 서브필드로 설정된다.
이와는 다르게, 하나의 프레임의 서스테인 펄스의 총 개수의 20%이상의 서스테인 펄스가 공급되는 서브필드를 고 계조 서브필드로 설정하는 것도 가능하다. 예를 들어 하나의 서브필드 그룹 내에서 발생되는 서스테인 펄스의 개수를 2000개라고 가정하면 400개 이상의 서스테인 펄스가 공급되는 서브필드가 고 계조 서브필드로 설정된다.
또는, 하나의 서브필드 그룹 내에서 서스테인 펄스의 개수가 많은 순서에 따라 고 계조 서브필드를 설정할 수도 있는데 이러한 고 계조 서브필드 설정의 일례를 살펴보면 다음 도 19와 같다.
도 19는 본 발명의 플라즈마 디스플레이 패널의 구동 방법의 제 2 실시예에서 고 계조 서브필드의 설정 방법의 일례를 설명하기 위한 도면이다.
도 19에 도시된 바와 같이, 하나의 서브필드 그룹 내에 포함된 서브필드 중 복수개의 서브필드를 고 계조 서브필드로 설정하는데, 여기 도 19에는 하나의 서브필드 그룹에 두 개의 저 계조 서브필드가 포함되도록 도시되었지만 하나의 서브필드 그룹 내에서 복수개의 서브필드 중 서스테인 기간에 공급되는 서스테인 펄스의 개수가 가장 많은 서브필드로부터 서스테인 펄스의 개수가 감소하는 순서로 4번째 서브필드까지의 서브필드를 고 계조 서브필드로 설정하는 것이 바람직하다. 예를 들어, 도 18a의 제 2 서브필드 그룹과 같이 총 7개의 서브필드가 하나의 서브필드 그룹을 이룬다고 가정할 때 서스테인 펄스가 가장 많은, 즉 가중치가 가장 커서 가장 큰 계조를 구현하는 제 7 서브필드로부터 서스테인 펄스의 개수가 감소하는 순서로 그 다음 서브필드인 제 6, 5, 4 서브필드를 고 계조로 설정한다.
이렇게 설정된 고 계조 서브필드에서의 리셋 펄스의 크기를 전술한 바와 같이 다른 서브필드보다 더 작게 한다. 즉, 도 19에서와 같이, 고 계조 서브필드로 설정된 제 6, 7 서브필드의 리셋 기간에서 스캔 전극으로 인가되는 리셋 펄스의 크기를 다른 서브필드보다 더 작게, 예컨대 V1, 즉 서스테인 전압(Vs)보다는 크고 두 배의 서스테인 전압(2Vs)보다는 작도록 설정하고, 나머지 다른 서브필드의 리셋 기간에서 스캔 전극으로 인가되는 리셋 펄스의 크기를 전술한 V1보다는 큰 V2로 설정한다.
이상의 설명에서는 고 계조 서브필드, 예컨대 도 19에서 제 6 서브필드로부터 제 7 서브필드까지의 서브필드에서 리셋 펄스는 소정의 기울기를 갖는 상태에서 상승하는 상승 램프(Ramp-up)가 모두 포함되는데, 이와는 다르게 서브필드 그룹의 서브필드 중 하나 이상의 서브필드의 리셋 기간에서 상승 램프가 포함되지 않도록 리셋 펄스를 인가하는 것도 가능하다. 이러한 구동 파형을 살펴보면 다음 도 20과 같다.
도 20은 본 발명의 플라즈마 디스플레이 패널의 구동 방법의 제 2 실시예에 따른 또 다른 구동 파형을 설명하기 위한 도면이다.
도 20에 도시된 바와 같이, 본 발명의 플라즈마 디스플레이 패널의 구동 방법의 제 2 실시예에 따른 또 다른 구동 파형은 하나의 서브필드 그룹 내에서 서브필드 중 적어도 어느 하나의 서브필드의 리셋 기간에서 스캔 전극으로 인가되는 리셋 펄스에는 소정의 기울기를 갖는 상태에서 상승하는 상승 램프(Ramp-up)가 생략되었다. 예를 들면 도 20와 같이, 제 6 서브필드와 제 7 서브필드에서의 리셋 펄스가 소정의 정극성 전압을 유지하다가 기울기를 가지고 하강하는 하강 램프(Ramp-down)의 파형을 갖는다. 이러한 제 6, 7 서브필드의 리셋 펄스는 다른 서브필드, 즉 제 1 서브필드로부터 제 5 서브필드까지의 서브필드의 리셋 기간에서 스캔 전극으로 인가되는 리셋 펄스와 비교하여 상승 램프가 생략되고, 이러한 다른 서브필드에서 상승 램프가 인가되는 기간에서 제 6, 7 서브필드에서는 소정의 정극성 전압, 예컨대 서스테인 전압(Vs)이 유지되다가, 이후에 하강 램프의 파형으로 하강하는 것이다.
이와 같이, 상승 램프가 생략된 리셋 펄스가 인가되는 서브필드는 전술한 바와 같이 상대적으로 가중치가 높아 고 계조를 구현하는 고 계조 서브필드인 것이 바람직하고, 이에 따라 전술한 저 계조 서브필드와는 달리 상대적으로 방전이 안정 된 고 계조 서브필드의 리셋 기간에서 리셋 펄스, 특히 상승 램프에 의해 발생되는 영상 표시에 기여하지 않는 불필요한 방전의 크기가 더욱 감소하여 콘트라스트 특성을 더욱 개선한다.
이상에서는 하나의 서브필드 그룹에 포함된 서브필드들이 가중치의 크기, 즉 계조 값의 크기 순서로 규칙적으로 배열된 일례만을 도시하고 설명하였지만, 이와는 다르게 하나의 서브필드 그룹 내에서 서브필드들이 불규칙적으로 배열되는 것도 가능한데 이러한 구동 방법의 일례를 살펴보면 다음 도 21과 같다.
도 21은 본 발명의 플라즈마 디스플레이 패널의 구동 방법의 제 2 실시예에서 하나의 서브필드 그룹 내에서의 서브필드들의 배열을 설명하기 위한 도면이다.
도 21에 도시된 바와 같이, 하나의 서브필드 그룹 내에서 서브필드들이 가중치의 크기, 즉 계조 값의 크기 순서로 규칙적으로 배열되는 것이 아니고 계조 값의 크기에 관계없이 랜덤(Random)하게 배열된다. 이러한 불규칙적인 서브필드 배열을 갖는 서브필드 그룹 내에서도 가중치가 높아, 즉 계조 값이 높아 상대적으로 고 계조를 구현하는 고 계조 서브필드, 예컨대 제 2 서브필드 그룹의 세 번째 서브필드, 즉 제 7 서브필드에서 리셋 기간에서 스캔 전극으로 인가되는 리셋 펄스의 크기를 다른 서브필드보다 더 작게 하는 것이다.
여기 도 21에서는 도 18a와 비교하여 도 18a의 서브필드 배열순서가 제 1 서브필드 그룹 내에서 제 1, 2, 3, 4, 5 서브필드의 순서, 제 2 서브필드 그룹 내에서 제 1, 2, 3, 4, 5, 6, 7 서브필드의 순서라고 가정하면, 도 17에서는 제 1 서브필드 그룹 내에서 제 2, 3, 1, 4, 5 서브필드의 순서, 제 2 서브필드 그룹 내에서 제 5, 4, 7, 1, 2, 3, 6 서브필드의 순서이다. 여기 도 17에서는 하나의 서브필드 그룹 내에서 가중치의 크기, 즉 계조 값의 크기와 관계없이 랜덤하게 서브필드들을 배열하였지만, 이와는 다르게 하나의 서브필드 그룹 내에서 상대적으로 가중치가 큰, 즉 계조 값이 큰 고 계조 서브필드와 상대적으로 가중치가 낮은, 즉 계조 값이 낮은 저 계조 서브필드를 교대로 배열할 수도 있는 것이다. 이러한 서브필드 배열의 순서에 의해 본 발명이 한정되는 것은 아니며 서브필드 그룹이 어떠한 서브필드 배열을 갖는다고 하더라도, 그 서브필드 그룹 내에 포함된 서브필드 중 고 계조 서브필드의 리셋 기간에서 스캔 전극으로 인가되는 리셋 펄스의 크기를 다른 서브필드보다 더 작게 하는 것이 무엇보다 중요한 것이다.
한편, 이상의 설명에서는 하나의 서브필드 그룹 내에서 서브필드들이 가중치, 즉 계조 값이 증가하는 순서로 배열되는 것을 기준으로 하여 도시하고 설명하였지만, 이와는 다르게 도 14a 내지 도 14b와 같이 하나 이상의 서브필드 그룹 내에서 서브필드들이 계조 값이 감소하는 순서로 배열되는 것도 가능한데. 이를 살펴보면 다음 도 22와 같다.
도 22는 본 발명의 플라즈마 디스플레이 패널의 구동 방법의 제 2 실시예에서의 하나의 서브필드 그룹 내에서의 서브필드들의 또 다른 배열을 설명하기 위한 도면이다.
도 22에 도시된 바와 같이, 하나의 프레임을 복수 개의 서브필드 그룹으로 나누되, 적어도 어느 하나의 서브필드 그룹 내에서는 서브필드들이 가중치의 크기, 즉 계조 값의 크기가 감소하는 순서로 배열된다. 즉, 여기 도 22에서는 서브필드 그룹 내에서 서브필드들의 배열이 도 18a와 비교하여 역순이다.
이와 같이, 하나의 프레임이 복수의 서브필드 그룹으로 구분되어 구동되는 방식에서 한 서브필드 그룹 내에서 서브필드들이 계조 값의 크기의 역순으로 배열된 경우에도 상대적으로 가중치가 높은 고 계조 서브필드에서 리셋 기간에 공급되는 리셋 펄스의 크기가 다른 서브필드 보다 작다.
이상에서는 하나의 프레임을 복수 개의 서브필드 그룹으로 나누고, 이렇게 나눈 복수 개의 서브필드 그룹 사이에 하나의 휴지 기간을 포함시키는 것인데, 이와는 다르게 본 발명의 구동 방법의 제 2 실시예도 도 16a 내지 도 16b와 같이 서브필드 그룹 사이에는 물론이고 각 프레임간의 사이에 소정의 길이를 갖는 휴지기간을 더 포함시키는 것도 가능하다.
또한, 도 17a 내지 도 17b와 같이 전술한 도 16a 내지 도 16b의 경우와는 서브필드 그룹 내에서의 서브필드의 배열을 역순으로 하되, 도 16a 내지 도 16b의 경우에서와 같이 서브필드 그룹 사이와 프레임의 사이에 각각 휴지 기간, 즉 제 1 휴지 기간과 제 2 휴지 기간을 포함시킬 수도 있다.
이와 같이 각 프레임의 사이와 서브필드 그룹 사이에 소정 길이를 갖는 휴지 기간을 각각 포함시키는 일례를 이미 전술한 본 발명의 구동 방법에서 상세히 설명되었으므로 중복되는 설명은 생략한다.
이상에서는 하나의 서브필드 그룹 내에 포함된 서브필드의 리셋 기간에 스캔 전극으로 인가되는 리셋 펄스의 크기를 저 계조의 서브필드에서 조절하거나 또는 고 계조 서브필드에 리셋 펄스의 크기를 조절하였는데, 이와는 다르게 하나의 서브 필드 그룹 내에 포함된 서브필드의 리셋 펄스를 적어도 3가지 이상의 서로 상이한 전압 값으로 설정하는 것도 가능한데, 이러한 구동 방법을 살펴보면 다음의 본 발명의 플라즈마 디스플레이 패널의 구동 방법의 제 3 실시예와 같다.
도 23은 본 발명의 플라즈마 디스플레이 패널의 구동 방법의 제 3 실시예를 설명하기 위한 도면이다.
도 23에 도시된 바와 같이, 스캔 전극 및 서스테인 전극과, 스캔 전극 및 서스테인 전극과 교차하는 복수의 어드레스 전극을 포함하는 플라즈마 디스플레이 패널의 구동 방법의 제 3 실시예는 한 프레임을 각각 적어도 하나 이상의 서브필드를 포함하는 복수의 서브필드 그룹으로 나누고, 이렇게 나눈 복수의 서브필드 그룹 중 적어도 하나 이상의 서브필드 그룹에서 하나 이상의 서브필드의 리셋 기간에서 스캔 전극으로 인가되는 리셋 펄스의 크기는 계조 값에 따라 조절된다.
예를 들면, 도 23과 같이 하나의 프레임이 두 개의 서브필드 그룹으로 나뉘어진 경우에, 이러한 각각의 서브필드 그룹 내에서 해당 서브필드의 가중치의 크기, 즉 계조 값의 크기에 따라 리셋 펄스의 크기를 조절 한다.
여기서, 총 7개의 서브필드로 이루어지는 제 2 서브필드 그룹에서 가중치, 즉 계조 값이 큰 순서로 가장 큰 계조를 구현하는 마지막 서브필드, 즉 제 7 서브필드와 그 다음 높은 계조의 제 6 서브필드, 제 5, 4, 3 서브필드의 리셋 기간에서 스캔 전극으로 인가되는 리셋 펄스의 크기를 V1, 가중치, 즉 계조 값이 낮은 순서로 가장 낮은 계조를 구현하는 첫 번째 서브필드, 즉 제 1 서브필드의 리셋 기간에서 스캔 전극으로 인가되는 리셋 펄스의 크기를 V3, 가중치, 즉 계조 값이 전술한 두 경우의 사이의 중간 계조인 제 2 서브필드의 리셋 기간에서 스캔 전극으로 인가되는 리셋 펄스의 크기를 V2라고 가정하면 V1 < V2 < V3 인 관계가 성립한다.
여기서, 전술한 바와 같이 리셋 펄스의 크기를 V1로 하는 서브필드는 고 계조 서브필드로서, 이러한 고 계조 서브필드에서 리셋 기간에서 스캔 전극으로 인가되는 리셋 펄스의 크기 V1은 서스테인 전압(Vs) 이상 2배의 서스테인 전압(Vs) 이하, 즉 2Vs이하, 즉 Vs ≤ V1 ≤ 2Vs인 것이 바람직하다.
이와 같이, 리셋 펄스의 전압의 크기를 서스테인 전압(Vs) 이상 2배의 서스테인 전압(Vs) 이하, 즉 Vs ≤ V1 ≤ 2Vs로 하는 서브필드, 즉 고 계조 서브필드는 하나의 서브필드 그룹의 서브필드 중 서스테인 기간에 공급되는 서스테인 펄스의 개수에 따라 결정될 수 있다. 예를 들면, 이러한 고 계조 서브필드는 하나의 프레임의 서브필드 중 서스테인 기간에 공급되는 서스테인 펄스의 개수가 가장 많은 서브필드의 서스테인 펄스의 총 개수의 1/2이상의 서스테인 펄스가 공급되는 서브필드인 것이 바람직하다.
또한, 하나의 프레임의 서스테인 펄스의 총 개수의 20%이상의 서스테인 펄스가 공급되는 서브필드를 전술한 바와 같은 고 계조 서브필드로 설정하는 것도 가능하다.
이와 같이, 한 서브필드 그룹의 서브필드 중 고 계조 서브필드에서 리셋 펄스의 크기를 다른 서브필드보다 더 작게, 바람직하게는 서스테인 전압(Vs)이상 두 배의 서스테인 전압(2Vs)이하로 하는 이유는 전술한 바와 같이 고 계조 서브필드에서는 어드레스 방전이 상대적으로 안정적이고, 상대적으로 많은 서스테인 펄스의 개수를 갖기 때문에 고 계조 서브필드 전체에 걸쳐 방전이 안정되기 때문이다. 다르게 말하면, 고 계조 서브필드 전체에 걸쳐 방전이 안정되기 때문에 리셋 기간에서의 리셋 펄스의 전압의 크기가 상대적으로 작더라도 플라즈마 디스플레이 패널 전체에 걸친 방전셀 내에서의 벽전하의 분포를 고르게 할 수 있기 때문이다. 따라서 고 계조 서브필드에서 리셋 기간에 스캔 전극으로 인가되는 리셋 펄스의 전압의 크기를 상대적으로 작게 함으로써 방전셀 내에서의 벽전하의 분포를 고르게 하면서도 리셋 기간에서 암방전에 의해 발생되는 광의 양을 감소시켜 콘트라스트 특성을 향상시킨다.
또한, 여기서, 전술한 바와 같이 리셋 펄스의 크기를 V3으로 하는 서브필드는 저 계조 서브필드로서, 이러한 저 계조 서브필드에서 리셋 기간에서 스캔 전극으로 인가되는 리셋 펄스의 크기 V3은 2배의 서스테인 전압을 초과하는, 즉 2Vs초과의 전압 값을 갖는 것이 바람직하다. 여기서 전술한 저 계조 서브필드에서 리셋 기간에서 스캔 전극으로 인가되는 리셋 펄스의 크기를 다른 서브필드보다 더 크게 하는 이유는 전술한 바와 같이 가중치가 상대적으로 낮아 저 계조를 구현하는 저 계조 서브필드는 어드레스 방전이 불안정해질 가능성이 가중치가 상대적으로 커 고 계조를 구현하는 서브필드에 비해 더 크기 때문에 리셋 펄스의 크기를 다른 서브필드보다 더 크게 하여 어드레스 방전 및 서스테인 방전을 안정시키기 위해서이다. 이와 같이 저 계조 서브필드에서 리셋 펄스의 크기를 더 크게 하는 이유는 전술한 본 발명의 플라즈마 디스플레이 패널의 구동 방법의 제 1 실시예 또는 제 2 실시예에서 상세히 설명하였기 때문에 중복되는 설명은 생략한다.
여기서, 전술한 바와 같이 한 서브필드 그룹 내에서 리셋 펄스의 크기를 서스테인 전압(Vs)의 2배 초과의 전압으로 하는 서브필드, 즉 저 계조 서브필드는 서스테인 펄스의 개수의 관점에서 결정될 수 있다. 예를 들면, 전술한 바와 같이 리셋 펄스의 크기를 서스테인 전압(Vs)의 2배 초과의 전압으로 하는 서브필드는 하나의 프레임 내에 포함된 서브필드 중 서스테인 기간에 공급되는 서스테인 펄스의 개수가 가장 많은 서브필드의 서스테인 펄스의 총 개수의 1/2이하의 서스테인 펄스가 공급되는 서브필드이고, 또는 리셋 펄스의 크기를 서스테인 전압(Vs)의 2배 초과의 전압으로 하는 서브필드는 하나의 프레임의 서스테인 펄스의 총 개수의 20%이하의 서스테인 펄스가 공급되는 서브필드인 것이 바람직하다.
이와 같이, 리셋 펄스의 크기를 서스테인 전압(Vs)의 2배 초과의 전압으로 하는 서브필드를 결정하는 방법에 대한 보다 상세한 설명은 전술한 본 발명의 플라즈마 디스플레이 패널의 구동 방법의 제 1 실시예 또는 제 2 실시예에서 상세히 설명하였으므로 중복되는 설명은 생략한다.
이와 같이 서브필드의 계조 값에 따라 크기가 조절된 리셋 펄스 하나의 서브필드 그룹 내에서 적어도 3개 이상의 서로 다른 전압 값을 갖는다. 다르게 표현하면 하나의 서브필드 그룹 내에서 서브필드들이 갖는 리셋 펄스의 전압 값은 적어도 3개 이상의 상이한 값이다. 또한 이러한 리셋 펄스는 하나의 서브필드 그룹 내에서 해당 서브필드의 가중치, 즉 계조 값의 크기가 감소할수록 그 전압값이 커지는 것이 바람직하다. 예를 들어, 하나의 서브필드 그룹 내에서 가중치의 크기, 즉 계조 값의 크기가 증가하는 순서로 제 2 서브필드와 제 3 서브필드에서의 리셋 펄스의 크기가 서로 다른 전압 값을 갖는 다고 가정하면, 이러한 제 2 서브필드와 제 3 서브필드 중 가중치의 크기, 즉 계조 값의 크기가 더 작은 서브필드, 즉 제 2 서브필드에서의 리셋 펄스의 크기가 제 3 서브필드에서의 리셋 펄스의 크기보다 더 크다.
이상의 설명에서는 하나의 서브필드 그룹 내에서의 모든 서브필드에서 리셋 펄스는 소정의 기울기를 갖는 상태에서 상승하는 상승 램프(Ramp-up)가 모두 포함되는데, 이와는 다르게 서브필드 그룹 내의 서브필드 중 하나 이상의 서브필드의 리셋 기간에서 상승 램프가 포함되지 않도록 리셋 펄스를 인가하는 것도 가능하다. 이러한 구동 파형을 살펴보면 다음 도 24와 같다.
도 24는 본 발명의 플라즈마 디스플레이 패널의 구동 방법의 제 3 실시예에 따른 또 다른 구동 파형을 설명하기 위한 도면이다.
도 24에 도시된 바와 같이, 본 발명의 플라즈마 디스플레이 패널의 구동 방법의 제 3 실시예에 따른 또 다른 구동 파형은 하나의 프레임의 서브필드 그룹 내에서 적어도 어느 하나의 서브필드의 리셋 기간에서 스캔 전극으로 인가되는 리셋 펄스에는 소정의 기울기를 갖는 상태에서 상승하는 상승 램프(Ramp-up)가 생략되었다. 예를 들면 도 24와 같이, 제 6 서브필드와 제 7 서브필드에서의 리셋 펄스가 소정의 정극성 전압을 유지하다가 기울기를 가지고 하강하는 하강 램프(Ramp-down)의 파형을 갖는다. 이러한 제 6, 7 서브필드의 리셋 펄스는 다른 서브필드, 즉 제 1 서브필드로부터 제 5 서브필드까지의 서브필드의 리셋 기간에서 스캔 전극으로 인가되는 리셋 펄스와 비교하여 상승 램프가 생략되고, 이러한 다른 서브필드에서 상승 램프가 인가되는 기간에서 제 7, 8 서브필드에서는 소정의 정극성 전압, 예컨 대 서스테인 전압(Vs)이 유지되다가, 이후에 하강 램프의 파형으로 하강하는 것이다. 이러한 서브필드는 하나의 프레임 내에서 하나가 포함될 수도 있고, 복수개가 포함될 수도 있는 것이다.
한편, 이상의 설명에서는 하나의 서브필드 그룹 내에서 리셋 펄스의 크기가 다른 서브필드보다 더 큰, 예컨대 도 23과 같이 리셋 펄스의 크기가 V3인 서브필드를 결정하는 경우에 한 서브필드 그룹 내에 포함된 서스테인 펄스의 개수를 기준으로 소정 개수 이상의 서스테인 펄스를 갖는 서브필드에서 리셋 펄스의 크기를 V3로 하였다. 그러나 한 프레임 내에서 각 프레임을 서스테인 펄스의 개수가 적게 포함된 순서를 기준으로 리셋 펄스의 크기가 V3인 서브필드를 결정할 수도 있다. 이러한 방법을 살펴보면 다음 도 25와 같다.
도 25는 본 발명의 플라즈마 디스플레이 패널의 구동 방법의 제 3 실시예에서 저 계조 서브필드의 설정 방법의 일례를 설명하기 위한 도면이다.
도 25에 도시된 바와 같이, 하나의 프레임 내에서 복수개의 서브필드를 저 계조 서브필드로 설정하는데, 이러한 저 계조 서브필드의 설정 기준은 하나의 서브필드 그룹 내에서 서스테인 펄스의 개수가 적은 순서로 서스테인 펄스의 개수가 가장 적은 서브필드로부터 4번째 서브필드까지인 서브필드가 저 계조 서브필드로 설정된다. 예를 들어 도 25와 같이, 가중치가 작은 순서, 즉 계조 값의 크기가 작은 순서로 가장 작은 계조의 서브필드, 즉 제 1 서브필드로부터 그 다음 서브필드, 즉 제 2, 3, 4 서브필드를 저 계조 서브필드로 설정하고 리셋 펄스의 크기를 V3로 한다. 이와 같이 저 계조 서브필드를 설정하는 방법에 대한 상세한 설명은 이미 도 11에서 전술되었으므로 중복되는 설명은 생략한다.
또한, 하나의 서브필드 그룹 내에서 고 계조 서브필드, 즉 하나의 서브필드 그룹 내에서 리셋 펄스의 크기가 다른 서브필드보다 더 작은, 예컨대 도 23과 같이 리셋 펄스의 크기가 V1인 서브필드를 결정하는 경우에 한 프레임 내에 포함된 서스테인 펄스의 개수를 기준으로 소정 개수 이상의 서스테인 펄스를 갖는 서브필드에서 리셋 펄스의 크기를 V1로 하였다. 그러나 한 프레임 내에서 각 프레임을 서스테인 펄스의 개수가 많이 포함된 순서를 기준으로 리셋 펄스의 크기가 V1인 서브필드를 결정할 수도 있다. 이러한 방법을 살펴보면 다음 도 26과 같다.
도 26은 본 발명의 플라즈마 디스플레이 패널의 구동 방법의 제 3 실시예에서 고 계조 서브필드의 설정 방법의 일례를 설명하기 위한 도면이다.
도 26에 도시된 바와 같이, 하나의 서브필드 그룹 내에서 복수개의 서브필드를 고 계조 서브필드로 설정하는데, 여기 도 26에는 하나의 서브필드 그룹 내에 두 개의 고 계조 서브필드가 포함되도록 도시되었지만, 서스테인 펄스의 개수가 많은 순서로 서스테인 펄스의 개수가 가장 많은 서브필드로부터 4번째 서브필드까지인 서브필드가 고 계조 서브필드로 설정되는 것이 바람직하다. 예를 들어 제 2 서브필드 그룹 내에서 가중치가 큰 순서, 즉 계조 값의 크기가 큰 순서로 가장 큰 계조의 서브필드, 즉 제 7 서브필드로부터 그 다음 서브필드, 즉 제 6, 5, 4 서브필드를 고 계조 서브필드로 설정하고 여기서의 리셋 펄스의 크기를 V1로 한다. 이와 같이 고 계조 서브필드를 설정하는 방법에 대한 상세한 설명은 이미 도 19에서 전술되었으므로 중복되는 설명은 생략한다.
이상의 본 발명의 플라즈마 디스플레이 패널의 구동 방법의 제 3 실시예에서는 하나의 서브필드 그룹에 포함된 서브필드들이 가중치의 크기, 즉 계조 값의 크기 순서로 규칙적으로 배열된 일례만을 도시하고 설명하였지만, 이와는 다르게 하나의 서브필드 그룹 내에서 서브필드들이 불규칙적으로 배열되는 것도 가능한데 이러한 구동 방법의 일례를 살펴보면 다음 도 27가 같다.
도 27은 본 발명의 플라즈마 디스플레이 패널의 구동 방법의 제 3 실시예에서 하나의 프레임 내에서의 서브필드들의 배열을 설명하기 위한 도면이다.
도 27에 도시된 바와 같이, 하나의 서브필드 그룹 내에서 서브필드들이 가중치의 크기, 즉 계조 값의 크기 순서로 규칙적으로 배열되는 것이 아니고 계조 값의 크기에 관계없이 랜덤(Random)하게 배열된다. 즉 여기 도 27에서는 도 23과 비교하여 서브필드 배열순서가 제 1 서브필드 그룹 내에서 제 2, 3, 1, 4, 5 서브필드의 순서, 제 2 서브필드 그룹 내에서 제 5, 4, 7, 1, 2, 3, 6 서브필드의 순서이다.
이러한 불규칙적인 서브필드 배열을 갖는 제 2 서브필드 그룹의 경우를 예로 들면, 계조 값이 낮아 저 계조를 구현하는 저 계조 서브필드인 네 번째 서브필드, 즉 제 1 서브필드의 리셋 기간에서 공급되는 리셋 펄스의 크기를 V3, 계조 값이 높아 고 계조를 구현하는 고 계조 서브필드인 제 3, 4, 5, 6, 7 서브필드의 리셋 기간에서 공급되는 리셋 펄스의 크기를 V1, 전술한 저 계조 서브필드 및 고 계조 서브필드를 제외한 나머지 중간 계조 서브필드인 다섯 번째 서브필드, 즉 제 2 서브필드의 리셋 기간에서 공급되는 리셋 펄스의 크기를 V2라 할 때, V1 < V2 < V3 인 관계가 성립한다.
여기서는 하나의 서브필드 그룹 내에서 서브필드의 리셋 기간에서 공급되는 리셋 펄스의 크기를 총 3가지 상이한 값으로 한 경우만을 도시하고 설명하였지만, 이와는 다르게 하나의 서브필드 그룹 내에서 각각의 서브필드들의 리셋 기간에서 공급되는 리셋 펄스의 크기를 서로 다르게 설정할 수도 있다. 예를 들면, 하나의 서브필드 그룹이 7개의 서브필드로 이루어진 경우에 제 1 서브필드의 리셋 펄스의 크기를 V1, 제 2 서브필드의 리셋 펄스의 크기를 V2, 제 3 서브필드의 리셋 펄스의 크기를 V3, 제 4 서브필드의 리셋 펄스의 크기를 V4, 제 5 서브필드의 리셋 펄스의 크기를 V5, 제 6 서브필드의 리셋 펄스의 크기를 V6, 제 7 서브필드의 리셋 펄스의 크기를 V7로 설정한다. 여기서 전술한 V1부터 V7까지는 각각 서로 다른 값을 갖는다.
이와 같이, 본 발명의 플라즈마 디스플레이 패널의 구동 방법의 제 3 실시예에서는 하나의 서브필드 그룹 내에서 상대적으로 가중치가 높아, 즉 계조 값이 높아 고 계조를 구현하는 적어도 하나 이상의 고 계조 서브필드에서는 리셋 펄스의 크기를 다른 서브필드보다 더 작게 하고, 상대적으로 가중치가 낮아, 즉 계조 값이 낮아 저 계조를 구현하는 적어도 하나 이상의 저 계조 서브필드에서는 리셋 펄스의 크기를 다른 서브필드보다 더 크게 하고, 전술한 고 계조 서브필드와 저 계조 서브필드의 사이의 중간 계조를 구현하는 서브필드에서는 리셋 펄스의 크기를 고 계조 서브필드보다 크고 저 계조 서브필드보다 작게 함으로써, 상대적으로 어드레스 방전이 불안정하게 될 가능성이 큰 저 계조 서브필드에서는 상대적으로 큰 크기의 리셋 펄스로 리셋 방전을 안정시켜 이후의 어드레스 방전을 안정시킨다. 또한 전술한 저 계조 서브필드보다는 어드레스 방전이 상대적으로 안정적인 고 계조 서브필드에서는 상대적으로 작은 크기의 리셋 펄스로 암방전으로 인한 화상 표시에 기여하지 않는 불필요한 광의 발생을 감소시켜 콘트라스트 특성을 향상시킨다. 또한 이러한 본 발명의 플라즈마 디스플레이 패널의 구동 방법의 제 3 실시예는 서브필드 그룹 내의 서브필드들을 고 계조 서브필드와 저 계조 서브필드의 두 가지 종류로만 나누지 않고 서브필드 그룹 내에서 적어도 3가지 이상의 상이한 크기의 리셋 펄스를 갖도록 함으로써 각각의 서브필드의 가중치, 즉 계조 값에 따른 최적의 크기의 리셋 펄스를 인가할 수 있게 된다. 이에 따라 구동 마진을 더욱 향상시키면서도 콘트라스트 특성의 저하를 억제할 수 있다.
한편, 이상의 본 발명의 구동 방법의 제 3 실시예의 설명에서는 하나의 서브필드 그룹 내에서 서브필드들이 가중치, 즉 계조 값이 증가하는 순서 또는 랜덤(Random)한 순서로 배열되는 것을 도시하고 설명하였지만, 이와는 다르게 계조 값이 감소하는 순서로 배열되는 것도 가능한데, 이를 살펴보면 다음 도 28과 같다.
도 28은 본 발명의 플라즈마 디스플레이 패널의 구동 방법의 제 3 실시예에서의 하나의 서브필드 그룹 내에서의 서브필드들의 또 다른 배열을 설명하기 위한 도면이다.
도 28에 도시된 바와 같이, 하나의 프레임을 복수 개의 서브필드 그룹으로 나누되, 적어도 어느 하나의 서브필드 그룹 내에서는 서브필드들이 가중치의 크기, 즉 계조 값의 크기가 감소하는 순서로 배열된다. 즉, 여기 도 28에서는 서브필드 그룹 내에서 서브필드들의 배열이 도 23과 비교하여 역순이다.
이와 같이, 하나의 프레임이 복수의 서브필드 그룹으로 구분되어 구동되는 방식에서 한 서브필드 그룹 내에서 서브필드들이 계조 값의 크기의 역순으로 배열된 경우에도 상대적으로 가중치가 높은 고 계조 서브필드에서 리셋 기간에 공급되는 리셋 펄스의 크기가 다른 서브필드보다 작게 하며 아울러 저 계조 서브필드에서는 리셋 펄스의 크기를 다른 서브필드보다 크게 한다. 또한 전술한 고 계조 서브필드보다는 계조 값이 작으며 저 계조 서브필드보다는 계조 값이 큰 중간 계조 서브필드에서는 리셋 기간에 공급되는 리셋 펄스의 크기를 전술한 고 계조 서브필드보다는 크고 저 계조 서브필드보다는 작게 한다.
이러한 본 발명의 플라즈마 디스플레이 패널의 구동방법의 제 3 실시예에서의 저 계조 서브필드의 설정 방법 또는 고 계조 서브필드의 설정 방법 등은 앞에서 이미 상세히 설명하였으므로 중복되는 설명은 생략한다.
이상의 본 발명의 구동 방법의 제 3 실시예의 설명에서는 하나의 프레임을 복수 개의 서브필드 그룹으로 나누고, 이렇게 나눈 복수 개의 서브필드 그룹 사이에 하나의 휴지 기간을 포함시키는 것인데, 이와는 다르게 본 발명의 구동 방법의 제 3 실시예도 도 16a 내지 도 16b와 같이 서브필드 그룹 사이에는 물론이고 각 프레임간의 사이에 소정의 길이를 갖는 휴지기간을 더 포함시키는 것도 가능하다.
또한, 도 17a 내지 도 17b와 같이 전술한 도 16a 내지 도 16b의 경우와는 서브필드 그룹 내에서의 서브필드의 배열을 역순으로 하되, 도 16a 내지 도 16b의 경우에서와 같이 서브필드 그룹 사이와 프레임의 사이에 각각 휴지 기간, 즉 제 1 휴지 기간과 제 2 휴지 기간을 포함시킬 수도 있다.
이와 같이 각 프레임의 사이와 서브필드 그룹 사이에 소정 길이를 갖는 휴지 기간을 각각 포함시키는 일례를 이미 전술한 본 발명의 구동 방법에서 상세히 설명되었으므로 중복되는 설명은 생략한다.
이상의 본 발명의 플라즈마 디스플레이 패널의 구동 방법의 제 1, 2, 3 실시예에서는 해당 서브필드의 계조 값의 크기에 따라 리셋 펄스의 크기가 조절되었지만, 이와는 다르게 해당 서브필드의 계조 값의 크기에 따라 리셋 펄스의 개수를 조절하는 것도 가능하다. 이러한 구동 방법을 살펴보면 다음 제 4 실시예와 같다.
도 29는 본 발명의 플라즈마 디스플레이 패널의 구동 방법의 제 4 실시예를 설명하기 위한 도면이다.
도 29에 도시된 바와 같이, 스캔 전극 및 서스테인 전극과, 스캔 전극 및 서스테인 전극과 교차하는 복수의 어드레스 전극을 포함하는 플라즈마 디스플레이 패널의 구동 방법의 제 4 실시예는 한 프레임을 각각 적어도 하나 이상의 서브필드를 포함하는 복수의 서브필드 그룹으로 나누고, 이렇게 나눈 서브필드 그룹 중 적어도 어느 하나에서는 저 계조 서브필드에서는 리셋 기간에서 스캔 전극으로 인가되는 리셋 펄스의 개수가 다른 서브필드보다 더 많다.
예를 들면, 도 29와 같이 하나의 프레임을 두 개의 서브필드 그룹, 즉 제 1 서브필드 그룹과 제 2 서브필드 그룹으로 나누는 경우에, 각각의 서브필드 그룹에서 가중치가 가장 낮아 가장 낮은 계조를 구현하는 첫 번째 서브필드, 즉 제 1 서브필드 그룹에서 제 1 서브필드 및 제 2 서브필드 그룹에서 제 1 서브필드에서의 리셋 기간에서 스캔 전극으로 인가되는 리셋 펄스의 개수가 다른 서브필드, 즉 제 1 서브필드 그룹의 제 2, 3, 4, 5 서브필드 및 제 2 서브필드 그룹의 제 2, 3, 4, 5, 6, 7 서브필드에서의 리셋 펄스의 개수 보다 더 많다. 여기 도 29에서는 한 프레임의 모든 서브필드 그룹, 즉 제 1 서브필드 그룹과 제 2 서브필드 그룹 모두에서 어느 하나의 서브필드의 리셋 펄스의 개수를 다른 서브필드보다 더 많게 하였는데, 이와는 다르게 복수의 서브필드 그룹 중 일부의 선택된 서브필드 그룹, 예를 들면 도 29에서 제 1 서브필드 그룹과 제 2 서브필드 그룹 중 어느 하나의 서브필드 그룹에서만 리셋 펄스의 개수를 조절할 수도 있는 것이다.
여기서, 전술한 저 계조 서브필드에서 리셋 기간에서 스캔 전극으로 인가되는 리셋 펄스의 개수는 2개 이상인 것이 바람직하다.
이와 같이, 적어도 어느 하나의 서브필드 그룹의 저 계조 서브필드에서 리셋 펄스의 크기를 다른 서브필드보다 더 많게 하는 이유를 살펴보면 다음과 같다.
가중치가 상대적으로 낮아 저 계조를 구현하는 저 계조 서브필드는 어드레스 방전이 불안정해질 가능성이 가중치가 상대적으로 커 고 계조를 구현하는 서브필드에 비해 더 크다. 이에 따라, 리셋 기간에서 스캔 전극으로 인가되는 리셋 펄스의 크기가 과도하게 작으면 방전셀내의 벽전하의 분포가 고르게 되지 않아 이후의 어드레스 방전이 불안정하게 되어 어드레스 지터(Jitter)가 악화되고 또한 이후의 서스테인 방전이 불안정해진다.
이렇게 방전이 불안정해지는 저 계조 서브필드는 하나의 프레임을 복수 개의 서브필드 그룹으로 나누어 구동하는 PAL방식에서 그 개수가 더욱 증가하게 된다. 예를 들어 저 계조 서브필드를 가중치가 10이하, 즉 계조 값이 10이하인 서브필드 를 저 계조 서브필드로 설정하는 경우에, 도 2의 종래의 구동 방식에서는 저 계조 서브필드가 계조 1인 제 1 서브필드, 계조 2인 제 2 서브필드, 계조 4인 제 3 서브필드 및 계조 8인 제 4 서브필드, 즉 총 4개의 저 계조 서브필드를 포함하는데 반해, 도 9a와 같은 PAL방식의 구동 방식에서는 가중치가 10이하, 즉 계조 값이 10이하인 저 계조 서브필드가 제 1 서브필드 그룹에서 계조 1인 제 1 서브필드와 계조 8인 제 2 서브필드, 제 2 서브필드 그룹에서 계조 2인 제 1 서브필드, 계조 4인 제 2 서브필드, 계조 8인 제 3 서브필드 및 계조 8인 제 4 서브필드가 저 계조 서브필드로 포함된다. 즉, PAL방식에서 저 계조 서브필드의 개수가 증가한다.
따라서 상대적으로 저 계조 서브필드가 더 많이 포함되는 PAL방식에서 가중치가 낮아 낮은 계조를 구현하는 저 계조의 서브필드에서 리셋 기간에서 인가되는 리셋 펄스의 개수를 다른 서브필드보다 더 많게 하여 플리커의 발생을 억제하면서도, 가중치가 낮아 저 계조를 구현하는 저 계조의 서브필드에서의 어드레스 방전을 안정시킨다. 이와 같이 어드레스 방전이 안정되면 전체 플라즈마 디스플레이 장치의 구동 마진(Margin)의 저하가 억제된다.
이러한, 전술한 저 계조 서브필드는 서스테인 기간에 공급되는 서스테인 펄스의 개수에 따라 결정될 수 있다. 예를 들면, 이러한 저 계조 서브필드는 하나의 프레임 내에서 서스테인 기간에 공급되는 서스테인 펄스의 개수가 가장 많은 서브필드의 서스테인 펄스의 총 개수의 1/2이하의 서스테인 펄스가 공급되는 서브필드인 것이 바람직하다.
이와는 다르게, 하나의 프레임의 서스테인 펄스의 총 개수의 20%이하의 서스 테인 펄스가 공급되는 서브필드를 저 계조 서브필드로 설정하는 것도 가능하다. 이와 같은 저 계조 서브필드의 설정 방법은 본 발명의 제 1 실시예에서 이미 상세히 설명되었으므로 중복되는 설명을 생략한다.
또는, 하나의 서브필드 그룹 내에서 서스테인 펄스의 개수가 적은 순서에 따라 저 계조 서브필드를 설정할 수도 있는데 이러한 저 계조 서브필드 설정의 일례를 살펴보면 다음 도 30과 같다.
도 30은 본 발명의 플라즈마 디스플레이 패널의 구동 방법의 제 4 실시예에서 저 계조 서브필드의 설정 방법의 일례를 설명하기 위한 도면이다.
도 30에 도시된 바와 같이, 하나의 서브필드 그룹 내에서 복수개의 서브필드를 저 계조 서브필드로 설정하는데, 여기 도 30에서는 하나의 서브필드 그룹 내에 두 개의 저 계조 서브필드가 포함된 것으로 도시하였지만, 서스테인 펄스의 개수가 적은 순서로 서스테인 펄스의 개수가 가장 적은 서브필드로부터 4번째 서브필드까지인 서브필드가 저 계조 서브필드로 설정되는 것이 바람직하다. 예를 들어, 도 29과 같이 총 7개의 서브필드가 제 2 서브필드 그룹을 이룬다고 가정할 때 서스테인 펄스가 가장 적은, 즉 가중치가 가장 작아 가장 작은 계조를 구현하는 제 1 서브필드로부터 그 다음의 제 2, 3, 4 서브필드를 저 계조 서브필드로 설정한다.
이렇게 설정된 저 계조 서브필드에서의 리셋 펄스의 개수를 전술한 바와 같이 다른 서브필드보다 더 많게 한다. 즉 도 30에서와 같이, 제 2 서브필드 그룹 내에서 저 계조 서브필드로 설정된 제 1, 2 서브필드의 리셋 기간에서 스캔 전극으로 인가되는 리셋 펄스의 개수를 다른 서브필드보다 더 많게, 예컨대 2개로 설정하고, 나머지 다른 서브필드의 리셋 기간에서 스캔 전극으로 인가되는 리셋 펄스의 개수는 전술한 제 1, 2 서브필드 보다는 적은 1개로 설정한다.
이상에서는 하나의 서브필드 그룹에 포함된 서브필드들이 가중치의 크기, 즉 계조 값의 크기 순서로 규칙적으로 배열된 일례만을 도시하고 설명하였지만, 이와는 다르게 하나의 서브필드 그룹 내에서 서브필드들이 불규칙적으로 배열되는 것도 가능한데 이러한 구동 방법의 일례를 살펴보면 다음 도 31과 같다.
도 31은 본 발명의 플라즈마 디스플레이 패널의 구동 방법의 제 4 실시예에서 하나의 서브필드 그룹 내에서의 서브필드들의 배열을 설명하기 위한 도면이다.
도 31에 도시된 바와 같이, 적어도 하나 이상의 서브필드 그룹 내에서 서브필드들이 가중치의 크기, 즉 계조 값의 크기 순서로 규칙적으로 배열되는 것이 아니고 계조 값의 크기에 관계없이 랜덤(Random)하게 배열된다. 이러한 불규칙적인 서브필드 배열을 갖는 서브필드 그룹 내에서도 제 1 서브필드 그룹에서 가중치가 낮아, 즉 계조 값이 낮아 저 계조를 구현하는 저 계조 서브필드인 세 번째 서브필드, 즉 제 1 서브필드에서 리셋 기간에서 스캔 전극으로 인가되는 리셋 펄스의 개수를 다른 서브필드보다 더 많게, 예컨대 2개로 설정하고, 제 2 서브필드 그룹에서의 네 번째 서브필드, 즉 제 1 서브필드에서 리셋 기간에서 스캔 전극으로 인가되는 리셋 펄스의 개수를 다른 서브필드 보다 더 많게, 예컨대 2개로 설정하는 것이다.
이상의 플라즈마 디스플레이 패널의 구동 방법의 제 4 실시예의 설명헤서는 하나의 서브필드 그룹 내에서의 저 계조 서브필드에서 리셋 펄스의 개수를 모든 저 계조 서브필드에서 동일하게, 예컨대 도 30와 같이 2개로 설정하였지만, 이와는 다르게 하나의 서브필드 그룹 내에서의 저 계조 서브필드에서의 리셋 펄스의 개수를 상이하게 설정할 수도 있는데, 이를 살펴보면 다음 도 32와 같다.
도 32는 본 발명의 플라즈마 디스플레이 패널의 구동 방법의 제 4 실시예에서의 리셋 펄스의 개수를 설명하기 위한 도면이다.
도 32에 도시된 바와 같이, 도 29와는 다르게 하나의 서브필드 그룹 내에 복수개의 저 계조 서브필드가 포함되고, 이러한 복수의 저 계조 서브필드 중 어느 하나의 리셋 펄스의 개수는 다른 저 계조 서브필드와 다르다.
예를 들면, 도 32와 같이 하나의 프레임이 두 개의 서브필드 그룹으로 나뉘는 경우, 이러한 각각의 서브필드 그룹 내에서 해당 서브필드의 가중치의 크기, 즉 계조 값의 크기에 따라 리셋 펄스의 개수를 조절 한다.
여기서, 도 32와 같이 총 7개의 서브필드로 이루어지는 제 2 서브필드 그룹에서 가중치, 즉 계조 값이 작은 순서로 가장 작은 계조를 구현하는 첫 번째 서브필드, 즉 제 1 서브필드의 리셋 펄스의 개수와 그 다음 낮은 계조의 제 2 서브필드의 리셋 기간에서 스캔 전극으로 인가되는 리셋 펄스의 개수를 다른 서브필드 보다 더 많게 하되, 전술한 제 1 서브필드의 리셋 펄스의 개수와 제 2 서브필드의 리세 펄스의 개수도 서로 다르다. 예를 들면, 제 1 서브필드의 리셋 펄스의 개수는 3개이고, 제 2 서브필드의 리셋 펄스의 개수는 2개이다. 다르게 표현하면, 하나의 서브필드 그룹에 서로 상이한 개수의 리셋 펄스가 포함된 저 계조 서브필드들이 포함되는 경우, 이러한 저 계조 서브필드들은 전술한 서브필드 그룹 내에서 계조 값의 크기가 작은 수록 더 많은 개수의 리셋 펄스를 포함한다.
이와 같이, 한 서브필드 그룹의 서브필드 중 저 계조 서브필드에서 리셋 펄스의 개수를 다른 서브필드보다 더 많게, 바람직하게는 2개 이상으로 설정함으로써, 상대적으로 방전이 불안정한 저 계조 서브필드에서 방전셀 내의 벽전하의 양을 고르게 하여 방전을 안정시키고 특히, 전술한 저 계조 서브필드 중 계조 값이 더 작은 저 계조 서브필드에서 다른 저 계조 서브필드보다 리셋 펄스의 개수를 더 많게 함으로써 플라즈마 디스플레이 패널의 구동 시 방전을 더욱 안정시킨다.
이러한 본 발명의 플라즈마 디스플레이 패널의 구동 방법의 제 4 실시예에서도 전술한 도 14a 내지 도 14b와 같이, 서브필드 그룹 내에서 서브필드들의 배열을 계조 값의 크기가 감소하는 순서로 할 수도 있는 것이다.
또는 도 13에서와 같이 서브필드들의 배열을 계조 값의 크기에 관계없이 랜덤(Random)하게 할 수도 있다.
또한, 전술한 제 1, 2, 3 실시예와 같이 본 발명의 구동 방법의 제 4 실시예도 도 16a 내지 도 16b에 도시된 것처럼 서브필드 그룹 사이에는 물론이고 각 프레임간의 사이에 소정의 길이를 갖는 휴지기간을 더 포함시키는 것도 가능하다.
또한, 도 17a 내지 도 17b와 같이 전술한 도 16a 내지 도 16b의 경우와는 서브필드 그룹 내에서의 서브필드의 배열을 역순으로 하되, 도 16a 내지 도 16b의 경우에서와 같이 서브필드 그룹 사이와 프레임의 사이에 각각 휴지 기간, 즉 제 1 휴지 기간과 제 2 휴지 기간을 포함시킬 수도 있다.
이와 같이 각 프레임의 사이와 서브필드 그룹 사이에 소정 길이를 갖는 휴지 기간을 각각 포함시키는 일례를 이미 전술한 본 발명의 구동 방법에서 상세히 설명되었으므로 중복되는 설명은 생략한다.
이와 같이, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.
그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 하고, 본 발명의 범위는 전술한 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
이상에서 상세히 설명한 바와 같이, 본 발명은 하나의 프레임을 각각 적어도 하나 이상의 서브필드를 포함하는 복수의 서브필드 그룹으로 나누고, 이렇게 나눈 서브필드 그룹 중 하나 이상에서 리셋 펄스의 크기 또는 개수를 조절함으로써, 플리커의 발생을 감소시키고, 콘트라스트 특성을 향상시키면서도 구동 마진(Margin)의 저하를 방지한다.

Claims (60)

  1. 스캔 전극 및 서스테인 전극과, 상기 스캔 전극 및 상기 서스테인 전극과 교차하는 어드레스 전극을 포함하는 플라즈마 디스플레이 패널;
    상기 전극들을 구동하기 위한 구동부; 및
    한 프레임을 각각 적어도 하나 이상의 서브필드를 포함하는 복수의 서브필드 그룹으로 나누고, 상기 복수의 서브필드 그룹에서 상기 구동부를 제어하여, 상기 복수의 서브필드 그룹 중 적어도 어느 한 서브필드 그룹에서는 적어도 어느 하나의 서브필드의 리셋 기간에서 상기 스캔 전극으로 인가되는 리셋 펄스의 크기를 계조 값에 따라 조절하는 리셋 펄스 제어부;
    를 포함하는 플라즈마 디스플레이 장치.
  2. 제 1 항에 있어서,
    상기 리셋 펄스 제어부는
    적어도 하나 이상의 서브필드 그룹 내에서 상기 리셋 펄스의 크기는 3개 이상의 서로 다른 전압 값을 갖도록 하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  3. 제 2 항에 있어서,
    상기 리셋 펄스 제어부는
    적어도 하나 이상의 서브필드 그룹 내에서 상기 3개 이상의 서로 다른 전압 값의 리셋 펄스들을 해당 서브필드의 계조 값의 크기가 작을수록 크게 하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  4. 제 1 항 내지 제 3 항 중 어느 하나의 항에 있어서,
    상기 리셋 펄스 제어부는
    적어도 하나 이상의 서브필드 그룹 내에서 상기 리셋 펄스 중 적어도 어느 하나는 그 크기를 서스테인 전압(Vs)의 2배 초과의 전압으로 하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  5. 제 4 항에 있어서,
    상기 리셋 펄스의 크기를 서스테인 전압(Vs)의 2배 초과의 전압으로 하는 서브필드는
    한 서브필드 그룹 내에서 서스테인 기간에 공급되는 서스테인 펄스의 개수가 적은 순서로 서스테인 펄스의 개수가 가장 적은 서브필드로부터 4번째 서브필드까지인 것을 특징으로 하는 플라즈마 디스플레이 장치.
  6. 제 4 항에 있어서,
    상기 리셋 펄스의 크기를 서스테인 전압(Vs)의 2배 초과의 전압으로 하는 서브필드는
    한 프레임 내에서 서스테인 기간에 공급되는 서스테인 펄스의 개수가 가장 많은 서브필드의 서스테인 펄스의 총 개수의 1/2이하의 서스테인 펄스가 공급되는 서브필드인 것을 특징으로 하는 플라즈마 디스플레이 장치.
  7. 제 4 항에 있어서,
    상기 리셋 펄스의 크기를 서스테인 전압(Vs)의 2배 초과의 전압으로 하는 서브필드는
    한 프레임의 서스테인 펄스의 총 개수의 20%이하의 서스테인 펄스가 공급되는 서브필드인 것을 특징으로 하는 플라즈마 디스플레이 장치.
  8. 제 1 항 내지 제 3 항 중 어느 하나의 항에 있어서,
    상기 리셋 펄스 제어부는
    적어도 하나 이상의 서브필드 그룹 내에서 상기 리셋 펄스 중 적어도 어느 하나는 그 크기를 서스테인 전압(Vs)의 1배 이상 2배 이하의 전압으로 하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  9. 제 8 항에 있어서,
    상기 리셋 펄스의 크기를 서스테인 전압(Vs)의 1배 이상 2배 이하의 전압으로 하는 서브필드는
    한 서브필드 그룹 내에서 서스테인 기간에 공급되는 서스테인 펄스의 개수가 가장 많은 서브필드로부터 서스테인 펄스의 개수가 감소하는 순서로 4번째 서브필드까지인 것을 특징으로 하는 플라즈마 디스플레이 장치.
  10. 제 8 항에 있어서,
    상기 리셋 펄스의 크기를 서스테인 전압(Vs)의 1배 이상 2배 이하의 전압으로 하는 서브필드는
    한 프레임 내에서 서스테인 기간에 공급되는 서스테인 펄스의 개수가 가장 많은 서브필드의 서스테인 펄스의 총 개수의 1/2이상의 서스테인 펄스가 공급되는 서브필드인 것을 특징으로 하는 플라즈마 디스플레이 장치.
  11. 제 8 항에 있어서,
    상기 리셋 펄스의 크기를 서스테인 전압(Vs)의 1배 이상 2배 이하의 전압으로 하는 서브필드는
    한 프레임의 서스테인 펄스의 총 개수의 20%이상의 서스테인 펄스가 공급되는 서브필드인 것을 특징으로 하는 플라즈마 디스플레이 장치.
  12. 제 1 항 내지 제 3 항 중 어느 하나의 항에 있어서,
    상기 리셋 펄스 제어부는
    적어도 하나 이상의 서브필드 그룹 내에서 상기 리셋 펄스 중 적어도 어느 하나는 소정의 크기의 정극성 전압을 유지하다가 기울기를 가지고 하강하도록 하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  13. 제 12 항에 있어서,
    상기 소정의 크기의 정극성 전압은
    그 크기가 서스테인 전압(Vs)인 것을 특징으로 하는 플라즈마 디스플레이 장치.
  14. 제 1 항에 있어서,
    적어도 하나 이상의 서브필드 그룹 내에서 서브필드들은 계조 값의 크기 순서로 불규칙적으로 배열되는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  15. 스캔 전극 및 서스테인 전극과, 상기 스캔 전극 및 상기 서스테인 전극과 교차하는 어드레스 전극을 포함하는 플라즈마 디스플레이 패널을 구동시키기 위한 플라즈마 디스플레이 패널의 구동장치에 있어서,
    상기 전극들을 구동하기 위한 구동부와,
    한 프레임을 각각 적어도 하나 이상의 서브필드를 포함하는 복수의 서브필드 그룹으로 나누고, 상기 복수의 서브필드 그룹에서 상기 구동부를 제어하여, 상기 복수의 서브필드 그룹 중 적어도 어느 한 서브필드 그룹에서는 적어도 어느 하나의 서브필드의 리셋 기간에서 상기 스캔 전극으로 인가되는 리셋 펄스의 크기를 계조 값에 따라 조절하는 리셋 펄스 제어부;
    를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.
  16. 스캔 전극 및 서스테인 전극과, 상기 스캔 전극 및 상기 서스테인 전극과 교차하는 어드레스 전극을 포함하는 플라즈마 디스플레이 패널에 있어서,
    한 프레임을 각각 적어도 하나 이상의 서브필드를 포함하는 복수의 서브필드 그룹으로 나누고, 상기 복수의 서브필드 그룹 중 적어도 어느 한 서브필드 그룹에서는 적어도 어느 하나의 서브필드의 리셋 기간에서 상기 스캔 전극으로 인가되는 리셋 펄스의 크기를 계조 값에 따라 조절하는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  17. 스캔 전극 및 서스테인 전극과, 상기 스캔 전극 및 상기 서스테인 전극과 교차하는 어드레스 전극을 포함하는 플라즈마 디스플레이 패널의 구동방법에 있어서,
    한 프레임을 각각 적어도 하나 이상의 서브필드를 포함하는 복수의 서브필드 그룹으로 나누고, 상기 복수의 서브필드 그룹 중 적어도 어느 한 서브필드 그룹에서는 적어도 어느 하나의 서브필드의 리셋 기간에서 상기 스캔 전극으로 인가되는 리셋 펄스의 크기는 계조 값에 따라 조절되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  18. 스캔 전극 및 서스테인 전극과, 상기 스캔 전극 및 상기 서스테인 전극과 교차하는 어드레스 전극을 포함하는 플라즈마 디스플레이 패널;
    상기 전극들을 구동하기 위한 구동부; 및
    한 프레임을 각각 적어도 하나 이상의 서브필드를 포함하는 복수의 서브필드 그룹으로 나누고, 상기 복수의 서브필드 그룹에서 상기 구동부를 제어하여, 상기 복수의 서브필드 그룹 중 적어도 어느 한 서브필드 그룹에서는 저 계조 서브필드의 리셋 기간에서 상기 스캔 전극으로 인가되는 리셋 펄스의 크기를 다른 서브필드보다 더 크게 하는 리셋 펄스 제어부;
    를 포함하는 플라즈마 디스플레이 장치.
  19. 제 18 항에 있어서,
    상기 리셋 펄스 제어부는
    적어도 하나 이상의 서브필드 그룹 내에서 상기 저 계조 서브필드에서 리셋 기간에서 상기 스캔 전극으로 인가되는 리셋 펄스의 크기를 서스테인 전압(Vs)의 2배 초과의 전압으로 하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  20. 제 18 항 또는 제 19 항에 있어서,
    상기 저 계조 서브필드는
    한 서브필드 그룹 내에서 서스테인 기간에 공급되는 서스테인 펄스의 개수가 적은 순서로 서스테인 펄스의 개수가 가장 적은 서브필드로부터 4번째 서브필드까지인 것을 특징으로 하는 플라즈마 디스플레이 장치.
  21. 제 18 항 또는 제 19 항에 있어서,
    상기 저 계조 서브필드는
    한 프레임 내에서 서스테인 기간에 공급되는 서스테인 펄스의 개수가 가장 많은 서브필드의 서스테인 펄스의 총 개수의 1/2이하의 서스테인 펄스가 공급되는 서브필드인 것을 특징으로 하는 플라즈마 디스플레이 장치.
  22. 제 18 항 또는 제 19 항에 있어서,
    상기 저 계조 서브필드는
    한 프레임의 서스테인 펄스의 총 개수의 20%이하의 서스테인 펄스가 공급되는 서브필드인 것을 특징으로 하는 플라즈마 디스플레이 장치.
  23. 제 18 항에 있어서,
    적어도 하나 이상의 서브필드 그룹 내에서 서브필드들은 계조 값의 크기 순서로 불규칙적으로 배열되는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  24. 제 18 항에 있어서,
    상기 리셋 펄스 제어부는
    적어도 하나 이상의 서브필드 그룹 내에서 상기 리셋 펄스 중 적어도 어느 하나는 소정의 크기의 정극성 전압을 유지하다가 기울기를 가지고 하강하도록 하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  25. 제 24 항에 있어서,
    상기 소정의 크기의 정극성 전압은
    그 크기가 서스테인 전압(Vs)인 것을 특징으로 하는 플라즈마 디스플레이 장치.
  26. 스캔 전극 및 서스테인 전극과, 상기 스캔 전극 및 상기 서스테인 전극과 교차하는 어드레스 전극을 포함하는 플라즈마 디스플레이 패널을 구동시키기 위한 플라즈마 디스플레이 패널의 구동장치에 있어서,
    상기 전극들을 구동하기 위한 구동부와,
    한 프레임을 각각 적어도 하나 이상의 서브필드를 포함하는 복수의 서브필드 그룹으로 나누고, 상기 복수의 서브필드 그룹에서 상기 구동부를 제어하여, 상기 복수의 서브필드 그룹 중 적어도 어느 한 서브필드 그룹에서는 저 계조 서브필드의 리셋 기간에서 상기 스캔 전극으로 인가되는 리셋 펄스의 크기를 다른 서브필드보다 더 크게 하는 리셋 펄스 제어부;
    를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.
  27. 스캔 전극 및 서스테인 전극과, 상기 스캔 전극 및 상기 서스테인 전극과 교차하는 어드레스 전극을 포함하는 플라즈마 디스플레이 패널에 있어서,
    한 프레임을 각각 적어도 하나 이상의 서브필드를 포함하는 복수의 서브필드 그룹으로 나누고, 상기 복수의 서브필드 그룹 중 적어도 어느 한 서브필드 그룹에서는 저 계조 서브필드의 리셋 기간에서 상기 스캔 전극으로 인가되는 리셋 펄스의 크기를 다른 서브필드보다 더 크게 하는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  28. 스캔 전극 및 서스테인 전극과, 상기 스캔 전극 및 상기 서스테인 전극과 교차하는 어드레스 전극을 포함하는 플라즈마 디스플레이 패널의 구동방법에 있어서,
    한 프레임을 각각 적어도 하나 이상의 서브필드를 포함하는 복수의 서브필드 그룹으로 나누고, 상기 복수의 서브필드 그룹 중 적어도 어느 한 서브필드 그룹에서는 저 계조 서브필드의 리셋 기간에서 상기 스캔 전극으로 인가되는 리셋 펄스의 크기는 다른 서브필드보다 더 큰 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  29. 스캔 전극 및 서스테인 전극과, 상기 스캔 전극 및 상기 서스테인 전극과 교차하는 어드레스 전극을 포함하는 플라즈마 디스플레이 패널;
    상기 전극들을 구동하기 위한 구동부; 및
    한 프레임을 각각 적어도 하나 이상의 서브필드를 포함하는 복수의 서브필드 그룹으로 나누고, 상기 복수의 서브필드 그룹에서 상기 구동부를 제어하여, 상기 복수의 서브필드 그룹 중 적어도 어느 한 서브필드 그룹에서는 고 계조 서브필드의 리셋 기간에서 상기 스캔 전극으로 인가되는 리셋 펄스의 크기를 다른 서브필드보 다 더 작게 하는 리셋 펄스 제어부;
    를 포함하는 플라즈마 디스플레이 장치.
  30. 제 29 항에 있어서,
    상기 리셋 펄스 제어부는
    적어도 하나 이상의 서브필드 그룹 내에서 상기 고 계조 서브필드에서 리셋 기간에서 상기 스캔 전극으로 인가되는 리셋 펄스의 크기를 서스테인 전압(Vs)의 1배 이상 2배 이하의 전압으로 하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  31. 제 29 항에 있어서,
    상기 리셋 펄스 제어부는
    적어도 하나 이상의 서브필드 그룹 내에서 상기 리셋 펄스 중 적어도 어느 하나는 소정의 크기의 정극성 전압을 유지하다가 기울기를 가지고 하강하도록 하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  32. 제 31 항에 있어서,
    상기 리셋 기간에서 스캔 전극으로 인가되는 리셋 펄스가 소정의 크기의 정극성 전압을 유지하다가 기울기를 가지고 하강하는 서브필드는
    고 계조 서브필드인 것을 특징으로 하는 플라즈마 디스플레이 장치.
  33. 제 31 항 또는 제 32 항에 있어서,
    상기 소정의 크기의 정극성 전압은
    그 크기가 서스테인 전압(Vs)인 것을 특징으로 하는 플라즈마 디스플레이 장치.
  34. 제 29 항 또는 제 30 항 또는 제 32 항 중 어느 한 항에 있어서,
    상기 고 계조 서브필드는
    한 서브필드 그룹 내에서 서스테인 기간에 공급되는 서스테인 펄스의 개수가 가장 많은 서브필드로부터 서스테인 펄스의 개수가 감소하는 순서로 4번째 서브필드까지인 것을 특징으로 하는 플라즈마 디스플레이 장치.
  35. 제 29 항 또는 제 30 항 또는 제 32 항 중 어느 한 항에 있어서,
    상기 고 계조 서브필드는
    한 프레임 내에서 서스테인 기간에 공급되는 서스테인 펄스의 개수가 가장 많은 서브필드의 서스테인 펄스의 총 개수의 1/2이상의 서스테인 펄스가 공급되는 서브필드인 것을 특징으로 하는 플라즈마 디스플레이 장치.
  36. 제 29 항 또는 제 30 항 또는 제 32 항 중 어느 한 항에 있어서,
    상기 고 계조 서브필드는
    하나의 프레임의 서스테인 펄스의 총 개수의 20%이상의 서스테인 펄스가 공급되는 서브필드인 것을 특징으로 하는 플라즈마 디스플레이 장치.
  37. 제 29 항 내지 제 31 항 중 어느 하나의 항에 있어서,
    적어도 하나 이상의 서브필드 그룹 내에서 서브필드들은 계조 값의 크기 순서로 불규칙적으로 배열되는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  38. 스캔 전극 및 서스테인 전극과, 상기 스캔 전극 및 상기 서스테인 전극과 교차하는 어드레스 전극을 포함하는 플라즈마 디스플레이 패널을 구동시키기 위한 플라즈마 디스플레이 패널의 구동장치에 있어서,
    상기 전극들을 구동하기 위한 구동부와,
    한 프레임을 각각 적어도 하나 이상의 서브필드를 포함하는 복수의 서브필드 그룹으로 나누고, 상기 복수의 서브필드 그룹에서 상기 구동부를 제어하여, 상기 복수의 서브필드 그룹 중 적어도 어느 한 서브필드 그룹에서는 고 계조 서브필드의 리셋 기간에서 상기 스캔 전극으로 인가되는 리셋 펄스의 크기를 다른 서브필드보다 더 작게 하는 리셋 펄스 제어부;
    를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.
  39. 스캔 전극 및 서스테인 전극과, 상기 스캔 전극 및 상기 서스테인 전극과 교차하는 어드레스 전극을 포함하는 플라즈마 디스플레이 패널에 있어서,
    한 프레임을 각각 적어도 하나 이상의 서브필드를 포함하는 복수의 서브필드 그룹으로 나누고, 상기 복수의 서브필드 그룹 중 적어도 어느 한 서브필드 그룹에서는 고 계조 서브필드의 리셋 기간에서 상기 스캔 전극으로 인가되는 리셋 펄스의 크기를 다른 서브필드보다 더 작게 하는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  40. 스캔 전극 및 서스테인 전극과, 상기 스캔 전극 및 상기 서스테인 전극과 교차하는 어드레스 전극을 포함하는 플라즈마 디스플레이 패널의 구동방법에 있어서,
    한 프레임을 각각 적어도 하나 이상의 서브필드를 포함하는 복수의 서브필드 그룹으로 나누고, 상기 복수의 서브필드 그룹 중 적어도 어느 한 서브필드 그룹에서는 고 계조 서브필드의 리셋 기간에서 상기 스캔 전극으로 인가되는 리셋 펄스의 크기를 다른 서브필드보다 더 작게 하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  41. 스캔 전극 및 서스테인 전극과, 상기 스캔 전극 및 상기 서스테인 전극과 교차하는 어드레스 전극을 포함하는 플라즈마 디스플레이 패널;
    상기 전극들을 구동하기 위한 구동부; 및
    한 프레임을 각각 적어도 하나 이상의 서브필드를 포함하는 복수의 서브필드 그룹으로 나누고, 상기 복수의 서브필드 그룹에서 상기 구동부를 제어하여, 상기 복수의 서브필드 그룹 중 적어도 어느 한 서브필드 그룹에서는 저 계조 서브필드의 리셋 기간에서 상기 스캔 전극으로 인가되는 리셋 펄스의 개수를 다른 서브필드 보 다 더 많도록 하는 리셋 펄스 제어부;
    를 포함하는 플라즈마 디스플레이 장치.
  42. 제 41 항에 있어서,
    상기 리셋 펄스 제어부는
    하나의 서브필드 그룹은 두 개 이상의 저 계조 서브필드를 포함하고, 동일한 서브필드 그룹 내에 포함된 저 계조 서브필드들의 리셋 기간에서 상기 스캔 전극으로 인가되는 리셋 펄스의 개수는 모두 동일하도록 하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  43. 제 41 항에 있어서,
    상기 리셋 펄스 제어부는
    하나의 서브필드 그룹은 두 개 이상의 저 계조 서브필드를 포함하고, 동일한 서브필드 그룹 내에 포함된 저 계조 서브필드 중 어느 하나는 리셋 기간에서 상기 스캔 전극으로 인가되는 리셋 펄스의 개수를 다른 저 계조 서브필드와 서로 다르도록 하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  44. 제 43 항에 있어서,
    하나의 서브필드 그룹 내에서 리셋 펄스의 개수가 서로 다른 저 계조 서브필드들은
    계조 값의 크기가 작은 수록 더 많은 개수의 리셋 펄스를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  45. 제 41 항 내지 제 44 항 중 어느 하나의 항에 있어서,
    상기 저 계조 서브필드는
    한 서브필드 그룹 내에서 서스테인 기간에 공급되는 서스테인 펄스의 개수가 적은 순서로 서스테인 펄스의 개수가 가장 적은 서브필드로부터 4번째 서브필드까지인 것을 특징으로 하는 플라즈마 디스플레이 장치.
  46. 제 41 항 내지 제 44 항 중 어느 하나의 항에 있어서,
    상기 저 계조 서브필드는
    한 프레임 내에서 서스테인 기간에 공급되는 서스테인 펄스의 개수가 가장 많은 서브필드의 서스테인 펄스의 총 개수의 1/2이하의 서스테인 펄스가 공급되는 서브필드인 것을 특징으로 하는 플라즈마 디스플레이 장치.
  47. 제 41 항 내지 제 44 항 중 어느 하나의 항에 있어서,
    상기 저 계조 서브필드는
    하나의 프레임의 서스테인 펄스의 총 개수의 20%이하의 서스테인 펄스가 공급되는 서브필드인 것을 특징으로 하는 플라즈마 디스플레이 장치.
  48. 제 41 항에 있어서,
    적어도 하나 이상의 서브필드 그룹 내에서 서브필드들은 계조 값의 크기 순서로 불규칙적으로 배열되는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  49. 스캔 전극 및 서스테인 전극과, 상기 스캔 전극 및 상기 서스테인 전극과 교차하는 어드레스 전극을 포함하는 플라즈마 디스플레이 패널을 구동시키기 위한 플라즈마 디스플레이 패널의 구동장치에 있어서,
    상기 전극들을 구동하기 위한 구동부와,
    한 프레임을 각각 적어도 하나 이상의 서브필드를 포함하는 복수의 서브필드 그룹으로 나누고, 상기 복수의 서브필드 그룹에서 상기 구동부를 제어하여, 상기 복수의 서브필드 그룹 중 적어도 어느 한 서브필드 그룹에서는 저 계조 서브필드의 리셋 기간에서 상기 스캔 전극으로 인가되는 리셋 펄스의 개수를 다른 서브필드 보다 더 많도록 하는 리셋 펄스 제어부;
    를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.
  50. 스캔 전극 및 서스테인 전극과, 상기 스캔 전극 및 상기 서스테인 전극과 교차하는 어드레스 전극을 포함하는 플라즈마 디스플레이 패널에 있어서,
    한 프레임을 각각 적어도 하나 이상의 서브필드를 포함하는 복수의 서브필드 그룹으로 나누고, 상기 복수의 서브필드 그룹 중 적어도 어느 한 서브필드 그룹에서는 저 계조 서브필드의 리셋 기간에서 상기 스캔 전극으로 인가되는 리셋 펄스의 개수를 다른 서브필드 보다 더 많도록 하는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  51. 스캔 전극 및 서스테인 전극과, 상기 스캔 전극 및 상기 서스테인 전극과 교차하는 어드레스 전극을 포함하는 플라즈마 디스플레이 패널의 구동방법에 있어서,
    한 프레임을 각각 적어도 하나 이상의 서브필드를 포함하는 복수의 서브필드 그룹으로 나누고, 상기 복수의 서브필드 그룹 중 적어도 어느 한 서브필드 그룹에서는 저 계조 서브필드의 리셋 기간에서 상기 스캔 전극으로 인가되는 리셋 펄스의 개수는 다른 서브필드 보다 더 많은 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  52. 제 1 항 또는 제 18 항 또는 제 29 항 또는 제 41 항 중 어느 한 항에 있어서,
    상기 각 프레임 사이에는
    소정의 길이를 갖는 제 1 휴지 기간이 더 포함되고,
    상기 프레임의 서브필드 그룹들은 동일 프레임 내에서 연속인 것을 특징으로 하는 플라즈마 디스플레이 장치.
  53. 제 52 항에 있어서,
    동일 프레임 내에서 상기 서브필드 그룹들의 사이에는
    소정의 길이를 갖는 제 2 휴지 기간이 더 포함되는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  54. 제 53 항에 있어서,
    상기 제 1 휴지 기간과 상기 제 2 휴지 기간의 길이는 서로 같은 것을 특징으로 하는 플라즈마 디스플레이 장치.
  55. 제 53 항에 있어서,
    상기 복수의 서브필드 그룹은 각각 복수의 서브필드를 포함하고,
    상기 복수의 서브필드 그룹은
    각 그룹 내에서 서브필드들이 계조 값의 크기가 증가하는 순서로 배열된 것을 특징으로 하는 플라즈마 디스플레이 장치.
  56. 제 53 항에 있어서,
    상기 복수의 서브필드 그룹은 각각 복수의 서브필드를 포함하고,
    상기 복수의 서브필드 그룹은
    각 그룹 내에서 서브필드들이 계조 값의 크기가 감소하는 순서로 배열된 것을 특징으로 하는 플라즈마 디스플레이 장치.
  57. 제 53 항에 있어서,
    상기 프레임은 두 개의 서브필드 그룹으로 나뉘고,
    상기 두 개의 서브필드 그룹은 각각 복수의 서브필드를 포함하고,
    상기 두 개의 서브필드 그룹은 각 서브필드 그룹 내에서 서브필드들의 서로 다른 계조 값의 크기 순서에 따라 배열되는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  58. 제 57 항에 있어서,
    상기 두 개의 서브필드 그룹 중 어느 하나는
    그룹 내에서 서브필드들이 계조 값의 크기가 증가하는 순서로 배열된 것을 특징으로 하는 플라즈마 디스플레이 장치.
  59. 제 57 항에 있어서,
    상기 두 개의 서브필드 그룹 중 어느 하나는
    그룹 내에서 서브필드들이 계조 값의 크기가 감소하는 순서로 배열된 것을 특징으로 하는 플라즈마 디스플레이 장치.
  60. 제 57 항에 있어서,
    상기 두 개의 서브필드 그룹 중 어느 하나는 그룹 내에서 서브필드들이 계조 값의 크기가 감소하는 순서로 배열되고,
    상기 두 개의 서브필드 그룹 중 어느 하나는 그룹 내에서 서브필드들이 계조 값의 크기가 증가하는 순서로 배열되는 것을 특징으로 하는 플라즈마 디스플레이 장치.
KR1020050029188A 2005-04-07 2005-04-07 플라즈마 디스플레이 장치 및 그의 구동 방법 KR100667539B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020050029188A KR100667539B1 (ko) 2005-04-07 2005-04-07 플라즈마 디스플레이 장치 및 그의 구동 방법
EP06250092A EP1710776A3 (en) 2005-04-07 2006-01-10 Plasma display apparatus and driving method thereof
US11/328,180 US20060227076A1 (en) 2005-04-07 2006-01-10 Plasma display apparatus and driving method thereof
JP2006002377A JP2006293305A (ja) 2005-04-07 2006-01-10 プラズマディスプレイ装置及びその駆動方法
EP07076130A EP1933295A1 (en) 2005-04-07 2006-01-10 Plasma display apparatus and driving method thereof
CNA2006100058012A CN1845227A (zh) 2005-04-07 2006-01-10 等离子显示器及其驱动方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050029188A KR100667539B1 (ko) 2005-04-07 2005-04-07 플라즈마 디스플레이 장치 및 그의 구동 방법

Publications (2)

Publication Number Publication Date
KR20060107154A KR20060107154A (ko) 2006-10-13
KR100667539B1 true KR100667539B1 (ko) 2007-01-12

Family

ID=36217950

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050029188A KR100667539B1 (ko) 2005-04-07 2005-04-07 플라즈마 디스플레이 장치 및 그의 구동 방법

Country Status (5)

Country Link
US (1) US20060227076A1 (ko)
EP (2) EP1710776A3 (ko)
JP (1) JP2006293305A (ko)
KR (1) KR100667539B1 (ko)
CN (1) CN1845227A (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1806720A3 (en) * 2005-04-15 2009-09-09 LG Electronics Inc. Plasma display aparatus and method of driving the same
JP5168896B2 (ja) * 2006-02-14 2013-03-27 パナソニック株式会社 プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
KR100844834B1 (ko) * 2007-02-09 2008-07-08 엘지전자 주식회사 플라즈마 디스플레이 장치의 구동방법
EP1956578A1 (en) 2007-02-09 2008-08-13 LG Electronics Inc. Method of driving plasma display apparatus
CN101548305B (zh) * 2007-04-18 2012-05-02 松下电器产业株式会社 等离子显示面板的驱动方法
US8212746B2 (en) * 2007-04-18 2012-07-03 Panasonic Corporation Method for driving a plasma display panel by using a holding period between subfield groups
KR20090044461A (ko) * 2007-10-31 2009-05-07 엘지전자 주식회사 플라즈마 디스플레이 장치
WO2009151185A1 (en) * 2008-06-11 2009-12-17 Lg Electronics Inc. Plasma display apparatus
KR20100001766A (ko) * 2008-06-27 2010-01-06 엘지전자 주식회사 플라즈마 디스플레이 장치

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0982708A1 (en) 1998-08-19 2000-03-01 Deutsche Thomson-Brandt Gmbh Method and apparatus for processing video pictures, in particular for large area flicker effect reduction
KR20030014097A (ko) * 2001-08-08 2003-02-15 후지츠 히다찌 플라즈마 디스플레이 리미티드 플라즈마 디스플레이 장치의 구동 방법
KR20040009331A (ko) * 2002-07-23 2004-01-31 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 구동 회로 및 그 방법
KR20040094089A (ko) * 2003-05-01 2004-11-09 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법 및 장치
KR20040094493A (ko) * 2003-05-02 2004-11-10 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법 및 장치
KR20050015292A (ko) * 2003-08-05 2005-02-21 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 구동 방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3573968B2 (ja) * 1997-07-15 2004-10-06 富士通株式会社 プラズマディスプレイの駆動方法及び駆動装置
WO2001029812A1 (fr) * 1999-10-19 2001-04-26 Matsushita Electric Industrial Co., Ltd. Procede d'affichage par gradation permettant de reduire efficacement les papillotements et afficheur a gradation
JP3736671B2 (ja) * 2000-05-24 2006-01-18 パイオニア株式会社 プラズマディスプレイパネルの駆動方法
JP2001350447A (ja) * 2000-06-06 2001-12-21 Pioneer Electronic Corp プラズマディスプレイパネルの駆動方法
US20040239593A1 (en) * 2001-07-09 2004-12-02 Kazuhiro Yamada Plasma display panel drive method and plasma display panel driver
EP1316938A3 (en) * 2001-12-03 2008-06-04 Pioneer Corporation Driving device for plasma display panel
JP4026830B2 (ja) * 2003-02-18 2007-12-26 三星エスディアイ株式会社 プラズマディスプレイパネルの画像表示方法及びその装置
KR100524312B1 (ko) * 2003-11-12 2005-10-28 엘지전자 주식회사 플라즈마 디스플레이 패널의 초기화 제어방법 및 장치
JP2005292840A (ja) * 2004-04-02 2005-10-20 Lg Electronics Inc プラズマ表示装置とその駆動方法
KR100570970B1 (ko) * 2004-05-06 2006-04-14 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법
KR100610891B1 (ko) * 2004-08-11 2006-08-10 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법
KR100692818B1 (ko) * 2005-04-15 2007-03-09 엘지전자 주식회사 플라즈마 디스플레이 장치 및 그의 구동 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0982708A1 (en) 1998-08-19 2000-03-01 Deutsche Thomson-Brandt Gmbh Method and apparatus for processing video pictures, in particular for large area flicker effect reduction
KR20030014097A (ko) * 2001-08-08 2003-02-15 후지츠 히다찌 플라즈마 디스플레이 리미티드 플라즈마 디스플레이 장치의 구동 방법
KR20040009331A (ko) * 2002-07-23 2004-01-31 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 구동 회로 및 그 방법
KR20040094089A (ko) * 2003-05-01 2004-11-09 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법 및 장치
KR20040094493A (ko) * 2003-05-02 2004-11-10 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법 및 장치
KR20050015292A (ko) * 2003-08-05 2005-02-21 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 구동 방법

Also Published As

Publication number Publication date
JP2006293305A (ja) 2006-10-26
CN1845227A (zh) 2006-10-11
EP1933295A1 (en) 2008-06-18
EP1710776A3 (en) 2006-11-22
US20060227076A1 (en) 2006-10-12
KR20060107154A (ko) 2006-10-13
EP1710776A2 (en) 2006-10-11

Similar Documents

Publication Publication Date Title
KR100692818B1 (ko) 플라즈마 디스플레이 장치 및 그의 구동 방법
KR100705807B1 (ko) 플라즈마 디스플레이 장치 및 그의 구동 방법
KR100607252B1 (ko) 플라즈마 디스플레이 패널, 장치, 패널의 구동 장치 및 구동 방법
KR100667539B1 (ko) 플라즈마 디스플레이 장치 및 그의 구동 방법
KR100667540B1 (ko) 플라즈마 디스플레이 장치 및 그의 구동 방법
KR100719084B1 (ko) 플라즈마 디스플레이 패널, 장치, 패널의 구동 장치 및구동 방법
JP2006235574A (ja) プラズマディスプレイ装置、その駆動方法、プラズマディスプレイパネル及びプラズマディスプレイパネルの駆動装置
KR100738223B1 (ko) 플라즈마 디스플레이 장치 및 그의 구동 방법
KR20070087703A (ko) 플라즈마 디스플레이 패널, 장치, 패널의 구동 장치 및구동 방법
KR100844834B1 (ko) 플라즈마 디스플레이 장치의 구동방법
EP1806720A2 (en) Plasma display aparatus and method of driving the same
KR100761166B1 (ko) 플라즈마 디스플레이 장치 및 그의 구동 방법
KR100747169B1 (ko) 플라즈마 디스플레이 장치 및 플라즈마 디스플레이 장치의구동 방법
KR100726988B1 (ko) 플라즈마 디스플레이 장치 및 그의 구동 방법
KR20060093859A (ko) 플라즈마 디스플레이 패널, 장치, 패널의 구동 장치 및 구동 방법
KR100793292B1 (ko) 플라즈마 디스플레이 장치 및 그의 구동 방법
KR100692830B1 (ko) 플라즈마 디스플레이 장치 및 그의 구동 방법
KR100645792B1 (ko) 플라즈마 디스플레이 패널의 구동 장치
KR20070027052A (ko) 플라즈마 디스플레이 장치 및 그의 구동 방법
KR100784522B1 (ko) 플라즈마 디스플레이 패널의 구동장치 및 구동 방법
KR100719033B1 (ko) 플라즈마 디스플레이 패널의 구동장치 및 구동 방법
KR100747189B1 (ko) 플라즈마 디스플레이 장치 및 그의 구동 방법
KR100692030B1 (ko) 플라즈마 디스플레이 패널의 구동 장치 및 방법
KR100646319B1 (ko) 플라즈마 디스플레이 장치, 그의 구동방법, 플라즈마디스플레이 패널 및 플라즈마 디스플레이 패널의 구동장치
KR100667321B1 (ko) 플라즈마 디스플레이 장치 및 그의 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee