KR100646319B1 - 플라즈마 디스플레이 장치, 그의 구동방법, 플라즈마디스플레이 패널 및 플라즈마 디스플레이 패널의 구동장치 - Google Patents

Abstract

본 발명은 플라즈마 디스플레이 장치, 그의 구동방법, 플라즈마 디스플레이 패널 및 플라즈마 디스플레이 패널의 구동장치에 관한 것이다.

본 발명에 따른 플라즈마 디스플레이 장치는 다수의 스캔전극, 서스테인전극, 어드레스전극이 기판에 배열되어 형성된 플라즈마 디스플레이 패널, 상기 스캔 전극, 서스테인 전극 및 어드레스 전극을 구동하기 위한 각각의 전극 구동부, 및 상기 구동부를 제어하여, 한 프레임을 복수개의 서브필드로 나누고, 가중치가 낮은 순서대로 첫번째 서브필드부터 네번째 서브필드까지의 서브필드 중 적어도 하나 이상은 서스테인 기간에 상기 스캔전극 또는 서스테인전극에 인가된 총 서스테인 펄스의 개수가 홀수 개를 갖도록 하는 서스테인 펄스 제어부를 포함한다.

Description

플라즈마 디스플레이 장치, 그의 구동방법, 플라즈마 디스플레이 패널 및 플라즈마 디스플레이 패널의 구동장치{Plasma Display Apparatus and Driving Method thereof}

도 1은 종래 매트릭스 형태로 배열된 방전셀 구조를 갖는 3전극 교류 면방전형 PDP의 구조를 나타낸 사시도.

도 2는 종래 PDP의 화상 계조를 표현하는 방법을 나타낸 도.

도 3은 종래 PDP의 구동방법을 설명하기 위한 구동파형을 나타낸 도.

도 4는 본 발명에 따른 플라즈마 디스플레이 장치를 나타낸 도.

도 5a 및 도 5b는 본 발명에 따른 플라즈마 디스플레이 장치의 구동방법을 설명하기 위한 구동파형을 나타낸 도.

***** 도면의 주요 부분에 대한 부호의 설명 *****

121: 타이밍 콘트롤부 122: 데이터 구동부

123: 스캔 구동부 124: 서스테인 구동부

125: 구동전압 발생부 126: 서스테인 펄스 제어부

본 발명은 플라즈마 디스플레이 패널에 관한 것으로, 더욱 자세하게는 화질을 향상시킬 수 있는 플라즈마 디스플레이 장치, 그의 구동방법, 플라즈마 디스플레이 패널 및 플라즈마 디스플레이 패널의 구동장치에 관한 것이다.

일반적으로 플라즈마 디스플레이 패널(Plasma Display Panel : 이하 "PDP"라 함)은 He+Xe 또는 Ne+Xe 불활성 혼합가스의 방전시 발생하는 147nm의 자외선에 의해 형광체를 발광시킴으로써 문자 또는 그래픽을 포함한 화상을 표시하게 된다.

도 1은 종래 매트릭스 형태로 배열된 방전셀 구조를 갖는 3전극 교류 면방전형 PDP의 구조를 나타낸 사시도이다. 도 1을 참조하면, 3전극 교류 면방전형 PDP(100)는 상부기판(10) 상에 형성되어진 스캔전극(11a) 및 서스테인전극(12a)과, 하부기판(20) 상에 형성되어진 어드레스전극(22)을 구비한다. 스캔전극(11a)과 서스테인전극(12a) 각각은 투명전극 예를 들면, 인듐틴옥사이드(Indium-Tin-Oxide : ITO)로 형성된다. 스캔전극(11a)과 서스테인전극(12a) 각각에는 저항을 줄이기 위한 금속버스전극(11b,12b)이 형성된다. 스캔전극(11a)과 서스테인전극(12a)이 형성된 상부기판(10)에는 상부 유전체 층(13a)과 보호막(14)이 적층된다. 상부 유전체 층(13a)에는 플라즈마 방전시 발생된 벽전하가 축적된다. 보호막(14)은 플라즈마 방전시 발생된 스퍼터링에 의한 상부 유전체 층(13a)의 손상을 방지함과 아울러 2차 전자의 방출 효율을 높이게 된다. 보호막(14)으로는 통상 산화마그네슘(MgO)이 이용된다.

한편, 어드레스전극(22)이 형성된 하부기판(20) 상에는 하부 유전체 층 (13b), 격벽(21)이 형성되며, 하부 유전체 층(13b)과 격벽(21)의 표면에는 형광체 층(23)이 도포된다. 어드레스전극(22)은 스캔전극(11a) 및 서스테인전극(12a)과 교차되는 방향으로 형성된다. 격벽(21)은 어드레스전극(22)과 나란하게 형성되어 방전에 의해 생성된 자외선 및 가시광이 인접한 방전셀에 누설되는 것을 방지한다. 형광체층(23)은 플라즈마 방전시 발생된 자외선에 의해 여기되어 적색(R), 녹색(G) 또는 청색(B) 중 어느 하나의 가시광선을 발생하게 된다. 상부기판(10)과 하부기판(20)사이 격벽(21)에 의해 구획된 방전셀의 방전공간에는 방전을 위한 He+Xe 또는 Ne+Xe 등의 불활성 혼합가스가 주입된다.

도 2는 종래 PDP의 화상 계조를 표현하는 방법을 나타낸 것이다. 도 2를 참조하면, PDP의 화상계조는 한 프레임을 발광 횟수가 다른 여러 서브필드로 나누어 구동하고, 각 서브필드는 방전을 균일하게 일으키기 위한 리셋 기간, 방전 셀을 선택하기 위한 어드레스 기간 및 방전횟수에 따라 계조를 구현하는 서스테인 기간으로 나뉘어 표현된다. 예를 들어, 256 계조로 화상을 표시하고자 하는 경우에 1/60 초에 해당하는 프레임 기간(16.67ms)은 8개의 서브필드들로 나누어지게 되고, 8개의 서브 필드들 각각은 어드레스 기간과 서스테인 기간으로 다시 나누어지게 된다. 여기서, 각 서브필드의 리셋기간 및 어드레스 기간은 각 서브필드마다 동일한 반면에 서스테인 기간은 각 서브필드에서 2ⁿ (n = 0,1,2,3,4,5,6,7)의 비율로 증가된다. 이와 같은 방법으로 화상계조를 표현하기 위한 PDP 구동방법을 살펴보면 다음 도 3과 같다.

도 3은 종래 PDP의 구동방법을 설명하기 위한 구동파형이다. 도 3을 살펴보면, 종래 PDP는 전 화면을 초기화시키기 위한 리셋(RESET) 기간, 셀을 선택하기 위한 어드레스(ADDRESS) 기간, 선택된 셀의 방전을 유지시키기 위한 서스테인(SUSTAIN) 기간 및 선택된 셀 내에 잔류하는 벽전하를 제거 하기 위한 이레이즈(ERASE) 기간으로 나뉘어 구동된다.

먼저, 리셋(RESET) 기간은 정극성의 높은 리셋펄스(RST)가 서스테인전극(Z)에 공급되어 전화면의 셀들 내에 리셋방전을 일으킨다. 이 리셋방전에 의해 전 화면의 셀들은 균일하게 벽전하가 축적되므로 방전특성이 균일하게 된다.

어드레스(ADDRESS)기간에는 어드레스전극(X)에 데이터펄스(DATA)가 공급되며, 그 데이터펄스(DATA)에 동기되도록 스캔전극들(Y)에 순차적으로 스캔펄스(-SCN)가 공급된다. 이에 따라 어드레스 전극(X) 및 스캔전극(Y)은 데이터 펄스(DATA)와 스캔펄스(-SCN)로 인한 전압차와 셀 내의 벽전압이 더해지면서 데이터펄스(DATA)가 인가된 셀들은 어드레스방전이 일어나게 된다.

서스테인(SUSTAIN) 기간에는 스캔전극(Y)과 서스테인전극(Z) 각각에 한 차례씩 서스테인펄스가 공급된다. 이에 따라 어드레스기간에서 선택된 셀들은 서스테인펄스와 내부 벽전압이 더해지면서 매 서스테인펄스마다 표시방전이 일어나게 된다.

이후, 소거(ERASE) 기간에는 모든 스캔전극(Y)에 램프파 형태의 이레이즈 펄스(erase)가 공급된다. 이러한 이레이즈 펄스는 서스테인방전을 소거시키고 전 화면의 셀들 내에 일정한 양의 벽전하를 균일하게 형성시킨다.

한편, 상술한 종래 매 서브필드마다의 서스테인 기간에는 스캔 전극과 서스 테인 전극에 한쌍의 서스테인 펄스가 정수배로 인가되어 표시방전시 계조를 표현하게 된다. 이와 같이 한 쌍의 서스테인 펄스가 인가되면 서스테인 기간시 발생된 광량이 과다하여 특히, 낮은 계조를 갖는 저계조 서브필드에서는 가중치에 따라 나타나는 계조 표현력이 떨어지는 문제점이 있다.

전술한 문제점을 해결하기 위하여 본 발명은 매 서브필드의 서스테인 기간에 인가되는 서스테인 펄스의 수를 조절하여 계조 표현력을 향상시킬 수 있는 플라즈마 디스플레이 장치, 플라즈마 디스플레이 패널의 구동장치, 플라즈마 디스플레이 패널 및 그의 구동방법을 제공하는데 그 목적이 있다.

상술한 목적을 달성하기 위한 본 발명의 플라즈마 디스플레이 장치는 다수의 스캔전극, 서스테인전극, 어드레스전극이 기판에 배열되어 형성된 플라즈마 디스플레이 패널, 상기 스캔 전극, 서스테인 전극 및 어드레스 전극을 구동하기 위한 각각의 전극 구동부, 및 상기 구동부를 제어하여, 한 프레임을 복수개의 서브필드로 나누고, 가중치가 낮은 순서대로 첫번째 서브필드부터 네번째 서브필드까지의 서브필드 중 적어도 하나 이상은 서스테인 기간에 상기 스캔전극 또는 서스테인전극에 인가된 총 서스테인 펄스의 개수가 홀수 개를 갖도록 하는 서스테인 펄스 제어부를 포함한다.

삭제

상기 스캔전극 또는 서스테인전극 중 어느 한 전극에 서스테인 펄스가 마지막으로 인가될 때, 상기 스캔전극 또는 서스테인전극 중 상기 서스테인 펄스가 마지막으로 인가되지 않은 어느 한 전극에 소거 파형이 인가되는 것을 특징으로 한다.

상기 복수의 서브필드는 서스테인 기간 중 서스테인 펄스가 전혀 인가되지 않은 서브필드를 포함하는 것을 특징으로 한다.

이하에서는 첨부된 도면을 참고로 하여 본 발명의 바람직한 실시예를 보다 상세히 설명하기로 한다.

도 4는 본 발명에 따른 플라즈마 디스플레이 장치를 나타낸 도이다. 도 4를 참조하면, 본 발명에 따른 플라즈마 디스플레이 장치는 스캔 전극(Y1 내지 Yn) 및 서스테인 전극(Z)과, 상기 스캔 전극 및 서스테인 전극(Z)과 교차하는 복수의 어드레스 전극(X1 내지 Xm)을 포함하는 플라즈마 디스플레이 패널(100)과, 플라즈마 디스플레이 패널(100)의 하부기판(미도시)에 형성된 어드레스전극들(X1 내지 Xm)에 데이터를 공급하기 위한 데이터 구동부(122)와, 스캔전극들(Y1 내지 Yn)을 구동하기 위한 스캔 구동부(123)와, 공통전극인 서스테인전극들(Z)을 구동하기 위한 서스테인 구동부(124)와, 계조 표현력을 높이기 위하여 매 서브필드의 서스테인 기간에 서스테인 펄스의 개수를 조절하는 서스테인 펄스 제어부(126)와, 플라즈마 디스플레이 패널 구동시 데이터 구동부(122), 스캔구동부(123), 서스테인 구동부(124) 및 서스테인 펄스 제어부(126)를 제어하기 위한 타이밍콘트롤부(121)와, 각각의 구동부(122, 123, 124)에 필요한 구동전압을 공급하기 위한 구동전압 발생부(125)를 포 함한다.

플라즈마 디스플레이 패널(100)은 상부기판(미도시)과 하부기판(미도시)이 일정한 간격을 두고 합착되고, 상부기판에는 다수의 전극들 예를 들어, 스캔전극들(Y1 내지 Yn) 및 서스테인전극(Z)이 쌍을 이뤄 형성되고, 하부기판에는 스캔전극들(Y1 내지 Yn) 및 서스테인전극(Z)과 교차되게 어드레스전극들(X1 내지 Xm)이 형성된다.

데이터 구동부(122)에는 도시하지 않은 역감마보정회로, 오차확산회로 등에 의해 역감마보정 및 오차확산 된 후, 서브필드맵핑회로에 의해 각 서브필드에 맵핑된 데이터가 공급된다.이러한 데이터 구동부(122)는 타이밍콘트롤부(121)로부터의 타이밍제어신호(CTRX)에 응답하여 데이터를 샘플링하고 래치한 다음, 그 데이터를 어드레스전극들(X1 내지 Xm)에 공급하게 된다.

스캔 구동부(123)는 타이밍 콘트롤부(121)의 제어 하에 어드레스기간 동안 스캔전압(-Vy)의 스캔펄스(Sp)를 스캔전극들(Y1 내지 Yn)에 순차적으로 공급한다. 서스테인기간 동안에는 서스테인구동부(124)와 교대로 동작하여 서스테인펄스(sus)를 스캔전극들(Y1 내지 Yn)에 공급한다.

서스테인 구동부(124)는 타이밍 콘트롤부(121)의 제어 하에 리셋기간 동안 리셋(reset)파형이 서스테인전극들(Z)에 공급된다. 또한, 어드레스기간 동안은 소정의 바이어스전압이 인가되고, 서스테인기간 동안은 스캔구동부(123)와 교대로 동작하여 서스테인펄스(sus)가 서스테인전극들(Z)에 공급된다.

서스테인 펄스 제어부(126)는 각 서브필드에 맵핑된 데이터의 계조값에 따라 타이밍 콘트롤부(121)의 제어신호에 응답하여 서스테인 기간에 공급되는 서스테인 펄스를 조절한다. 즉, 서스테인 펄스를 복수의 서브필드의 서스테인기간 동안 휘도 가중치에 따라 스캔전극들(Y1 내지 Yn) 또는 서스테인 전극(Z)들에 교번적으로 한 쌍식 정수배로 공급한다. 이 때, 계조 표현력을 높이기 위해서 복수의 서브필드 중 최소한 하나 이상의 서브필드의 서스테인 기간에 인가되는 서스테인 펄스가 정수배로 한 쌍이 아닌 홀수 개의 서스테인 펄스가 공급되도록 한다. 이러한 서스테인 펄스 제어부(136)는 스캔 구동부(133) 또는 서스테인 구동부(134)에 내장될 수 있다.

타이밍 콘트롤부(121)는 수직/수평 동기신호와 클럭신호를 입력받고 리셋기간, 어드레스 기간, 서스테인 기간에서 각 구동부들(122, 123, 124)과 서스테인 펄스 제어부(126)의 동작 타이밍과 동기화를 제어하기 위한 타이밍 제어신호들(CTRX, CTRY, CTRZ, CTRERS1)를 발생하고 그 타이밍 제어신호들(CTRX, CTRY, CTRZ, CTRERS1)를 해당 구동부들(122, 123, 124)과 서스테인 펄스제어부(126)에 공급함으로써 각 구동부 및 제어부(122, 123, 124, 126)를 제어한다.

한편, 데이터 제어신호(CTRX)에는 데이터를 샘플링하기 위한 샘플링클럭, 래치 제어신호, 에너지 회수회로와 구동 스위치 소자의 온/오프타임을 제어하기 위한 스위치 제어신호가 포함된다. 스캔 제어신호(CTRY)에는 스캔구동부(123) 내의 에너지 회수회로와 구동 스위치소자의 온/오프타임을 제어하기 위한 스위치 제어신호가 포함되고, 서스테인 제어신호(CTRZ)에는 서스테인 구동부(124) 내의 에너지 회수회로와 구동 스위치소자의 온/오프타임을 제어하기 위한 스위치 제어신호가 포함된다.

구동전압 발생부(125)는 리셋전압(Vreset), 스캔 공통전압(Vscan-com), 스캔전압(-Vy), 서스테인전압(Vs), 데이터전압(Vd) 등을 발생한다. 이러한 구동전압들은 방전가스의 조성이나 방전셀 구조에 따라 변할 수 있다.

이와 같은 구조를 갖는 본 발명에 따른 플라즈마 디스플레이 장치의 구동방법을 살펴보면 다음 도 5a 및 도 5b와 같다.

도 5a 및 도 5b는 본 발명에 따른 플라즈마 디스플레이 장치의 구동방법을 설명하기 위한 구동파형이다.

먼저, 도 5a를 참조하면, 본 발명에 따른 플라즈마 디스플레이 장치의 제 1구동방법은 한 프레임기간을 리셋기간, 어드레스기간 및 서스테인기간을 각각 포함하는 다수의 서브필드(SF1,SF2,SF3,SF4,...)로 시분할하며 각 서브필드는 각각 소정의 휘도 가중치를 갖도록 설정된다. 이를 보다 상세히 살펴보면 다음과 같다.

(제 1서브필드)

먼저, 제 1서브필드(SF1)의 리셋기간은 정극성의 높은 리셋펄스 또는 소정 기울기를 가지는 램프신호 형태의 셋업/셋다운펄스(미도시)가 서스테인 전극(Z)에 공급되어 전화면의 셀들 내에 리셋방전을 일으킨다. 리셋방전에 의해 전 화면의 셀들은 균일하게 벽전하가 축적되므로 방전특성이 균일하게 된다.

어드레스기간에는 어드레스전극(X)에 데이터펄스(data)가 공급되며, 그 데이터펄스(data)에 동기되도록 스캔전극들(Y)에 순차적으로 부극성 스캔 펄스(Scan)가 공급된다. 이 스캔 펄스와 데이터 펄스의 전압 차와 리셋기간에 생성된 벽 전압이 더해지면서 데이터펄스가 인가되는 셀 내에는 어드레스 방전이 발생된다.

서스테인기간에는 스캔전극(Y) 또는 서스테인 전극(Z) 중 어느 한 전극에도 서스테인 펄스가 인가되지 않는다.

소거기간에는 이레이즈 펄스가 스캔전극(Y)에 공급된다.

(제 2 서브필드)

제 2서브필드(SF2)의 어드레스 기간은 제 1서브필드의 어드레스 기간과 같이 동일하게 이루어진다. 다만, 서스테인기간에는 도시된 바와 같이, 스캔전극(Y) 또는 서스테인 전극(Z) 중 어느 한 전극에만 하나의 서스테인 펄스가 공급된다. 또한, 소거 기간에는 서스테인기간에 서스테인 펄스(SUS)가 스캔전극(Y) 또는 서스테인 전극(Z) 중 어느 한 전극에만 공급될때, 상대적으로 서스테인 펄스가 공급되지 않은 전극(Y,Z)에 램프파형과 같은 이레이즈 펄스(erase)가 공급된다.

(제 3서브필드)

제 3서브필드(SF3)의 어드레스 기간은 제 1서브필드의 어드레스 기간과 같이 마찬가지로 동일하게 이루어진다. 서스테인기간에는 스캔전극(Y) 또는 서스테인 전극(Z)에 서스테인 펄스(SUS)가 교번적으로 공급될 수 있지만, 바람직하게는 가중치 증가에 따라 높은 계조를 표현하기 위하여 스캔전극(Y) 또는 서스테인 전극(Z)에 공급되는 서스테인 펄스의 수를 더 많이 늘려 인가한다. 다만, 이 때에도 서스테인 기간에 인가되는 서스테인 펄스의 총 수는 홀수개로 인가되도록 마지막 서스테인 펄스는 스캔 전극 또는 서스테인 전극 중 어느 한 전극에만 공급된다.

소거 기간에는 이전 서스테인 기간 중 마지막으로 인가되는 서스테인 펄스(SUS)가 스캔전극(Y) 또는 서스테인 전극(Z) 중 어느 한 전극에 공급되었을 때, 상 대적으로 서스테인 펄스가 공급되지 않은 전극(Y,Z)에 램프파형과 같은 이레이즈 펄스(erase)가 공급된다.

(제 4 서브필드)

제 4서브필드(SF4)의 어드레스 기간은 제 1서브필드의 어드레스기간과 같이 동일하게 이루어진다. 또한, 서스테인기간에는 제 3서브필드와 같이 스캔전극(Y) 또는 서스테인 전극(Z)에 서스테인 펄스(SUS)의 총 수가 홀수 개로 공급된다.

소거기간 역시 제 3서브필드에 인가되는 이레이즈 펄스와 동일함으로 이에 대한 설명은 생략하기로 한다.

(제 5,6,7,.. 서브필드)

제 5,6,7,.. 서브필드(SF5, SF6,SF7,...)의 어드레스 기간은 도면엔 나타나 있지 않지만 제 1서브필드의 어드레스기간과 같이 동일하게 이루어진다. 또한, 서스테인기간에는 종래와 마찬가지로 스캔전극(Y) 및 서스테인 전극(Z)에 한 쌍으로 서스테인 펄스가 공급될 수 있지만 제 4서브필드와 같이 스캔전극(Y) 또는 서스테인 전극(Z)에 서스테인 펄스의 총수가 홀수개 공급된다. 이 때, 소거기간에는 서스테인 전극(Z)에 이레이즈 펄스가 공급된다.

한편, 본 발명에 따른 플라즈마 디스플레이 장치의 제 1구동방법에서 가중치 순서에 따른 제 1서브필드에서부터 제 4서브필드까지의 서스테인 기간에 서스테인 펄스의 총수가 홀수개로 공급되지만 그 중 어느 한 서브필드에서만 서스테인 펄스의 총수가 홀수개로 공급될 수 있다.

이와 같은 본 발명에 다른 플라즈마 디스플레이 장치의 제 1구동방법은 가중 치가 낮은 저계조 서브필드(SF1~SF4)뿐만 아니라 전체 서브필드 중 어느 한 서브필드에서 서스테인 펄스 개수의 총수가 홀수개로 인가되면 서스테인 펄스에 의해 발생된 발광 양을 미세하게 제어할 수 있어 계조 표현력을 높일 수 있다. 또한, 계조 표현력을 높이기 위해 가장 낮은 저계조 서브필드에서만 서스테인 펄스의 수를 홀수개 공급하지 않아도 어떤 가중치를 갖는 서브필드에서라도 서스테인기간에 홀수개의 서스테인 펄스를 인가함으로 다양한 방법으로 계조 표현력을 향상시킬 수 있게 된다.

도 5b를 참조하면, 본 발명에 따른 플라즈마 디스플레이 장치의 제 2구동방법은 도 5a와 같이 한 프레임기간을 리셋기간, 어드레스기간 및 서스테인기간을 각각 포함하는 다수의 서브필드(SF1,SF2,SF3,SF4,...)로 시분할하며 각 서브필드는 각각 소정의 휘도 가중치를 갖도록 설정된다. 이를 보다 상세히 살펴보면 다음과 같다.

(제 1서브필드)

먼저, 제 1서브필드(SF1)의 리셋기간은 정극성의 높은 리셋펄스 또는 소정 기울기를 가지는 램프신호 형태의 셋업/셋다운펄스(미도시)가 서스테인 전극(Z)에 공급되어 전화면의 셀들 내에 리셋방전을 일으킨다. 리셋방전에 의해 전 화면의 셀들은 균일하게 벽전하가 축적되므로 방전특성이 균일하게 된다.

어드레스기간에는 어드레스전극(X)에 데이터펄스(data)가 공급되며, 그 데이터펄스(data)에 동기되도록 스캔전극들(Y)에 순차적으로 부극성 스캔 펄스(Scan)가 공급된다. 이 스캔 펄스와 데이터 펄스의 전압 차와 리셋기간에 생성된 벽 전압이 더해지면서 데이터펄스가 인가되는 셀 내에는 어드레스 방전이 발생된다.

서스테인기간에는 스캔전극(Y) 또는 서스테인 전극(Z) 중 어느 한 전극에만 하나의 서스테인 펄스가 공급된다.

소거 기간에는 서스테인기간에 서스테인 펄스(SUS)가 스캔전극(Y) 또는 서스테인 전극(Z) 중 어느 한 전극에만 공급될때, 상대적으로 서스테인 펄스가 공급되지 않은 전극(Y,Z)에 램프파형과 같은 이레이즈 펄스(erase)가 공급된다.

(제 2서브필드)

제 2서브필드(SF2)의 어드레스 기간은 제 1서브필드의 어드레스 기간과 같이 마찬가지로 동일하게 이루어진다. 서스테인기간에는 스캔전극(Y) 또는 서스테인 전극(Z)에 서스테인 펄스(SUS)가 교번적으로 공급될 수 있지만, 바람직하게는 가중치 증가에 따라 높은 계조를 표현하기 위하여 스캔전극(Y) 또는 서스테인 전극(Z)에 공급되는 서스테인 펄스의 수를 더 많이 늘려 인가한다. 다만, 이 때에도 서스테인 기간에 인가되는 서스테인 펄스의 총 수는 홀수개로 인가되도록 마지막 서스테인 펄스는 스캔 전극 또는 서스테인 전극 중 어느 한 전극에만 공급된다.

소거 기간에는 이전 서스테인 기간 중 마지막으로 인가되는 서스테인 펄스(SUS)가 스캔전극(Y) 또는 서스테인 전극(Z) 중 어느 한 전극에 공급되었을 때, 상대적으로 서스테인 펄스가 공급되지 않은 전극(Y,Z)에 램프파형과 같은 이레이즈 펄스(erase)가 공급된다.

(제 3, 제 4서브필드)

제 3 및 제 4서브필드(SF3, SF4)의 어드레스 기간은 제 1서브필드의 어드레 스기간과 같이 동일하게 이루어진다. 또한, 서스테인기간에는 제 2서브필드와 같이 스캔전극(Y) 또는 서스테인 전극(Z)에 서스테인 펄스(SUS)의 총 수가 홀수 개로 공급된다.

소거기간 역시 제 2서브필드에 인가되는 이레이즈 펄스와 동일함으로 이에 대한 설명은 생략하기로 한다.

(제 5,6,7,.. 서브필드)

제 5,6,7,.. 서브필드(SF5, SF6,SF7,...)의 어드레스 기간은 도면엔 나타나 있지 않지만 제 1서브필드의 어드레스기간과 같이 동일하게 이루어진다. 또한, 서스테인기간에는 종래와 마찬가지로 스캔전극(Y) 및 서스테인 전극(Z)에 한 쌍으로 서스테인 펄스가 공급될 수 있지만 제 3 및 제 4서브필드와 같이 스캔전극(Y) 또는 서스테인 전극(Z)에 서스테인 펄스의 총수가 홀수개 공급된다. 이 때, 소거기간에는 서스테인 전극(Z)에 이레이즈 펄스가 공급된다.

이와 같은 본 발명에 따른 플라즈마 디스플레이 장치의 제 2구동방법은 상술한 본 발명에 따른 플라즈마 디스플레이 장치의 제 1구동방법에서 제 1서브필드에서 공급되는 서스테인 펄스의 유무에 차이가 있지만 나타나는 효과는 제 1구동방법과 마찬가지로 가중치가 낮은 저계조 서브필드(SF1~SF4)에서 서스테인 펄스 개수의 총수가 홀수개로 인가되어 서스테인 펄스에 의해 발생된 발광 양을 미세하게 제어할 수 있어 계조 표현력을 높일 수 있다.

이상에서 보는 바와 같이, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않 고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 하고, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

상술한 바와 같이, 본 발명은 복수의 서브필드의 서스테인 기간에 홀수개의 서스테인 펄스가 인가되는 적어도 하나 이상의 서브필드를 포함함으로써 계조 표현력을 높이는데 보다 손쉽게 다양의 서스테인 기간에 홀수개의 서스테인 펄스가 인자연수 이하의 휘도 가중치를 서브필드에 부여함으로써 보다 세밀한 계조를 표현함에 따라 플라즈마 디스플레이 패널의 화질을 향상시킬 수 있는 효과가 있다.

Claims (7)

1. 다수의 스캔전극, 서스테인전극, 어드레스전극이 기판에 배열되어 형성된 플라즈마 디스플레이 패널;

   상기 스캔 전극, 서스테인 전극 및 어드레스 전극을 구동하기 위한 각각의 전극 구동부; 및

   상기 구동부를 제어하여, 한 프레임을 복수개의 서브필드로 나누고, 가중치가 낮은 순서대로 첫번째 서브필드부터 네번째 서브필드까지의 서브필드 중 적어도 하나 이상은 서스테인 기간에 상기 스캔전극 또는 서스테인전극에 인가된 총 서스테인 펄스의 개수가 홀수 개를 갖도록 하는 서스테인 펄스 제어부;

   를 포함하는 플라즈마 디스플레이 장치.
2. 삭제
3. 제 1항에 있어서,

   상기 스캔전극 또는 서스테인전극 중 어느 한 전극에 서스테인 펄스가 마지막으로 인가될 때, 상기 스캔전극 또는 서스테인전극 중 상기 서스테인 펄스가 마 지막으로 인가되지 않은 어느 한 전극에 소거 파형이 인가되는 것을 특징으로 하는 플라즈마 디스플레이 장치.
4. 제 1항에 있어서,

   상기 복수의 서브필드는 서스테인 기간 중 서스테인 펄스가 전혀 인가되지 않은 서브필드를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
5. 다수의 스캔전극, 서스테인전극, 어드레스전극이 기판에 배열되어 형성된 플라즈마 디스플레이 패널을 구동하는 장치에 있어서,

   상기 스캔 전극, 서스테인 전극 및 어드레스 전극을 구동하기 위한 각각의 전극 구동부; 및

   상기 구동부를 제어하여, 한 프레임을 복수개의 서브필드로 나누고, 가중치가 낮은 순서대로 첫번째 서브필드부터 네번째 서브필드까지의 서브필드 중 적어도 하나 이상은 서스테인 기간에 상기 스캔전극 또는 서스테인전극에 인가된 총 서스테인 펄스의 개수가 홀수 개를 갖도록 하는 서스테인 펄스 제어부;

   를 포함하는 플라즈마 디스플레이 패널의 구동장치.
6. 다수의 스캔전극, 서스테인전극, 어드레스전극이 기판에 배열되어 형성된 플라즈마 디스플레이 패널에 있어서,

   한 프레임을 복수개의 서브필드로 나누고, 가중치가 낮은 순서대로 첫번째 서브필드부터 네번째 서브필드까지의 서브필드 중 적어도 하나 이상은 서스테인 기간에 상기 스캔전극 또는 서스테인전극에 인가된 총 서스테인 펄스의 개수가 홀수 개를 갖도록 구동되는 것을 특징으로 하는 플라즈마 디스플레이 패널.
7. 한 프레임이 복수개의 서브필드로 나뉘고, 상기 복수의 서브필드는 각각 리셋 기간, 어드레스 기간, 서스테인 기간으로 나뉘어 화상이 표현되는 플라즈마 디스플레이 장치의 구동방법에 있어서,

   가중치가 낮은 순서대로 첫번째 서브필드부터 네번째 서브필드까지의 서브필드 중 적어도 하나 이상은 서스테인 기간에 상기 스캔전극 또는 서스테인전극에 인가된 총 서스테인 펄스의 개수가 홀수 개를 갖는 것을 특징으로 하는 플라즈마 디스플레이 장치의 구동방법.

Images