KR100692830B1

KR100692830B1 - 플라즈마 디스플레이 장치 및 그의 구동 방법

Info

Publication number: KR100692830B1
Application number: KR1020050029697A
Authority: KR
Inventors: 김남진
Original assignee: 엘지전자 주식회사
Priority date: 2005-04-08
Filing date: 2005-04-08
Publication date: 2007-03-09
Also published as: KR20060106501A

Abstract

본 발명은 하나의 프레임을 복수의 서브필드 그룹으로 나누고, 이렇게 나눈 서브필드 그룹에서 서브필드의 계조 값의 크기를 고려하여 서스테인 기간에서 공급되는 서스테인 펄스의 개수 또는 유지 시간의 길이를 조절하거나, 어드레스 기간에서 공급되는 스캔 펄스의 폭을 조절하거나 또는 서스테인 기간에서 공급되는 서스테인 펄스의 단위 계조 당 개수 또는 유지 시간의 길이를 조절하는 플라즈마 디스플레이 장치 및 그의 구동 방법에 관한 것으로. 플리커의 발생을 감소시키며, 아울러 저 계조 서브필드에서의 방전을 안정시켜 전체 플라즈마 디스플레이 패널의 구동을 안정시켜 구동 마진(Margin)을 개선한다.

이러한 목적을 이루기 위한 본 발명의 플라즈마 디스플레이 장치는 스캔 전극 및 서스테인 전극과, 스캔 전극 및 서스테인 전극과 교차하는 복수의 어드레스 전극을 포함하는 플라즈마 디스플레이 패널과, 전극들을 구동하기 위한 구동부 및 복수의 서브필드 그룹에서 구동부를 제어하여, 한 프레임을 각각 하나 이상의 서브필드를 포함하는 복수의 서브필드 그룹으로 나누고, 복수의 서브필드 그룹 중 하나 이상의 서브필드 그룹의 저 계조 서브필드에서는 계조 레벨에 따라 리셋 기간동안 공급되는 리셋 펄스의 크기 또는 개수를 조절하고, 어드레스 기간동안 공급되는 스캔 펄스의 폭을 조절하고, 서스테인 기간동안 공급되는 서스테인 펄스의 단위 계조 당 개수 또는 유지 시간의 길이를 조절하는 펄스 제어부를 포함하는 것을 특징으로 한다.

Description

플라즈마 디스플레이 장치 및 그의 구동 방법{Plasma Display Apparatus and Driving Method thereof}

도 1은 일반적인 플라즈마 디스플레이 패널의 구조를 도시한 도.

도 2는 종래 플라즈마 디스플레이 패널의 화상 계조를 구현하는 방법을 나타낸 도.

도 3은 종래 플라즈마 디스플레이 패널의 구동 방법에 따른 구동파형을 나타낸 도.

도 4는 도 3의 종래 플라즈마 디스플레이 패널의 구동 방법에 따른 구동파형에서 리셋 펄스를 보다 상세히 설명하기 위한 도.

도 5는 종래 PAL 방식에서의 플라즈마 디스플레이 패널의 화상을 구현하기 위한 서브필드의 배열을 설명하기 위한 도.

도 6은 종래 플라즈마 디스플레이 패널의 구동 방법에서 어드레스 기간에 인가되는 스캔 펄스의 폭을 설명하기 위한 도.

도 7은 도 3의 종래 플라즈마 디스플레이 패널의 구동 방법에 따른 구동파형에서 서스테인 기간에서 공급되는 서스테인 펄스의 개수를 보다 상세히 설명하기 위한 도.

도 8은 도 3의 종래 플라즈마 디스플레이 패널의 구동 방법에 따른 구동파형 에서 서스테인 기간에서 공급되는 서스테인 펄스의 유지 시간의 일례를 보다 상세히 설명하기 위한 도.

도 9는 본 발명의 플라즈마 디스플레이 장치를 설명하기 위한 도.

도 10a 내지 도 10b는 하나의 프레임을 복수의 서브필드 그룹으로 나누는 일례를 설명하기 위한 도.

도 11은 본 발명의 플라즈마 디스플레이 패널의 구동 방법을 개략적으로 설명하기 위한 도.

도 12a 내지 도 12b는 본 발명의 플라즈마 디스플레이 패널의 구동 방법에서 리셋 펄스의 크기를 조절하는 일례를 설명하기 위한 도.

도 13은 도 12a 내지 도 12b의 본 발명의 플라즈마 디스플레이 패널의 구동 방법에서 저 계조 서브필드의 설정 방법의 일례를 설명하기 위한 도.

도 14는 도 12a 내지 도 12b의 본 발명의 플라즈마 디스플레이 패널의 구동 방법에서 셋업이 생략된 구동 파형을 설명하기 위한 도.

도 15는 본 발명의 플라즈마 디스플레이 패널의 구동 방법 중 리셋 펄스의 크기를 조절하는 구동 방법에서 하나의 서브필드 그룹 내에서의 서브필드들의 배열을 설명하기 위한 도.

도 16a 내지 도 16b는 하나의 프레임을 복수의 서브필드 그룹으로 나누는 또 다른 예를 설명하기 위한 도.

도 17a 내지 도 17b는 도 16a 내지 도 16b의 배열 순서를 갖는 구동 방법에서 구동 파형의 일례를 설명하기 위한 도.

도 18a 내지 도 18b는 하나의 프레임을 복수의 서브필드 그룹으로 나누는 또 다른 예를 설명하기 위한 도.

도 19a 내지 도 19b는 하나의 프레임을 복수의 서브필드 그룹으로 나누는 또 따른 예를 설명하기 위한 도.

도 20은 본 발명의 플라즈마 디스플레이 패널의 구동 방법에서 리셋 펄스의 개수를 조절하는 일례를 설명하기 위한 도.

도 21은 본 발명의 플라즈마 디스플레이 패널의 구동 방법에서 리셋 기간에서 공급되는 리셋 펄스의 개수를 조절하는 일례를 보다 상세히 설명하기 위한 도.

도 22는 본 발명의 플라즈마 디스플레이 패널의 구동 방법에서 리셋 펄스의 개수를 조절하는 일례에서 하나의 서브필드 그룹 내에서의 서브필드들의 배열을 설명하기 위한 도.

도 23은 본 발명의 플라즈마 디스플레이 패널의 구동 방법에서 리셋 펄스의 개수를 조절하는 일례에서 리셋 펄스의 개수 설정의 일례를 설명하기 위한 도.

도 24는 본 발명의 플라즈마 디스플레이 패널의 구동 방법에서 어드레스 기간에 공급되는 스캔 펄스의 폭을 조절하는 일례를 설명하기 위한 도.

도 25는 하나의 프레임을 복수의 서브필드 그룹으로 나누고, 각각의 서브필드 그룹 내에서 스캔 펄스가 상대적으로 큰 서브필드를 선택하는 일례를 설명하기 위한 도.

도 26은 본 발명의 플라즈마 디스플레이 패널의 구동 방법에서 스캔 펄스의 폭을 조절하는 일례에서 스캔 펄스의 폭을 설명하기 위한 도.

도 27a 내지 도 27b는 어드레스 기간에서 스캔 전극으로 인가되는 스캔 펄스의 폭이 상대적으로 큰 서브필드들 사이에서 스캔 펄스의 폭의 관계를 설명하기 위한 도.

도 28은 도 16a 내지 도 16b의 배열 순서를 갖는 구동 방법에서 스캔 펄스의 폭을 조절하는 구동 파형의 일례를 설명하기 위한 도.

도 29는 본 발명의 플라즈마 디스플레이 패널의 구동 방법에서 저 계조 서브필드에서 서스테인 기간에 서스테인 펄스의 개수를 조절하는 일례를 설명하기 위한 도.

도 30은 본 발명의 플라즈마 디스플레이 패널의 구동 방법에서 저 계조 서브필드의 서스테인 기간에서 공급되는 서스테인 펄스의 단위 계조 당 개수를 조절하는 일례에서 저 계조 서브필드의 설정 방법의 일례를 설명하기 위한 도.

도 31은 본 발명의 플라즈마 디스플레이 패널의 구동 방법에서 저 계조 서브필드의 서스테인 기간에서 공급되는 서스테인 펄스의 단위 계조 당 개수를 조절하는 일례에서 하나의 서브필드 그룹 내에서의 서브필드들의 배열을 설명하기 위한 도.

도 32는 본 발명의 플라즈마 디스플레이 패널의 구동 방법에서 서브필드들이 계조 값이 감소하는 방향으로 배열된 경우에서의 서스테인 펄스의 단위 계조 당 개수를 설명하기 위한 도.

도 33은 본 발명의 플라즈마 디스플레이 패널의 구동 방법에서 저 계조 서브필드의 서스테인 기간에서 공급되는 서스테인 펄스의 단위 계조 당 유지 시간의 길 이를 설명하기 위한 도.

도 34는 본 발명의 플라즈마 디스플레이 패널의 구동 방법에서 저 계조 서브필드의 서스테인 기간에서 공급되는 서스테인 펄스의 단위 계조 당 유지 시간의 길이의 설정 방법의 일례를 설명하기 위한 도.

도 35는 본 발명의 플라즈마 디스플레이 패널의 구동 방법에서 저 계조 서브필드의 서스테인 펄스의 단위 계조 당 개수를 조절하는 일례에서 저 계조 서브필드의 서스테인 펄스의 유지 시간의 길이의 설정 방법의 다른 예를 설명하기 위한 도.

도 36은 본 발명의 플라즈마 디스플레이 패널의 구동 방법에서 저 계조 서브필드의 서스테인 펄스의 단위 계조 당 유지 시간의 길이를 조절하는 일례에서 하나의 서브필드 그룹 내에서의 서브필드들의 배열을 설명하기 위한 도.

도 37은 본 발명의 플라즈마 디스플레이 패널의 구동 방법에서 저 계조 서브필드의 서스테인 펄스의 단위 계조 당 유지 시간의 길이를 조절하는 일례에서 하나의 서브필드 그룹 내에서의 서브필드들의 또 다른 배열을 설명하기 위한 도.

<도면의 주요 부분에 대한 부호의 설명>

900 : 플라즈마 디스플레이 패널 901 : 펄스 제어부

902 : 데이터 구동부 903 : 스캔 구동부

904 : 서스테인 구동부 905 : 구동 전압 발생부

본 발명은 플라즈마 디스플레이 패널(Plasma Display Panel)에 관한 것으로, 보다 상세하게는 하나의 프레임을 복수의 서브필드 그룹으로 나누고, 이렇게 나눈 서브필드 그룹에서 서브필드의 계조 값의 크기를 고려하여 서스테인 기간에서 공급되는 서스테인 펄스의 개수 또는 유지 시간의 길이를 조절하는 플라즈마 디스플레이 장치 및 그의 구동 방법에 관한 것이다.

일반적으로 플라즈마 디스플레이 패널은 전면 패널과 후면 패널 사이에 형성된 격벽이 하나의 단위 셀을 이루는 것으로, 각 셀 내에는 네온(Ne), 헬륨(He) 또는 네온 및 헬륨의 혼합기체(Ne+He)와 같은 주 방전 기체와 소량의 크세논을 함유하는 불활성 가스가 충진되어 있다. 고주파 전압에 의해 방전이 될 때, 불활성 가스는 진공자외선(Vacuum Ultraviolet rays)을 발생하고 격벽 사이에 형성된 형광체를 발광시켜 화상이 구현된다. 이와 같은 플라즈마 디스플레이 패널은 얇고 가벼운 구성이 가능하므로 차세대 표시장치로서 각광받고 있다.

도 1은 일반적인 플라즈마 디스플레이 패널의 구조를 나타낸 도이다.

도 1에 도시된 바와 같이, 플라즈마 디스플레이 패널은 화상이 디스플레이 되는 표시면인 전면 글라스(101)에 스캔 전극(102)과 서스테인 전극(103)이 쌍을 이뤄 형성된 복수의 유지전극쌍이 배열된 전면 패널(100) 및 배면을 이루는 후면 글라스(111) 상에 전술한 복수의 유지전극쌍과 교차되도록 복수의 어드레스 전극(113)이 배열된 후면 패널(110)이 일정거리를 사이에 두고 평행하게 결합된다.

전면 패널(100)은 하나의 방전셀에서 상호 방전시키고 셀의 발광을 유지하기 위한 스캔 전극(102) 및 서스테인 전극(103), 즉 투명한 ITO 물질로 형성된 투명 전극(a)과 금속재질로 제작된 버스 전극(b)으로 구비된 스캔 전극(102) 및 서스테인 전극(103)이 쌍을 이뤄 포함된다. 스캔 전극(102) 및 서스테인 전극(103)은 방전 전류를 제한하며 전극 쌍 간을 절연시켜주는 하나 이상의 상부 유전체층(104)에 의해 덮혀지고, 상부 유전체층(104) 상면에는 방전 조건을 용이하게 하기 위하여 산화마그네슘(MgO)을 증착한 보호층(105)이 형성된다.

후면 패널(110)은 복수개의 방전 공간 즉, 방전셀을 형성시키기 위한 스트라이프 타입(또는 웰 타입)의 격벽(112)이 평행을 유지하여 배열된다. 또한, 어드레스 방전을 수행하여 진공자외선을 발생시키는 다수의 어드레스 전극(113)이 격벽(112)에 대해 평행하게 배치된다. 후면 패널(110)의 상측면에는 어드레스 방전시 화상표시를 위한 가시광선을 방출하는 R, G, B 형광체(114)가 도포된다. 어드레스 전극(113)과 형광체(114) 사이에는 어드레스 전극(113)을 보호하기 위한 하부 유전체층(115)이 형성된다.

이와 같은 플라즈마 디스플레이 패널에서 화상 계조를 구현하는 방법은 다음 도 2와 같다.

도 2는 종래 플라즈마 디스플레이 패널의 화상 계조를 구현하는 방법을 나타낸 도이다.

도 2에 도시된 바와 같이, 종래 플라즈마 디스플레이 패널의 화상 계조(Gray Level) 표현 방법은 한 프레임을 발광횟수가 다른 여러 서브필드로 나누고, 각 서브필드는 다시 모든 셀들을 초기화시키기 위한 리셋 기간(RPD), 방전될 셀을 선택하기 위한 어드레스 기간(APD) 및 방전횟수에 따라 계조를 구현하는 서스테인 기간 (SPD)으로 나뉘어진다. 예를 들어, 256 계조로 화상을 표시하고자 하는 경우에 1/60 초에 해당하는 프레임기간(16.67ms)은 도 2와 같이 8개의 서브필드들(SF1 내지 SF8)로 나누어지고, 8개의 서브 필드들(SF1 내지 SF8) 각각은 리셋 기간, 어드레스 기간 및 서스테인 기간으로 다시 나누어지게 된다.

각 서브필드의 리셋 기간 및 어드레스 기간은 각 서브필드마다 동일하다. 방전될 셀을 선택하기 위한 어드레스방전은 어드레스 전극과 스캔 전극인 투명전극 사이의 전압차에 의해 일어난다. 서스테인 기간은 각 서브필드에서 2ⁿ(단, n = 0, 1, 2, 3, 4, 5, 6, 7)의 비율로 증가된다. 이와 같이 각 서브필드에서 서스테인 기간이 달라지게 되므로 각 서브필드의 서스테인 기간 즉, 서스테인 방전 횟수를 조절하여 화상의 계조를 표현하게 된다. 이러한 플라즈마 디스플레이 패널의 구동 방법에 따른 구동파형을 살펴보면 다음 도 3과 같다.

도 3은 종래 플라즈마 디스플레이 패널의 구동 방법에 따른 구동파형을 나타낸 도면이다.

도 3에 도시된 바와 같이, 플라즈마 디스플레이 패널은 모든 셀들을 초기화시키기 위한 리셋 기간, 방전할 셀을 선택하기 위한 어드레스 기간, 선택된 셀의 방전을 유지시키기 위한 서스테인 기간 및 방전된 셀 내의 벽전하를 소거하기 위한 소거 기간으로 나뉘어 구동된다.

리셋 기간에 있어서, 셋업 기간에는 모든 스캔 전극들에 상승 램프파형(Ramp-up)이 동시에 인가된다. 이 상승 램프파형에 의해 전화면의 방전셀들 내에는 약한 암방전(Dark Discharge)이 일어난다. 이 셋업 방전에 의해 어드레스 전극과 서스테인 전극 상에는 정극성 벽전하가 쌓이게 되며, 스캔 전극 상에는 부극성의 벽전하가 쌓이게 된다.

셋다운 기간에는 상승 램프파형이 공급된 후, 상승 램프파형의 피크전압보다 낮은 정극성 전압에서 떨어지기 시작하여 그라운드(GND)레벨 전압 이하의 특정 전압레벨까지 떨어지는 하강 램프파형(Ramp-down)이 셀들 내에 미약한 소거방전을 일으킴으로써 스캔 전극에 과도하게 형성된 벽 전하를 충분히 소거시키게 된다. 이 셋다운 방전에 의해 어드레스 방전이 안정되게 일어날 수 있을 정도의 벽전하가 셀들 내에 균일하게 잔류된다.

어드레스 기간에는 부극성 스캔 펄스가 스캔 전극들에 순차적으로 인가됨과 동시에 스캔 펄스에 동기되어 어드레스 전극에 정극성의 데이터 펄스가 인가된다. 이 스캔 펄스와 데이터 펄스의 전압 차와 리셋 기간에 생성된 벽 전압이 더해지면서 데이터 펄스가 인가되는 방전셀 내에는 어드레스 방전이 발생된다. 어드레스 방전에 의해 선택된 셀들 내에는 서스테인 전압(Vs)이 인가될 때 방전이 일어날 수 있게 하는 정도의 벽전하가 형성된다. 서스테인 전극에는 셋다운 기간과 어드레스 기간 동안에 스캔 전극과의 전압차를 줄여 스캔 전극과의 오방전이 일어나지 않도록 정극성 전압(Vz)이 공급된다.

서스테인 기간에는 스캔 전극과 서스테인 전극들에 교번적으로 서스테인 펄스(Sus)가 인가된다. 어드레스 방전에 의해 선택된 셀은 셀 내의 벽 전압과 서스테인 펄스가 더해지면서 매 서스테인 펄스가 인가될 때 마다 스캔 전극과 서스테인 전극 사이에 서스테인 방전 즉, 표시방전이 일어나게 된다.

서스테인 방전이 완료된 후, 소거 기간에서는 펄스폭과 전압레벨이 작은 소거 램프파형(Ramp-ers)의 전압이 서스테인 전극에 공급되어 전화면의 셀들 내에 잔류하는 벽 전하를 소거시키게 된다.

이와 같은 종래의 구동 파형은 모든 서브필드에서 리셋 펄스의 크기 및 그 개수가 동일하다.

또한, 이와 같은 종래의 구동 파형은 모든 서브필드에서 어드레스 기간에서 스캔 전극으로 인가되는 스캔 펄스(Vsc)의 폭이 모든 서브필드에서 동일하다.

또한, 이와 같은 종래의 구동 파형은 모든 서브필드에서 단위 계조 당 서스테인 펄스의 개수 및 유지 시간의 길이가 동일하다.

먼저, 이러한 종래의 구동 파형에서 리셋 기간에서 인가되는 리셋 펄스를 먼저 살펴보면 다음 도 4와 같다.

도 4는 도 3의 종래 플라즈마 디스플레이 패널의 구동 방법에 따른 구동파형에서 리셋 펄스를 보다 상세히 설명하기 위한 도면이다.

도 4에 도시된 바와 같이, 종래의 플라즈마 디스플레이 패널의 구동 방법에 따른 구동파형에서 리셋 펄스는 그 크기가 모든 서브필드에서 동일하다.

예를 들면, 전술한 도 4에서와 같이 종래의 구동파형에서 소정의 정극성 전압, 예컨대 서스테인 전압(Vs)에서부터 소정의 기울기를 가지고 상승하는 상승 램프가 셋업 전압(Vsetup)까지 상승한 이후에 다시 소정의 정극성 전압까지 하강하는 펄스가 모든 스캔 전극으로 인가된다.

이와 같이 모든 서브필드에서 동일한 크기의 리셋 펄스를 인가하는 종래의 구동방법에서는 모든 서브필드에서 리셋 펄스의 크기가 동일하기 때문에 가중치가 상대적으로 낮아 저 계조를 구현하는 저 계조 서브필드에서는 다른 고 계조 서브필드와 비교할 때 리셋 기간에서 방전셀 내에 충분한 양의 벽전하가 생성되지 못하는 문제점이 있다. 이에 따라 계조 값이 상대적으로 낮은 저 계조 서브필드에서는 이후이 어드레스 방전이 불안정해지고, 또한 어드레스 방전 이후의 서스테인 방전이 불안정해지는 문제점이 있다.

한편, 전술한 구동 방법으로 구동되는 플라즈마 디스플레이 패널에서는 일반적으로 깜빡거림, 즉 플리커(Flicker)가 발생한다.

이러한 플리커는 일반적으로 영상 신호의 수직 주파수(Frame 주파수)보다 형광체의 잔광시간이 짧을 경우에 발생하는 현상이다. 예를 들어, 수직 주파수가 60Hz라고 가정할 때 16.67 m/sec 당 하나의 프레임의 영상을 표시하게 되는데 형광체의 반응속도는 이 보다 더 빠르게 되어 화면의 깜박거림, 즉 플리커가 발생한다.

특히, PAL(Phase Alternating Line)방식에서는 그 수직 주파수가 50Hz로서 상대적으로 짧아서 플리커의 발생이 더욱 심화되는 문제점이 있다.

이러한 PAL 방식에서는 하나의 프레임 내에서 서브필드의 배열을 복수의 단계로 하여 전술한 플리커의 문제를 저감시키려 하였다.

이러한 PAL 방식에서의 서브필드의 배열을 살펴보면 다음 도 5와 같다.

도 5는 종래 PAL 방식에서의 플라즈마 디스플레이 패널의 화상을 구현하기 위한 서브필드의 배열을 설명하기 위한 도면이다.

도 5를 살펴보면, 종래의 PAL 방식에서는 하나의 프레임 내에서 서로 다른 가중치의 서브필드를 복수 개, 바람직하게는 두 개의 그룹으로 나누어 배열하였다. 예를 들면, 도 7과 같이, 제 1 서브필드 그룹에 가중치, 즉 계조값 1의 서브필드, 가중치 8의 서브필드, 가중치 16의 서브필드, 가중치 32의 서브필드 및 가중치 64의 서브필드를 포함시킨다.

또한, 제 2 서브필드 그룹에는 가중치 2인 서브필드, 가중치 4인 서브필드, 두 개의 가중치 8인 서브필드, 가중치 16인 서브필드, 가중치 32인 서브필드 및 가중치 64의 서브필드를 포함시킨다.

이와 같이, 배열된 하나의 프레임 내에서의 서브필드의 가중치의 합, 즉 계조값의 합은 1 + 2 + 4 + 8 + (8+8) + (16+16) + (32+32) + (64+64), 즉 255이다. 결국, 256계조를 구현할 수 있다.

이와 같이, 하나의 프레임 내에서 서브필드의 배열을 복수의 단계로 하여 플라즈마 디스플레이 패널을 구동시키는 PAL 방식에서는 전술한 플리커의 발생을 저감시키는 효과는 있지만, 한 프레임 내에서의 가중치가 상대적으로 낮은 저 계조 서브필드의 개수가 증가하는 문제점이 있다.

즉, 하나의 프레임 내에서 서브필드의 배열을 1단계로 하는 일반적인 방식에서는 전술한 도 2에서와 같이, 가중치가 상대적으로 낮은 저 계조 서브필드를 계조 값이 1, 2, 4, 8인 제 1, 2, 3, 4 서브필드로 구분한다고 가정하면, 하나의 프레임 내에서 서브필드의 배열을 2 단계로 하는 PAL방식에서는 가중치가 상대적으로 낮은 저 계조 서브필드는 제 1 서브필드 그룹에서 제 1, 2 서브필드이고, 또한 제 2 서 브필드 그룹에서 제 1, 2, 3, 4 서브필드이다.

이에 따라, PAL방식에서는 하나의 프레임 내에서 서브필드의 배열을 1단계로 하는 일반적인 방식에 비해 가중치가 상대적으로 낮은 저 계조 서브필드의 개수가 증가함으로써, 어드레스 방전이 불안정하게 될 가능성이 큰 초기 서브필드, 즉 계조 값이 상대적으로 낮은 서브필드에서는 어드레스 방전 이후의 방전셀 내에서의 벽전하의 분포가 충분하지 않아 이후의 서스테인 방전이 불안정해지거나 또는 서스테인 방전이 발생하지 않는 현상이 더욱 심화되는 문제점이 있다.

다음으로, 전술한 도 3의 종래의 구동 파형에서 어드레스 기간에서 인가되는 스캔 펄스를 살펴보면 다음 도 6과 같다.

도 6은 종래 플라즈마 디스플레이 패널의 구동 방법에서 어드레스 기간에 인가되는 스캔 펄스의 폭을 설명하기 위한 도면이다.

도 6에 도시된 바와 같이, 종래의 플라즈마 디스플레이 패널의 구동 방법에서는 어드레스 기간에서 인가되는 스캔 펄스의 폭이 모든 서브필드에서 W로 동일하게 설정된다. 다르게 표현하면, 상대적으로 가중치가 낮아 저 계조(Low Gray Level)를 구현하는 서브필드와 상대적으로 가중치가 높아 고 계조(High Gray Level)를 구현하는 서브필드에서 스캔 펄스의 폭이 모두 동일하다.

여기서, 전술한 어드레스 기간에서 스캔 전극으로 인가되는 스캔 펄스의 폭은 방전셀 내에서의 벽전하의 생성에 영향을 미치는 주요 요인 중 하나로서, 셋다운 펄스의 끝단에서 상승하는 스캔 기준 전압으로부터 역극성으로 하강하는 스캔 펄스(Vsc)의 폭이 크면 클수록 어드레스 방전이 지속되는 시간이 증가하고, 이에 따라 방전셀 내에서 벽전하가 더욱 많이 생성된다.

그러나 종래에는 가중치의 크기에 관계없이, 즉 계조 값의 크기에 관계없이 모든 서브필드에서 스캔 펄스의 폭을 모두 동일하게 설정하기 때문에, 가중치가 상대적으로 낮은 초기 서브필드, 즉 계조 값이 상대적으로 낮은 서브필드에서 어드레스 방전이 불안정하게 될 가능성이 크다. 이로 인해 어드레스 지터(Jitter)가 악화되는 문제점이 있다.

또한, 전술한 바와 같은 상대적으로 가중치가 낮아 저 계조를 구현하는 서브필드에서는 서스테인 펄스의 개수가 고 계조를 구현하는 서브필드에 비해 어드레스 방전이 불안정하고 이에 더불어 서스테인 펄스의 개수가 더 적다. 이에 따라 불안정한 어드레스 방전에 의해 방전셀 내에서 쌓이는 벽전하의 양이 서스테인 방전에 불충분하도록 되어 서스테인 방전이 불안정하게 되는 가능성이 있다. 이러한 서스테인 방전의 특성을 고려하면 어드레스 기간에서 안정적인 어드레스 방전을 발생시켜 방전셀 내에서의 벽전 하의 분포를 서스테인 방전에 유리하도록 설정하여야 한다. 그러나 종래에는 가중치의 크기, 즉 계조 값의 크기에 관계없이 모든 서브필드에서 스캔 펄스의 폭을 모두 동일하게 설정하기 때문에, 어드레스 방전이 불안정하게 될 가능성이 큰 초기 서브필드, 즉 계조 값이 상대적으로 낮은 서브필드에서는 어드레스 방전 이후의 방전셀 내에서의 벽전하의 분포가 충분하지 않아 이후의 서스테인 방전이 불안정해지거나 또는 서스테인 방전이 발생하지 않는 문제점이 있다.

이와 같이 모든 서브필드에 동일한 펄스의 폭의 스캔 펄스가 인가됨으로써 발생하는 문제점은 도 5에서 설명한 바와 같은 PAL방식에서 더욱 심화된다. 이는 전술한 바와 같이 하나의 프레임을 복수의 서브필드 그룹으로 나누어 구동하는 PAL방식의 특성상 저 계조 서브필드의 개수가 증가하기 때문이다.

다음으로, 도 3과 같은 종래의 구동 파형에서 서스테인 펄스를 살펴보면 다음 도 7과 같다.

도 7은 도 3의 종래 플라즈마 디스플레이 패널의 구동 방법에 따른 구동파형에서 서스테인 기간에서 공급되는 서스테인 펄스의 개수를 보다 상세히 설명하기 위한 도면이다.

도 7에 도시된 바와 같이, 종래의 플라즈마 디스플레이 패널의 구동 방법에 따른 구동파형에서 단위 계조 당 서스테인 펄스의 개수가 모든 서브필드에서 동일하다.

예를 들면, 전술한 도 7에서와 같이 종래의 구동파형에서 10개의 서스테인 펄스의 가중치 1, 즉 계조 1을 구현한다고 가정할 때, 제 1 서브필드에서의 계조와 서스테인 펄스 개수의 비는 계조 1 : 서스테인 펄스 10개 이다. 다르게 표현하면 단위 계조 당 공급되는 서브테인 펄스의 개수가 모든 서브필드에서 동일하다. 예컨대 제 2 서브필드에서 계조 2를 구현하기 위해 20개의 서스테인 펄스를 인가하였다면, 제 8 서브필드에서도 계조 128을 구현하기 위해서는 1280개의 서스테인 펄스를 인가하는 것이다.

이러한 계조와 서스테인 펄스의 개수의 비는 전술한 제 1 서브필드뿐만 아니라 제 2, 3, 4, 5, 6, 7, 8 서브필드에서의 비와 동일하다.

이와 같이 모든 서브필드에서 단위 계조 당 서스테인 펄스 개수가 동일한 종래의 구동방법에서는 계조 값이 상대적으로 낮은 저 계조 서브필드에서 다른 고 계조 서브필드와 비교할 때 리셋 기간에서 방전셀 내에 충분한 양의 벽전하가 생성되지 못하는 문제점이 있다. 이에 따라 계조 값이 상대적으로 낮은 저 계조 서브필드에서는 이후이 어드레스 방전이 불안정해지고, 또한 어드레스 방전 이후의 서스테인 방전이 불안정해지는 문제점이 있다.

또한, 이와 같은 종래의 구동 파형은 모든 서브필드에서 단위 계조 당 서스테인 펄스의 유지 시간의 길이가 동일하다.

이러한 종래의 구동 파형에서 서스테인 펄스의 유지 시간의 길이를 살펴보면 다음 도 8과 같다.

도 8은 도 3의 종래 플라즈마 디스플레이 패널의 구동 방법에 따른 구동파형에서 서스테인 기간에서 공급되는 서스테인 펄스의 유지 시간의 일례를 보다 상세히 설명하기 위한 도면이다.

도 8에 도시된 바와 같이, 종래의 구동 파형에서는 모든 서브필드의 서스테인 기간에서 인가되는 서스테인 펄스의 유지 시간의 길이, 즉 서스테인 펄스의 폭이 동일하다. 예컨대 도 8과 같이 모든 서브필드의 서스테인 기간에서 서스테인 펄스의 유지 시간의 길이, 즉 서스테인 펄스의 폭은 W로 일정하게 유지된다.

이와 같이 모든 서브필드에 동일한 개수 또는 동일한 유지 시간의 길이의 서스테인 펄스가 인가됨으로써 발생하는 문제점은 도 5에서 설명한 바와 같은 PAL방식에서 더욱 심화된다. 이는 전술한 바와 같이 하나의 프레임을 복수의 서브필드 그룹으로 나누어 구동하는 PAL방식의 특성상 저 계조 서브필드의 개수가 증가하기 때문이다.

이러한 문제점을 해결하기 위해 본 발명은 한 프레임에 포함된 서브필드들을 복수개의 서브필드 그룹으로 나누고, 이렇게 나눈 서브필드 그룹 중 하나 이상에서 해당 서브필드의 계조 레벨에 따라 저 계조 서브필드의 리셋 기간에서는 리셋 펄스의 크기 또는 개수를 조절하고, 어드레스 기간에서는 스캔 펄스의 폭을 조절하고, 서스테인 기간에서는 서스테인 펄스의 개수 또는 폭을 조절함으로써, 플리커(Flicker)의 발생을 억제하면서도, 구동 시 방전을 안정시키는 플라즈마 디스플레이 장치 및 그의 구동 방법을 제공하는데 그 목적이 있다.

여기서 전술한 각 프레임 사이에는 소정의 길이를 갖는 휴지 기간이 포함되고, 프레임의 서브필드 그룹들은 동일 프레임 내에서 연속인 것을 특징으로 한다.

또한, 각 프레임 사이에는 소정의 길이를 갖는 제 1 휴지 기간이 포함되고, 동일 프레임 내에서 서브필드 그룹들의 사이에는 소정의 길이를 갖는 제 2 휴지 기간이 더 포함되는 것을 특징으로 한다.

또한, 제 1 휴지 기간과 상기 제 2 휴지 기간의 길이는 서로 같은 것을 특징으로 한다.

또한, 복수의 서브필드 그룹은 각각 복수의 서브필드를 포함하고, 복수의 서브필드 그룹은 각 그룹 내에서 서브필드들이 계조 값의 크기가 증가하는 순서로 배열된 것을 특징으로 한다.

또한, 복수의 서브필드 그룹은 각각 복수의 서브필드를 포함하고, 복수의 서브필드 그룹은 각 그룹 내에서 서브필드들이 계조 값의 크기가 감소하는 순서로 배열된 것을 특징으로 한다.

또한, 프레임은 두 개의 서브필드 그룹으로 나뉘고, 두 개의 서브필드 그룹은 각각 복수의 서브필드를 포함하고, 두 개의 서브필드 그룹은 각 서브필드 그룹 내에서 서브필드들의 계조 값의 크기 순서에 따라 배열되는 것을 특징으로 한다.

또한, 두 개의 서브필드 그룹 중 어느 하나는 그룹 내에서 서브필드들이 계조 값의 크기가 증가하는 순서로 배열된 것을 특징으로 한다.

또한, 두 개의 서브필드 그룹 중 어느 하나는 그룹 내에서 서브필드들이 계조 값의 크기가 감소하는 순서로 배열된 것을 특징으로 한다.

또한, 두 개의 서브필드 그룹 중 어느 하나는 그룹 내에서 서브필드들이 계조 값의 크기가 감소하는 순서로 배열되고, 두 개의 서브필드 그룹 중 어느 하나는 그룹 내에서 서브필드들이 계조 값의 크기가 증가하는 순서로 배열되는 것을 특징으로 한다.

또한, 펄스 제어부는 복수의 서브필드 그룹 중 하나 이상의 서브필드 그룹의 저 계조 서브필드에서 계조 레벨에 따라 리셋 기간동안 공급되는 리셋 펄스의 크기를 조절하는 경우, 저 계조 서브필드의 리셋 기간에서 공급되는 리셋 펄스의 크기를 다른 서브필드보다 더 크게 하는 것을 특징으로 한다.

또한, 펄스 제어부는 하나의 서브필드 그룹은 두 개 이상의 저 계조 서브필드를 포함하고, 동일 서브필드 그룹 내에 포함된 저 계조 서브필드들의 리셋 기간에서 공급되는 리셋 펄스의 크기는 모두 동일하도록 하는 것을 특징으로 한다.

또한, 펄스 제어부는 하나의 서브필드 그룹은 두 개 이상의 저 계조 서브필드를 포함하고, 동일 서브필드 그룹 내에 포함된 저 계조 서브필드 중 적어도 어느 하나는 리셋 기간에서 공급되는 리셋 펄스의 크기가 다른 저 계조 서브필드와 서로 다르도록 하는 것을 특징으로 한다.

또한, 펄스 제어부는 하나의 서브필드 그룹 내에서 리셋 펄스의 크기가 서로 다른 두 개의 저 계조 서브필드 중 제 2 저 계조 서브필드보다 계조 값이 더 작은 제 1 저 계조 서브필드의 리셋 기간에서 공급되는 리셋 펄스의 크기가 제 2 서브필 드의 리셋 펄스의 크기보다 더 크도록 하는 것을 특징으로 한다.

또한, 펄스 제어부는 적어도 어느 하나의 서브필드 그룹 내에서 저 계조 서브필드의 리셋 기간에서 스캔 전극으로 인가되는 리셋 펄스의 크기를 서스테인 전압(Vs)의 2배 이상의 전압으로 하는 것을 특징으로 한다.

또한, 적어도 하나 이상의 서브필드 그룹 내에서 서브필드들은 계조 값의 크기 순서로 불규칙적으로 배열되는 것을 특징으로 한다.

또한, 펄스 제어부는 적어도 하나 이상의 서브필드 그룹 내에서 리셋 펄스 중 적어도 어느 하나는 소정의 크기의 정극성 전압을 유지하다가 기울기를 가지고 하강하도록 하는 것을 특징으로 한다.

또한, 소정의 크기의 정극성 전압은 그 크기가 서스테인 전압(Vs)인 것을 특징으로 한다.

또한, 펄스 제어부는 복수의 서브필드 그룹 중 하나 이상의 서브필드 그룹의 저 계조 서브필드에서 계조 레벨에 따라 리셋 기간동안 공급되는 리셋 펄스의 개수를 조절하는 경우, 저 계조 서브필드의 리셋 기간에서 공급되는 리셋 펄스의 개수를 다른 서브필드보다 더 많게 하는 것을 특징으로 한다.

또한, 펄스 제어부는 하나의 서브필드 그룹은 두 개 이상의 저 계조 서브필드를 포함하고, 동일 서브필드 그룹 내에 포함된 저 계조 서브필드들의 리셋 기간에서 공급되는 리셋 펄스의 개수는 모두 동일하도록 하는 것을 특징으로 한다.

또한, 펄스 제어부는 하나의 서브필드 그룹은 두 개 이상의 저 계조 서브필드를 포함하고, 동일 서브필드 그룹 내에 포함된 저 계조 서브필드 중 적어도 어느 하나는 리셋 기간에서 공급되는 리셋 펄스의 개수가 다른 저 계조 서브필드와 서로 다르도록 하는 것을 특징으로 한다.

또한, 펄스 제어부는 하나의 서브필드 그룹 내에서 리셋 펄스의 개수가 서로 다른 두 개의 저 계조 서브필드 중 제 2 저 계조 서브필드보다 계조 값이 더 작은 제 1 저 계조 서브필드의 리셋 기간에서 공급되는 리셋 펄스의 개수가 제 2 서브필드의 리셋 펄스의 크기보다 더 많도록 하는 것을 특징으로 한다.

또한, 펄스 제어부는 복수의 서브필드 그룹 중 하나 이상의 서브필드 그룹의 저 계조 서브필드에서 계조 레벨에 따라 어드레스 기간동안 공급되는 스캔 펄스의 폭을 조절하는 경우, 저 계조 서브필드의 어드레스 기간에서 공급되는 스캔 펄스의 폭을 다른 서브필드보다 더 크게 하는 것을 특징으로 한다.

또한, 펄스 제어부는 하나의 서브필드 그룹은 두 개 이상의 저 계조 서브필드를 포함하고, 동일 서브필드 그룹 내에 포함된 저 계조 서브필드들의 어드레스 기간에서 공급되는 스캔 펄스의 폭은 모두 동일하도록 하는 것을 특징으로 한다.

또한, 펄스 제어부는 하나의 서브필드 그룹은 두 개 이상의 저 계조 서브필드를 포함하고, 동일 서브필드 그룹 내에 포함된 저 계조 서브필드 중 적어도 어느 하나는 어드레스 기간에서 공급되는 스캔 펄스의 폭이 다른 저 계조 서브필드와 서로 다르도록 하는 것을 특징으로 한다.

또한, 펄스 제어부는 하나의 서브필드 그룹 내에서 스캔 펄스의 폭이 서로 다른 두 개의 저 계조 서브필드 중 제 2 저 계조 서브필드보다 계조 값이 더 작은 제 1 저 계조 서브필드의 어드레스 기간에서 공급되는 스캔 펄스의 폭이 제 2 서브 필드의 스캔 펄스의 폭보다 더 크도록 하는 것을 특징으로 한다.

또한, 펄스 제어부는 저 계조 서브필드의 어드레스 기간에서 스캔 전극으로 인가되는 스캔 펄스의 폭을 2.0㎲이상으로 하는 것을 특징으로 한다.

또한, 펄스 제어부는 복수의 서브필드 그룹 중 하나 이상의 서브필드 그룹의 저 계조 서브필드에서 계조 레벨에 따라 서스테인 기간동안 공급되는 서스테인 펄스의 단위 계조 당 개수를 조절하는 경우, 저 계조 서브필드의 서스테인 기간에서 공급되는 서스테인 펄스의 단위 계조 당 개수를 다른 서브필드보다 더 많게 하는 것을 특징으로 한다.

또한, 펄스 제어부는 하나의 서브필드 그룹은 두 개 이상의 저 계조 서브필드를 포함하고, 동일 서브필드 그룹 내에 포함된 저 계조 서브필드들의 서스테인 기간에서 공급되는 단위 계조 당 서스테인 펄스의 개수는 모두 동일하도록 하는 것을 특징으로 한다.

또한, 펄스 제어부는 하나의 서브필드 그룹은 두 개 이상의 저 계조 서브필드를 포함하고, 동일 서브필드 그룹 내에 포함된 저 계조 서브필드 중 적어도 어느 하나는 서스테인 기간에서 공급되는 단위 계조 당 서스테인 펄스의 개수가 다른 저 계조 서브필드와 서로 다르도록 하는 것을 특징으로 한다.

또한, 펄스 제어부는 하나의 서브필드 그룹 내에서 단위 계조 당 서스테인 펄스의 개수가 서로 다른 두 개의 저 계조 서브필드 중 제 2 저 계조 서브필드보다 계조 값이 더 작은 제 1 저 계조 서브필드의 서스테인 기간에서 공급되는 단위 계조 당 서스테인 펄스의 개수가 제 2 서브필드의 단위 계조 당 서스테인 펄스의 개 수 보다 더 많도록 하는 것을 특징으로 한다.

또한, 펄스 제어부는 복수의 서브필드 그룹 중 하나 이상의 서브필드 그룹의 저 계조 서브필드에서 계조 레벨에 따라 서스테인 기간동안 공급되는 서스테인 펄스의 단위 계조 당 유지 시간의 길이를 조절하는 경우, 저 계조 서브필드의 서스테인 기간에서 공급되는 서스테인 펄스의 단위 계조 당 유지 시간의 길이를 다른 서브필드보다 더 길게 하는 것을 특징으로 한다.

또한, 펄스 제어부는 하나의 서브필드 그룹은 두 개 이상의 저 계조 서브필드를 포함하고, 동일 서브필드 그룹 내에 포함된 저 계조 서브필드들의 서스테인 기간에서 공급되는 단위 계조 당 서스테인 펄스의 유지 시간의 길이가 모두 동일하도록 하는 것을 특징으로 한다.

또한, 펄스 제어부는 하나의 서브필드 그룹은 두 개 이상의 저 계조 서브필드를 포함하고, 동일 서브필드 그룹 내에 포함된 저 계조 서브필드 중 적어도 어느 하나는 서스테인 기간에서 공급되는 단위 계조 당 서스테인 펄스의 유지 시간의 길이가 다른 저 계조 서브필드와 서로 다르도록 하는 것을 특징으로 한다.

또한, 펄스 제어부는 하나의 서브필드 그룹 내에서 단위 계조 당 서스테인 펄스의 유지 시간의 길이가 서로 다른 두 개의 저 계조 서브필드 중 제 2 저 계조 서브필드보다 계조 값이 더 작은 제 1 저 계조 서브필드의 서스테인 기간에서 공급되는 단위 계조 당 서스테인 펄스의 유지 시간의 길이가 제 2 서브필드의 단위 계조 당 서스테인 펄스의 유지 시간의 길이 보다 더 길도록 하는 것을 특징으로 한다.

또한, 저 계조 서브필드는 한 서브필드 그룹 내에서 서스테인 기간에 공급되는 서스테인 펄스의 개수가 적은 순서로 서스테인 펄스의 개수가 가장 적은 서브필드로부터 4번째 서브필드까지인 것을 특징으로 한다.

또한, 저 계조 서브필드는 한 서브필드 그룹 내에서 서스테인 기간에 공급되는 서스테인 펄스의 개수가 가장 적은 서브필드인 것을 특징으로 한다.

또한, 저 계조 서브필드는 한 프레임 내에서 서스테인 기간에 공급되는 서스테인 펄스의 개수가 가장 많은 서브필드의 서스테인 펄스의 총 개수의 1/2이하의 서스테인 펄스가 공급되는 서브필드인 것을 특징으로 한다.

또한, 저 계조 서브필드는 한 프레임의 서스테인 펄스의 총 개수의 20%이하의 서스테인 펄스가 공급되는 서브필드인 것을 특징으로 한다.

또한, 전술한 목적을 이루기 위한 본 발명의 플라즈마 디스플레이 패널의 구동장치는 스캔 전극 및 서스테인 전극과, 스캔 전극 및 서스테인 전극과 교차하는 복수의 어드레스 전극을 포함하는 플라즈마 디스플레이 패널을 구동시키기 위한 플라즈마 디스플레이 패널의 구동장치에 있어서, 전극들을 구동하기 위한 구동부와, 복수의 서브필드 그룹에서 구동부를 제어하여, 한 프레임을 각각 하나 이상의 서브필드를 포함하는 복수의 서브필드 그룹으로 나누고, 복수의 서브필드 그룹 중 하나 이상의 서브필드 그룹의 저 계조 서브필드에서는 계조 레벨에 따라 리셋 기간동안 공급되는 리셋 펄스의 크기 또는 개수를 조절하고, 어드레스 기간동안 공급되는 스캔 펄스의 폭을 조절하고, 서스테인 기간동안 공급되는 서스테인 펄스의 단위 계조 당 개수 또는 유지 시간의 길이를 조절하는 펄스 제어부를 포함하는 것을 특징으로 한다.

또한, 전술한 목적을 이루기 위한 본 발명의 플라즈마 디스플레이 패널은 스캔 전극 및 서스테인 전극과, 스캔 전극 및 서스테인 전극과 교차하는 복수의 어드레스 전극을 포함하는 플라즈마 디스플레이 패널에 있어서, 한 프레임을 각각 하나 이상의 서브필드를 포함하는 복수의 서브필드 그룹으로 나누고, 복수의 서브필드 그룹 중 하나 이상의 서브필드 그룹의 저 계조 서브필드에서는 계조 레벨에 따라 리셋 기간동안 공급되는 리셋 펄스의 크기 또는 개수를 조절하고, 어드레스 기간동안 공급되는 스캔 펄스의 폭을 조절하고, 서스테인 기간동안 공급되는 서스테인 펄스의 단위 계조 당 개수 또는 유지 시간의 길이를 조절하는 것을 특징으로 한다.

또한, 전술한 목적을 이루기 위한 본 발명의 플라즈마 디스플레이 패널의 구동방법은 스캔 전극 및 서스테인 전극과, 스캔 전극 및 서스테인 전극과 교차하는 복수의 어드레스 전극을 포함하는 플라즈마 디스플레이 패널의 구동방법에 있어서, 복수의 서브필드 그룹에서 구동부를 제어하여, 복수의 서브필드 그룹 중 하나 이상의 서브필드 그룹의 저 계조 서브필드에서는 계조 레벨에 따라 리셋 기간동안 공급되는 리셋 펄스의 크기 또는 개수가 조절되고, 어드레스 기간동안 공급되는 스캔 펄스의 폭이 조절되고, 서스테인 기간동안 공급되는 서스테인 펄스의 단위 계조 당 개수 또는 유지 시간의 길이가 조절되는 것을 특징으로 한다.

이하 첨부된 도면을 참조하여 본 발명의 플라즈마 디스플레이 장치 및 그의 구동 방법의 실시예들을 상세히 설명한다.

도 9는 본 발명의 플라즈마 디스플레이 장치를 설명하기 위한 도면이다.

도 9에 도시된 바와 같이, 본 발명의 플라즈마 디스플레이 장치는 플라즈마 디스플레이 패널(900)과 구동 펄스를 인가하기 위한 데이터 구동부(902), 스캔 구동부(903), 서스테인 구동부(904) 및 펄스 제어부(901)를 포함하는 구동장치를 포함하여 이루어진다.

예를 들면, 본 발명의 플라즈마 디스플레이 장치는 도 9와 같이 리셋 기간, 어드레스 기간 및 서스테인 기간에 전술한 어드레스 전극(X1 내지 Xm), 스캔 전극(Y1 내지 Yn) 및 서스테인 전극(Z)에 구동 펄스가 인가되는 적어도 하나 이상의 서브필드의 조합에 의하여 프레임으로 이루어지는 화상을 표현하는 플라즈마 디스플레이 패널(900)과, 플라즈마 디스플레이 패널(900)에 형성된 어드레스 전극들(X1 내지 Xm)에 데이터를 공급하기 위한 데이터 구동부(902)와, 스캔 전극들(Y1 내지 Yn)을 구동하기 위한 스캔 구동부(903)와, 공통전극인 서스테인 전극들(Z)을 구동하기 위한 서스테인 구동부(904)와, 플라즈마 디스플레이 패널(900) 구동 시 전술한 스캔 구동부(903) 및 서스테인 구동부(904)를 제어하여 리셋 기간에서는 리셋 펄스의 크기 또는 개수를 조절하고, 어드레스 기간에서는 스캔 펄스의 폭을 조절하고, 서스테인 기간에서는 서스테인 펄스의 개수 또는 유지 시간의 길이를 조절하는 펄스 제어부(901)와, 각각의 구동부(902, 903, 904)에 필요한 구동전압을 공급하기 위한 구동전압 발생부(905)를 포함한다.

이와 같은, 본 발명의 플라즈마 디스플레이 장치는 리셋 기간, 어드레스 기간 및 서스테인 기간에 어드레스 전극, 스캔 전극 및 서스테인 전극에 구동 펄스가 인가되는 적어도 하나 이상의 서브필드의 조합에 의하여 프레임으로 이루어지는 화 상을 표현하고, 전술한 프레임을 각각 적어도 하나 이상의 서브필드를 포함하는 복수의 서브필드 그룹으로 나누고, 이러한 서브필드 그룹 중 하나 이상의 서브필드 그룹에서 저 계조 서브필드의 리셋 기간에서는 리셋 펄스의 개수 또는 크기를 조절하고, 어드레스 기간에서는 스캔 펄스의 폭을 조절하고, 서스테인 기간에서는 서스테인 펄스의 단위 계조 당 유지 시간의 길이, 즉 펄스 폭 또는 개수를 조절하도록 한다.

여기서, 전술한 플라즈마 디스플레이 패널(900)은 전면 패널(미도시)과 후면 패널(미도시)이 일정한 간격을 두고 합착되고, 전면 패널 또는 후면 패널에 다수의 전극들 예를 들어, 스캔 전극들(Y1 내지 Yn) 및 서스테인 전극(Z)이 쌍을 이뤄 형성되고, 전술한 스캔 전극들(Y1 내지 Yn) 및 서스테인 전극(Z)과 교차되게 어드레스 전극들(X1 내지 Xm)이 형성된다.

데이터 구동부(902)에는 도시하지 않은 역감마 보정회로, 오차확산회로 등에 의해 역감마보정 및 오차확산 된 후, 서브필드 맵핑회로에 의해 각 서브필드에 맵핑된 데이터가 공급된다. 이러한 데이터 구동부(902)는 타이밍 컨트롤부(미도시)로부터의 데이터 타이밍 제어신호(CTRX)에 응답하여 데이터를 샘플링하고 래치한 다음, 그 데이터를 어드레스 전극들(X1 내지 Xm)에 공급하게 된다.

스캔 구동부(903)는 펄스 제어부(901)의 제어 하에 리셋 기간동안 해당 서브필드의 계조 값에 따라 폭 또는 개수가 조절된 리셋 펄스를 스캔 전극들(Y1 내지 Yn)에 공급한다. 또한 펄스 제어부(901)의 제어 하에 어드레스 기간동안 해당 서브필드의 계조 값에 따라 폭이 조절된 스캔 펄스를 스캔 전극들(Y1 내지 Yn)에 공급 한다. 또한, 펄스 제어부(901)의 제어에 따라 서스테인 기간 동안 서브필드의 계조 값에 따라 단위 계조 당 개수 또는 유지 시간의 길이, 즉 펄스 폭이 조절된 서스테인 펄스를 스캔 전극들(Y1 내지 Yn)에 공급한다.

서스테인 구동부(904)는 타이밍 컨트롤부(미도시)의 제어 하에 하강 램프파형(Ramp-down)이 발생되는 기간과 어드레스 기간 동안 소정 크기의 바이어스전압을 서스테인 전극들(Z)에 공급하고 펄스 제어부(901)의 제어에 따라 서스테인 기간 동안 스캔 구동부(903)와 교대로 동작하여 서브필드의 계조 값에 따라 단위 계조 당 개수 또는 유지 시간의 길이, 즉 펄스 폭이 조절된 서스테인 펄스(sus)를 서스테인 전극들(Z)에 공급하게 된다.

펄스 제어부(901)는 리셋 기간에서 스캔 구동부(903) 또는 서스테인 구동부(904)의 동작 타이밍과 동기화를 제어하기 위한 소정의 제어신호를 발생하고 그 타이밍 제어신호를 스캔 구동부(903) 또는 서스테인 구동부(904)에 공급함으로써 스캔 구동부(903) 또는 서스테인 구동부(904)를 제어한다. 특히, 펄스 제어부(901)는 하나의 프레임이 나뉘어진 복수의 서브필드 그룹 중 하나 이상의 서브필드 그룹에서 저 계조 서브필드의 리셋 기간에서는 리셋 기간동안 공급되는 리셋 펄스의 개수 또는 크기를 계조 값에 따라 조절하도록 제어신호를 스캔 구동부(903)에 공급한다. 또한 저 계조 서브필드의 어드레스 기간에서는 어드레스 기간동안 공급되는 스캔 펄스의 폭을 계조 값에 따라 조절하도록 제어신호를 스캔 구동부(903)에 공급한다. 또한, 저 계조 서브필드의 서스테인 기간에서 공급되는 단위 계조 당 서스테인 펄스의 개수 및 유지 시간의 길이, 즉 펄스폭을 계조 값에 따라 조절하도록 제어신호 를 스캔 구동부(903) 및 서스테인 구동부(904)에 공급한다.

한편, 전술한 데이터 제어신호(CTRX)에는 데이터를 샘플링하기 위한 샘플링클럭, 래치제어신호, 에너지 회수회로와 구동 스위치소자의 온/오프타임을 제어하기 위한 스위치제어신호가 포함된다. 스캔 제어신호(CTRY)에는 스캔 구동부(903) 내의 에너지 회수회로와 구동 스위치소자의 온/오프타임을 제어하기 위한 스위치제어신호가 포함되고, 서스테인 제어신호(CTRZ)에는 서스테인 구동부(904) 내의 에너지 회수회로와 구동 스위치소자의 온/오프타임을 제어하기 위한 스위치제어신호가 포함된다.

구동전압 발생부(905)는 셋업전압(Vsetup), 스캔 공통전압(Vscan-com), 스캔전압(-Vy), 서스테인전압(Vs), 데이터전압(Vd) 등을 발생한다. 이러한 구동전압들은 방전가스의 조성이나 방전셀 구조에 따라 변할 수 있다.

이러한 도 9의 본 발명의 플라즈마 디스플레이 장치의 기능은 이후의 구동방법에서 보다 명확히 될 것이다.

이러한 본 발명의 플라즈마 디스플레이 장치에 의해 수행되는 구동 방법의 제 1 실시예는 하나의 프레임을 각각 적어도 하나 이상의 서브필드를 포함하는 복수의 서브필드 그룹으로 나누고, 이렇게 나눈 서브필드 그룹 중 하나 이상에서 저 계조 서브필드의 서스테인 기간에서 공급되는 서스테인 펄스의 단위 계조 당 개수를 다른 서브필드보다 더 많게 하는 것인데, 이를 위해 하나의 프레임 내에서 서브필드의 배열을 복수의 단계로 하는 일례를 살펴보면 다음 도 10a 내지 도 10b와 같다.

도 10a 내지 도 10b는 하나의 프레임을 복수의 서브필드 그룹으로 나누는 일례를 설명하기 위한 도면이다.

도 10a 내지 도 10b를 살펴보면, 본 발명의 플라즈마 디스플레이 패널의 구동방법에서는 하나의 프레임을 복수 개의 서브필드 그룹, 예를 들면 도 10a와 같이 두개의 서브필드 즉, 제 1 서브필드 그룹과 제 2 서브필드 그룹으로 나누어 서브필드들을 배열함으로써, 서브필드들의 배열을 2단계로 하였다.

여기서, 전술한 제 1 서브필드와 제 2 서브필드 사이에는 도 10b와 같이 소정의 길이를 갖는 휴지기간이 포함된다. 즉 하나의 휴지기간이 두 개의 서브필드 그룹 사이에 포함된다.

여기서, 서브필드들은 각 그룹, 즉 1 서브필드 그룹과 제 2 서브필드 그룹 내에서 가중치의 크기, 즉 계조 값의 크기가 증가하는 순서로 배열된다. 즉 서브필드의 가중치, 즉 계조 값의 크기가 가장 낮은 서브필드가 각 서브필드 그룹 내에서 초기에 위치하고, 이후로 갈수록 점점 가중치가 높은 서브필드가 위치한다. 예를 들면, 도 10a의 제 1 서브필드 그룹과 같이, 가중치 1, 즉 계조 값 1의 서브필드, 가중치 8의 서브필드, 가중치 16의 서브필드, 가중치 32의 서브필드 및 가중치 64의 서브필드가 차례대로 포함된다.

또한, 제 2 서브필드 그룹에는 가중치 2, 즉 계조 값 2인 서브필드, 가중치 4인 서브필드, 두 개의 가중치 8인 서브필드, 가중치 16인 서브필드, 가중치 32인 서브필드 및 가중치 64의 서브필드가 차례대로 포함된다.

이와 같이, 배열된 하나의 프레임 내에서의 서브필드의 가중치의 합은 1 + 2 + 4 + 8 + (8+8) + (16+16) + (32+32) + (64+64), 즉 255이다. 결국, 가중치가 1, 2, 4, 8, 16, 32, 64, 128인 서브필드가 차례로 배열된 도 2의 프레임과 같은 256계조를 구현할 수 있다. 또한, 121계조를 구현할 수 있는 제 1 서브필드 그룹과 135계조를 구현할 수 있는 제 2 서브필드 그룹을 포함하여, 256계조의 하나의 프레임으로 121과 135의 계조를 구현하는 두 개의 프레임을 구현하는 효과를 얻을 수 있다. 이에 따라 시각적으로 프레임 주파수(Frame Frequence)가 두 배로 증가하는 결과를 초래하여 플리커(Flicker)의 발생이 저감되는 것이다. 이러한 하나의 프레임 내에서의 서브필드의 가중치에 대한 개념과 휴지기간에 대한 개념이 도 9b에 나타나 있다.

도 10b를 살펴보면, 하나의 프레임 내에서 두 개의 서브필드 그룹, 즉 제 1 서브필드 그룹과 제 2 서브필드 그룹이 포함되고, 이들 서브필드 그룹 사이에는 휴지간이 포함된다. 여기서 각 서브필드 그룹에 포함된 서브필드의 가중치를 삼각형 형상을 나타낸 것을 주목하기 바란다. 이것은 각 서브필드 내에서 서브필드들이 가중치, 즉 계조 값의 크기가 증가하는 순서로 배열됨을 의미한다.

이와 같이, 하나의 프레임이 복수의 서브필드 그룹으로 구분되어 구동되는 방식에서 하나 이상의 서브필드 그룹에서 가중치가 상대적으로 낮은 저 계조 서브필드의 리셋 기간, 어드레스 기간, 서스테인 기간에서 구동 펄스의 크기 또는 개수 또는 폭을 조절 조절하는데, 이러한 본 발명의 구동 방법을 살펴보면 다음 도 11과 같다.

도 11은 본 발명의 플라즈마 디스플레이 패널의 구동 방법을 개략적으로 설 명하기 위한 도면이다.

도 11을 살펴보면 본 발명의 플라즈마 디스플레이 패널의 구동 방법은 전술한 도 10a 내지 도 10b에서와 같이 하나의 프레임을 복수의 서브필드 그룹으로 나누고, 이렇게 나누어진 복수의 서브필드 그룹 중 하나 이상의 서브필드 그룹에서 저 계조 서브필드의 리셋 기간, 어드레스 기간, 서스테인 기간에서 구동 펄스의 크기 또는 폭 또는 개수 등을 조절한다. 예컨대 도 11에 영역 A로 표시한 리셋 기간에서 해당 서브필드의 계조 값에 따라, 즉 계조 레벨(LEVEL)에 따라 리셋 펄스의 개수 또는 크기를 조절한다. 또는 도 11에 영역 B로 표시한 어드레스 기간에서 해당 서브필드의 계조 값에 따라 스캔 펄스의 폭, 즉 스캔 펄스 폭을 조절한다. 또는 도 11에 영역 C로 표시한 서스테인 기간에서 해당 서브필드의 계조 값에 따라 서스테인 펄스의 단위 계조 당 개수 또는 유지 시간의 길이, 즉 서스테인 펄스 폭을 조절한다.

여기서, 본 발명은 리셋 기간에서는 저 계조 서브필드의 리셋 펄스의 개수를 조절할 수도 있고, 또는 리셋 펄스의 크기, 즉 리셋 펄스의 전압의 크기를 조절할 수도 있다. 즉, 본 발명은 리셋 펄스의 개수 또는 크기 중 선택된 어느 하나를 조절할 수도 있고, 또는 리셋 펄스의 개수 및 크기를 함께 조절할 수도 있는 것이다.

또한, 본 발명은 전술한 리셋 기간에서의 리셋 펄스의 조절과 유사하게 서스테인 기간에서도 저 계조 서브필드의 서스테인 펄스의 단위 계조 당 개수를 조절하거나, 또는 서스테인 펄스의 단위 계조 당 유지 시간의 길이, 펄스 폭을 조절할 수도 있다. 또한 이러한 서스테인 기간에서 전술한 서스테인 펄스의 단위 계조 당 개 수와 단위 계조 당 유지 시간의 길이를 함께 조절할 수도 있는 것이다.

이러한 본 발명의 플라즈마 디스플레이 패널의 구동 방법에서 저 계조 서브필드의 리셋 기간에서 리셋 펄스의 크기를 조절하는 경우를 살펴보면 다음 도 12a 내지 도 12b와 같다.

도 12a 내지 도 12b는 본 발명의 플라즈마 디스플레이 패널의 구동 방법에서 리셋 펄스의 크기를 조절하는 일례를 설명하기 위한 도면이다.

도 12a 내지 도 12b에 도시된 바와 같이, 스캔 전극 및 서스테인 전극과, 스캔 전극 및 서스테인 전극과 교차하는 복수의 어드레스 전극을 포함하는 플라즈마 디스플레이 패널의 구동 방법은 한 프레임을 각각 적어도 하나 이상의 서브필드를 포함하는 복수의 서브필드 그룹으로 나누고, 이렇게 나눈 서브필드 그룹 중 적어도 어느 하나에서는 저 계조 서브필드에서는 리셋 기간에서 스캔 전극으로 인가되는 리셋 펄스의 크기는 다른 서브필드보다 더 크게 한다.

예를 들면, 도 12a와 같이 하나의 프레임을 두 개의 서브필드 그룹, 즉 제 1 서브필드 그룹과 제 2 서브필드 그룹으로 나누는 경우에, 각각의 서브필드 그룹에서 가중치가 가장 낮아 가장 낮은 계조를 구현하는 첫 번째 서브필드, 즉 제 1 서브필드 그룹에서 제 1 서브필드 및 제 2 서브필드 그룹에서 제 1 서브필드에서의 리셋 기간에서 스캔 전극으로 인가되는 리셋 펄스의 크기(V2)가 다른 서브필드, 즉 제 1 서브필드 그룹의 제 2, 3, 4, 5 서브필드 및 제 2 서브필드 그룹의 제 2, 3, 4, 5, 6, 7 서브필드에서의 리셋 펄스의 크기(V1) 보다 더 크다. 여기 도 10a에서는 한 프레임의 모든 서브필드 그룹, 즉 제 1 서브필드 그룹과 제 2 서브필드 그룹 모두에서 어느 하나의 서브필드의 리셋 펄스의 크기를 다른 서브필드보다 더 크게 하였는데, 이와는 다르게 복수의 서브필드 그룹 중 일부의 선택된 서브필드 그룹, 예를 들면 도 10a에서 제 1 서브필드 그룹과 제 2 서브필드 그룹 중 어느 하나의 서브필드 그룹에서만 리셋 펄스의 크기를 조절할 수도 있는 것이다.

여기서, 전술한 저 계조 서브필드에서 리셋 기간에서 스캔 전극으로 인가되는 리셋 펄스의 크기 V2는 서스테인 전압(Vs)의 2배 이상의 전압, 즉 2Vs이상의 전압인 것이 바람직하다.

이와 같이, 적어도 어느 하나의 서브필드 그룹의 저 계조 서브필드에서 리셋 펄스의 크기를 다른 서브필드보다 더 크게, 바람직하게는 2Vs이상의 전압으로 하는 이유를 살펴보면 다음과 같다.

가중치가 상대적으로 낮아 저 계조를 구현하는 저 계조 서브필드는 어드레스 방전이 불안정해질 가능성이 가중치가 상대적으로 커 고 계조를 구현하는 서브필드에 비해 더 크다. 이에 따라, 리셋 기간에서 스캔 전극으로 인가되는 리셋 펄스의 크기가 과도하게 작으면 방전셀내의 벽전하의 분포가 고르게 되지 않아 이후의 어드레스 방전이 불안정하게 되어 어드레스 지터(Jitter)가 악화되고 또한 이후의 서스테인 방전이 불안정해진다.

이렇게 방전이 불안정해지는 저 계조 서브필드는 하나의 프레임을 복수 개의 서브필드 그룹으로 나누어 구동하는 PAL방식에서 그 개수가 더욱 증가하게 된다. 예를 들어 저 계조 서브필드를 가중치가 10이하, 즉 계조 값이 10이하인 서브필드를 저 계조 서브필드로 설정하는 경우에, 도 2의 종래의 구동 방식에서는 저 계조 서브필드가 계조 1인 제 1 서브필드, 계조 2인 제 2 서브필드, 계조 4인 제 3 서브필드 및 계조 8인 제 4 서브필드, 즉 총 4개의 저 계조 서브필드를 포함하는데 반해, 도 12a의 구동 방식에서는 가중치가 10이하, 즉 계조 값이 10이하인 저 계조 서브필드가 제 1 서브필드 그룹에서 계조 1인 제 1 서브필드와 계조 8인 제 2 서브필드, 제 2 서브필드 그룹에서 계조 2인 제 1 서브필드, 계조 4인 제 2 서브필드, 계조 8인 제 3 서브필드 및 계조 8인 제 4 서브필드가 저 계조 서브필드로 포함된다. 즉, PAL방식에서 저 계조 서브필드의 개수가 증가한다.

따라서 상대적으로 저 계조 서브필드가 더 많이 포함되는 PAL방식에서 가중치가 낮아 낮은 계조를 구현하는 저 계조의 서브필드에서 리셋 기간에서 인가되는 리셋 펄스의 크기를 2Vs보다 더 크게 하여 플리커의 발생을 억제하면서도, 가중치가 낮아 상대적으로 낮은 계조를 구현하는 저 계조의 서브필드에서의 어드레스 방전을 안정시킨다. 이와 같이 어드레스 방전이 안정되면 전체 플라즈마 디스플레이 장치의 구동 마진(Margin)의 저하가 억제된다.

이와 같이 서브필드의 계조 값에 따라 크기가 조절된 도 12a의 리셋 펄스를 도 12b에 보다 상세히 나타내었다.

도 12b를 살펴보면 도 12a의 제 2 서브필드 그룹 내에서 제 1 서브필드에서의 리셋 펄스의 크기(V2)가 가장 크고, 나머지 서브필드에서의 리셋 펄스의 크기는 제 1 서브필드에서의 리셋 펄스의 크기보다 작은 것을 확인할 수 있다. 여기 도 12b에서는 제 1 서브필드에서의 리셋 펄스의 상승 램프(Ramp-up)의 기울기와 제 2, 3, 4, 5, 6, 7, 8 서브필드에서의 리셋 펄스의 상승 램프의 기울기가 서로 같고 다 만, 최대 전압 값의 크기가 서로 다르다. 이와 같이 모든 서브필드에서 동일한 기울기의 상승 램프를 갖게 되면 상승 램프를 발생시키는 회로의 구조의 관점에서 동일한 셋업 펄스 발생회로(미도시)를 이용하여 제 1 서브필드로부터 제 8 서브필드까지의 모든 서브필드에서의 상승 램프를 발생시키는 것이 가능하고, 제어가 보다 용이할 수 있다.

한편, 전술한 저 계조 서브필드는 서스테인 기간에 공급되는 서스테인 펄스의 개수에 따라 결정될 수 있다. 예를 들면, 이러한 저 계조 서브필드는 하나의 프레임 내에서 서스테인 기간에 공급되는 서스테인 펄스의 개수가 가장 많은 서브필드의 서스테인 펄스의 총 개수의 1/2이하의 서스테인 펄스가 공급되는 서브필드인 것이 바람직하다. 예를 들어 하나의 프레임 내에 포함된 서브필드 중 서스테인 펄스의 개수가 가장 많은 서브필드가 총 1000개의 서스테인 펄스를 포함하고 있다고 가정할 때, 500개 이하의 서스테인 펄스를 포함하는 서브필드를 계조 서브필드로 설정한다.

이와는 다르게, 하나의 프레임의 서스테인 펄스의 총 개수의 20%이하의 서스테인 펄스가 공급되는 서브필드를 저 계조 서브필드로 설정하는 것도 가능하다. 예를 들어 하나의 프레임 내에서 공급되는 서스테인 펄스의 개수를 2000개라고 가정하면 400개 이하의 서스테인 펄스가 공급되는 서브필드가 저 계조 서브필드로 설정된다.

또는, 하나의 서브필드 그룹 내에서 서스테인 펄스의 개수가 적은 순서에 따라 저 계조 서브필드를 설정할 수도 있는데 이러한 저 계조 서브필드 설정의 일례 를 살펴보면 다음 도 13과 같다.

도 13은 도 12a 내지 도 12b의 본 발명의 플라즈마 디스플레이 패널의 구동 방법에서 저 계조 서브필드의 설정 방법의 일례를 설명하기 위한 도면이다.

도 13에 도시된 바와 같이, 하나의 서브필드 그룹 내에서 복수개의 서브필드를 저 계조 서브필드로 설정한다. 여기 도 13에는 2개의 서브필드를 저 계조 서브필드로 설정하도록 도시되어 있지만, 본 발명에서는 하나의 서브필드 그룹 내에서 서스테인 펄스의 개수가 적은 순서로 서스테인 펄스의 개수가 가장 적은 서브필드로부터 4번째 서브필드까지인 서브필드가 저 계조 서브필드로 설정되는 것이 바람직하다. 예를 들어, 도 12a와 같이 총 7개의 서브필드가 제 2 서브필드 그룹을 이룬다고 가정할 때 서스테인 펄스가 가장 적은, 즉 가중치가 가장 작아 가장 작은 계조를 구현하는 제 1 서브필드로부터 그 다음의 제 2, 3, 4 서브필드를 저 계조 서브필드로 설정한다.

이렇게 설정된 저 계조 서브필드에서의 리셋 펄스의 크기를 전술한 바와 같이 다른 서브필드보다 더 크게 한다. 즉 도 13에서와 같이, 저 계조 서브필드로 설정된 제 1, 2 서브필드의 리셋 기간에서 스캔 전극으로 인가되는 리셋 펄스의 크기를 다른 서브필드보다 더 크게, 예컨대 V2, 즉 2Vs보다 큰 전압으로 설정하고, 나머지 다른 서브필드의 리셋 기간에서 스캔 전극으로 인가되는 리셋 펄스의 크기를 전술한 V2보다는 작은 V1로 설정한다.

이상의 설명에서는 저 계조 서브필드가 아닌 다른 서브필드, 예컨대 도 13에서 제 2 서브필드 그룹의 제 3 서브필드로부터 제 7 서브필드까지의 서브필드에서 도 리셋 펄스는 소정의 기울기를 갖는 상태에서 상승하는 상승 램프(Ramp-up)가 포함되는데, 이와는 다르게 적어도 하나 이상의 서브필드 그룹의 어느 한 서브필드의 리셋 기간에서 상승 램프가 포함되지 않도록 리셋 펄스를 인가하는 것도 가능하다. 이러한 구동 파형을 살펴보면 다음 도 14와 같다.

도 14는 도 12a 내지 도 12b의 본 발명의 플라즈마 디스플레이 패널의 구동 방법에서 셋업이 생략된 구동 파형을 설명하기 위한 도면이다.

도 14에 도시된 바와 같이, 본 발명의 플라즈마 디스플레이 패널의 구동 방법의 구동 파형은 한 서브필드 그룹 내에 포함된 서브필드 중 적어도 어느 하나의 서브필드의 리셋 기간에서 스캔 전극으로 인가되는 리셋 펄스에는 소정의 기울기를 갖는 상태에서 상승하는 상승 램프(Ramp-up)가 생략되었다. 예를 들면 도 14와 같이, 제 2 서브필드 그룹의 제 7 서브필드에서의 리셋 펄스가 소정의 정극성 전압을 유지하다가 기울기를 가지고 하강하는 하강 램프(Ramp-down)의 파형을 갖는다. 이러한 제 7 서브필드의 리셋 펄스는 다른 서브필드, 즉 제 1 서브필드로부터 제 6 서브필드까지의 서브필드의 리셋 기간에서 스캔 전극으로 인가되는 리셋 펄스와 비교하여 상승 램프가 생략되고, 이러한 다른 서브필드에서 상승 램프가 인가되는 기간에서 제 7 서브필드에서는 소정의 정극성 전압, 예컨대 서스테인 전압(Vs)이 유지되고, 이후에 하강 램프의 파형을 갖는 것이다.

이와 같이, 상승 램프가 생략된 리셋 펄스가 인가되는 서브필드는 상대적으로 가중치가 높아 고 계조를 구현하는 고 계조 서브필드인 것이 바람직하고, 이에 따라 전술한 저 계조 서브필드와는 달리 상대적으로 방전이 안정된 고 계조 서브필 드의 리셋 기간에서 리셋 펄스, 특히 상승 램프에 의해 발생되는 영상 표시에 기여하지 않는 불필요한 방전의 크기가 더욱 감소하여 콘트라스트 특성을 더욱 개선한다.

또한, 구동 회로의 관점에서 보면 상승 램프의 펄스 형태를 갖는 셋업 전압을 공급할 필요가 없기 때문에 구동 회로의 제어가 보다 용이하다는 장점이 있다.

또한, 상대적으로 높은 전압의 상승 램프를 공급하지 않게 되어 전력소모를 줄인다.

이상에서는 하나의 서브필드 그룹에 포함된 서브필드들이 가중치의 크기, 즉 계조 값의 크기 순서로 규칙적으로 배열된 일례만을 도시하고 설명하였지만, 이와는 다르게 하나의 서브필드 그룹 내에서 서브필드들이 불규칙적으로 배열되는 것도 가능한데 이러한 구동 방법의 일례를 살펴보면 다음 도 15와 같다.

도 15는 본 발명의 플라즈마 디스플레이 패널의 구동 방법 중 리셋 펄스의 크기를 조절하는 구동 방법에서 하나의 서브필드 그룹 내에서의 서브필드들의 배열을 설명하기 위한 도면이다.

도 15에 도시된 바와 같이, 적어도 하나 이상의 서브필드 그룹 내에서 서브필드들이 가중치의 크기, 즉 계조 값의 크기 순서로 규칙적으로 배열되는 것이 아니고 계조 값의 크기에 관계없이 랜덤(Random)하게 배열된다. 이러한 불규칙적인 서브필드 배열을 갖는 서브필드 그룹 내에서도 제 1 서브필드 그룹에서 가중치가 낮아, 즉 계조 값이 낮아 저 계조를 구현하는 저 계조 서브필드인 세 번째 서브필드, 즉 제 1 서브필드에서 리셋 기간에서 스캔 전극으로 인가되는 리셋 펄스의 크 기를 다른 서브필드보다 더 크게 하고, 제 2 서브필드 그룹에서의 네 번째 서브필드, 즉 제 1 서브필드에서 리셋 기간에서 스캔 전극으로 인가되는 리셋 펄스의 크기를 다른 서브필드 보다 더 크게 하는 것이다.

여기 도 15에서는 도 12a와 비교하여 도 12a의 서브필드 배열순서가 제 1 서브필드 그룹 내에서 제 1, 2, 3, 4, 5 서브필드의 순서, 제 2 서브필드 그룹 내에서 제 1, 2, 3, 4, 5, 6, 7 서브필드의 순서라고 가정하면, 도 15에서는 제 1 서브필드 그룹 내에서 제 2, 3, 1, 4, 5 서브필드의 순서, 제 2 서브필드 그룹 내에서 제 5, 4, 7, 1, 2, 3, 6 서브필드의 순서이다. 여기 도 15에서는 하나의 서브필드 그룹 내에서 가중치의 크기, 즉 계조 값의 크기와 관계없이 랜덤하게 서브필드들을 배열하였지만, 이와는 다르게 하나의 서브필드 그룹 내에서 상대적으로 가중치가 큰, 즉 계조 값이 큰 고 계조 서브필드와 상대적으로 가중치가 낮은, 즉 계조 값이 낮은 저 계조 서브필드를 교대로 배열할 수도 있는 것이다. 이러한 서브필드 배열의 순서에 의해 본 발명이 한정되는 것은 아니며 서브필드 그룹의 어떠한 서브필드 배열을 갖는다고 하더라도, 그 서브필드 그룹 내에 포함된 서브필드 중 저 계조 서브필드의 리셋 기간에서 스캔 전극으로 인가되는 리셋 펄스의 크기를 다른 서브필드보다 더 크게 하는 것이 무엇보다 중요한 것이다.

한편, 이상의 설명에서는 하나의 서브필드 그룹 내에서 서브필드들이 가중치, 즉 계조 값이 증가하는 순서로 배열되는 것을 기준으로 하여 도시하고 설명하였지만, 이와는 다르게 하나 이상의 서브필드 그룹 내에서 서브필드들이 계조 값이 감소하는 순서로 배열되는 것도 가능한데. 이를 살펴보면 다음 도 16a 내지 도 16b 와 같다.

도 16a 내지 도 16b는 하나의 프레임을 복수의 서브필드 그룹으로 나누는 또 다른 예를 설명하기 위한 도면이다.

도 16a 내지 도 16b를 살펴보면, 하나의 프레임을 복수 개의 서브필드 그룹으로 나누되, 적어도 어느 하나의 서브필드 그룹 내에서는 서브필드들이 가중치의 크기, 즉 계조 값의 크기가 감소하는 순서로 배열된다.

예를 들면, 도 16a와 같이, 하나의 프레임이 두 개의 서브필드 그룹으로 나뉘는 경우, 서브필드들이 각 그룹, 즉 1 서브필드 그룹과 제 2 서브필드 그룹 내에서 가중치의 크기, 즉 계조 값의 크기가 감소하는 순서로 배열된다. 즉 서브필드의 가중치가 가장 높아 가장 높은 계조를 구현하는 서브필드가 각 서브필드 그룹, 즉 제 1 서브필드 그룹 또는 제 2 서브필드 그룹의 초기에 위치하고, 이후로 갈수록 점점 가중치, 즉 계조가 낮은 서브필드가 위치한다. 예를 들면, 여기서, 제 1 서브필드 그룹에 가중치 64의 서브필드, 가중치 32의 서브필드, 가중치 16의 서브필드, 가중치 8의 서브필드 및 가중치 1의 서브필드가 차례대로 포함된다.

또한, 제 2 서브필드 그룹에는 가중치 64인 서브필드, 가중치 32인 서브필드, 가중치 16인 서브필드, 두 개의 가중치 8인 서브필드, 가중치 4인 서브필드 및 가중치 2의 서브필드가 차례대로 포함된다. 이러한 하나의 프레임 내에서의 서브필드의 가중치에 대한 개념과 휴지기간에 대한 개념을 도 16b에 나타내었다.

도 16b를 살펴보면, 하나의 프레임 내에서 두 개의 서브필드 그룹, 즉 제 1 서브필드 그룹과 제 2 서브필드 그룹이 포함되고, 이들 서브필드 그룹 사이에는 휴 지간이 포함된다. 여기서 각 서브필드 그룹에 포함된 서브필드의 가중치를 삼각형 형상을 나타낸 것을 주목하기 바란다. 이것은 각 서브필드 내에서 서브필드들이 가중치, 즉 계조 값의 크기가 감소하는 순서로 배열됨을 의미한다.

여기서도, 전술한 제 1 서브필드 그룹과 제 2 서브필드 그룹 사이에 소정 길이를 갖는 휴지기간이 포함된다.

이와 같이, 배열된 하나의 프레임 내에서의 서브필드의 가중치의 합은 전술한 도 9a와 동일하게 1 + 2 + 4 + 8 + (8+8) + (16+16) + (32+32) + (64+64), 즉 255이다. 결국, 가중치가 1, 2, 4, 8, 16, 32, 64, 128인 서브필드가 계조 값의 크기의 역순으로 배열되어 총 가중치, 총 계조 값은 도 2의 프레임과 같은 256계조를 구현할 수 있다. 또한, 121계조를 구현할 수 있는 제 2 서브필드 그룹과 135계조를 구현할 수 있는 제 1 서브필드 그룹을 포함하여, 121과 135의 계조를 구현하는 두 개의 프레임의 효과를 얻을 수 있다. 이에 따라 플리커의 발생이 저감되는 것이다. 이러한 서브필드 배열 방식의 구동 방법은 전술한 도 10a와 비교하여 서브필드의 배열순서가 역순이고 나머지는 실질적으로 동일하여 중복되는 설명은 생략한다.

이와 같이, 하나의 프레임이 복수의 서브필드 그룹으로 구분되어 구동되는 방식에서 한 서브필드 그룹 내에서 서브필드들이 계조 값의 크기의 역순으로 배열된 경우에, 가중치가 낮은, 즉 계조 값이 상대적으로 낮은 어느 하나의 서브필드, 즉 저 계조 서브필드에서 리셋 기간에 스캔 전극으로 인가되는 리셋 펄스의 크기를 조절하는데, 이러한 구동방법의 일례를 살펴보면 다음 도 17a 내지 도 17b와 같다.

도 17a 내지 도 17b는 도 16a 내지 도 16b의 배열 순서를 갖는 구동 방법에 서 구동 파형의 일례를 설명하기 위한 도면이다.

도 17a 내지 도 17b에 도시된 바와 같이, 도 12a의 경우와 각각의 서브필드 그룹 내에서의 서브필드들의 배열순서가 반대이다. 즉, 서브필드들이 계조 값의 크기의 역순으로 배열된다.

예를 들면, 도 17a와 같이 하나의 프레임을 두 개의 서브필드 그룹, 즉 제 1 서브필드 그룹과 제 2 서브필드 그룹으로 나누는 경우에, 각각의 서브필드 그룹에서 가중치가 가장 낮아 가장 낮은 계조를 구현하는 마지막 번째 서브필드, 즉 제 1 서브필드 그룹에서 제 5 서브필드 및 제 2 서브필드 그룹에서 제 7 서브필드에서의 리셋 기간에서 스캔 전극으로 인가되는 리셋 펄스의 크기(V2)가 다른 서브필드, 즉 제 1 서브필드 그룹의 제 1, 2, 3, 4 서브필드 및 제 2 서브필드 그룹의 제 1, 2, 3, 4, 5, 6 서브필드에서의 리셋 펄스의 크기(V1) 보다 더 크다.

이와 같이 서브필드의 계조 값에 따라 크기가 조절된 도 17a의 리셋 펄스를 도 17b에 보다 상세히 나타내었다.

도 17b를 살펴보면 도 17a의 제 2 서브필드 그룹 내에서 제 7 서브필드에서의 리셋 펄스의 크기(V2)가 가장 크고, 나머지 서브필드에서의 리셋 펄스의 크기는 제 7 서브필드에서의 리셋 펄스의 크기보다 작은 것을 확인할 수 있다. 여기서는 제 7 서브필드에서의 리셋 펄스의 상승 램프(Ramp-up)의 기울기와 제 1, 2, 3, 4, 5, 6 서브필드에서의 리셋 펄스의 상승 램프의 기울기가 서로 같은 것이 바람직하다. 다만, 최대 전압 값의 크기가 서로 다르다. 여기 도 17a 내지 도 17b의 구동 파형은 도 12a 내지 도 12b와 비교하여 서브필드들의 배열이 역순일 뿐, 그 내용은 실질적으로 동일하므로 중복되는 설명은 생략한다.

이상에서의 본 발명의 구동 방법에서 리세 펄스의 크기를 조절하는 일례의 설명에서는 하나의 프레임을 복수 개의 서브필드 그룹으로 나누고, 이렇게 나눈 복수 개의 서브필드 그룹 사이에 하나의 휴지 기간을 포함시키는 것인데, 이와는 다르게 서브필드 그룹 사이에는 물론이고 각 프레임간의 사이에 소정의 길이를 갖는 휴지기간을 더 포함시키는 것도 가능한데, 이러한 구동방법을 살펴보면 다음 도 18a 내지 도 18b와 같다.

도 18a 내지 도 18b는 하나의 프레임을 복수의 서브필드 그룹으로 나누는 또 다른 예를 설명하기 위한 도면이다.

도 18a 내지 18b를 살펴보면, 전술한 도 12a는 제 1 서브필드그룹과 제 2 서브필드 그룹 사이에 소정의 길이를 갖는 하나의 휴지기간이 포함되는데 반해, 프레임의 앞단에 소정의 길이를 갖는 제 1 휴지 기간이 포함되고, 또한 제 1 서브필드 그룹과 제 2 서브필드 그룹 사이에도 소정의 길이를 갖는 제 2 휴지 기간이 포함된다.

먼저, 도 18a를 살펴보면, 하나의 프레임의 서브필드들은 복수의 그룹, 바람직하게는 두 개의 서브필드 그룹, 즉 1 서브필드 그룹과 제 2 서브필드 그룹으로 나뉘고, 이러한 각 서브필드 그룹 내에서 가중치의 크기, 즉 계조 값의 크기가 증가하는 순서로 배열된다. 즉 서브필드의 가중치, 즉 계조 값의 크기가 가장 낮은 서브필드가 각 서브필드 그룹 내에서 초기에 위치하고, 이후로 갈수록 점점 가중치가 높은 서브필드가 위치한다. 예를 들면, 도 18a와 같이 제 1 서브필드 그룹에 가 중치 1, 즉 계조값 1의 서브필드, 가중치 8의 서브필드, 가중치 16의 서브필드, 가중치 32의 서브필드 및 가중치 64의 서브필드가 차례대로 포함된다. 또한, 제 2 서브필드 그룹에는 가중치 2, 즉 계조값 2인 서브필드, 가중치 4인 서브필드, 두 개의 가중치 8인 서브필드, 가중치 16인 서브필드, 가중치 32인 서브필드 및 가중치 64의 서브필드가 차례대로 포함된다.

이렇게 배열되는 서브필드 그룹 사이에는 전술한 바와 같이 소정의 길이를 갖는 제 2 휴지 기간이 포함되고, 각 프레임의 사이에도 소정의 길이를 갖는 제 1 휴지 기간이 포함된다. 이러한 제 1 휴지 기간과 제 2 휴지 기간은 그 길이가 서로 다를 수도 있고 동일할 수도 있다. 그러나 바람직하게는 제 각 서브필드 그룹 사이에 시각적인 분할의 효과 및 구동의 제어의 용이성을 고려할 때 제 1 휴지 기간과 제 2 휴지 기간의 길이는 동일하다.

이렇게 프레임의 사이의 제 1 휴지 기간과 서브필드 그룹 사이의 제 2 휴지 기간에 의해 하나의 프레임을 두 개의 프레임으로 인식하게 하는 시각적인 효과가 더욱 증대된다. 이에 따라 플리커의 발생이 더욱 감소하여 화질을 향상시키는 것이다. 이러한 도 18a 내지 도 18b의 구동 방법은 전술한 도 12a 내지 도 12b와 비교하여 휴지 기간이 하나 더 추가되었을 뿐, 그 내용은 실질적으로 전술한 도 12a 내지 도 12b의 구동방법과 동일하므로 더 이상의 중복되는 설명은 생략한다.

이러한 본 발명의 플라즈마 디스플레이 패널의 구동 방법에서 전술한 도 18a 내지 도 18b와는 다르게 각 서브필드 그룹 내에서 서브필드들이 가중치, 즉 계조값이 감소하는 순서로 배열될 수 있는데, 이러한 구동방법을 살펴보며 다음 도 19a 내지 도 19b와 같다.

도 19a 내지 도 19b는 하나의 프레임을 복수의 서브필드 그룹으로 나누는 또 따른 예를 설명하기 위한 도면이다.

도 19a 내지 도 19b를 살펴보면, 전술한 도 18a 내지 도 18b에서는 제 1 서브필드그룹과 제 2 서브필드 그룹 내에서 서브필드들이 계조 값의 크기 순서에 따라 계조 값이 증가하는 순서로 서브필드들이 배열되는데 반해, 이러한 도 19a 내지 도 19b의 구동 파형은 도 18a 내지 도 18b와 비교하여 서브필드 들의 배열이 서로 반대일 뿐 그 내용이 실질적으로 동일하므로 중복되는 설명은 생략한다.

이상까지 상세히 설명한 본 발명의 플라즈마 디스플레이 패널의 제 1 실시예와는 다르게 하나의 프레임이 나뉘어진 복수의 서브필드 그룹 중 하나 이상에서 저 계조 서브필드의 리셋 기간에서 공급되는 리셋 펄스의 개수를 조절할 수도 있다. 이러한 구동 방법을 살펴보면 다음 본 발명의 플라즈마 디스플레이 패널의 구동 방법의 제 2 실시예와 같다.

도 20은 본 발명의 플라즈마 디스플레이 패널의 구동 방법에서 리셋 펄스의 개수를 조절하는 일례를 설명하기 위한 도면이다.

도 20에 도시된 바와 같이, 스캔 전극 및 서스테인 전극과, 스캔 전극 및 서스테인 전극과 교차하는 복수의 어드레스 전극을 포함하는 플라즈마 디스플레이 패널의 구동 방법에서 리셋 펄스 개수의 조절하는 일례는 한 프레임을 각각 적어도 하나 이상의 서브필드를 포함하는 복수의 서브필드 그룹으로 나누고, 이렇게 나눈 서브필드 그룹 중 적어도 어느 하나에서는 저 계조 서브필드에서는 리셋 기간에서 스캔 전극으로 인가되는 리셋 펄스의 개수가 다른 서브필드보다 더 많다.

예를 들면, 도 20와 같이 하나의 프레임을 두 개의 서브필드 그룹, 즉 제 1 서브필드 그룹과 제 2 서브필드 그룹으로 나누는 경우에, 각각의 서브필드 그룹에서 가중치가 가장 낮아 가장 낮은 계조를 구현하는 첫 번째 서브필드, 즉 제 1 서브필드 그룹에서 제 1 서브필드 및 제 2 서브필드 그룹에서 제 1 서브필드에서의 리셋 기간에서 스캔 전극으로 인가되는 리셋 펄스의 개수가 다른 서브필드, 즉 제 1 서브필드 그룹의 제 2, 3, 4, 5 서브필드 및 제 2 서브필드 그룹의 제 2, 3, 4, 5, 6, 7 서브필드에서의 리셋 펄스의 개수 보다 더 많다. 여기 도 20에서는 한 프레임의 모든 서브필드 그룹, 즉 제 1 서브필드 그룹과 제 2 서브필드 그룹 모두에서 어느 하나의 서브필드의 리셋 펄스의 개수를 다른 서브필드보다 더 많게 하였는데, 이와는 다르게 복수의 서브필드 그룹 중 일부의 선택된 서브필드 그룹, 예를 들면 도 20에서 제 1 서브필드 그룹과 제 2 서브필드 그룹 중 어느 하나의 서브필드 그룹에서만 리셋 펄스의 개수를 조절할 수도 있는 것이다.

여기서, 전술한 저 계조 서브필드에서 리셋 기간에서 스캔 전극으로 인가되는 리셋 펄스의 개수는 2개 이상인 것이 바람직하다.

이와 같이, 적어도 어느 하나의 서브필드 그룹의 저 계조 서브필드에서 리셋 펄스의 크기를 다른 서브필드보다 더 많게 하는 이유를 살펴보면 다음과 같다.

가중치가 상대적으로 낮아 저 계조를 구현하는 저 계조 서브필드는 어드레스 방전이 불안정해질 가능성이 가중치가 상대적으로 큰 고 계조를 구현하는 서브필드에 비해 더 크다. 이에 따라, 리셋 기간에서 스캔 전극으로 인가되는 리셋 펄스의 크기가 과도하게 작으면 방전셀내의 벽전하의 분포가 고르게 되지 않아 이후의 어드레스 방전이 불안정하게 되어 어드레스 지터(Jitter)가 악화되고 또한 이후의 서스테인 방전이 불안정해진다.

이렇게 방전이 불안정해지는 저 계조 서브필드는 하나의 프레임을 복수 개의 서브필드 그룹으로 나누어 구동하는 PAL방식에서 그 개수가 더욱 증가하게 된다. 따라서 상대적으로 저 계조 서브필드가 더 많이 포함되는 PAL방식에서 가중치가 낮아 낮은 계조를 구현하는 저 계조의 서브필드에서 리셋 기간에서 인가되는 리셋 펄스의 개수를 다른 서브필드보다 더 많게 하여 플리커의 발생을 억제하면서도, 가중치가 낮아 저 계조를 구현하는 저 계조의 서브필드에서의 어드레스 방전을 안정시킨다. 이와 같이 어드레스 방전이 안정되면 전체 플라즈마 디스플레이 장치의 구동 마진(Margin)의 저하가 억제된다.

이러한, 본 발명의 플라즈마 디스플레이 패널의 구동 방법에서 리셋 펄스의 개수를 조절하는 일례에서 저 계조 서브필드의 설정 기준과 방법은 리셋 펄스의 크기를 조절하는 일례와 동일하다. 예를 들면, 이러한 저 계조 서브필드는 하나의 프레임 내에서 서스테인 기간에 공급되는 서스테인 펄스의 개수가 가장 많은 서브필드의 서스테인 펄스의 총 개수의 1/2이하의 서스테인 펄스가 공급되는 서브필드인 것이 바람직하다. 또한, 하나의 프레임의 서스테인 펄스의 총 개수의 20%이하의 서스테인 펄스가 공급되는 서브필드를 저 계조 서브필드로 설정하는 것도 가능하다. 이와 같은 저 계조 서브필드의 설정 방법은 본 발명의 리셋 펄스의 크기를 조절하는 일례에서 이미 상세히 설명되었으므로 중복되는 설명을 생략한다.

또는, 하나의 서브필드 그룹 내에서 서스테인 펄스의 개수가 적은 순서에 따라 저 계조 서브필드를 설정할 수도 있는데 이러한 저 계조 서브필드 설정의 일례를 살펴보면 다음 도 21과 같다.

도 21은 본 발명의 플라즈마 디스플레이 패널의 구동 방법에서 리셋 기간에서 공급되는 리셋 펄스의 개수를 조절하는 일례를 보다 상세히 설명하기 위한 도면이다.

도 21에 도시된 바와 같이, 하나의 서브필드 그룹 내에서 복수개의 서브필드를 저 계조 서브필드로 설정하는데, 여기 도 21에서는 하나의 서브필드 그룹 내에 두 개의 저 계조 서브필드가 포함된 것으로 도시하였지만, 서스테인 펄스의 개수가 적은 순서로 서스테인 펄스의 개수가 가장 적은 서브필드로부터 4번째 서브필드까지인 서브필드가 저 계조 서브필드로 설정되는 것이 바람직하다. 예를 들어, 도 20과 같이 총 7개의 서브필드가 제 2 서브필드 그룹을 이룬다고 가정할 때 서스테인 펄스가 가장 적은, 즉 가중치가 가장 작아 가장 작은 계조를 구현하는 제 1 서브필드로부터 그 다음의 제 2, 3, 4 서브필드를 저 계조 서브필드로 설정한다.

이렇게 설정된 저 계조 서브필드에서의 리셋 펄스의 개수를 전술한 바와 같이 다른 서브필드보다 더 많게 한다. 즉 도 21에서와 같이, 제 2 서브필드 그룹 내에서 저 계조 서브필드로 설정된 제 1, 2 서브필드의 리셋 기간에서 스캔 전극으로 인가되는 리셋 펄스의 개수를 다른 서브필드보다 더 많게, 예컨대 2개로 설정하고, 나머지 다른 서브필드의 리셋 기간에서 스캔 전극으로 인가되는 리셋 펄스의 개수는 전술한 제 1, 2 서브필드 보다는 적은 1개로 설정한다.

이상에서는 하나의 서브필드 그룹에 포함된 서브필드들이 가중치의 크기, 즉 계조 값의 크기 순서로 규칙적으로 배열된 일례만을 도시하고 설명하였지만, 이와는 다르게 하나의 서브필드 그룹 내에서 서브필드들이 불규칙적으로 배열되는 것도 가능한데 이러한 구동 방법의 일례를 살펴보면 다음 도 22와 같다.

도 22는 본 발명의 플라즈마 디스플레이 패널의 구동 방법에서 리셋 펄스의 개수를 조절하는 일례에서 하나의 서브필드 그룹 내에서의 서브필드들의 배열을 설명하기 위한 도면이다.

도 22에 도시된 바와 같이, 적어도 하나 이상의 서브필드 그룹 내에서 서브필드들이 가중치의 크기, 즉 계조 값의 크기 순서로 규칙적으로 배열되는 것이 아니고 계조 값의 크기에 관계없이 랜덤(Random)하게 배열된다. 이러한 불규칙적인 서브필드 배열을 갖는 서브필드 그룹 내에서도 제 1 서브필드 그룹에서 가중치가 낮아, 즉 계조 값이 낮아 저 계조를 구현하는 저 계조 서브필드인 세 번째 서브필드, 즉 제 1 서브필드에서 리셋 기간에서 스캔 전극으로 인가되는 리셋 펄스의 개수를 다른 서브필드보다 더 많게, 예컨대 2개로 설정하고, 제 2 서브필드 그룹에서의 네 번째 서브필드, 즉 제 1 서브필드에서 리셋 기간에서 스캔 전극으로 인가되는 리셋 펄스의 개수를 다른 서브필드 보다 더 많게, 예컨대 2개로 설정하는 것이다.

이상의 플라즈마 디스플레이 패널의 구동 방법에서 리셋 펄스의 개수를 조절하는 일례에서는 하나의 서브필드 그룹 내에서의 저 계조 서브필드에서 리셋 펄스의 개수를 모든 저 계조 서브필드에서 동일하게, 예컨대 도 21과 같이 2개로 설정 하였지만, 이와는 다르게 하나의 서브필드 그룹 내에서의 저 계조 서브필드에서의 리셋 펄스의 개수를 상이하게 설정할 수도 있는데, 이를 살펴보면 다음 도 23와 같다.

도 23은 본 발명의 플라즈마 디스플레이 패널의 구동 방법에서 리셋 펄스의 개수를 조절하는 일례에서 리셋 펄스의 개수 설정의 일례를 설명하기 위한 도면이다.

도 23에 도시된 바와 같이, 도 20과는 다르게 하나의 서브필드 그룹 내에 복수개의 저 계조 서브필드가 포함되고, 이러한 복수의 저 계조 서브필드 중 어느 하나의 리셋 펄스의 개수는 다른 저 계조 서브필드와 다르다.

예를 들면, 도 23과 같이 하나의 프레임이 두 개의 서브필드 그룹으로 나뉘는 경우, 이러한 각각의 서브필드 그룹 내에서 해당 서브필드의 가중치의 크기, 즉 계조 값의 크기에 따라 리셋 펄스의 개수를 조절 한다.

여기서, 도 23과 같이 총 7개의 서브필드로 이루어지는 제 2 서브필드 그룹에서 가중치, 즉 계조 값이 작은 순서로 가장 작은 계조를 구현하는 첫 번째 서브필드, 즉 제 1 서브필드의 리셋 펄스의 개수와 그 다음 낮은 계조의 제 2 서브필드의 리셋 기간에서 스캔 전극으로 인가되는 리셋 펄스의 개수를 다른 서브필드 보다 더 많게 하되, 전술한 제 1 서브필드의 리셋 펄스의 개수와 제 2 서브필드의 리세 펄스의 개수도 서로 다르다. 예를 들면, 제 1 서브필드의 리셋 펄스의 개수는 3개이고, 제 2 서브필드의 리셋 펄스의 개수는 2개이다. 다르게 표현하면, 하나의 서브필드 그룹에 서로 상이한 개수의 리셋 펄스가 포함된 저 계조 서브필드들이 포함 되는 경우, 이러한 저 계조 서브필드들은 전술한 서브필드 그룹 내에서 계조 값의 크기가 작은 수록 더 많은 개수의 리셋 펄스를 포함한다.

이와 같이, 한 서브필드 그룹의 서브필드 중 저 계조 서브필드에서 리셋 펄스의 개수를 다른 서브필드보다 더 많게, 바람직하게는 2개 이상으로 설정함으로써, 상대적으로 방전이 불안정한 저 계조 서브필드에서 방전셀 내의 벽전하의 양을 고르게 하여 방전을 안정시키고 특히, 전술한 저 계조 서브필드 중 계조 값이 더 작은 저 계조 서브필드에서 다른 저 계조 서브필드보다 리셋 펄스의 개수를 더 많게 함으로써 플라즈마 디스플레이 패널의 구동 시 방전을 더욱 안정시킨다.

이러한 본 발명의 플라즈마 디스플레이 패널의 구동 방법에서 리셋 펄스의 개수를 조절하는 일례에서도 전술한 도 16a 내지 도 16b와 같이, 서브필드 그룹 내에서 서브필드들의 배열을 계조 값의 크기가 감소하는 순서로 할 수도 있는 것이다.

또는 도 15에서와 같이 서브필드들의 배열을 계조 값의 크기에 관계없이 랜덤(Random)하게 할 수도 있다.

또한, 도 18a 내지 도 18b에 도시된 것처럼 서브필드 그룹 사이에는 물론이고 각 프레임간의 사이에 소정의 길이를 갖는 휴지기간을 더 포함시키는 것도 가능하다.

또한, 도 19a 내지 도 19b와 같이 전술한 도 18a 내지 도 18b의 경우와는 서브필드 그룹 내에서의 서브필드의 배열을 역순으로 하되, 도 18a 내지 도 18b의 경우에서와 같이 서브필드 그룹 사이와 프레임의 사이에 각각 휴지 기간, 즉 제 1 휴 지 기간과 제 2 휴지 기간을 포함시킬 수도 있다.

이와 같이 각 프레임의 사이와 서브필드 그룹 사이에 소정 길이를 갖는 휴지 기간을 각각 포함시키는 일례를 이미 전술한 본 발명의 구동 방법의 리셋 펄스의 크기를 조절하는 일례에서 상세히 설명되었으므로 중복되는 설명은 생략한다.

이상의 설명에서는 한 서브필드 그룹 내에서 저 계조 서브필드의 리셋 기간에서 리셋 펄스의 크기 또는 개수를 해당 서브필드의 계조 값에 따라 조절하는 방법을 도시하고 설명하였지만, 이와는 다르게 어드레스 기간에서 공급되는 스캔 펄스의 폭을 해당 서브필드의 계조 값에 따라 조절하는 것도 가능한데, 이와 같은 구동 방법을 살펴보면 다음 도 24와 같다.

도 24는 본 발명의 플라즈마 디스플레이 패널의 구동 방법에서 어드레스 기간에 공급되는 스캔 펄스의 폭을 조절하는 일례를 설명하기 위한 도면이다.

도 24에 도시된 바와 같이, 스캔 전극(Y1 내지 Yn) 및 서스테인 전극(Z)과, 상기 스캔 전극 및 서스테인 전극(Z)과 교차하는 복수의 어드레스 전극(X1 내지 Xm)을 포함하고, 리셋 기간, 어드레스 기간 및 서스테인 기간에 어드레스 전극, 스캔 전극 및 서스테인 전극에 구동 펄스가 인가되는 적어도 하나 이상의 서브필드의 조합에 의하여 프레임으로 이루어지는 화상을 표현하는 본 발명의 플라즈마 디스플레이 패널의 구동 방법에 따른 구동 파형은, 프레임을 복수의 서브필드 그룹으로 나눈다고 가정할 때, 복수의 서브필드 그룹 중 적어도 어느 한 서브필드 그룹에서는 적어도 어느 한 서브필드, 즉 저 계조 서브필드의 어드레스 기간에서 스캔 전극(Y1 내지 Yn)으로 인가되는 스캔 펄스의 폭이 다른 서브필드보다 더 크다.

예를 들면 도 24과 같이, 제 1 서브필드 그룹 또는 제 2 서브필드 그룹 내에서 가중치가 낮은, 즉 계조 값이 낮은 첫 번째 서브필드, 즉 제 1 서브필드에서 어드레스 기간에 스캔 전극으로 인가되는 스캔 펄스의 폭은 W1이고, 이후의 다른 서브필드, 즉 제 2 서브필드부터 제 n 서브필드까지에서는 스캔 펄스의 폭이 W2라고 가정하면, 전술한 W1은 W2보다 더 크다.

여기서, 전술한 바와 같이 가중치가 낮은, 즉 계조값이 낮은 서브필드에서 어드레스 기간에 스캔 전극으로 인가되는 스캔 펄스의 폭을 다른 서브필드보다 더 크게하는 서브필드 그룹은 하나의 프레임 내에서의 모든 서브필드 그룹일 수도 있고, 하나의 프레임 내에서의 선택된 복수 또는 어느 하나의 서브필드일 수도 있다. 예를 들면, 도 24와 같이 하나의 프레임이 제 1 서브필드 그룹과 제 2 서브필드 그룹으로 나뉘어 있는 경우에 제 1 서브필드 그룹에서 가중치가 낮은, 즉 계조 값이 낮은 서브필드에서 어드레스 기간에 스캔 전극으로 인가되는 스캔 펄스의 폭을 다른 서브필드보다 더 크게 하고, 이와 함께 제 2 서브필드 그룹에서도 가중치가 낮은, 즉 계조 값이 낮은 서브필드에서 어드레스 기간에 스캔 전극으로 인가되는 스캔 펄스의 폭을 다른 서브필드보다 더 크게 하거나 또는 제 1 서브필드 그룹 또는 제 2 서브필드 그룹 중 어느 하나에서만 가중치가 낮은, 즉 계조값이 낮은 서브필드에서 어드레스 기간에 스캔 전극으로 인가되는 스캔 펄스의 폭을 다른 서브필드보다 더 크게 할 수도 있다.

여기서, 전술한 바와 같이 어드레스 기간에서 스캔 전극(Y1 내지 Yn)으로 인가되는 스캔 펄스의 폭을 다른 서브필드보다 더 크게 하는 서브필드에서는 스캔 펄 스의 폭, 즉 W1은 2.0㎲ 이상의 길이를 갖는다.

이와 같이, 각 서브필드 그룹, 즉 제 1 서브필드 그룹과 제 2 서브필드 그룹에서 어느 하나의 서브필드, 더욱 바람직하게는 가중치가 낮아 저 계조 값을 갖는 서브필드의 어드레스 기간에서 스캔 전극으로 인가되는 스캔 펄스의 폭을 2.0㎲ 이상으로 조절하는 이유는 가중치가 낮은, 즉 계조 값이 낮은 서브필드에서 어드레스 방전을 안정시키기 위해서이다. 즉, 전술한 바와 같이 가중치가 상대적으로 낮아 저 계조를 구현하는 서브필드에서는 어드레스 방전이 불안정해질 가능성이 다른 서브필드, 즉 가중치가 상대적으로 높아 고 계조를 구현하는 서브필드 보다 더 크기 때문에, 이러한 가중치가 낮은, 즉 계조 값이 낮은 서브필드에서의 어드레스 기간에 스캔 전극으로 인가되는 스캔 펄스의 폭을 다른 서브필드보다 더 크게, 바람직하게는 2.0㎲ 이상으로 설정하여 어드레스 방전을 안정시킨다. 이에 따라 어드레스 지터가 개선되고, 이후의 서스테인 기간에서의 서스테인 방전이 안정된다.

또한, 가중치가 낮아 저계조를 구현하는 서브필드, 저 계조 서브필드에서 스캔 펄스의 폭을 2.0㎲이상으로 설정한 이유는 상대적으로 가중치가 낮아 저 계조를 구현하는 서브필드에서는 서스테인 펄스의 개수가 고 계조를 구현하는 다른 서브필드에 비해 서스테인 펄스의 개수가 더 적다. 이에 따라 방전셀 내에서 쌓이는 벽전하의 양이 적어지게 되어 서스테인 방전이 불안정하게 되는 가능성이 있기 때문에 스캔 펄스의 폭을 다른 서브필드보다 더 크게 하여 어드레스 기간에서 안정적인 어드레스 방전을 발생시켜 방전셀 내에서의 벽전하의 분포를 서스테인 방전에 보다 유리하도록 설정하기 위함이다.

여기 도 24에서는 어드레스 기간에서 스캔 전극으로 인가되는 스캔 펄스의 폭을 다른 서브필드보다 더 크게 하는 서브필드의 개수가 1개 인 경우만을 도시하고 설명하였지만, 이와는 다르게 서브필드 그룹 내에서 복수 개의 서브필드의 어드레스 기간에서 스캔 전극으로 인가되는 스캔 펄스의 폭을 다른 서브필드보다 더 크게 하는 것도 가능하다. 이러한 구동 방법을 살펴보면 다음 도 25와 같다.

도 25는 하나의 프레임을 복수의 서브필드 그룹으로 나누고, 각각의 서브필드 그룹 내에서 스캔 펄스가 상대적으로 큰 서브필드를 선택하는 일례를 설명하기 위한 도면이다.

도 25에 도시된 바와 같이, 전술한 도 24에서와 같이 하나의 프레임이 두 개의 서브필드 그룹, 즉 제 1 서브필드 그룹과 제 2 서브필드 그룹으로 나뉜 경우에 각각의 서브필드 그룹 내에서 복수 개의 서브필드를 선택하고, 이렇게 선택한 서브필드에서 어드레스 기간에 스캔 전극으로 인가되는 스캔 펄스의 폭을 다른 서브필드보다 더 크게 한다. 결국, 스캔 펄스의 폭이 다른 서브필드보다 더 큰 서브필드는 각각의 서브필드 그룹 내에서 복수 개 이다.

이와 같은 구동 방법에서의 스캔 펄스의 폭을 도 26을 결부하여 살펴보면 다음과 같다.

도 26은 본 발명의 플라즈마 디스플레이 패널의 구동 방법에서 스캔 펄스의 폭을 조절하는 일례에서 스캔 펄스의 폭을 설명하기 위한 도면이다.

도 26을 참조하면, 도 25에서와 같이 제 1 서브필드 그룹의 A영역과 제 2 서브필드 그룹의 C영역의 서브필드의 어드레스 기간에 스캔 전극으로 인가되는 스캔 펄스의 폭이 다른 영역, 즉 제 1 서브필드 그룹의 B영역과 제 2 서브필드 그룹의 D영역의 서브필드의 어드레스 기간에 스캔 전극으로 인가되는 스캔 펄스의 폭 보다 더 크다. 예를 들면, 도 26의 (a)에서와 같이 제 1 서브필드 그룹의 A영역과 제 2 서브필드 그룹의 C영역의 서브필드의 어드레스 기간에 스캔 전극으로 인가되는 스캔 펄스의 폭을 W1, 제 1 서브필드 그룹의 B영역과 제 2 서브필드 그룹의 D영역의 서브필드의 어드레스 기간에 스캔 전극으로 인가되는 스캔 펄스의 폭을 W2라고 가정하면, W1은 W2보다 더 크다. 여기서, 전술한 바와 같이 어드레스 기간에서 스캔 전극으로 인가되는 스캔 펄스의 폭이 다른 서브필드보다 더 큰 서브필드들은 서브필드 그룹 내에서 가중치가 낮은, 즉 계조 값이 낮은 서브필드들이다.

이와 같이, 어드레스 기간에서 스캔 전극으로 인가되는 스캔 펄스의 폭이 다른 서브필드보다 더 큰 서브필드들은 각각의 서브필드 그룹, 즉 제 1 서브필드 그룹과 제 2 서브필드 그룹 내에서 동일한 개수로 포함될 수 있다. 예를 들면, 제 1 서브필드 그룹과 제 2 서브필드 그룹 내에서 각각 3개씩의 서브필드에서 어드레스 기간에 스캔 전극으로 인가되는 스캔 펄스의 폭이 다른 서브필드보다 더 크다.

또는 이와는 다르게, 어드레스 기간에서 스캔 전극으로 인가되는 스캔 펄스의 폭이 다른 서브필드보다 더 큰 서브필드들은 제 1 서브필드 그룹 또는 제 2 서브필드 그룹 중 어느 하나의 그룹에만 포함시키고, 다른 서브필드 그룹에는 포함시키지 않는 것도 가능하다.

또는 이와는 다르게, 어드레스 기간에서 스캔 전극으로 인가되는 스캔 펄스의 폭이 다른 서브필드보다 더 큰 서브필드들이 서브필드 그룹들, 즉 제 1 서브필 드 그룹과 제 2 서브필드 그룹 내에서 서로 다른 개수로 포함될 수 있다. 예를 들면, 제 1 서브필드 그룹에는 2개의 서브필드, 그리고 제 2 서브필드 그룹 내에서는 4개의 서브필드에서 어드레스 기간에 스캔 전극으로 인가되는 스캔 펄스의 폭이 다른 서브필드보다 더 크도록 할 수도 있는 것이다.

이러한, 본 발명의 플라즈마 디스플레이 패널의 구동 방법에서 스캔 펄스의 폭을 조절하는 일례에서 저 계조 서브필드의 설정 기준과 방법은 리셋 펄스의 개수 또는 크기를 조절하는 일례와 동일하다. 예를 들면, 이러한 저 계조 서브필드는 하나의 프레임 내에서 서스테인 기간에 공급되는 서스테인 펄스의 개수가 가장 많은 서브필드의 서스테인 펄스의 총 개수의 1/2이하의 서스테인 펄스가 공급되는 서브필드인 것이 바람직하다. 또한, 하나의 프레임의 서스테인 펄스의 총 개수의 20%이하의 서스테인 펄스가 공급되는 서브필드를 저 계조 서브필드로 설정하는 것도 가능하다. 이와 같은 저 계조 서브필드의 설정 방법은 본 발명의 리셋 펄스의 크기를 조절하는 일례에서 이미 상세히 설명되었으므로 중복되는 설명을 생략한다.

여기서, 도 26의 (a)와 같이 다른 서브필드보다 더 큰 폭의 스캔 펄스 폭을 갖는 서브필드들 사이에서의 스캔 펄스의 폭의 관계를 살펴보면 다음 도 27a 내지도 27b와 같다.

도 27a 내지 도 27b는 어드레스 기간에서 스캔 전극으로 인가되는 스캔 펄스의 폭이 상대적으로 큰 서브필드들 사이에서 스캔 펄스의 폭의 관계를 설명하기 위한 도면이다.

먼저 도 27a를 살펴보면, 도 25의 제 2 서브필드의 C영역에서와 같이 4개의 서브필드에서 어드레스 기간에 스캔 전극으로 인가되는 스캔 펄스의 폭을 다른 서브필드보다 더 크게 하는 경우, 즉 제 1, 2, 3, 4 서브필드에서 어드레스 기간에 스캔 전극으로 인가되는 스캔 펄스의 폭을 다른 서브필드보다 더 크게 하는 경우에, 이러한 서브필드들, 즉 제 1, 2, 3, 4 서브필드의 어드레스 기간에 스캔 전극으로 인가되는 스캔 펄스의 폭은 전술한 바와 같이 2.0㎲ 이상으로 조절되는 것이 바람직하다. 또한 이와 같이 스캔 펄스의 폭이 2.0㎲ 이상으로 조절되는 서브필드 중 어느 하나의 서브필드의 스캔 펄스의 폭이 나머지 서브필드의 스캔 펄스의 폭 보다 더 크다.

이와 같이, 한 서브필드 그룹 내에서 스캔 펄스가 2.0㎲ 이상의 폭을 갖는 서브필드들 중에서 더욱 큰 펄스폭의 스캔 펄스를 갖는 서브필드는 한 서브필드 그룹 내에서 가중치가 가장 낮은, 즉 계조 값이 가장 낮은 서브필드인 것이 바람직하다.

예를 들면, 도 27a와 같이 제 2 서브필드 그룹에서 스캔 펄스의 폭이 2.0㎲ 이상인 제 1, 2, 3, 4 서브필드에서 가중치가 가장 낮은, 즉 계조 값이 가장 낮은 제 1 서브필드의 펄스 폭이 W1, 나머지 서브필드, 즉 제 2, 3, 4 서브필드의 펄스 폭이 W2라고 가정하면, W1은 W2보다 더 크다.

한편, 도 27b를 살펴보면 전술한 도 27a와는 다르게, 한 서브필드 그룹 내에서 스캔 펄스가 2.0㎲ 이상의 폭을 갖는 서브필드들에서 어드레스 기간에서 스캔 전극으로 인가되는 스캔 펄스의 폭이 각각 서로 다르다.

예를 들면, 도 27b와 같이 제 2 서브필드 그룹에서 스캔 펄스의 폭이 2.0㎲ 이상인 제 1, 2, 3, 4 서브필드에서 제 1 서브필드에서의 스캔 펄스의 폭, 제 2 서브필드에서의 스캔 펄스의 폭, 제 3 서브필드에서의 스캔 펄스의 폭 및 제 4 서브필드에서의 스캔 펄스의 폭은 각각 서로 다르다. 예컨대 제 1 서브필드에서의 스캔 펄스의 폭을 W1, 제2 서브필드에서의 스캔 펄스의 폭을 W2, 제 3 서브필드에서의 스캔 펄스의 폭을 W3, 제4 서브필드에서의 스캔 펄스의 폭을 W4라고 가정할 때, W1, W2, W3, W4는 각각 서로 다르고, 그 크기는 해당 서브필드의 가중치의 크기, 즉 계조값의 크기에 따라 결정된다. 즉, 도 11b와 같이 제 1, 2, 3, 4 서브필드의 가중치의 크기, 즉 계조 값의 크기 순서로 가중치가 가장 낮은 제 1 서브필드에서의 스캔 펄스의 폭 W1이 가장 크고, 그 다음이 W2, 그 다음이 W3, 그 다음이 W4이다. 즉 W1 ＞W2 ＞W3 ＞W4 인 관계가 성립한다.

한편, 이상에서 설명한 본 발명의 플라즈마 디스플레이 패널의 구동 방법에서 스캔 펄스의 폭을 조절하는 일례에서도 도 16a 내지 도 16b와 같이 하나의 프레임의 서브필드 그룹 내에서 서브필드들이 가중치가 감소하는 순서로 배열되는 것도 가능한데, 이를 살펴보면 다음 도 28과 같다.

도 28은 도 16a 내지 도 16b의 배열 순서를 갖는 구동 방법에서 스캔 펄스의 폭을 조절하는 구동 파형의 일례를 설명하기 위한 도면이다.

도 28에 도시된 바와 같이, 본 발명의 플라즈마 디스플레이 패널의 구동 방법에서 스캔 펄스의 폭을 조절하는 일례에서는 도 24와는 다르게, 한 서브필드 그룹 내에서 마지막 서브필드, 즉 제 n 서브필드의 어드레스 기간에서 스캔 전극으로 인가되는 스캔 펄스의 폭이 다른 서브필드보다 더 크다.

예를 들면 도 28과 같이, 제 1 서브필드 그룹 또는 제 2 서브필드 그룹 내에서 가중치가 낮은, 즉 계조값이 낮은 서브필드, 즉 제 n 서브필드에서 어드레스 기간에 스캔 전극으로 인가되는 스캔 펄스의 폭은 W1이고, 다른 서브필드, 즉 제 1 서브필드부터 제 n-1 서브필드까지에서는 스캔 펄스의 폭이 W2라고 가정하면, 전술한 W1은 W2보다 더 크다.

여기서, 전술한 바와 같이 어드레스 기간에서 스캔 전극(Y1 내지 Yn)으로 인가되는 스캔 펄스의 폭을 다른 서브필드보다 더 크게 하는 서브필드, 즉 도 28에서와 같은 제 n 번째 서브필드에서는 스캔 펄스의 폭, 즉 W1은 2.0㎲ 이상의 길이를 갖는다.

또한, 도 19a 내지 도 19b와 같이 전술한 도 18a 내지 도 18b의 경우와는 서브필드 그룹 내에서의 서브필드의 배열을 역순으로 하되, 도 18a 내지 도 18b의 경 우에서와 같이 서브필드 그룹 사이와 프레임의 사이에 각각 휴지 기간, 즉 제 1 휴지 기간과 제 2 휴지 기간을 포함시킬 수도 있다.

이와 같이 각 프레임의 사이와 서브필드 그룹 사이에 소정 길이를 갖는 휴지 기간을 각각 포함시키는 일례 및 한 서브필드 그룹 내에서 서브필드들을 계조 값이 감소하는 순서로 배열하는 일례를 이미 전술한 본 발명의 구동 방법의 리셋 펄스의 크기를 조절하는 일례에서 상세히 설명되었으므로 중복되는 설명은 생략한다.

이상에서 설명한 본 발명의 플라즈마 디스플레이 패널의 구동 방법은 저 계조 서브필드의 리셋 기간에서 리셋 펄스의 개수 또는 크기를 조절하거나, 또는 어드레스 기간에서 스캔 펄스의 폭을 조절하는 것이었는데, 이와는 다르게 서스테인 기간에 공급되는 서스테인 펄스의 유지 시간의 길이, 즉 펄스폭 또는 개수를 조절하는 것도 가능한데 이를 살펴보면 다음 도 29와 같다.

이렇게 저 계조 서브필드에서 서스테인 펄스의 유지 시간의 길이 또는 개수를 조절하는 방법 중, 개수를 조절하는 방법을 먼저 살펴본다.

도 29는 본 발명의 플라즈마 디스플레이 패널의 구동 방법에서 저 계조 서브필드에서 서스테인 기간에 서스테인 펄스의 단위 계조 당 개수를 조절하는 일례를 설명하기 위한 도면이다.

도 29에 도시된 바와 같이, 스캔 전극 및 서스테인 전극과, 스캔 전극 및 서스테인 전극과 교차하는 복수의 어드레스 전극을 포함하는 플라즈마 디스플레이 패널의 구동 방법에서 서스테인 기간에 공급되는 서스테인 펄스의 개수를 조절하는 일례는, 한 프레임을 각각 적어도 하나 이상의 서브필드를 포함하는 복수의 서브필 드 그룹으로 나누고, 이렇게 나눈 서브필드 그룹 중 적어도 어느 하나에서는 저 계조 서브필드에서는 서스테인 기간에서 공급되는 서스테인 펄스의 단위 계조 당 개수는 다른 서브필드보다 더 많은 것이다.

예를 들면, 도 29와 같이 하나의 프레임을 두 개의 서브필드 그룹, 즉 제 1 서브필드 그룹과 제 2 서브필드 그룹으로 나누는 경우에, 각각의 서브필드 그룹에서 가중치가 가장 낮아 가장 낮은 계조를 구현하는 첫 번째 서브필드, 즉 제 1 서브필드 그룹에서 제 1 서브필드 및 제 2 서브필드 그룹에서 제 1 서브필드에서의 서스테인 기간에서 공급되는 서스테인 펄스의 단위 계조 당 개수가 다른 서브필드, 즉 제 1 서브필드 그룹의 제 2, 3, 4, 5 서브필드 및 제 2 서브필드 그룹의 제 2, 3, 4, 5, 6, 7 서브필드에서의 서스테인 펄스의 단위 계조 당 개수 보다 더 많다. 즉, 제 1 서브필드 그룹의 제 1 서브필드에서 계조 1을 구현하기 위해 사용되는 서스테인 펄스의 개수는 12개이고, 제 1 서브필드 내에서의 다른 서브필드에서는 계조 1을 구현하기 위해 사용되는 서스테인 펄스의 개수는 10개이다. 또한, 제 2 서브필드 그룹의 제 1 서브필드에서 계조 1을 구현하기 위해 사용되는 서스테인 펄스의 개수는 12개이고(서스테인 펄스 24개를 사용하여 계조 2를 구현하였으므로), 제 2 서브필드 내에서의 다른 서브필드에서는 계조 1을 구현하기 위해 사용되는 서스테인 펄스의 개수는 10개이다.

여기 도 29에서는 한 프레임의 모든 서브필드 그룹, 즉 제 1 서브필드 그룹과 제 2 서브필드 그룹 모두에서 저 계조 서브필드의 서스테인 펄스의 단위 계조 당 개수를 다른 서브필드보다 더 많게 하였는데, 이와는 다르게 복수의 서브필드 그룹 중 일부의 선택된 서브필드 그룹, 예를 들면 도 29에서 제 1 서브필드 그룹과 제 2 서브필드 그룹 중 어느 하나의 서브필드 그룹에서만 서스테인 펄스의 단위 계조 당 개수를 다른 서브필드 보다 더 많게 할 수도 있는 것이다.

이와 같이, 저 계조 서브필드에서 서스테인 기간에 공급되는 서스테인 펄스의 단위 계조 당 개수를 다른 서브필드 보다 더 많게 하는 이유를 살펴보면 다음과 같다.

하나의 프레임이 나누어진 복수의 서브필드 그룹 내에서 가중치가 상대적으로 낮아 저 계조를 구현하는 저 계조 서브필드에서는 어드레스 방전이 불안정해질 가능성이 다른 고 계조 서브필드에 비해 더 크다. 이에 따라, 저 계조 서브필드에서는 서스테인 기간에서 공급되는 서스테인 펄스의 단위 계조 당 개수가 과도하게 적으면 불안정한 어드레스 방전에 의해 방전셀내의 벽전하의 충분하게 생성되지 않아 이후의 서스테인 방전이 불안정해진다.

이렇게 방전이 불안정해지는 저 계조 서브필드는 하나의 프레임을 복수 개의 서브필드 그룹으로 나누어 구동하는 PAL방식에서 그 개수가 더욱 증가하게 된다. 따라서 상대적으로 저 계조 서브필드가 더 많이 포함되는 PAL방식에서 가중치가 낮아 낮은 계조를 구현하는 저 계조의 서브필드의 서스테인 기간에서 공급되는 서스테인 펄스의 단위 계조 당 개수를 다른 서브필드 보다 더 많게 하여 플리커의 발생을 억제하면서도, 불안정한 어드레스 방전으로 발생하는 서스테인 방전의 불안정을 완화시킨다.

이와 같이, 단위 계조 당 서스테인 펄스의 개수를 증가시키는 저 계조 서브 필드를 설정하는 방법은 본 발명의 플라즈마 디스플레이 패널의 구동 방법에서 리셋 펄스의 개수 또는 크기를 조절하는 일례와 동일하다. 예를 들면, 이러한 저 계조 서브필드는 하나의 프레임 내에서 서스테인 기간에 공급되는 서스테인 펄스의 개수가 가장 많은 서브필드의 서스테인 펄스의 총 개수의 1/2이하의 서스테인 펄스가 공급되는 서브필드인 것이 바람직하다. 또한, 하나의 프레임의 서스테인 펄스의 총 개수의 20%이하의 서스테인 펄스가 공급되는 서브필드를 저 계조 서브필드로 설정하는 것도 가능하다. 이와 같은 저 계조 서브필드의 설정 방법은 본 발명의 리셋 펄스의 크기를 조절하는 일례에서 이미 상세히 설명되었으므로 중복되는 설명을 생략한다.

이러한 저 계조 서브필드는 더욱 바람직하게는 하나의 서브필드 그룹 내에서 서스테인 펄스의 개수가 가장 적은 서브필드이다.

또는, 하나의 프레임 내에서 서스테인 펄스의 개수가 적은 순서에 따라 복수개의 저 계조 서브필드를 설정할 수도 있는데 이러한 저 계조 서브필드 설정의 일례를 살펴보면 다음 도 30과 같다.

도 30은 본 발명의 플라즈마 디스플레이 패널의 구동 방법에서 저 계조 서브필드의 서스테인 기간에서 공급되는 서스테인 펄스의 단위 계조 당 개수를 조절하는 일례에서 저 계조 서브필드의 설정 방법의 일례를 설명하기 위한 도면이다.

도 30에 도시된 바와 같이, 하나의 서브필드 그룹 내에서 복수개의 서브필드를 저 계조 서브필드로 설정하는데, 이러한 저 계조 서브필드의 설정 기준은 서스테인 펄스의 개수가 적은 순서로 서스테인 펄스의 개수가 가장 적은 서브필드로부 터 4번째 서브필드까지인 서브필드가 저 계조 서브필드로 설정된다. 예를 들어, 도 29와 같이 총 7개의 서브필드가 하나의 서브필드 그룹, 즉 제 2 서브필드 그룹을 이룬다고 가정할 때 서스테인 펄스가 가장 적은, 즉 가중치가 가장 작아 가장 작은 계조를 구현하는 제 1 서브필드로부터 그 다음의 제 2 서브필드, 제 3 서브필드 및 제 4 서브필드를 저 계조 서브필드로 설정한다.

이렇게 설정된 저 계조 서브필드에서의 서스테인 펄스의 단위 계조 당 개수를 전술한 바와 같이 다른 서브필드보다 더 많게 한다. 즉 도 30에서와 같이, 저 계조 서브필드로 설정된 제 1, 2, 3, 4 서브필드의 서스테인 기간에서 공급되는 서스테인 펄스의 단위 계조 당 개수를 다른 서브필드보다 더 많게, 1계조를 구현하기 위한 서스테인 펄스의 개수를 10개 초과의 개수로 설정한다.

이와 같이, 하나의 서브필드 그룹 내에 복수개의 저 계조 서브필드가 포함되는 경우에, 저 계조 서브필드들 사이에도 서스테인 펄스의 단위 계조 당 개수가 상이하도록 할 수 있다. 예를 들면, 도 30과 같이 제 2 서브필드 그룹 내에 포함된 저 계조 서브필드인 제 1 서브필드에서는 서스테인 펄스의 단위 계조 당 개수가 14개, 즉 1 계조를 구현하는데 사용되는 서스테인 펄스의 개수가 14개(2계조를 구현하기 위해 28개의 서스테인 펄스가 사용되었으므로)이고, 다른 저 계조 서브필드인 제 2 서브필드에서는 서스테인 펄스의 단위 계조 당 개수가 13개, 즉 1 계조를 구현하는데 사용되는 서스테인 펄스의 개수가 13개(4계조를 구현하기 위해 52개의 서스테인 펄스가 사용되었으므로)이다. 이러한 도 30의 제 2 서브필드 그룹의 경우처럼 하나의 서브필드 그룹 내에서 선택된 하나 이상의 저 계조 서브필드의 서스테인 펄스의 단위 계조 당 개수가 다른 저 계조 서브필드와 다르게 할 수도 있고, 또는 도 30의 제 1 서브필드의 경우와 같이 하나의 서브필드 그룹 내에서 각각의 저 계조 서브필드의 단위 계조 당 개수가 서로 다를 수도 있다. 즉 도 30의 제 1 서브필드 그룹의 저 계조 서브필드인 제 1 서브필드는 서스테인 펄스의 단위 계조 당 개수가 14개, 다른 저 계조 서브필드인 제 2 서브필드는 13개, 또 다른 저 계조 서브필드인 제 3 서브필드는 12개이다.

이와 같이, 하나의 서브필드 그룹 내에 포함된 저 계조 서브필드들이 하나 이상 상이한 서스테인 펄스의 단위 계조 당 개수를 갖는 경우에, 서브필드 그룹 내에서 해당 서브필드의 계조 값의 크기에 따라 서스테인 펄스의 단위 계조 당 개수가 결정된다. 예를 들어, 하나의 서브필드 그룹에 포함된 저 계조 서브필드 중 두 개의 저 계조 서브필드, 즉 제 1 저 계조 서브필드와 제 2 저 계조 서브필드를 선택하였을 경우에, 전술한 제 1 저 계조 서브필드와 제 2 저 계조 서브필드 중 상대적으로 계조 값이 더 작은 서브필드의 서스테인 펄스의 단위 계조 당 개수가 더 많다. 도 30의 제 1 서브필드 그룹의 경우를 예로 들어 설명하면 제 1 서브필드와 제 2 서브필드는 서로 상이한 서스테인 펄스의 단위 계조 당 개수를 갖는다. 이러한 제 1 서브필드와 제 2 서브필드 중 계조 값이 더 낮은 제 1 서브필드에서의 서스테인 펄스의 단위 계조 당 개수(14)가 제 2 서브필드의 서스테인 펄스의 단위 계조 당 개수(13) 보다 더 많다.

이와는 다르게, 하나의 서브필드 그룹 내에 복수개의 저 계조 서브필드가 포함되더라도, 각각의 저 계조 서브필드들의 서스테인 기간에서 공급되는 단위 계조 당 서스테인 펄스의 개수는 모두 동일하도록 하는 것도 가능하다. 도 30의 제 1 서브필드의 경우를 예로 들어 설명하면 도 30에는 저 계조 서브필드인 제 1 서브필드의 서스테인 펄스의 단위 계조 당 개수가 14, 제 2 서브필드는 13, 제 3 서브필드는 12개로서 서로 상이하지만, 이와는 다르게 제 1 서브필드 그룹의 저 계조 서브필드인 제 1, 2, 3 서브필드모두에서 서스테인 펄스의 단위 계조 당 개수가 12개로 동일하게 할 수도 있는 것이다.

이상에서는 하나의 서브필드 그룹에 포함된 서브필드들이 가중치의 크기, 즉 계조 값의 크기 순서로 규칙적으로 배열된 일례만을 도시하고 설명하였지만, 이와는 다르게 하나의 서브필드 그룹 내에서 서브필드들이 불규칙적으로 배열되는 것도 가능한데 이러한 구동 방법의 일례를 살펴보면 다음 도 31과 같다.

도 31은 본 발명의 플라즈마 디스플레이 패널의 구동 방법에서 저 계조 서브필드의 서스테인 기간에서 공급되는 서스테인 펄스의 단위 계조 당 개수를 조절하는 일례에서 하나의 서브필드 그룹 내에서의 서브필드들의 배열을 설명하기 위한 도면이다.

도 31에 도시된 바와 같이, 적어도 하나 이상의 서브필드 그룹 내에서 서브필드들이 가중치의 크기, 즉 계조 값의 크기 순서로 규칙적으로 배열되는 것이 아니고 계조 값의 크기에 관계없이 랜덤(Random)하게 배열된다. 이러한 불규칙적인 서브필드 배열을 갖는 서브필드 그룹 내에서도 제 1 서브필드 그룹에서 상대적으로 가중치가 낮은 저 계조 서브필드인 세 번째 서브필드, 즉 제 1 서브필드에서 서스테인 기간에 공급되는 서스테인 펄스의 단위 계조 당 개수(12개)를 다른 서브필드 의 서스테인 펄스의 단위 계조 당 개수(10개) 보다 더 많게 하고, 제 2 서브필드 그룹에서도 네 번째 서브필드, 즉 제 1 서브필드에서 서스테인 기간에 공급되는 서스테인 펄스의 단위 계조 당 개수(12개)를 다른 서브필드의 서스테인 펄스의 단위 계조 당 개수(10개) 보다 더 많게 한다.

여기 도 31에서는 도 30와 비교하여 도 29의 서브필드 배열순서가 제 1 서브필드 그룹 내에서 제 1, 2, 3, 4, 5 서브필드의 순서, 제 2 서브필드 그룹 내에서 제 1, 2, 3, 4, 5, 6, 7 서브필드의 순서라고 가정하면, 도 31에서는 제 1 서브필드 그룹 내에서 제 2, 3, 1, 4, 5 서브필드의 순서, 제 2 서브필드 그룹 내에서 제 5, 4, 7, 1, 2, 3, 6 서브필드의 순서이다. 여기 도 31에서는 하나의 서브필드 그룹 내에서 가중치의 크기, 즉 계조 값의 크기와 관계없이 랜덤하게 서브필드들을 배열하였지만, 이와는 다르게 하나의 서브필드 그룹 내에서 상대적으로 가중치가 큰, 즉 계조 값이 큰 고 계조 서브필드와 상대적으로 가중치가 낮은, 즉 계조 값이 낮은 저 계조 서브필드를 교대로 배열할 수도 있는 것이다. 이러한 서브필드 배열의 순서에 의해 본 발명이 한정되는 것은 아니며 서브필드 그룹의 어떠한 서브필드 배열을 갖는다고 하더라도, 그 서브필드 그룹 내에 포함된 서브필드 중 저 계조 서브필드의 서스테인 기간에서 공급되는 서스테인 펄스의 단위 계조 당 개수를 다른 서브필드보다 더 많게 하는 것이 무엇보다 중요한 것이다.

한편, 이상의 설명에서는 하나의 서브필드 그룹 내에서 서브필드들이 가중치, 즉 계조 값이 증가하는 순서로 배열되는 것을 기준으로 하여 도시하고 설명하였지만, 이와는 다르게 하나 이상의 서브필드 그룹 내에서 서브필드들이 계조 값이 감소하는 순서로 배열되는 것도 가능하다.

이와 같이, 하나의 프레임이 복수의 서브필드 그룹으로 구분되어 구동되는 방식에서 한 서브필드 그룹 내에서 서브필드들이 계조 값의 크기의 역순, 즉 크기가 감소하는 순서로 배열된 경우에도, 상대적으로 가중치가 낮은 저 계조 서브필드에서 서스테인 기간에 공급되는 서스테인 펄스의 단위 계조 당 개수가 다른 서브필드 보다 더 많은데, 이러한 구동방법의 일례를 살펴보면 다음 도 32와 같다.

도 32는 본 발명의 플라즈마 디스플레이 패널의 구동 방법에서 서브필드들이 계조 값이 감소하는 방향으로 배열된 경우에서의 서스테인 펄스의 단위 계조 당 개수를 설명하기 위한 도면이다.

도 32에 도시된 바와 같이, 도 39의 경우와 비교하여 각각의 서브필드 그룹 내에서의 서브필드들의 배열순서가 서로 반대이다.

예를 들면, 도 32와 같이 하나의 프레임을 두 개의 서브필드 그룹, 즉 제 1 서브필드 그룹과 제 2 서브필드 그룹으로 나누는 경우에, 각각의 서브필드 그룹에서 가중치가 가장 낮아 가장 낮은 계조를 구현하는 마지막 번째 서브필드, 즉 제 1 서브필드 그룹에서 제 5 서브필드 및 제 2 서브필드 그룹에서 제 7 서브필드에서의 서스테인 기간에서 공급되는 서스테인 펄스의 단위 계조 당 개수(12개)가 다른 서브필드, 즉 제 1 서브필드 그룹의 제 1, 2, 3, 4 서브필드 및 제 2 서브필드 그룹의 제 1, 2, 3, 4, 5, 6 서브필드에서의 서스테인 펄스의 단위 계조 당 개수(10개) 보다 더 많다.

이상에서는 하나의 프레임을 복수 개의 서브필드 그룹으로 나누고, 이렇게 나눈 복수 개의 서브필드 그룹 사이에 하나의 휴지 기간을 포함시키는 것인데, 이와는 다르게 도 18a 내지 도 18b와 같이 서브필드 그룹 사이에는 물론이고 각 프레임간의 사이에 소정의 길이를 갖는 휴지기간을 더 포함시키는 것도 가능하다.

또한, 도 19a 내지 도 19b와 같이 전술한 도 18a 내지 도 18b의 경우와는 서브필드 그룹 내에서의 서브필드의 배열을 역순으로 하되, 도 18a 내지 도 18b의 경우에서와 같이 서브필드 그룹 사이와 프레임의 사이에 각각 휴지 기간, 즉 제 1 휴지 기간과 제 2 휴지 기간을 포함시킬 수도 있다.

이와 같이 각 프레임의 사이와 서브필드 그룹 사이에 소정 길이를 갖는 휴지 기간을 각각 포함시키는 일례를 이미 전술한 본 발명의 구동 방법에서 상세히 설명되었으므로 중복되는 설명은 생략한다.

이상에서는 본 발명의 플라즈마 디스플레이 패널의 구동 방법에서 서스테인 펄스의 단위 계조 당 개수를 조절하는 경우를 설명하였는데, 이러한 방법과는 다르게 저 계조 서브필드의 단위 계조 당 서스테인 펄스의 유지 시간의 길이, 즉 펄스폭의 길이를 다른 서브필드 보다 더 길게 하는 것, 즉 서스테인 펄스의 폭을 조절하는 것도 가능한데 이러한 구동 방법을 살펴보면 다음 도 33과 같다.

도 33은 본 발명의 플라즈마 디스플레이 패널의 구동 방법에서 저 계조 서브필드의 서스테인 기간에서 공급되는 서스테인 펄스의 단위 계조 당 유지 시간의 길이를 설명하기 위한 도면이다.

도 33에 도시된 바와 같이, 이러한 본 발명의 플라즈마 디스플레이 패널의 구동 방법에서 저 계조 서브필드의 서스테인 기간에 공급되는 서스테인 펄스의 단 위 계조 당 유지 시간의 길이, 즉 서스테인 펄스폭을 다른 서브필드보다 길게 한다. 즉, 하나의 프레임을 각각 적어도 하나 이상의 서브필드를 포함하는 복수의 서브필드 그룹으로 나누고, 이렇게 나눈 서브필드 그룹 중 하나 이상에서 저 계조 서브필드의 서스테인 기간에서 공급되는 서스테인 펄스의 단위 계조 당 유지 시간의 길이를 다른 서브필드보다 더 길게 한다.

여기서 전술한 서스테인 펄스의 단위 계조 당 유지 시간의 길이는 1계조를 구현하기 위한 서스테인 펄스들의 서스테인 전압(Vs)의 유지 시간을 의미한다. 예를 들어, 한 서브필드 그룹에서 2계조를 구현하기 위해 서스테인 전압(Vs)의 유지 시간이 1㎲인 서스테인 펄스 10개를 인가하였다고 가정하면, 이때의 서스테인 펄스들의 총 유지 시간은 10㎲이다. 즉, 이러한 서브필드에서는 계조 1을 구현하기 위해 평균 5㎲의 유지 시간을 갖는 것이다. 여기서 전술한 바와 같은 계조 대비 전체 서스테인 펄스들의 서스테인 전압(Vs)의 유지 시간의 총 합을 서스테인 펄스의 단위 계조 당 유지 시간의 길이라 한다.

여기서, 전술한 제 1 서브필드와 제 2 서브필드 사이에는 전술한 도 9b와 같이 소정의 길이를 갖는 휴지기간이 포함된다. 즉 하나의 휴지기간이 두 개의 서브필드 그룹 사이에 포함된다.

이와 같이, 하나의 프레임이 복수의 서브필드 그룹, 예컨대 제 1 서브필드 그룹과 제 2 서브필드 그룹으로 나누어지고, 이렇게 나누어진 서브필드 그룹 중 하나 이상의 서브필드 그룹에서 가중치가 낮은 즉 저 계조 서브필드의 서스테인 기간에서 공급되는 서스테인 펄스의 단위 계조 당 유지 시간의 길이를 조절하는 것이 다.

예를 들면, 도 33과 같이 하나의 프레임을 두 개의 서브필드 그룹, 즉 제 1 서브필드 그룹과 제 2 서브필드 그룹으로 나누는 경우에, 각각의 서브필드 그룹에서 가중치가 가장 낮아 가장 낮은 계조를 구현하는 첫 번째 서브필드, 즉 제 1 서브필드 그룹에서 제 1 서브필드 및 제 2 서브필드 그룹에서 제 1 서브필드에서의 서스테인 기간에서 공급되는 서스테인 펄스의 단위 계조 당 유지 시간의 길이, 즉 펄스폭의 길이가 다른 서브필드, 즉 제 1 서브필드 그룹의 제 2, 3, 4, 5 서브필드 및 제 2 서브필드 그룹의 제 2, 3, 4, 5, 6, 7 서브필드에서의 서스테인 펄스의 단위 계조 당 유지 시간의 길이, 즉 펄스폭의 길이 보다 더 길다. 즉, 제 1 서브필드 그룹의 제 1 서브필드에서 계조 1을 구현하기 위해 사용되는 서스테인 펄스의 유지 시간의 길이, 즉 펄스폭의 길이가 W1이면, 제 1 서브필드 내에서의 다른 서브필드에서는 계조 1을 구현하기 위해 사용되는 서스테인 펄스의 유지 시간의 길이, 즉 펄스폭의 길이는 W2이다. 여기서 전술한 W1은 W2보다 더 큰 값을 갖는다.

여기 도 33에서는 한 프레임의 모든 서브필드 그룹, 즉 제 1 서브필드 그룹과 제 2 서브필드 그룹 모두에서 저 계조 서브필드의 서스테인 펄스의 단위 계조 당 유지 시간의 길이, 즉 펄스폭의 길이를 다른 서브필드보다 더 길게 하였는데, 이와는 다르게 복수의 서브필드 그룹 중 일부의 선택된 서브필드 그룹, 예를 들면 도 33에서 제 1 서브필드 그룹과 제 2 서브필드 그룹 중 어느 하나의 서브필드 그룹에서만 서스테인 펄스의 단위 계조 당 유지 시간의 길이, 즉 펄스폭의 길이를 다른 서브필드 보다 더 길게 할 수도 있는 것이다.

여기 도 33에는 한 서브필드의 모든 서스테인 펄스의 유지 시간의 길이, 즉 펄스폭이 다른 서브필드의 서스테인 펄스의 유지 시간의 길이 보다 더 긴 것으로 도시되어 있지만, 하나의 서브필드 그룹 내에서 저 계조 서브필드의 서스테인 펄스 중 일부의 서스테인 펄스만이 다른 서브필드의 서스테인 펄스의 유지 시간의 길이 보다 크고, 나머지는 작도록 하는 것도 가능하다.

예를 들어, 하나의 서브필드 그룹에 제 1 서브필드와 제 2 서브필드가 상대적으로 가중치가 낮은 저 계조 서브필드로 포함되어 있다고 가정하자. 여기서 계조 값이 1인 제 1 서브필드에는 유지 시간의 길이가 10인 서스테인 펄스 2개와 25인 서스테인 펄스 1개가 포함되어 있고, 계조 값이 2인 제 2 서브필드에는 유지 시간의 길이가 12인 서스테인 펄스 6개 포함되어 있다고 하면, 제 1 서브필드에서는 총 45의 서스테인 펄스의 유지 시간으로 계조 1을 구현하고, 제 2 서브필드에서는 총 72의 서스테인 펄스의 유지 시간으로 계조 2를 구현한다. 따라서 제 1 서브필드에서는 1 계조를 구현하기 위한 서스테인 펄스의 총 유지 기간의 길이가 45이고, 제 2 서브필드에서는 1계조를 구현하기 위한 서스테인 펄스의 총 유지 시간의 길이는 36이다. 즉, 제 1 서브필드의 서스테인 펄스의 단위 계조 당 유지 시간의 길이가 제 2 서브필드 보다 더 길지만, 제 1 서브필드의 모든 서스테인 펄스의 유지 기간의 길이가 제 2 서브필드의 모든 서스테인 펄스의 유지 시간의 길이 보다 무조건 긴 것은 아니고, 제 2 서브필드의 서스테인 펄스 중 어느 하나는 제 1 서브필드의 서스테인 펄스 보다 유지 시간의 길이가 긴 서스테인 펄스가 있을 수 있다.

이와 같이, 저 계조 서브필드에서 서스테인 기간에 공급되는 서스테인 펄스 의 단위 계조 당 유지 시간의 길이, 즉 펄스폭을 다른 서브필드 보다 더 많게 하는 이유는 플리커의 발생을 억제하면서도 상대적으로 어드레스 방전이 약한 저 계조 서브필드에의 서스테인 방전을 안정시키기 위해서이다. 이와 같이 저 계조 서브필드에서의 서스테인 방전을 안정시키기 위해 서스테인 펄스의 유지 시간의 길이를 늘이는 이유는 실질적으로 전술한 도 29의 본 발명의 플라즈마 디스플레이 패널의 구동방법에서 서스테인 펄스의 단위 계조 당 개수를 조절하는 일례와 동일하여 중복되는 설명은 생략한다.

이러한 도 33의 본 발명의 구동 방법의 서스테인 펄스의 단위 계조 당 유지 시간의 길이를 다른 서브필드보다 길게 하는 일례에서도 같이 전술한 저 계조 서브필드는 서스테인 기간에 공급되는 서스테인 펄스의 개수에 따라 결정될 수 있다. 예컨대, 이러한 저 계조 서브필드는 하나의 프레임 내에서 서스테인 기간에 공급되는 서스테인 펄스의 개수가 가장 많은 서브필드의 서스테인 펄스의 총 개수의 1/2이하의 서스테인 펄스가 공급되는 서브필드이다.

또는, 하나의 프레임의 서스테인 펄스의 총 개수의 20%이하의 서스테인 펄스가 공급되는 서브필드를 저 계조 서브필드로 설정한다.

또는, 하나의 서브필드 그룹 내에서 서스테인 펄스의 개수가 적은 순서에 따라 복수개의 저 계조 서브필드를 설정할 수도 있다. 예를 들면, 서스테인 펄스의 개수가 적은 순서로 서스테인 펄스의 개수가 가장 적은 서브필드로부터 4번째 서브필드까지인 서브필드가 저 계조 서브필드로 설정된다. 즉, 도 33과 같이 총 7개의 서브필드가 제 2 서브필드 그룹을 이룬다고 가정할 때 서스테인 펄스가 가장 적은, 즉 계조 값이 가장 작은 제 1 서브필드로부터 그 다음의 제 2 서브필드, 제 3 서브필드 및 제 4 서브필드를 저 계조 서브필드로 설정한다. 이러한 저 계조 서브필드는 하나의 서브필드 그룹 내에서 계조 값이 가장 작은 하나의 서브필드인 것이 더욱 바람직하다.

이렇게 설정된 저 계조 서브필드에서의 서스테인 펄스의 단위 계조 당 유지 시간의 길이를 전술한 바와 같이 다른 서브필드보다 더 길게 하는 것이다.

이와 같이, 하나의 서브필드 그룹 내에 복수개의 저 계조 서브필드가 포함되는 경우에, 저 계조 서브필드들 사이에도 서스테인 펄스의 단위 계조 당 유지 시간의 길이가 상이하도록 할 수 있다. 이러한 구동 파형의 일례를 살펴보면 다음 도 34와 같다.

도 34는 본 발명의 플라즈마 디스플레이 패널의 구동 방법에서 저 계조 서브필드의 서스테인 기간에서 공급되는 서스테인 펄스의 단위 계조 당 유지 시간의 길이의 설정 방법의 일례를 설명하기 위한 도면이다.

도 34에 도시된 바와 같이, 하나의 서브필드 그룹이 7개의 서브필드로 이루어지고 이 때, 계조 값이 작은 순서에 따라 계조 값이 가장 작은 제 1 서브필드, 그 다음 제 2 서브필드, 그 다음 제 3 서브필드를 저 계조 서브필드로 설정하는 경우에, 이러한 저 계조 서브필드인 제 1, 2, 3 서브필드의 서스테인 기간에서 공급되는 서스테인 펄스의 단위 계조 당 유지 시간의 길이는 각각 서로 다르고, 나머지 다른 서브필드, 예컨대 제 7 서브필드의 서스테인 펄의 단위 계조 당 유지 시간의 길이(W7)보다는 길다. 예를 들어, 도 34과 같이 제 1 서브필드의 서스테인 펄스의 단위 계조 당 유지 시간의 길이를 W1, 제 2 서브필드에서는 W2, 제 3 서브필드에서는 W3라고 가정하면 W3 < W2 < W1 인 관계가 성립한다.

이와 같이, 하나의 서브필드 그룹 내에 포함된 저 계조 서브필드들이 하나 이상 상이한 서스테인 펄스의 단위 계조 당 유지 시간의 길이를 갖는 경우에, 서브필드 그룹 내에서 해당 서브필드의 계조 값의 크기에 따라 서스테인 펄스의 단위 계조 당 유지 시간의 길이가 결정된다. 예를 들어, 하나의 서브필드 그룹에 포함된 저 계조 서브필드 중 두 개의 저 계조 서브필드, 즉 제 1 저 계조 서브필드와 제 2 저 계조 서브필드를 선택하였을 경우에, 전술한 제 1 저 계조 서브필드와 제 2 저 계조 서브필드 중 상대적으로 계조 값이 더 작은 서브필드의 서스테인 펄스의 단위 계조 당 유지 시간의 길이가 더 길다.

이와는 다르게, 하나의 서브필드 그룹 내에 복수개의 저 계조 서브필드가 포함되더라도, 각각의 저 계조 서브필드들의 서스테인 기간에서 공급되는 단위 계조 당 서스테인 펄스의 유지 시간의 길이는 모두 동일하도록 하는 것도 가능하다. 도 34의 경우를 예로 들어 설명하면 도 34에는 저 계조 서브필드인 제 1 서브필드의 서스테인 펄스의 단위 계조 당 유지 시간의 길이가 W1, 제 2 서브필드는 W2, 제 3 서브필드는 W3로서 서로 상이하지만, 이와는 다르게 제 1 서브필드 그룹의 저 계조 서브필드인 제 1, 2, 3 서브필드모두에서 서스테인 펄스의 단위 계조 당 유지 시간의 길이를 W1로 동일하게 할 수도 있는 것이다.

전술한 서스테인 펄스의 단위 계조 당 유지 시간의 길이는 하나의 서브필드의 모든 서스테인 펄스의 유지 시간의 길이, 즉 펄스폭을 조절함으로써 조절될 수 있는데, 이와는 다르게 선택된 소정 개수의 서스테인 펄스의 유지 시간의 길이, 즉 펄스폭을 조절함으로써 해당 서브필드의 서스테인 펄스의 단위 계조 당 유지 시간의 길이를 조절하는 것도 가능한데, 이러한 구동 방법을 살펴보면 다음 도 35와 같다.

도 35는 본 발명의 플라즈마 디스플레이 패널의 구동 방법에서 저 계조 서브필드의 서스테인 펄스의 단위 계조 당 개수를 조절하는 일례에서 저 계조 서브필드의 서스테인 펄스의 유지 시간의 길이의 설정 방법의 다른 예를 설명하기 위한 도면이다.

도 35에 도시된 바와 같이, 하나의 서브필드 내에서 서스테인 기간에서 인가되는 서스테인 펄스 중 적어도 어느 하나의 서스테인 펄스의 유지 시간의 길이, 즉 서스테인 펄스의 폭을 조절하여 하나의 서브필드의 서스테인 펄스의 단위 계조 당 유지 시간의 길이를 조절할 수 있다. 예컨대 하나의 서브필드 그룹 내에서 저 계조 서브필드의 서스테인 펄스 중 어느 하나의 서스테인 펄스의 유지 시간의 길이를 증가시킴으로써, 이러한 저 계조 서브필드의 서스테인 펄스의 단위 계조 당 유지 시간의 길이를 다른 서스테인 펄스 보다 더 크도록 할 수 있다.

예컨대 도 35와 같이 첫 번째 서브필드의 서스테인 기간에 공급되는 서스테인 펄스 중 첫 번째 서스테인 펄스(a)의 유지 시간의 길이, 즉 펄스폭을 Wa1, 두 번째 이후의 서스테인 펄스(b)의 유지 시간의 길이, 즉 펄스폭을 전술한 Wa1보다 더 작은 Wb1이라고 하고, 두 번째 서브필드의 서스테인 기간에 공급되는 서스테인 펄스 중 첫 번째 서스테인 펄스(a)의 유지 시간의 길이, 즉 펄스폭을 Wa2, 두 번째 이후의 서스테인 펄스(b)의 유지 시간의 길이, 즉 펄스폭을 Wa2보다 더 작은 Wb2라고 하는 경우에 첫 번째 서브필드의 서스테인 펄스의 총 유지 시간의 길이는 (Wa1+Wb1), 두 번째 서브필드의 서스테인 펄스의 총 유지 시간의 길이는 (Wa2+Wb2)이다. 여기서 도 35에는 Wb1이 Wb2보다 더 크게 도시되어 있지만 만약, Wb1이 Wb2와 서로 같은 길이를 갖는다고 하더라도 Wa1이 Wa2보다 크기 때문에 첫 번째 서브필드의 서스테인 펄스의 단위 계조 당 유지 시간의 길이가 두 번째 서브필드의 서스테인 펄스의 단위 계조 당 유지 시간의 길이 보다 길게 되는 것이다. 이러한 경우에는 전술한 첫 번째 서브필드의 계조 값이 두 번째 서브필드의 계조 값 보다 더 작은 경우이다.

이상에서는 하나의 서브필드 그룹에 포함된 서브필드들이 가중치의 크기, 즉 계조 값의 크기 순서로 규칙적으로 배열된 일례만을 도시하고 설명하였지만, 이와는 다르게 하나의 서브필드 그룹 내에서 서브필드들이 불규칙적으로 배열되는 것도 가능한데 이러한 구동 방법의 일례를 살펴보면 다음 도 36과 같다.

도 36은 본 발명의 플라즈마 디스플레이 패널의 구동 방법에서 저 계조 서브필드의 서스테인 펄스의 단위 계조 당 유지 시간의 길이를 조절하는 일례에서 하나의 서브필드 그룹 내에서의 서브필드들의 배열을 설명하기 위한 도면이다.

도 36에 도시된 바와 같이, 적어도 하나 이상의 서브필드 그룹 내에서 서브필드들이 가중치의 크기, 즉 계조 값의 크기 순서로 규칙적으로 배열되는 것이 아니고 계조 값의 크기에 관계없이 랜덤(Random)하게 배열된다. 이러한 불규칙적인 서브필드 배열을 갖는 서브필드 그룹 내에서도 제 1 서브필드 그룹에서 상대적으로 가중치가 낮은 저 계조 서브필드인 세 번째 서브필드, 즉 제 1 서브필드에서 서스테인 기간에 공급되는 서스테인 펄스의 단위 계조 당 유지 시간의 길이(W1)를 다른 서브필드의 서스테인 펄스의 단위 계조 당 유지 시간의 길이(W2) 보다 더 길게 하고, 제 2 서브필드 그룹에서도 네 번째 서브필드, 즉 제 1 서브필드에서 서스테인 기간에 공급되는 서스테인 펄스의 단위 계조 당 유지 시간의 길이(W1)를 다른 서브필드의 서스테인 펄스의 단위 계조 당 유지 시간의 길이(W2) 보다 더 길게 한다.

여기 도 36에서는 도 33과 비교하여 도 33의 서브필드 배열순서가 제 1 서브필드 그룹 내에서 제 1, 2, 3, 4, 5 서브필드의 순서, 제 2 서브필드 그룹 내에서 제 1, 2, 3, 4, 5, 6, 7 서브필드의 순서라고 가정하면, 도 36에서는 제 1 서브필드 그룹 내에서 제 2, 3, 1, 4, 5 서브필드의 순서, 제 2 서브필드 그룹 내에서 제 5, 4, 7, 1, 2, 3, 6 서브필드의 순서이다. 여기 도 36에서는 하나의 서브필드 그룹 내에서 가중치의 크기, 즉 계조 값의 크기와 관계없이 랜덤하게 서브필드들을 배열하였지만, 이와는 다르게 하나의 서브필드 그룹 내에서 상대적으로 가중치가 큰, 즉 계조 값이 큰 고 계조 서브필드와 상대적으로 가중치가 낮은, 즉 계조 값이 낮은 저 계조 서브필드를 교대로 배열할 수도 있는 것이다. 이러한 서브필드 배열의 순서에 의해 본 발명이 한정되는 것은 아니며 서브필드 그룹의 어떠한 서브필드 배열을 갖는다고 하더라도, 그 서브필드 그룹 내에 포함된 서브필드 중 저 계조 서브필드의 서스테인 기간에서 공급되는 서스테인 펄스의 단위 계조 당 유지 시간의 길이를 다른 서브필드보다 더 많게 하는 것이 무엇보다 중요한 것이다.

한편, 이상의 본 발명의 구동 방법에서 저 계조 서브필드의 서스테인 펄스의 단위 계조 당 유지 시간의 길이를 조절하는 일례의 설명에서는 하나의 서브필드 그룹 내에서 서브필드들이 가중치, 즉 계조 값이 증가하는 순서로 배열되는 것을 기준으로 하여 도시하고 설명하였지만, 이와는 다르게 도 19a 내지 도 19b와 같이 하나 이상의 서브필드 그룹 내에서 서브필드들이 계조 값이 감소하는 순서로 배열되는 것도 가능하다. 이러한 구동 방법을 살펴보면 다음 도 37과 같다.

도 37은 본 발명의 플라즈마 디스플레이 패널의 구동 방법에서 저 계조 서브필드의 서스테인 펄스의 단위 계조 당 유지 시간의 길이를 조절하는 일례에서 하나의 서브필드 그룹 내에서의 서브필드들의 또 다른 배열을 설명하기 위한 도면이다.

도 37에 도시된 바와 같이, 서브필드 그룹 내에서의 서브필드들의 배열이 도 17과 비교하여 역순이다. 여기서도, 전술한 제 1 서브필드 그룹과 제 2 서브필드 그룹 사이에 소정 길이를 갖는 휴지기간이 포함된다.

이와 같이, 하나의 프레임이 복수의 서브필드 그룹으로 구분되어 구동되는 방식에서 한 서브필드 그룹 내에서 서브필드들이 계조 값의 크기의 역순으로 배열된 경우에도, 상대적으로 가중치가 낮은 저 계조 서브필드에서 서스테인 기간에 공급되는 서스테인 펄스의 단위 계조 당 유지 시간의 길이가 다른 서브필드 보다 더 길다.

예를 들면, 도 37과 같이 하나의 프레임을 두 개의 서브필드 그룹, 즉 제 1 서브필드 그룹과 제 2 서브필드 그룹으로 나누는 경우에, 각각의 서브필드 그룹에서 가중치가 가장 낮아 가장 낮은 계조를 구현하는 마지막 번째 서브필드, 즉 제 1 서브필드 그룹에서 제 5 서브필드 및 제 2 서브필드 그룹에서 제 7 서브필드에서의 서스테인 기간에서 공급되는 서스테인 펄스의 단위 계조 당 유지 시간의 길이가 다른 서브필드, 즉 제 1 서브필드 그룹의 제 1, 2, 3, 4 서브필드 및 제 2 서브필드 그룹의 제 1, 2, 3, 4, 5, 6 서브필드에서의 서스테인 펄스의 단위 계조 당 유지 시간의 길이 보다 더 많다.

이러한 서브필드 배열 방식의 구동 방법은 전술한 도 33과 비교하여 서브필드의 배열순서가 역순이고 나머지는 실질적으로 동일하여 중복되는 설명은 생략한다.

이와 같이, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체 적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.

그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 하고, 본 발명의 범위는 전술한 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

이상에서 상세히 설명한 바와 같이, 본 발명은 하나의 프레임을 각각 적어도 하나 이상의 서브필드를 포함하는 복수의 서브필드 그룹으로 나누고, 이렇게 나눈 서브필드 그룹 중 하나 이상의 서브필드 그룹에 포함된 저 계조 서브필드의 리셋 기간에서 공급되는 리셋 펄스의 개수 또는 크기를 해당 서브필드의 계조 값에 따라 조절하고, 또한 어드레스 기간에 공급되는 스캔 펄스의 폭을 해당 서브필드의 계조 값에 따라 조절하고, 또한 서스테인 기간에서 공급되는 서스테인 펄스의 단위 계조 당 개수 또는 단위 계조 당 유지 시간의 길이, 즉 서스테인 펄스 폭을 조절함으로써, 플리커의 발생을 감소시키고, 저 계조 서브필드에서의 방전을 안정시켜 전체 플라즈마 디스플레이 패널의 구동을 안정시켜 구동 마진(Margin)을 개선한다.

Claims

스캔 전극 및 서스테인 전극과, 상기 스캔 전극 및 상기 서스테인 전극과 교차하는 복수의 어드레스 전극을 포함하는 플라즈마 디스플레이 패널;

상기 전극들을 구동하기 위한 구동부; 및

복수의 서브필드 그룹에서 상기 구동부를 제어하여, 한 프레임을 각각 하나 이상의 서브필드를 포함하는 복수의 서브필드 그룹으로 나누고, 상기 복수의 서브필드 그룹 중 하나 이상의 서브필드 그룹의 저 계조 서브필드에서는 계조 레벨에 따라 리셋 기간동안 공급되는 리셋 펄스의 크기 또는 개수를 증가시키고, 어드레스 기간동안 공급되는 스캔 펄스의 폭을 증가시키고, 서스테인 기간동안 공급되는 서스테인 펄스의 단위 계조 당 개수 또는 유지 시간의 길이를 증가시키는 펄스 제어부;

를 포함하는 플라즈마 디스플레이 장치.
제 1 항에 있어서,

상기 각 프레임 사이에는

소정의 길이를 갖는 휴지 기간이 포함되고,

상기 프레임의 서브필드 그룹들은 동일 프레임 내에서 연속인 것을 특징으로 하는 플라즈마 디스플레이 장치.
제 1 항에 있어서,

상기 각 프레임 사이에는

소정의 길이를 갖는 제 1 휴지 기간이 포함되고,

동일 프레임 내에서 상기 서브필드 그룹들의 사이에는

소정의 길이를 갖는 제 2 휴지 기간이 더 포함되는 것을 특징으로 하는 플라즈마 디스플레이 장치.
제 3 항에 있어서,

상기 제 1 휴지 기간과 상기 제 2 휴지 기간의 길이는 서로 같은 것을 특징으로 하는 플라즈마 디스플레이 장치.
제 1 항에 있어서,

상기 복수의 서브필드 그룹은 각각 복수의 서브필드를 포함하고,

상기 복수의 서브필드 그룹은

각 그룹 내에서 서브필드들이 계조 값의 크기가 증가하는 순서로 배열된 것을 특징으로 하는 플라즈마 디스플레이 장치.
제 1 항에 있어서,

상기 복수의 서브필드 그룹은 각각 복수의 서브필드를 포함하고,

상기 복수의 서브필드 그룹은

각 그룹 내에서 서브필드들이 계조 값의 크기가 감소하는 순서로 배열된 것 을 특징으로 하는 플라즈마 디스플레이 장치.
제 1 항에 있어서,

상기 프레임은 두 개의 서브필드 그룹으로 나뉘고,

상기 두 개의 서브필드 그룹은 각각 복수의 서브필드를 포함하고,

상기 두 개의 서브필드 그룹은 각 서브필드 그룹 내에서 서브필드들의 계조 값의 크기 순서에 따라 배열되는 것을 특징으로 하는 플라즈마 디스플레이 장치.
제 7 항에 있어서,

상기 두 개의 서브필드 그룹 중 어느 하나는

그룹 내에서 서브필드들이 계조 값의 크기가 증가하는 순서로 배열된 것을 특징으로 하는 플라즈마 디스플레이 장치.
제 7 항에 있어서,

상기 두 개의 서브필드 그룹 중 어느 하나는

그룹 내에서 서브필드들이 계조값의 크기가 감소하는 순서로 배열된 것을 특징으로 하는 플라즈마 디스플레이 장치.
제 7 항에 있어서,

상기 두 개의 서브필드 그룹 중 어느 하나는 그룹 내에서 서브필드들이 계조 값의 크기가 감소하는 순서로 배열되고,

상기 두 개의 서브필드 그룹 중 어느 하나는 그룹 내에서 서브필드들이 계조 값의 크기가 증가하는 순서로 배열되는 것을 특징으로 하는 플라즈마 디스플레이 장치.
제 1 항에 있어서,

상기 펄스 제어부는

상기 복수의 서브필드 그룹 중 하나 이상의 서브필드 그룹의 저 계조 서브필드에서 계조 레벨에 따라 리셋 기간동안 공급되는 리셋 펄스의 크기를 조절하는 경우,

상기 저 계조 서브필드의 리셋 기간에서 공급되는 리셋 펄스의 크기를 다른 서브필드보다 더 크게 하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
제 11 항에 있어서,

상기 펄스 제어부는

하나의 서브필드 그룹은 두 개 이상의 저 계조 서브필드를 포함하고, 동일 서브필드 그룹 내에 포함된 저 계조 서브필드들의 리셋 기간에서 공급되는 리셋 펄스의 크기는 모두 동일하도록 하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
제 11 항에 있어서,

상기 펄스 제어부는

하나의 서브필드 그룹은 두 개 이상의 저 계조 서브필드를 포함하고, 동일 서브필드 그룹 내에 포함된 저 계조 서브필드 중 적어도 어느 하나는 리셋 기간에서 공급되는 리셋 펄스의 크기가 다른 저 계조 서브필드와 서로 다르도록 하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
제 13 항에 있어서,

상기 펄스 제어부는

하나의 서브필드 그룹 내에서 리셋 펄스의 크기가 서로 다른 두 개의 저 계조 서브필드 중 제 2 저 계조 서브필드보다 계조 값이 더 작은 제 1 저 계조 서브필드의 리셋 기간에서 공급되는 리셋 펄스의 크기가 제 2 서브필드의 리셋 펄스의 크기보다 더 크도록 하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
제 11 항에 있어서,

상기 펄스 제어부는

적어도 어느 하나의 서브필드 그룹 내에서 상기 저 계조 서브필드의 리셋 기간에서 상기 스캔 전극으로 인가되는 리셋 펄스의 크기를 서스테인 전압(Vs)의 2배 이상의 전압으로 하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
제 1 항에 있어서,

적어도 하나 이상의 서브필드 그룹 내에서 서브필드들은 계조 값의 크기 순서로 불규칙적으로 배열되는 것을 특징으로 하는 플라즈마 디스플레이 장치.
제 1 항에 있어서,

상기 펄스 제어부는

적어도 하나 이상의 서브필드 그룹 내에서 상기 리셋 펄스 중 적어도 어느 하나는 소정의 크기의 정극성 전압을 유지하다가 기울기를 가지고 하강하도록 하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
제 17 항에 있어서,

상기 소정의 크기의 정극성 전압은

그 크기가 서스테인 전압(Vs)인 것을 특징으로 하는 플라즈마 디스플레이 장치.
제 1 항에 있어서,

상기 펄스 제어부는

상기 복수의 서브필드 그룹 중 하나 이상의 서브필드 그룹의 저 계조 서브필드에서 계조 레벨에 따라 리셋 기간동안 공급되는 리셋 펄스의 개수를 조절하는 경우,

상기 저 계조 서브필드의 리셋 기간에서 공급되는 리셋 펄스의 개수를 다른 서브필드보다 더 많게 하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
제 19 항에 있어서,

상기 펄스 제어부는

하나의 서브필드 그룹은 두 개 이상의 저 계조 서브필드를 포함하고, 동일 서브필드 그룹 내에 포함된 저 계조 서브필드들의 리셋 기간에서 공급되는 리셋 펄스의 개수는 모두 동일하도록 하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
제 19 항에 있어서,

상기 펄스 제어부는

하나의 서브필드 그룹은 두 개 이상의 저 계조 서브필드를 포함하고, 동일 서브필드 그룹 내에 포함된 저 계조 서브필드 중 적어도 어느 하나는 리셋 기간에서 공급되는 리셋 펄스의 개수가 다른 저 계조 서브필드와 서로 다르도록 하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
제 21 항에 있어서,

상기 펄스 제어부는

하나의 서브필드 그룹 내에서 리셋 펄스의 개수가 서로 다른 두 개의 저 계조 서브필드 중 제 2 저 계조 서브필드보다 계조 값이 더 작은 제 1 저 계조 서브 필드의 리셋 기간에서 공급되는 리셋 펄스의 개수가 제 2 서브필드의 리셋 펄스의 크기보다 더 많도록 하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
제 1 항에 있어서,

상기 펄스 제어부는

상기 복수의 서브필드 그룹 중 하나 이상의 서브필드 그룹의 저 계조 서브필드에서 계조 레벨에 따라 어드레스 기간동안 공급되는 스캔 펄스의 폭을 조절하는 경우,

상기 저 계조 서브필드의 어드레스 기간에서 공급되는 스캔 펄스의 폭을 다른 서브필드보다 더 크게 하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
제 23 항에 있어서,

상기 펄스 제어부는

하나의 서브필드 그룹은 두 개 이상의 저 계조 서브필드를 포함하고, 동일 서브필드 그룹 내에 포함된 저 계조 서브필드들의 어드레스 기간에서 공급되는 스캔 펄스의 폭은 모두 동일하도록 하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
제 23 항에 있어서,

상기 펄스 제어부는

하나의 서브필드 그룹은 두 개 이상의 저 계조 서브필드를 포함하고, 동일 서브필드 그룹 내에 포함된 저 계조 서브필드 중 적어도 어느 하나는 어드레스 기간에서 공급되는 스캔 펄스의 폭이 다른 저 계조 서브필드와 서로 다르도록 하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
제 23 항에 있어서,

상기 펄스 제어부는

하나의 서브필드 그룹 내에서 스캔 펄스의 폭이 서로 다른 두 개의 저 계조 서브필드 중 제 2 저 계조 서브필드보다 계조 값이 더 작은 제 1 저 계조 서브필드의 어드레스 기간에서 공급되는 스캔 펄스의 폭이 제 2 서브필드의 스캔 펄스의 폭보다 더 크도록 하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
제 1 항 또는 제 23 항 내지 제 26 항 중 어느 하나의 항에 있어서,

상기 펄스 제어부는

상기 저 계조 서브필드의 상기 어드레스 기간에서 상기 스캔 전극으로 인가되는 스캔 펄스의 폭을 2.0㎲이상으로 하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
제 1 항에 있어서,

상기 펄스 제어부는

상기 복수의 서브필드 그룹 중 하나 이상의 서브필드 그룹의 저 계조 서브필드에서 계조 레벨에 따라 서스테인 기간동안 공급되는 서스테인 펄스의 단위 계조 당 개수를 조절하는 경우,

상기 저 계조 서브필드의 서스테인 기간에서 공급되는 서스테인 펄스의 단위 계조 당 개수를 다른 서브필드보다 더 많게 하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
제 28 항에 있어서,

상기 펄스 제어부는

하나의 서브필드 그룹은 두 개 이상의 저 계조 서브필드를 포함하고, 동일 서브필드 그룹 내에 포함된 저 계조 서브필드들의 서스테인 기간에서 공급되는 단위 계조 당 서스테인 펄스의 개수는 모두 동일하도록 하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
제 28 항에 있어서,

상기 펄스 제어부는

하나의 서브필드 그룹은 두 개 이상의 저 계조 서브필드를 포함하고, 동일 서브필드 그룹 내에 포함된 저 계조 서브필드 중 적어도 어느 하나는 서스테인 기간에서 공급되는 단위 계조 당 서스테인 펄스의 개수가 다른 저 계조 서브필드와 서로 다르도록 하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
제 30 항에 있어서,

상기 펄스 제어부는

하나의 서브필드 그룹 내에서 단위 계조 당 서스테인 펄스의 개수가 서로 다른 두 개의 저 계조 서브필드 중 제 2 저 계조 서브필드보다 계조 값이 더 작은 제 1 저 계조 서브필드의 서스테인 기간에서 공급되는 단위 계조 당 서스테인 펄스의 개수가 제 2 서브필드의 단위 계조 당 서스테인 펄스의 개수 보다 더 많도록 하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
제 1 항에 있어서,

상기 펄스 제어부는

상기 복수의 서브필드 그룹 중 하나 이상의 서브필드 그룹의 저 계조 서브필드에서 계조 레벨에 따라 서스테인 기간동안 공급되는 서스테인 펄스의 단위 계조 당 유지 시간의 길이를 조절하는 경우,

상기 저 계조 서브필드의 서스테인 기간에서 공급되는 서스테인 펄스의 단위 계조 당 유지 시간의 길이를 다른 서브필드보다 더 길게 하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
제 32 항에 있어서,

상기 펄스 제어부는

하나의 서브필드 그룹은 두 개 이상의 저 계조 서브필드를 포함하고, 동일 서브필드 그룹 내에 포함된 저 계조 서브필드들의 서스테인 기간에서 공급되는 단위 계조 당 서스테인 펄스의 유지 시간의 길이가 모두 동일하도록 하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
제 32 항에 있어서,

상기 펄스 제어부는

하나의 서브필드 그룹은 두 개 이상의 저 계조 서브필드를 포함하고, 동일 서브필드 그룹 내에 포함된 저 계조 서브필드 중 적어도 어느 하나는 서스테인 기간에서 공급되는 단위 계조 당 서스테인 펄스의 유지 시간의 길이가 다른 저 계조 서브필드와 서로 다르도록 하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
제 34 항에 있어서,

상기 펄스 제어부는

하나의 서브필드 그룹 내에서 단위 계조 당 서스테인 펄스의 유지 시간의 길이가 서로 다른 두 개의 저 계조 서브필드 중 제 2 저 계조 서브필드보다 계조 값이 더 작은 제 1 저 계조 서브필드의 서스테인 기간에서 공급되는 단위 계조 당 서스테인 펄스의 유지 시간의 길이가 제 2 서브필드의 단위 계조 당 서스테인 펄스의 유지 시간의 길이 보다 더 길도록 하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
제 1 항, 또는 제 11 항 내지 제 15 항 중 어느 하나의 항 또는, 제 19 항 내지 제 26 항 중 어느 하나의 항, 또는 제 28 항 내지 제 35 항 중 어느 하나의 항에 있어서,

상기 저 계조 서브필드는

한 서브필드 그룹 내에서 서스테인 기간에 공급되는 서스테인 펄스의 개수가 적은 순서로 서스테인 펄스의 개수가 가장 적은 서브필드로부터 4번째 서브필드까지인 것을 특징으로 하는 플라즈마 디스플레이 장치.
제 1 항, 또는 제 11 항 내지 제 15 항 중 어느 하나의 항 또는, 제 19 항 내지 제 26 항 중 어느 하나의 항, 또는 제 28 항 내지 제 35 항 중 어느 하나의 항에 있어서,

상기 저 계조 서브필드는

한 서브필드 그룹 내에서 서스테인 기간에 공급되는 서스테인 펄스의 개수가 가장 적은 서브필드인 것을 특징으로 하는 플라즈마 디스플레이 장치.
제 1 항, 또는 제 11 항 내지 제 15 항 중 어느 하나의 항 또는, 제 19 항 내지 제 26 항 중 어느 하나의 항, 또는 제 28 항 내지 제 35 항 중 어느 하나의 항에 있어서,

상기 저 계조 서브필드는

한 프레임 내에서 서스테인 기간에 공급되는 서스테인 펄스의 개수가 가장 많은 서브필드의 서스테인 펄스의 총 개수의 1/2이하의 서스테인 펄스가 공급되는 서브필드인 것을 특징으로 하는 플라즈마 디스플레이 장치.
제 1 항, 또는 제 11 항 내지 제 15 항 중 어느 하나의 항 또는, 제 19 항 내지 제 26 항 중 어느 하나의 항, 또는 제 28 항 내지 제 35 항 중 어느 하나의 항에 있어서,

상기 저 계조 서브필드는

한 프레임의 서스테인 펄스의 총 개수의 20%이하의 서스테인 펄스가 공급되는 서브필드인 것을 특징으로 하는 플라즈마 디스플레이 장치.
스캔 전극 및 서스테인 전극과, 상기 스캔 전극 및 상기 서스테인 전극과 교차하는 복수의 어드레스 전극을 포함하는 플라즈마 디스플레이 패널을 구동시키기 위한 플라즈마 디스플레이 패널의 구동장치에 있어서,

상기 전극들을 구동하기 위한 구동부와,

복수의 서브필드 그룹에서 상기 구동부를 제어하여, 한 프레임을 각각 하나 이상의 서브필드를 포함하는 복수의 서브필드 그룹으로 나누고, 상기 복수의 서브필드 그룹 중 하나 이상의 서브필드 그룹의 저 계조 서브필드에서는 계조 레벨에 따라 리셋 기간동안 공급되는 리셋 펄스의 크기 또는 개수를 증가시키고, 어드레스 기간동안 공급되는 스캔 펄스의 폭을 증가시키고, 서스테인 기간동안 공급되는 서스테인 펄스의 단위 계조 당 개수 또는 유지 시간의 길이를 증가시키는 펄스 제어부;

를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.
스캔 전극 및 서스테인 전극과, 상기 스캔 전극 및 상기 서스테인 전극과 교차하는 복수의 어드레스 전극을 포함하는 플라즈마 디스플레이 패널에 있어서,

한 프레임을 각각 하나 이상의 서브필드를 포함하는 복수의 서브필드 그룹으로 나누고, 상기 복수의 서브필드 그룹 중 하나 이상의 서브필드 그룹의 저 계조 서브필드에서는 계조 레벨에 따라 리셋 기간동안 공급되는 리셋 펄스의 크기 또는 개수를 증가시키고, 어드레스 기간동안 공급되는 스캔 펄스의 폭을 증가시키고, 서스테인 기간동안 공급되는 서스테인 펄스의 단위 계조 당 개수 또는 유지 시간의 길이를 증가시키는 것을 특징으로 하는 플라즈마 디스플레이 패널.
스캔 전극 및 서스테인 전극과, 상기 스캔 전극 및 상기 서스테인 전극과 교차하는 복수의 어드레스 전극을 포함하는 플라즈마 디스플레이 패널의 구동방법에 있어서,

복수의 서브필드 그룹에서 구동부를 제어하여, 상기 복수의 서브필드 그룹 중 하나 이상의 서브필드 그룹의 저 계조 서브필드에서는 계조 레벨에 따라 리셋 기간동안 공급되는 리셋 펄스의 크기 또는 개수가 증가되고, 어드레스 기간동안 공급되는 스캔 펄스의 폭이 증가되고, 서스테인 기간동안 공급되는 서스테인 펄스의 단위 계조 당 개수 또는 유지 시간의 길이가 증가되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.