JPH11133913A - プラズマディスプレイの駆動方法及び駆動装置 - Google Patents
プラズマディスプレイの駆動方法及び駆動装置Info
- Publication number
- JPH11133913A JPH11133913A JP10196016A JP19601698A JPH11133913A JP H11133913 A JPH11133913 A JP H11133913A JP 10196016 A JP10196016 A JP 10196016A JP 19601698 A JP19601698 A JP 19601698A JP H11133913 A JPH11133913 A JP H11133913A
- Authority
- JP
- Japan
- Prior art keywords
- discharge
- pulse
- period
- electrode
- reset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
- G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
- G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
- G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
- G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
- G09G3/292—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
- G09G3/2927—Details of initialising
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
- G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
- G09G3/294—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/06—Details of flat display driving waveforms
- G09G2310/065—Waveforms comprising zero voltage phase or pause
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/06—Details of flat display driving waveforms
- G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
Abstract
(57)【要約】
【課題】 プラズマディスプレイの駆動時の駆動電圧マ
ージンの改善が可能なプラズマディスプレイの駆動方法
及び駆動装置を提供することを目的とする。 【解決手段】 リセット期間における消去放電を、第１
及び第２の電極間にて実施される放電形成中にパルス電
圧の印加を終了させる細幅パルスにて行うサブフィール
ドを少なくとも含み、パルス電圧の印加を終了させる細
幅パルスの立ち下がりと同時に、第３の電極に印加して
いる電圧パルスを立ち下げる。
ージンの改善が可能なプラズマディスプレイの駆動方法
及び駆動装置を提供することを目的とする。 【解決手段】 リセット期間における消去放電を、第１
及び第２の電極間にて実施される放電形成中にパルス電
圧の印加を終了させる細幅パルスにて行うサブフィール
ドを少なくとも含み、パルス電圧の印加を終了させる細
幅パルスの立ち下がりと同時に、第３の電極に印加して
いる電圧パルスを立ち下げる。
Description
【０００１】
【発明の属する技術分野】近年各種ディスプレイ装置に
おいては、表示すべき情報や設置条件の多用化、大画面
化及び高精細化が著しい。従ってこれらに用いられるプ
ラズマディスプレイパネル（Plasma Display Panel：Ｐ
ＤＰ），ＣＲＴ，ＬＣＤ，ＥＬ，蛍光表示管，発光ダイ
オード等の表示装置においては、これらの傾向に対応す
べく、表示品質の向上が求められている。
おいては、表示すべき情報や設置条件の多用化、大画面
化及び高精細化が著しい。従ってこれらに用いられるプ
ラズマディスプレイパネル（Plasma Display Panel：Ｐ
ＤＰ），ＣＲＴ，ＬＣＤ，ＥＬ，蛍光表示管，発光ダイ
オード等の表示装置においては、これらの傾向に対応す
べく、表示品質の向上が求められている。
【０００２】上記の表示装置の内、ＰＤＰは、ちらつき
が無い、大画面化が容易である，高輝度長寿命等の優れ
た特長を有することから、最近盛んに開発が行われてい
る。ＰＤＰには、２本の電極で選択放電（アドレス放
電）および維持放電を行う２電極型と、第３の電極を利
用してアドレス放電を行う３電極型がある。階調表示を
行うカラーＰＤＰでは、放電により発生する紫外線によ
って放電セル内に形成した蛍光体を励起しているが、こ
の蛍光体は、放電により同時に発生する正電荷であるイ
オンの衝撃に弱いという欠点がある。上記の２電極型で
は、蛍光体がイオンに直接当たるような構成になってい
るため、蛍光体の寿命低下を招く恐れがある。この問題
を回避できるカラーＰＤＰとして、面放電を利用した３
電極構造が一般に知られている。さらに、この３電極型
においても、第３の電極を維持放電を行う第１と第２の
電極が配置されている基板に形成する場合と、対向する
もう一つの基板に配置する場合がある。また同一基板に
前記の３種の電極を形成する場合でも、維持放電を行う
２本の電極の上に第３の電極を配置する場合と、その下
に第３の電極を配置する場合がある。さらに、蛍光体か
ら発せられた可視光をその蛍光体を透過して見る場合
（透過型）と、蛍光体からの反射を見る場合（反射型）
がある。また放電を行うセルは、障壁（リブ、又はバリ
アとも言う）によって、隣接セルとの空間的な結合が断
ち切られている。この障壁は、放電セルを取り囲むよう
に４方に設けて完全に密封する場合と、一方向のみに設
けられて、他の方向は電極間のギャップ（距離）の適正
化によって結合を断ち切る場合等がある。
が無い、大画面化が容易である，高輝度長寿命等の優れ
た特長を有することから、最近盛んに開発が行われてい
る。ＰＤＰには、２本の電極で選択放電（アドレス放
電）および維持放電を行う２電極型と、第３の電極を利
用してアドレス放電を行う３電極型がある。階調表示を
行うカラーＰＤＰでは、放電により発生する紫外線によ
って放電セル内に形成した蛍光体を励起しているが、こ
の蛍光体は、放電により同時に発生する正電荷であるイ
オンの衝撃に弱いという欠点がある。上記の２電極型で
は、蛍光体がイオンに直接当たるような構成になってい
るため、蛍光体の寿命低下を招く恐れがある。この問題
を回避できるカラーＰＤＰとして、面放電を利用した３
電極構造が一般に知られている。さらに、この３電極型
においても、第３の電極を維持放電を行う第１と第２の
電極が配置されている基板に形成する場合と、対向する
もう一つの基板に配置する場合がある。また同一基板に
前記の３種の電極を形成する場合でも、維持放電を行う
２本の電極の上に第３の電極を配置する場合と、その下
に第３の電極を配置する場合がある。さらに、蛍光体か
ら発せられた可視光をその蛍光体を透過して見る場合
（透過型）と、蛍光体からの反射を見る場合（反射型）
がある。また放電を行うセルは、障壁（リブ、又はバリ
アとも言う）によって、隣接セルとの空間的な結合が断
ち切られている。この障壁は、放電セルを取り囲むよう
に４方に設けて完全に密封する場合と、一方向のみに設
けられて、他の方向は電極間のギャップ（距離）の適正
化によって結合を断ち切る場合等がある。
【０００３】本発明は、上記に記した各種方式のＰＤＰ
の駆動方法に関する。
の駆動方法に関する。
【０００４】
【従来の技術】本明細書では、維持放電を行う電極の基
板とは別な対向する基板に第３の電極を形成するパネル
で、障壁が垂直方向（つまり、第１電極と第２電極に直
交し、第３電極と平行）にのみ形成され、維持電極の一
部が透明電極によって構成されている反射型の例をもと
に説明する。
板とは別な対向する基板に第３の電極を形成するパネル
で、障壁が垂直方向（つまり、第１電極と第２電極に直
交し、第３電極と平行）にのみ形成され、維持電極の一
部が透明電極によって構成されている反射型の例をもと
に説明する。
【０００５】図１は、上記の３電極・面放電・ＡＣ型Ｐ
ＤＰの概略平面図である。また図２は、上記３電極・面
放電・ＡＣ型ＰＤＰの垂直方向における概略断面図であ
り、同様に図３は、上記３電極・面放電・ＡＣ型ＰＤＰ
の水平方向における概略断面図である。この図２及び３
は、一つの放電セルを示している。ＰＤＰは、基本的に
２枚のガラス基板によって構成されている。前面ガラス
基板１８には平行する維持電極１９であるＸ電極１３，
Ｙ電極１４を備えており、これらの電極は透明電極１９
ａとバス電極１９ｂによって構成されている。透明電極
１９ａは蛍光体１７からの反射光を透過させる役割があ
るため、ＩＴＯ（酸化インジュームを主成分とする透明
の導体膜）等によって形成される。また、バス電極１９
ｂは、電極抵抗による電圧ドロップを防ぐため、低抵抗
で形成する必要があり、ＣｒやＣｕによって形成され
る。さらにそれらを、誘電体層（ガラス）２０で被覆
し、放電面には保護膜としてＭｇＯ（酸化マグネシュー
ム）膜２１を形成する。また、前面ガラス基板１８と向
かい合う背面ガラス基板１６には、アドレス電極１５を
維持電極１９と直交する形で形成する。またアドレス電
極１５間には、障壁１１を形成し、その障壁１１の間に
は、アドレス電極１５を覆う形で赤，緑，青の発光特性
を持つ蛍光体１７を形成する。障壁１１の尾根と、Ｍｇ
Ｏ２１面が密着する形で２枚のガラス基板が組み立てら
れている。
ＤＰの概略平面図である。また図２は、上記３電極・面
放電・ＡＣ型ＰＤＰの垂直方向における概略断面図であ
り、同様に図３は、上記３電極・面放電・ＡＣ型ＰＤＰ
の水平方向における概略断面図である。この図２及び３
は、一つの放電セルを示している。ＰＤＰは、基本的に
２枚のガラス基板によって構成されている。前面ガラス
基板１８には平行する維持電極１９であるＸ電極１３，
Ｙ電極１４を備えており、これらの電極は透明電極１９
ａとバス電極１９ｂによって構成されている。透明電極
１９ａは蛍光体１７からの反射光を透過させる役割があ
るため、ＩＴＯ（酸化インジュームを主成分とする透明
の導体膜）等によって形成される。また、バス電極１９
ｂは、電極抵抗による電圧ドロップを防ぐため、低抵抗
で形成する必要があり、ＣｒやＣｕによって形成され
る。さらにそれらを、誘電体層（ガラス）２０で被覆
し、放電面には保護膜としてＭｇＯ（酸化マグネシュー
ム）膜２１を形成する。また、前面ガラス基板１８と向
かい合う背面ガラス基板１６には、アドレス電極１５を
維持電極１９と直交する形で形成する。またアドレス電
極１５間には、障壁１１を形成し、その障壁１１の間に
は、アドレス電極１５を覆う形で赤，緑，青の発光特性
を持つ蛍光体１７を形成する。障壁１１の尾根と、Ｍｇ
Ｏ２１面が密着する形で２枚のガラス基板が組み立てら
れている。
【０００６】図４は従来技術を示す駆動波形図であり、
前述の図１〜図３に示すＰＤＰを駆動する場合の方法を
示すものである。ここでは、いわゆる従来の「アドレス
／維持放電期間分離型（ＡＤＳ）・書き込みアドレス方
式」における１サブフィールド期間を示している。この
例では、１サブフィールドは、リセット期間，アドレス
期間，及び維持放電期間とに分離される。リセット期間
においては、例えばまず全てのＹ電極が０Ｖレベルにさ
れ、同時にＸ電極に電圧Ｖｓ＋Ｖｗ（約３３０Ｖ）から
なる全面書き込みパルスが印加される。この結果、以前
の表示状態に関わらず、全表示ラインの全セルで放電が
行われる。このときのアドレス電極電位は、約１００Ｖ
（Ｖａｗ）である。次にＸ電極とアドレス電極の電位が
０Ｖとなり、全セルにおいて壁電荷自身の電圧が放電開
始電圧を越えて放電が開始される。この放電は、電極間
の電位差が無いため、壁電荷が形成されることは無く、
空間電荷は自己中和して放電が終息する。いわゆる自己
消去放電である。この自己消去放電によって、パネル内
の全セルの状態が、壁電荷の無い均一な状態となる。こ
のリセット期間は、前のサブフィールドの点灯状態に係
わらず全てのセルを同じ状態にする作用があり、次のア
ドレス（書き込み）放電を安定に行うことができる。
前述の図１〜図３に示すＰＤＰを駆動する場合の方法を
示すものである。ここでは、いわゆる従来の「アドレス
／維持放電期間分離型（ＡＤＳ）・書き込みアドレス方
式」における１サブフィールド期間を示している。この
例では、１サブフィールドは、リセット期間，アドレス
期間，及び維持放電期間とに分離される。リセット期間
においては、例えばまず全てのＹ電極が０Ｖレベルにさ
れ、同時にＸ電極に電圧Ｖｓ＋Ｖｗ（約３３０Ｖ）から
なる全面書き込みパルスが印加される。この結果、以前
の表示状態に関わらず、全表示ラインの全セルで放電が
行われる。このときのアドレス電極電位は、約１００Ｖ
（Ｖａｗ）である。次にＸ電極とアドレス電極の電位が
０Ｖとなり、全セルにおいて壁電荷自身の電圧が放電開
始電圧を越えて放電が開始される。この放電は、電極間
の電位差が無いため、壁電荷が形成されることは無く、
空間電荷は自己中和して放電が終息する。いわゆる自己
消去放電である。この自己消去放電によって、パネル内
の全セルの状態が、壁電荷の無い均一な状態となる。こ
のリセット期間は、前のサブフィールドの点灯状態に係
わらず全てのセルを同じ状態にする作用があり、次のア
ドレス（書き込み）放電を安定に行うことができる。
【０００７】次にアドレス期間において、表示データに
応じたセルのＯＮ／ＯＦＦを行うために、線順次でアド
レス放電が行われる。まず、Ｙ電極に−Ｖｙレベル（約
−１５０Ｖ）のスキャンパルスを印加すると共に、アド
レス電極中の維持放電を起すセル、すなわち点灯させる
セルに対応するアドレス電極に、電圧Ｖａ（約５０Ｖ）
のアドレスパルスを選択的に印加する。この結果、点灯
させるセルのアドレス電極とＹ電極の間で放電が起こ
り、これをプライミング（種火）としてＸ電極（電圧Ｖ
ｘ＝５０Ｖ）とＹ電極間の放電に即移行する。前者の放
電を「プライミングアドレス放電」，後者を「主アドレ
ス放電」と称する。これにより、選択ラインの選択セル
のＸ電極とＹ電極上のＭｇＯ面に維持放電が可能な量の
壁電荷が蓄積される。
応じたセルのＯＮ／ＯＦＦを行うために、線順次でアド
レス放電が行われる。まず、Ｙ電極に−Ｖｙレベル（約
−１５０Ｖ）のスキャンパルスを印加すると共に、アド
レス電極中の維持放電を起すセル、すなわち点灯させる
セルに対応するアドレス電極に、電圧Ｖａ（約５０Ｖ）
のアドレスパルスを選択的に印加する。この結果、点灯
させるセルのアドレス電極とＹ電極の間で放電が起こ
り、これをプライミング（種火）としてＸ電極（電圧Ｖ
ｘ＝５０Ｖ）とＹ電極間の放電に即移行する。前者の放
電を「プライミングアドレス放電」，後者を「主アドレ
ス放電」と称する。これにより、選択ラインの選択セル
のＸ電極とＹ電極上のＭｇＯ面に維持放電が可能な量の
壁電荷が蓄積される。
【０００８】以下、順次、他の表示ラインについても同
様の動作が行われ、全表示ラインにおいて新たな表示デ
ータの書き込みが行われる。その後維持放電期間になる
と、Ｙ電極とＸ電極に交互に電圧Ｖｓ（約１８０Ｖ）か
らなる維持パルスが印加されて維持放電が行われ、１サ
ブフィールドの映像表示が行われる。なお、かかる「ア
ドレス／維持放電分離型・書き込みアドレス方式」にお
いては、維持放電期間の長短、つまり維持パルスの回数
によって、輝度が決定される。
様の動作が行われ、全表示ラインにおいて新たな表示デ
ータの書き込みが行われる。その後維持放電期間になる
と、Ｙ電極とＸ電極に交互に電圧Ｖｓ（約１８０Ｖ）か
らなる維持パルスが印加されて維持放電が行われ、１サ
ブフィールドの映像表示が行われる。なお、かかる「ア
ドレス／維持放電分離型・書き込みアドレス方式」にお
いては、維持放電期間の長短、つまり維持パルスの回数
によって、輝度が決定される。
【０００９】図５は、アドレス／維持放電分離型・書込
みアドレス方式のタイムチャートであり、多階調表示の
一例として１６階調表示を行う場合の駆動方法を示して
いる。この例では、１フレームは４個のサブフィールド
（ＳＦ１，ＳＦ２，ＳＦ３，ＳＦ４）に区分される。そ
してこれらのサブフィールドＳＦ１〜ＳＦ４において
は、リセット期間とアドレス期間とはそれぞれ同一の長
さとなる。また維持放電期間の長さは、例えば１：２：
４：８の比率となる。従って、点灯させるサブフィール
ドを選択することで、０から１５までの１６段階の階調
表示が可能となる。
みアドレス方式のタイムチャートであり、多階調表示の
一例として１６階調表示を行う場合の駆動方法を示して
いる。この例では、１フレームは４個のサブフィールド
（ＳＦ１，ＳＦ２，ＳＦ３，ＳＦ４）に区分される。そ
してこれらのサブフィールドＳＦ１〜ＳＦ４において
は、リセット期間とアドレス期間とはそれぞれ同一の長
さとなる。また維持放電期間の長さは、例えば１：２：
４：８の比率となる。従って、点灯させるサブフィール
ドを選択することで、０から１５までの１６段階の階調
表示が可能となる。
【００１０】上記駆動方法では、各々のサブフィールド
がリセット期間を備えており、各々のサブフィールドに
て全面書き込みパルスの印加による全面書き込み放電が
行われる。このため、本来映像表示に寄与しないリセッ
ト期間での発光が各サブフィールドにて生じており、表
示画像のコントラストを下げる一因となっている。この
問題を解決するため本願出願人は、１フレーム当たりの
前記全面書き込み放電の回数を減らすことで高コントラ
スト化を図った新規の駆動方法を発明し、既に出願した
（特開平５−３１３５９８号公報）。この方法は、リセ
ット期間における全面書き込み放電を一部のサブフィー
ルドのみで実施し、他のサブフィールドにおいては、リ
セット期間にて消去放電のみを実施するものである。全
面書き込み放電の回数が減少することにより、映像表示
に寄与しない発光を抑えた高コントラスト駆動が可能で
ある。
がリセット期間を備えており、各々のサブフィールドに
て全面書き込みパルスの印加による全面書き込み放電が
行われる。このため、本来映像表示に寄与しないリセッ
ト期間での発光が各サブフィールドにて生じており、表
示画像のコントラストを下げる一因となっている。この
問題を解決するため本願出願人は、１フレーム当たりの
前記全面書き込み放電の回数を減らすことで高コントラ
スト化を図った新規の駆動方法を発明し、既に出願した
（特開平５−３１３５９８号公報）。この方法は、リセ
ット期間における全面書き込み放電を一部のサブフィー
ルドのみで実施し、他のサブフィールドにおいては、リ
セット期間にて消去放電のみを実施するものである。全
面書き込み放電の回数が減少することにより、映像表示
に寄与しない発光を抑えた高コントラスト駆動が可能で
ある。
【００１１】
【発明が解決しようとする課題】ＯＮセルを正しく点灯
させ、ＯＦＦセルを点灯させない駆動を実現する為の各
種パルスの電圧値には許容範囲が存在し、ここではその
最小値から最大値までの電圧範囲を駆動電圧マージンと
称する。まず、駆動電圧マージンに関する第１の課題に
ついて説明する。単純マトリクスパネル（二重極）の対
向電極における細幅パルス消去では、放電形成中に外部
印加電圧を打ち切るために、放電時に発生した荷電粒子
の大部分は放電セル空間に残留し、パネル誘電体層上の
壁電荷に静電引力で吸着され壁面上で再結合して消去さ
れる。一方、面放電電極を有した３電極パネルでは、こ
の細幅パルス消去動作が同一基板上の面放電電極上で行
われるため、放電セル空間の荷電粒子は対向電極上の電
位に影響される。
させ、ＯＦＦセルを点灯させない駆動を実現する為の各
種パルスの電圧値には許容範囲が存在し、ここではその
最小値から最大値までの電圧範囲を駆動電圧マージンと
称する。まず、駆動電圧マージンに関する第１の課題に
ついて説明する。単純マトリクスパネル（二重極）の対
向電極における細幅パルス消去では、放電形成中に外部
印加電圧を打ち切るために、放電時に発生した荷電粒子
の大部分は放電セル空間に残留し、パネル誘電体層上の
壁電荷に静電引力で吸着され壁面上で再結合して消去さ
れる。一方、面放電電極を有した３電極パネルでは、こ
の細幅パルス消去動作が同一基板上の面放電電極上で行
われるため、放電セル空間の荷電粒子は対向電極上の電
位に影響される。
【００１２】図６は残留壁電荷を示す図・１であり、リ
セット期間における細幅消去の中和放電中に、対向電極
がＶａとなっている場合の残留壁電荷を示す。この場
合、対向電極上に多量のマイナス極性電荷を蓄積するこ
とになり、消去不良となる。一方、図７は残留壁電荷を
示す図・２であり、リセット期間における細幅消去の中
和放電中に、対向電極がＧＮＤとなっている場合の残留
壁電荷を示す。この場合、対向電極上に多量のプラス極
性電荷を蓄積することになり、消去不良となる。
セット期間における細幅消去の中和放電中に、対向電極
がＶａとなっている場合の残留壁電荷を示す。この場
合、対向電極上に多量のマイナス極性電荷を蓄積するこ
とになり、消去不良となる。一方、図７は残留壁電荷を
示す図・２であり、リセット期間における細幅消去の中
和放電中に、対向電極がＧＮＤとなっている場合の残留
壁電荷を示す。この場合、対向電極上に多量のプラス極
性電荷を蓄積することになり、消去不良となる。
【００１３】これらの場合、この消去不良が次のアドレ
ス期間での選択的な壁電荷の形成を阻害し、結果として
駆動電圧マージンの悪化につながることが判明した。次
に、駆動電圧マージンに関する第２の課題について説明
する。リセット期間中に細幅消去放電を行う際に、画素
の不均一性や温度条件の変化から放電開始が予想以上に
早まった場合は、必要な壁電荷消去ができないばかり
か、消去前の壁電荷状態に対して反転極性の壁電荷を形
成する恐れがあり、駆動電圧マージンの減少につなが
る。
ス期間での選択的な壁電荷の形成を阻害し、結果として
駆動電圧マージンの悪化につながることが判明した。次
に、駆動電圧マージンに関する第２の課題について説明
する。リセット期間中に細幅消去放電を行う際に、画素
の不均一性や温度条件の変化から放電開始が予想以上に
早まった場合は、必要な壁電荷消去ができないばかり
か、消去前の壁電荷状態に対して反転極性の壁電荷を形
成する恐れがあり、駆動電圧マージンの減少につなが
る。
【００１４】次に、駆動電圧マージンに関する第３の課
題について説明する。図８は、微弱放電による影響を示
す図であり、Ａ（アドレス），Ｘ，Ｙの各電極パルスと
共に放電発光パルス（光）が示してある。この放電発光
パルスを観察すると、維持放電パルスと次の維持放電パ
ルスの隙間で微弱な発光が存在している。この微弱放電
は、次の維持放電自体に与える影響は小さいため、正常
に維持放電を繰り返すことが可能である。
題について説明する。図８は、微弱放電による影響を示
す図であり、Ａ（アドレス），Ｘ，Ｙの各電極パルスと
共に放電発光パルス（光）が示してある。この放電発光
パルスを観察すると、維持放電パルスと次の維持放電パ
ルスの隙間で微弱な発光が存在している。この微弱放電
は、次の維持放電自体に与える影響は小さいため、正常
に維持放電を繰り返すことが可能である。
【００１５】しかしながら、この微弱放電は、リセット
期間における消去放電（図８では細幅放電を用いてい
る）に対しては大きな影響を与えることが判明した。具
体的には、この微弱放電により維持放電で形成した壁電
荷が減少し、正常な消去放電が阻害され、結果として壁
電荷の消去不良となってしまう。これが駆動電圧マージ
ンの減少につながる。
期間における消去放電（図８では細幅放電を用いてい
る）に対しては大きな影響を与えることが判明した。具
体的には、この微弱放電により維持放電で形成した壁電
荷が減少し、正常な消去放電が阻害され、結果として壁
電荷の消去不良となってしまう。これが駆動電圧マージ
ンの減少につながる。
【００１６】次に、駆動電圧マージンに関する第４の課
題について説明する。この課題は、特に前述の高コント
ラスト駆動において問題となるものである。前記の高コ
ントラスト駆動は、一部のサブフィールドを除いて、リ
セット期間中消去放電のみを行うものである。この消去
放電として、直前のサブフィールドにて点灯していたセ
ルの消去のみを行う消去パルスを印加すると、全面書き
込み／自己消去パルスを用いた場合に比べて対向電極
（アドレス電極）上の残留壁電荷の消去能力が弱体化す
ることが判明した。さらに、サブフィールドを重ねる度
にこのリセットしきれない対向側電極上の残留壁電荷が
蓄積され続けることで次のフレームの全面書き込み放電
への負担が非常に重くなってしまっていた。このため、
全面書き込み放電を経ても各セルの電位分布が均一にな
らない、或いはその後のアドレス放電に悪影響を及ぼす
といった問題が生じ、結果として駆動電圧マージンの減
少をもたらしていた。
題について説明する。この課題は、特に前述の高コント
ラスト駆動において問題となるものである。前記の高コ
ントラスト駆動は、一部のサブフィールドを除いて、リ
セット期間中消去放電のみを行うものである。この消去
放電として、直前のサブフィールドにて点灯していたセ
ルの消去のみを行う消去パルスを印加すると、全面書き
込み／自己消去パルスを用いた場合に比べて対向電極
（アドレス電極）上の残留壁電荷の消去能力が弱体化す
ることが判明した。さらに、サブフィールドを重ねる度
にこのリセットしきれない対向側電極上の残留壁電荷が
蓄積され続けることで次のフレームの全面書き込み放電
への負担が非常に重くなってしまっていた。このため、
全面書き込み放電を経ても各セルの電位分布が均一にな
らない、或いはその後のアドレス放電に悪影響を及ぼす
といった問題が生じ、結果として駆動電圧マージンの減
少をもたらしていた。
【００１７】次に、駆動電圧マージンに関する第５の課
題について説明する。図５は、アドレス／維持放電分離
型・書き込みアドレス方式のタイムチャートが示す図で
あり、リセット期間、アドレス期間、維持放電期間、休
止期間が示してある。放電維持電圧パルスの回数の変動
による駆動期間のトータル時間の変動により、休止期間
が変動し、その影響で休止期間後に印加される電圧パル
スによる放電状態が変動し、その結果、リセットしなけ
ればならない壁電荷量が変動し、結果として駆動電圧マ
ージンの減少をもたらしていた。
題について説明する。図５は、アドレス／維持放電分離
型・書き込みアドレス方式のタイムチャートが示す図で
あり、リセット期間、アドレス期間、維持放電期間、休
止期間が示してある。放電維持電圧パルスの回数の変動
による駆動期間のトータル時間の変動により、休止期間
が変動し、その影響で休止期間後に印加される電圧パル
スによる放電状態が変動し、その結果、リセットしなけ
ればならない壁電荷量が変動し、結果として駆動電圧マ
ージンの減少をもたらしていた。
【００１８】次に、駆動電圧マージンに関する第６の課
題について説明する。この課題は、特に高コントラスト
駆動において問題となるものである。高コントラスト駆
動は、一部のサブフィールドを除いて、リセット期間中
消去放電のみを行うものであり、この高コントラスト駆
動において、消去放電を行うための電圧パルスが一つで
は電荷をリセットする確率が低いため、消去不良を起こ
してしまう。これが、駆動電圧マージンの減少をもたら
していた。
題について説明する。この課題は、特に高コントラスト
駆動において問題となるものである。高コントラスト駆
動は、一部のサブフィールドを除いて、リセット期間中
消去放電のみを行うものであり、この高コントラスト駆
動において、消去放電を行うための電圧パルスが一つで
は電荷をリセットする確率が低いため、消去不良を起こ
してしまう。これが、駆動電圧マージンの減少をもたら
していた。
【００１９】さらに、電圧値を連続的に変化させる消去
パルスによる壁電荷消去は、回路の簡易性から抵抗器と
パネル容量で決定する非直線波形が用いられる。この様
な非直線波形の場合、消去波形の傾きが急峻な所で放電
すると、消去不良が起きる問題があった。本発明は、上
記の点に鑑みなされたもので、プラズマディスプレイの
駆動時の駆動電圧マージンの改善が可能なプラズマディ
スプレイの駆動方法及び駆動装置を提供することを目的
とする。
パルスによる壁電荷消去は、回路の簡易性から抵抗器と
パネル容量で決定する非直線波形が用いられる。この様
な非直線波形の場合、消去波形の傾きが急峻な所で放電
すると、消去不良が起きる問題があった。本発明は、上
記の点に鑑みなされたもので、プラズマディスプレイの
駆動時の駆動電圧マージンの改善が可能なプラズマディ
スプレイの駆動方法及び駆動装置を提供することを目的
とする。
【００２０】
【課題を解決するための手段】そこで、上記第１の課題
を解決するため、請求項１記載の発明は、第１の基板に
第１及び第２の電極を平行に配置すると共に、該第１の
基板又は該第１の基板と対向する第２の基板に、第３の
電極を該第１及び第２の電極と交差するように配置して
なり、１フレームの映像をｎ個のサブフィールドにて構
成し、各々の該サブフィールドが、パネル内の各表示セ
ルにおける壁電荷の分布を均一な状態にするための消去
放電を行うリセット期間と、表示データに応じて該表示
セル内に壁電荷を形成するためのアドレス期間と、維持
放電パルスを繰り返し印加することで、前記アドレス期
間中に形成した壁電荷に基づいた維持放電を行う維持放
電期間とを有するプラズマディスプレイパネルの駆動方
法において、前記リセット期間における前記消去放電
を、前記第１及び第２の電極間にて実施される放電形成
中にパルス電圧の印加を終了させるパルス幅が２μｓ以
下である細幅パルスにて行うサブフィールドを少なくと
も含み、前記パルス電圧の印加を終了させる前記細幅パ
ルスの立ち下がりと同時に、前記第３の電極に印加して
いる電圧パルスを立ち下げることを特徴とする。
を解決するため、請求項１記載の発明は、第１の基板に
第１及び第２の電極を平行に配置すると共に、該第１の
基板又は該第１の基板と対向する第２の基板に、第３の
電極を該第１及び第２の電極と交差するように配置して
なり、１フレームの映像をｎ個のサブフィールドにて構
成し、各々の該サブフィールドが、パネル内の各表示セ
ルにおける壁電荷の分布を均一な状態にするための消去
放電を行うリセット期間と、表示データに応じて該表示
セル内に壁電荷を形成するためのアドレス期間と、維持
放電パルスを繰り返し印加することで、前記アドレス期
間中に形成した壁電荷に基づいた維持放電を行う維持放
電期間とを有するプラズマディスプレイパネルの駆動方
法において、前記リセット期間における前記消去放電
を、前記第１及び第２の電極間にて実施される放電形成
中にパルス電圧の印加を終了させるパルス幅が２μｓ以
下である細幅パルスにて行うサブフィールドを少なくと
も含み、前記パルス電圧の印加を終了させる前記細幅パ
ルスの立ち下がりと同時に、前記第３の電極に印加して
いる電圧パルスを立ち下げることを特徴とする。
【００２１】このように、リセット期間に対向電極に印
加した電圧を細幅パルスの放電形成時、すなわちパルス
の立ち上がり時、及び、残留電荷中和時、すなわちパル
スの立ち下がり直後のそれぞれに対応して変化させるよ
うにすることで、多量の残留電荷を生じさせることなく
安定動作が実現できる。また、請求項２記載の発明は、
全面書き込み放電及び前記消去放電を共に実施するサブ
フィールドＡと、該リセット期間において、該全面書き
込み放電を実施することなく該消去放電を実施するサブ
フィールドＢとを共に有し、少なくとも、該サブフィー
ルドＢの該リセット期間における該消去放電が、前記細
幅パルスにて行われるものであることを特徴とする。
加した電圧を細幅パルスの放電形成時、すなわちパルス
の立ち上がり時、及び、残留電荷中和時、すなわちパル
スの立ち下がり直後のそれぞれに対応して変化させるよ
うにすることで、多量の残留電荷を生じさせることなく
安定動作が実現できる。また、請求項２記載の発明は、
全面書き込み放電及び前記消去放電を共に実施するサブ
フィールドＡと、該リセット期間において、該全面書き
込み放電を実施することなく該消去放電を実施するサブ
フィールドＢとを共に有し、少なくとも、該サブフィー
ルドＢの該リセット期間における該消去放電が、前記細
幅パルスにて行われるものであることを特徴とする。
【００２２】このように、サブフィールドＢのリセット
期間における消去放電をパルス幅が２μｓ以下である細
幅パルスで行い、リセット期間に対向電極に印加した電
圧をそのパルスの立ち上がり時、及び、残留電荷中和
時、すなわちパルスの立ち下がり直後のそれぞれに対応
して変化させるようにすることで、多量の残留電荷を生
じさせることなく安定動作が実現できる。
期間における消去放電をパルス幅が２μｓ以下である細
幅パルスで行い、リセット期間に対向電極に印加した電
圧をそのパルスの立ち上がり時、及び、残留電荷中和
時、すなわちパルスの立ち下がり直後のそれぞれに対応
して変化させるようにすることで、多量の残留電荷を生
じさせることなく安定動作が実現できる。
【００２３】また、第２の課題を解決するため、請求項
３記載の発明は、１フレームの映像をｎ個のサブフィー
ルドにて構成し、各々の該サブフィールドが、パネル内
の各表示セルにおける壁電荷の分布を均一な状態にする
ための消去放電を行うリセット期間と、表示データに応
じて該表示セル内に壁電荷を形成するためのアドレス期
間と、維持放電パルスを繰り返し印加することにより、
前記アドレス期間中に形成した壁電荷に基づいた維持放
電を行う維持放電期間とを有するプラズマディスプレイ
パネルの駆動方法において、前記リセット期間中に、放
電形成中にパルス電圧の印加を終了させるパルス幅が２
μｓ以下である細幅パルスによる第１の消去放電と、印
加電圧値を連続的に変化させる消去パルスによる第２の
消去放電とを含むことを特徴とする。
３記載の発明は、１フレームの映像をｎ個のサブフィー
ルドにて構成し、各々の該サブフィールドが、パネル内
の各表示セルにおける壁電荷の分布を均一な状態にする
ための消去放電を行うリセット期間と、表示データに応
じて該表示セル内に壁電荷を形成するためのアドレス期
間と、維持放電パルスを繰り返し印加することにより、
前記アドレス期間中に形成した壁電荷に基づいた維持放
電を行う維持放電期間とを有するプラズマディスプレイ
パネルの駆動方法において、前記リセット期間中に、放
電形成中にパルス電圧の印加を終了させるパルス幅が２
μｓ以下である細幅パルスによる第１の消去放電と、印
加電圧値を連続的に変化させる消去パルスによる第２の
消去放電とを含むことを特徴とする。
【００２４】このように、リセット期間中に複数回の消
去放電を実施することで反転極性の壁電荷を消去するこ
とができる。また、請求項４記載の発明は、前記細幅パ
ルスと消去パルスとの間隔を１０μｓ以上とすることを
特徴とする。このように、細幅パルスによる第１の消去
放電と消去パルスによる第２の消去放電との間隔を１０
μｓ以上にすることで壁電荷量の変動を少なくすること
ができる。従って、リセットする確率が高まり、細幅パ
ルスによる第１の消去放電によって生成される不安定な
壁電荷が安定となり、第２の消去放電により、確実に消
去することができる。
去放電を実施することで反転極性の壁電荷を消去するこ
とができる。また、請求項４記載の発明は、前記細幅パ
ルスと消去パルスとの間隔を１０μｓ以上とすることを
特徴とする。このように、細幅パルスによる第１の消去
放電と消去パルスによる第２の消去放電との間隔を１０
μｓ以上にすることで壁電荷量の変動を少なくすること
ができる。従って、リセットする確率が高まり、細幅パ
ルスによる第１の消去放電によって生成される不安定な
壁電荷が安定となり、第２の消去放電により、確実に消
去することができる。
【００２５】なお、第２の消去放電としては、壁電荷消
去量は細幅消去より少なく十分ではないが、細幅パルス
による消去放電の様に電荷反転する恐れのないことか
ら、印加電圧値が連続的に変化するＳＥＰ（Ｓｌｏｐｅ
Ｅｒａｓｅ Ｐｕｌｓｅ）消去を用いることが適して
いる。また、第３の課題を解決するため、請求項５記載
の発明は、１フレームの映像をｎ個のサブフィールドに
て構成し、各々の該サブフィールドが、パネル内の各表
示セルにおける壁電荷の分布を均一な状態にするための
リセット期間と、表示データに応じて該表示セル内に壁
電荷を形成するためのアドレス期間と、維持放電パルス
を繰り返し印加することにより、前記アドレス期間中に
形成した壁電荷に基づいた維持放電を行う維持放電期間
とを有するプラズマディスプレイパネルの駆動方法にお
いて、前記維持放電期間における最後尾の前記維持放電
パルスのパルス幅が、他の前記維持放電パルスのものよ
り長くしたサブフィールドを少なくとも含むことを特徴
とする。
去量は細幅消去より少なく十分ではないが、細幅パルス
による消去放電の様に電荷反転する恐れのないことか
ら、印加電圧値が連続的に変化するＳＥＰ（Ｓｌｏｐｅ
Ｅｒａｓｅ Ｐｕｌｓｅ）消去を用いることが適して
いる。また、第３の課題を解決するため、請求項５記載
の発明は、１フレームの映像をｎ個のサブフィールドに
て構成し、各々の該サブフィールドが、パネル内の各表
示セルにおける壁電荷の分布を均一な状態にするための
リセット期間と、表示データに応じて該表示セル内に壁
電荷を形成するためのアドレス期間と、維持放電パルス
を繰り返し印加することにより、前記アドレス期間中に
形成した壁電荷に基づいた維持放電を行う維持放電期間
とを有するプラズマディスプレイパネルの駆動方法にお
いて、前記維持放電期間における最後尾の前記維持放電
パルスのパルス幅が、他の前記維持放電パルスのものよ
り長くしたサブフィールドを少なくとも含むことを特徴
とする。
【００２６】このように、最後尾の維持放電パルスのパ
ルス幅を十分広くしているため、維持放電パルスによっ
て発生した荷電粒子のほとんどが壁電荷となり、空間電
荷によるプライミング効果が小さくなる。これにより、
最後尾の維持放電パルスの印加後に微弱放電が生じるこ
とを防止することができる。また、請求項６記載の発明
は、前記リセット期間において、全面書き込み放電及び
消去放電を共に実施するサブフィールドＡと、該リセッ
ト期間において、該全面書き込み放電を実施することな
く該消去放電を実施するサブフィールドＢとを共に有
し、最後尾の維持放電パルスのパルス幅を長くした前記
サブフィールドは、前記サブフィールドＢの直前に配置
されることを特徴とする。
ルス幅を十分広くしているため、維持放電パルスによっ
て発生した荷電粒子のほとんどが壁電荷となり、空間電
荷によるプライミング効果が小さくなる。これにより、
最後尾の維持放電パルスの印加後に微弱放電が生じるこ
とを防止することができる。また、請求項６記載の発明
は、前記リセット期間において、全面書き込み放電及び
消去放電を共に実施するサブフィールドＡと、該リセッ
ト期間において、該全面書き込み放電を実施することな
く該消去放電を実施するサブフィールドＢとを共に有
し、最後尾の維持放電パルスのパルス幅を長くした前記
サブフィールドは、前記サブフィールドＢの直前に配置
されることを特徴とする。
【００２７】このように、最後尾の維持放電パルス幅を
長くしたサブフィールドをサブフィールドＢの直前に配
置することにより、サブフィールドＢにおいて、最後尾
の維持放電パルスの印加後に微弱放電が生じることを防
止することができる。また、請求項７記載の発明は、１
フレームの映像をｎ個のサブフィールドにて構成し、各
々の該サブフィールドが、パネル内の各表示セルにおけ
る壁電荷の分布を均一な状態にするための消去放電を行
うリセット期間と、表示データに応じて該表示セル内に
壁電荷を形成するためのアドレス期間と、維持放電パル
スを繰り返し印加することにより、前記アドレス期間中
に形成した壁電荷に基づいた維持放電を行う維持放電期
間とを有するプラズマディスプレイパネルの駆動方法に
おいて、前記リセット期間における消去放電を実施する
ためのパルスを、その直前に配置されたサブフィールド
の前記維持放電期間における最後尾の前記維持放電パル
スから、該維持放電期間における該維持放電パルス間の
間隔と略等しい間隔をもって印加するサブフィールドを
少なくとも含むことを特徴とする。
長くしたサブフィールドをサブフィールドＢの直前に配
置することにより、サブフィールドＢにおいて、最後尾
の維持放電パルスの印加後に微弱放電が生じることを防
止することができる。また、請求項７記載の発明は、１
フレームの映像をｎ個のサブフィールドにて構成し、各
々の該サブフィールドが、パネル内の各表示セルにおけ
る壁電荷の分布を均一な状態にするための消去放電を行
うリセット期間と、表示データに応じて該表示セル内に
壁電荷を形成するためのアドレス期間と、維持放電パル
スを繰り返し印加することにより、前記アドレス期間中
に形成した壁電荷に基づいた維持放電を行う維持放電期
間とを有するプラズマディスプレイパネルの駆動方法に
おいて、前記リセット期間における消去放電を実施する
ためのパルスを、その直前に配置されたサブフィールド
の前記維持放電期間における最後尾の前記維持放電パル
スから、該維持放電期間における該維持放電パルス間の
間隔と略等しい間隔をもって印加するサブフィールドを
少なくとも含むことを特徴とする。
【００２８】このように、その直前のサブフィールドの
維持放電期間における最後尾の維持放電パルスから、そ
の維持放電パルスの間隔と略等しい間隔をもってリセッ
ト放電を行うパルスを印加することで、仮に微弱放電が
発生したとしても、消去放電がその影響を受けることが
防止できる。また、請求項８記載の発明は、前記リセッ
ト期間において、前記リセット期間における消去放電と
して全面書き込み放電及び消去放電を共に実施するサブ
フィールドＡと、該リセット期間において、該リセット
放電として該全面書き込み放電を実施することなく該消
去放電を実施するサブフィールドＢとを共に有し、該サ
ブフィールドＢの該リセット期間にて該消去放電を実施
するために印加される消去パルスと、その直前に配置さ
れたサブフィールドの前記維持放電期間における最後尾
の前記維持放電パルスとの間隔を、該維持放電期間にお
ける該維持放電パルス間の間隔と略等しくすることを特
徴とする。
維持放電期間における最後尾の維持放電パルスから、そ
の維持放電パルスの間隔と略等しい間隔をもってリセッ
ト放電を行うパルスを印加することで、仮に微弱放電が
発生したとしても、消去放電がその影響を受けることが
防止できる。また、請求項８記載の発明は、前記リセッ
ト期間において、前記リセット期間における消去放電と
して全面書き込み放電及び消去放電を共に実施するサブ
フィールドＡと、該リセット期間において、該リセット
放電として該全面書き込み放電を実施することなく該消
去放電を実施するサブフィールドＢとを共に有し、該サ
ブフィールドＢの該リセット期間にて該消去放電を実施
するために印加される消去パルスと、その直前に配置さ
れたサブフィールドの前記維持放電期間における最後尾
の前記維持放電パルスとの間隔を、該維持放電期間にお
ける該維持放電パルス間の間隔と略等しくすることを特
徴とする。
【００２９】このように、その直前のサブフィールドの
維持放電期間における最後尾の維持放電パルスから、そ
の維持放電パルスの間隔と略等しい間隔をもってリセッ
ト放電を行うパルスをサブフィールドＢに印加すること
で、仮にサブフィールドＢに微弱放電が発生しても、消
去放電がその影響を受けることを防止できる。また、請
求項９記載の発明は、前記サブフィールドＢにおける前
記消去パルスと、直前に配置されたサブフィールドの最
後尾の前記維持放電パルスとの間隔を、２μｓ以下とす
ることを特徴とする。
維持放電期間における最後尾の維持放電パルスから、そ
の維持放電パルスの間隔と略等しい間隔をもってリセッ
ト放電を行うパルスをサブフィールドＢに印加すること
で、仮にサブフィールドＢに微弱放電が発生しても、消
去放電がその影響を受けることを防止できる。また、請
求項９記載の発明は、前記サブフィールドＢにおける前
記消去パルスと、直前に配置されたサブフィールドの最
後尾の前記維持放電パルスとの間隔を、２μｓ以下とす
ることを特徴とする。
【００３０】このように、サブフィールドＢにおける消
去パルスと、直前のサブフィールドの最後尾の維持放電
パルスとの間隔を２μｓ以下とすることで、最後尾の維
持放電パルスが印加された後直ちに、すなわち維持放電
パルス間の間隔と同程度の間隔にて、次のサブフィール
ドＢの消去放電が行われ、特に顕著な効果を得ることが
できる。なお、前記請求項７乃至９記載の発明は、前記
の請求項５，６に係る発明と組み合わせることにより、
より確実な効果を期待することができる。
去パルスと、直前のサブフィールドの最後尾の維持放電
パルスとの間隔を２μｓ以下とすることで、最後尾の維
持放電パルスが印加された後直ちに、すなわち維持放電
パルス間の間隔と同程度の間隔にて、次のサブフィール
ドＢの消去放電が行われ、特に顕著な効果を得ることが
できる。なお、前記請求項７乃至９記載の発明は、前記
の請求項５，６に係る発明と組み合わせることにより、
より確実な効果を期待することができる。
【００３１】また、請求項１０記載の発明は、１フレー
ムの映像をｎ個のサブフィールドにて構成し、各々の該
サブフィールドが、パネル内の各表示セルにおける壁電
荷の分布を均一な状態にするための消去放電を行うリセ
ット期間と、表示データに応じて該表示セル内に壁電荷
を形成するためのアドレス期間と、維持放電パルスを繰
り返し印加することにより、前記アドレス期間中に形成
した壁電荷に基づいた維持放電を行う維持放電期間とを
有するプラズマディスプレイパネルの駆動方法におい
て、該リセット期間の直前に配置されたサブフィールド
の前記維持放電期間における最後尾の前記維持放電パル
スの立ち下がりと同時に、前記第３の電極に印加してい
る電圧パルスを立ち下げることを特徴とする。
ムの映像をｎ個のサブフィールドにて構成し、各々の該
サブフィールドが、パネル内の各表示セルにおける壁電
荷の分布を均一な状態にするための消去放電を行うリセ
ット期間と、表示データに応じて該表示セル内に壁電荷
を形成するためのアドレス期間と、維持放電パルスを繰
り返し印加することにより、前記アドレス期間中に形成
した壁電荷に基づいた維持放電を行う維持放電期間とを
有するプラズマディスプレイパネルの駆動方法におい
て、該リセット期間の直前に配置されたサブフィールド
の前記維持放電期間における最後尾の前記維持放電パル
スの立ち下がりと同時に、前記第３の電極に印加してい
る電圧パルスを立ち下げることを特徴とする。
【００３２】このように、維持放電期間における最後尾
の維持放電パルスの立ち下がりと同時に、第３の電極に
印加している電圧パルスを立ち下げることで、維持放電
期間における第３の電極上の壁電荷が均一化され、確実
なリセット動作を可能にしている。また、請求項１１記
載の発明は、１フレームの映像をｎ個のサブフィールド
にて構成し、各々の該サブフィールドが、パネル内の各
表示セルにおける壁電荷の分布を均一な状態にするため
の消去放電を行うリセット期間と、表示データに応じて
該表示セル内に壁電荷を形成するためのアドレス期間
と、維持放電パルスを繰り返し印加することにより、前
記アドレス期間中に形成した壁電荷に基づいた維持放電
を行う維持放電期間とを有するプラズマディスプレイパ
ネルの駆動方法において、前記維持放電期間における前
記維持放電パルスの間隔を１μｓ以下にすることを特徴
とする。
の維持放電パルスの立ち下がりと同時に、第３の電極に
印加している電圧パルスを立ち下げることで、維持放電
期間における第３の電極上の壁電荷が均一化され、確実
なリセット動作を可能にしている。また、請求項１１記
載の発明は、１フレームの映像をｎ個のサブフィールド
にて構成し、各々の該サブフィールドが、パネル内の各
表示セルにおける壁電荷の分布を均一な状態にするため
の消去放電を行うリセット期間と、表示データに応じて
該表示セル内に壁電荷を形成するためのアドレス期間
と、維持放電パルスを繰り返し印加することにより、前
記アドレス期間中に形成した壁電荷に基づいた維持放電
を行う維持放電期間とを有するプラズマディスプレイパ
ネルの駆動方法において、前記維持放電期間における前
記維持放電パルスの間隔を１μｓ以下にすることを特徴
とする。
【００３３】このように、維持放電期間における維持放
電パルスの間隔を１μｓ以下とすることで、微弱放電に
よる空間電荷が壁電荷として収束する前に、次の維持放
電が行えるので、維持放電終了後の第３の電極上の壁電
荷は減少し、リセット期間における消去放電の負担を減
らすことができる。また、第４の課題を解決するため、
請求項１２記載の発明は、第１の基板に第１及び第２の
電極を平行に配置すると共に、該第１の基板又は該第１
の基板と対向する第２の基板に、第３の電極を該第１及
び第２の電極と交差するように配置してなり、１フレー
ムの映像をｎ個のサブフィールドにて構成し、各々の該
サブフィールドが、パネル内の各表示セルにおける壁電
荷の分布を均一な状態にするための消去放電を行うリセ
ット期間と、表示データに応じて該表示セル内に壁電荷
を形成するためのアドレス期間と、維持放電パルスを繰
り返し印加することにより、前記アドレス期間中に形成
した壁電荷に基づいた維持放電を行う維持放電期間とを
有するプラズマディスプレイパネルの駆動方法におい
て、前記リセット期間中、全面書き込み放電及び消去放
電を共に実施するサブフィールドＡを少なくとも含み、
該全面書き込み放電を実施する前に、更に消去放電を実
施することを特徴とする。
電パルスの間隔を１μｓ以下とすることで、微弱放電に
よる空間電荷が壁電荷として収束する前に、次の維持放
電が行えるので、維持放電終了後の第３の電極上の壁電
荷は減少し、リセット期間における消去放電の負担を減
らすことができる。また、第４の課題を解決するため、
請求項１２記載の発明は、第１の基板に第１及び第２の
電極を平行に配置すると共に、該第１の基板又は該第１
の基板と対向する第２の基板に、第３の電極を該第１及
び第２の電極と交差するように配置してなり、１フレー
ムの映像をｎ個のサブフィールドにて構成し、各々の該
サブフィールドが、パネル内の各表示セルにおける壁電
荷の分布を均一な状態にするための消去放電を行うリセ
ット期間と、表示データに応じて該表示セル内に壁電荷
を形成するためのアドレス期間と、維持放電パルスを繰
り返し印加することにより、前記アドレス期間中に形成
した壁電荷に基づいた維持放電を行う維持放電期間とを
有するプラズマディスプレイパネルの駆動方法におい
て、前記リセット期間中、全面書き込み放電及び消去放
電を共に実施するサブフィールドＡを少なくとも含み、
該全面書き込み放電を実施する前に、更に消去放電を実
施することを特徴とする。
【００３４】このように、全面書き込み放電を行う前
に、更に消去放電を行うことにより、全面書き込み放電
前の残留壁電荷の状態をほぼ同じ状態にすることがで
き、全面書き込み放電の負担を減らすことができる。し
たがって、対向電極上に蓄積された電荷の消去をより完
全に行うことができる。また、請求項１３記載の発明
は、前記リセット期間において、全面書き込み放電及び
消去放電を共に実施する前記サブフィールドＡと、該リ
セット期間において、該全面書き込み放電を実施するこ
となく該消去放電を実施するサブフィールドＢとを共に
有することを特徴とする。
に、更に消去放電を行うことにより、全面書き込み放電
前の残留壁電荷の状態をほぼ同じ状態にすることがで
き、全面書き込み放電の負担を減らすことができる。し
たがって、対向電極上に蓄積された電荷の消去をより完
全に行うことができる。また、請求項１３記載の発明
は、前記リセット期間において、全面書き込み放電及び
消去放電を共に実施する前記サブフィールドＡと、該リ
セット期間において、該全面書き込み放電を実施するこ
となく該消去放電を実施するサブフィールドＢとを共に
有することを特徴とする。
【００３５】このように、サブフィールドＡのリセット
期間において、全面書き込み放電を行う前に、更に消去
放電を行うことにより、全面書き込み放電前の残留壁電
荷の状態をほぼ同じ状態にすることができ、全面書き込
み放電の負担を減らすことができる。したがって、対向
電極上に蓄積された電荷の消去をより完全に行うことが
できる。
期間において、全面書き込み放電を行う前に、更に消去
放電を行うことにより、全面書き込み放電前の残留壁電
荷の状態をほぼ同じ状態にすることができ、全面書き込
み放電の負担を減らすことができる。したがって、対向
電極上に蓄積された電荷の消去をより完全に行うことが
できる。
【００３６】また、請求項１４記載の発明は、前記全面
書き込み放電の前に実施する消去放電は、放電形成直後
にパルス電圧の印加を終了させるパルス幅が２μｓ以下
である細幅パルス、印加電圧値を連続的に変化させる消
去パルスの何れかを印加する消去放電か、或いはその両
方をそれぞれ印加することで複数回の消去放電を実施す
るものであることを特徴とする。
書き込み放電の前に実施する消去放電は、放電形成直後
にパルス電圧の印加を終了させるパルス幅が２μｓ以下
である細幅パルス、印加電圧値を連続的に変化させる消
去パルスの何れかを印加する消去放電か、或いはその両
方をそれぞれ印加することで複数回の消去放電を実施す
るものであることを特徴とする。
【００３７】このように、全面書き込み放電の前に実施
する消去放電は、前記細幅パルス、消去パルスの何れか
を印加する消去放電か、或いはその両方をそれぞれ印加
することで複数回の消去放電を行うことにより、全面書
き込み放電前の残留壁電荷の状態をほぼ同じ状態にする
ことができ、全面書き込み放電の負担を減らすことがで
きる。したがって、対向電極上に蓄積された電荷の消去
をより完全に行うことができる。
する消去放電は、前記細幅パルス、消去パルスの何れか
を印加する消去放電か、或いはその両方をそれぞれ印加
することで複数回の消去放電を行うことにより、全面書
き込み放電前の残留壁電荷の状態をほぼ同じ状態にする
ことができ、全面書き込み放電の負担を減らすことがで
きる。したがって、対向電極上に蓄積された電荷の消去
をより完全に行うことができる。
【００３８】また、請求項１５記載の発明は、前記リセ
ット期間において、該全面書き込み放電を実施する前
に、更に消去放電を実施し、その時の前記第３の電極に
印加される電圧を０Ｖとすることを特徴とする。このよ
うに、全面書き込み放電を行う前に更に消去放電を行
い、その時に第３の電極に印加される電圧を０Ｖにする
ことにより、全面書き込み放電の負担を減らすことがで
きる。したがって、対向電極上に蓄積された電荷の消去
をより完全に行うことができる。
ット期間において、該全面書き込み放電を実施する前
に、更に消去放電を実施し、その時の前記第３の電極に
印加される電圧を０Ｖとすることを特徴とする。このよ
うに、全面書き込み放電を行う前に更に消去放電を行
い、その時に第３の電極に印加される電圧を０Ｖにする
ことにより、全面書き込み放電の負担を減らすことがで
きる。したがって、対向電極上に蓄積された電荷の消去
をより完全に行うことができる。
【００３９】また、請求項１６記載の発明は、前記リセ
ット期間において、全面書き込み放電及び消去放電を共
に実施する前記サブフィールドＡと、該リセット期間に
おいて、該全面書き込み放電を実施することなく該消去
放電を実施するサブフィールドＢとを共に有することを
特徴とする。このように、サブフィールドＡのリセット
期間において、全面書き込み放電を行う前に更に消去放
電を行い、その時に第３の電極に印加される電圧を０Ｖ
にすることにより、全面書き込み放電の負担を減らすこ
とができる。したがって、対向電極上に蓄積された電荷
の消去をより完全に行うことができる。
ット期間において、全面書き込み放電及び消去放電を共
に実施する前記サブフィールドＡと、該リセット期間に
おいて、該全面書き込み放電を実施することなく該消去
放電を実施するサブフィールドＢとを共に有することを
特徴とする。このように、サブフィールドＡのリセット
期間において、全面書き込み放電を行う前に更に消去放
電を行い、その時に第３の電極に印加される電圧を０Ｖ
にすることにより、全面書き込み放電の負担を減らすこ
とができる。したがって、対向電極上に蓄積された電荷
の消去をより完全に行うことができる。
【００４０】また、請求項１７記載の発明は、第１の基
板に第１及び第２の電極を平行に配置すると共に、該第
１の基板又は該第１の基板と対向する第２の基板に、第
３の電極を該第１及び第２の電極と交差するように配置
してなり、１フレームの映像をｎ個のサブフィールドに
て構成し、各々の該サブフィールドが、パネル内の各表
示セルにおける壁電荷の分布を均一な状態にするための
消去放電を行うリセット期間と、表示データに応じて該
表示セル内に壁電荷を形成するためのアドレス期間と、
維持放電パルスを繰り返し印加することにより、前記ア
ドレス期間中に形成した壁電荷に基づいた維持放電を行
う維持放電期間とを有するプラズマディスプレイパネル
の駆動方法において、前記リセット期間中、全面書き込
み放電及び消去放電を共に実施するサブフィールドＡを
少なくとも含み、該全面書き込み放電を実施する全面書
き込みパルスの立ち下がり後、前記第３の電極にパルス
幅が２μｓ以下である細幅パルスを印加することを特徴
とする。
板に第１及び第２の電極を平行に配置すると共に、該第
１の基板又は該第１の基板と対向する第２の基板に、第
３の電極を該第１及び第２の電極と交差するように配置
してなり、１フレームの映像をｎ個のサブフィールドに
て構成し、各々の該サブフィールドが、パネル内の各表
示セルにおける壁電荷の分布を均一な状態にするための
消去放電を行うリセット期間と、表示データに応じて該
表示セル内に壁電荷を形成するためのアドレス期間と、
維持放電パルスを繰り返し印加することにより、前記ア
ドレス期間中に形成した壁電荷に基づいた維持放電を行
う維持放電期間とを有するプラズマディスプレイパネル
の駆動方法において、前記リセット期間中、全面書き込
み放電及び消去放電を共に実施するサブフィールドＡを
少なくとも含み、該全面書き込み放電を実施する全面書
き込みパルスの立ち下がり後、前記第３の電極にパルス
幅が２μｓ以下である細幅パルスを印加することを特徴
とする。
【００４１】このように、リセット期間において、全面
書き込みパルスの立ち下がり後、第３の電極にパルス幅
が２μｓ以下である細幅パルスを印加することにより、
対向電極上に蓄積された電荷の消去をより完全に行い、
壁電荷を均一化することができる。また、請求項１８記
載の発明は、前記リセット期間において、前記全面書き
込みパルスの立ち下がり後、１０μｓ以内に前記第３の
電極にパルス幅が２μｓ以下である細幅パルスを印加す
ることを特徴とする。
書き込みパルスの立ち下がり後、第３の電極にパルス幅
が２μｓ以下である細幅パルスを印加することにより、
対向電極上に蓄積された電荷の消去をより完全に行い、
壁電荷を均一化することができる。また、請求項１８記
載の発明は、前記リセット期間において、前記全面書き
込みパルスの立ち下がり後、１０μｓ以内に前記第３の
電極にパルス幅が２μｓ以下である細幅パルスを印加す
ることを特徴とする。
【００４２】このように、リセット期間において、全面
書き込みパルスの立ち下がり後、１０μｓ以内に第３の
電極に細幅パルスを印加することにより、対向電極上に
蓄積された電荷の消去がより完全に行われ、特に顕著な
効果を得ることができる。また、請求項１９記載の発明
は、前記リセット期間において、前記全面書き込みパル
スの立ち下がり後、前記第２の電極に印加電圧値を連続
的に変化させる消去パルスを印加することを特徴とす
る。
書き込みパルスの立ち下がり後、１０μｓ以内に第３の
電極に細幅パルスを印加することにより、対向電極上に
蓄積された電荷の消去がより完全に行われ、特に顕著な
効果を得ることができる。また、請求項１９記載の発明
は、前記リセット期間において、前記全面書き込みパル
スの立ち下がり後、前記第２の電極に印加電圧値を連続
的に変化させる消去パルスを印加することを特徴とす
る。
【００４３】このように、リセット期間において、全面
書き込みパルスの立ち下がり後、第３の電極に印加電圧
値を連続的に変化させる消去パルスを印加することによ
り、対向電極上に蓄積された電荷の消去をより完全に行
い、壁電荷を均一化することができる。また、請求項２
０記載の発明は、１フレームの映像を、それぞれ所定の
重み付けがなされたｎ個のサブフィールドにて構成し、
各々の該サブフィールドが、パネル内の各表示セルにお
ける壁電荷の分布を均一な状態にするためのリセット期
間と、表示データに応じて該表示セル内に壁電荷を形成
するためのアドレス期間と、維持放電パルスを繰り返し
印加することにより、前記アドレス期間中に形成した壁
電荷に基づいた維持放電を前記所定の重み付けに対応す
る長さだけ行う維持放電期間とを有し、該リセット期間
では、全面書き込み放電及び消去放電を共に実施するサ
ブフィールドＡと、該全面書き込み放電を実施すること
なく該消去放電を実施するサブフィールドＢとを備える
プラズマディスプレイパネルの駆動方法において、最も
短い前記維持放電期間の後に、全面書き込み放電及び消
去放電を共に実施するリセット期間を配置することを特
徴とする。
書き込みパルスの立ち下がり後、第３の電極に印加電圧
値を連続的に変化させる消去パルスを印加することによ
り、対向電極上に蓄積された電荷の消去をより完全に行
い、壁電荷を均一化することができる。また、請求項２
０記載の発明は、１フレームの映像を、それぞれ所定の
重み付けがなされたｎ個のサブフィールドにて構成し、
各々の該サブフィールドが、パネル内の各表示セルにお
ける壁電荷の分布を均一な状態にするためのリセット期
間と、表示データに応じて該表示セル内に壁電荷を形成
するためのアドレス期間と、維持放電パルスを繰り返し
印加することにより、前記アドレス期間中に形成した壁
電荷に基づいた維持放電を前記所定の重み付けに対応す
る長さだけ行う維持放電期間とを有し、該リセット期間
では、全面書き込み放電及び消去放電を共に実施するサ
ブフィールドＡと、該全面書き込み放電を実施すること
なく該消去放電を実施するサブフィールドＢとを備える
プラズマディスプレイパネルの駆動方法において、最も
短い前記維持放電期間の後に、全面書き込み放電及び消
去放電を共に実施するリセット期間を配置することを特
徴とする。
【００４４】このように、最も短い維持放電期間の後
に、全面書き込み放電及び消去放電を共に実施するリセ
ット期間を配置することにより、消去放電後の残留壁電
荷の状態をほぼ同じ状態にすることができ、全面書き込
み放電の負担を減らすことができる。したがって、対向
電極上に蓄積された電荷の消去をより完全に行うことが
できる。
に、全面書き込み放電及び消去放電を共に実施するリセ
ット期間を配置することにより、消去放電後の残留壁電
荷の状態をほぼ同じ状態にすることができ、全面書き込
み放電の負担を減らすことができる。したがって、対向
電極上に蓄積された電荷の消去をより完全に行うことが
できる。
【００４５】また、請求項２１記載の発明は、１フレー
ムの映像を、それぞれ所定の重み付けがなされたｎ個の
サブフィールドにて構成し、各々の該サブフィールド
が、パネル内の各表示セルにおける壁電荷の分布を均一
な状態にするためのリセット期間と、表示データに応じ
て該表示セル内に壁電荷を形成するためのアドレス期間
と、維持放電パルスを繰り返し印加することにより、前
記アドレス期間中に形成した壁電荷に基づいた維持放電
を前記所定の重み付けに対応する長さだけ行う維持放電
期間とを有し、該リセット期間では、全面書き込み放電
及び消去放電を共に実施するサブフィールドＡと、該全
面書き込み放電を実施することなく該消去放電を実施す
るサブフィールドＢとを備えるプラズマディスプレイパ
ネルの駆動方法において、最も長い前記維持放電期間の
後に、全面書き込み放電及び消去放電を共に実施するリ
セット期間を配置することを特徴とする。
ムの映像を、それぞれ所定の重み付けがなされたｎ個の
サブフィールドにて構成し、各々の該サブフィールド
が、パネル内の各表示セルにおける壁電荷の分布を均一
な状態にするためのリセット期間と、表示データに応じ
て該表示セル内に壁電荷を形成するためのアドレス期間
と、維持放電パルスを繰り返し印加することにより、前
記アドレス期間中に形成した壁電荷に基づいた維持放電
を前記所定の重み付けに対応する長さだけ行う維持放電
期間とを有し、該リセット期間では、全面書き込み放電
及び消去放電を共に実施するサブフィールドＡと、該全
面書き込み放電を実施することなく該消去放電を実施す
るサブフィールドＢとを備えるプラズマディスプレイパ
ネルの駆動方法において、最も長い前記維持放電期間の
後に、全面書き込み放電及び消去放電を共に実施するリ
セット期間を配置することを特徴とする。
【００４６】このように、最も長い維持放電期間の後
に、全面書き込み放電及び消去放電を共に実施するリセ
ット期間を配置することにより、対向電極上に蓄積され
る電荷がもっとも多いときに全面書き込み放電を行うこ
ととなり、全面書き込み放電を効率良く行うことができ
る。したがって、対向電極上に蓄積された電荷の消去を
より完全に行うことができる。
に、全面書き込み放電及び消去放電を共に実施するリセ
ット期間を配置することにより、対向電極上に蓄積され
る電荷がもっとも多いときに全面書き込み放電を行うこ
ととなり、全面書き込み放電を効率良く行うことができ
る。したがって、対向電極上に蓄積された電荷の消去を
より完全に行うことができる。
【００４７】また、第５の課題を解決するため、請求項
２２記載の発明は、１フレームの映像を、それぞれ所定
の重み付けがなされたｎ個のサブフィールド及び駆動波
形を出力しない休止期間にて構成し、各々の該サブフィ
ールドが、パネル内の各表示セルにおける壁電荷の分布
を均一な状態にするためのリセット期間と、表示データ
に応じて該表示セル内に壁電荷を形成するためのアドレ
ス期間と、維持放電パルスを繰り返し印加することによ
り、前記アドレス期間中に形成した壁電荷に基づいた維
持放電を前記所定の重み付けに対応する長さだけ行う維
持放電期間とを有し、該リセット期間中、全面書き込み
放電及び消去放電を共に実施するサブフィールドＡを少
なくとも含むプラズマディスプレイパネルの駆動方法に
おいて、前記休止期間は全面書き込み放電を実施する全
面書き込みパルス印加後の自己消去期間とすることを特
徴とする。
２２記載の発明は、１フレームの映像を、それぞれ所定
の重み付けがなされたｎ個のサブフィールド及び駆動波
形を出力しない休止期間にて構成し、各々の該サブフィ
ールドが、パネル内の各表示セルにおける壁電荷の分布
を均一な状態にするためのリセット期間と、表示データ
に応じて該表示セル内に壁電荷を形成するためのアドレ
ス期間と、維持放電パルスを繰り返し印加することによ
り、前記アドレス期間中に形成した壁電荷に基づいた維
持放電を前記所定の重み付けに対応する長さだけ行う維
持放電期間とを有し、該リセット期間中、全面書き込み
放電及び消去放電を共に実施するサブフィールドＡを少
なくとも含むプラズマディスプレイパネルの駆動方法に
おいて、前記休止期間は全面書き込み放電を実施する全
面書き込みパルス印加後の自己消去期間とすることを特
徴とする。
【００４８】このように、休止期間を全面書き込みパル
ス印加後の自己消去期間とすることにより、休止期間の
長さによる駆動電圧マージンの変動を小さくすることが
できる。また、請求項２３記載の発明は、該リセット期
間において、全面書き込み放電及び消去放電を共に実施
するサブフィールドＡと、該全面書き込み放電を実施す
ることなく該消去放電を実施するサブフィールドＢとを
共に有し、該サブフィールドＡの後を前記休止期間とす
ることを特徴とする。
ス印加後の自己消去期間とすることにより、休止期間の
長さによる駆動電圧マージンの変動を小さくすることが
できる。また、請求項２３記載の発明は、該リセット期
間において、全面書き込み放電及び消去放電を共に実施
するサブフィールドＡと、該全面書き込み放電を実施す
ることなく該消去放電を実施するサブフィールドＢとを
共に有し、該サブフィールドＡの後を前記休止期間とす
ることを特徴とする。
【００４９】このように、リセット期間において、サブ
フィールドＡの後を休止期間とすることにより、休止期
間の長さによる駆動電圧マージンの変動が小さくなり、
特に顕著な効果を得ることができる。また、第６の課題
を解決するため、請求項２４記載の発明は、第１の基板
に第１及び第２の電極を平行に配置すると共に、該第１
の基板又は該第１の基板と対向する第２の基板に、第３
の電極を該第１及び第２の電極と交差するように配置し
てなり、１フレームの映像をｎ個のサブフィールドにて
構成し、各々の該サブフィールドが、パネル内の各表示
セルにおける壁電荷の分布を均一な状態にするための消
去放電を行うリセット期間と、表示データに応じて該表
示セル内に壁電荷を形成するためのアドレス期間と、維
持放電パルスを繰り返し印加することで、前記アドレス
期間中に形成した壁電荷に基づいた維持放電を行う維持
放電期間とを有するプラズマディスプレイパネルの駆動
方法において、前記リセット期間中に、印加電圧値を連
続的に変化させる消去パルスを複数印加する場合、１番
目にパルス幅が２μｓ以下である細幅パルスを前記第１
の電極を印加し、２番目に正方向に印加電圧値を連続的
に変化させる消去パルスを前記第２の電極に印加し、３
番目に負方向に印加電圧値を連続的に変化させる消去パ
ルス、又は、負方向の消去パルスを前記第２の電極に印
加することを特徴とする。
フィールドＡの後を休止期間とすることにより、休止期
間の長さによる駆動電圧マージンの変動が小さくなり、
特に顕著な効果を得ることができる。また、第６の課題
を解決するため、請求項２４記載の発明は、第１の基板
に第１及び第２の電極を平行に配置すると共に、該第１
の基板又は該第１の基板と対向する第２の基板に、第３
の電極を該第１及び第２の電極と交差するように配置し
てなり、１フレームの映像をｎ個のサブフィールドにて
構成し、各々の該サブフィールドが、パネル内の各表示
セルにおける壁電荷の分布を均一な状態にするための消
去放電を行うリセット期間と、表示データに応じて該表
示セル内に壁電荷を形成するためのアドレス期間と、維
持放電パルスを繰り返し印加することで、前記アドレス
期間中に形成した壁電荷に基づいた維持放電を行う維持
放電期間とを有するプラズマディスプレイパネルの駆動
方法において、前記リセット期間中に、印加電圧値を連
続的に変化させる消去パルスを複数印加する場合、１番
目にパルス幅が２μｓ以下である細幅パルスを前記第１
の電極を印加し、２番目に正方向に印加電圧値を連続的
に変化させる消去パルスを前記第２の電極に印加し、３
番目に負方向に印加電圧値を連続的に変化させる消去パ
ルス、又は、負方向の消去パルスを前記第２の電極に印
加することを特徴とする。
【００５０】このように、リセット期間中に、１番目に
細幅パルスを前記第１の電極を印加し、２番目に正方向
に印加電圧値を連続的に変化させる消去パルスを第２の
電極に印加し、３番目に負方向に印加電圧値を連続的に
変化させる消去パルス、又は、負方向の消去パルスを第
２の電極に印加し、複数個の消去パルスを組み合わせる
ことにより、アドレス選択放電を行う前の残留壁電荷を
リセットする確率を高くし、駆動電圧マージンを拡大す
ることができる。
細幅パルスを前記第１の電極を印加し、２番目に正方向
に印加電圧値を連続的に変化させる消去パルスを第２の
電極に印加し、３番目に負方向に印加電圧値を連続的に
変化させる消去パルス、又は、負方向の消去パルスを第
２の電極に印加し、複数個の消去パルスを組み合わせる
ことにより、アドレス選択放電を行う前の残留壁電荷を
リセットする確率を高くし、駆動電圧マージンを拡大す
ることができる。
【００５１】また、請求項２５記載の発明は、前記リセ
ット期間中に、印加電圧値を連続的に変化させる消去パ
ルスを複数印加する場合、４番目に正方向に印加電圧値
を連続的に変化させる消去パルスを前記第２の電極に印
加することを特徴とする。このように、リセット期間中
に消去パルスを複数印加する場合、４番目に正方向に印
加電圧値を連続的に変化させる消去パルスを第２の電極
に印加することにより、アドレス選択放電を行う前の残
留壁電荷をリセットする確率が高くなり、特に顕著な効
果を得ることができる。
ット期間中に、印加電圧値を連続的に変化させる消去パ
ルスを複数印加する場合、４番目に正方向に印加電圧値
を連続的に変化させる消去パルスを前記第２の電極に印
加することを特徴とする。このように、リセット期間中
に消去パルスを複数印加する場合、４番目に正方向に印
加電圧値を連続的に変化させる消去パルスを第２の電極
に印加することにより、アドレス選択放電を行う前の残
留壁電荷をリセットする確率が高くなり、特に顕著な効
果を得ることができる。
【００５２】また、請求項２６記載の発明は、前記リセ
ット期間中に、印加電圧値を連続的に変化させる消去パ
ルスを複数印加する場合、ｎ番目の正の消去パルスより
ｎ＋１番目の正の消去パルスを長くすることを特徴とす
る。このように、リセット期間中に、印加電圧値を連続
的に変化させる消去パルスを複数印加する場合、ｎ番目
の正の消去パルスよりｎ＋１番目の正の消去パルスを長
くすることにより、アドレス選択放電を行う前の残留壁
電荷をリセットする確率が高くなり、特に顕著な効果を
得ることができる。
ット期間中に、印加電圧値を連続的に変化させる消去パ
ルスを複数印加する場合、ｎ番目の正の消去パルスより
ｎ＋１番目の正の消去パルスを長くすることを特徴とす
る。このように、リセット期間中に、印加電圧値を連続
的に変化させる消去パルスを複数印加する場合、ｎ番目
の正の消去パルスよりｎ＋１番目の正の消去パルスを長
くすることにより、アドレス選択放電を行う前の残留壁
電荷をリセットする確率が高くなり、特に顕著な効果を
得ることができる。
【００５３】また、請求項２７記載の発明は、第１の基
板に第１及び第２の電極を平行に配置すると共に、該第
１の基板又は該第１の基板と対向する第２の基板に、第
３の電極を該第１及び第２の電極と交差するように配置
してなり、１フレームの映像をｎ個のサブフィールドに
て構成し、各々の該サブフィールドが、パネル内の各表
示セルにおける壁電荷の分布を均一な状態にするための
消去放電を行うリセット期間と、表示データに応じて該
表示セル内に壁電荷を形成するためのアドレス期間と、
維持放電パルスを繰り返し印加することで、前記アドレ
ス期間中に形成した壁電荷に基づいた維持放電を行う維
持放電期間とを有するプラズマディスプレイパネルの駆
動方法において、前記リセット期間中に、印加電圧値を
連続的に変化させる消去パルスを複数印加する場合、１
番目にパルス幅が２μｓ以下である細幅パルスを前記第
１の電極に印加し、２番目に正方向に印加電圧値を連続
的に変化させる消去パルスを前記第２の電極に印加し、
３番目に正方向に印加電圧値を連続的に変化させる消去
パルスを前記第１の電極に印加することを特徴とする。
板に第１及び第２の電極を平行に配置すると共に、該第
１の基板又は該第１の基板と対向する第２の基板に、第
３の電極を該第１及び第２の電極と交差するように配置
してなり、１フレームの映像をｎ個のサブフィールドに
て構成し、各々の該サブフィールドが、パネル内の各表
示セルにおける壁電荷の分布を均一な状態にするための
消去放電を行うリセット期間と、表示データに応じて該
表示セル内に壁電荷を形成するためのアドレス期間と、
維持放電パルスを繰り返し印加することで、前記アドレ
ス期間中に形成した壁電荷に基づいた維持放電を行う維
持放電期間とを有するプラズマディスプレイパネルの駆
動方法において、前記リセット期間中に、印加電圧値を
連続的に変化させる消去パルスを複数印加する場合、１
番目にパルス幅が２μｓ以下である細幅パルスを前記第
１の電極に印加し、２番目に正方向に印加電圧値を連続
的に変化させる消去パルスを前記第２の電極に印加し、
３番目に正方向に印加電圧値を連続的に変化させる消去
パルスを前記第１の電極に印加することを特徴とする。
【００５４】このように、リセット期間中に、印加電圧
値を連続的に変化させる消去パルスを複数印加する場
合、１番目に細幅パルスを第１の電極に印加し、２番目
に正方向に印加電圧値を連続的に変化させる消去パルス
を第２の電極に印加し、３番目に正方向に印加電圧値を
連続的に変化させる消去パルスを第１の電極に印加する
ことにより、アドレス選択放電を行う前の残留壁電荷を
リセットする確率を高くし、駆動電圧マージンを拡大す
ることができる。
値を連続的に変化させる消去パルスを複数印加する場
合、１番目に細幅パルスを第１の電極に印加し、２番目
に正方向に印加電圧値を連続的に変化させる消去パルス
を第２の電極に印加し、３番目に正方向に印加電圧値を
連続的に変化させる消去パルスを第１の電極に印加する
ことにより、アドレス選択放電を行う前の残留壁電荷を
リセットする確率を高くし、駆動電圧マージンを拡大す
ることができる。
【００５５】また、壁電荷消去のために、前記印加電圧
値を連続的に変化させる消去パルスは、直線的な立ち上
がり波形が望ましいが、実際には回路の簡易性から、抵
抗器とパネル容量で決定される非直線的な立ち上がり波
形であり、出来る限り傾きの緩やかな部分で放電させる
ことが理想的であるという観点から、請求項２８記載の
発明は、第１の基板に第１及び第２の電極を平行に配置
すると共に、該第１の基板又は該第１の基板と対向する
第２の基板に、第３の電極を該第１及び第２の電極と交
差するように配置してなり、１フレームの映像をｎ個の
サブフィールドにて構成し、各々の該サブフィールド
が、パネル内の各表示セルにおける壁電荷の分布を均一
な状態にするための消去放電を行うリセット期間と、表
示データに応じて該表示セル内に壁電荷を形成するため
のアドレス期間と、維持放電パルスを繰り返し印加する
ことで、前記アドレス期間中に形成した壁電荷に基づい
た維持放電を行う維持放電期間とを有するプラズマディ
スプレイパネルの駆動方法において、電極に印加される
電圧を連続的に変化させ、放電開始電圧に近い電位で放
電を行わせることで壁電荷を消去させるリセットパルス
を複数個連続して、第１ないし第３のいずれかの電極に
印加することを特徴とする。
値を連続的に変化させる消去パルスは、直線的な立ち上
がり波形が望ましいが、実際には回路の簡易性から、抵
抗器とパネル容量で決定される非直線的な立ち上がり波
形であり、出来る限り傾きの緩やかな部分で放電させる
ことが理想的であるという観点から、請求項２８記載の
発明は、第１の基板に第１及び第２の電極を平行に配置
すると共に、該第１の基板又は該第１の基板と対向する
第２の基板に、第３の電極を該第１及び第２の電極と交
差するように配置してなり、１フレームの映像をｎ個の
サブフィールドにて構成し、各々の該サブフィールド
が、パネル内の各表示セルにおける壁電荷の分布を均一
な状態にするための消去放電を行うリセット期間と、表
示データに応じて該表示セル内に壁電荷を形成するため
のアドレス期間と、維持放電パルスを繰り返し印加する
ことで、前記アドレス期間中に形成した壁電荷に基づい
た維持放電を行う維持放電期間とを有するプラズマディ
スプレイパネルの駆動方法において、電極に印加される
電圧を連続的に変化させ、放電開始電圧に近い電位で放
電を行わせることで壁電荷を消去させるリセットパルス
を複数個連続して、第１ないし第３のいずれかの電極に
印加することを特徴とする。
【００５６】このように、複数個のリセットパルスをい
ずれかの電極に連続的に印加することで、異なる放電開
始電圧を持つ各セルの壁電荷を、放電開始電圧に近い電
圧で安定かつ確実に消去（リセット）することができ
る。また、請求項２９記載の発明は、前記複数個のリセ
ットパルスを第１の電極に印加し、第２の電極の電位は
各リセットパルス毎に異なる値とすることを特徴とす
る。
ずれかの電極に連続的に印加することで、異なる放電開
始電圧を持つ各セルの壁電荷を、放電開始電圧に近い電
圧で安定かつ確実に消去（リセット）することができ
る。また、請求項２９記載の発明は、前記複数個のリセ
ットパルスを第１の電極に印加し、第２の電極の電位は
各リセットパルス毎に異なる値とすることを特徴とす
る。
【００５７】このように、第１及び第２の電極間の最大
電位差が異なるように設定されるため、異なる放電開始
電圧を持つ各セルの壁電荷を放電開始電圧に近い電圧で
より安定かつ確実に消去（リセット）することができ
る。また、請求項３０記載の発明は、前記複数個のリセ
ットパルスを第１の電極に印加し、第３の電極の電位は
各リセットパルス毎に異なる値とすることを特徴とす
る。
電位差が異なるように設定されるため、異なる放電開始
電圧を持つ各セルの壁電荷を放電開始電圧に近い電圧で
より安定かつ確実に消去（リセット）することができ
る。また、請求項３０記載の発明は、前記複数個のリセ
ットパルスを第１の電極に印加し、第３の電極の電位は
各リセットパルス毎に異なる値とすることを特徴とす
る。
【００５８】このように、第１及び第３の電極間の最大
電位差が異なるように設定されるため、異なる放電開始
電圧を持つ各セルの壁電荷を放電開始電圧に近い電圧で
より安定かつ確実に消去（リセット）することができ
る。また、請求項３１記載の発明は、前記複数個のリセ
ットパルスの電圧勾配は等しいことを特徴とする。
電位差が異なるように設定されるため、異なる放電開始
電圧を持つ各セルの壁電荷を放電開始電圧に近い電圧で
より安定かつ確実に消去（リセット）することができ
る。また、請求項３１記載の発明は、前記複数個のリセ
ットパルスの電圧勾配は等しいことを特徴とする。
【００５９】このように、リセットパルスを生成する回
路を簡単に構成できる。また、請求項３２記載の発明
は、前記複数個のリセットパルスについて、ｎ＋１番目
のリセットパルスの前記第１の電極と第２の電極との最
大電位差は、ｎ番目のリセットパルスにおける前記最大
電位差より大きいことを特徴とする。このように、比較
的低い放電開始電圧を有するセルを最初にリセットで
き、次に比較的高い放電開始電圧を有するセルをリセッ
トすることができる。
路を簡単に構成できる。また、請求項３２記載の発明
は、前記複数個のリセットパルスについて、ｎ＋１番目
のリセットパルスの前記第１の電極と第２の電極との最
大電位差は、ｎ番目のリセットパルスにおける前記最大
電位差より大きいことを特徴とする。このように、比較
的低い放電開始電圧を有するセルを最初にリセットで
き、次に比較的高い放電開始電圧を有するセルをリセッ
トすることができる。
【００６０】また、請求項３３記載の発明は、前記複数
個のリセットパルスについて、ｎ＋１番目のリセットパ
ルスの前記第１の電極と第３の電極との最大電位差は、
ｎ番目のリセットパルスにおける前記最大電位差より大
きいことを特徴とする。このように、比較的低い放電開
始電圧を有するセルを最初にリセットでき、次に比較的
高い放電開始電圧を有するセルをリセットすることがで
きる。
個のリセットパルスについて、ｎ＋１番目のリセットパ
ルスの前記第１の電極と第３の電極との最大電位差は、
ｎ番目のリセットパルスにおける前記最大電位差より大
きいことを特徴とする。このように、比較的低い放電開
始電圧を有するセルを最初にリセットでき、次に比較的
高い放電開始電圧を有するセルをリセットすることがで
きる。
【００６１】また、請求項３４記載の発明は、各リセッ
トパルス毎に異なった値とする第２の電極の電位のう
ち、少なくとも１つは、前記アドレス期間中に第２の電
極に印加する電位と等しいことを特徴とする。このよう
に、第２の電極電位を制御する回路を簡単に構成でき
る。また、請求項３５に記載の発明は、各リセットパル
ス毎に異なった値とする第３の電極の電位のうち、少な
くとも１つは、前記アドレス期間中に第３の電極に印加
する電位と等しいことを特徴とする。
トパルス毎に異なった値とする第２の電極の電位のう
ち、少なくとも１つは、前記アドレス期間中に第２の電
極に印加する電位と等しいことを特徴とする。このよう
に、第２の電極電位を制御する回路を簡単に構成でき
る。また、請求項３５に記載の発明は、各リセットパル
ス毎に異なった値とする第３の電極の電位のうち、少な
くとも１つは、前記アドレス期間中に第３の電極に印加
する電位と等しいことを特徴とする。
【００６２】このように、第３の電極電位を制御する回
路を簡単に構成できる。また、請求項３６記載の発明
は、第１の基板に第１及び第２の電極を平行に配置する
と共に、該第１の基板又は該第１の基板と対向する第２
の基板に、第３の電極を該第１及び第２の電極と交差す
るように配置したプラズマディスプレイパネルと、１フ
レームの映像をｎ個のサブフィールドにて構成し、各々
の該サブフィールドが、パネル内の各表示セルにおける
壁電荷の分布を均一な状態にするための消去放電を行う
リセット期間と、表示データに応じて該表示セル内に壁
電荷を形成するためのアドレス期間と、維持放電パルス
を繰り返し印加することで、前記アドレス期間中に形成
した壁電荷に基づいた維持放電を行う維持放電期間とで
プラズマディスプレイパネルを駆動する第１の制御部
と、電極に印加される電圧を連続的に変化させ、放電開
始電圧に近い電位で放電を行わせることで壁電荷を消去
させるリセットパルスを複数個連続して、第１ないし第
３のいずれかの電極に印加する第２の制御部とを有する
ことを特徴とする。
路を簡単に構成できる。また、請求項３６記載の発明
は、第１の基板に第１及び第２の電極を平行に配置する
と共に、該第１の基板又は該第１の基板と対向する第２
の基板に、第３の電極を該第１及び第２の電極と交差す
るように配置したプラズマディスプレイパネルと、１フ
レームの映像をｎ個のサブフィールドにて構成し、各々
の該サブフィールドが、パネル内の各表示セルにおける
壁電荷の分布を均一な状態にするための消去放電を行う
リセット期間と、表示データに応じて該表示セル内に壁
電荷を形成するためのアドレス期間と、維持放電パルス
を繰り返し印加することで、前記アドレス期間中に形成
した壁電荷に基づいた維持放電を行う維持放電期間とで
プラズマディスプレイパネルを駆動する第１の制御部
と、電極に印加される電圧を連続的に変化させ、放電開
始電圧に近い電位で放電を行わせることで壁電荷を消去
させるリセットパルスを複数個連続して、第１ないし第
３のいずれかの電極に印加する第２の制御部とを有する
ことを特徴とする。
【００６３】このように、複数個のリセットパルスをい
ずれかの電極に連続的に印加することで、異なる放電開
始電圧を持つ各セルの壁電荷を、放電開始電圧に近い電
圧で安定かつ確実に消去（リセット）することができ
る。
ずれかの電極に連続的に印加することで、異なる放電開
始電圧を持つ各セルの壁電荷を、放電開始電圧に近い電
圧で安定かつ確実に消去（リセット）することができ
る。
【００６４】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面と共に説明する。図９及び図１０はそれぞれ第
１、第２の実施例を示す駆動波形図であり、前記高コン
トラスト駆動方法に対して本実施例を適用したものであ
る。すなわち、サブフィールドＳＦｎ＋１では全面書き
込み放電は行わず、細幅パルス（例えば、パルス幅が２
μｓ以下）からなる消去パルスをＸ電極に印加すること
によって、壁電荷を消去している。なお、前記細幅パル
スは、放電形成直後にパルス電圧の印加を終了させるも
のであり、放電時に発生した荷電粒子の大部分は放電セ
ル空間に残留し、パネル誘電体層上の壁電荷に静電引力
で吸着され、壁面上で再結合して消去される。これは、
以降の実施例においても共通である。
て図面と共に説明する。図９及び図１０はそれぞれ第
１、第２の実施例を示す駆動波形図であり、前記高コン
トラスト駆動方法に対して本実施例を適用したものであ
る。すなわち、サブフィールドＳＦｎ＋１では全面書き
込み放電は行わず、細幅パルス（例えば、パルス幅が２
μｓ以下）からなる消去パルスをＸ電極に印加すること
によって、壁電荷を消去している。なお、前記細幅パル
スは、放電形成直後にパルス電圧の印加を終了させるも
のであり、放電時に発生した荷電粒子の大部分は放電セ
ル空間に残留し、パネル誘電体層上の壁電荷に静電引力
で吸着され、壁面上で再結合して消去される。これは、
以降の実施例においても共通である。
【００６５】さて、３電極構造パネルの維持放電期間中
の対向電極電位は、維持放電電極間の電位差の中間値と
しておくことにより、パネルが安定的に動作することが
知られている。このため維持放電期間中は、対向電極を
正極性電位に維持するわけである。そしてこのことは、
細幅パルス（例えば、パルス幅が２μｓ以下）による消
去放電時においても同様である。
の対向電極電位は、維持放電電極間の電位差の中間値と
しておくことにより、パネルが安定的に動作することが
知られている。このため維持放電期間中は、対向電極を
正極性電位に維持するわけである。そしてこのことは、
細幅パルス（例えば、パルス幅が２μｓ以下）による消
去放電時においても同様である。
【００６６】このため、本実施例では、細幅パルスの印
加による消去放電の実施により、壁電荷が形成される際
の対向電極電位を維持放電電極間の電位差Ｖａとしてい
る。そして、対向電極電位Ｖａの立ち下がりが細幅パル
スの立ち上がりと同時になるようにし、且つ、細幅パル
スの立ち下がりによって生じる中和放電時の電位をＧＮ
Ｄとすることで、前記した細幅消去放電時の対向電極電
位の影響を回避している。
加による消去放電の実施により、壁電荷が形成される際
の対向電極電位を維持放電電極間の電位差Ｖａとしてい
る。そして、対向電極電位Ｖａの立ち下がりが細幅パル
スの立ち上がりと同時になるようにし、且つ、細幅パル
スの立ち下がりによって生じる中和放電時の電位をＧＮ
Ｄとすることで、前記した細幅消去放電時の対向電極電
位の影響を回避している。
【００６７】図１０に示す第２の実施例は、図９に示す
第１実施例の変形例である。Ｘ及びＹ電極それぞれに印
加される波形自体は、図９に示す第１実施例と相違する
が、Ｘ−Ｙ電極間にかかる電位差は図９に示す第１実施
例と同一であり、両者は実質的に同じ駆動であると言え
る。以上の第１、第２実施例により、対向電極電位の影
響による多量のマイナス（又はプラス）極性電荷の蓄積
を回避してより完全な消去が可能となり、駆動電圧マー
ジンが改善される。
第１実施例の変形例である。Ｘ及びＹ電極それぞれに印
加される波形自体は、図９に示す第１実施例と相違する
が、Ｘ−Ｙ電極間にかかる電位差は図９に示す第１実施
例と同一であり、両者は実質的に同じ駆動であると言え
る。以上の第１、第２実施例により、対向電極電位の影
響による多量のマイナス（又はプラス）極性電荷の蓄積
を回避してより完全な消去が可能となり、駆動電圧マー
ジンが改善される。
【００６８】なお、本実施例では、高コントラスト駆動
方法を基に説明しているが、本実施例の原理は必ずしも
高コントラスト駆動方法に限定されるものではない。例
えば、全てのサブフィールドのリセット期間において、
全面書き込み／細幅消去放電を実施するような場合であ
れば、本実施例と同様な効果が期待できる。また、逆
に、全てのサブフィールドのリセット期間において、全
面書き込み放電を行うことなく細幅消去放電を行うよう
な場合でも有効であろう。
方法を基に説明しているが、本実施例の原理は必ずしも
高コントラスト駆動方法に限定されるものではない。例
えば、全てのサブフィールドのリセット期間において、
全面書き込み／細幅消去放電を実施するような場合であ
れば、本実施例と同様な効果が期待できる。また、逆
に、全てのサブフィールドのリセット期間において、全
面書き込み放電を行うことなく細幅消去放電を行うよう
な場合でも有効であろう。
【００６９】図１１は第３実施例を示す駆動波形図であ
り、高コントラスト駆動を示すものである。ｎ番目のサ
ブフィールドＳＦｎにおいて最終維持放電を行ったセル
は、Ｘ電極に正電荷、Ｙ電極に負電荷を蓄積している。
同図では、Ｘ，Ｙ電極上のおおよその壁電荷量を概念的
に示している。次のサブフィールドであるＳＦｎ＋１で
は、全面書き込み放電は行わず、第１の消去パルスであ
る細幅パルスをＸ電極に印加することによって、壁電荷
を消去している。
り、高コントラスト駆動を示すものである。ｎ番目のサ
ブフィールドＳＦｎにおいて最終維持放電を行ったセル
は、Ｘ電極に正電荷、Ｙ電極に負電荷を蓄積している。
同図では、Ｘ，Ｙ電極上のおおよその壁電荷量を概念的
に示している。次のサブフィールドであるＳＦｎ＋１で
は、全面書き込み放電は行わず、第１の消去パルスであ
る細幅パルスをＸ電極に印加することによって、壁電荷
を消去している。
【００７０】この時、画素の不均一性や温度条件の変化
から、放電開始が予想以上に早まった場合は、消去前の
壁電荷に対して反対の極性の壁電荷をＸ，Ｙ双方に蓄積
してしまう。同図の例では、消去パルスの印加前より減
少しているものの、Ｘ，Ｙ電極上に壁電荷が蓄積され、
消去不良の状態となっている。しかしながら、本実施例
では、次に配置した第２の消去パルスであるＳＥＰ（Ｓ
ｌｏｐｅ Ｅｒａｓｅ Ｐｕｌｓｅ）によって、消去不
良の状態をより完全消去の状態に近づけている。なお、
ＳＥＰは第１の消去パルスである細幅パルスから１０μ
ｓ以上の間隔を空けて設けられることが望ましい。これ
は、ＳＥＰと第１の消去パルスである細幅パルスとの間
隔が１０μｓ以下であると、電荷状態が不安定なままで
消去動作を行うことになるからである。
から、放電開始が予想以上に早まった場合は、消去前の
壁電荷に対して反対の極性の壁電荷をＸ，Ｙ双方に蓄積
してしまう。同図の例では、消去パルスの印加前より減
少しているものの、Ｘ，Ｙ電極上に壁電荷が蓄積され、
消去不良の状態となっている。しかしながら、本実施例
では、次に配置した第２の消去パルスであるＳＥＰ（Ｓ
ｌｏｐｅ Ｅｒａｓｅ Ｐｕｌｓｅ）によって、消去不
良の状態をより完全消去の状態に近づけている。なお、
ＳＥＰは第１の消去パルスである細幅パルスから１０μ
ｓ以上の間隔を空けて設けられることが望ましい。これ
は、ＳＥＰと第１の消去パルスである細幅パルスとの間
隔が１０μｓ以下であると、電荷状態が不安定なままで
消去動作を行うことになるからである。
【００７１】図１１の例では、第２の消去パルスによる
消去動作後、Ｘ，Ｙ電極上に残留する壁電荷はごく微量
となっており、この程度の残留電荷はこの後のアドレス
期間に対して悪影響を与えることはない。なお、第２の
消去パルスとしては、壁電荷消去量は細幅消去より少な
く十分ではないが、細幅の様に電荷反転する恐れのない
ことから、ＳＥＰを用いることが望ましい。ＳＥＰは、
ゆるやかな傾斜をもって立ち上がるパルスであり、立ち
上がり中のパルス電圧が放電電圧に到達したセルから順
次放電が行われるため、実質的に各セルには、最適電圧
（放電開始電圧にほぼ等しい電圧）が印加されたことに
なる。このため、セルに極性反転した電荷を残留させる
ことがない。
消去動作後、Ｘ，Ｙ電極上に残留する壁電荷はごく微量
となっており、この程度の残留電荷はこの後のアドレス
期間に対して悪影響を与えることはない。なお、第２の
消去パルスとしては、壁電荷消去量は細幅消去より少な
く十分ではないが、細幅の様に電荷反転する恐れのない
ことから、ＳＥＰを用いることが望ましい。ＳＥＰは、
ゆるやかな傾斜をもって立ち上がるパルスであり、立ち
上がり中のパルス電圧が放電電圧に到達したセルから順
次放電が行われるため、実質的に各セルには、最適電圧
（放電開始電圧にほぼ等しい電圧）が印加されたことに
なる。このため、セルに極性反転した電荷を残留させる
ことがない。
【００７２】以上の第３実施例により、リセット期間の
消去動作において、消去不良となることなくほぼ完全な
消去動作が実現でき、駆動電圧マージンが改善される。
なお、全てのサブフィールドのリセット期間においても
全面書き込み放電を行うことなく細幅消去放電を行うよ
うな場合でも、本実施例は有効であろう。また、複数の
消去放電としては、前記の細幅／ＳＥＰの組み合わせ以
外でも、例えば、細幅／細幅、ＳＥＰ／ＳＥＰ、ＳＥＰ
／細幅等の組み合わせも可能である。
消去動作において、消去不良となることなくほぼ完全な
消去動作が実現でき、駆動電圧マージンが改善される。
なお、全てのサブフィールドのリセット期間においても
全面書き込み放電を行うことなく細幅消去放電を行うよ
うな場合でも、本実施例は有効であろう。また、複数の
消去放電としては、前記の細幅／ＳＥＰの組み合わせ以
外でも、例えば、細幅／細幅、ＳＥＰ／ＳＥＰ、ＳＥＰ
／細幅等の組み合わせも可能である。
【００７３】図１２は、第４実施例を示す駆動波形図で
あり、高コントラスト駆動方法に対して本実施例を適用
したものである。すなわち、サブフィールドＳＦｎ＋１
では全面書き込み放電は行わず、細幅パルスからなる消
去パルスをＸ電極に印加することによって、壁電荷を消
去している。図８を利用して説明したように、維持放電
期間の各維持パルスの立ち下がり後には微弱放電が生じ
ており、特に最後尾の維持放電パルスの立ち下がり後に
発生した微弱放電が、その後に行う消去放電に悪影響を
及ぼしていた。
あり、高コントラスト駆動方法に対して本実施例を適用
したものである。すなわち、サブフィールドＳＦｎ＋１
では全面書き込み放電は行わず、細幅パルスからなる消
去パルスをＸ電極に印加することによって、壁電荷を消
去している。図８を利用して説明したように、維持放電
期間の各維持パルスの立ち下がり後には微弱放電が生じ
ており、特に最後尾の維持放電パルスの立ち下がり後に
発生した微弱放電が、その後に行う消去放電に悪影響を
及ぼしていた。
【００７４】しかしながら、本実施例においては、最後
尾の維持放電パルスのパルス幅を、その他の維持放電パ
ルスのパルス幅よりも長くしている。その結果、本実施
例では、パルス幅を長くした最後尾の維持放電パルスの
立ち下がり後に微弱放電は発生せず、その後の細幅放電
も正常に実施することが可能となっている。なお、最後
尾の維持放電パルスのパルス幅は、微弱放電を防止する
ためには、少なくとも３μｓ以上必要であることが実験
的に確認されている。
尾の維持放電パルスのパルス幅を、その他の維持放電パ
ルスのパルス幅よりも長くしている。その結果、本実施
例では、パルス幅を長くした最後尾の維持放電パルスの
立ち下がり後に微弱放電は発生せず、その後の細幅放電
も正常に実施することが可能となっている。なお、最後
尾の維持放電パルスのパルス幅は、微弱放電を防止する
ためには、少なくとも３μｓ以上必要であることが実験
的に確認されている。
【００７５】以上の第４実施例により、最後尾の維持放
電パルス立ち下がり後の微弱放電に起因するリセット期
間における消去動作不良を防止することができ、駆動電
圧マージンが改善される。なお、本実施例では、高コン
トラスト駆動方法を基に説明しているが、本実施例の原
理は必ずしも高コントラスト駆動方法に限定されるもの
ではない。全てのサブフィールドのリセット期間におい
て全面書き込み放電を実施するような駆動方法であって
も、本実施例と同様な効果が期待できる。また逆に、全
てのサブフィールドのリセット期間において、全面書き
込み放電を行うことなく細幅消去放電を行うような場合
でも有効であろう。
電パルス立ち下がり後の微弱放電に起因するリセット期
間における消去動作不良を防止することができ、駆動電
圧マージンが改善される。なお、本実施例では、高コン
トラスト駆動方法を基に説明しているが、本実施例の原
理は必ずしも高コントラスト駆動方法に限定されるもの
ではない。全てのサブフィールドのリセット期間におい
て全面書き込み放電を実施するような駆動方法であって
も、本実施例と同様な効果が期待できる。また逆に、全
てのサブフィールドのリセット期間において、全面書き
込み放電を行うことなく細幅消去放電を行うような場合
でも有効であろう。
【００７６】図１３は、第５実施例を示す駆動波形図で
あり、高コントラスト駆動方法に対して本実施例を適用
したものである。すなわち、サブフィールドＳＦｎ＋１
では全面書き込み放電は行わず、細幅パルスからなる消
去パルスをＸ電極に印加することによって、壁電荷を消
去している。本実施例においては、最後尾の維持放電パ
ルスと、続く全面書き込み放電を行わないサブフィール
ドにおけるリセット期間にて印加される細幅パルスとの
間隔を、同一サブフィールドの維持放電期間における維
持放電パルス間の間隔と同程度に狭いものとしている。
あり、高コントラスト駆動方法に対して本実施例を適用
したものである。すなわち、サブフィールドＳＦｎ＋１
では全面書き込み放電は行わず、細幅パルスからなる消
去パルスをＸ電極に印加することによって、壁電荷を消
去している。本実施例においては、最後尾の維持放電パ
ルスと、続く全面書き込み放電を行わないサブフィール
ドにおけるリセット期間にて印加される細幅パルスとの
間隔を、同一サブフィールドの維持放電期間における維
持放電パルス間の間隔と同程度に狭いものとしている。
【００７７】図８を利用して説明したように、最後尾の
維持放電パルスの立ち下がり後には微弱放電が発生し、
正常な消去放電に悪影響を及ぼしていた。しかし、この
微弱放電は、前記したように、連続して印加される維持
放電パルスに対しては、ほとんど影響を及ぼさないこと
が判っている。微弱放電が各維持放電に対して影響を及
ぼさない理由は、微弱放電の発生後に直ちに次のパルス
を印加しているからであると思われる。
維持放電パルスの立ち下がり後には微弱放電が発生し、
正常な消去放電に悪影響を及ぼしていた。しかし、この
微弱放電は、前記したように、連続して印加される維持
放電パルスに対しては、ほとんど影響を及ぼさないこと
が判っている。微弱放電が各維持放電に対して影響を及
ぼさない理由は、微弱放電の発生後に直ちに次のパルス
を印加しているからであると思われる。
【００７８】本実施例では、この点を考慮し、最後尾の
維持放電パルスとそれに続くサブフィールド（全面書き
込み放電を行わないもの）におけるリセット期間中の細
幅パルスとの間隔を、維持放電パルス間の間隔と同程度
に狭いものとした。この間隔は、２μｓ以下とすること
が適当である。以上、第５の実施例により、図１１の光
パルスから判るように最後尾の維持放電パルス立ち下げ
後に微弱放電は起きているものの、続く細幅放電は正常
に行うことが可能となり、駆動電圧マージンが改善され
る。
維持放電パルスとそれに続くサブフィールド（全面書き
込み放電を行わないもの）におけるリセット期間中の細
幅パルスとの間隔を、維持放電パルス間の間隔と同程度
に狭いものとした。この間隔は、２μｓ以下とすること
が適当である。以上、第５の実施例により、図１１の光
パルスから判るように最後尾の維持放電パルス立ち下げ
後に微弱放電は起きているものの、続く細幅放電は正常
に行うことが可能となり、駆動電圧マージンが改善され
る。
【００７９】なお、本実施例では、高コントラスト駆動
方法を基に説明しているが、本実施例の原理は必ずしも
高コントラスト駆動方法に限定されるものではない。全
てのサブフィールドのリセット期間において全面書き込
み放電を実施するような駆動方法であっても、本実施例
と同様な効果が期待できる。この場合、最後尾の維持放
電パルスと続くサブフィールドにおけるリセット期間中
の全面書き込みパルスとの間隔を、維持放電パルス間の
間隔と同程度に狭いものとすることになる。また、逆
に、全てのサブフィールドのリセット期間において、全
面書き込み放電を行うことなく消去放電（例えば、細幅
消去）を行うような場合でも有効であろう。
方法を基に説明しているが、本実施例の原理は必ずしも
高コントラスト駆動方法に限定されるものではない。全
てのサブフィールドのリセット期間において全面書き込
み放電を実施するような駆動方法であっても、本実施例
と同様な効果が期待できる。この場合、最後尾の維持放
電パルスと続くサブフィールドにおけるリセット期間中
の全面書き込みパルスとの間隔を、維持放電パルス間の
間隔と同程度に狭いものとすることになる。また、逆
に、全てのサブフィールドのリセット期間において、全
面書き込み放電を行うことなく消去放電（例えば、細幅
消去）を行うような場合でも有効であろう。
【００８０】図１４は、第６実施例を示す駆動波形図で
あり、前記の第４実施例と第５実施例とを組み合わせた
ものである。すなわち、本実施例においては、最後尾の
維持放電パルスのパルス幅をその他の維持放電パルスの
パルス幅より長くしている。そして更に、最後尾の維持
放電パルスと、その次のサブフィールド（全面書き込み
放電を行わないもの）におけるリセット期間中の細幅パ
ルスとの間隔を、維持放電期間における維持放電パルス
間の間隔と同程度に狭いものとしている。
あり、前記の第４実施例と第５実施例とを組み合わせた
ものである。すなわち、本実施例においては、最後尾の
維持放電パルスのパルス幅をその他の維持放電パルスの
パルス幅より長くしている。そして更に、最後尾の維持
放電パルスと、その次のサブフィールド（全面書き込み
放電を行わないもの）におけるリセット期間中の細幅パ
ルスとの間隔を、維持放電期間における維持放電パルス
間の間隔と同程度に狭いものとしている。
【００８１】本実施例は、第４実施例の内容を含んでい
るため、最後尾の維持放電パルスの立ち下げ時に微弱放
電は本来起こらないはずである。しかしながら、パネル
条件のバラツキ等により仮に微弱放電が発生してしまっ
たとしても正常な細幅消去が実現できるように、本実施
例は更に第５実施例の内容を付加している。これによ
り、本実施例は消去放電をより確実なものとしている。
るため、最後尾の維持放電パルスの立ち下げ時に微弱放
電は本来起こらないはずである。しかしながら、パネル
条件のバラツキ等により仮に微弱放電が発生してしまっ
たとしても正常な細幅消去が実現できるように、本実施
例は更に第５実施例の内容を付加している。これによ
り、本実施例は消去放電をより確実なものとしている。
【００８２】以上の第６実施例により、最後尾の維持放
電パルス立ち下げ後の微弱放電に起因するリセット期間
での消去動作不良を防止することができ、駆動電圧マー
ジンが改善される。また、同図に示す高コントラスト駆
動方法に限定されるものではない点においても、先に説
明した実施例と同様である。図１５は、第７実施例を示
す駆動波形図であり、サブフィールドＳＦｎ＋１では全
面書き込み／自己消去パルスをＸ電極に印加することに
よって、壁電荷を消去している。
電パルス立ち下げ後の微弱放電に起因するリセット期間
での消去動作不良を防止することができ、駆動電圧マー
ジンが改善される。また、同図に示す高コントラスト駆
動方法に限定されるものではない点においても、先に説
明した実施例と同様である。図１５は、第７実施例を示
す駆動波形図であり、サブフィールドＳＦｎ＋１では全
面書き込み／自己消去パルスをＸ電極に印加することに
よって、壁電荷を消去している。
【００８３】本実施例においては、最後尾の維持放電パ
ルスの立ち下がりと対向電極電位Ｖａの立ち下がりとを
同時にすることで、対向電極であるアドレス電極上の壁
電荷を均一化している。なお、維持放電期間における維
持放電パルスの間隔は、微弱放電による第３の電極上の
壁電荷を減少させるために、１μｓ以下にすることが望
ましいことが確認されている。
ルスの立ち下がりと対向電極電位Ｖａの立ち下がりとを
同時にすることで、対向電極であるアドレス電極上の壁
電荷を均一化している。なお、維持放電期間における維
持放電パルスの間隔は、微弱放電による第３の電極上の
壁電荷を減少させるために、１μｓ以下にすることが望
ましいことが確認されている。
【００８４】以上の第７実施例により、対向電極である
アドレス電極上の壁電荷を均一化することができ、リセ
ット期間での消去動作不良を防止し、駆動電圧マージン
が改善される。また、本実施例は同図に示す駆動方法に
限定されるものではなく、例えば、高コントラスト駆動
方法においても有効であろう。次に、図１６、図１７、
図１８は、それぞれ第８，第９，第１０の実施例を示す
駆動波形図であり、高コントラスト駆動方法に適用した
例を示している。これらの実施例では、全面書き込み放
電を行うサブフィールドの直前に、消去機能を有したパ
ルス、例えば細幅パルス、ＳＥＰ、或いはその両方を印
加するものである。この消去パルスの印加により、数少
ない全面書き込み放電への負担を軽減することができ
る。すなわち、全面書き込み放電前の残留壁電荷状態を
直前のサブフィールドの点灯状態に関わらず常に同じ状
態にすることができるため、対向電極上の残留壁電荷の
消去をより完全な形で行うことができる。
アドレス電極上の壁電荷を均一化することができ、リセ
ット期間での消去動作不良を防止し、駆動電圧マージン
が改善される。また、本実施例は同図に示す駆動方法に
限定されるものではなく、例えば、高コントラスト駆動
方法においても有効であろう。次に、図１６、図１７、
図１８は、それぞれ第８，第９，第１０の実施例を示す
駆動波形図であり、高コントラスト駆動方法に適用した
例を示している。これらの実施例では、全面書き込み放
電を行うサブフィールドの直前に、消去機能を有したパ
ルス、例えば細幅パルス、ＳＥＰ、或いはその両方を印
加するものである。この消去パルスの印加により、数少
ない全面書き込み放電への負担を軽減することができ
る。すなわち、全面書き込み放電前の残留壁電荷状態を
直前のサブフィールドの点灯状態に関わらず常に同じ状
態にすることができるため、対向電極上の残留壁電荷の
消去をより完全な形で行うことができる。
【００８５】第８実施例は、サブフィールドＳＦｎ＋１
のリセット期間における消去パルスを全面書き込み／自
己消去パルスとし、直前のサブフィールドＳＦｎの維持
放電期間の次に細幅パルスを配置した例である。また、
第９実施例は、サブフィールドＳＦｎ＋１のリセット期
間における消去パルスを全面書き込み／自己消去パルス
とし、直前のサブフィールドＳＦｎの維持放電期間の次
に細幅、ＳＥＰを配置した例である。
のリセット期間における消去パルスを全面書き込み／自
己消去パルスとし、直前のサブフィールドＳＦｎの維持
放電期間の次に細幅パルスを配置した例である。また、
第９実施例は、サブフィールドＳＦｎ＋１のリセット期
間における消去パルスを全面書き込み／自己消去パルス
とし、直前のサブフィールドＳＦｎの維持放電期間の次
に細幅、ＳＥＰを配置した例である。
【００８６】また、第１０実施例は、サブフィールドＳ
Ｆｎ＋１のリセット期間における消去パルスを全面書き
込み／自己消去パルスとし、直前のサブフィールドＳＦ
ｎの維持放電期間の次に細幅パルス及びＳＥＰを配置し
た例である。これらのパルスにより、全面書き込み放電
の前の残留壁電荷状態を、直前のサブフィールドの点灯
状態に関わらずほぼ同じ状態にできる。
Ｆｎ＋１のリセット期間における消去パルスを全面書き
込み／自己消去パルスとし、直前のサブフィールドＳＦ
ｎの維持放電期間の次に細幅パルス及びＳＥＰを配置し
た例である。これらのパルスにより、全面書き込み放電
の前の残留壁電荷状態を、直前のサブフィールドの点灯
状態に関わらずほぼ同じ状態にできる。
【００８７】以上の第８，第９，第１０実施例により、
リセット期間における全面書き込み／自己消去パルスに
よる対向側電荷の消去をより完全な形で行うことがで
き、駆動電圧マージンが改善される。なお、本実施例で
は高コントラスト駆動方法を基に説明しているが、本実
施例の原理は必ずしも高コントラスト駆動方法に限定さ
れるものではない。全てのサブフィールドのリセット期
間において、全面書き込み放電を実施するような駆動方
法であっても、本実施例と同様な効果が期待できる。
リセット期間における全面書き込み／自己消去パルスに
よる対向側電荷の消去をより完全な形で行うことがで
き、駆動電圧マージンが改善される。なお、本実施例で
は高コントラスト駆動方法を基に説明しているが、本実
施例の原理は必ずしも高コントラスト駆動方法に限定さ
れるものではない。全てのサブフィールドのリセット期
間において、全面書き込み放電を実施するような駆動方
法であっても、本実施例と同様な効果が期待できる。
【００８８】図１９は、第１１実施例を示す駆動波形図
であり、高コントラスト駆動方式に適用した例を示して
いる。本実施例では、全面書き込み放電を行う前に、更
に消去放電を行い、その時の第３の電極であるアドレス
電極に印加する電圧を０Ｖとしている。このように、消
去放電時にアドレス電極に印加する電圧を０Ｖとするこ
とにより、全面書き込み放電前の残留壁電荷状態を常に
同じ状態にすることができるため、対向電極上の残留壁
電荷の消去をより完全な形で行うことができるのであ
る。
であり、高コントラスト駆動方式に適用した例を示して
いる。本実施例では、全面書き込み放電を行う前に、更
に消去放電を行い、その時の第３の電極であるアドレス
電極に印加する電圧を０Ｖとしている。このように、消
去放電時にアドレス電極に印加する電圧を０Ｖとするこ
とにより、全面書き込み放電前の残留壁電荷状態を常に
同じ状態にすることができるため、対向電極上の残留壁
電荷の消去をより完全な形で行うことができるのであ
る。
【００８９】以上の第１１実施例により、リセット期間
における全面書き込み／自己消去パルスによる対向側電
荷の消去をより完全な形で行うことができ、駆動電圧マ
ージンが改善される。なお、本実施例では高コントラス
ト駆動方法を基に説明しているが、本実施例の原理は必
ずしも高コントラスト駆動方法に限定されるものではな
い。全てのサブフィールドのリセット期間において、全
面書き込み放電を実施するような駆動方法であっても、
本実施例と同様な効果が期待できる。
における全面書き込み／自己消去パルスによる対向側電
荷の消去をより完全な形で行うことができ、駆動電圧マ
ージンが改善される。なお、本実施例では高コントラス
ト駆動方法を基に説明しているが、本実施例の原理は必
ずしも高コントラスト駆動方法に限定されるものではな
い。全てのサブフィールドのリセット期間において、全
面書き込み放電を実施するような駆動方法であっても、
本実施例と同様な効果が期待できる。
【００９０】図２０は、第１２実施例を示す駆動波形図
であり、高コントラスト駆動方法に対して本実施例を適
用したものである。本実施例では、リセット期間におい
て、全面書き込み放電を行う前に、更に消去放電を行
い、全面書き込み放電を実施する全面書き込みパルスの
立ち下がり後、第３の電極であるアドレス電極に細幅パ
ルスを印加している。これにより、全面書き込み放電後
に残留壁電荷が残っていたとしても、アドレス電極上の
残留壁電荷の消去をより完全な形で行うことができる。
であり、高コントラスト駆動方法に対して本実施例を適
用したものである。本実施例では、リセット期間におい
て、全面書き込み放電を行う前に、更に消去放電を行
い、全面書き込み放電を実施する全面書き込みパルスの
立ち下がり後、第３の電極であるアドレス電極に細幅パ
ルスを印加している。これにより、全面書き込み放電後
に残留壁電荷が残っていたとしても、アドレス電極上の
残留壁電荷の消去をより完全な形で行うことができる。
【００９１】なお、全面書き込み放電を実施する全面書
き込みパルスの立ち下がりと、第３の電極であるアドレ
ス電極に印加される細幅パルスの立ち上がりとの間隔
は、１０μｓ以内であることが望ましいことが実験的に
確認されている。以上の第１２実施例により、リセット
期間における全面書き込み／自己消去パルスによる対向
側電荷の消去をより完全な形で行うことができ、駆動電
圧マージンが改善される。また、同図に示す高コントラ
スト駆動方法に限定されるものではない点においても、
先に説明した実施例と同様である。
き込みパルスの立ち下がりと、第３の電極であるアドレ
ス電極に印加される細幅パルスの立ち上がりとの間隔
は、１０μｓ以内であることが望ましいことが実験的に
確認されている。以上の第１２実施例により、リセット
期間における全面書き込み／自己消去パルスによる対向
側電荷の消去をより完全な形で行うことができ、駆動電
圧マージンが改善される。また、同図に示す高コントラ
スト駆動方法に限定されるものではない点においても、
先に説明した実施例と同様である。
【００９２】図２１は、第１３実施例を示す駆動波形図
であり、リセット期間の一部のみを図示したものであ
る。本実施例は、リセット期間において、全面書き込み
パルスの立ち下がり後、第３の電極であるアドレス電極
にアドレス細幅パルスを印加し、更に、第２の電極に印
加電圧値を連続的に変化させる消去パルスＳＥＰを印加
している。この結果、全面書き込み放電後に残留壁電荷
が残っていたとしても、アドレス細幅パルス及び印加電
圧値を連続的に変化させる消去パルスＳＥＰの組み合わ
せによってアドレス電極上の残留壁電荷の消去をより完
全な形で行うことができる。
であり、リセット期間の一部のみを図示したものであ
る。本実施例は、リセット期間において、全面書き込み
パルスの立ち下がり後、第３の電極であるアドレス電極
にアドレス細幅パルスを印加し、更に、第２の電極に印
加電圧値を連続的に変化させる消去パルスＳＥＰを印加
している。この結果、全面書き込み放電後に残留壁電荷
が残っていたとしても、アドレス細幅パルス及び印加電
圧値を連続的に変化させる消去パルスＳＥＰの組み合わ
せによってアドレス電極上の残留壁電荷の消去をより完
全な形で行うことができる。
【００９３】以上の第１３実施例により、リセット期間
における全面書き込み／自己消去パルスによる対向側電
荷の消去をより完全な形で行うことができ、駆動電圧マ
ージンが改善される。また、同図に示す高コントラスト
駆動方法に限定されるものではない点においても、先に
説明した実施例と同様である。図２２は、第１４実施例
における駆動波形配置図であり、全サブフィールド数が
４の場合を例として示している。図２２（Ａ）は１サブ
フィールド中の各期間の配置順序がリセット，アドレ
ス，維持放電の場合を示し，図２２（Ｂ）は１サブフィ
ールド中の各期間の配置順序がアドレス，維持放電，リ
セットの場合を示し、図２２（Ｃ）は１サブフィールド
中の各期間の配置順序がリセット（全面書き込みパルス
を含む），アドレス，維持放電，リセット（全面書き込
みパルスを含まない）の場合を示す。
における全面書き込み／自己消去パルスによる対向側電
荷の消去をより完全な形で行うことができ、駆動電圧マ
ージンが改善される。また、同図に示す高コントラスト
駆動方法に限定されるものではない点においても、先に
説明した実施例と同様である。図２２は、第１４実施例
における駆動波形配置図であり、全サブフィールド数が
４の場合を例として示している。図２２（Ａ）は１サブ
フィールド中の各期間の配置順序がリセット，アドレ
ス，維持放電の場合を示し，図２２（Ｂ）は１サブフィ
ールド中の各期間の配置順序がアドレス，維持放電，リ
セットの場合を示し、図２２（Ｃ）は１サブフィールド
中の各期間の配置順序がリセット（全面書き込みパルス
を含む），アドレス，維持放電，リセット（全面書き込
みパルスを含まない）の場合を示す。
【００９４】本実施例では、高コントラスト駆動方法に
おいて、最も短い維持放電期間の後、又は、最も長い維
持放電期間の後に全面書き込み／自己消去パルスを印加
するリセット期間を配置している。例えば、最も短い維
持放電期間の後に全面書き込み／自己消去パルスを印加
するリセット期間が配置される場合、図２２（Ａ）では
サブフィールド（ＳＦ）２のリセット期間２４，図２２
（Ｂ）ではＳＦ１のリセット期間２５，図２２（Ｃ）で
はＳＦ１の最後尾にあるリセット期間２７に夫々配置さ
れる。
おいて、最も短い維持放電期間の後、又は、最も長い維
持放電期間の後に全面書き込み／自己消去パルスを印加
するリセット期間を配置している。例えば、最も短い維
持放電期間の後に全面書き込み／自己消去パルスを印加
するリセット期間が配置される場合、図２２（Ａ）では
サブフィールド（ＳＦ）２のリセット期間２４，図２２
（Ｂ）ではＳＦ１のリセット期間２５，図２２（Ｃ）で
はＳＦ１の最後尾にあるリセット期間２７に夫々配置さ
れる。
【００９５】全面書き込み放電を行うサブフィールドを
少なくすると、対向電極上にリセットしきれない残留壁
電荷が蓄積し、数少ない全面書き込み放電への負担が大
きくなるわけであるが、この残留壁電荷は維持放電期間
中においても蓄積する。したがって、全面書き込み放電
への負担を少なくするためには、その直前のサブフィー
ルドの維持放電期間は、短い方が良いのである。
少なくすると、対向電極上にリセットしきれない残留壁
電荷が蓄積し、数少ない全面書き込み放電への負担が大
きくなるわけであるが、この残留壁電荷は維持放電期間
中においても蓄積する。したがって、全面書き込み放電
への負担を少なくするためには、その直前のサブフィー
ルドの維持放電期間は、短い方が良いのである。
【００９６】一方、最も長い維持放電期間の後に全面書
き込み／自己消去パルスを印加するリセット期間が配置
される場合、図２２（Ａ）ではＳＦ１のリセット期間２
３，図２２（Ｂ）ではＳＦ４のリセット期間２６，図２
２（Ｃ）ではＳＦ４の最後尾にあるリセット期間２８に
夫々配置される。全面書き込み放電を行うサブフィール
ドを少なくすると、対向電極上にリセットしきれない残
留壁電荷が蓄積し、数少ない全面書き込み放電への負担
が大きくなるわけであるが、この残留壁電荷は維持放電
期間中においても蓄積する。したがって、全面書き込み
放電の効果を大きくするためには、その直前のサブフィ
ールドの維持放電期間は、長い方が良いのである。
き込み／自己消去パルスを印加するリセット期間が配置
される場合、図２２（Ａ）ではＳＦ１のリセット期間２
３，図２２（Ｂ）ではＳＦ４のリセット期間２６，図２
２（Ｃ）ではＳＦ４の最後尾にあるリセット期間２８に
夫々配置される。全面書き込み放電を行うサブフィール
ドを少なくすると、対向電極上にリセットしきれない残
留壁電荷が蓄積し、数少ない全面書き込み放電への負担
が大きくなるわけであるが、この残留壁電荷は維持放電
期間中においても蓄積する。したがって、全面書き込み
放電の効果を大きくするためには、その直前のサブフィ
ールドの維持放電期間は、長い方が良いのである。
【００９７】以上、第１４実施例により、維持放電期間
中に対向電極上に蓄積する残留壁電荷の影響を最小限に
抑えられ、次の消去動作をより完全な形で行うことが可
能となり、駆動電圧マージンが改善される。図２３は、
第１５実施例を示す駆動波形図であり、高コントラスト
駆動方法に対して本実施例を適用したものである。な
お、サブフィールドＡは、図１６の第８実施例に示すよ
うに、全面書き込み放電を行うサブフィールドの直前
に、消去機能を有したパルスを印加している。
中に対向電極上に蓄積する残留壁電荷の影響を最小限に
抑えられ、次の消去動作をより完全な形で行うことが可
能となり、駆動電圧マージンが改善される。図２３は、
第１５実施例を示す駆動波形図であり、高コントラスト
駆動方法に対して本実施例を適用したものである。な
お、サブフィールドＡは、図１６の第８実施例に示すよ
うに、全面書き込み放電を行うサブフィールドの直前
に、消去機能を有したパルスを印加している。
【００９８】本実施例は、駆動波形を出力しない休止期
間を全面書き込みパルス印加後の自己消去期間とし、更
に、全面書き込み放電及び消去放電を共に行うサブフィ
ールドＡの後に休止期間を設けることとしている。これ
は、前記のように休止期間を設けることにより、リセッ
トしなければならない壁電荷量が最も安定し、消去放電
を確実なものとしているのである。
間を全面書き込みパルス印加後の自己消去期間とし、更
に、全面書き込み放電及び消去放電を共に行うサブフィ
ールドＡの後に休止期間を設けることとしている。これ
は、前記のように休止期間を設けることにより、リセッ
トしなければならない壁電荷量が最も安定し、消去放電
を確実なものとしているのである。
【００９９】以上、第１５実施例により、休止期間の変
動による壁電荷量の変動を小さくすることができ、駆動
電圧マージンが改善される。また、同図に示す高コント
ラスト駆動方法に限定されるものでは無い点において
も、先に説明した実施例と同様である。次に、図２４，
図２５は、それぞれ第１６，第１７実施例を示す駆動波
形図であり、高コントラスト駆動方法に適用した例を示
している。なお、図２４及び図２５は、リセット期間の
一部を図示したものである。
動による壁電荷量の変動を小さくすることができ、駆動
電圧マージンが改善される。また、同図に示す高コント
ラスト駆動方法に限定されるものでは無い点において
も、先に説明した実施例と同様である。次に、図２４，
図２５は、それぞれ第１６，第１７実施例を示す駆動波
形図であり、高コントラスト駆動方法に適用した例を示
している。なお、図２４及び図２５は、リセット期間の
一部を図示したものである。
【０１００】これらの実施例では、リセット期間におい
て、複数の消去パルスを組み合わせて利用することによ
り、１つの消去放電で残留壁電荷の消去を行うよりも高
い確率で残留壁電荷の消去を行うことができる。図２４
（Ａ）の実施例は、リセット期間において、１番目に細
幅パルスを第１の電極に印加し、２番目に正方向に印加
電圧値を連続的に変化させる消去パルスＳＥＰを第２の
電極に印加し、３番目に負方向のＳＥＰを印加した例で
ある。また、図２４（Ｂ）の実施例は、リセット期間に
おいて、１番目に細幅パルスを第１の電極に印加し、２
番目に正方向に印加電圧値を連続的に変化させる消去パ
ルスＳＥＰを第２の電極に印加し、３番目に負方向に印
加する消去パルスを第２の電極に印加した例である。
て、複数の消去パルスを組み合わせて利用することによ
り、１つの消去放電で残留壁電荷の消去を行うよりも高
い確率で残留壁電荷の消去を行うことができる。図２４
（Ａ）の実施例は、リセット期間において、１番目に細
幅パルスを第１の電極に印加し、２番目に正方向に印加
電圧値を連続的に変化させる消去パルスＳＥＰを第２の
電極に印加し、３番目に負方向のＳＥＰを印加した例で
ある。また、図２４（Ｂ）の実施例は、リセット期間に
おいて、１番目に細幅パルスを第１の電極に印加し、２
番目に正方向に印加電圧値を連続的に変化させる消去パ
ルスＳＥＰを第２の電極に印加し、３番目に負方向に印
加する消去パルスを第２の電極に印加した例である。
【０１０１】また、図２５（Ａ）の実施例は、図２４
（Ａ）に示す実施例に４番目の消去パルスを印加したも
のであり、また、図２５（Ｂ）の実施例は、図２４
（Ｂ）に示す実施例に４番目の消去パルスを印加したも
のである。その４番目の消去パルスは、第２の電極に印
加される正方向のＳＥＰである。ここで、前記２番目に
正方向に印加電圧値を連続的に変化させる消去パルスＳ
ＥＰは、前記４番目に印加される正方向のＳＥＰに比べ
て長くすることで、より良い効果が得られることが実験
的に確認されている。したがって、ｎ＋１番目に正方向
に印加電圧値を連続的に変化させる消去パルスＳＥＰ
は、ｎ番目に印加される正方向のＳＥＰに比べて長くす
ることが望ましい。
（Ａ）に示す実施例に４番目の消去パルスを印加したも
のであり、また、図２５（Ｂ）の実施例は、図２４
（Ｂ）に示す実施例に４番目の消去パルスを印加したも
のである。その４番目の消去パルスは、第２の電極に印
加される正方向のＳＥＰである。ここで、前記２番目に
正方向に印加電圧値を連続的に変化させる消去パルスＳ
ＥＰは、前記４番目に印加される正方向のＳＥＰに比べ
て長くすることで、より良い効果が得られることが実験
的に確認されている。したがって、ｎ＋１番目に正方向
に印加電圧値を連続的に変化させる消去パルスＳＥＰ
は、ｎ番目に印加される正方向のＳＥＰに比べて長くす
ることが望ましい。
【０１０２】以上、第１６及び第１７実施例により、複
数個の消去パルスを組み合わせることで、アドレス選択
放電を行う前の残留壁電荷をリセットする確率を高くす
ることができ、駆動電圧マージンが改善される。図２６
は、第１８実施例を示す駆動波形図であり、高コントラ
スト駆動方法に適用した例を示している。なお、図２６
は、リセット期間の一部を図示したものである。
数個の消去パルスを組み合わせることで、アドレス選択
放電を行う前の残留壁電荷をリセットする確率を高くす
ることができ、駆動電圧マージンが改善される。図２６
は、第１８実施例を示す駆動波形図であり、高コントラ
スト駆動方法に適用した例を示している。なお、図２６
は、リセット期間の一部を図示したものである。
【０１０３】これらの実施例では、リセット期間におい
て、複数の消去パルスを組み合わせて利用することによ
り、１つの消去放電で残留壁電荷の消去を行うよりも高
い確率で残留壁電荷の消去を行うことができる。本実施
例は、リセット期間において、１番目に細幅パルスを第
１の電極に印加し、２番目に正方向に印加電圧値を連続
的に変化させる消去パルスＳＥＰを第２の電極に印可
し、３番目に正方向のＳＥＰを第１の電極に印加した例
である。
て、複数の消去パルスを組み合わせて利用することによ
り、１つの消去放電で残留壁電荷の消去を行うよりも高
い確率で残留壁電荷の消去を行うことができる。本実施
例は、リセット期間において、１番目に細幅パルスを第
１の電極に印加し、２番目に正方向に印加電圧値を連続
的に変化させる消去パルスＳＥＰを第２の電極に印可
し、３番目に正方向のＳＥＰを第１の電極に印加した例
である。
【０１０４】以上、第１８実施例により、複数個の消去
パルスを組み合わせることで、アドレス選択放電を行う
前の残留壁電荷をリセットする確率を高くすることがで
き、駆動電圧マージンが改善される。図２７は、本発明
の第１９，第２０実施例の原理を示す波形図である。リ
セット期間中に、２つのＳＥＰリセットパルスを連続し
てＹ電極に印加する。放電相手電極であるＸ電極の電位
は、最初のＳＥＰリセットパルスに対しては所定レベル
だけ持ち上げ、次のＳＥＰリセットパルスに対しては元
のレベル（例えば０Ｖ）に戻す。すなわち、最初のＳＥ
Ｐリセットパルスが印加されている期間のＸ電極とＹ電
極の最大電位差は、２番目のＳＥＰリセットパルスが印
加されている期間の最大電位差よりも小さい。この結
果、セルＢの放電開始電圧Ｖｆｃに到達した後、所定の
放電遅れ時間ｔを経過した後に放電が実際に始まる放電
開始電圧Ｖ５はほぼＶｆｃに等しくなり、壁電荷を消去
することができる。
パルスを組み合わせることで、アドレス選択放電を行う
前の残留壁電荷をリセットする確率を高くすることがで
き、駆動電圧マージンが改善される。図２７は、本発明
の第１９，第２０実施例の原理を示す波形図である。リ
セット期間中に、２つのＳＥＰリセットパルスを連続し
てＹ電極に印加する。放電相手電極であるＸ電極の電位
は、最初のＳＥＰリセットパルスに対しては所定レベル
だけ持ち上げ、次のＳＥＰリセットパルスに対しては元
のレベル（例えば０Ｖ）に戻す。すなわち、最初のＳＥ
Ｐリセットパルスが印加されている期間のＸ電極とＹ電
極の最大電位差は、２番目のＳＥＰリセットパルスが印
加されている期間の最大電位差よりも小さい。この結
果、セルＢの放電開始電圧Ｖｆｃに到達した後、所定の
放電遅れ時間ｔを経過した後に放電が実際に始まる放電
開始電圧Ｖ５はほぼＶｆｃに等しくなり、壁電荷を消去
することができる。
【０１０５】最初のＳＥＰリセットパルスでは、セルＡ
の壁電荷を消去することは困難である。何故なら、最初
のＳＥＰリセットパルスが印加されている期間のＸ電極
とＹ電極の最大電位差（＝Ｖｓ−（Ｖｆａ−Ｖｆｂ））
は、セルＡをリセットするためには不十分なためであ
る。よって、このような比較的高い放電開始電圧を有す
るセルの壁電荷を消去するために、２番目のＳＥＰリセ
ットパルスを印加し、この時のＸ電極の電位を元に戻し
て、Ｘ電極とＹ電極の最大電位差を大きくする（最大Ｖ
ｓ）。これにより、２番目のＳＥＰリセットパルスでセ
ルＡをリセットすることができる。
の壁電荷を消去することは困難である。何故なら、最初
のＳＥＰリセットパルスが印加されている期間のＸ電極
とＹ電極の最大電位差（＝Ｖｓ−（Ｖｆａ−Ｖｆｂ））
は、セルＡをリセットするためには不十分なためであ
る。よって、このような比較的高い放電開始電圧を有す
るセルの壁電荷を消去するために、２番目のＳＥＰリセ
ットパルスを印加し、この時のＸ電極の電位を元に戻し
て、Ｘ電極とＹ電極の最大電位差を大きくする（最大Ｖ
ｓ）。これにより、２番目のＳＥＰリセットパルスでセ
ルＡをリセットすることができる。
【０１０６】以上の原理に基づき、以下に説明する種々
の形態で発明を実施することができる。図２８は、本発
明の第１９の実施例を示す駆動波形図である。プラズマ
ディスプレイパネルのハードウェア構成は、従来の技術
で図を参照して説明した通りである。第１９の実施例で
は、リセット期間中において電極Ｙ1 〜ＹN に２つのＳ
ＥＰリセットパルスを印加する。２つのＳＥＰリセット
パルスは同一波形である。すなわち、パルス波形の立ち
上がりの電圧勾配は等しい。ただし、２つのＳＥＰリセ
ットパルスは異なる波形であってもよい。放電は、Ｙ1
〜ＹN 電極を陽極、Ｘ電極を陰極として起こり、壁電荷
が消去される。
の形態で発明を実施することができる。図２８は、本発
明の第１９の実施例を示す駆動波形図である。プラズマ
ディスプレイパネルのハードウェア構成は、従来の技術
で図を参照して説明した通りである。第１９の実施例で
は、リセット期間中において電極Ｙ1 〜ＹN に２つのＳ
ＥＰリセットパルスを印加する。２つのＳＥＰリセット
パルスは同一波形である。すなわち、パルス波形の立ち
上がりの電圧勾配は等しい。ただし、２つのＳＥＰリセ
ットパルスは異なる波形であってもよい。放電は、Ｙ1
〜ＹN 電極を陽極、Ｘ電極を陰極として起こり、壁電荷
が消去される。
【０１０７】Ｘ電極の電位は、最初のＳＥＰリセットパ
ルス期間中は、前述のアドレス期間中のプライミング電
圧Ｖｘとし、次のＳＥＰリセットパルス期間中は０Ｖで
ある。プライミング電圧Ｖｘを用いれば新たな電源は必
要なく実際の構成では非常に有利であるが、最初のＳＥ
Ｐリセットパルス期間中のＸ電極の電位はプライミング
電圧以外の値であってもよい。最初のＳＥＰリセットパ
ルス期間中のＸ電極とＹ電極の最大電位差はＶｓ−Ｖｘ
で、次のＳＥＰリセットパルス期間中のＸ電極とＹ電極
の最大電位差Ｖｓ（＞Ｖｓ−Ｖｘ）である。
ルス期間中は、前述のアドレス期間中のプライミング電
圧Ｖｘとし、次のＳＥＰリセットパルス期間中は０Ｖで
ある。プライミング電圧Ｖｘを用いれば新たな電源は必
要なく実際の構成では非常に有利であるが、最初のＳＥ
Ｐリセットパルス期間中のＸ電極の電位はプライミング
電圧以外の値であってもよい。最初のＳＥＰリセットパ
ルス期間中のＸ電極とＹ電極の最大電位差はＶｓ−Ｖｘ
で、次のＳＥＰリセットパルス期間中のＸ電極とＹ電極
の最大電位差Ｖｓ（＞Ｖｓ−Ｖｘ）である。
【０１０８】図２９は、上記第１９の実施例の変形例で
ある。図２９に示す変形例では、３つのＳＥＰリセット
パルスをＹ1 〜ＹN 電極に与える一方で、最初及び２番
目のＳＥＰリセットパルス期間中のＸ電極の電位をそれ
ぞれＶｘ１、Ｖｘ２とし（Ｖｘ１＞Ｖｘ２＞０Ｖ）、３
段階でＸ電極とＹ電極の電位差（最大電位差）を大きく
設定することを特徴とする。この構成により、より確実
に全てのセルをリセットすることができる。この場合、
Ｖｘ１＝Ｖｘとすれば、Ｖｘ２のみ新たに発生させるだ
けでよい。
ある。図２９に示す変形例では、３つのＳＥＰリセット
パルスをＹ1 〜ＹN 電極に与える一方で、最初及び２番
目のＳＥＰリセットパルス期間中のＸ電極の電位をそれ
ぞれＶｘ１、Ｖｘ２とし（Ｖｘ１＞Ｖｘ２＞０Ｖ）、３
段階でＸ電極とＹ電極の電位差（最大電位差）を大きく
設定することを特徴とする。この構成により、より確実
に全てのセルをリセットすることができる。この場合、
Ｖｘ１＝Ｖｘとすれば、Ｖｘ２のみ新たに発生させるだ
けでよい。
【０１０９】次に、本発明の第２０の実施例を図３０を
参照して説明する。第２０の実施例は、Ｙ電極とアドレ
ス電極（Ａ電極）との間で放電を起こして、壁電荷を消
去する場合の構成である。すなわち、Ｙ電極を陽極、ア
ドレス電極を陰極として放電を行い、壁電荷を消去す
る。このように、Ｘ電極ではなくアドレス電極を使用す
る点で、第１９の実施例とはことなるが、基本原理は同
じである。
参照して説明する。第２０の実施例は、Ｙ電極とアドレ
ス電極（Ａ電極）との間で放電を起こして、壁電荷を消
去する場合の構成である。すなわち、Ｙ電極を陽極、ア
ドレス電極を陰極として放電を行い、壁電荷を消去す
る。このように、Ｘ電極ではなくアドレス電極を使用す
る点で、第１９の実施例とはことなるが、基本原理は同
じである。
【０１１０】リセット期間中において電極Ｙ1 〜ＹN に
２つのＳＥＰリセットパルスを印加する。２つのＳＥＰ
リセットパルスは同一波形である。すなわち、パルス波
形の立ち上がりの電圧勾配は等しい。ただし、２つのＳ
ＥＰリセットパルスは異なる波形であってもよい。アド
レス電極の電位は、最初のＳＥＰリセットパルス期間中
は、前述のアドレス期間中のアドレス電圧Ｖａとし、次
のＳＥＰリセットパルス期間中は０Ｖである。アドレス
電圧Ｖａを用いれば新たな電源は必要なく実際の構成で
は非常に有利であるが、最初のＳＥＰリセットパルス期
間中のアドレス電極の電位はアドレス電圧Ｖａ以外の値
であってもよい。最初のＳＥＰリセットパルス期間中の
アドレス電極とＹ電極の電位差はＶｓ−Ｖａで、次のＳ
ＥＰリセットパルス期間中のアドレス電極とＹ電極の電
位差Ｖｓ（＞Ｖｓ−Ｖａ）である。
２つのＳＥＰリセットパルスを印加する。２つのＳＥＰ
リセットパルスは同一波形である。すなわち、パルス波
形の立ち上がりの電圧勾配は等しい。ただし、２つのＳ
ＥＰリセットパルスは異なる波形であってもよい。アド
レス電極の電位は、最初のＳＥＰリセットパルス期間中
は、前述のアドレス期間中のアドレス電圧Ｖａとし、次
のＳＥＰリセットパルス期間中は０Ｖである。アドレス
電圧Ｖａを用いれば新たな電源は必要なく実際の構成で
は非常に有利であるが、最初のＳＥＰリセットパルス期
間中のアドレス電極の電位はアドレス電圧Ｖａ以外の値
であってもよい。最初のＳＥＰリセットパルス期間中の
アドレス電極とＹ電極の電位差はＶｓ−Ｖａで、次のＳ
ＥＰリセットパルス期間中のアドレス電極とＹ電極の電
位差Ｖｓ（＞Ｖｓ−Ｖａ）である。
【０１１１】なお、ＳＥＰリセットパルスを連続して印
加している期間のＸ電極の電位は、アドレス期間と同様
にＶｘに設定する。図３１は、上記第２０の実施例の変
形例である。図３１に示す変形例では、３つのＳＥＰリ
セットパルスをＹ1 〜ＹN 電極に与える一方で、最初及
び２番目のＳＥＰリセットパルス期間中のアドレス電極
の電位をそれぞれＶａ１、Ｖａ２とし（Ｖａ１＞Ｖａ２
＞０Ｖ）、３段階でアドレス電極とＹ電極の電位差（最
大電位差）を大きく設定することを特徴とする。この構
成により、より確実に全てのセルをリセットすることが
できる。なお、この場合、Ｖａ１＝Ｖａとすれば、新た
に発生させる電圧はＶａ２のみでよい。
加している期間のＸ電極の電位は、アドレス期間と同様
にＶｘに設定する。図３１は、上記第２０の実施例の変
形例である。図３１に示す変形例では、３つのＳＥＰリ
セットパルスをＹ1 〜ＹN 電極に与える一方で、最初及
び２番目のＳＥＰリセットパルス期間中のアドレス電極
の電位をそれぞれＶａ１、Ｖａ２とし（Ｖａ１＞Ｖａ２
＞０Ｖ）、３段階でアドレス電極とＹ電極の電位差（最
大電位差）を大きく設定することを特徴とする。この構
成により、より確実に全てのセルをリセットすることが
できる。なお、この場合、Ｖａ１＝Ｖａとすれば、新た
に発生させる電圧はＶａ２のみでよい。
【０１１２】図３２は、本発明のプラズマディスプレイ
駆動装置を示すブロック図である。この駆動装置は、前
述の３電極・面放電・ＡＣ型プラズマディスプレイを駆
動する。アドレス電極は、アドレス線１本毎にアドレス
ドライバ３１に接続され、そのアドレスドライバ３１に
よってアドレス放電時のアドレスパルスが印加される。
Ｙ電極もその電極毎に、Ｙスキャンドライバ３４に接続
される。Ｙスキャンドライバ３４はＹ側共通ドライバ３
３に接続されており、アドレス放電時のパルスはＹスキ
ャンドライバ３４から発生し、また維持パルス等はＹ側
共通ドライバ３３で発生した後、Ｙスキャンドライバ３
４を経由してＹ電極に印加される。
駆動装置を示すブロック図である。この駆動装置は、前
述の３電極・面放電・ＡＣ型プラズマディスプレイを駆
動する。アドレス電極は、アドレス線１本毎にアドレス
ドライバ３１に接続され、そのアドレスドライバ３１に
よってアドレス放電時のアドレスパルスが印加される。
Ｙ電極もその電極毎に、Ｙスキャンドライバ３４に接続
される。Ｙスキャンドライバ３４はＹ側共通ドライバ３
３に接続されており、アドレス放電時のパルスはＹスキ
ャンドライバ３４から発生し、また維持パルス等はＹ側
共通ドライバ３３で発生した後、Ｙスキャンドライバ３
４を経由してＹ電極に印加される。
【０１１３】ＳＥＰドライバ４２は、抵抗器４３をＹス
キャンドライバ３４を経由してＹ電極に電圧（前述のＳ
ＥＰリセットパルス）を印加する。この時の電圧波形
は、抵抗器４３の抵抗値Ｒとパネル容量Ｃとによってき
まり、次式で示されるエクスポネンシャルな曲線とな
る。 Ｖ＝ｅ-(t/CR) Ｘ電極は、パネル３０の全表示ラインにわたって共通に
接続されて取り出される。Ｘ電極共通ドライバ３２は、
書込みパルス、維持パルス等を発生する。
キャンドライバ３４を経由してＹ電極に電圧（前述のＳ
ＥＰリセットパルス）を印加する。この時の電圧波形
は、抵抗器４３の抵抗値Ｒとパネル容量Ｃとによってき
まり、次式で示されるエクスポネンシャルな曲線とな
る。 Ｖ＝ｅ-(t/CR) Ｘ電極は、パネル３０の全表示ラインにわたって共通に
接続されて取り出される。Ｘ電極共通ドライバ３２は、
書込みパルス、維持パルス等を発生する。
【０１１４】Ｘ共通ドライバ３２、Ｙ共通ドライバ３
３、Ｙスキャンドライバ３４は制御回路３５によって制
御される。制御回路３５は、装置の外部から入力される
同期信号（垂直同期信号ＶＳＹＮＣ、水平同期信号ＨＳ
ＹＮＣ）や表示データ信号（ＤＡＴＡ）によって制御さ
れる。制御回路３５は、表示データ制御部３６とパネル
駆動制御部３８とを有する。また、駆動波形パターンＲ
ＯＭ４１が制御部３５に接続されている。外部からの表
示データＤＡＴＡは、外部からのドットクロックＣＬＯ
ＣＫに同期して表示データ制御部３６内のフレームメモ
リ３７に格納された後、制御信号としてアドレスドライ
バ３１に出力される。パネル駆動制御部３８は、スキャ
ンドライバ制御部３９及び共通ドライバ制御部４０を具
備し、垂直同期信号ＶＳＹＮＣ及び水平同期信号ＨＳＹ
ＮＣに同期して、かつ駆動波形パターンＲＯＭ４１内の
データに従って動作する。駆動波形パターンＲＯＭ４１
は、図２〜図５に示すようなアドレス電極駆動波形、Ｘ
電極駆動波形及びＹ1 〜ＹN 電極駆動波形の波形パター
ンを記述するデータを格納している。パネル駆動制御部
３８は、垂直同期信号ＶＳＹＮＣ及び水平同期信号ＨＳ
ＹＮＣに同期して、駆動波形パターンＲＯＭ４１から波
形データを読出し、ドライバ３２、３３、３４及び４２
を制御する。
３、Ｙスキャンドライバ３４は制御回路３５によって制
御される。制御回路３５は、装置の外部から入力される
同期信号（垂直同期信号ＶＳＹＮＣ、水平同期信号ＨＳ
ＹＮＣ）や表示データ信号（ＤＡＴＡ）によって制御さ
れる。制御回路３５は、表示データ制御部３６とパネル
駆動制御部３８とを有する。また、駆動波形パターンＲ
ＯＭ４１が制御部３５に接続されている。外部からの表
示データＤＡＴＡは、外部からのドットクロックＣＬＯ
ＣＫに同期して表示データ制御部３６内のフレームメモ
リ３７に格納された後、制御信号としてアドレスドライ
バ３１に出力される。パネル駆動制御部３８は、スキャ
ンドライバ制御部３９及び共通ドライバ制御部４０を具
備し、垂直同期信号ＶＳＹＮＣ及び水平同期信号ＨＳＹ
ＮＣに同期して、かつ駆動波形パターンＲＯＭ４１内の
データに従って動作する。駆動波形パターンＲＯＭ４１
は、図２〜図５に示すようなアドレス電極駆動波形、Ｘ
電極駆動波形及びＹ1 〜ＹN 電極駆動波形の波形パター
ンを記述するデータを格納している。パネル駆動制御部
３８は、垂直同期信号ＶＳＹＮＣ及び水平同期信号ＨＳ
ＹＮＣに同期して、駆動波形パターンＲＯＭ４１から波
形データを読出し、ドライバ３２、３３、３４及び４２
を制御する。
【０１１５】以上各実施例を説明したが、これらの各実
施例は、任意に組み合わせて実施することが可能であ
る。
施例は、任意に組み合わせて実施することが可能であ
る。
【０１１６】
【発明の効果】上述の如く本発明によれば、一部のサブ
フィールドを除いてリセット期間中消去放電のみを行う
高コントラスト駆動において、消去放電のために、直前
のサブフィールドで点灯していたセルのみ消去する消去
パルスとして細幅パルスを印加するようにした場合で
も、広い駆動電圧マージンを得ることができる。
フィールドを除いてリセット期間中消去放電のみを行う
高コントラスト駆動において、消去放電のために、直前
のサブフィールドで点灯していたセルのみ消去する消去
パルスとして細幅パルスを印加するようにした場合で
も、広い駆動電圧マージンを得ることができる。
【０１１７】更に具体的に述べれば、対向電極電位の影
響による多量のマイナス（又はプラス）極性電荷の蓄積
を回避し、より完全な消去が可能となる。或いは、リセ
ット期間の消去動作において、消去不良となることな
く、ほぼ完全な消去動作を実現できる。或いは、最後尾
の維持放電パルス立ち下がり後の微弱放電に起因する、
リセット期間における消去動作不良を防止することがで
きる。
響による多量のマイナス（又はプラス）極性電荷の蓄積
を回避し、より完全な消去が可能となる。或いは、リセ
ット期間の消去動作において、消去不良となることな
く、ほぼ完全な消去動作を実現できる。或いは、最後尾
の維持放電パルス立ち下がり後の微弱放電に起因する、
リセット期間における消去動作不良を防止することがで
きる。
【０１１８】或いは，仮に最後尾の維持放電パルス立ち
下がり後に微弱放電が生じたとしても、続く細幅放電を
正常に行うことが可能となる。或いは、リセット期間に
おける全面書き込み／自己消去パルスによる対向電極上
の電荷の消去をより完全な形で行うことができる。或い
は、維持放電期間中に対向電極上に蓄積する残留壁電荷
の影響を最小限に抑えられ、次の消去動作をより完全な
形で行うことができる。
下がり後に微弱放電が生じたとしても、続く細幅放電を
正常に行うことが可能となる。或いは、リセット期間に
おける全面書き込み／自己消去パルスによる対向電極上
の電荷の消去をより完全な形で行うことができる。或い
は、維持放電期間中に対向電極上に蓄積する残留壁電荷
の影響を最小限に抑えられ、次の消去動作をより完全な
形で行うことができる。
【０１１９】また、複数個のリセットパルスをいずれか
の電極に連続的に印加することで、異なる放電開始電圧
を持つ各セルの壁電荷を、放電開始電圧に近い電圧で安
定かつ確実に消去（リセット）することができる。或い
は、第１及び第２又は第３の電極間の最大電位差が異な
るように設定されるため、異なる放電開始電圧を持つ各
セルの壁電荷を放電開始電圧に近い電圧でより安定かつ
確実に消去（リセット）することができる。
の電極に連続的に印加することで、異なる放電開始電圧
を持つ各セルの壁電荷を、放電開始電圧に近い電圧で安
定かつ確実に消去（リセット）することができる。或い
は、第１及び第２又は第３の電極間の最大電位差が異な
るように設定されるため、異なる放電開始電圧を持つ各
セルの壁電荷を放電開始電圧に近い電圧でより安定かつ
確実に消去（リセット）することができる。
【０１２０】或いは、リセットパルスを生成する回路を
簡単に構成できる。或いは、比較的低い放電開始電圧を
有するセルを最初にリセットでき、次に比較的高い放電
開始電圧を有するセルをリセットすることができる。或
いは、第２又は第３の電極電位を制御する回路を簡単に
構成できる。
簡単に構成できる。或いは、比較的低い放電開始電圧を
有するセルを最初にリセットでき、次に比較的高い放電
開始電圧を有するセルをリセットすることができる。或
いは、第２又は第３の電極電位を制御する回路を簡単に
構成できる。
【図１】３電極・面放電・ＡＣ型ＰＤＰの概略平面図で
ある。
ある。
【図２】３電極・面放電・ＡＣ型ＰＤＰの垂直方向にお
ける概略断面図である。
ける概略断面図である。
【図３】３電極・面放電・ＡＣ型ＰＤＰの水平方向にお
ける概略断面図である。
ける概略断面図である。
【図４】従来の駆動方法を示す波形図である。
【図５】アドレス／維持放電分離型・書き込みアドレス
方式のタイムチャートである。
方式のタイムチャートである。
【図６】残留壁電荷を示す図・１である。
【図７】残留壁電荷を示す図・２である。
【図８】微弱放電による影響を示す図である。
【図９】本発明の第１の実施例を示す駆動波形図であ
る。
る。
【図１０】本発明の第２の実施例を示す駆動波形図であ
る。
る。
【図１１】本発明の第３の実施例を示す駆動波形図であ
る。
る。
【図１２】本発明の第４の実施例を示す駆動波形図であ
る。
る。
【図１３】本発明の第５の実施例を示す駆動波形図であ
る。
る。
【図１４】本発明の第６の実施例を示す駆動波形図であ
る。
る。
【図１５】本発明の第７の実施例を示す駆動波形図であ
る。
る。
【図１６】本発明の第８の実施例を示す駆動波形図であ
る。
る。
【図１７】本発明の第９の実施例を示す駆動波形図であ
る。
る。
【図１８】本発明の第１０の実施例を示す駆動波形図で
ある。
ある。
【図１９】本発明の第１１の実施例を示す駆動波形図で
ある。
ある。
【図２０】本発明の第１２の実施例を示す駆動波形図で
ある。
ある。
【図２１】本発明の第１３の実施例を示す駆動波形図で
ある。
ある。
【図２２】本発明の第１４の実施例を示す駆動波形配置
図である。
図である。
【図２３】本発明の第１５の実施例を示す駆動波形図で
ある。
ある。
【図２４】本発明の第１６の実施例を示す駆動波形図で
ある。
ある。
【図２５】本発明の第１７の実施例を示す駆動波形図で
ある。
ある。
【図２６】本発明の第１８の実施例を示す駆動波形図で
ある。
ある。
【図２７】本発明の第１９，２０の実施例の原理を示す
波形図である。
波形図である。
【図２８】本発明の第１９の実施例を示す駆動波形図で
ある。
ある。
【図２９】図２８に示す第１９の実施例の変形例を示す
図である。
図である。
【図３０】本発明の第２０の実施例を示す駆動波形図で
ある。
ある。
【図３１】図３０に示す第２０の実施例の変形例を示す
図である。
図である。
【図３２】本発明のプラズマディスプレイ（ＰＤＰ）の
駆動装置の一実施例を示す図である。
駆動装置の一実施例を示す図である。
１１ 障壁 １２ セル １３ Ｘ電極 １４ Ｙ電極 １５ アドレス電極 １６ 背面ガラス基板 １７ 蛍光体 １８ 全面ガラス基板 １９ 維持電極 １９ａ 透明電極 １９ｂ バス電極 ２０ 誘電体層 ２１ ＭｇＯ膜 ２３〜２８ リセット期間 ３０ パネル ３１ アドレスドライバ ３２ Ｘ共通ドライバ ３３ Ｙ共通ドライバ ３４ Ｙスキャンドライバ ３５ 制御回路 ３６ 表示データ制御部 ３７ フレームメモリ ３８ パネル駆動制御部 ３９ スキャンドライバ制御部 ４０ 共通ドライバ制御部 ４１ 駆動波形パターンＲＯＭ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 冨尾 重寿 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 広瀬 忠継 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 金子 啓一 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 亀山 茂樹 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 岸 智勝 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 坂本 哲也 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 高木 彰浩 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内
Claims (36)
- 【請求項１】 第１の基板に第１及び第２の電極を平行
に配置すると共に、該第１の基板又は該第１の基板と対
向する第２の基板に、第３の電極を該第１及び第２の電
極と交差するように配置してなり、 １フレームの映像をｎ個のサブフィールドにて構成し、
各々の該サブフィールドが、パネル内の各表示セルにお
ける壁電荷の分布を均一な状態にするための消去放電を
行うリセット期間と、表示データに応じて該表示セル内
に壁電荷を形成するためのアドレス期間と、維持放電パ
ルスを繰り返し印加することで、前記アドレス期間中に
形成した壁電荷に基づいた維持放電を行う維持放電期間
とを有するプラズマディスプレイパネルの駆動方法にお
いて、 前記リセット期間における前記消去放電を、前記第１及
び第２の電極間にて実施される放電形成中にパルス電圧
の印加を終了させるパルス幅が２μｓ以下である細幅パ
ルスにて行うサブフィールドを少なくとも含み、 前記パルス電圧の印加を終了させる前記細幅パルスの立
ち下がりと同時に、前記第３の電極に印加している電圧
パルスを立ち下げることを特徴とするプラズマディスプ
レイパネルの駆動方法。 - 【請求項２】 全面書き込み放電及び前記消去放電を共
に実施するサブフィールドＡと、該リセット期間におい
て、該全面書き込み放電を実施することなく該消去放電
を実施するサブフィールドＢとを共に有し、 少なくとも、該サブフィールドＢの該リセット期間にお
ける該消去放電が、前記細幅パルスにて行われるもので
あることを特徴とする請求項１記載のプラズマディスプ
レイパネルの駆動方法。 - 【請求項３】 １フレームの映像をｎ個のサブフィール
ドにて構成し、各々の該サブフィールドが、パネル内の
各表示セルにおける壁電荷の分布を均一な状態にするた
めの消去放電を行うリセット期間と、表示データに応じ
て該表示セル内に壁電荷を形成するためのアドレス期間
と、維持放電パルスを繰り返し印加することにより、前
記アドレス期間中に形成した壁電荷に基づいた維持放電
を行う維持放電期間とを有するプラズマディスプレイパ
ネルの駆動方法において、 前記リセット期間中に、放電形成中にパルス電圧の印加
を終了させるパルス幅が２μｓ以下である細幅パルスに
よる第１の消去放電と、 印加電圧値を連続的に変化させる消去パルスによる第２
の消去放電とを含むことを特徴とするプラズマディスプ
レイパネルの駆動方法。 - 【請求項４】 前記細幅パルスと消去パルスとの間隔を
１０μｓ以上とすることを特徴とする請求項３記載のプ
ラズマディスプレイパネルの駆動方法。 - 【請求項５】 １フレームの映像をｎ個のサブフィール
ドにて構成し、各々の該サブフィールドが、パネル内の
各表示セルにおける壁電荷の分布を均一な状態にするた
めのリセット期間と、表示データに応じて該表示セル内
に壁電荷を形成するためのアドレス期間と、維持放電パ
ルスを繰り返し印加することにより、前記アドレス期間
中に形成した壁電荷に基づいた維持放電を行う維持放電
期間とを有するプラズマディスプレイパネルの駆動方法
において、 前記維持放電期間における最後尾の前記維持放電パルス
のパルス幅が、他の前記維持放電パルスのものより長く
したサブフィールドを少なくとも含むことを特徴とする
プラズマディスプレイパネルの駆動方法。 - 【請求項６】 前記リセット期間において、 全面書き込み放電及び消去放電を共に実施するサブフィ
ールドＡと、該リセット期間において、該全面書き込み
放電を実施することなく該消去放電を実施するサブフィ
ールドＢとを共に有し、 最後尾の維持放電パルスのパ
ルス幅を長くした前記サブフィールドは、前記サブフィ
ールドＢの直前に配置されることを特徴とする請求項５
記載のプラズマディスプレイパネルの駆動方法。 - 【請求項７】 １フレームの映像をｎ個のサブフィール
ドにて構成し、各々の該サブフィールドが、パネル内の
各表示セルにおける壁電荷の分布を均一な状態にするた
めの消去放電を行うリセット期間と、表示データに応じ
て該表示セル内に壁電荷を形成するためのアドレス期間
と、維持放電パルスを繰り返し印加することにより、前
記アドレス期間中に形成した壁電荷に基づいた維持放電
を行う維持放電期間とを有するプラズマディスプレイパ
ネルの駆動方法において、 前記リセット期間における消去放電を実施するためのパ
ルスを、その直前に配置されたサブフィールドの前記維
持放電期間における最後尾の前記維持放電パルスから、
該維持放電期間における該維持放電パルス間の間隔と略
等しい間隔をもって印加するサブフィールドを少なくと
も含むことを特徴とするプラズマディスプレイパネルの
駆動方法。 - 【請求項８】 前記リセット期間において、 前記リセット期間における消去放電として全面書き込み
放電及び消去放電を共に実施するサブフィールドＡと、
該リセット期間において、該リセット放電として該全面
書き込み放電を実施することなく該消去放電を実施する
サブフィールドＢとを共に有し、 該サブフィールドＢ
の該リセット期間にて該消去放電を実施するために印加
される消去パルスと、その直前に配置されたサブフィー
ルドの前記維持放電期間における最後尾の前記維持放電
パルスとの間隔を、該維持放電期間における該維持放電
パルス間の間隔と略等しくすることを特徴とする請求項
７記載のプラズマディスプレイパネルの駆動方法。 - 【請求項９】 前記サブフィールドＢにおける前記消去
パルスと、直前に配置されたサブフィールドの最後尾の
前記維持放電パルスとの間隔を、２μｓ以下とすること
を特徴とする請求項８記載のプラズマディスプレイパネ
ルの駆動方法。 - 【請求項１０】 １フレームの映像をｎ個のサブフィー
ルドにて構成し、各々の該サブフィールドが、パネル内
の各表示セルにおける壁電荷の分布を均一な状態にする
ための消去放電を行うリセット期間と、表示データに応
じて該表示セル内に壁電荷を形成するためのアドレス期
間と、維持放電パルスを繰り返し印加することにより、
前記アドレス期間中に形成した壁電荷に基づいた維持放
電を行う維持放電期間とを有するプラズマディスプレイ
パネルの駆動方法において、 該リセット期間の直前に配置されたサブフィールドの前
記維持放電期間における最後尾の前記維持放電パルスの
立ち下がりと同時に、前記第３の電極に印加している電
圧パルスを立ち下げることを特徴とするプラズマディス
プレイパネルの駆動方法。 - 【請求項１１】 １フレームの映像をｎ個のサブフィー
ルドにて構成し、各々の該サブフィールドが、パネル内
の各表示セルにおける壁電荷の分布を均一な状態にする
ための消去放電を行うリセット期間と、表示データに応
じて該表示セル内に壁電荷を形成するためのアドレス期
間と、維持放電パルスを繰り返し印加することにより、
前記アドレス期間中に形成した壁電荷に基づいた維持放
電を行う維持放電期間とを有するプラズマディスプレイ
パネルの駆動方法において、 前記維持放電期間における前記維持放電パルスの間隔を
１μｓ以下にすることを特徴とするプラズマディスプレ
イパネルの駆動方法。 - 【請求項１２】 第１の基板に第１及び第２の電極を平
行に配置すると共に、該第１の基板又は該第１の基板と
対向する第２の基板に、第３の電極を該第１及び第２の
電極と交差するように配置してなり、 １フレームの映像をｎ個のサブフィールドにて構成し、
各々の該サブフィールドが、パネル内の各表示セルにお
ける壁電荷の分布を均一な状態にするための消去放電を
行うリセット期間と、表示データに応じて該表示セル内
に壁電荷を形成するためのアドレス期間と、維持放電パ
ルスを繰り返し印加することにより、前記アドレス期間
中に形成した壁電荷に基づいた維持放電を行う維持放電
期間とを有するプラズマディスプレイパネルの駆動方法
において、 前記リセット期間中、全面書き込み放電及び消去放電を
共に実施するサブフィールドＡを少なくとも含み、該全
面書き込み放電を実施する前に、更に消去放電を実施す
ることを特徴とするプラズマディスプレイパネルの駆動
方法。 - 【請求項１３】 前記リセット期間において、 全面書き込み放電及び消去放電を共に実施する前記サブ
フィールドＡと、該リセット期間において、該全面書き
込み放電を実施することなく該消去放電を実施するサブ
フィールドＢとを共に有することを特徴とする請求項１
２記載のプラズマディスプレイパネルの駆動方法。 - 【請求項１４】 前記全面書き込み放電の前に実施する
消去放電は、放電形成直後にパルス電圧の印加を終了さ
せるパルス幅が２μｓ以下である細幅パルス、印加電圧
値を連続的に変化させる消去パルスの何れかを印加する
消去放電か、或いはその両方をそれぞれ印加することで
複数回の消去放電を実施するものであることを特徴とす
る請求項１２記載のプラズマディスプレイパネルの駆動
方法。 - 【請求項１５】 前記リセット期間において、 該全面書き込み放電を実施する前に、更に消去放電を実
施し、その時の前記第３の電極に印加される電圧を０Ｖ
とすることを特徴とする請求項１２記載のプラズマディ
スプレイパネルの駆動方法。 - 【請求項１６】 前記リセット期間において、 全面書き込み放電及び消去放電を共に実施する前記サブ
フィールドＡと、該リセット期間において、該全面書き
込み放電を実施することなく該消去放電を実施するサブ
フィールドＢとを共に有することを特徴とする請求項１
５記載のプラズマディスプレイパネルの駆動方法。 - 【請求項１７】 第１の基板に第１及び第２の電極を平
行に配置すると共に、該第１の基板又は該第１の基板と
対向する第２の基板に、第３の電極を該第１及び第２の
電極と交差するように配置してなり、 １フレームの映像をｎ個のサブフィールドにて構成し、
各々の該サブフィールドが、パネル内の各表示セルにお
ける壁電荷の分布を均一な状態にするための消去放電を
行うリセット期間と、表示データに応じて該表示セル内
に壁電荷を形成するためのアドレス期間と、維持放電パ
ルスを繰り返し印加することにより、前記アドレス期間
中に形成した壁電荷に基づいた維持放電を行う維持放電
期間とを有するプラズマディスプレイパネルの駆動方法
において、 前記リセット期間中、全面書き込み放電及び消去放電を
共に実施するサブフィールドＡを少なくとも含み、該全
面書き込み放電を実施する全面書き込みパルスの立ち下
がり後、前記第３の電極にパルス幅が２μｓ以下である
細幅パルスを印加することを特徴とするプラズマディス
プレイパネルの駆動方法。 - 【請求項１８】 前記リセット期間において、 前記全面書き込みパルスの立ち下がり後、１０μｓ以内
に前記第３の電極にパルス幅が２μｓ以下である細幅パ
ルスを印加することを特徴とする請求項１７記載のプラ
ズマディスプレイパネルの駆動方法。 - 【請求項１９】 前記リセット期間において、 前記全面書き込みパルスの立ち下がり後、前記第２の電
極に印加電圧値を連続的に変化させる消去パルスを印加
することを特徴とする請求項１７記載のプラズマディス
プレイパネルの駆動方法。 - 【請求項２０】 １フレームの映像を、それぞれ所定の
重み付けがなされたｎ個のサブフィールドにて構成し、
各々の該サブフィールドが、パネル内の各表示セルにお
ける壁電荷の分布を均一な状態にするためのリセット期
間と、表示データに応じて該表示セル内に壁電荷を形成
するためのアドレス期間と、維持放電パルスを繰り返し
印加することにより、前記アドレス期間中に形成した壁
電荷に基づいた維持放電を前記所定の重み付けに対応す
る長さだけ行う維持放電期間とを有し、 該リセット期間では、全面書き込み放電及び消去放電を
共に実施するサブフィールドＡと、該全面書き込み放電
を実施することなく該消去放電を実施するサブフィール
ドＢとを備えるプラズマディスプレイパネルの駆動方法
において、 最も短い前記維持放電期間の後に、全面書き込み放電及
び消去放電を共に実施するリセット期間を配置すること
を特徴とするプラズマディスプレイパネルの駆動方法。 - 【請求項２１】 １フレームの映像を、それぞれ所定の
重み付けがなされたｎ個のサブフィールドにて構成し、
各々の該サブフィールドが、パネル内の各表示セルにお
ける壁電荷の分布を均一な状態にするためのリセット期
間と、表示データに応じて該表示セル内に壁電荷を形成
するためのアドレス期間と、維持放電パルスを繰り返し
印加することにより、前記アドレス期間中に形成した壁
電荷に基づいた維持放電を前記所定の重み付けに対応す
る長さだけ行う維持放電期間とを有し、 該リセット期間では、全面書き込み放電及び消去放電を
共に実施するサブフィールドＡと、該全面書き込み放電
を実施することなく該消去放電を実施するサブフィール
ドＢとを備えるプラズマディスプレイパネルの駆動方法
において、最も長い前記維持放電期間の後に、全面書き
込み放電及び消去放電を共に実施するリセット期間を配
置することを特徴とするプラズマディスプレイパネルの
駆動方法。 - 【請求項２２】 １フレームの映像を、それぞれ所定の
重み付けがなされたｎ個のサブフィールド及び駆動波形
を出力しない休止期間にて構成し、各々の該サブフィー
ルドが、パネル内の各表示セルにおける壁電荷の分布を
均一な状態にするためのリセット期間と、表示データに
応じて該表示セル内に壁電荷を形成するためのアドレス
期間と、維持放電パルスを繰り返し印加することによ
り、前記アドレス期間中に形成した壁電荷に基づいた維
持放電を前記所定の重み付けに対応する長さだけ行う維
持放電期間とを有し、 該リセット期間中、全面書き込み放電及び消去放電を共
に実施するサブフィールドＡを少なくとも含むプラズマ
ディスプレイパネルの駆動方法において、前記休止期間
は全面書き込み放電を実施する全面書き込みパルス印加
後の自己消去期間とすることを特徴とするプラズマディ
スプレイパネルの駆動方法。 - 【請求項２３】 該リセット期間において、 全面書き込み放電及び消去放電を共に実施するサブフィ
ールドＡと、該全面書き込み放電を実施することなく該
消去放電を実施するサブフィールドＢとを共に有し、該
サブフィールドＡの後を前記休止期間とすることを特徴
とする請求項２２記載のプラズマディスプレイパネルの
駆動方法。 - 【請求項２４】 第１の基板に第１及び第２の電極を平
行に配置すると共に、該第１の基板又は該第１の基板と
対向する第２の基板に、第３の電極を該第１及び第２の
電極と交差するように配置してなり、 １フレームの映像をｎ個のサブフィールドにて構成し、
各々の該サブフィールドが、パネル内の各表示セルにお
ける壁電荷の分布を均一な状態にするための消去放電を
行うリセット期間と、表示データに応じて該表示セル内
に壁電荷を形成するためのアドレス期間と、維持放電パ
ルスを繰り返し印加することで、前記アドレス期間中に
形成した壁電荷に基づいた維持放電を行う維持放電期間
とを有するプラズマディスプレイパネルの駆動方法にお
いて、 前記リセット期間中に、印加電圧値を連続的に変化させ
る消去パルスを複数印加する場合、１番目にパルス幅が
２μｓ以下である細幅パルスを前記第１の電極を印加
し、２番目に正方向に印加電圧値を連続的に変化させる
消去パルスを前記第２の電極に印加し、３番目に負方向
に印加電圧値を連続的に変化させる消去パルス、又は、
負方向の消去パルスを前記第２の電極に印加することを
特徴とするプラズマディスプレイパネルの駆動方法。 - 【請求項２５】 前記リセット期間中に、印加電圧値を
連続的に変化させる消去パルスを複数印加する場合、４
番目に正方向に印加電圧値を連続的に変化させる消去パ
ルスを前記第２の電極に印加することを特徴とする請求
項２４記載のプラズマディスプレイパネルの駆動方法。 - 【請求項２６】 前記リセット期間中に、印加電圧値を
連続的に変化させる消去パルスを複数印加する場合、ｎ
番目の正の消去パルスよりｎ＋１番目の正の消去パルス
を長くすることを特徴とする請求項２５記載のプラズマ
ディスプレイパネルの駆動方法。 - 【請求項２７】 第１の基板に第１及び第２の電極を平
行に配置すると共に、該第１の基板又は該第１の基板と
対向する第２の基板に、第３の電極を該第１及び第２の
電極と交差するように配置してなり、 １フレームの映像をｎ個のサブフィールドにて構成し、
各々の該サブフィールドが、パネル内の各表示セルにお
ける壁電荷の分布を均一な状態にするための消去放電を
行うリセット期間と、表示データに応じて該表示セル内
に壁電荷を形成するためのアドレス期間と、維持放電パ
ルスを繰り返し印加することで、前記アドレス期間中に
形成した壁電荷に基づいた維持放電を行う維持放電期間
とを有するプラズマディスプレイパネルの駆動方法にお
いて、 前記リセット期間中に、印加電圧値を連続的に変化させ
る消去パルスを複数印加する場合、１番目にパルス幅が
２μｓ以下である細幅パルスを前記第１の電極に印加
し、２番目に正方向に印加電圧値を連続的に変化させる
消去パルスを前記第２の電極に印加し、３番目に正方向
に印加電圧値を連続的に変化させる消去パルスを前記第
１の電極に印加することを特徴とするプラズマディスプ
レイパネルの駆動方法。 - 【請求項２８】 第１の基板に第１及び第２の電極を平
行に配置すると共に、該第１の基板又は該第１の基板と
対向する第２の基板に、第３の電極を該第１及び第２の
電極と交差するように配置してなり、 １フレームの映像をｎ個のサブフィールドにて構成し、
各々の該サブフィールドが、パネル内の各表示セルにお
ける壁電荷の分布を均一な状態にするための消去放電を
行うリセット期間と、表示データに応じて該表示セル内
に壁電荷を形成するためのアドレス期間と、維持放電パ
ルスを繰り返し印加することで、前記アドレス期間中に
形成した壁電荷に基づいた維持放電を行う維持放電期間
とを有するプラズマディスプレイパネルの駆動方法にお
いて、 電極に印加される電圧を連続的に変化させ、放電開始電
圧に近い電位で放電を行わせることで壁電荷を消去させ
るリセットパルスを複数個連続して、第１ないし第３の
いずれかの電極に印加することを特徴とするプラズマデ
ィスプレイパネルの駆動方法。 - 【請求項２９】 前記複数個のリセットパルスを第１の
電極に印加し、第２の電極の電位は各リセットパルス毎
に異なる値とすることを特徴とする請求項２８記載のプ
ラズマディスプレイパネルの駆動方法。 - 【請求項３０】 前記複数個のリセットパルスを第１の
電極に印加し、第３の電極の電位は各リセットパルス毎
に異なる値とすることを特徴とする請求項２８記載のプ
ラズマディスプレイパネルの駆動方法。 - 【請求項３１】 前記複数個のリセットパルスの電圧勾
配は等しいことを特徴とする請求項２８ないし３０のい
ずれか一項記載のプラズマディスプレイパネルの駆動方
法。 - 【請求項３２】 前記複数個のリセットパルスについ
て、ｎ＋１番目のリセットパルスの前記第１の電極と第
２の電極との最大電位差は、ｎ番目のリセットパルスに
おける前記最大電位差より大きいことを特徴とする請求
項２９記載のプラズマディスプレイパネルの駆動方法。 - 【請求項３３】 前記複数個のリセットパルスについ
て、ｎ＋１番目のリセットパルスの前記第１の電極と第
３の電極との最大電位差は、ｎ番目のリセットパルスに
おける前記最大電位差より大きいことを特徴とする請求
項３０記載のプラズマディスプレイパネルの駆動方法。 - 【請求項３４】 各リセットパルス毎に異なった値とす
る第２の電極の電位のうち、少なくとも１つは前記アド
レス期間中に第２の電極に印加する電位と等しいことを
特徴とする請求項２９記載のプラズマディスプレイパネ
ルの駆動方法。 - 【請求項３５】 各リセットパルス毎に異なった値とす
る第３の電極の電位のうち、少なくとも１つは前記アド
レス期間中に第３の電極に印加する電位と等しいことを
特徴とする請求項２９記載のプラズマディスプレイパネ
ルの駆動方法。 - 【請求項３６】 第１の基板に第１及び第２の電極を平
行に配置すると共に、該第１の基板又は該第１の基板と
対向する第２の基板に、第３の電極を該第１及び第２の
電極と交差するように配置したプラズマディスプレイパ
ネルと、 １フレームの映像をｎ個のサブフィールドにて構成し、
各々の該サブフィールドが、パネル内の各表示セルにお
ける壁電荷の分布を均一な状態にするための消去放電を
行うリセット期間と、表示データに応じて該表示セル内
に壁電荷を形成するためのアドレス期間と、維持放電パ
ルスを繰り返し印加することで、前記アドレス期間中に
形成した壁電荷に基づいた維持放電を行う維持放電期間
とでプラズマディスプレイパネルを駆動する第１の制御
部と、 電極に印加される電圧を連続的に変化させ、放電開始電
圧に近い電位で放電を行わせることで壁電荷を消去させ
るリセットパルスを複数個連続して、第１ないし第３の
いずれかの電極に印加する第２の制御部とを有すること
を特徴とするプラズマディスプレイパネルの駆動装置。
Priority Applications (9)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19601698A JP3573968B2 (ja) | 1997-07-15 | 1998-07-10 | プラズマディスプレイの駆動方法及び駆動装置 |
| EP07012389A EP1830339A3 (en) | 1997-07-15 | 1998-07-15 | Method and device for driving plasma display |
| DE69838409T DE69838409T2 (de) | 1997-07-15 | 1998-07-15 | Verfahren und Vorrichtung zur Ansteuerung einer Plasma-Anzeigetafel sowie Plasma-Anzeigetafel mit dieser Vorrichtung |
| US09/115,911 US6512501B1 (en) | 1997-07-15 | 1998-07-15 | Method and device for driving plasma display |
| EP07012390A EP1830340B1 (en) | 1997-07-15 | 1998-07-15 | Method and device for driving plasma display |
| KR10-1998-0028600A KR100354678B1 (ko) | 1997-07-15 | 1998-07-15 | 플라즈마 디스플레이 패널의 구동방법 |
| EP98305647A EP0903719B1 (en) | 1997-07-15 | 1998-07-15 | Method and device for driving a plasma display panel and plasma display panel including this device |
| KR1020020022257A KR100388842B1 (ko) | 1997-07-15 | 2002-04-23 | 플라즈마 디스플레이 패널의 구동 방법 |
| KR1020020022258A KR100388843B1 (ko) | 1997-07-15 | 2002-04-23 | 플라즈마 디스플레이 패널의 구동 방법 및 구동 장치 |
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9-189443 | 1997-07-15 | ||
| JP18944397 | 1997-07-15 | ||
| JP9-231039 | 1997-08-27 | ||
| JP23103997 | 1997-08-27 | ||
| JP19601698A JP3573968B2 (ja) | 1997-07-15 | 1998-07-10 | プラズマディスプレイの駆動方法及び駆動装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004159593A Division JP2004302480A (ja) | 1997-07-15 | 2004-05-28 | プラズマディスプレイの駆動方法及び駆動装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11133913A true JPH11133913A (ja) | 1999-05-21 |
| JP3573968B2 JP3573968B2 (ja) | 2004-10-06 |
Family
ID=27326177
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19601698A Expired - Lifetime JP3573968B2 (ja) | 1997-07-15 | 1998-07-10 | プラズマディスプレイの駆動方法及び駆動装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6512501B1 (ja) |
| EP (3) | EP0903719B1 (ja) |
| JP (1) | JP3573968B2 (ja) |
| KR (3) | KR100354678B1 (ja) |
| DE (1) | DE69838409T2 (ja) |
Cited By (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002006799A (ja) * | 2000-06-19 | 2002-01-11 | Matsushita Electric Ind Co Ltd | プラズマディスプレイパネルの駆動方法 |
| WO2002021495A1 (en) * | 2000-09-04 | 2002-03-14 | Orion Electric Co., Ltd. | Driving apparatus and method for plasma display panel |
| JP2002215086A (ja) * | 2001-01-19 | 2002-07-31 | Fujitsu Hitachi Plasma Display Ltd | プラズマディスプレイ装置の駆動方法およびプラズマディスプレイ装置 |
| WO2002101707A1 (en) * | 2001-06-12 | 2002-12-19 | Matsushita Electric Industrial Co., Ltd. | Plasma display and its driving method |
| WO2002101705A1 (en) * | 2001-06-12 | 2002-12-19 | Matsushita Electric Industrial Co., Ltd. | Plasma display |
| JP2004191530A (ja) * | 2002-12-10 | 2004-07-08 | Nec Plasma Display Corp | プラズマディスプレイパネルの駆動方法 |
| US6836261B1 (en) | 1999-04-21 | 2004-12-28 | Fujitsu Limited | Plasma display driving method and apparatus |
| WO2004114271A1 (ja) * | 2003-06-24 | 2004-12-29 | Matsushita Electric Industrial Co., Ltd. | プラズマディスプレイ装置及びその駆動方法 |
| JP2005234372A (ja) * | 2004-02-20 | 2005-09-02 | Fujitsu Hitachi Plasma Display Ltd | プラズマディスプレイ及びその駆動方法 |
| US7091935B2 (en) | 2001-03-26 | 2006-08-15 | Lg Electronics Inc. | Method of driving plasma display panel using selective inversion address method |
| KR100681773B1 (ko) * | 1999-06-29 | 2007-02-12 | 가부시끼가이샤 히다치 세이사꾸쇼 | 플라즈마 디스플레이 패널의 구동 방법 |
| JP2007163735A (ja) * | 2005-12-13 | 2007-06-28 | Matsushita Electric Ind Co Ltd | プラズマディスプレイパネルの駆動方法 |
| JP2007163736A (ja) * | 2005-12-13 | 2007-06-28 | Matsushita Electric Ind Co Ltd | プラズマディスプレイパネルの駆動方法 |
| CN100362546C (zh) * | 2005-10-14 | 2008-01-16 | 四川世纪双虹显示器件有限公司 | 一种等离子显示器的驱动方法 |
| WO2008026436A1 (fr) * | 2006-08-31 | 2008-03-06 | Panasonic Corporation | Dispositif d'affichage à plasma et procédé de commande d'un panneau d'affichage à plasma |
| WO2008072904A1 (en) * | 2006-12-14 | 2008-06-19 | Lg Electronics Inc | Plasma display apparatus |
| WO2008081698A1 (ja) * | 2006-12-28 | 2008-07-10 | Panasonic Corporation | プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法 |
| US7468712B2 (en) | 2003-04-22 | 2008-12-23 | Samsung Sdi Co., Ltd. | Plasma display panel and driving method thereof |
| US7542015B2 (en) | 2003-09-02 | 2009-06-02 | Samsung Sdi Co., Ltd. | Driving device of plasma display panel |
| JPWO2007094291A1 (ja) * | 2006-02-14 | 2009-07-09 | パナソニック株式会社 | プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法 |
| JPWO2007094292A1 (ja) * | 2006-02-14 | 2009-07-09 | パナソニック株式会社 | プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法 |
| JP2010122708A (ja) * | 2010-02-04 | 2010-06-03 | Hitachi Ltd | プラズマディスプレイパネルの駆動方法 |
| WO2010143403A1 (ja) * | 2009-06-08 | 2010-12-16 | パナソニック株式会社 | プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置 |
| US7911413B2 (en) | 2001-12-07 | 2011-03-22 | Lg Electronics Inc. | Method of driving plasma display panel |
| US8154542B2 (en) | 2006-02-06 | 2012-04-10 | Panasonic Corporation | Plasma display device and plasma-display-panel driving method |
Families Citing this family (37)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3573968B2 (ja) * | 1997-07-15 | 2004-10-06 | 富士通株式会社 | プラズマディスプレイの駆動方法及び駆動装置 |
| JP3424587B2 (ja) | 1998-06-18 | 2003-07-07 | 富士通株式会社 | プラズマディスプレイパネルの駆動方法 |
| CN101819746B (zh) | 1998-09-04 | 2013-01-09 | 松下电器产业株式会社 | 等离子体显示板驱动方法及离子体显示板装置 |
| KR100319098B1 (ko) * | 1999-06-28 | 2001-12-29 | 김순택 | 자동 전력 제어가 가능한 플라즈마 표시패널의 구동방법 및 장치 |
| JP3679704B2 (ja) * | 2000-02-28 | 2005-08-03 | 三菱電機株式会社 | プラズマディスプレイ装置の駆動方法及びプラズマディスプレイパネル用駆動装置 |
| JP3560143B2 (ja) * | 2000-02-28 | 2004-09-02 | 日本電気株式会社 | プラズマディスプレイパネルの駆動方法及び駆動回路 |
| US20010054993A1 (en) * | 2000-06-22 | 2001-12-27 | Yoshikazu Kanazawa | Plasma display panel and method of driving the same capable of providing high definition and high aperture ratio |
| KR100769158B1 (ko) * | 2000-12-04 | 2007-10-23 | 엘지.필립스 엘시디 주식회사 | 면 발광용 플랫램프 및 이를 구비한 액정표시장치 |
| KR20020060807A (ko) * | 2001-01-12 | 2002-07-19 | 주식회사 유피디 | 면방전 플라즈마 디스플레이 패널 구동장치 및 그 방법 |
| DE10162258A1 (de) * | 2001-03-23 | 2002-09-26 | Samsung Sdi Co | Verfahren und Vorrichtung zum Betreiben einer Plasmaanzeige |
| KR100385216B1 (ko) * | 2001-05-16 | 2003-05-27 | 삼성에스디아이 주식회사 | 리셋 안정화를 위한 플라즈마 디스플레이 패널의 구동방법및 그 장치 |
| WO2002099778A1 (fr) * | 2001-05-30 | 2002-12-12 | Matsushita Electric Industrial Co., Ltd. | Afficheur possedant un panneau d'affichage au plasma et son procede de commande |
| JP4612985B2 (ja) | 2002-03-20 | 2011-01-12 | 日立プラズマディスプレイ株式会社 | プラズマディスプレイ装置の駆動方法 |
| JP2004004513A (ja) * | 2002-04-25 | 2004-01-08 | Fujitsu Hitachi Plasma Display Ltd | プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置 |
| KR100596546B1 (ko) * | 2003-10-14 | 2006-07-03 | 재단법인서울대학교산학협력재단 | 플라즈마 디스플레이 패널의 구동 방법 |
| KR100603292B1 (ko) * | 2003-10-15 | 2006-07-20 | 삼성에스디아이 주식회사 | 패널 구동 방법 |
| KR100499101B1 (ko) * | 2003-11-04 | 2005-07-01 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널의 구동방법 및 장치 |
| WO2005094178A2 (en) * | 2004-04-01 | 2005-10-13 | Saifun Semiconductors Ltd. | Method, circuit and systems for erasing one or more non-volatile memory cells |
| JP2005321680A (ja) * | 2004-05-11 | 2005-11-17 | Matsushita Electric Ind Co Ltd | プラズマディスプレイパネルの駆動方法 |
| JP4646020B2 (ja) * | 2004-07-29 | 2011-03-09 | 株式会社日立プラズマパテントライセンシング | プラズマディスプレイパネルの駆動方法 |
| JP4577681B2 (ja) * | 2004-07-30 | 2010-11-10 | 株式会社日立プラズマパテントライセンシング | プラズマディスプレイパネルの駆動方法 |
| TWI241612B (en) * | 2004-10-22 | 2005-10-11 | Chunghwa Picture Tubes Ltd | Driving method |
| KR100612309B1 (ko) | 2004-10-25 | 2006-08-11 | 삼성에스디아이 주식회사 | 플라즈마 표시 장치와 그의 구동 방법 |
| KR100612312B1 (ko) | 2004-11-05 | 2006-08-16 | 삼성에스디아이 주식회사 | 플라즈마 표시 장치 및 그의 구동 방법 |
| KR20060056820A (ko) * | 2004-11-22 | 2006-05-25 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널 구동장치 및 구동방법 |
| KR100667362B1 (ko) * | 2005-01-25 | 2007-01-12 | 엘지전자 주식회사 | 플라즈마 표시 패널의 구동 장치 및 방법 |
| US20090009436A1 (en) * | 2005-03-25 | 2009-01-08 | Keiji Akamatsu | Plasma display panel device and drive method thereof |
| KR100667539B1 (ko) * | 2005-04-07 | 2007-01-12 | 엘지전자 주식회사 | 플라즈마 디스플레이 장치 및 그의 구동 방법 |
| KR100705807B1 (ko) * | 2005-06-13 | 2007-04-09 | 엘지전자 주식회사 | 플라즈마 디스플레이 장치 및 그의 구동 방법 |
| KR100670184B1 (ko) * | 2005-07-18 | 2007-01-16 | 삼성에스디아이 주식회사 | 플라즈마 표시 장치 및 그 구동 방법 |
| KR100709259B1 (ko) * | 2005-09-26 | 2007-04-19 | 삼성에스디아이 주식회사 | 플라즈마 표시 장치 및 그 구동 방법 |
| WO2007069598A1 (ja) * | 2005-12-13 | 2007-06-21 | Matsushita Electric Industrial Co., Ltd. | プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置 |
| KR100793087B1 (ko) * | 2006-01-04 | 2008-01-10 | 엘지전자 주식회사 | 플라즈마 디스플레이 장치 |
| US20080191970A1 (en) * | 2007-02-09 | 2008-08-14 | Lg Electronics Inc. | Method of driving plasma display apparatus |
| JP2008287237A (ja) * | 2007-04-18 | 2008-11-27 | Panasonic Corp | プラズマディスプレイ装置およびその駆動方法 |
| CN101548306B (zh) * | 2007-04-18 | 2012-05-02 | 松下电器产业株式会社 | 等离子显示面板的驱动方法 |
| KR101709144B1 (ko) | 2014-10-02 | 2017-02-23 | 윤태수 | 하수 오니 건조 장치 |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2576159B2 (ja) * | 1987-11-16 | 1997-01-29 | 日本電気株式会社 | プラズマディスプレイ装置 |
| FR2635901B1 (fr) * | 1988-08-26 | 1990-10-12 | Thomson Csf | Procede de commande ligne par ligne d'un panneau a plasma du type alternatif a entretien coplanaire |
| JP2893803B2 (ja) | 1990-02-27 | 1999-05-24 | 日本電気株式会社 | プラズマディスプレイの駆動方法 |
| JP3259253B2 (ja) * | 1990-11-28 | 2002-02-25 | 富士通株式会社 | フラット型表示装置の階調駆動方法及び階調駆動装置 |
| DE69220019T2 (de) * | 1991-12-20 | 1997-09-25 | Fujitsu Ltd | Verfahren und Vorrichtung zur Steuerung einer Anzeigetafel |
| JP3276406B2 (ja) | 1992-07-24 | 2002-04-22 | 富士通株式会社 | プラズマディスプレイの駆動方法 |
| US5461395A (en) * | 1993-03-08 | 1995-10-24 | Tektronix, Inc. | Plasma addressing structure having a pliant dielectric layer |
| JP2772753B2 (ja) * | 1993-12-10 | 1998-07-09 | 富士通株式会社 | プラズマディスプレイパネル並びにその駆動方法及び駆動回路 |
| JP3555995B2 (ja) * | 1994-10-31 | 2004-08-18 | 富士通株式会社 | プラズマディスプレイ装置 |
| JP3265904B2 (ja) * | 1995-04-06 | 2002-03-18 | 富士通株式会社 | フラット・ディスプレイ・パネルの駆動方法 |
| JP3611377B2 (ja) * | 1995-09-01 | 2005-01-19 | 富士通株式会社 | 画像表示装置 |
| JP3112820B2 (ja) * | 1995-12-28 | 2000-11-27 | 富士通株式会社 | 表示パネルの駆動方法及びパネル表示装置 |
| JPH0981074A (ja) * | 1995-09-19 | 1997-03-28 | Fujitsu Ltd | ディスプレイ装置及びディスプレイユニット及びディスプレイ信号生成装置 |
| US5818419A (en) * | 1995-10-31 | 1998-10-06 | Fujitsu Limited | Display device and method for driving the same |
| JP3565650B2 (ja) * | 1996-04-03 | 2004-09-15 | 富士通株式会社 | Ａｃ型ｐｄｐの駆動方法及び表示装置 |
| KR100222198B1 (ko) * | 1996-05-30 | 1999-10-01 | 구자홍 | 플라즈마 표시장치의 구동회로 |
| JP3580027B2 (ja) | 1996-06-06 | 2004-10-20 | 株式会社日立製作所 | プラズマディスプレイ装置 |
| JP3704813B2 (ja) | 1996-06-18 | 2005-10-12 | 三菱電機株式会社 | プラズマディスプレイパネルの駆動方法及びプラズマディスプレイ |
| US6052101A (en) * | 1996-07-31 | 2000-04-18 | Lg Electronics Inc. | Circuit of driving plasma display device and gray scale implementing method |
| JP3348610B2 (ja) * | 1996-11-12 | 2002-11-20 | 富士通株式会社 | プラズマディスプレイパネルの駆動方法及び装置 |
| JP3573968B2 (ja) * | 1997-07-15 | 2004-10-06 | 富士通株式会社 | プラズマディスプレイの駆動方法及び駆動装置 |
-
1998
- 1998-07-10 JP JP19601698A patent/JP3573968B2/ja not_active Expired - Lifetime
- 1998-07-15 EP EP98305647A patent/EP0903719B1/en not_active Expired - Lifetime
- 1998-07-15 US US09/115,911 patent/US6512501B1/en not_active Expired - Lifetime
- 1998-07-15 DE DE69838409T patent/DE69838409T2/de not_active Expired - Lifetime
- 1998-07-15 KR KR10-1998-0028600A patent/KR100354678B1/ko not_active IP Right Cessation
- 1998-07-15 EP EP07012389A patent/EP1830339A3/en not_active Withdrawn
- 1998-07-15 EP EP07012390A patent/EP1830340B1/en not_active Expired - Lifetime
-
2002
- 2002-04-23 KR KR1020020022258A patent/KR100388843B1/ko not_active IP Right Cessation
- 2002-04-23 KR KR1020020022257A patent/KR100388842B1/ko not_active IP Right Cessation
Cited By (36)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6836261B1 (en) | 1999-04-21 | 2004-12-28 | Fujitsu Limited | Plasma display driving method and apparatus |
| KR100681773B1 (ko) * | 1999-06-29 | 2007-02-12 | 가부시끼가이샤 히다치 세이사꾸쇼 | 플라즈마 디스플레이 패널의 구동 방법 |
| JP2002006799A (ja) * | 2000-06-19 | 2002-01-11 | Matsushita Electric Ind Co Ltd | プラズマディスプレイパネルの駆動方法 |
| WO2002021495A1 (en) * | 2000-09-04 | 2002-03-14 | Orion Electric Co., Ltd. | Driving apparatus and method for plasma display panel |
| JP2002215086A (ja) * | 2001-01-19 | 2002-07-31 | Fujitsu Hitachi Plasma Display Ltd | プラズマディスプレイ装置の駆動方法およびプラズマディスプレイ装置 |
| US7091935B2 (en) | 2001-03-26 | 2006-08-15 | Lg Electronics Inc. | Method of driving plasma display panel using selective inversion address method |
| US7518575B2 (en) | 2001-06-12 | 2009-04-14 | Panasonic Corporation | Plasma display device and method of driving the same |
| US7352342B2 (en) | 2001-06-12 | 2008-04-01 | Matsushita Electric Industrial Co., Ltd. | Plasma display apparatus |
| US7429967B2 (en) | 2001-06-12 | 2008-09-30 | Matsushita Electric Industrial Co., Ltd. | Plasma display device and method of driving the same |
| KR100848224B1 (ko) * | 2001-06-12 | 2008-07-24 | 마츠시타 덴끼 산교 가부시키가이샤 | 플라즈마 디스플레이 장치 |
| WO2002101705A1 (en) * | 2001-06-12 | 2002-12-19 | Matsushita Electric Industrial Co., Ltd. | Plasma display |
| US7365708B2 (en) | 2001-06-12 | 2008-04-29 | Matsushita Electric Industrial Co., Ltd. | Plasma display and its driving method |
| WO2002101707A1 (en) * | 2001-06-12 | 2002-12-19 | Matsushita Electric Industrial Co., Ltd. | Plasma display and its driving method |
| US7339553B2 (en) | 2001-06-12 | 2008-03-04 | Matsushita Electric Industrial Co., Ltd. | Plasma display |
| US7911413B2 (en) | 2001-12-07 | 2011-03-22 | Lg Electronics Inc. | Method of driving plasma display panel |
| JP2004191530A (ja) * | 2002-12-10 | 2004-07-08 | Nec Plasma Display Corp | プラズマディスプレイパネルの駆動方法 |
| US7468712B2 (en) | 2003-04-22 | 2008-12-23 | Samsung Sdi Co., Ltd. | Plasma display panel and driving method thereof |
| WO2004114271A1 (ja) * | 2003-06-24 | 2004-12-29 | Matsushita Electric Industrial Co., Ltd. | プラズマディスプレイ装置及びその駆動方法 |
| US7477209B2 (en) | 2003-06-24 | 2009-01-13 | Panasonic Corporation | Plasma display apparatus and driving method thereof |
| US7542015B2 (en) | 2003-09-02 | 2009-06-02 | Samsung Sdi Co., Ltd. | Driving device of plasma display panel |
| JP2005234372A (ja) * | 2004-02-20 | 2005-09-02 | Fujitsu Hitachi Plasma Display Ltd | プラズマディスプレイ及びその駆動方法 |
| CN100362546C (zh) * | 2005-10-14 | 2008-01-16 | 四川世纪双虹显示器件有限公司 | 一种等离子显示器的驱动方法 |
| JP2007163736A (ja) * | 2005-12-13 | 2007-06-28 | Matsushita Electric Ind Co Ltd | プラズマディスプレイパネルの駆動方法 |
| JP2007163735A (ja) * | 2005-12-13 | 2007-06-28 | Matsushita Electric Ind Co Ltd | プラズマディスプレイパネルの駆動方法 |
| US8154542B2 (en) | 2006-02-06 | 2012-04-10 | Panasonic Corporation | Plasma display device and plasma-display-panel driving method |
| JP5061909B2 (ja) * | 2006-02-06 | 2012-10-31 | パナソニック株式会社 | プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法 |
| JPWO2007094292A1 (ja) * | 2006-02-14 | 2009-07-09 | パナソニック株式会社 | プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法 |
| JPWO2007094291A1 (ja) * | 2006-02-14 | 2009-07-09 | パナソニック株式会社 | プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法 |
| WO2008026436A1 (fr) * | 2006-08-31 | 2008-03-06 | Panasonic Corporation | Dispositif d'affichage à plasma et procédé de commande d'un panneau d'affichage à plasma |
| WO2008072904A1 (en) * | 2006-12-14 | 2008-06-19 | Lg Electronics Inc | Plasma display apparatus |
| KR100980550B1 (ko) | 2006-12-28 | 2010-09-06 | 파나소닉 주식회사 | 플라즈마 디스플레이 장치 및 플라즈마 디스플레이 패널의 구동 방법 |
| WO2008081698A1 (ja) * | 2006-12-28 | 2008-07-10 | Panasonic Corporation | プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法 |
| JP5136414B2 (ja) * | 2006-12-28 | 2013-02-06 | パナソニック株式会社 | プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法 |
| US8421714B2 (en) | 2006-12-28 | 2013-04-16 | Panasonic Corporation | Plasma display device and method for driving plasma display panel |
| WO2010143403A1 (ja) * | 2009-06-08 | 2010-12-16 | パナソニック株式会社 | プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置 |
| JP2010122708A (ja) * | 2010-02-04 | 2010-06-03 | Hitachi Ltd | プラズマディスプレイパネルの駆動方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1830340A3 (en) | 2008-11-26 |
| KR19990013884A (ko) | 1999-02-25 |
| DE69838409D1 (de) | 2007-10-25 |
| US6512501B1 (en) | 2003-01-28 |
| JP3573968B2 (ja) | 2004-10-06 |
| EP0903719A3 (en) | 1999-05-19 |
| DE69838409T2 (de) | 2008-01-03 |
| KR100388843B1 (ko) | 2003-06-25 |
| KR100388842B1 (ko) | 2003-06-25 |
| EP1830339A3 (en) | 2008-11-26 |
| EP1830339A2 (en) | 2007-09-05 |
| EP0903719B1 (en) | 2007-09-12 |
| EP1830340B1 (en) | 2012-04-11 |
| KR100354678B1 (ko) | 2003-01-24 |
| EP0903719A2 (en) | 1999-03-24 |
| EP1830340A2 (en) | 2007-09-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3573968B2 (ja) | プラズマディスプレイの駆動方法及び駆動装置 | |
| US6020687A (en) | Method for driving a plasma display panel | |
| JP3263310B2 (ja) | プラズマディスプレイパネル駆動方法及びこの駆動方法を用いたプラズマディスプレイ装置 | |
| KR100658481B1 (ko) | 플라즈마 디스플레이의 구동 방법 및 구동 장치 | |
| JP3429438B2 (ja) | Ａｃ型ｐｄｐの駆動方法 | |
| JP3318497B2 (ja) | Ａｃ型ｐｄｐの駆動方法 | |
| JPH1195718A (ja) | Ａｃ型ｐｄｐの駆動方法及びプラズマ表示装置 | |
| JPH11352924A (ja) | ガス放電デバイスの駆動方法 | |
| JP2003345292A (ja) | プラズマディスプレイパネルの駆動方法 | |
| JP4349501B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
| JP3457173B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
| JP4089759B2 (ja) | Ａｃ型ｐｄｐの駆動方法 | |
| JP3265904B2 (ja) | フラット・ディスプレイ・パネルの駆動方法 | |
| KR100285623B1 (ko) | 플라즈마디스플레이패널의구동방법 | |
| JP3420031B2 (ja) | Ａｃ型ｐｄｐの駆動方法 | |
| JP4216897B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
| JP4216891B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
| JP2004302480A (ja) | プラズマディスプレイの駆動方法及び駆動装置 | |
| JP3606861B2 (ja) | Ａｃ型ｐｄｐの駆動方法 | |
| JP4130460B2 (ja) | プラズマディスプレイの駆動方法および駆動装置 | |
| JP2004029851A (ja) | 画像表示装置の駆動方法 | |
| KR20040076406A (ko) | 플라즈마 디스플레이 패널의 구동방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040330 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040528 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040629 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040630 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S131 | Request for trust registration of transfer of right |
Free format text: JAPANESE INTERMEDIATE CODE: R313131 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080709 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080709 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090709 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090709 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100709 Year of fee payment: 6 |