JP4997751B2 - プラズマディスプレイパネルの駆動方法 - Google Patents

プラズマディスプレイパネルの駆動方法 Download PDF

Info

Publication number
JP4997751B2
JP4997751B2 JP2005358735A JP2005358735A JP4997751B2 JP 4997751 B2 JP4997751 B2 JP 4997751B2 JP 2005358735 A JP2005358735 A JP 2005358735A JP 2005358735 A JP2005358735 A JP 2005358735A JP 4997751 B2 JP4997751 B2 JP 4997751B2
Authority
JP
Japan
Prior art keywords
discharge
sustain
voltage
electrode
period
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005358735A
Other languages
English (en)
Other versions
JP2007163735A (ja
Inventor
秀彦 庄司
貴彦 折口
光男 植田
豊 吉濱
茂雄 木子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2005358735A priority Critical patent/JP4997751B2/ja
Priority to PCT/JP2006/324748 priority patent/WO2007069598A1/ja
Priority to US11/795,306 priority patent/US20080165211A1/en
Priority to KR1020087021789A priority patent/KR101002569B1/ko
Priority to CNB2006800081695A priority patent/CN100568330C/zh
Priority to KR1020077015940A priority patent/KR100868150B1/ko
Publication of JP2007163735A publication Critical patent/JP2007163735A/ja
Application granted granted Critical
Publication of JP4997751B2 publication Critical patent/JP4997751B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Description

本発明は、プラズマディスプレイパネルの駆動方法に関する。
プラズマディスプレイパネル(以下、「パネル」と略記する)として代表的な交流面放電型パネルは、対向配置された前面板と背面板との間に多数の放電セルが形成されている。前面板は、1対の走査電極と維持電極とからなる表示電極対が前面ガラス基板上に互いに平行に複数対形成され、それら表示電極対を覆うように誘電体層および保護層が形成されている。背面板は、背面ガラス基板上に複数の平行なデータ電極と、それらを覆うように誘電体層と、さらにその上にデータ電極と平行に複数の隔壁とがそれぞれ形成され、誘電体層の表面と隔壁の側面とに蛍光体層が形成されている。そして、表示電極対とデータ電極とが立体交差するように前面板と背面板とが対向配置されて密封され、内部の放電空間にはキセノンを含む放電ガスが封入されている。ここで表示電極対とデータ電極とが対向する部分に放電セルが形成される。このような構成のパネルにおいて、各放電セル内でガス放電により紫外線を発生させ、この紫外線でRGB各色の蛍光体を励起発光させてカラー表示を行っている。
パネルを駆動する方法としてはサブフィールド法、すなわち、1フィールド期間を複数のサブフィールドに分割した上で、発光させるサブフィールドの組み合わせによって階調表示を行う方法が一般的である。各サブフィールドは、初期化期間、書込み期間および維持期間を有し、初期化期間では初期化放電を発生し、続く書込み動作に必要な壁電荷を各電極上に形成する。書込み期間では、表示を行うべき放電セルで選択的に書込み放電を発生し壁電荷を形成する。そして維持期間では、走査電極と維持電極とからなる表示電極対に交互に維持パルスを印加し、書込み放電を起こした放電セルで維持放電を発生させ、対応する放電セルの蛍光体層を発光させることにより画像表示を行う。
サブフィールド法の中でも、緩やかに変化する電圧波形を用いて初期化放電を行い、さらに維持放電を行った放電セルに対して選択的に初期化放電を行うことで、階調表示に関係しない発光を極力減らしコントラスト比を向上させた新規な駆動方法が開示されている(例えば、特許文献1参照)。
特許文献1には、維持期間における最後の維持パルスのパルス幅を他の維持パルスのパルス幅よりも短くし、表示電極間の壁電荷による電位差を緩和する、いわゆる細幅消去放電についても記載されている。この細幅消去放電を安定して発生させることによって、続くサブフィールドの書込み期間において確実な書込み動作を行うことができ、コントラスト比の高いプラズマディスプレイ装置を実現することができる。
特開2000−242224号公報
しかしながら、最近のパネルの大画面化、あるいは高輝度化に伴い細幅消去放電が不安定となる傾向があり、そのため書込み放電が不安定となって、表示を行うべき放電セルで書込み放電が発生せず画像表示品質を劣化させる、あるいは書込み放電を発生させるために必要な電圧が高くなる等の問題が生じてきた。
本発明はこれらの課題に鑑みなされたものであり、大画面・高輝度パネルであっても、書込み放電を発生させるために必要な電圧を高くすることなく、安定した書込み放電を発生させ、画像表示品質のよいパネルの駆動方法を提供することを目的とする。
本発明は走査電極と維持電極とからなる表示電極対を有する放電セルを複数備えたパネルの駆動方法であって、1フィールド期間を、放電セルで選択的に書込み放電を発生させる書込み期間と、書込み放電を発生させた放電セルで輝度重みに比例した回数の維持放電を発生させる維持期間とを有する複数のサブフィールドで構成し、維持期間において最後の維持放電を発生させるための電圧を表示電極対に印加した後、そのサブフィールドにおける放電セルの点灯率に応じた時間間隔を置いて、表示電極対の電極間の電位差を緩和するための電圧を表示電極対に印加することを特徴とする。この方法により、大画面・高輝度パネルであっても、書込み放電を発生させるために必要な電圧を高くすることなく、安定した書込み放電を発生させ、画像表示品質のよいパネルの駆動方法を提供することができる。
また本発明のパネルの駆動方法は、放電セルの点灯率が高いときの時間間隔は、放電セルの点灯率が低いときの時間間隔よりも長くなるように制御されたサブフィールドを1フィールド期間に少なくとも1つ含むことが望ましい。
また本発明のパネルの駆動方法は、輝度重みの小さいサブフィールドにおける時間間隔は、輝度重みの大きいサブフィールドにおける時間間隔に等しいかまたは短くなるように制御してもよい。この方法により、表示画像品質をさらに向上させることができる。
また本発明は、走査電極と維持電極とからなる表示電極対を有する放電セルを複数備えたパネルの駆動方法であって、1フィールド期間を、放電セルで選択的に書込み放電を発生させる書込み期間と、書込み放電を発生させた放電セルで輝度重みに比例した回数の維持放電を発生させる維持期間とを有する複数のサブフィールドで構成し、維持放電を発生させるための電圧を表示電極対に印加するための第1のスイッチング素子と、表示電極対の電極間の電位差を緩和するための電圧を表示電極対に印加する第2のスイッチング素子とを備え、維持期間において最後の維持放電を発生させる際に、第1のスイッチング素子をオンにした後、そのサブフィールドにおける放電セルの点灯率に応じた時間間隔を置いて、第2のスイッチング素子をオンにすることを特徴とする。この方法によっても、大画面・高輝度パネルであっても、書込み放電を発生させるために必要な電圧を高くすることなく、安定した書込み放電を発生させ、画像表示品質のよいパネルの駆動方法を提供することができる。
また本発明のパネルの駆動方法は、放電セルの点灯率が高いときの時間間隔は、放電セルの点灯率が低いときの時間間隔よりも長くなるように制御されたサブフィールドを1フィールド期間に少なくとも1つ含むことが望ましい。
また本発明のパネルの駆動方法は、輝度重みの小さいサブフィールドにおける時間間隔は、輝度重みの大きいサブフィールドにおける時間間隔に等しいかまたは短くなるように制御してもよい。この方法により、表示画像品質をさらに向上させることができる。
本発明によれば、大画面・高輝度パネルであっても、書込み放電を発生させるために必要な電圧を高くすることなく、安定した書込み放電を発生させ、画像表示品質のよいパネルの駆動方法を提供することが可能となる。
以下、本発明の実施の形態におけるパネルの駆動方法について、図面を用いて説明する。
(実施の形態)
図1は本発明の実施の形態に用いるパネルの要部を示す分解斜視図である。パネル10は、ガラス製の前面基板21と背面基板31とを対向配置して、その間に放電空間を形成するように構成されている。前面基板21上には表示電極対を構成する走査電極22と維持電極23とが互いに平行に対をなして複数形成されている。そして、走査電極22および維持電極23を覆うように誘電体層24が形成され、誘電体層24上には保護層25が形成されている。また、背面基板31上には絶縁体層33で覆われた複数のデータ電極32が設けられ、絶縁体層33上に井桁状の隔壁34が設けられている。また、絶縁体層33の表面および隔壁34の側面に蛍光体層35が設けられている。そして、走査電極22および維持電極23とデータ電極32とが交差するように前面基板21と背面基板31とが対向配置されており、その間に形成される放電空間には、放電ガスとして、例えばネオンとキセノンの混合ガスが封入されている。なお、パネルの構造は上述したものに限られるわけではなく、例えばストライプ状の隔壁を備えたものであってもよい。
図2は本発明の実施の形態に用いるパネルの電極配列図である。行方向にn本の走査電極SC1〜SCn(図1の走査電極22)およびn本の維持電極SU1〜SUn(図1の維持電極23)が配列され、列方向にm本のデータ電極D1〜Dm(図1のデータ電極32)が配列されている。そして、1対の走査電極SCiおよび維持電極SUi(i=1〜n)と1つのデータ電極Dj(j=1〜m)とが交差した部分に放電セルが形成され、放電セルは放電空間内にm×n個形成されている。
図3は本発明の実施の形態におけるプラズマディスプレイ装置の回路ブロック図である。このプラズマディスプレイ装置は、パネル10、画像信号処理回路51、データ電極駆動回路52、走査電極駆動回路53、維持電極駆動回路54、タイミング発生回路55、点灯率算出回路58および電源回路(図示せず)を備えている。
画像信号処理回路51は、画像信号sigをサブフィールド毎の画像データに変換する。データ電極駆動回路52はサブフィールド毎の画像データを各データ電極D1〜Dmに対応する信号に変換し各データ電極D1〜Dmを駆動する。点灯率算出回路58はサブフィールド毎の画像データにもとづいてサブフィールド毎の放電セルの点灯率、すなわち点灯する放電セル数の全放電セル数に対する割合を算出する。タイミング発生回路55は水平同期信号H、垂直同期信号Vおよび点灯率算出回路58が算出した点灯率をもとにして各種のタイミング信号を発生し、各回路ブロックへ供給している。走査電極駆動回路53はタイミング信号にもとづいて走査電極SC1〜SCnに駆動電圧波形を供給し、維持電極駆動回路54はタイミング信号にもとづいて維持電極SU1〜SUnに駆動電圧波形を供給する。ここで、走査電極駆動回路53は、後述する維持パルスを発生させるための維持パルス発生部100を備え、維持電極駆動回路54にも同様に維持パルス発生部200を備えている。
次に、パネルを駆動するための駆動電圧波形とその動作について説明する。本実施の形態においては、1フィールドを10のサブフィールド(第1SF、第2SF、・・・、第10SF)に分割し、各サブフィールドはそれぞれ(1、2、3、6、11、18、30、44、60、81)の輝度重みをもつものとして説明する。図4は本発明の実施の形態に用いるパネルの各電極に印加する駆動電圧波形を示す図であり、1フィールドを複数のサブフィールドに分割し、それぞれのサブフィールドは初期化期間、書込み期間、維持期間を有している。
第1SFの初期化期間では、まずその前半部において、データ電極D1〜Dmおよび維持電極SU1〜SUnを0Vに保持し、走査電極SC1〜SCnに対して放電開始電圧以下となる電圧Vi1から放電開始電圧を超える電圧Vi2に向かって緩やかに上昇するランプ電圧を印加する。すると、全ての放電セルにおいて微弱な初期化放電を起こし、走査電極SC1〜SCn上に負の壁電圧が蓄積され、維持電極SU1〜SUnおよびデータ電極D1〜Dm上に正の壁電圧が蓄積される。ここで、電極上の壁電圧とは電極を覆う誘電体層上や蛍光体層上等に蓄積した壁電荷により生じる電圧を指す。
続いて初期化期間の後半部において、維持電極SU1〜SUnを正の電圧Ve1に保ち、走査電極SC1〜SCnに電圧Vi3から電圧Vi4に向かって緩やかに下降するランプ電圧を印加する。すると、全ての放電セルにおいて再び微弱な初期化放電を起こし、走査電極SC1〜SCn上と維持電極SU1〜SUn上との間の壁電圧が弱められ、データ電極D1〜Dm上の正の壁電圧が書込み動作に適した値に調整される。
本実施の形態においては、このように第1SFの初期化動作は、全ての放電セルに対して初期化放電を行う全セル初期化動作である。
続く書込み期間では、維持電極SU1〜SUnを電圧Ve2に、走査電極SC1〜SCnを電圧Vcに保持する。次に、1行目の走査電極SC1に負の走査パルス電圧Vaを印加するとともに、データ電極D1〜Dmのうち1行目に表示すべき放電セルのデータ電極Dk(k=1〜m)に正の書込みパルス電圧Vdを印加する。このときデータ電極Dkと走査電極SC1との交差部の電圧は、外部印加電圧(Vd−Va)にデータ電極Dk上の壁電圧と走査電極SC1上の壁電圧とが加算されたものとなり、放電開始電圧を超える。そして、データ電極Dkと走査電極SC1との間および維持電極SU1と走査電極SC1との間に書込み放電が起こり、この放電セルの走査電極SC1上に正の壁電圧が蓄積され、維持電極SU1上に負の壁電圧が蓄積され、データ電極Dk上にも負の壁電圧が蓄積される。このようにして、1行目に表示すべき放電セルで書込み放電を起こして各電極上に壁電圧を蓄積する書込み動作が行われる。一方、書込みパルス電圧Vdを印加しなかったデータ電極D1〜Dmと走査電極SC1との交差部の電圧は放電開始電圧を超えないので、書込み放電は発生しない。以上の書込み動作をn行目の放電セルに至るまで順次行い、書込み期間が終了する。
続く維持期間では、消費電力を削減するために電力回収回路を用いて駆動を行っている。駆動電圧波形の詳細については後述することとして、ここでは維持期間における維持動作の概要について説明する。まず走査電極SC1〜SCnに正の維持パルス電圧Vsを印加するとともに維持電極SU1〜SUnに接地電位、すなわち0Vを印加する。すると書込み放電を起こした放電セルにおいては、走査電極SCi上と維持電極SUi上との間の電圧は維持パルス電圧Vsに走査電極SCi上の壁電圧と維持電極SUi上の壁電圧とが加算されたものとなり放電開始電圧を超える。そして、走査電極SCiと維持電極SUiとの間に維持放電が起こり、このとき発生した紫外線により蛍光体層35が発光する。そして走査電極SCi上に負の壁電圧が蓄積され、維持電極SUi上に正の壁電圧が蓄積される。さらにデータ電極Dk上にも正の壁電圧が蓄積される。書込み期間において書込み放電が起きなかった放電セルでは維持放電は発生せず、初期化期間の終了時における壁電圧が保持される。
続いて、走査電極SC1〜SCnには0Vを、維持電極SU1〜SUnには維持パルス電圧Vsをそれぞれ印加する。すると、維持放電を起こした放電セルでは、維持電極SUi上と走査電極SCi上との間の電圧が放電開始電圧を超えるので再び維持電極SUiと走査電極SCiとの間に維持放電が起こり、維持電極SUi上に負の壁電圧が蓄積され走査電極SCi上に正の壁電圧が蓄積される。以降同様に、走査電極SC1〜SCnと維持電極SU1〜SUnとに交互に輝度重みに応じた数の維持パルス電圧を印加し、表示電極対の電極間に電位差を与えることにより、書込み期間において書込み放電を起こした放電セルで維持放電が継続して行われる。
そして、維持期間の最後には走査電極SC1〜SCnと維持電極SU1〜SUnとの電極間にいわゆる細幅パルス状の電位差を与えて、データ電極Dk上の正の壁電荷を残したまま、走査電極SCiおよび維持電極SUi上の壁電圧を消去している。具体的には、維持電極SU1〜SUnを一旦0Vに戻した後、走査電極SC1〜SCnに維持パルス電圧Vsを印加する。すると、維持放電を起こした放電セルで、維持電極SUiと走査電極SCiとの間に維持放電が起こる。そしてこの放電が収束する前、すなわち放電で発生した荷電粒子が放電空間内に十分残留している間に、維持電極SU1〜SUnに電圧Ve1を印加する。これにより、維持電極SUiと走査電極SCiとの電極間の電位差が(Vs−Ve1)の程度まで弱まる。すると、データ電極Dk上の正の壁電荷を残したまま、走査電極SC1〜SCn上と維持電極SU1〜SUn上との間の壁電圧はそれぞれの電極に印加した電圧の差(Vs−Ve1)の程度まで弱められる。以下、この放電を「消去放電」と呼び、消去放電を発生させるために走査電極SC1〜SCnと維持電極SU1〜SUnとの間に与える電位差は幅の狭い細幅パルス状の電位差である。
このように、最後の維持放電、すなわち消去放電を発生させるための電圧Vsを走査電極SC1〜SCnに印加した後、所定の時間間隔(以下、「消去位相差Th1」と呼称する)を置いて、表示電極対の電極間の電位差を緩和するための電圧Ve1を維持電極SU1〜SUnに印加する。第1SFの維持期間においては点灯率にかかわらず消去位相差Th1は150nsになるように制御されている。こうして第1SFの維持期間における維持動作が終了する。
第2SFの初期化期間では、維持電極SU1〜SUnを電圧Ve1に、データ電極D1〜Dmを0Vにそれぞれ保持し、走査電極SC1〜SCnに電圧Vi3’から電圧Vi4に向かって緩やかに下降するランプ電圧を印加する。すると前のサブフィールドの維持期間で維持放電を行った放電セルでは微弱な初期化放電が発生し、走査電極SCi上および維持電極SUi上の壁電圧が弱められる。またデータ電極Dkに対しては、直前の維持期間においてデータ電極Dk上に正の壁電圧が十分に蓄積されているので、この壁電圧の過剰な部分が放電され、書込み動作に適した壁電圧に調整される。一方、前のサブフィールドで維持放電を行わなかった放電セルについては放電することはなく、前のサブフィールドの初期化期間終了時における壁電荷がそのまま保たれる。
このように第2SFの初期化動作は、直前のサブフィールドの維持期間で維持動作を行った放電セルに対して選択的に初期化放電を行う選択初期化動作である。
第2SFの書込み期間の動作は第1SFと同様であるため説明を省略する。続く維持期間の動作も維持パルスの数を除いて同様である。第3SF〜第10SFにおける初期化期間の動作は第2SFと同様の選択初期化動作であり、書込み期間の書込み動作も第2SFと同様である。ただし本実施の形態においては、維持期間の最後に表示電極対のそれぞれに印加する電圧の消去位相差Th1は、サブフィールドとそのサブフィールドの点灯率とによって制御されている。図5は本実施の形態におけるサブフィールドと点灯率と消去位相差Th1との関係を示す図である。このように、第1SF〜第4SFでは点灯率にかかわらず消去位相差Th1は150nsになるように制御されている。また第5SF〜第10SFでは、点灯率が44%未満の場合には消去位相差Th1は150ns、点灯率が44%以上70%未満の場合には消去位相差Th1は200ns、点灯率が70%以上の場合には消去位相差Th1は300nsとなるように制御されている。このように制御することにより、走査パルス電圧やデータパルス電圧を高くすることなく、安定した書込み放電を発生させることができる。
次に、維持期間における動作の詳細について説明する。まず表示電極対のそれぞれに交互に維持パルスを印加して放電セルを維持放電させるための駆動回路である維持パルス発生部100、200の詳細について説明する。図6は、本発明の実施の形態におけるプラズマディスプレイ装置の維持パルス発生部100、200の回路図である。維持パルス発生部100は電力回収部110とクランプ部120とから構成されている。電力回収部110は、電力回収用のコンデンサC10、スイッチング素子Q11、Q12、逆流防止用のダイオードD11、D12、電力回収用のインダクタL10を有している。クランプ部120は、電圧値がVsである電源VS、スイッチング素子Q13、Q14を有している。そしてこれらの電力回収部110およびクランプ部120は、走査パルス発生回路を介してパネル10の電極間容量Cpの一端である走査電極22に接続されている。なお、図6では走査パルス発生回路は図示していない。コンデンサC10は電極間容量Cpに比べて十分に大きい容量をもち、電圧値がほぼVs/2に充電されており、電力回収部110の電源として働く。
維持パルス発生部200も維持パルス発生部100と同様の回路構成であり、電力回収用のコンデンサC20、スイッチング素子Q21、Q22、逆流防止用のダイオードD21、D22、電力回収用のインダクタL20を有する電力回収部210と、電源VS、スイッチング素子Q23、Q24を有するクランプ部220とを備え、維持パルス発生部200の出力はパネル10の電極間容量Cpの他端である維持電極23に接続されている。なお、後の説明のために、図6には維持電極23に電圧Ve1を印加するための電源VE、スイッチング素子Q28、Q29もそれぞれ示している。
次に、駆動電圧波形の詳細について説明する。図7は本発明の実施の形態におけるプラズマディスプレイ装置の維持パルス発生部100、200の動作を説明するためのタイミングチャートであり、図4の破線で囲った部分の詳細なタイミングチャートである。まず維持パルスの1周期をT1〜T6で示した6つの期間に分割し、それぞれの期間について説明する。
(期間T1)
時刻t1でスイッチング素子Q12をオンにする。すると走査電極22側の電荷はインダクタL10、ダイオードD12、スイッチング素子Q12を通してコンデンサC10に流れ始め、走査電極22の電圧が下がり始める。
(期間T2)
インダクタL10と電極間容量Cpとは共振回路を形成しているので、共振周期の1/2の時間経過後の時刻t2において走査電極22の電圧は0V付近まで低下する。しかし共振回路の抵抗成分等による電力損失のため、走査電極22の電圧は0Vにまでは下がりきらない。そして時刻t2でスイッチング素子Q14をオンにする。すると走査電極22はスイッチング素子Q14を通して直接に接地されるため、走査電極22の電圧は強制的に0Vに低下する。
さらに、時刻t2でスイッチング素子Q21をオンにする。すると、電力回収用のコンデンサC20からスイッチング素子Q21、ダイオードD21、インダクタL20を通して電流が流れ始め、維持電極23の電圧が上がり始める。なお本実施の形態においては、上述の共振周期が約1200nsに設定されており、時刻t1から時刻t2までの時間、すなわち期間T1の時間は550nsに設定されている。
(期間T3)
インダクタL20と電極間容量Cpとも共振回路を形成しているので、共振周期の1/2の時間経過後の時刻t3において維持電極23の電圧はVs付近まで上昇するが、共振回路の抵抗成分等による電力損失のため、維持電極23の電圧はVsにまでは上がりきらない。そして、時刻t3でスイッチング素子Q23をオンにする。すると維持電極23はスイッチング素子Q23を通して直接に電源VSへ接続されるため、維持電極23の電圧は強制的にVsまで上昇する。すると、書込み放電を起こした放電セルでは走査電極22−維持電極23間の電圧が放電開始電圧を超え維持放電が発生する。
なお、スイッチング素子Q12は時刻t2以降、時刻t5までにオフすればよく、スイッチング素子Q21は時刻t3以降、時刻t4までにオフすればよい。また、維持パルス発生部100、200の出力インピーダンスを下げるために、スイッチング素子Q14は時刻t5直前に、スイッチング素子Q23は時刻t4直前にオフにすることが望ましい。
(期間T4〜T6)
走査電極22に印加される維持パルスと維持電極23に印加される維持パルスとは同じ波形であるため、期間T4から期間T6までの動作は期間T1から期間T3までの動作で走査電極22と維持電極23とを入れ替えた動作に等しいので説明を省略する。
以上の期間T1〜T6の動作を、必要なパルス数に応じて繰り返す。なお本実施の形態においては、期間T2、T4、T5の時間は、期間T1の時間と同様に550nsに設定されている。また、期間T3、T6の時間は、1450nsに設定されている。
次に、維持期間の最後の消去放電について詳細に説明する。
(期間T7)
この期間は維持電極23に印加された維持パルスの立ち下がりであり、期間T4と同じである。すなわち、時刻t7でスイッチング素子Q22をオンにすることにより、維持電極23側の電荷はインダクタL20、ダイオードD22、スイッチング素子Q22を通してコンデンサC20に流れ始め、維持電極23の電圧が下がり始める。
(期間T8)
時刻t8でスイッチング素子Q24をオンして、維持電極23の電圧を強制的に0Vに低下させる。そしてスイッチング素子Q11をオンにする。すると、電力回収用のコンデンサC10からスイッチング素子Q11、ダイオードD11、インダクタL10を通して電流が流れ始め、走査電極22の電圧が上がり始める。
(期間T9)
インダクタL10と電極間容量Cpとは共振回路を形成しているので、共振周期の1/2の時間経過後には走査電極22の電圧はVs付近まで上昇するが、ここでは、電力回収部の共振の周期の1/2より短い期間、すなわち走査電極22の電圧がVs付近まで上昇する以前の時刻t9でスイッチング素子Q13をオンにする。すると走査電極22はスイッチング素子Q13を通して直接に電源VSへ接続されるため、走査電極22の電圧は急峻にVsまで上昇する。すると、書込み放電を起こした放電セルでは走査電極22−維持電極23間の電圧が放電開始電圧を超え維持放電が発生する。また、時刻t10の直前でスイッチング素子Q24をオフする。
(期間T10)
時刻t10においてスイッチング素子Q28およびスイッチング素子Q29をオンにする。すると維持電極23はスイッチング素子Q28、Q29を通して直接に電源VEへ接続されるため、維持電極23の電圧は強制的にVe1まで上昇する。時刻t10は期間T9で発生した放電が収束する前、すなわち放電で発生した荷電粒子が放電空間内に十分残留している時刻である。そして荷電粒子が放電空間内に十分残留している間に放電空間内の電界が変化するので、この変化した電界を緩和するように荷電粒子が再配置されて壁電荷を形成する。このとき、走査電極22に印加されている電圧Vsと維持電極23に印加されている電圧Ve1との差が小さいため、走査電極22上および維持電極23上の壁電圧が弱められる。このように、最後の放電を発生させる電位差は、最後の維持放電が収束する前に表示電極対の電極間に与える電位差を緩和するように変化させた細幅パルス形状の電位差であり、発生する放電は消去放電である。また、データ電極32はこのとき0Vに保持されており、データ電極32に印加されている電圧と走査電極22に印加されている電圧との電位差を緩和するように放電による荷電粒子が壁電荷を形成するので、データ電極32上には正の壁電圧が形成される。
ここで、消去位相差Th1は、消去放電を発生させるための電圧Vsを走査電極22に印加した後、表示電極対の電極間の電位差を緩和するための電圧Ve1を維持電極23に印加するまでの時間間隔であるが、その制御は本実施の形態においてはスイッチング素子を用いて行われる。すなわち、維持放電を発生させるための電圧Vsを走査電極22に印加するための第1のスイッチング素子であるスイッチング素子Q13と、表示電極対の電極間の電位差を緩和するための電圧Ve1を維持電極に印加する第2のスイッチング素子であるスイッチング素子Q28、Q29とを備え、スイッチング素子Q13をオンにした後、そのサブフィールドにおける放電セルの点灯率に応じた時間間隔(以下、「消去位相差Th2」と呼称する)を置いて、スイッチング素子Q28、Q29をオンにする。このとき、消去位相差Th1と消去位相差Th2とは厳密には等しくならない可能性があるが、スイッチング素子の遅れ時間等に大きな差がない限り、実用上は等しいものと考えてよい。そのため以下では、消去位相差Th1と消去位相差Th2とを区別せず、単に消去位相差Thと記す。
なお時刻t9から時刻t10までの時間、すなわち期間T9の時間は消去位相差Thであり、図5に示したように、サブフィールドとそのサブフィールドの点灯率とによって制御されている。すなわち、第1SF〜第4SFでは点灯率にかかわらず消去位相差Thは150nsになるように制御されている。また第5SF〜第10SFでは、点灯率が44%未満の場合には消去位相差Thは150ns、点灯率が44%以上70%未満の場合には消去位相差Thは200ns、点灯率が70%以上の場合には消去位相差Thは300nsとなるように制御されている。
このように、維持期間において、最後の維持放電を発生させるための電圧を表示電極対に印加した後、そのサブフィールドにおける放電セルの点灯率に応じた時間間隔である消去位相差Thを置いて、表示電極対の電極間の電位差を緩和するように表示電極対に電圧を印加している。そして消去放電を発生させる電位差は、最後の維持放電が収束する前に表示電極対の電極間に与える電位差を変化させた細幅パルス状の電位差である。さらに消去位相差Thは、本実施の形態においては図5に示したように、放電セルの点灯率が高いときの消去位相差Thが、放電セルの点灯率が低いときの消去位相差Thよりも長くなるように制御され、輝度重みの小さいサブフィールドにおける消去位相差Thが、輝度重みの大きいサブフィールドにおける消去位相差Thに等しいかまたは短くなるように制御されている。このように制御することにより、走査パルス電圧やデータパルス電圧を高くすることなく、安定した書込み放電を発生させることができる。
次に、本実施の形態におけるパネルの駆動方法により、走査パルス電圧やデータパルス電圧を高くすることなく、安定した書込み放電を発生させることができる理由について説明する。
上述したように、細幅パルスによる消去放電は、放電で発生した荷電粒子が放電空間内に十分残留している間に放電空間内の電界を変化させ、この変化した電界を緩和するように荷電粒子を再配置させて壁電荷を形成することにより所望の壁電荷を形成するものである。したがって消去位相差Thが大きくなると、放電で発生した荷電粒子が再結合してしまい、電界を緩和するための荷電粒子が不足して所望の壁電荷が形成できなくなる。そしてその結果、放電すべき放電セルで書込み放電が発生しないという第1種の書込み不良が増えることが確認されている。図8(a)は、正常な書込み放電を発生させるために必要な書込みパルス電圧と消去位相差Thとの関係を模式的に示す図であり、横軸が消去位相差Th、縦軸が書込みパルス電圧を示している。このように、消去位相差Thが大きくなるにつれて、放電すべき放電セルで確実に書込み放電を発生させるために必要な書込みパルス電圧が大きくなることが確認できている。
一方、消去位相差Thが小さくなりすぎると正常な書込み放電を発生させるために必要な走査パルス電圧が高くなるということが明らかになった。走査パルス電圧の大きさは、選択された行の放電セルと選択されていない行の放電セルとを区別するための電圧である。実際この電圧を小さくすると、いずれかの行の放電セルで書込み放電を発生させている間に、選択されていない行の放電セルの壁電荷が奪われ、本来書込み放電を発生させたいときに壁電圧が不足して書込み放電が発生しないという第2種の書込み不良が発生する。図8(b)は、正常な書込み放電を発生させるために必要な走査パルス電圧と消去位相差Thとの関係を模式的に示す図であり、横軸が消去位相差Th、縦軸が走査パルス電圧を示している。このように、消去位相差Thが小さくなるほど上述した第2種の書込み不良が発生しやすくなり、これを防ぐためには走査パルス電圧を高くしなければならないことが実験的に明らかとなった。このように、消去位相差Thに対して第1種の書込み不良と第2種の書込み不良とは相反する特性を示すために、実用上は消去位相差Thをどちらの書込み不良も発生しないような所定の値に設定することが望ましいことが分かった。
さらに詳細な検討の結果、この最適な消去位相差Thはサブフィールドの点灯率が高くなるほど長くなることも明らかになった。図8(c)は、書込み放電に必要な走査パルス電圧と点灯率との関係を模式的に示す図であり、このように点灯率が高くなると放電の発生が遅れる傾向がある。これは点灯率が高くなると放電電流が増加し、それに伴う電圧降下が大きくなって放電セルに印加される実効的な電圧が低下し、放電の発生が遅れるものと考えることができる。そして、放電が遅れると、消去放電を発生させる細幅状の電位差の幅が等価的に狭くなったのと同様の放電となる。したがって、点灯率が小さい場合には消去位相差Thを上述した所定の値に制御し、点灯率が大きくなるにつれて消去位相差Thを大きくし実質的な細幅パルス幅を最適にすることにより、点灯率に依存せず常に最適な消去位相差Thに保つことができ、最適な駆動ができる。
本実施の形態においてはこれに加えて、サブフィールド毎に消去位相差Thの制御を変えている。図9はサブフィールドのそれぞれにおける消去位相差Thを150nsと設定した場合の、第2種の書込み不良が発生しない走査パルス電圧の値を示す図である。上述したように消去位相差Thを短くすると走査パルス電圧は高くなるが、図9に示したようにサブフィールドの輝度重みが大きくなるほどその程度が顕著になることが分かった。これは、輝度重みの大きいサブフィールドでは維持放電によるプライミングが多くなるので、書込み期間において選択された行の放電セルで書込み放電を発生させている間に、選択されていない行の放電セルの壁電荷が奪われやすくなり、書込み放電のための壁電圧が減少する割合が多くなるものと考えることができる。逆に、輝度重みの小さいサブフィールドでは書込み放電のための壁電圧が減少する割合が小さくなり、走査パルス電圧を輝度重みの大きいサブフィールドよりも低く設定することができる。したがって、輝度重みの小さいサブフィールドでは、点灯率が大きくなり第2種の書込み不良を防ぐための走査パルス電圧がある程度上昇しても、輝度重みの大きいサブフィールドで必要な走査パルス電圧を超えない限り点灯率に応じた制御を行わなくてもよい。一般に消去位相差Thを変化させると消去放電に伴う発光輝度も変化するが、このように輝度重みの小さいサブフィールドにおいて消去位相差Thを固定することで、消去放電に伴う発光輝度も一定となるので、表示画像品質をさらに向上させることができる。
なお、本実施の形態において例示した各期間T1〜T10の時間の値は一例であって、本発明はこれらの値に限られるものではなく、パネルの放電特性等に応じて設定することが望ましい。
なお、本実施の形態においては、第1SFの初期化期間には全セル初期化動作を行い、第2SFの初期化期間には選択初期化動作を行うものとして説明したが、本発明はこれに限定されるものではなく、それぞれのサブフィールドにおいて全セル初期化、選択初期化動作を任意に行ってもよい。
また、本実施の形態においては、1フィールドを10のサブフィールド(第1SF、第2SF、・・・、第10SF)に分割し、各サブフィールドはそれぞれ(1、2、3、6、11、18、30、44、60、81)の輝度重みをもつものとして説明したが、本発明はサブフィールド数や各サブフィールドの輝度重みが上記の値に限定されるものではない。
さらに、本実施の形態においては、第1SF〜第4SFでは点灯率にかかわらず消去位相差Thは150nsになるように制御し、第5SF〜第10SFでは、点灯率が44%未満の場合には消去位相差Thは150ns、点灯率が44%以上70%未満の場合には消去位相差Thは200ns、点灯率が70%以上の場合には消去位相差Thは300nsとなるように制御するものとして説明したが、本発明はこれに限られるものではなく、例えばサブフィールド毎に適当な点灯率で切換えてもよい。また、点灯率に応じて消去位相差Thが実質的に連続的に変化するように制御してもよい。このように制御することにより、消去位相差Thの変化が表示画像に与える影響も連続的に変化するので、画像表示品質も向上する。
本発明のパネルの駆動方法は、高輝度・高精細度パネルであっても、低い書込みパルス電圧で書込み動作が可能であり、パネルを用いたプラズマディスプレイ装置等として有用である。
本発明の実施の形態に用いるパネルの要部を示す分解斜視図 同パネルの電極配列図 同パネルを用いたプラズマディスプレイ装置の回路ブロック図 同パネルの各電極に印加する駆動電圧波形を示す図 本発明の実施の形態におけるサブフィールドと点灯率と消去位相差との関係を示す図 本発明の実施の形態におけるプラズマディスプレイ装置の維持パルス発生部の回路図 本発明の実施の形態におけるプラズマディスプレイ装置の維持パルス発生部の動作を説明するためのタイミングチャート (a)は、正常な書込み放電を発生させるために必要な書込みパルス電圧と消去位相差との関係を模式的に示す図(b)は、正常な書込み放電を発生させるために必要な走査パルス電圧と消去位相差との関係を模式的に示す図(c)は、書込み放電に必要な走査パルス電圧と点灯率との関係を模式的に示す図 第2種の書込み不良が発生しない走査パルス電圧の値を示す図
符号の説明
10 パネル
22 走査電極
23 維持電極
32 データ電極
51 画像信号処理回路
52 データ電極駆動回路
53 走査電極駆動回路
54 維持電極駆動回路
55 タイミング発生回路
58 点灯率算出回路
100,200 維持パルス発生部
110,210 電力回収部
120,220 クランプ部

Claims (1)

  1. 走査電極と維持電極とからなる表示電極対を有する放電セルを複数備えたプラズマディスプレイパネルの駆動方法であって、
    1フィールド期間を、前記放電セルで選択的に書込み放電を発生させる書込み期間と、前記書込み放電を発生させた放電セルで輝度重みに比例した回数の維持放電を発生させる維持期間とを有する複数のサブフィールドで構成し、
    前記維持期間において、最後の維持放電を発生させるための電圧を前記走査電極に印加した後、そのサブフィールドにおける放電セルの点灯率に応じた時間間隔をあけて、前記走査電極に最後の維持放電を発生させるための電圧を印加したまま、前記表示電極対の電極間の電位差を緩和するための電圧を前記維持電極に印加して消去放電を発生させ、さらに前記時間間隔を前記点灯率が大きくなるにつれて長くするように制御されるサブフィールドを1フィールド期間に少なくとも1つ含むことを特徴とするプラズマディスプレイパネルの駆動方法。
JP2005358735A 2005-12-13 2005-12-13 プラズマディスプレイパネルの駆動方法 Expired - Fee Related JP4997751B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2005358735A JP4997751B2 (ja) 2005-12-13 2005-12-13 プラズマディスプレイパネルの駆動方法
PCT/JP2006/324748 WO2007069598A1 (ja) 2005-12-13 2006-12-12 プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
US11/795,306 US20080165211A1 (en) 2005-12-13 2006-12-12 Method for Driving Plasma Display Panel and Plasma Display Apparatus
KR1020087021789A KR101002569B1 (ko) 2005-12-13 2006-12-12 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마 디스플레이 장치
CNB2006800081695A CN100568330C (zh) 2005-12-13 2006-12-12 等离子显示面板的驱动方法以及等离子显示装置
KR1020077015940A KR100868150B1 (ko) 2005-12-13 2006-12-12 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마디스플레이 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005358735A JP4997751B2 (ja) 2005-12-13 2005-12-13 プラズマディスプレイパネルの駆動方法

Publications (2)

Publication Number Publication Date
JP2007163735A JP2007163735A (ja) 2007-06-28
JP4997751B2 true JP4997751B2 (ja) 2012-08-08

Family

ID=38246703

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005358735A Expired - Fee Related JP4997751B2 (ja) 2005-12-13 2005-12-13 プラズマディスプレイパネルの駆動方法

Country Status (2)

Country Link
JP (1) JP4997751B2 (ja)
CN (1) CN100568330C (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2010029665A1 (ja) * 2008-09-11 2012-02-02 パナソニック株式会社 プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3573968B2 (ja) * 1997-07-15 2004-10-06 富士通株式会社 プラズマディスプレイの駆動方法及び駆動装置
JP2001154633A (ja) * 1999-11-30 2001-06-08 Mitsubishi Electric Corp プラズマディスプレイ装置およびその制御方法
JP2001228821A (ja) * 2000-02-16 2001-08-24 Matsushita Electric Ind Co Ltd プラズマディスプレイ装置およびその駆動方法
JP2001272946A (ja) * 2000-03-23 2001-10-05 Nec Corp Ac型プラズマディスプレイパネルとその駆動方法
JP2002366090A (ja) * 2001-06-12 2002-12-20 Matsushita Electric Ind Co Ltd プラズマディスプレイの駆動方法
JP4147760B2 (ja) * 2001-10-15 2008-09-10 松下電器産業株式会社 プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
KR100542772B1 (ko) * 2004-07-16 2006-01-20 엘지전자 주식회사 플라즈마 디스플레이 패널 구동방법 및 장치

Also Published As

Publication number Publication date
JP2007163735A (ja) 2007-06-28
CN100568330C (zh) 2009-12-09
CN101142609A (zh) 2008-03-12

Similar Documents

Publication Publication Date Title
JP4655090B2 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP2006322976A (ja) 画像表示装置
JP4530048B2 (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
KR100868150B1 (ko) 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마디스플레이 장치
JP5152183B2 (ja) プラズマディスプレイ装置とその駆動方法
JP5061909B2 (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
JP4655150B2 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP5076286B2 (ja) 画像表示装置
JP5131241B2 (ja) プラズマディスプレイパネルの駆動方法
JP5162824B2 (ja) プラズマディスプレイパネルの駆動方法
JP4725522B2 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP4674485B2 (ja) 画像表示装置
JP4997751B2 (ja) プラズマディスプレイパネルの駆動方法
JP4802650B2 (ja) プラズマディスプレイパネルの駆動方法
JP4887722B2 (ja) プラズマディスプレイパネルの駆動方法
JP5062168B2 (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
JP5136414B2 (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
JP4893283B2 (ja) プラズマディスプレイパネルの駆動方法
JP4923621B2 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイパネルの駆動装置
JP4835233B2 (ja) プラズマディスプレイ装置
JP5092377B2 (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
JPWO2009072239A1 (ja) プラズマディスプレイパネル表示装置とその駆動方法
JP2009192589A (ja) プラズマディスプレイ装置
JP2007108489A (ja) プラズマディスプレイパネルの駆動方法
JP2008151837A (ja) プラズマディスプレイパネルの駆動方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080523

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110329

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110530

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110830

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111026

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120417

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120430

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150525

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees