JP2001228821A

JP2001228821A - プラズマディスプレイ装置およびその駆動方法

Info

Publication number: JP2001228821A
Application number: JP2000037645A
Authority: JP
Inventors: Shinji Masuda; 真司増田; Shigeyuki Okumura; 茂行奥村; Kenji Ogawa; 兼司小川
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2000-02-16
Filing date: 2000-02-16
Publication date: 2001-08-24

Abstract

(57)【要約】【課題】黒表示の視認性を低下させるとともに、書き
込みが行われていない電極での誤放電を抑制することが
できるプラズマディスプレイ装置およびその駆動方法を
提供する。【解決手段】書き込み期間において維持期間における
ローレベル電圧Ｖａ（Ｖ）より低いローレベル電圧Ｖ
ａ’（Ｖ）が走査電極４に印加され、維持期間に走査電
極４に印加する最初の維持パルスを電圧Ｖｓ’（Ｖ）か
ら電圧Ｖｍ（Ｖ）までランプ波形により緩やかに上昇さ
せ、走査電極４と維持電極５との間および走査電極４と
データ電極８との間に微弱放電を発生させる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、放電を制御するこ
とにより画像を表示するプラズマディスプレイ装置およ
びその駆動方法に関するものである。

【０００２】

【従来の技術】図１４は、従来のＡＣ型プラズマディス
プレイパネル（以下、パネルという）の一部斜視図であ
る。

【０００３】図１４に示すように、第一のガラス基板１
上には誘電体層２および保護膜３で覆われた走査電極４
と維持電極５とが対を成して互いに平行に付設されてい
る。第二のガラス基板６上には絶縁体層７で覆われたデ
ータ電極８が付設され、データ電極８の間の絶縁体層７
上にデータ電極８と平行して隔壁９が設けられている。
また、絶縁体層７の表面および隔壁９の側面にかけて蛍
光体１０が設けられ、走査電極４および維持電極５とデ
ータ電極８とが直交するように第一のガラス基板１と第
二のガラス基板６とが放電空間１１を挟んで対向して配
置されている。放電空間１１には、放電ガスとして、ヘ
リウム、ネオン、アルゴン、キセノンの内少なくとも１
種類の希ガスが封入されており、隣接する二つの隔壁９
に挟まれ、データ電極８と対向する対をなす走査電極４
と維持電極５との交差部の放電空間には放電セル１２が
構成されている。

【０００４】次に、このパネルの電極配列図を図１５に
示す。図１５に示すように、このパネルの電極配列はＭ
×Ｎのマトリックス構成であり、列方向にはＭ列のデー
タ電極Ｄ１〜ＤＭが配列されており、行方向にはＮ行の
走査電極ＳＣＮ１〜ＳＣＮＮおよび維持電極ＳＵＳ１〜
ＳＵＳＮが配列されている。また、図１４に示した放電
セル１２は図１５に示すように構成されている。

【０００５】このパネルを駆動するための従来の駆動方
法による駆動タイミング図を図１６に示す。この駆動方
法は２５６階調の階調表示を行うためのものであり、１
フィールド期間を８個のサブフィールドで構成してい
る。以下、従来のパネルの駆動方法について図１４ない
し図１６を用いて説明する。

【０００６】図１６に示すように、第１ないし第８のサ
ブフィールドはそれぞれ初期化期間、書き込み期間、維
持期間および消去期間から構成されている。まず、第１
のサブフィールドにおける動作について説明する。

【０００７】図１６に示すように、初期化期間の前半の
初期化動作において、すべてのデータ電極Ｄ１〜ＤＭお
よびすべての維持電極ＳＵＳ１〜ＳＵＳＮを０（Ｖ）に
保持し、すべての走査電極ＳＣＮ１〜ＳＣＮＮには、す
べての維持電極ＳＵＳ１〜ＳＵＳＮに対して放電開始電
圧以下となる電圧Ｖｐ（Ｖ）から、放電開始電圧を越え
る電圧Ｖｒ（Ｖ）に向かって緩やかに上昇するランプ電
圧を印加する。このランプ電圧が上昇する間に、すべて
の放電セル１２において、すべての走査電極ＳＣＮ１〜
ＳＣＮＮからすべてのデータ電極Ｄ１〜ＤＭおよびすべ
ての維持電極ＳＵＳ１〜ＳＵＳＮにそれぞれ一回目の微
弱な初期化放電が起こり、走査電極ＳＣＮ１〜ＳＣＮＮ
上の保護膜３の表面に負の壁電圧が蓄積されるととも
に、データ電極Ｄ１〜ＤＭ上の絶縁体層７の表面および
維持電極ＳＵＳ１〜ＳＵＳＮ上の保護膜３の表面には正
の壁電圧が蓄積される。

【０００８】さらに、初期化期間の後半の初期化動作に
おいて、すべての維持電極ＳＵＳ１〜ＳＵＳＮを正電圧
Ｖｈ（Ｖ）に保ち、すべての走査電極ＳＣＮ１〜ＳＣＮ
Ｎには、すべての維持電極ＳＵＳ１〜ＳＵＳＮに対して
放電開始電圧以下となる電圧Ｖｑ（Ｖ）から放電開始電
圧を越える０（Ｖ）に向かって緩やかに下降するランプ
電圧を印加する。このランプ電圧が下降する間に、再び
すべての放電セル１２において、すべての維持電極ＳＵ
Ｓ１〜ＳＵＳＮからすべての走査電極ＳＣＮ１〜ＳＣＮ
Ｎにそれぞれ二回目の微弱な初期化放電が起こり、走査
電極ＳＣＮ１〜ＳＣＮＮ上の保護膜３表面の負の壁電圧
および維持電極ＳＵＳ１〜ＳＵＳＮ上の保護膜３表面の
正の壁電圧が弱められる。一方、データ電極Ｄ１〜ＤＭ
上の絶縁体層７の表面の正の壁電圧はそのまま保たれ
る。以上により初期化期間の初期化動作が終了する。

【０００９】次の書き込み期間の書き込み動作におい
て、すべての走査電極ＳＣＮ１〜ＳＣＮＮを電圧Ｖｓ
（Ｖ）に保持し、データ電極Ｄ１〜ＤＭのうち、第一行
目に表示すべき放電セル１２に対応する所定のデータ電
極に正の書き込みパルス電圧Ｖｗ（Ｖ）を、第一行目の
走査電極ＳＣＮ１に走査パルス電圧０（Ｖ）をそれぞれ
印加する。このとき、所定のデータ電極と走査電極ＳＣ
Ｎ１との交差部における絶縁体層７の表面と走査電極Ｓ
ＣＮ１上の保護膜３の表面との間の電圧は、書き込みパ
ルス電圧Ｖｗ（Ｖ）にデータ電極Ｄ１〜ＤＭ上の絶縁体
層７の表面の正の壁電圧が加算されたものとなるため、
この交差部において、所定のデータ電極と走査電極ＳＣ
Ｎ１との間および維持電極ＳＵＳ１と走査電極ＳＣＮ１
との間に書き込み放電が起こり、この交差部の走査電極
ＳＣＮ１上の保護膜３の表面に正電圧が蓄積され、維持
電極ＳＵＳ１上の保護膜３表面に負電圧が蓄積され、書
き込み放電が起こったデータ電極上の絶縁体層７の表面
に負電圧が蓄積される。

【００１０】次に、データ電極Ｄ１〜ＤＭのうち、第二
行目に表示すべき放電セル１２に対応する所定のデータ
電極に正の書き込みパルス電圧Ｖｗ（Ｖ）を、第二行目
の走査電極ＳＣＮ２に走査パルス電圧０（Ｖ）をそれぞ
れ印加する。このとき、所定のデータ電極と走査電極Ｓ
ＣＮ２との交差部における絶縁体層７の表面と走査電極
ＳＣＮ２上の保護膜３の表面との間の電圧は、書き込み
パルス電圧Ｖｗ（Ｖ）に所定のデータ電極上の絶縁体層
７の表面の正の壁電圧が加算されたものとなるため、こ
の交差部において、所定のデータ電極と走査電極ＳＣＮ
２との間および維持電極ＳＵＳ２と走査電極ＳＣＮ２と
の間に書き込み放電が起こり、この交差部の走査電極Ｓ
ＣＮ２上の保護膜３の表面に正電圧が蓄積され、維持電
極ＳＵＳ２上の保護膜３の表面に負電圧が蓄積される。

【００１１】同様な動作が引き続いて行われ、最後に、
データ電極Ｄ１〜ＤＭのうち、第Ｎ行目に表示すべき放
電セル１２に対応する所定のデータ電極に正の書き込み
パルス電圧Ｖｗ（Ｖ）を、第Ｎ行目の走査電極ＳＣＮＮ
に走査パルス電圧０（Ｖ）をそれぞれ印加する。このと
き、所定のデータ電極と走査電極ＳＣＮＮとの交差部に
おいて、所定のデータ電極と走査電極ＳＣＮＮとの間お
よび維持電極ＳＵＳＮと走査電極ＳＣＮＮとの間に書き
込み放電が起こり、この交差部の走査電極ＳＣＮＮ上の
保護膜３の表面に正電圧が蓄積され、維持電極ＳＵＳＮ
上の保護膜３の表面に負電圧が蓄積され、書き込み放電
が起こったデータ電極上の絶縁体層７の表面に負電圧が
蓄積される。以上により書き込み期間における書き込み
動作が終了する。

【００１２】続く維持期間において、まず、すべての走
査電極ＳＣＮ１〜ＳＣＮＮおよび維持電極ＳＵＳ１〜Ｓ
ＵＳＮを０（Ｖ）に一旦戻した後、すべての走査電極Ｓ
ＣＮ１〜ＳＣＮＮに正の維持パルス電圧Ｖｍ（Ｖ）を印
加すると、書き込み放電を起こした放電セル１２におけ
る走査電極ＳＣＮ１〜ＳＣＮＮ上の保護膜３と維持電極
ＳＵＳ１〜ＳＵＳＮ上の保護膜３との間の電圧は、維持
パルス電圧Ｖｍ（Ｖ）に、書き込み期間において蓄積さ
れた走査電極ＳＣＮ１〜ＳＣＮＮ上の保護膜３表面の正
電圧および維持電極ＳＵＳ１〜ＳＵＳＮ上の保護膜３表
面の負電圧が加算されたものとなる。このため、書き込
み放電を起こした放電セルにおいて、走査電極ＳＣＮ１
〜ＳＣＮＮと維持電極ＳＵＳ１〜ＳＵＳＮとの間に維持
放電が起こり、この維持放電を起こした放電セルにおけ
る走査電極ＳＣＮ１〜ＳＣＮＮ上の保護膜３表面に負電
圧が蓄積され、維持電極ＳＵＳ１〜ＳＵＳＮ上の保護膜
３表面に正電圧が蓄積される。その後、維持パルス電圧
は０（Ｖ）に戻る。

【００１３】続いて、すべての維持電極ＳＵＳ１〜ＳＵ
ＳＮに正の維持パルス電圧Ｖｍ（Ｖ）を印加すると、維
持放電を起こした放電セル１２における維持電極ＳＵＳ
１〜ＳＵＳＮ上の保護膜３と走査電極ＳＣＮ１〜ＳＣＮ
Ｎ上の保護膜３との間の電圧は、維持パルス電圧Ｖｍ
（Ｖ）に、直前の維持放電によって蓄積された走査電極
ＳＣＮ１〜ＳＣＮＮ上の保護膜３表面の負電圧および維
持電極ＳＵＳ１〜ＳＵＳＮ上の保護膜３表面の正電圧が
加算されたものとなる。このため、この維持放電を起こ
した放電セルにおいて、維持電極ＳＵＳ１〜ＳＵＳＮと
走査電極ＳＣＮ１〜ＳＣＮＮとの間に維持放電が起こる
ことにより、その放電セルにおける維持電極ＳＵＳ１〜
ＳＵＳＮ上の保護膜３表面に負電圧が蓄積され、走査電
極ＳＣＮ１〜ＳＣＮＮ上の保護膜３表面に正電圧が蓄積
される。その後、維持パルス電圧は０（Ｖ）に戻る。

【００１４】以降同様に、すべての走査電極ＳＣＮ１〜
ＳＣＮＮとすべての維持電極ＳＵＳ１〜ＳＵＳＮとに正
の維持パルス電圧Ｖｍ（Ｖ）を交互に印加することによ
り、維持放電が継続して行われ、維持期間の最終におい
て、すべての走査電極ＳＣＮ１〜ＳＣＮＮに正の維持パ
ルス電圧Ｖｍ（Ｖ）を印加すると、維持放電を起こした
放電セル１２における走査電極ＳＣＮ１〜ＳＣＮＮ上の
保護膜３と維持電極ＳＵＳ１〜ＳＵＳＮ上の保護膜３と
の間の電圧は、維持パルス電圧Ｖｍ（Ｖ）に、直前の維
持放電によって蓄積された走査電極ＳＣＮ１〜ＳＣＮＮ
上の保護膜３表面の正電圧と維持電極ＳＵＳ１〜ＳＵＳ
Ｎ上の保護膜３表面の負電圧が加算されたものとなる。
このため、この維持放電を起こした放電セルにおいて、
走査電極ＳＣＮ１〜ＳＣＮＮと維持電極ＳＵＳ１〜ＳＵ
ＳＮとの間に維持放電が起こることにより、その放電セ
ルにおける走査電極ＳＣＮ１〜ＳＣＮＮ上の保護膜３表
面に負電圧が蓄積され、維持電極ＳＵＳ１〜ＳＵＳＮ上
の保護膜３表面に正電圧が蓄積される。その後、維持パ
ルス電圧は０（Ｖ）に戻る。以上により維持期間の維持
動作が終了する。この維持放電により発生する紫外線で
励起された蛍光体１０からの可視発光を表示に用いてい
る。

【００１５】続く消去期間において、すべての維持電極
ＳＵＳ１〜ＳＵＳＮに０（Ｖ）から電圧Ｖｅ（Ｖ）に向
かって緩やかに上昇するランプ電圧を印加すると、維持
放電を起こした放電セル１２において、走査電極ＳＣＮ
１〜ＳＣＮＮ上の保護膜３と維持電極ＳＵＳ１〜ＳＵＳ
Ｎ上の保護膜３との間の電圧は、維持期間の最終時点に
おける、走査電極ＳＣＮ１〜ＳＣＮＮ上の保護膜３表面
の負電圧および維持電極ＳＵＳ１〜ＳＵＳＮ上の保護膜
３表面の正電圧がこのランプ電圧に加算されたものとな
る。このため、維持放電を起こした放電セルにおいて、
維持電極ＳＵＳ１〜ＳＵＳＮと走査電極ＳＣＮ１〜ＳＣ
ＮＮとの間に微弱な消去放電が起こり、走査電極ＳＣＮ
１〜ＳＣＮＮ上の保護膜３表面の負電圧と維持電極ＳＵ
Ｓ１〜ＳＵＳＮ上の保護膜３表面の正電圧が弱められて
維持放電は停止する。以上により消去期間における消去
動作が終了する。

【００１６】ただし、以上の動作において、表示が行わ
れない放電セルに関しては、初期化期間に初期化放電は
起こるが、書き込み放電、維持放電および消去放電は行
われず、表示が行われない放電セルの走査電極ＳＣＮ１
〜ＳＣＮＮと維持電極ＳＵＳ１〜ＳＵＳＮの保護膜３の
表面の壁電圧、およびデータ電極Ｄ１〜ＤＭ上の絶縁体
層７の表面の壁電圧は、初期化期間の終了時の状態のま
ま保たれる。

【００１７】以上のすべての動作により第１のサブフィ
ールドにおける一画面が表示される。以下、同様な動作
が、第２のサブフィールドから第８のサブフィールドに
わたって行われる。これらのサブフィールドにおいて表
示される放電セルの輝度は、維持パルス電圧Ｖｍ（Ｖ）
の印加回数により定まる。従って、詳しい説明は省略す
るが、例えば、各サブフィールドにおける維持パルス電
圧の印加回数を適宜設定して、１フィールド期間に維持
放電による輝度が２⁰、２¹、２²、…、２⁷である８
個のサブフィールドで構成することにより、２⁸＝２５
６階調の階調表示が可能になる。

【００１８】以上説明した従来の駆動方法においては、
パネルに表示する放電セルが全くない、いわゆる黒画面
の表示においては、書き込み期間の書き込み放電、維持
期間の維持放電および消去期間の消去放電が起こらず、
初期化期間の初期化放電のみが起こり、この初期化放電
が微弱であり、その放電発光もまた微弱であるために、
パネルのコントラストが高いという特長がある。例え
ば、４８０行、８５２×３列のマトリックス構成を成す
４２”ＡＣ型プラズマディスプレイパネルにおいて、１
フィールド期間を８個のサブフィールドで構成して２５
６階調表示を行った場合、各サブフィールドの初期化期
間における二回の初期化放電による発光輝度は０．１５
ｃｄ／ｍ²である。したがって、８個のサブフィールド
での合計は０．１５×８＝１．２ｃｄ／ｍ²となり、最
大輝度は４２０ｃｄ／ｍ²であるので、このパネルのコ
ントラストは４２０／１．２：１＝３５０：１となり、
かなり高い値のコントラストが得られる。

【００１９】

【発明が解決しようとする課題】しかしながら、上記の
従来の駆動方法においては、通常の照明下でパネル表示
を行った場合にはかなり高いコントラストが得られてい
るが、サブフィールド毎に必ず二回の初期化放電が起こ
り、周囲が暗いところでパネル表示する場合において
は、この微弱な初期化放電による発光でさえも目立つほ
ど輝度が高く、余り明るくない場所でパネル表示する場
合には黒表示の視認性がある。また、パネルの発光効率
を上げるために各電極間の距離を広げると、それに伴っ
てパネル駆動のために高電圧が必要になり、微弱な初期
化放電といえど発光はますます強まり、いっそう黒の視
認性が強まってくる。

【００２０】このため、初期化放電の回数を減らす、あ
るいは、初期化期間に印加する電圧を低くするという方
法で黒レベルの改善がなされているが、そのためには、
走査電極側の書き込み期間のローレベル電圧を維持期間
のローレベル電圧より低くした駆動波形にするのが実用
的である。しかしながら、この場合、書き込まれていな
いところまで放電（以下、誤放電と称す）が起こり、パ
ネルの至る所にドット発光が確認され、その改善が要望
されている。

【００２１】本発明の目的は、黒表示の視認性を低下さ
せるとともに、書き込みが行われていない電極での誤放
電を抑制することができるプラズマディスプレイ装置お
よびその駆動方法を提供することである。

【００２２】

【課題を解決するための手段】（１）第１の発明第１の発明に係るプラズマディスプレイ装置は、各フィ
ールドを複数のサブフィールドに分割して階調表示を行
うプラズマディスプレイ装置であって、第１の方向に配
列される複数の第１の電極と、第１の方向と交差する第
２の方向に配列される複数の第２の電極と、複数の第１
の電極とそれぞれ対になるように配列される複数の第３
の電極と、維持期間において第１の電極に印加されるロ
ーレベル電圧より低いローレベル電圧を書き込み期間に
おいて第１の電極に印加する電圧印加手段と、初期化期
間終了後から次のサブフィールドまでの間に第１の電極
と第３の電極との間の電圧を徐々に変化させて第１の電
極と第３の電極との間に微弱放電を発生させる微弱放電
発生手段とを備えるものである。

【００２３】本発明に係るプラズマディスプレイ装置に
おいては、維持期間におけるローレベル電圧より低いロ
ーレベル電圧が書き込み期間において第１の電極に印加
され、初期化放電回数を減少させることができるととも
に、初期化期間に印加する電圧を低下させることがで
き、黒表示の視認性を低下させることができる。また、
初期化期間終了後から次のサブフィールドまでの間に第
１の電極と第３の電極との間の電圧を徐々に変化させて
第１の電極と第３の電極との間に微弱放電を発生させて
いるので、第１の電極と第３の電極との間の過剰な壁電
圧を除去することができ、書き込みが行われていない電
極での誤放電を抑制することができる。この結果、黒表
示の視認性を低下させるとともに、書き込みが行われて
いない電極での誤放電を抑制することができる。

【００２４】（２）第２の発明第２の発明に係るプラズマディスプレイ装置は、第１の
発明に係るプラズマディスプレイ装置の構成において、
微弱放電発生手段は、維持期間に第１の電極と第２の電
極との間の電圧および第１の電極と第３の電極との間の
電圧を徐々に変化させて第１の電極と第２の電極との間
および第１の電極と第３の電極との間に微弱放電を発生
させる維持期間微弱放電発生手段を含むものである。

【００２５】この場合、維持期間に第１の電極と第２の
電極との間の電圧および第１の電極と第３の電極との間
の電圧を徐々に変化させて第１の電極と第２の電極との
間および第１の電極と第３の電極との間に微弱放電を発
生させているので、第１ないし第３の電極の過剰な壁電
圧を除去することができ、書き込みが行われていない電
極での誤放電を抑制することができる。

【００２６】（３）第３の発明第３の発明に係るプラズマディスプレイ装置は、第２の
発明に係るプラズマディスプレイ装置の構成において、
維持期間微弱放電発生手段は、維持期間の最初に第１の
電極にランプ波形を印加するランプ波形印加手段を含む
ものである。この場合、ランプ波形により安定に微弱放
電を発生させることができる。

【００２７】（４）第４の発明第４の発明に係るプラズマディスプレイ装置は、第２の
発明に係るプラズマディスプレイ装置の構成において、
維持期間微弱放電発生手段は、維持期間の最初に第１の
電極に充放電波形を印加する充放電波形印加手段を含む
ものである。

【００２８】この場合、充放電波形を用いているので、
抵抗および容量を用いて回路を構成することができ、回
路構成を簡略化することができる。

【００２９】（５）第５の発明第５の発明に係るプラズマディスプレイ装置は、第１の
発明に係るプラズマディスプレイ装置の構成において、
微弱放電発生手段は、フィールド期間の最後のサブフィ
ールド期間と次のフィールド期間の最初のサブフィール
ド期間との間に第１の電極と第３の電極との間の電圧を
徐々に変化させて第１の電極と第３の電極との間に微弱
放電を発生させる第１の微弱放電発生手段を含むもので
ある。

【００３０】この場合、フィールド期間の最後のサブフ
ィールド期間と次のフィールド期間の最初のサブフィー
ルド期間との間に第１の電極と第３の電極との間の電圧
を徐々に変化させて第１の電極と第３の電極との間に微
弱放電を発生させているので、第１および第３の電極の
過剰な壁電圧を除去することができ、書き込みが行われ
ていない電極での誤放電を抑制することができる。

【００３１】（６）第６の発明第６の発明に係るプラズマディスプレイ装置の駆動方法
は、第５の発明に係るプラズマディスプレイ装置の構成
において、微弱放電発生手段は、フィールド期間の最後
のサブフィールド期間と次のフィールド期間の最初のサ
ブフィールド期間との間に第１の電極をカソードおよび
第２の電極をアノードとして第１の電極と第２の電極と
の間に微弱放電を発生させる第２の微弱放電発生手段を
さらに含むものである。

【００３２】この場合、フィールド期間の最後のサブフ
ィールド期間と次のフィールド期間の最初のサブフィー
ルド期間との間に第１の電極をカソードおよび第２の電
極をアノードとして第１の電極と第２の電極との間に微
弱放電を発生させているので、放電ガスを活性化させる
ことができ、後続の初期化期間に所定の壁電荷を安定に
形成することができるとともに、誤放電を抑制すること
ができる。

【００３３】（７）第７の発明第７の発明に係るプラズマディスプレイ装置の駆動方法
は、第１の方向に配列される複数の第１の電極と、第１
の方向と交差する第２の方向に配列される複数の第２の
電極と、複数の第１の電極とそれぞれ対になるように配
列される複数の第３の電極とを備えるプラズマディスプ
レイ装置の駆動方法であって、維持期間において第１の
電極に印加されるローレベル電圧より低いローレベル電
圧を書き込み期間において第１の電極に印加するステッ
プと、初期化期間終了後から次のサブフィールドまでの
間に第１の電極と第３の電極との間の電圧を徐々に変化
させて第１の電極と第３の電極との間に微弱放電を発生
させるステップとを含むものである。

【００３４】本発明に係るプラズマディスプレイ装置の
駆動方法においては、維持期間におけるローレベル電圧
より低いローレベル電圧が書き込み期間において第１の
電極に印加され、初期化放電回数を減少させることがで
きるとともに、初期化期間に印加する電圧を低下させる
ことができ、黒表示の視認性を低下させることができ
る。また、初期化期間終了後から次のサブフィールドま
での間に第１の電極と第３の電極との間の電圧を徐々に
変化させて第１の電極と第３の電極との間に微弱放電を
発生させているので、第１の電極と第３の電極との間の
過剰な壁電圧を除去することができ、書き込みが行われ
ていない電極での誤放電を抑制することができる。この
結果、黒表示の視認性を低下させるとともに、書き込み
が行われていない電極での誤放電を抑制することができ
る。

【００３５】

【発明の実施の形態】以下、本発明によるプラズマディ
スプレイ装置の一例としてＡＣ型プラズマディスプレイ
装置について説明する。本発明のプラズマディスプレイ
装置は、テレビジョン受像機およびコンピュータ端末等
の画像表示装置に好適に用いられるものである。

【００３６】（第１の実施の形態）まず、本発明の第１
の実施の形態によるプラズマディスプレイ装置について
図面を参照しながら説明する。図１は、本発明の第１の
実施の形態によるプラズマディスプレイ装置の構成を示
すブロック図である。

【００３７】図１のプラズマディスプレイ装置は、ＰＤ
Ｐ（プラズマディスプレイパネル）１００、データドラ
イバ２００、スキャンドライバ３００およびサステイン
ドライバ４００を備える。

【００３８】ＰＤＰ１００は、複数のデータ電極（アド
レス電極）８、複数の走査電極（スキャン電極）４およ
び複数の維持電極（サステイン電極）５を含む。複数の
データ電極８は、画面の垂直方向に配列され、複数の走
査電極４および複数の維持電極５は、画面の水平方向に
配列されている。また、複数の維持電極５は、共通に接
続されている。データ電極８、走査電極４および維持電
極５の各交点には、放電セル１２が形成され、各放電セ
ル１２が画面上の画素を構成する。なお、ＰＤＰ１００
の詳細な構成は、図１４および図１５を用いて説明した
従来のプラズマディスプレイパネルと同様である。

【００３９】データドライバ２００は、ＰＤＰ１００の
複数のデータ電極８に接続されている。スキャンドライ
バ３００は、ＰＤＰ１００の複数の走査電極４に接続さ
れている。サステインドライバ４００は、ＰＤＰ１００
の複数の維持電極５に接続されている。

【００４０】データドライバ２００は、書き込み期間に
おいて、画像データに応じてＰＤＰ１００の該当するデ
ータ電極８に書き込みパルスを印加する。スキャンドラ
イバ３００は、複数の駆動回路から構成され、書き込み
期間において、ＰＤＰ１００の複数の走査電極４に書き
込みパルスを順に印加する。これにより、該当する放電
セル１２において書き込み放電が行われる。

【００４１】また、複数のスキャンドライバ３００は、
維持期間において、周期的な維持パルスをＰＤＰ１００
の複数の走査電極４に印加する。一方、サステインドラ
イバ４００は、維持期間において、ＰＤＰ１００の複数
の維持電極５に走査電極４の維持パルスに対して１８０
度位相のずれた維持パルスを同時に印加する。これによ
り、該当する放電セル１２において維持放電が行われ
る。

【００４２】本実施例の形態において、走査電極４が第
１の電極に相当し、データ電極８が第２の電極に相当
し、維持電極５が第３の電極に相当し、スキャンドライ
バ３００が電圧印加手段に相当し、データドライバ２０
０、スキャンドライバ３００およびサステインドライバ
４００が微弱放電発生手段、維持期間微弱放電発生手段
およびランプ波形印加手段に相当する。

【００４３】図２は、図１のＰＤＰ１００におけるデー
タ電極８、走査電極４および維持電極５の駆動電圧の一
例を示すタイミング図である。

【００４４】図２に示すように、各フィールドは、複数
のサブフィールド、例えば８つのサブフィールドに分割
される。各サブフィールド期間は、初期化期間、書き込
み期間、維持期間および消去期間により構成される。各
サブフィールドは、維持期間の長さが異なり、各サブフ
ィールドの点灯状態を変えることにより、例えば２５６
階調の階調表示が行われる。なお、ＰＤＰ１００の各放
電セル内で安定に放電を起こせるためには、映像を表現
するための放電とは別に、封入ガスを活性化するための
放電が必要となり、この動作が初期化動作であり、その
期間が初期化期間である。

【００４５】まず、初期化期間の前半の初期化動作にお
いて、データドライバ２００およびサステインドライバ
４００によりすべてのデータ電極８およびすべての維持
電極５を０（Ｖ）に保持し、すべての走査電極４には、
すべての維持電極５に対して放電開始電圧以下となる電
圧Ｖｐ（Ｖ）から、放電開始電圧を超える電圧Ｖｒ
（Ｖ）に向かって緩やかに上昇するランプ電圧がスキャ
ンドライバ３００により印加される。このランプ電圧が
上昇する間に、すべての放電セル１２において、すべて
の走査電極４からすべてのデータ電極８およびすべての
維持電極５にそれぞれ１回目の微弱な初期化放電が起こ
り、走査電極４に負の壁電圧が蓄積されるとともに、デ
ータ電極８および維持電極５に正の壁電圧が蓄積され
る。

【００４６】次に、初期化期間の後半の初期化動作にお
いて、サステインドライバ４００によりすべての維持電
極５を正電圧Ｖｈ（Ｖ）に保ち、すべての走査電極４に
は、すべての維持電極５に対して放電開始電圧以下とな
る電圧Ｖｑ（Ｖ）から放電開始電圧を超える電圧Ｖａ’
（Ｖ）に向かって緩やかに降下するランプ電圧がスキャ
ンドライバ３００により印加される。このランプ電圧が
降下する間に、再びすべての放電セル１２において、す
べての維持電極５からすべての走査電極４にそれぞれ２
回目の微弱な初期化放電が起こり、走査電極４の負の壁
電圧および維持電極５の正の壁電圧が弱められる。この
とき、走査電極４とデータ電極８との間にも同時に放電
が起こり、走査電極４の負の壁電圧およびデータ電極８
の正の壁電圧がわずかに弱められる。以上により、初期
化期間の初期化動作が終了する。

【００４７】次に、書き込み期間の書き込み動作におい
て、スキャンドライバ３００によりすべての走査電極４
を電圧Ｖｓ’（Ｖ）に保持し、その後、映像信号に応じ
てオンまたはオフする書き込みパルス電圧Ｖｗ（Ｖ）が
データドライバ２００により各データ電極８に印加さ
れ、この書き込みパルスに同期して複数の走査電極４に
負の走査パルス電圧Ｖａ’（Ｖ）がスキャンドライバ３
００により順に印加される。このとき、表示すべき放電
セルに対応するデータ電極８と走査電極４との間の電圧
は、書き込みパルス電圧Ｖｗ（Ｖ）と電圧Ｖａ’（Ｖ）
（絶対値）とを加算した電圧に初期化期間に走査電極４
とデータ電極８のそれぞれに蓄積された壁電圧が、さら
に加算されたものとなる。したがって、データ電極８と
走査電極４との間および維持電極５と走査電極４との間
に書き込み放電が起こり、走査電極４に正の壁電圧が蓄
積され、維持電極５に負の壁電圧が蓄積され、データ電
極８に負の壁電圧が蓄積される。

【００４８】このように、本実施の形態では、スキャン
ドライバ３００により書き込み期間に走査電極４に印加
されるローレベル電圧Ｖａ’（Ｖ）を０（Ｖ）すなわち
以下に説明する維持期間のローレベル電圧Ｖａ（Ｖ）よ
り低く設定しているので、初期化期間に印加する電圧Ｖ
ｒ（Ｖ）を低下させることができ、黒表示の視認性を低
下させることができる。

【００４９】次に、維持期間において、すべての走査電
極４には、電圧Ｖｓ’（Ｖ）から維持パルス電圧Ｖｍ
（Ｖ）に向かって緩やかに上昇するランプ波形を有する
電圧がスキャンドライバ３００により印加され、サステ
インドライバ４００により維持電極５は０（Ｖ）に一旦
戻される。このとき、書き込み放電を起こした放電セル
における走査電極４と維持電極５との間の電圧は、維持
パルス電圧Ｖｍ（Ｖ）に書き込み期間において蓄積され
た走査電極４の正の壁電圧および維持電極５の負の壁電
圧が加算されたものとなる。このため、書き込み放電を
起こした放電セルにおいて、走査電極４と維持電極５と
の間に維持放電が起こり、この維持放電を起こした放電
セルにおける走査電極４に負の壁電圧が蓄積され、維持
電極５に正の壁電圧が蓄積される。

【００５０】続いて、スキャンドライバ３００によりす
べての走査電極４の電圧が維持パルス電圧Ｖｍ（Ｖ）か
ら電圧Ｖａ（Ｖ）（接地電位）に戻され、サステインド
ライバ４００によりすべての維持電極５に正の維持パル
ス電圧Ｖｍ（Ｖ）が印加されると、維持放電を起こした
放電セルにおける維持電極５と走査電極４との間の電圧
は、維持パルス電圧Ｖｍ（Ｖ）に直前の維持放電により
蓄積された走査電極４の負の壁電圧および維持電極５の
正の壁電圧が加算されたものとなる。このため、この維
持放電を起こした放電セルにおいて、維持電極５と走査
電極４との間に維持放電が起こり、以降、スキャンドラ
イバ３００およびサステインドライバ４００により維持
パルス電圧Ｖｍ（Ｖ）を走査電極４と維持電極５とに交
互に印加し、維持放電が継続して行われる。

【００５１】一方、書き込み期間において書き込み放電
が発生しなかった放電セルでは、維持期間の初期の壁電
圧の状態は、初期化期間中に形成された壁電圧の状態の
ままである。このとき、図１６に示すように従来と同様
にステップ波形で維持パルス電圧Ｖｍ（Ｖ）が印加され
ると、初期化期間に制御できなかった壁電圧が存在する
放電セルでは、維持パルス電圧Ｖｍ（Ｖ）と初期化期間
に形成された壁電圧とを加算した電圧が放電開始電圧以
上となり、走査電極４とデータ電極８との間で放電が起
こり、この放電がきっかけとなって、またはデータ電極
８を介さず直接に、走査電極４と維持電極５との間で維
持放電が起こり、誤放電が発生する。

【００５２】しかしながら、本実施の形態では、走査電
極４には、維持期間の最初の維持パルスとして、電圧Ｖ
ｓ’（Ｖ）から維持パルス電圧Ｖｍ（Ｖ）に向かって緩
やかに上昇するランプ波形による維持パルスが印加され
ているため、書き込みが行われていない走査電極４とデ
ータ電極８との間およびこの走査電極４と対応する維持
電極５との間で微弱な放電が発生し、過剰な壁電荷が除
去される。したがって、維持期間の最初の維持パルス以
降の維持パルスがステップ波形で印加されても、走査電
極４、維持電極５およびデータ電極８には過剰な壁電圧
が形成されていないため、維持パルス電圧Ｖｍ（Ｖ）に
各電極の壁電圧を加算した電圧が放電開始電圧以上にな
ることはなく、誤放電は発生しない。

【００５３】なお、上記の微弱な放電では、非常に弱い
発光しか発生しないため、黒表示の輝度レベルが上昇せ
ず、表示画面のコントラストを悪化させることがない。
この点に関しては、以下の各実施の形態で用いる微弱な
放電も同様である。

【００５４】最後に、消去期間において、サステインド
ライバ４００によりすべての維持電極５に０（Ｖ）から
電圧Ｖｅ（Ｖ）に向かって緩やかに上昇するランプ電圧
を印加すると、維持放電を起こした放電セルにおいて、
走査電極４と維持電極５との間の電圧は、維持期間の最
終時点における走査電極の負の壁電圧および維持電極５
の正の壁電圧がこのランプ電圧に加算されたものとな
る。このため、維持放電を起こした放電セルにおいて、
維持電極５と走査電極４との間に微弱な消去放電が起こ
り、走査電極４の負の壁電圧と維持電極５の正の壁電圧
とが弱められて維持放電が停止する。一方、維持放電が
行われてない放電セルでは、維持期間の第１の維持パル
スのランプ波形により過剰な壁電圧が除去されているた
め、消去放電は行われない。

【００５５】次に、図２に示す維持期間のランプ波形を
発生させるランプ波形発生回路について説明する。図３
は、図２に示す維持期間のランプ波形を発生するランプ
波形発生回路の一例の構成を示す回路図である。

【００５６】図３のランプ波形発生回路は、図１に示す
スキャンドライバ３００内に具備され、抵抗Ｒ１〜Ｒ
６、ダイオードＤ１〜Ｄ３、ツェナーダイオードＤ４、
コンデンサＣ１、可変抵抗器ＶＲ１およびＦＥＴ（電界
効果型トランジスタ、以下、トランジスタと称す）Ｑ１
を含む。

【００５７】図３に示すランプ波形発生回路は、図示の
ように各素子が接続されてトランジスタＱ１のゲート−
ドレイン間にコンデンサＣ１が接続されたミラー積分回
路として動作し、維持期間の最初の維持パルスとして、
電圧Ｖｓ’（Ｖ）から維持パルス電圧Ｖｍ（Ｖ）に向か
って緩やかに上昇するランプ波形を出力するものであ
る。また、図３に示すランプ波形発生回路は、ＰＤＰ１
００の特性のばらつき等によりランプ波形の傾きの最適
値が異なるため、傾き調整を行ったり、また、回路電源
ばらつき補償、温度補償等の各種補償を行うものであ
る。

【００５８】なお、ランプ波形発生回路としては、図３
に示す例に特に限定されず、種々のランプ波形発生回路
を用いることができる。また、ランプ波形の傾きは、使
用するＰＤＰの特性等に応じて設定される。

【００５９】上記のように、本実施の形態では、維持期
間におけるローレベル電圧Ｖａ（Ｖ）より低いローレベ
ル電圧Ｖａ’（Ｖ）が書き込み期間において走査電極４
に印加され、初期化期間に印加する電圧Ｖｒ（Ｖ）を低
下させることができる。また、維持期間に走査電極４に
印加する第１の維持パルスを電圧Ｖｓ’（Ｖ）から維持
パルス電圧Ｖｍ（Ｖ）まで緩やかに上昇するランプ波形
により構成しているので、書き込み放電が行われた放電
セルでは通常の維持放電が起こり、書き込み放電が行わ
れていない放電セルでは走査電極４と維持電極５との間
および走査電極４とデータ電極８との間に微弱放電が発
生し、書き込み期間において書き込み放電が行われてい
ない放電セルの過剰な壁電荷を除去することができる。
したがって、黒表示の視認性を低下させることができる
とともに、書き込みが行われていない電極間での誤放電
を抑制することができる。

【００６０】なお、図２では、維持期間の最初の維持パ
ルスとして、電圧Ｖｓ’（Ｖ）から電圧Ｖｍ（Ｖ）まで
ランプ波形により走査電極４に印加する電圧を上昇させ
ているが、上記の例に特に限定されず、微弱放電を発生
させることができれば、種々の波形を用いることがで
き、例えば、放電開始電圧が電圧Ｖｍ（Ｖ）より低い電
圧のときは、その電圧を超えるところまでランプ波形で
上昇させるようにしてもよい。

【００６１】（第２の実施の形態）次に、本発明の第２
の実施の形態によるプラズマディスプレイ装置について
図面を参照しながら説明する。図４は、本発明の第２の
実施の形態によるプラズマディスプレイ装置の構成を示
すブロック図である。

【００６２】図４に示すプラズマディスプレイ装置と図
１に示すプラズマディスプレイ装置とで異なる点は、ス
キャンドライバ３００がスキャンドライバ３００ａに変
更された点であり、その他の点は図１に示すプラズマデ
ィスプレイ装置と同様であるので、同一部分には同一符
号を付し、以下異なる点についてのみ詳細に説明する。

【００６３】スキャンドライバ３００ａは、維持期間に
おいて走査電極４に印加される最初の維持パルスとし
て、ランプ波形ではなく、ＣＲ充電波形により立ち上が
るパルスを出力する。本実施例の形態において、スキャ
ンドライバ３００ａが電圧印加手段に相当し、データド
ライバ２００、スキャンドライバ３００ａおよびサステ
インドライバ４００が微弱放電発生手段、維持期間微弱
放電発生手段および充放電波形印加手段に相当し、その
他の点は第１の実施の形態と同様である。

【００６４】図５は、図４のＰＤＰ１００におけるデー
タ電極８、走査電極４および維持電極５の駆動電圧の一
例を示すタイミング図である。

【００６５】図５に示すように、走査電極４には、維持
期間において、最初の維持パルスとして、ＣＲ充電波形
により電圧Ｖｓ’（Ｖ）から電圧Ｖｍ（Ｖ）まで上昇す
るパルスが用いられる。この場合、初期化期間に形成さ
れた壁電圧と走査電極４に印加される電圧とを加算した
電圧が放電開始電圧より低い期間は、ＣＲ充電波形の急
峻な立ち上がり部分を利用し、それ以上の電圧すなわち
放電開始電圧を超える電圧を印加する部分には、ＣＲ充
電波形の穏やかな立ち上がり部分を利用し、緩やかに電
圧を上昇させている。

【００６６】したがって、本実施の形態では、走査電極
４には、維持期間の最初の維持パルスとして、電圧Ｖ
ｓ’（Ｖ）から維持パルス電圧Ｖｍ（Ｖ）に向かって緩
やかに上昇するＣＲ充電波形による維持パルスが印加さ
れているため、書き込みが行われていない走査電極４と
データ電極８との間およびこの走査電極４と対応する維
持電極５との間で微弱な放電が発生し、過剰な壁電荷が
除去される。この結果、維持期間の最初の維持パルス以
降の維持パルスがステップ波形で印加されても、走査電
極４、維持電極５およびデータ電極８には過剰な壁電圧
が形成されていないため、維持パルス電圧Ｖｍ（Ｖ）に
各電極の壁電圧を加算した電圧が放電開始電圧以上にな
ることはなく、誤放電は発生しない。なお、その他の動
作は、第１の実施の形態と同様である。

【００６７】次に、図５に示す維持期間のＣＲ充電波形
を発生させるＣＲ充電波形発生回路について説明する。
図６は、図５に示す維持期間のＣＲ充電波形を発生する
ＣＲ充電波形発生回路の一例の構成を示す回路図であ
る。

【００６８】図６に示すＣＲ充電波形発生回路は、図４
に示すスキャンドライバ３００ａ内に具備され、抵抗Ｒ
７，Ｒ８およびトランジスタＱ２を含む。

【００６９】トランジスタＱ２の一端は、電圧Ｖｍ
（Ｖ）を受ける抵抗Ｒ８に接続され、他端はＰＤＰ１０
０すなわち走査電極４と接地端子との容量に相当するパ
ネル容量Ｃｐｓに接続され、そのゲートは抵抗Ｒ７と接
続される。したがって、抵抗Ｒ８とＰＤＰ１００すなわ
ちパネル容量ＣｐｓとによるＣＲ充電波形が出力され
る。なお、パネル容量Ｃｐｓにはある程度ばらつきはあ
るものの、パネル容量Ｃｐｓが最も小さくなるときに必
要な条件を満たすように抵抗Ｒ８の抵抗値を予め選定
し、かつ書き込み期間の終了から維持期間の最初の維持
パルスの立ち上げ終了までの期間を十分にとることによ
り、第１の実施の形態と同様に安定に微弱放電を発生さ
せることができる。

【００７０】上記のように、本実施の形態では、第１の
実施の形態と同様の効果を得ることができるとともに、
ＣＲ充電波形を用いているので、回路構成を簡略化する
ことができ、回路のコストを低減することができる。

【００７１】なお、上記の説明では、ＣＲ充電波形を用
いたが、上記の例に特に限定されず、微弱放電を発生さ
せることができれば、種々の波形を用いることができ、
例えば、立ち下がり時に微弱な放電を発生させる場合は
ＣＲ放電波形を用いることにより上記と同様の効果を得
ることができる。

【００７２】（第３の実施の形態）次に、本発明の第３
の実施の形態によるプラズマディスプレイ装置について
図面を参照しながら説明する。図７は、本発明の第３の
実施の形態によるプラズマディスプレイ装置の構成を示
すブロック図である。

【００７３】図７に示すプラズマディスプレイ装置と図
１に示すプラズマディスプレイ装置とで異なる点は、ス
キャンドライバ３００がスキャンドライバ３００ｂに変
更され、サステインドライバ４００がサステインドライ
バ４００ａに変更された点であり、その他の点は図１に
示すプラズマディスプレイ装置と同様であるので、同一
部分には同一符号を付し、以下異なる点についてのみ詳
細に説明する。

【００７４】図８は、図７に示すスキャンドライバ３０
０ｂに用いられるスキャンドライバ回路の構成を示す回
路図である。なお、図７に示すスキャンドライバ３００
ｂは、図８に示すスキャンドライバ回路が各走査電極４
ごとに設けられたものである。

【００７５】図８に示すスキャンドライバ回路は、トラ
ンジスタＱ１１〜Ｑ２１、コンデンサＣ１１〜Ｃ１５、
回収コイルＬ１１、ダイオードＤ１１〜Ｄ１４、電源Ｖ
１３，Ｖ１４およびドライバ回路ＤＩを含む。

【００７６】コンデンサＣ１１は、ノードＮ１１と接地
端子との間に接続される。トランジスタＱ１１およびダ
イオードＤ１１は、ノードＮ１１とノードＮ１２との間
に直列に接続され、ダイオードＤ１２およびトランジス
タＱ１２は、ノードＮ１２とノードＮ１１との間に直列
に接続される。トランジスタＱ１１のゲートには制御信
号Ｓ１１が入力され、トランジスタＱ１２のゲートには
制御信号Ｓ１２が入力される。回収コイルＬ１１は、ノ
ードＮ１２とノードＮ１３との間に接続される。

【００７７】トランジスタＱ１３は、電源端子Ｖ１１と
ノードＮ１３との間に接続され、そのゲートには制御信
号Ｓ１３が入力される。電源端子Ｖ１１は電圧Ｖｍ
（Ｖ）を受ける。トランジスタＱ１４は、ノードＮ１３
と接地端子との間に接続され、そのゲートには制御信号
Ｓ１４が入力される。トランジスタＱ１５は、電源端子
Ｖ１２とノードＮ１３との間に接続され、そのゲートに
は制御信号Ｓ１５が入力される。電源端子Ｖ１２は電圧
Ｖｍ／２（Ｖ）を受ける。

【００７８】電源Ｖ１３およびダイオードＤ１３は、接
地端子とノードＮ１４との間に直列に接続される。電源
Ｖ１３は電圧Ｖｒ（Ｖ）を出力する。コンデンサＣ１２
は、ノードＮ１４とノードＮ１３との間に接続される。
トランジスタＱ１６は、ノードＮ１４とノードＮ１５と
の間に接続され、そのゲートには制御信号Ｓ１６が入力
される。コンデンサＣ１３は、トランジスタＱ１６のゲ
ート−ドレイン間に接続される。トランジスタＱ１７
は、ノードＮ１５とノードＮ１３との間に接続され、そ
のゲートには制御信号Ｓ１７が入力される。

【００７９】トランジスタＱ１８は、ノードＮ１５とノ
ードＮ１６との間に接続され、そのゲートには制御信号
Ｓ１８が入力される。トランジスタＱ１９は、ノードＮ
１６と電源端子Ｖ１６との間に接続され、そのゲートに
は制御信号Ｓ１９が入力される。コンデンサＣ１４は、
トランジスタＱ１９のゲート−ドレイン間に接続され
る。電源端子Ｖ１６は電圧Ｖａ’（Ｖ）を受ける。

【００８０】電源Ｖ１４およびダイオードＤ１４は、電
源端子Ｖ１５とノードＮ１７との間に直列に接続され
る。電源Ｖ１４は電圧Ｖｓ’（Ｖ）を出力し、電源端子
Ｖ１５は電圧Ｖａ’（Ｖ）を受ける。コンデンサＣ１５
は、ノードＮ１７とノードＮ１６との間に接続される。
トランジスタＱ２０は、ノードＮ１７とノードＮ１８と
の間に接続され、そのゲートには制御信号Ｓ２０が入力
される。トランジスタＱ２１は、ノードＮ１８とノード
Ｎ１６との間に接続され、そのゲートには制御信号Ｓ２
１が入力される。

【００８１】ドライブ回路ＤＩの入力側は、ノードＮ１
８およびノードＮ１６に接続され、出力側はＰＤＰ１０
０すなわち走査電極４と接地端子との容量に相当するパ
ネル容量Ｃｐｓに接続される。なお、制御信号Ｓ１１〜
Ｓ２１は、垂直同期信号および水平同期信号等を基にス
キャンドライバ３ｂ内で発生される信号であり、制御信
号Ｓ１１〜Ｓ２１によりトランジスタＱ１１〜Ｑ２１の
オン／オフ状態が制御される。

【００８２】図９は、図７に示すサステインドライバ４
００ａの構成を示す回路図である。図９に示すサステイ
ンドライバ４００ａは、トランジスタＱ３１〜Ｑ３６、
ダイオードＤ３１〜Ｄ３４、コンデンサＣ３１，Ｃ３２
および回収コイルＬ３１を含む。

【００８３】コンデンサＣ３１は、ノードＮ３１と接地
端子との間に接続される。トランジスタＱ３１およびダ
イオードＤ３１は、ノードＮ３１とノードＮ３２との間
に直列に接続される。ダイオードＤ３２およびトランジ
スタＱ３２は、ノードＮ３２とノードＮ３１との間に直
列に接続される。トランジスタＱ３１のゲートには制御
信号Ｓ３１が入力され、トランジスタＱ３２のゲートに
は制御信号Ｓ３２が入力される。回収コイルＬ３１は、
ノードＮ３２とノードＮ３３との間に接続される。

【００８４】ダイオードＤ３３およびトランジスタＱ３
３は、電源端子Ｖ３１とノードＮ３３との間に直列に接
続され、トランジスタＱ３３のゲートには制御信号Ｓ３
３が入力される。電源端子Ｖ３１は電圧Ｖｍ（Ｖ）を受
ける。トランジスタＱ３４は、ノードＮ３３と接地端子
との間に接続され、そのゲートには制御信号Ｓ３４が入
力される。ダイオードＤ３４は電源端子Ｖ３１と電源端
子Ｖ３２との間に接続される。トランジスタＱ３５は、
電源端子Ｖ３２とノードＮ３３との間に接続され、その
ゲートには制御信号Ｓ３５が入力される。電源端子Ｖ３
２は電圧Ｖｈ（Ｖ）を受ける。コンデンサＣ３２は、ト
ランジスタＱ３５のゲート−ドレイン間に接続される。

【００８５】トランジスタＱ３６は、電源端子Ｖ３３と
ノードＮ３３との間に接続され、そのゲートには制御信
号Ｓ３６が入力される。電源端子Ｖ３３は電圧Ｖｍ／２
（Ｖ）を受ける。ノードＮ３３は、ＰＤＰ１００すなわ
ち維持電極５と接地端子との間の全容量に相当するパネ
ル容量Ｃｐｕに接続される。なお、制御信号Ｓ３１〜Ｓ
３６は、垂直同期信号および水平同期信号等を基にサス
テインドライバ４００ａ内で発生される信号であり、制
御信号Ｓ３１〜Ｓ３６によりトランジスタＱ３１〜Ｑ３
６のオン／オフ状態が制御される。

【００８６】本実施例の形態において、走査電極４が第
１の電極に相当し、データ電極８が第２の電極に相当
し、維持電極５が第３の電極に相当し、スキャンドライ
バ３００ｂが電圧印加手段に相当し、スキャンドライバ
３００ｂおよびサステインドライバ４００ａが微弱放電
発生手段および第１の微弱放電発生手段に相当する。

【００８７】図１０は、図７のＰＤＰ１００におけるデ
ータ電極８、走査電極４および維持電極５の駆動電圧の
一例を示すタイミング図である。

【００８８】図１０に示すように、各フィールドは、複
数のサブフィールド、例えば８つのサブフィールドに分
割される。各サブフィールドは、初期化期間、書き込み
期間および維持期間により構成される。各サブフィール
ドは、維持期間の長さが異なり、各サブフィールドの点
灯状態を変えることにより、例えば２５６階調の階調表
示が行われる。

【００８９】なお、本実施の形態では、初期化回数を減
らすために、第１のサブフィールド以外のサブフィール
ドでは、初期化期間における初期化動作の一部が直前の
サブフィールドの維持期間における維持動作と同時に行
われるように構成され、それゆえ、消去期間が設けられ
ていない。すなわち、第１のサブフィールドでは、初期
化期間として、第１の実施の形態と同様の初期化期間を
用いているが、第２のサブフィールド以降の各サブフィ
ールドでは、初期化期間の一部を用いた疑似初期化期間
を用い、初期化回数を削減している。

【００９０】まず、第１のサブフィールドにおける初期
化期間の前半の初期化動作において、データドライバ２
００によりすべてのデータ電極８を０（Ｖ）に保持し、
サステインドライバ４００ａのトランジスタＱ３４がオ
ンしてすべての維持電極５を０（Ｖ）に保持する。この
とき、スキャンドライバ３００ｂのトランジスタＱ１
１，Ｑ１７，Ｑ１８，Ｑ２１がオンし、さらにトランジ
スタＱ１３がオンし、各走査電極４の電圧が、ドライブ
回路ＤＩを介して回収コイルＬ１１とパネル容量Ｃｐｓ
とのＬＣ共振によりすべての維持電極５に対して放電開
始電圧以下となる電圧Ｖｍ（Ｖ）まで上昇する。

【００９１】その後、スキャンドライバ３００ｂのトラ
ンジスタＱ１３，Ｑ１６，Ｑ１８，Ｑ２１がオンし、ミ
ラー積分回路を構成するトランジスタＱ１６により電圧
Ｖｍ（Ｖ）から放電開始電圧を超える電圧Ｖｒ（Ｖ）に
向かって緩やかに上昇するランプ電圧がドライブ回路Ｄ
Ｉを介して各走査電極４に印加される。このランプ電圧
が上昇する間に、すべての放電セル１２において、すべ
ての走査電極４からすべてのデータ電極８およびすべて
の維持電極５にそれぞれ１回目の微弱な初期化放電が起
こり、走査電極４に負の壁電圧が蓄積されるとともに、
データ電極８および維持電極５に正の壁電圧が蓄積され
る。

【００９２】次に、初期化期間の後半の初期化動作にお
いて、サステインドライバ４００ａのトランジスタＱ３
１，Ｑ３３，Ｑ３５が順にオンし、すべての維持電極５
が正電圧Ｖｈ（Ｖ）に保持される。このとき、スキャン
ドライバ３００ｂのトランジスタＱ１１，Ｑ１７，Ｑ１
８，Ｑ２１がオンし、さらにトランジスタＱ１３がオン
し、すべての走査電極４の電圧が、ドライブ回路ＤＩを
介して回収コイルＬ１１とパネル容量ＣｐｓとのＬＣ共
振によりすべての維持電極５に対して放電開始電圧以下
となる電圧Ｖｍ（Ｖ）まで降下する。

【００９３】その後、スキャンドライバ３００ｂのトラ
ンジスタＱ１９，Ｑ２１がオンし、ミラー積分回路を構
成するトランジスタＱ１９により電圧Ｖｍ（Ｖ）から放
電開始電圧を超える電圧Ｖａ’（Ｖ）に向かって緩やか
に降下するランプ電圧がドライブ回路ＤＩを介して各走
査電極４に印加される。このランプ電圧が降下する間
に、再びすべての放電セル１２において、すべての維持
電極５からすべての走査電極４にそれぞれ２回目の微弱
な初期化放電が起こり、走査電極４の負の壁電圧および
維持電極５の正の壁電圧が弱められる。このとき、走査
電極４とデータ電極８との間にも同時に放電が起こり、
走査電極４の負の壁電圧およびデータ電極８の正の壁電
圧がわずかに弱められる。以上により、初期化期間の初
期化動作が終了する。

【００９４】次に、書き込み期間の書き込み動作におい
て、スキャンドライバ３００ｂのトランジスタＱ１９，
Ｑ２０がオンし、ドライブ回路ＤＩにベース電圧として
電圧Ｖａ’（Ｖ）が供給され、電源電圧として電圧Ｖ
ｓ’（Ｖ）が供給される。また、ドライブ回路ＤＩの内
部のＦＥＴが所定のタイミングでオン／オフされ、書き
込み期間の初期には、すべての走査電極４を電圧Ｖｓ’
（Ｖ）に保持する。その後、映像信号に応じてオンまた
はオフする書き込みパルス電圧Ｖｗ（Ｖ）がデータドラ
イバ２００により各データ電極８に印加され、この書き
込みパルスに同期してスキャンドライバ３００ｂのドラ
イブ回路ＤＩの内部のＦＥＴが所定のタイミングでオン
／オフされ、複数の走査電極４に走査パルス電圧Ｖａ’
（Ｖ）が順に印加される。

【００９５】このとき、表示すべき放電セルに対応する
データ電極８と走査電極４との間の電圧は、書き込みパ
ルス電圧Ｖｗ（Ｖ）と電圧Ｖａ’（Ｖ）とを加算した電
圧に初期化期間に走査電極４とデータ電極８のそれぞれ
に蓄積された壁電圧が、さらに加算されたものとなる。
したがって、データ電極８と走査電極４との間および維
持電極５と走査電極４との間に書き込み放電が起こり、
走査電極４に正の壁電圧が蓄積され、維持電極５に負の
壁電圧が蓄積され、データ電極８に負の壁電圧が蓄積さ
れる。

【００９６】次に、維持期間において、スキャンドライ
バ３００ｂのトランジスタＱ１１，Ｑ１７，Ｑ１８，Ｑ
２１がオンし、さらにトランジスタＱ１３がオンし、す
べての走査電極４には、回収コイルＬ１１とパネル容量
ＣｐｓとのＬＣ共振によりドライブ回路ＤＩを介して電
圧Ｖａ（Ｖ）（接地電位）から維持パルス電圧Ｖｍ
（Ｖ）まで上昇する維持パルスが印加される。一方、サ
ステインドライバ４００ａのトランジスタＱ３２がオン
し、さらにトランジスタＱ３４がオンし、すべての維持
電極５には、回収コイルＬ１１とパネル容量Ｃｐｓとの
ＬＣ共振によりドライブ回路ＤＩを介して０（Ｖ）に一
旦戻される。

【００９７】このとき、書き込み放電を起こした放電セ
ルにおける走査電極４と維持電極５との間の電圧は、維
持パルス電圧Ｖｍ（Ｖ）に書き込み期間において蓄積さ
れた走査電極４の正の壁電圧および維持電極５の負の壁
電圧が加算されたものとなる。このため、書き込み放電
を起こした放電セルにおいて、走査電極４と維持電極５
との間に維持放電が起こり、この維持放電を起こした放
電セルにおける走査電極４に負の壁電圧が蓄積され、維
持電極５に正の壁電圧が蓄積される。

【００９８】続いて、サステインドライバ４００ａのト
ランジスタＱ３１がオンし、さらにトランジスタＱ３３
がオンし、回収コイルＬ１１とパネル容量ＣｐｓとのＬ
Ｃ共振によりドライブ回路ＤＩを介してすべての維持電
極５に正の維持パルス電圧Ｖｍ（Ｖ）を印加すると、維
持放電を起こした放電セルにおける維持電極５と走査電
極４との間の電圧は、維持パルス電圧Ｖｍ（Ｖ）に直前
の維持放電により蓄積された走査電極４の負の壁電圧お
よび維持電極５の正の壁電圧が加算されたものとなる。
このため、この維持放電を起こした放電セルにおいて、
維持電極５と走査電極４との間に維持放電が起こる。以
降、同様に、スキャンドライバ３００ｂおよびサステイ
ンドライバ４００ａにより維持パルス電圧Ｖｍ（Ｖ）を
走査電極４と維持電極５とに交互に印加し、維持放電が
継続して行われる。

【００９９】次に、第２のサブフィールドの疑似初期化
期間の最初の期間（維持期間の最後）において、スキャ
ンドライバ３００ｂのトランジスタＱ１１，Ｑ１７，Ｑ
１８，Ｑ２１がオンし、さらにトランジスタＱ１３がオ
ンして所定期間経過した後、トランジスタＱ１５，Ｑ１
７，Ｑ１８，Ｑ２１がオンし、すべての走査電極４に
は、電圧Ｖａ（Ｖ）から維持パルス電圧Ｖｍ（Ｖ）まで
上昇した後電圧Ｖｍ／２（Ｖ）まで立ち下がる細幅の維
持パルスが印加される。

【０１００】一方、サステインドライバ４００ａのトラ
ンジスタＱ３２がオンし、さらにトランジスタＱ３４が
オンした後、トランジスタＱ３６がオンし、すべての維
持電極５には、維持パルス電圧Ｖｍ（Ｖ）から電圧Ｖａ
（Ｖ）まで降下した後電圧Ｖｍ／２（Ｖ）まで立ち上が
る細幅の維持パルスが印加される。

【０１０１】このとき、書き込み放電を起こした放電セ
ルにおける走査電極４と維持電極５との間の電圧は、維
持パルス電圧Ｖｍ（Ｖ）に書き込み期間において蓄積さ
れた走査電極４の正の壁電圧および維持電極５の負の壁
電圧が加算されたものとなる。このため、書き込み放電
を起こした放電セルにおいて、走査電極４と維持電極５
との間に維持放電が起こる。また、上記の細幅の維持パ
ルスの場合、維持パルス電圧Ｖｍ印加後すぐさま走査電
極４および維持電極５ともに電圧Ｖｍ／２が印加される
ので、走査電極４と維持電極５との間には壁電圧は形成
されないが、データ電極８と走査電極４との間には電圧
Ｖｍ／２に近い壁電圧が形成された状態で停止する。こ
の動作が、データ電極８と走査電極４との間に壁電圧を
蓄積する初期化期間の前半の初期化動作に相当する。

【０１０２】次に、第２のサブフィールドの疑似初期化
期間の後の期間において、走査電極４および維持電極５
の電圧が所定期間電圧Ｖｍ／２（Ｖ）に保持された後、
サステインドライバ４００ａのトランジスタＱ３１，Ｑ
３３，Ｑ３５が順にオンし、すべての維持電極５が正電
圧Ｖｈ（Ｖ）に保持される。このとき、スキャンドライ
バ３００ｂのトランジスタＱ１９，Ｑ２１がオンし、ミ
ラー積分回路を構成するトランジスタＱ１９により電圧
Ｖｍ（Ｖ）／２から放電開始電圧を超える電圧Ｖａ’
（Ｖ）に向かって緩やかに降下するランプ電圧がドライ
ブ回路ＤＩを介して各走査電極４に印加される。

【０１０３】このランプ電圧が降下する間に、再びすべ
ての放電セル１２において、すべての維持電極５からす
べての走査電極４にそれぞれ微弱な初期化放電が起こ
り、走査電極４および維持電極５の壁電圧が調整され
る。このとき、走査電極４とデータ電極８との間にも同
時に放電が起こり、走査電極４の負の壁電圧およびデー
タ電極８の正の壁電圧がわずかに弱められる。以降、第
１のサブフィールドと同様に書き込み期間および維持期
間の各動作が行われ、第３のサブフィールド以降の各サ
ブフィールドは、第２のサブフィールドと同様に疑似初
期化期間、書き込み期間および維持期間の各動作が行わ
れる。

【０１０４】このように、本実施例の形態では、スキャ
ンドライバ３００ｂにより第１のサブフィールドの初期
化期間に走査電極４に印加されるローレベル電圧Ｖａ’
（Ｖ）を維持期間のローレベル電圧Ｖａ（Ｖ）より低く
設定し、さらに、消去期間をなくして維持期間の最後の
維持パルスを細幅にし、その放電途中に走査電極４およ
び維持電極５に印加する電圧をＶｍ／２に設定してい
る。したがって、初期化期間に印加する電圧Ｖｒ（Ｖ）
を低下させることができるとともに、初期化放電回数を
減少させることができ、黒表示の視認性を低下させるこ
とができる。

【０１０５】図１１は、図１０に示す駆動電圧のうち第
１および第２のフィールド間の駆動電圧の一例を示すタ
イミング図である。

【０１０６】図１１に示す第１のフィールドの最後のサ
ブフィールドの維持期間における最後の維持パルスのパ
ルス幅は、図１０と同様に、放電が壁電荷を形成して安
定に終了する時間、例えば２μｓよりも短く設定されて
おり、かつ、この維持パルス印加後に走査電極４と維持
電極５との間の印加電圧を等しくすることにより維持動
作と消去動作が同時に行われるようにしている。

【０１０７】一方、書き込み放電が発生しなかった放電
セルでは、通常、上記のような放電は起こらないが、他
の放電セル内での放電の影響や回路およびパネルの不安
定性等により維持期間中の最後の維持パルスによって放
電を起こす場合がある。このため、走査電極４に負の壁
電圧が形成され、維持電極５に正の壁電圧が形成されて
しまい、誤放電を引き起こす要因となる。

【０１０８】このため、本実施の形態では、図１１に示
すように、第１のフィールドの最後のサブフィールドの
維持期間と第２のフィールドの最初のサブフィールドの
初期化期間との間に擬似サブフィールド期間を設け、以
下のようにして上記の誤放電を防止している。

【０１０９】最後の維持パルスが印加された後、疑似サ
ブフィールド期間において、走査電極４および維持電極
５の電圧が所定期間電圧Ｖｍ／２（Ｖ）に保持された
後、サステインドライバ４００ａのトランジスタＱ３
１，Ｑ３３，Ｑ３５が順にオンし、すべての維持電極５
が正電圧Ｖｈ（Ｖ）に保持される。このとき、スキャン
ドライバ３００ｂのトランジスタＱ１９，Ｑ２１がオン
し、ミラー積分回路を構成するトランジスタＱ１９によ
り電圧Ｖｍ（Ｖ）／２から放電開始電圧を超える電圧Ｖ
ａ’（Ｖ）に向かって緩やかに降下するランプ電圧がド
ライブ回路ＤＩを介して各走査電極４に印加される。

【０１１０】このランプ電圧が降下する間に、再びすべ
ての放電セル１２において、すべての維持電極５からす
べての走査電極４にそれぞれ微弱な放電が起こり、走査
電極４および維持電極５の壁電圧が調整される。このと
き、走査電極４とデータ電極８との間にも同時に放電が
起こり、走査電極４の負の壁電圧およびデータ電極８の
正の壁電圧がわずかに弱められる。

【０１１１】このように、本実施の形態では、各フィー
ルドの最後のサブフィールドの維持期間と次のフィール
ドの初期化期間との間に擬似サブフィールド期間を設
け、走査電極４に電圧Ｖａ’（Ｖ）に向けて緩やかに降
下するランプ波形を印加し、維持電極５をＶｈ（Ｖ）に
保持することにより、維持電極５と走査電極４との間に
微弱な放電が起こり、誤放電が発生しないように走査電
極４および維持電極５の壁電圧を調整することができ
る。したがって、本実施の形態でも、黒表示の視認性を
低下させるとともに、書き込みが行われていない電極で
の誤放電を抑制することができる。

【０１１２】なお、上記の説明では、ランプ波形を用い
たが、上記の例に特に限定されず、微弱放電を発生させ
ることができれば、種々の波形を用いることができ、例
えば、第２の実施の形態と同様にＣＲ充電波形を用いて
もよい。

【０１１３】（第４の実施の形態）次に、本発明の第４
の実施の形態によるプラズマディスプレイ装置について
図面を参照しながら説明する。図１２は、本発明の第４
の実施の形態によるプラズマディスプレイ装置の構成を
示すブロック図である。

【０１１４】図１２に示すプラズマディスプレイ装置と
図７に示すプラズマディスプレイ装置とで異なる点は、
データドライバ２００がデータドライバ２００ａに変更
された点であり、その他の点は図７に示すプラズマディ
スプレイ装置と同様であるので、同一部分には同一符号
を付し、以下異なる点についてのみ詳細に説明する。

【０１１５】データドライバ２００ａは、疑似サブフィ
ールド期間においてすべてのデータ電極８に電圧Ｖｗ
（Ｖ）を印加する。本実施例の形態において、データド
ライバ２００ａおよびスキャンドライバ３００ｂが第２
の微弱放電発生手段に相当し、その他の点は第３の実施
の形態と同様である。

【０１１６】図１３は、図１２のＰＤＰ１００における
第１および第２のフィールド間のデータ電極８、走査電
極４および維持電極５の駆動電圧の一例を示すタイミン
グ図である。

【０１１７】図１３に示すように、第１のフィールドの
最後のサブフィールドの維持期間と第２のフィールドの
最初のサブフィールドの初期化期間との間に擬似サブフ
ィールド期間を設けている。なお、この疑似サブフィー
ルド期間の走査電極４および維持電極５に印加される電
圧およびその動作は、第３の実施の形態と同様である。

【０１１８】ここで、第２のフィールドの最初のサブフ
ィールドの初期化動作に着目する。この初期化期間で
は、走査電極４が高電圧になり、走査電極４は電子が降
り注がれる側すなわちアノードとして働き、一方、デー
タ電極８の電圧は０（Ｖ）であり、データ電極８は電子
を降り注ぐ側すなわちカソードとして働く。一般に、デ
ータ電極８をカソードとした時の放電開始電圧は、アノ
ードとしたときの放電開始電圧より大きい。このため、
初期化期間の直前に、走査電極４をカソード、データ電
極８をアノードとして放電させて、放電ガスを活性化さ
せることにより、初期化期間に走査電極４へ印加する電
圧を低い値にすることができ、しかも誤放電を起こさな
い安定な書き込みを行うことができる。

【０１１９】このため、本実施の形態では、擬似サブフ
ィールド期間によって上記の状態を実現している。すな
わち、初期化期間の直前に、スキャンドライバ３００ｂ
により走査電極４の電圧をランプ波形により電圧Ｖａ’
（Ｖ）に向かって緩やかに立ち下げ、データドライバ２
００ａによりデータ電極８の電圧を書き込みパルス電圧
Ｖｗ（Ｖ）に保持することにより、走査電極４をカソー
ド、データ電極８をアノードとして走査電極４とデータ
電極８との間に微弱な放電を発生させている。

【０１２０】なお、各電圧は、Ｖａ’（Ｖ）＋Ｖｗ
（Ｖ）＋データ電極８の壁電圧（走査電極４に蓄積され
た壁電圧をＧＮＤとし、それを基準にデータ電極８に蓄
積された壁電圧）＞放電開始電圧を満たすように設定し
ておく。このとき、データ電極８の電圧を０（Ｖ）に固
定しておくと、電圧Ｖａ’（Ｖ）は走査電極４と維持電
極５との間の放電開始電圧と同程度に大きな負電圧にし
なければならなくなり、他のサブフィールドの初期化期
間および疑似初期化期間の波形と共用できず、新たな回
路が必要になる。このため、本実施の形態では、上記の
ように、データ電極８の電圧をデータドライバ２００ａ
により書き込みパルス電圧Ｖｗ（Ｖ）に保持し、大きな
負電圧の印加を不要にしている。したがって、疑似サブ
フィールド期間の波形を他のサブフィールドの初期化期
間および疑似初期化期間の波形と共用することができ、
新たな回路を用いる必要がなく、回路構成が簡略化され
る。

【０１２１】このように、本実施の形態では、第３の実
施の形態と同様の効果が得られるとともに、初期化期間
の前に走査電極４をカソードおよびデータ電極８をアノ
ードとして放電を起こさせることにより、パネル内の封
入ガスが活性化された状態になり、初期化期間中に安定
した壁電圧を形成しやすくなるとともに、誤放電を防ぐ
ことができる。

【０１２２】

【発明の効果】本発明によれば、維持期間におけるロー
レベル電圧より低いローレベル電圧が書き込み期間にお
いて第１の電極に印加され、初期化期間終了後から次の
サブフィールドまでの間に第１の電極と第３の電極との
間の電圧を徐々に変化させて第１の電極と第３の電極と
の間に微弱放電を発生させているので、黒表示の視認性
を低下させるとともに、書き込みが行われていない電極
での誤放電を抑制することができる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態によるプラズマディ
スプレイ装置の構成を示すブロック図

【図２】図１のＰＤＰにおけるデータ電極、走査電極お
よび維持電極の駆動電圧の一例を示すタイミング図

【図３】図２に示す維持期間のランプ波形を発生するラ
ンプ波形発生回路の一例の構成を示す回路図

【図４】本発明の第２の実施の形態によるプラズマディ
スプレイ装置の構成を示すブロック図

【図５】図４のＰＤＰにおけるデータ電極、走査電極お
よび維持電極の駆動電圧の一例を示すタイミング図

【図６】図５に示す維持期間のＣＲ充電波形を発生する
ＣＲ充電波形発生回路の一例の構成を示す回路図

【図７】本発明の第３の実施の形態によるプラズマディ
スプレイ装置の構成を示すブロック図

【図８】図７に示すスキャンドライバに用いられるスキ
ャンドライバ回路の構成を示す回路図

【図９】図７に示すサステインドライバの構成を示す回
路図

【図１０】図７のＰＤＰにおけるデータ電極、走査電極
および維持電極の駆動電圧の一例を示すタイミング図

【図１１】図１０に示す駆動電圧のうち第１および第２
のフィールド間の駆動電圧の一例を示すタイミング図

【図１２】本発明の第４の実施の形態によるプラズマデ
ィスプレイ装置の構成を示すブロック図

【図１３】図１２のＰＤＰにおける第１および第２のフ
ィールド間のデータ電極、走査電極および維持電極の駆
動電圧の一例を示すタイミング図

【図１４】従来のＡＣ型プラズマディスプレイパネルの
一部斜視図

【図１５】図１４に示すＡＣ型プラズマディスプレイパ
ネルの電極配列図

【図１６】従来のＡＣ型プラズマディスプレイパネルの
動作駆動タイミング図

【符号の説明】

４走査電極５維持電極８データ電極１００ＰＤＰ２００，２００ａデータドライバ３００，３００ａ，３００ｂスキャンドライバ４００，４００ａサステインドライバ

フロントページの続き (72)発明者小川兼司大阪府門真市大字門真1006番地松下電器産業株式会社内Ｆターム(参考） 5C080 AA05 BB05 DD09 DD30 EE29 FF12 GG12 HH02 HH04 JJ02 JJ03 JJ04 JJ06

Claims

【特許請求の範囲】

【請求項１】各フィールドを複数のサブフィールドに
分割して階調表示を行うプラズマディスプレイ装置であ
って、第１の方向に配列される複数の第１の電極と、前記第１の方向と交差する第２の方向に配列される複数
の第２の電極と、前記複数の第１の電極とそれぞれ対になるように配列さ
れる複数の第３の電極と、維持期間において前記第１の電極に印加されるローレベ
ル電圧より低いローレベル電圧を書き込み期間において
前記第１の電極に印加する電圧印加手段と、初期化期間終了後から次のサブフィールドまでの間に前
記第１の電極と前記第３の電極との間の電圧を徐々に変
化させて前記第１の電極と前記第３の電極との間に微弱
放電を発生させる微弱放電発生手段とを備えることを特
徴とするプラズマディスプレイ装置。
【請求項２】前記微弱放電発生手段は、維持期間に前
記第１の電極と前記第２の電極との間の電圧および前記
第１の電極と前記第３の電極との間の電圧を徐々に変化
させて前記第１の電極と前記第２の電極との間および前
記第１の電極と前記第３の電極との間に微弱放電を発生
させる維持期間微弱放電発生手段を含むことを特徴とす
る請求項１記載のプラズマディスプレイ装置。
【請求項３】前記維持期間微弱放電発生手段は、維持
期間の最初に前記第１の電極にランプ波形を印加するラ
ンプ波形印加手段を含むことを特徴とする請求項２記載
のプラズマディスプレイ装置。
【請求項４】前記維持期間微弱放電発生手段は、維持
期間の最初に前記第１の電極に充放電波形を印加する充
放電波形印加手段を含むことを特徴とする請求項２記載
のプラズマディスプレイ装置。
【請求項５】前記微弱放電発生手段は、フィールド期
間の最後のサブフィールド期間と次のフィールド期間の
最初のサブフィールド期間との間に前記第１の電極と前
記第３の電極との間の電圧を徐々に変化させて前記第１
の電極と前記第３の電極との間に微弱放電を発生させる
第１の微弱放電発生手段を含むことを特徴とする請求項
１記載のプラズマディスプレイ装置。
【請求項６】前記微弱放電発生手段は、フィールド期
間の最後のサブフィールド期間と次のフィールド期間の
最初のサブフィールド期間との間に前記第１の電極をカ
ソードおよび前記第２の電極をアノードとして前記第１
の電極と前記第２の電極との間に微弱放電を発生させる
第２の微弱放電発生手段をさらに含むことを特徴とする
請求項５記載のプラズマディスプレイ装置。
【請求項７】第１の方向に配列される複数の第１の電
極と、前記第１の方向と交差する第２の方向に配列され
る複数の第２の電極と、前記複数の第１の電極とそれぞ
れ対になるように配列される複数の第３の電極とを備え
るプラズマディスプレイ装置の駆動方法であって、維持期間において前記第１の電極に印加されるローレベ
ル電圧より低いローレベル電圧を書き込み期間において
前記第１の電極に印加するステップと、初期化期間終了後から次のサブフィールドまでの間に前
記第１の電極と前記第３の電極との間の電圧を徐々に変
化させて前記第１の電極と前記第３の電極との間に微弱
放電を発生させるステップとを含むことを特徴とするプ
ラズマディスプレイ装置の駆動方法。