JP4519147B2 - プラズマ表示装置及びその駆動装置 - Google Patents

Description

本発明は、回路を簡単に構成することのできるプラズマ表示装置及びその駆動方法に関するものである。

プラズマ表示装置は、気体放電によって生成されたプラズマを用いて、文字または映像を表示する平面表示装置である。プラズマ表示装置の表示パネルにはその寸法によって数十から数百万個以上の放電セル（以下“セル”という）がマトリックス状に配列されている。

このようなプラズマ表示装置は、１フレームをそれぞれの階調加重値を有する複数のサブフィールドに分割して駆動している。この時、セルの輝度は複数のサブフィールドのうち相当するセルが発光するサブフィールドの加重値を合わせた値によって決定されている。

また、それぞれのサブフィールドはリセット期間、アドレス期間及び維持期間から構成されている。リセット期間は、セルの壁電荷状態を初期化させる期間であり、アドレス期間は放電セルのうち発光セルと非発光セルを選択するためにアドレシング動作を行う期間である。維持期間はアドレス期間で発光セルとして設定されたセルを当該サブフィールドの加重値に相当する期間の間、維持放電させて画像を表示する期間である。

一般に、リセット期間には走査電極に漸進的に上昇する電圧波形（以下“リセット上昇波形”という）を印加した後、走査電極に漸進的に下降する電圧波形を印加し、各電極の間に弱放電を発生させて、セルの壁電荷状態を初期化させている。また、維持期間では同じ方向に配列された走査電極と維持電極に反対位相で維持放電パルスを印加し、発光セルとして設定されたセルに維持放電を起こすようにする。

従来技術によれば、プラズマ表示装置は走査電極にリセット上昇波形を印加する回路と維持放電パルスを印加する回路を別に構成していた。

つまり、リセット上昇波形に必要な電圧（以下“リセット上昇電圧”という）と維持放電パルスに必要な電圧（以下“維持電圧”という）を異なる電圧レベルに設定し、リセット上昇電圧を供給する電源と維持電圧を供給する電源を別々に設けていた。また、走査電極にリセット上昇電圧を印加するスイッチと、走査電極に維持電圧を印加するスイッチも別々に設けられていた。

このように、従来技術ではリセット上昇電圧と維持電圧が異なる電圧レベルに設定されていたので、リセット上昇電圧を供給する電源または維持電圧を供給する電源へ向かう電流経路が発生することを防止するために、別途の素子を追加的に構成しなければならなかった。したがって、回路を簡素化しようとしても、簡素化するには限界があるという問題点があった。

本発明の課題は、回路を更に簡単に構成することのできるプラズマ表示装置及びその駆動方法を提供することにある。

上述した課題を解決するために、本発明のプラズマ表示装置は、複数の電極と、維持期間に前記複数の電極に印加される維持電圧を供給する第１電源にドレインが連結され、前記複数の電極にソースが連結される第１スイッチと、前記第１スイッチを導通させる第１電圧が印加される第１電源端子、前記第１スイッチを遮断させる第２電圧が印加される第２電源端子、制御信号が入力される入力端及び前記制御信号に応答してハイレベル電圧またはローレベル電圧を出力する出力端を有する増幅器と、前記増幅器の第１電源端子に第１端が連結され、第１の抵抗値を有する第１抵抗と、前記増幅器の第１電源端子に第１端が連結され、前記第１抵抗と並列に連結された第２スイッチとを含むことを特徴とする。

この時、前記第２スイッチに第１端が連結され、前記第１の抵抗値より小さい第２の抵抗値を有する第２抵抗を更に含むことができ、前記増幅器の入力端に第１端が連結される第３抵抗と、前記増幅器の出力端と前記第１スイッチのゲートとの間に連結される第４抵抗と、前記第１スイッチのゲートと前記第１スイッチのソースとの間に連結される第５抵抗とを更に含むことができる。

また、前記増幅器の第１電源端子は前記第１電圧を供給する第２電源に連結され、前記増幅器の第２電源端子は前記第１スイッチのソースに連結され、前記増幅器は、前記第１抵抗と前記第２スイッチとの接続点に連結されるコレクタと、前記第１スイッチのゲートに連結されるエミッタと、前記制御信号が印加されるベースとを有するｎｐｎ型トランジスタと、前記第１スイッチのソースに連結されるコレクタと、前記第１スイッチのゲートに連結されるエミッタと、前記制御信号が印加されるベースとを有するｐｎｐ型トランジスタとを含み、前記ｎｐｎ型トランジスタのベースとｐｎｐ型トランジスタのベースに同一な制御信号が印加されるプッシュプル回路であることを特徴とする。

そして、前記第１電圧を供給する第２電源にアノードが連結され、前記第１抵抗と前記第２スイッチとの接続点にカソードが連結されるダイオードを更に含んでいる。

以上のような本発明のプラズマ表示装置において、前記第１スイッチは、前記維持期間に導通されて前記複数の電極の電圧を前記維持電圧で維持し、リセット期間の一部期間には導通と遮断を繰り返して前記複数の電極の電圧を正の電圧の第３電圧から前記第３電圧と前記維持電圧との和に相当する第４電圧まで漸進的に上昇させている。

そして、前記維持期間に、前記第２スイッチを導通して前記第２スイッチを含む電流経路を発生させ、前記リセット期間の一部期間には、前記第２スイッチを遮断して前記第１抵抗を含む電流経路を発生させる。また、前記リセット期間の一部期間に発生する制御信号の周期は前記維持期間に発生する制御信号の周期に比べて短いことを特徴とする。

また、本発明のプラズマ表示装置の駆動装置は、複数の電極を含むプラズマ表示装置を駆動する駆動装置であって、維持期間に前記複数の電極に印加される維持電圧を供給する第１電源と前記複数の電極との間に連結される第１スイッチの駆動回路は、前記第１スイッチを導通させる第１電圧が印加される第１電源端子、前記第１スイッチを遮断させる第２電圧が印加される第２電源端子、制御信号が入力される入力端及び前記制御信号に応答してハイレベル電圧またはローレベル電圧を出力する出力端を有する増幅器と、前記第１電圧を供給する第２電源と前記増幅器の第１電源端子との間に連結される第１抵抗と、前記第１電圧を供給する第２電源と前記増幅器の第１電源端子との間に前記第１抵抗と並列に連結された第２スイッチ及び第２抵抗とを含み、前記第１電圧が前記第１スイッチのゲートに印加されれば、前記第１スイッチは導通され、前記第２電圧が前記第１スイッチのゲートに印加されれば、前記第１スイッチは遮断され、前記第１スイッチは、前記維持期間に前記複数の電極に前記維持電圧を印加し、リセット期間の一部期間には前記複数の電極に漸進的に上昇する電圧波形を印加するように動作することを特徴とする。

そして、前記第２電源にアノードが連結され、前記第２電源から流れる電流経路を遮断するダイオードを更に含むことができ、前記増幅器の入力端に第１端が連結される第３抵抗と、前記増幅器の出力端と前記第１スイッチのゲートとの間に連結される第４抵抗と、前記複数の電極に連結される前記第１スイッチのソースと前記第１スイッチのゲートとの間に連結される第５抵抗とを更に含むことを特徴とする。

また、前記第１スイッチのゲートとソースとの間に寄生するキャパシタを更に含み、前記増幅器の第２電源端子は、前記複数の電極に連結される前記第１スイッチのソースに連結されている。

ここで、前記増幅器は、前記第１抵抗と前記第２抵抗との接続点に連結されるコレクタ、前記出力端に連結されるエミッタ及び前記制御信号が印加されるベースを有するｎｐｎ型トランジスタと、前記第１スイッチのソースに連結されるコレクタ、前記出力端に連結されるエミッタ及び前記制御信号が印加されるベースを有するｐｎｐ型トランジスタとを含むプッシュプル回路であることを特徴とする。

このような本発明のプラズマ表示装置の駆動装置において、前記第１スイッチは、前記リセット期間の一部期間に、前記複数の電極の電圧が正の電圧の第３電圧から前記第３電圧と前記維持電圧との和である第４電圧まで漸進的に上昇するように動作する。そして、前記維持期間に前記第２スイッチを導通して前記第２電源、前記第２スイッチ、前記第２抵抗及び前記増幅器の第１電源端子を含む第１電流経路を形成し、前記リセット期間の一部期間には前記第２スイッチを遮断して、前記第２電源、前記第１抵抗及び前記増幅器の第１電源端子を含む第２電流経路を形成し、前記第１電流経路に流れる電流は前記第２電流経路に流れる電流より大きいことを特徴とする。また、前記リセット期間の一部期間の制御信号は、前記維持期間の制御信号より短い周期を有する。

そして、本発明のプラズマ表示装置の駆動方法は、複数の電極と前記複数の電極に維持電圧を供給する第１電源との間に連結された第１スイッチを含むプラズマ表示装置の駆動方法であって、維持期間に前記第１スイッチのゲートに第１電流を印加する段階と、リセット期間の一部期間には前記第１スイッチのゲートに前記第１電流より小さい電流値を有する第２電流を不連続的に印加する段階とを含むことを特徴とする。

このとき、前記第１電流を印加する段階では、前記第１スイッチのゲートに前記第１電流を連続的に印加し、前記第１電流の経路は第１抵抗を含み、前記第２電流の経路は前記第１抵抗より抵抗値の大きい第２抵抗を含むことを特徴とする。

また、前記第２電流を不連続的に印加する段階において、前記複数の電極の電圧は正の電圧の第１電圧から前記第１電圧と前記維持電圧との和に相当する第２電圧まで漸進的に上昇する。

本発明によれば、電源の個数を減らすことができるとともに、耐圧及び容量の高いスイッチを減らすことができるので、回路を簡単に構成することができる。

以下、添付した図面を参照して、本発明の好ましい実施形態について当業者が容易に実施することができるように詳細に説明する。しかしながら、本発明は多様に異なる形態で実施できるので、ここで説明する実施形態に限定されるものではない。図面では、本発明を明確に説明するために説明と関係のない部分については省略し、明細書全体を通じて類似した部分については同一の図面符号によって示すものとする。

明細書全体において、ある部分が他の部分と“連結”されているという時には、“直接的に連結”されている場合だけでなく、その間に他の素子を介して“電気的に連結”されている場合も含んでいる。また、ある部分が構成要素を“含む”とする時には、特に否定する記載がない限り、他の構成要素を除くものではなく、他の構成要素を更に含むことができることを意味する。

さて、本発明の一実施例に係るプラズマ表示装置及びその駆動装置について図面を参照して詳細に説明する。

図１は、本発明の一実施例に係るプラズマ表示装置の構成を示す概略的な図面である。

図１に示すように、本発明の一実施例に係るプラズマ表示装置は、プラズマ表示パネル１００、制御部２００、アドレス電極駆動部３００、走査電極駆動部４００及び維持電極駆動部５００を含んでいる。プラズマ表示パネル１００は、列方向に延びている複数のアドレス電極（Ａ１〜Ａｍ）（以下“Ａ電極”という）と、行方向に延びている複数の維持電極（Ｘ１〜Ｘｎ）（以下“Ｘ電極”という）及び複数の走査電極（Ｙ１〜Ｙｎ）（以下“Ｙ電極”という）とを含んでいる。複数のＹ電極（Ｙ１〜Ｙｎ）及びＸ電極（Ｘ１〜Ｘｎ）は互いに対を構成して配列されている。そして、隣接するＹ電極（Ｙ１〜Ｙｎ）とＸ電極（Ｘ１〜Ｘｎ）及びＡ電極（Ａ１〜Ａｍ）が交差する所に放電セル１２が形成されている。

制御部２００は、外部から映像信号を受信して、アドレス電極駆動制御信号、維持電極駆動制御信号及び走査電極駆動制御信号を出力する。そして、制御部２００は、一つのフレームをそれぞれの加重値を有する複数のサブフィールドに分割して駆動する。

アドレス電極駆動部３００は、制御部２００からアドレス電極駆動制御信号を受信して表示しようとする放電セルを選択するための信号を各Ａ電極（Ａ１〜Ａｍ）に印加する。

維持電極駆動部５００は、制御部２００から維持電極駆動制御信号を受信してＸ電極（Ｘ１〜Ｘｎ）に駆動電圧を印加しており、走査電極駆動部４００は制御部２００から走査電極駆動制御信号を受信してＹ電極（Ｙ１〜Ｙｎ）に駆動電圧を印加している。

次に、本発明の一実施例に係るプラズマ表示装置の駆動波形について説明する。ただし、以下の説明では、便宜上一つのセルを形成するＹ電極、Ｘ電極及びＡ電極に印加される駆動波形についてのみ説明する。

図２は、本発明の一実施例に係るプラズマ表示装置の駆動波形を示す図面である。

図２に示すように、リセット期間における上昇期間では、Ａ電極及びＸ電極に基準電圧（図２では“０Ｖ”で示しており、以下では“０Ｖ電圧”という）が印加された状態であり、Ｙ電極にはＶｓｃＨ電圧から（ＶｓｃＨ＋Ｖｓ）電圧まで漸進的に上昇する電圧波形（以下“リセット上昇波形”という）を印加する。このようにＹ電極にリセット上昇波形を印加している間には、Ｙ電極とＸ電極の間の電圧差及びＹ電極とＡ電極の間の電圧差が放電の始まる電圧（以下“放電開始電圧”という）より大きくなりながら、Ｙ電極とＸ電極の間及びＹ電極とＡ電極の間に微弱な放電（以下“弱放電”という）が起こる。このように、Ｙ電極に印加されるリセット上昇波形によって発生した弱放電によって、Ｙ電極には（−）壁電荷が形成され、Ｘ電極及びＡ電極には（＋）壁電荷が形成される。

一方、リセット期間における下降期間では、Ａ電極に０Ｖ電圧を印加し、Ｘ電極にはバイアス電圧（図２では“Ｖｅ電圧”で示しており、以下“Ｖｅ電圧”という）を印加した状態で、Ｙ電極にＶｓｃＨ電圧からＶｎｆ電圧まで漸進的に下降する電圧波形（以下“リセット下降波形”という）を印加する。このようにＹ電極にリセット下降波形を印加する間におけるＹ電極とＸ電極の間及びＹ電極とＡ電極との間には弱放電が起こりながらＹ電極に形成された（−）壁電荷とＸ電極及びＡ電極に形成された（＋）壁電荷とが消去される。一般に（Ｖｎｆ−Ｖｅ）電圧の値はＹ電極とＸ電極との間の放電開始電圧（Ｖｆｘｙ）の近傍に設定される。そうすれば、Ｙ電極とＸ電極との間の壁電圧が殆ど０Ｖになって、アドレス期間においてアドレス放電を起こさないセルが、維持期間において誤放電することを防止できる。

図示しないが、リセット下降波形はＶｓｃＨ電圧を印加した後に０Ｖ電圧を印加して０Ｖ電圧からＶｎｆ電圧まで漸進的に下降するような電圧波形とすることも可能である。このようにすれば、リセット期間の下降期間に割当てられる時間が縮まることになってコントラストが向上し、このときリセット下降波形の傾斜が更に急にならないので、強放電が発生することを防止できる。

次に、アドレス期間では、点灯する放電セルを選択するために、Ｘ電極にＶｅ電圧を印加した状態で、複数のＹ電極に順次走査電圧（図２では“ＶｓｃＬ電圧”で示し、以下“ＶｓｃＬ電圧”という）を印加する。このとき、Ｙ電極によってＶｓｃＬ電圧が印加された複数の放電セルのうち、選択しようとする放電セルを通過するＡ電極にアドレス電圧（図２では“Ｖａ電圧”で示し、以下“Ｖａ電圧”という）を印加する。このようにすれば、Ｖａ電圧が印加されたＡ電極とＶｓｃＬ電圧が印加されたＹ電極との間及びＶｓｃＬ電圧が印加されたＹ電極とＶｅ電圧が印加されたＸ電極との間にアドレス放電が起こり、Ｙ電極に（＋）壁電荷、Ａ電極及びＸ電極にそれぞれ（−）壁電荷が形成される。ここで、ＶｓｃＬ電圧はＶｎｆ電圧と同じか低いレベルに設定できる。そして図２では示さなかったが、ＶｓｃＬ電圧が印加されない少なくとも一つのＹ電極に、ＶｓｃＬ電圧よりも高い電圧レベルを有する非走査電圧を印加し、選択されない放電セルのＡ電極には０Ｖ電圧を印加する。このとき、非走査電圧は（ＶｓｃＨ＋ＶｓｃＬ）電圧とすることも可能である。

次に、維持期間では、Ｙ電極とＸ電極に対して、維持電圧（図２では“Ｖｓ電圧”で示しており、以下“Ｖｓ電圧”という）と０Ｖ電圧とを反対位相で印加することにより、Ｙ電極とＸ電極との間に維持放電を起こしている。つまり、Ｙ電極にＶｓ電圧を印加するのと同時にＸ電極に０Ｖ電圧を印加する過程と、Ｙ電極に０Ｖ電圧を印加するのと同時にＸ電極にＶｓ電圧を印加する過程とを当該サブフィールドが表示する加重値に対応した回数だけ繰り返すようにする。

図２では簡潔な説明のために、リセット期間にＹ電極に対して印加されるリセット上昇波形とリセット下降波形をランプ波形の形状で図示して説明したが、本発明の実施例ではリセット上昇波形またはリセット下降波形をＲＣ波形、漸進的に上昇（または下降）しながらフローティングする波形など、漸進的に上昇あるいは下降する波形であればどのような波形であっても適用可能である。

次に、図２に示すＹ電極の駆動波形を生成する走査電極駆動部４００の回路を簡単に構成することのできる本発明の実施例について詳細に説明する。

図３は、本発明の一実施例に係る走査電極駆動部４００の駆動回路を示すものである。図３は、本発明の一実施例に係る走査電極駆動部の回路構成を示す回路図である。以下の説明において、スイッチはボディーダイオード（図示せず）を有するｎ−チャンネル電界効果トランジスタ（ＦＥＴ）の場合を示したが、これは単なる例示であり、本発明で使用するスイッチとしてはｎ−チャンネル電界効果トランジスタと同一または類似した機能を遂行することのできる他の素子で代替してもよい。また、図３においてＸ電極とＹ電極によって形成される容量性成分をパネルキャパシタ（Ｃｐ）として図示した。

図３に示すように、走査電極駆動部４００は、維持駆動部４１０、リセット駆動部４２０及び走査駆動部４３０を含んでいる。

ここで、維持駆動部４１０は、電力回収部４１１、スイッチ（Ｙｓｒ）及びスイッチ（Ｙｇ）を含んでいる。維持駆動部４１０は、維持期間においてＹ電極にＶｓ電圧と０Ｖ電圧を交互に印加する。

このような維持駆動部４１０において、電力回収部４１１は電力回収用キャパシタ、電力回収用インダクタ、上昇経路を形成するスイッチ及び下降経路を形成するスイッチを含んでいる。電力回収用キャパシタは、Ｖｓ電圧と０Ｖ電圧との間の電圧（例えば、“Ｖｓ/２電圧”であってもよい）を充電する。ここで上昇経路または下降経路を形成するスイッチを導通すれば、電力回収用キャパシタ、電力回収用インダクタ及びパネルキャパシタ（Ｃｐ）の間にＬＣ共振電流経路が形成されて、パネルキャパシタ（Ｃｐ）の電圧を上昇または下降させる。電力回収部４１１は、本実施例と直接的な関連が少ないので、電力回収部４１１の詳しい説明及び図示は省略した。

スイッチ（Ｙｓｒ）は、Ｖｓ電圧を供給するＶｓ電源とＹ電極との間に連結され、スイッチ（Ｙｇ）は０Ｖ電圧を供給するＧＮＤ電源とＹ電極との間に連結されている。維持期間において、スイッチ（Ｙｓｒ）を導通すれば、Ｙ電極にＶｓ電圧が印加され、スイッチ（Ｙｇ）を導通すれば、Ｙ電極に０Ｖ電圧が印加される。

また、スイッチ（Ｙｓｒ）はリセット期間の上昇期間において、Ｙ電極に漸進的に上昇するリセット上昇波形を印加するように動作する。つまり、スイッチ（Ｙｓｒ）に駆動電圧を印加するゲート駆動回路４４０は、リセット期間の上昇期間においてスイッチ（Ｙｓｒ）の導通−遮断動作を繰り返し行って、スイッチ（Ｙｓｒ）のソース電圧をＶｓ電圧まで漸進的に上昇させる。

リセット駆動部４２０は、スイッチ（Ｙｎｐ、Ｙｆｒ）とツェナーダイオード（ＺＤｆ）を含んでいる。リセット駆動部４２０は、リセット期間の下降期間においてＹ電極にリセット下降波形を印加する。

スイッチ（Ｙｆｒ）はＶｓｃＬ電圧を供給するＶｓｃＬ電源とＹ電極との間に連結され、ツェナーダイオード（ＺＤｆ）はＹ電極とスイッチ（Ｙｆｒ）との間に連結されている。つまり、ツェナーダイオード（ＺＤｆ）のアノードはスイッチ（Ｙｆｒ）に連結され、ツェナーダイオード（ＺＤｆ）のカソードはＹ電極に連結されている。ここで、ツェナーダイオード（ＺＤｆ）とスイッチ（Ｙｆｒ）の位置は互いに交換することが可能である。このような構成により、リセット期間の下降期間においてスイッチ（Ｙｆｒ）の導通動作を通して、ツェナーダイオード（ＺＤｆ）のカソード電圧はＶｓｃＬ電圧からツェナーダイオード（ＺＤｆ）の降伏電圧程度の高さであるＶｎｆ電圧まで漸進的に下降する。

スイッチ（Ｙｎｐ）は、スイッチ（Ｙｇ）のドレインにドレインが連結され、ツェナーダイオード（ＺＤｆ）のカソードにソースが連結されている。そして、スイッチ（Ｙｎｐ）はＹ電極に０Ｖ電圧より低いレベルを有する電圧を印加する間に遮断動作をして、ＧＮＤ電源へ向かう電流経路が発生することを防止する。

走査駆動部４３０は、選択回路４３１、ダイオード（ＤｓｃＨ）、キャパシタ（ＣｓｃＨ）及びスイッチ（ＹｓｃＬ）を含んでいる。このような走査駆動部４３０は、複数のＹ電極（Ｙ１〜Ｙｎ）に順次ＶｓｃＬ電圧を印加するとともに、ＶｓｃＬ電圧が印加されないＹ電極に非走査電圧を印加する。

選択回路４３１は、スイッチ（Ｓｃｈ）及びスイッチ（Ｓｃｌ）を含んでいる。スイッチ（Ｓｃｈ）は、ＶｓｃＨ電圧を供給するＶｓｃＨ電源とＹ電極との間に連結され、スイッチ（Ｓｃｌ）はＶｓｃＬ電源とＹ電極との間に連結されている。図３では一つのＹ電極に連結される選択回路４３１だけを示したが、複数のＹ電極にはそれぞれ対応する選択回路が連結され、このような選択回路４３１は複数個が連結されたＩＣ形態で構成されていることが一般的である。

そして、ダイオード（ＤｓｃＨ）のアノードはＶｓｃＨ電源に連結され、ダイオード（ＤｓｃＨ）のカソードはスイッチ（Ｓｃｈ）に連結されている。このように構成されるダイオード（ＤｓｃＨ）はスイッチ（Ｓｃｈ）が導通された時にＶｓｃＨ電源からＹ電極側に電流経路を形成し、ＶｓｃＨ電源側に流れる電流を防止して、ＶｓｃＨ電源の過充電を防止する。

スイッチ（ＹｓｃＬ）の第１端はＶｓｃＬ電源に連結され、スイッチ（ＹｓｃＬ）の第２端は選択回路４３１のスイッチ（Ｓｃｌ）に連結されている。そして、キャパシタ（ＣｓｃＨ）はＶｓｃＨ電源とＧＮＤ電源との間に連結されている。つまり、キャパシタ（ＣｓｃＨ）の第１端はダイオード（ＤｓｃＨ）とスイッチ（Ｓｃｈ）の接続点に連結され、キャパシタ（ＣｓｃＨ）の第２端はスイッチ（Ｙｎｐ）、スイッチ（Ｓｃｌ）及びスイッチ（ＹｓｃＬ）の接続点に連結されているので、ＶｓｃＨ電源とＧＮＤ電源との間でキャパシタ（ＣｓｃＨ）とスイッチ（Ｙｎｐ）は直列に連結される。このようなキャパシタ（ＣｓｃＨ）は、プラズマ表示装置の初期駆動時にスイッチ（Ｙｇ）及びスイッチ（Ｙｎｐ）が導通されてＶｓｃＨ電圧を充電する。

次に、ゲート駆動回路４４０について説明する。ゲート駆動回路４４０は、スイッチ（Ｙｓｒ）のゲートに連結され、スイッチ（Ｙｓｒ）がリセット期間の上昇期間においてＹ電極にリセット上昇波形を印加し、維持期間にはＹ電極に維持電圧を印加するように駆動電圧を供給している。

図４は、本発明の一実施例に係るゲート駆動回路４４０の概念図を示すもので、維持電圧を供給する電源と走査電極との間に連結されるスイッチ（Ｙｓｒ）の動作を説明するものである。

本発明の実施例によれば、維持電圧を供給するＶｓ電源とＹ電極との間に連結されるスイッチ（Ｙｓｒ）は、維持期間には導通してＹ電極にＶｓ電圧を印加し、リセット期間の上昇期間には導通−遮断を繰り返してＹ電極にＶｓ電圧程度まで漸進的に上昇するリセット上昇波形を印加する。このとき、スイッチ（Ｙｓｒ）がＶｓ電圧を印加するように動作するか、あるいはリセット上昇波形を印加するように動作するかついてはスイッチ（Ｙｓｒ）の制御端子（図４では、スイッチ（Ｙｓｒ）はｎ−チャンネルＦＥＴで示されているので、この場合にはスイッチ（Ｙｓｒ）の制御端子はｎ−チャンネルＦＥＴのゲートとなる）に印加される電流によって決定される。

つまり、図４に示すように、スイッチ（Ｙｓｒ）のゲート駆動回路４４０はスイッチ（Ｙｓｒ）の制御端子に第１電流または第２電流を印加する。このとき、スイッチ（Ｙｓｒ）の制御端子に第１電流または第２電流を印加すると、スイッチ（Ｙｓｒ）が導通することになる。

例えば、第１電流と第２電流は互いに異なる電流値を有し、第１電流は連続的にスイッチ（Ｙｓｒ）の制御端子に印加される反面、第２電流は不連続的にスイッチ（Ｙｓｒ）の制御端子に印加されると仮定する。また、第１電流は第２電流より大きい電流値を有する。

このような場合に、維持期間ではスイッチ（Ｙｓｒ）の制御端子に第１電流を印加して、スイッチ（Ｙｓｒ）を完全に導通させる。

その反面、リセット期間の上昇期間ではスイッチ（Ｙｓｒ）の制御端子に第２電流を不連続的に印加して、スイッチ（Ｙｓｒ）の導通−遮断デューティ比を維持期間におけるスイッチ（Ｙｓｒ）の導通−遮断デューティ比よりも低くして、スイッチ（Ｙｓｒ）が完全に導通しないようにする。このようにすれば、リセット期間の上昇期間においてスイッチ（Ｙｓｒ）は導通と遮断を繰り返すので、Ｙ電極の電圧は上昇して維持され、さらに再び上昇するという過程を繰り返すようになる。これにより、スイッチ（Ｙｓｒ）に第２電流を印加すると、スイッチ（Ｙｓｒ）の制御端子に第１電流を印加した場合よりも緩慢な傾きでＹ電極の電圧が上昇することになる。

図５は、本発明の一実施例に係るスイッチ（Ｙｓｒ）のゲート駆動回路４４０を示した回路図である。

図５に示すように、スイッチ（Ｙｓｒ）のゲート駆動回路４４０（以下“ゲート駆動回路”という）は、プッシュプル回路４４１、スイッチ（Ｙｓｒ）の駆動モードを決めるスイッチ（Ｙｄ）、抵抗（Ｒｒ、Ｒｓ、Ｒｇａｔｅ、Ｒｉｎ、Ｒｇｓ、Ｒｃｃ）及びダイオード（Ｄｃｃ）を含んでいる。

プッシュプル回路４４１は、ｎｐｎ型トランジスタ（Ｑ１）とｐｎｐ型トランジスタ（Ｑ２）から構成されている。トランジスタ（Ｑ１）とトランジスタ（Ｑ２）はそれぞれコレクタ、エミッタ及びベースを有し、ベースに印加される電圧によって導通−遮断動作が決定される。そして、ｎｐｎ型トランジスタ（Ｑ１）のコレクタにハイレベル電圧（例えば、Ｖｃｃ電圧）を供給するハイレベル電源（図５では“Ｖｃｃ”で示し、以下“Ｖｃｃ電源”という）が連結され、ｐｎｐ型トランジスタ（Ｑ２）のコレクタにスイッチ（Ｙｓｒ）のソースが連結されている。

ここで、トランジスタ（Ｑ１）とトランジスタ（Ｑ２）のベースに印加される制御信号（Ｄｉｎ）により、トランジスタ（Ｑ１）が導通してトランジスタ（Ｑ２）が遮断される場合や、あるいはトランジスタ（Ｑ１）が遮断されてトランジスタ（Ｑ２）が導通される場合がある。このとき、トランジスタ（Ｑ１）が導通されれば、トランジスタ（Ｑ１）のコレクタに印加されるハイレベル電圧がスイッチ（Ｙｓｒ）のゲートに印加される。反面トランジスタ（Ｑ２）が導通されれば、トランジスタ（Ｑ２）のコレクタに印加されるローレベル電圧がスイッチ（Ｙｓｒ）のゲートに印加される。

抵抗（Ｒｉｎ）は、制御信号（Ｄｉｎ）が印加されるトランジスタ（Ｑ１）とトランジスタ（Ｑ２）のベースに第１端が連結され、制御信号（Ｄｉｎ）が印加されるとき、トランジスタ（Ｑ１）とトランジスタ（Ｑ２）のベースに流れる電流値を決定する。

抵抗（Ｒｇａｔｅ）は、プッシュプル回路４４１の出力信号が出力されるトランジスタ（Ｑ１）とトランジスタ（Ｑ２）のエミッタとスイッチ（Ｙｓｒ）のゲートとの間に連結され、トランジスタ（Ｙｓｒ）のゲートに流れる電流値を決定する。

抵抗（Ｒｇｓ）は、スイッチ（Ｙｓｒ）のソースとスイッチ（Ｙｓｒ）のゲートとの間に連結され、スイッチ（Ｙｓｒ）のソース電圧によりスイッチ（Ｙｓｒ）のゲート電圧が急激に変動することを防止してスイッチ（Ｙｓｒ）が誤動作することを防止する。

抵抗（Ｒｒ）は、Ｖｃｃ電源とトランジスタ（Ｑ１）のコレクタとの間に連結され、抵抗（Ｒｓ）はＶｃｃ電源とトランジスタ（Ｑ１）のコレクタとの間に抵抗（Ｒｒ）と並列に連結されている。

そして、スイッチ（Ｙｄ）はＶｃｃ電源とトランジスタ（Ｑ１）のコレクタとの間で抵抗（Ｒｓ）と直列に連結され、Ｖｃｃ電源とトランジスタ（Ｑ１）との間を流れる電流経路が抵抗（Ｒｒ）を経由した経路になるか、あるいは抵抗（Ｒｓ）を経由した経路となるかについて決定している。

スイッチ（Ｙｄ）は、ボディーダイオード（図示せず）を有するｎ−チャンネル電界効果トランジスタ（ＦＥＴ）として示したが、これは単に例示であり、本発明の第１実施例においてスイッチ（Ｙｄ）はｎ−チャンネル電界効果トランジスタと同一または類似した機能を遂行する他の素子で代替することが可能である。

つまり、図５に示すように、スイッチ（Ｙｄ）が抵抗（Ｒｓ）と直列に連結されている場合において、トランジスタ（Ｑ１）が導通されてスイッチ（Ｙｄ）が遮断されれば、Ｖｃｃ電源、抵抗（Ｒｒ）及びトランジスタ（Ｑ１）を含む電流経路となる。一方、トランジスタ（Ｑ１）が導通されてスイッチ（Ｙｄ）が導通されれば、Ｖｃｃ電源、スイッチ（Ｙｄ）、抵抗（Ｒｓ）及びトランジスタ（Ｑ１）を含む電流経路となる。

図示していないが、スイッチ（Ｙｄ）がＶｃｃ電源とトランジスタ（Ｑ１）のコレクタとの間に抵抗（Ｒｒ）と直列に連結される場合には、トランジスタ（Ｑ１）とスイッチ（Ｙｄ）が導通されれば、Ｖｃｃ電源、スイッチ（Ｙｄ）、抵抗（Ｒｒ）及びトランジスタ（Ｑ１）を含む電流経路が発生する。一方、トランジスタ（Ｑ１）が導通されてスイッチ（Ｙｄ）が遮断されれば、Ｖｃｃ電源、抵抗（Ｒｓ）及びトランジスタ（Ｑ１）を含む電流経路が発生する。

ここで抵抗（Ｒｒ）を含む電流経路が発生する場合に、スイッチ（Ｙｓｒ）のゲートとソースの間の寄生キャパシタにスイッチ（Ｙｓｒ）のスレッショルド電圧以上の電圧がゆっくりと充電されて、スイッチ（Ｙｓｒ）の導通−遮断動作の間の時間が長くなるように、抵抗（Ｒｒ）は数十Ω以上の抵抗値を有する。

また、ダイオード（Ｄｃｃ）はＶｃｃ電源にアノードが連結され、抵抗（Ｒｒ）にカソードが連結されており、スイッチ（Ｙｓｒ）のソース電圧がＶｃｃ電源から供給される電圧よりも高い場合にはＶｃｃ電源に流れる電流経路を遮断する。ここでダイオード（Ｄｃｃ）とＶｃｃ電源との間に連結される抵抗（Ｒｃｃ）を更に含むように構成することができる。

以下、スイッチ（Ｙｓｒ）のゲート駆動回路４４０における維持期間及びリセット期間の上昇期間の動作を説明する。

図６は、本発明の一実施例に係る図５のゲート駆動回路４４０の維持期間における電流経路を示したものである。

維持期間において、スイッチ（Ｙｄ）は導通され、プッシュプル回路４４１にハイレベルの制御信号（Ｄｉｎ）が印加される。このようにすれば、Ｖｃｃ電源、ダイオード（Ｄｃｃ）、スイッチ（Ｙｄ）、抵抗（Ｒｓ）、トランジスタ（Ｑ１）及び抵抗（Ｒｇａｔｅ）と通じる電流経路（１）が形成される。このような電流経路（１）を通過する電流によって、スイッチ（Ｙｓｒ）のゲートとソースとの間に寄生するキャパシタ（図示していないが、以下“キャパシタ（Ｃｇｓ）”という）に充電される電圧がスイッチ（Ｙｓｒ）のスレッショルド電圧（Ｖ_Ｔ）より大きくなる。このようにキャパシタ（Ｃｇｓ）に充電される電圧がスイッチ（Ｙｓｒ）のスレッショルド電圧（Ｖ_Ｔ）以上になれば、スイッチ（Ｙｓｒ）が導通されて、Ｙ電極にＶｓ電圧が印加される。ここで、キャパシタ（Ｃｇｓ）にスレッショルド電圧（Ｖ_Ｔ）以上の電圧が充電される時間が短くなるように、抵抗（Ｒｓ）の抵抗値は比較的小さく設定する。

また、プッシュプル回路４４１にローレベルの制御信号（Ｄｉｎ）が印加されれば、トランジスタ（Ｑ２）が導通され、スイッチ（Ｙｓｒ）のゲートとソースとの間のキャパシタ（Ｃｇｓ）に充電された電圧が放電されて、スイッチ（Ｙｓｒ）が遮断される。

図７は、本発明の一実施例に係る図５のゲート駆動回路４４０におけるリセット期間の上昇期間での制御信号（Ｄｉｎ）を示したものであり、図８は本発明の一実施例に係る図５のゲート駆動回路４４０におけるリセット期間の上昇期間での制御信号（Ｄｉｎ）がハイレベルである場合に発生する電流経路を示したものである。

リセット期間の上昇期間において、スイッチ（Ｙｄ）は遮断されて、プッシュプル回路４４１にハイレベルとローレベルの制御信号（Ｄｉｎ）が短い周期で繰り返し印加される。

前述したように、維持期間では、Ｙ電極にＶｓ電圧を印加する期間には制御信号（Ｄｉｎ）はハイレベルで維持され、Ｙ電極に０Ｖ電圧を印加する期間にはローレベルで維持される。その反面、リセット期間の上昇期間では図７に示すように、制御信号（Ｄｉｎ）はハイレベルとローレベルを繰り返すように供給される。このようにすれば、ハイレベルの制御信号（Ｄｉｎ）を通じてスイッチ（Ｙｓｒ）を導通させる過程と、ローレベルの制御信号（Ｄｉｎ）を通じてスイッチ（Ｙｓｒ）を遮断させる過程が反復されることになる。

プッシュプル回路４４１にハイレベルの制御信号（Ｄｉｎ）が印加されれば、トランジスタ（Ｑ１）が導通されて、図８に示すようにＶｃｃ電源、抵抗（Ｒｒ）、トランジスタ（Ｑ１）及び抵抗（Ｒｇａｔｅ）と通じる電流経路（２）が形成される。電流経路（２）に流れる電流によって、キャパシタ（Ｃｇｓ）にスレッショルド電圧（Ｖ_Ｔ）以上の電圧が充電されてスイッチ（Ｙｓｒ）が導通される。この時、Ｖｓ電源、スイッチ（Ｙｓｒ）及びＹ電極へと通じる電流経路を形成しながら、スイッチ（Ｙｓｒ）のソース電圧（図７では“Ｙｓｒ−ｓｏｕｒｃｅ”で示す）が上昇していく。ここで、キャパシタ（Ｃｇｓ）にスレッショルド電圧（Ｖ_Ｔ）以上の電圧が充電される時間が所定期間以上となって、スイッチ（Ｙｓｒ）の導通−遮断動作の時間が長くなるように抵抗（Ｒｒ）の抵抗値は少なくとも数十Ω以上となるように設定する。

以後プッシュプル回路４４１にローレベルの制御信号（Ｄｉｎ）が印加されれば、トランジスタ（Ｑ２）が導通されて、スイッチ（Ｙｓｒ）のゲートとソースとの間の寄生キャパシタ（Ｃｇｓ）に充電された電圧が放電されながらスイッチ（Ｙｓｒ）が遮断される。したがって、図７に示すように、スイッチ（Ｙｓｒ）のソース電圧（Ｙｓｒ−ｓｏｕｒｃｅ）は変動しない。

リセット期間の上昇期間ではプッシュプル回路４４１に印加される制御信号（Ｄｉｎ）が比較的に短い周期を有するので、スイッチ（Ｙｓｒ）が短い周期で導通動作と遮断動作を繰り返すことになる。これにより、スイッチ（Ｙｓｒ）の導通動作中にはＹ電極の電圧が上昇し、その後のスイッチ（Ｙｓｒ）の遮断動作中にはＹ電極の電圧が変動せず、さらに再びスイッチ（Ｙｓｒ）が導通動作になるとＹ電極の電圧が上昇する。このような過程を繰り返しながらＹ電極の電圧は漸進的に上昇するようになるが、この時上昇した電圧値はＶｓ電圧になる。

以上のように、本発明の実施例によれば、維持電圧を供給する電源とＹ電極との間に連結されるスイッチ（Ｙｓｒ）は、維持期間では導通することによりＹ電極に維持電圧を印加するように動作し、リセット期間では導通と遮断を繰り返してＹ電極に維持電圧程度まで漸進的に上昇する電圧波形を印加するように動作する。このようにすれば、リセット上昇波形に必要な電圧を供給する電源及びＹ電極にリセット上昇波形を印加するスイッチを省略することができる。つまり、リセット上昇波形を印加するスイッチは容量及び耐圧の高い素子を使わなければならないが、これを省略できて、回路を簡単に構成できるだけでなく、コストを節減することもできるようになる。

以上、本発明の好ましい実施例について説明したが、本発明の権利範囲はこれに限定されるものではなく、特許請求の範囲と発明の詳細な説明及び添付した図面の範囲内において多様に変形して実施することが可能であり、これもまた本発明の範囲に属することは当然である。

本発明の一実施例に係るプラズマ表示装置の構成を示すブロック図である。 本発明の一実施例に係るプラズマ表示装置における駆動波形を示す図面である。 本発明の一実施例に係る走査電極駆動部の駆動回路を示す回路図である。 本発明の一実施例に係る図３の駆動回路において、維持電圧を供給する電源と走査電極との間に連結されるスイッチの動作を説明するための概略図である。 本発明の一実施例に係るスイッチのゲート駆動回路の構成を示す回路図である。 本発明の一実施例に係る図５のゲート駆動回路の維持期間における電流経路を示す回路図である。 本発明の一実施例に係る図５に示すゲート駆動回路のリセット期間の上昇期間における制御信号を示す図面である。 本発明の一実施例に係る図５に示すゲート駆動回路のリセット期間の上昇期間における制御信号がハイレベルである場合に発生する電流経路を示す図面である。

符号の説明

１２ 放電セル
１００ プラズマ表示パネル
２００ 制御部
３００ アドレス駆動部
４００ 走査電極駆動部
５００ 維持電極駆動部
Ａ１〜Ａｍ アドレス電極（Ａ電極）
Ｘ１〜Ｘｎ 維持電極（Ｘ電極）
Ｙ１〜Ｙｎ 走査電極（Ｙ電極）

Claims (15)

1. 複数の電極と、
   維持期間に前記複数の電極に印加される維持電圧を供給する第１電源に第１端が連結され、前記複数の電極に第２端が連結される第１スイッチと、
   前記第１スイッチを導通させる第１電圧が印加される第１電源端子、前記第１スイッチを遮断させる第２電圧が印加される第２電源端子、制御信号が入力される入力端及び前記制御信号に応答して前記第１電圧または前記第２電圧を出力する出力端を有する増幅器と、
   前記増幅器の第１電源端子に第１端が連結され、前記第１電圧を供給する第２電源に第２端が連結され、第１の抵抗値を有する第１抵抗と、
   前記増幅器の第１電源端子と前記第２電源との間に直列に連結される第２抵抗と第２スイッチとを含み、
   前記第２抵抗と前記第２スイッチとは前記第１抵抗と並列に連結され、前記第２抵抗は前記第１の抵抗値より小さい第２の抵抗値を有し、
   前記増幅器は、
   前記第１抵抗の第１端と前記第２抵抗との接続点に前記第１電源端子を介して連結される第１端と、前記出力端を介して前記第１スイッチの制御端に連結される第２端と、前記入力端に連結されて前記制御信号が印加される制御端とを有する第３トランジスタと、
   前記第２電源端子を介して前記第１スイッチの第２端に連結される第１端と、前記出力端を介して前記第１スイッチの制御端に連結される第２端と、前記入力端に連結されて前記制御信号が印加される制御端とを有する第４トランジスタとを含み、
   前記第３トランジスタの制御端と前記第４トランジスタの制御端に同一な制御信号が印加されるプッシュプル回路であり、前記制御信号は前記第３トランジスタを導通させる第１レベルの制御信号と、前記第４トランジスタを導通させる第２レベルの制御信号とを有し、
   前記第１スイッチは前記維持期間に導通され、リセット期間の一部期間には導通と遮断を繰り返し、
   前記維持期間に前記第２スイッチを導通し、前記リセット期間の一部期間には前記第２スイッチを遮断することを特徴とするプラズマ表示装置。
2. 前記第２抵抗の第１端は前記増幅器の第１電源端子に連結され、
   前記第２スイッチは、第１端が前記第２抵抗の第２端に連結され、第２端が前記第２電源に連結されることを特徴とする請求項１に記載のプラズマ表示装置。
3. 前記増幅器の入力端に第１端が連結される第３抵抗と、
   前記増幅器の出力端と前記第１スイッチの制御端との間に連結される第４抵抗と、
   前記第１スイッチの制御端と前記第１スイッチの第２端との間に連結される第５抵抗とを更に含むことを特徴とする請求項１または請求項２に記載のプラズマ表示装置。
4. 前記第１電圧を供給する第２電源にアノードが連結され、前記第１抵抗と前記第２スイッチとの接続点にカソードが連結されるダイオードを更に含むことを特徴とする請求項１乃至請求項３のいずれか１項に記載のプラズマ表示装置。
5. 前記第１スイッチは、前記維持期間に導通されて前記複数の電極の電圧を前記維持電圧で維持し、リセット期間の一部期間には導通と遮断を繰り返して前記複数の電極の電圧を正の電圧の第３電圧から前記第３電圧と前記維持電圧との和に相当する第４電圧まで漸進的に上昇させることを特徴とする請求項１乃至請求項４のいずれか１項に記載のプラズマ表示装置。
6. 前記維持期間に、前記第２スイッチを導通して前記第２スイッチを含む電流経路を発生させることを特徴とする請求項５に記載のプラズマ表示装置。
7. 前記リセット期間の一部期間には、前記第２スイッチを遮断して前記第１抵抗を含む電流経路を発生させることを特徴とする請求項５に記載のプラズマ表示装置。
8. 前記リセット期間の一部期間に発生する制御信号の周期は前記維持期間に発生する制御信号の周期に比べて短いことを特徴とする請求項５乃至請求項７のいずれか１項に記載のプラズマ表示装置。
9. 複数の電極を含むプラズマ表示装置を駆動する駆動装置であって、
   維持期間に前記複数の電極に印加される維持電圧を供給する第１電源と前記複数の電極との間に連結される第１スイッチの駆動回路は、
   前記第１スイッチを導通させる第１電圧が印加される第１電源端子、前記第１スイッチを遮断させる第２電圧が印加される第２電源端子、制御信号が入力される入力端及び前記制御信号に応答して前記第１電圧または前記第２電圧を出力する出力端を有する増幅器と、
   前記第１電圧を供給する第２電源と前記増幅器の第１電源端子との間に連結される第１抵抗と、
   前記第１電圧を供給する第２電源と前記増幅器の第１電源端子との間に前記第１抵抗と並列に連結された第２スイッチ及び第２抵抗とを含み、
   前記増幅器は、
   前記第１抵抗と前記第２抵抗との接続点に前記第１電源端子を介して連結されるコレクタと、前記出力端を介して前記第１スイッチのゲートに連結されるエミッタと、前記入力端に連結されて前記制御信号が印加されるベースとを有するｎｐｎ型トランジスタと、
   前記第２電源端子を介して前記第１スイッチのソースに連結されるコレクタと、前記出力端を介して前記第１スイッチのゲートに連結されるエミッタと、前記入力端に連結されて前記制御信号が印加されるベースとを有するｐｎｐ型トランジスタとを含み、
   前記ｎｐｎ型トランジスタのベースと前記ｐｎｐ型トランジスタのベースに同一な制御信号が印加されるプッシュプル回路であり、前記制御信号は前記ｎｐｎ型トランジスタを導通させるハイレベルの制御信号と、前記ｐｎｐ型トランジスタを導通させるローレベルの制御信号とを有し、
   前記第２抵抗の抵抗値は前記第１抵抗の抵抗値よりも小さく、
   前記第１電圧が前記第１スイッチのゲートに印加されれば、前記第１スイッチは導通され、前記第２電圧が前記第１スイッチのゲートに印加されれば、前記第１スイッチは遮断され、
   前記維持期間に前記第２スイッチを導通し、前記リセット期間の一部期間には前記第２スイッチを遮断し、
   前記第１スイッチは、前記維持期間に導通されて前記複数の電極に前記維持電圧を印加し、リセット期間の一部期間には導通と遮断を繰り返して前記複数の電極に漸進的に上昇する電圧波形を印加するように動作することを特徴とするプラズマ表示装置の駆動装置。
10. 前記第２電源にアノードが連結され、前記第２電源から流れる電流経路を遮断するダイオードを更に含むことを特徴とする請求項９に記載のプラズマ表示装置の駆動装置。
11. 前記増幅器の入力端に第１端が連結される第３抵抗と、
    前記増幅器の出力端と前記第１スイッチのゲートとの間に連結される第４抵抗と、
    前記複数の電極に連結される前記第１スイッチのソースと前記第１スイッチのゲートとの間に連結される第５抵抗とを更に含むことを特徴とする請求項９または請求項１０に記載のプラズマ表示装置の駆動装置。
12. 前記第１スイッチのゲートとソースとの間に寄生するキャパシタを更に含み、
    前記増幅器の第２電源端子は、前記複数の電極に連結される前記第１スイッチのソースに連結されていることを特徴とする請求項９乃至請求項１１のいずれか１項に記載のプラズマ表示装置の駆動装置。
13. 前記第１スイッチは、前記リセット期間の一部期間に、前記複数の電極の電圧が正の電圧の第３電圧から前記第３電圧と前記維持電圧との和である第４電圧まで漸進的に上昇するように動作することを特徴とする請求項９乃至請求項１２のいずれか１項に記載のプラズマ表示装置の駆動装置。
14. 前記維持期間に前記第２スイッチを導通して前記第２電源、前記第２スイッチ、前記第２抵抗及び前記増幅器の第１電源端子を含む第１電流経路を形成し、
    前記リセット期間の一部期間には前記第２スイッチを遮断して、前記第２電源、前記第１抵抗及び前記増幅器の第１電源端子を含む第２電流経路を形成し、
    前記第１電流経路に流れる電流は前記第２電流経路に流れる電流より大きいことを特徴とする請求項９乃至請求項１３のいずれか１項に記載のプラズマ表示装置の駆動装置。
15. 前記リセット期間の一部期間の制御信号は、前記維持期間の制御信号より短い周期を有することを特徴とする請求項１４に記載のプラズマ表示装置の駆動装置。

Images