JP2001318647A

JP2001318647A - プラズマディスプレイ駆動回路およびプラズマディスプレイ装置

Info

Publication number: JP2001318647A
Application number: JP2000139362A
Authority: JP
Inventors: Osamu Miki; 修三木
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 2000-05-12
Filing date: 2000-05-12
Publication date: 2001-11-16

Abstract

(57)【要約】【課題】ＡＣ型ＰＤＰに設けられるサステインドライ
バモジュールは、モジュールの取り付け場所により各モ
ジュールの周囲温度は異なるとともに、個々の動作条件
の差異に起因して自己発熱等による温度上昇もアンバラ
ンスになるため、個々のドライバのオン、オフのタイミ
ングがモジュール間でばらついて、表示パネルの電極に
印加される駆動パルスすなわち発光タイミングがパネル
の位置によってずれてしまい、画面上に表示むら等が発
生するという問題があった。【解決手段】小振幅の表示データ信号をプラズマディ
スプレイパネル（１０）の電極間で放電を誘起可能な高
電圧パルスに変換するドライバ半導体集積回路（ＩＣ
１，ＩＣ２）の入力端子（ＨＩＮ，ＬＩＮ）に、各ドラ
イバ半導体集積回路の温度特性と逆の温度特性を有する
ＣＲ時定数回路（ＣＲ１〜ＣＲ４）を接続するようにし
た。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、プラズマディスプ
レイ装置の駆動回路に関し、例えば小振幅の表示データ
信号を高電圧パルスに変換する複数のドライバ半導体集
積回路とパワートランジスタを搭載してなるプラズマデ
ィスプレイ駆動用半導体モジュールに利用して有効な技
術に関する。

【０００２】

【従来の技術】プラズマディスプレイパネル（以下、Ｐ
ＤＰと称する）は、液晶ディスプレイと同様に厚みが薄
い上、液晶ディスプレイよりも視野角が広いという性質
から平面ディスプレイに適しており、次世代大型テレビ
の有力候補として注目されている。ＰＤＰには交流電圧
で放電を起こし発光するＡＣ型ＰＤＰと直流電圧で放電
を起こし発光するＤＣ型ＰＤＰとがあり、いずれも基本
的には２枚のガラス基板に電極となる導電層や絶縁層な
ど様々な層を作り込んで貼り合わせ、内部に放電により
紫外線を発生させるＮｅなどのガスを封入した構造とな
っているが、このうちＤＣ型ＰＤＰは放電セルを形成す
るためのリブ（隔壁）がセル状であるのに対し、ＡＣ型
ＰＤＰはリブがストライプ状であるため、ＡＣ型ＰＤＰ
の方が構造は簡単である。

【０００３】また、ＡＣ型ＰＤＰには、対向する２つの
電極で維持放電および選択放電を行う対向放電型と、同
一面内の２つの電極間で維持放電を行い対向する第３の
電極を利用して選択放電を行う面放電型とがある。対向
放電型ＰＤＰでは対向する２電極間でのみ放電が起こる
ため、一方の電極上に誘電体層を介して設けられた蛍光
体が放電により受ける衝撃が大きくなり劣化しやすいと
いう懸念がある。一方、面放電型ＰＤＰは、電極数が多
いという欠点があるものの蛍光体が劣化しやすいという
欠点がないため平面ディスプレイとして将来的に有望で
ある。

【０００４】ここで、面放電型ＰＤＰの表示パネルの概
略構成を、図９を用いて簡単に説明する。なお、図９に
示す表示パネルは輝度特性に優れた反射型の表示パネル
の例である。

【０００５】フロント基板１１には、維持放電のための
Ｘ電極１２ｘとＹ電極１２ｙが交互に並行してストライ
プ状に敷設されており、これらの電極１２ｘ，１２ｙ
は、ＩＴＯ等からなる透明電極とＣｒやＣｕ等からなる
バス電極とで構成されている。さらに、前記電極１２
ｘ，１２ｙは、ガラス等からなる透明誘電体層１３で被
覆され、放電面にはＭｇＯ等からなる保護膜１４が形成
されている。

【０００６】一方、リア基板１５には、選択放電のため
のデータ電極１６が前記電極１２ｘ，１２ｙと直交する
方向に敷設されている。さらに、データ電極１６は、白
色誘電体層１７で被覆されているとともに、データ電極
１６に沿って隔壁（リブ）１８がストライプ状に形成さ
れている。また、隔壁１８の内側には、可視光の発光と
カラー化のために、Ｒ（赤），Ｇ（緑），Ｂ（青）の３
色の蛍光層１９ａ，１９ｂ，１９ｃが規則的に配置され
ている。

【０００７】各種導電層や絶縁膜が形成されたフロント
基板１１とリア基板１５は、隔壁１８と保護膜１４とが
密着するように基板周囲に形成されたシール層（図示せ
ず）により貼合されている。また、２枚の基板に挟まれ
た空間には、放電を起こしたときに紫外線を発生させる
ためのガスが封入されている。

【０００８】上記ような構成を有する表示パネル１０
と、該表示パネルのデータ電極１７を駆動する電圧を印
加するアドレスドライバ、表示パネルのＸ，Ｙ電極１
２，１３を駆動する電圧を印加する走査ドライバ、維持
放電のための電圧を生成するサステインドライバモジュ
ールおよび制御回路等でＡＣ型ＰＤＰが構成され、アド
レスドライバおよび走査ドライバにより前記Ｘ電極１２
とデータ電極１７間に電圧が印加されて選択放電が行わ
れ、サステインドライバモジュールにより前記Ｘ，Ｙ電
極１２，１３間に電圧が印加されて維持放電が行われる
ことによって表示パネル１０での発光表示が実行され
る。

【０００９】

【発明が解決しようとする課題】ＡＣ型ＰＤＰに設けら
れる前記ドライバのうちサステインドライバモジュール
は、通常、１台のＰＤＰに数個設けられるが、モジュー
ルの取り付け場所により各モジュールの周囲温度は異な
るとともに、個々の動作条件の差異に起因して自己発熱
等による温度上昇もアンバランスになる。ところが、従
来のサステインドライバモジュールは入力遅延時間の温
度依存性が比較的大きいため、個々のドライバのオン、
オフのタイミングがモジュール間でばらついて、表示パ
ネルの電極に印加される駆動パルスすなわち発光タイミ
ングがパネルの画素位置によってずれてしまい、画面上
に表示むら等が発生するという問題があった。

【００１０】ところで、サステインドライバモジュール
の入力遅延時間の温度依存性が大きい原因は、サステイ
ンドライバモジュールに内蔵されるコントロールＩＣの
温度依存性が大きいことにある。そこで、これを解決す
るために、（１）発熱しやすいパワー出力部とコントロ
ール部を別のモジュールにしたり、（２）パワー出力部
にオン電圧の低いパワー素子を使用することにより損失
を小さくして温度上昇を抑えたりする工夫が考えられて
いる。

【００１１】しかしながら、前記（１）の対応策では、
パワー出力部からコントロール部への熱伝達による温度
の影響は軽減されるが、回路の分離に伴い配線が必要と
なるため、ノイズが発生したり、あるいはノイズの影響
を受けやすくなってしまう。また、前記（２）の対応策
では、チップサイズの大きなパワートランジスタを使用
せざるを得なく、パッケージも大きくなるといった問題
が残る。このように、サステインドライバモジュールの
入力遅延時間の温度依存性を効果的に軽減させる方法は
未だ見出されていないのが現状であった。

【００１２】本発明は、上記問題点を解決すべくなされ
たものであり、入力遅延時間の温度依存性を小さくして
むらの少ない良好な画質の表示を行なえるＰＤＰ駆動回
路もしくは駆動用半導体モジュールおよびそれを用いた
プラズマディスプレイ装置を提供することを目的とす
る。

【００１３】

【課題を解決するための手段】本願において開示される
発明の概要を説明すれば、下記のとおりである。

【００１４】すなわち、小振幅の表示データ信号をプラ
ズマディスプレイパネルの電極間で放電を誘起可能な高
電圧パルスに変換するドライバ半導体集積回路の入力端
子に、各ドライバ半導体集積回路の温度特性と逆の温度
特性を有するＣＲ時定数回路を接続するようにしたもの
である。

【００１５】上記した手段によれば、各ドライバ半導体
集積回路の温度特性とＣＲ時定数回路の温度特性とが相
殺し合い全体としての温度特性が小さくなるため、入力
遅延時間の温度依存性が小さくなってむらの少ない良好
な画質の表示を行なえるようになる。

【００１６】また、上記ＣＲ時定数回路を構成する容量
は互いに温度特性の異なる複数の容量素子からなり、そ
れらの容量素子の合成温度特性が上記各ドライバ半導体
集積回路の温度特性と逆の温度特性となるように容量素
子の種類と容量値を選択するようにするのが望ましい。
これによって、使用する容量素子を変えてやるだけで容
易にドライバ半導体集積回路の温度特性を相殺させて、
入力遅延時間の温度依存性が小さくすることができる。

【００１７】さらに、上記ＣＲ時定数回路を構成する素
子はトリミング可能な抵抗素子とするのが望ましい。こ
れによって、構成素子のばらつきを吸収して、遅延時間
のばらつきの非常に小さな駆動回路を実現することがで
き、その結果、温度変化に関わらず駆動回路内のパワー
トランジスタのオン、オフタイミングのばらつきを減ら
し、表示パネルの各画素の発光タイミングがパネルの位
置によってずれてしまうのを防止し、表示むらのない良
好な駆動を行なうことができる。

【００１８】なお、本発明は、上記駆動回路が、上記複
数のドライバ半導体集積回路とこれらのドライバ半導体
集積回路によってオン、オフ駆動される複数のパワート
ランジスタとが１個の基板上に搭載されてなり、交流電
圧で放電を起こさせるＡＣ型プラズマディスプレイパネ
ルのＸ，Ｙ電極を駆動するための半導体モジュールであ
る場合に特に有効である。

【００１９】さらに、プラズマディスプレイパネルと、
該プラズマディスプレイパネルの電極を駆動する上記構
成のプラズマディスプレイ駆動回路とを備えてなるプラ
ズマディスプレイ装置は、良好な画質が得られる。

【００２０】

【発明の実施の形態】以下、本発明の好適な実施例を図
面に基づいて説明する。

【００２１】図１は、本発明に係るＰＤＰ駆動用半導体
モジュールを適用して有効なプラズマディスプレイ装置
の一例として、ＡＣ型ＰＤＰを使用したディスプレイ装
置の概略構成を示すブロック図である。なお、図１のプ
ラズマディスプレイ装置は、３電極面放電型ＰＤＰを使
用しているが、本発明に係るＰＤＰ駆動用半導体モジュ
ールは、３電極面放電型あるいは対向放電型のいずれの
ＰＤＰにも適用可能である。

【００２２】図１のプラズマディスプレイ装置は、表示
パネル１０と、ディジタル信号処理回路２０と、電源回
路３０と、Ｘ電極を駆動するＸサスティンドライバモジ
ュール４０ｘと、Ｙ電極を駆動するＹサスティンドライ
バモジュール４０ｙと、Ｘ電極を走査駆動する走査ドラ
イバ５０と、データ電極を駆動するアドレスドライバ６
０とから構成される。なお、表示パネル１０には、図１
０に示す従来と同様の構成を有するＡＣ型ＰＤＰを使用
している。

【００２３】ディジタル信号処理制御回路２０は、クロ
ックＣＬＫ、表示データＤＡＴＡ、垂直同期信号ＶＳＹ
ＮＣおよび水平同期信号ＨＳＹＮＣ等の各信号に基づい
て、各ドライバ４０〜６０に対する制御パルスを生成し
供給する。走査ドライバ５０およびアドレスドライバ６
０は、前記ディジタル信号処理制御回路２０から制御パ
ルスに基づき、表示パネル１０上の各画素において発光
させるべき場所と発光させない場所を決定し、対応する
駆動電圧を生成して出力する。

【００２４】具体的には、走査ドライバ５０がフロント
基板に設けられているＸ電極を順次選択レベルに駆動す
る電圧を出力し、アドレスドライバ６０は表示データに
応じてリア基板のデータ電極を選択レベルまたは非選択
レベルに駆動する電圧を出力し、発光させるべき画素に
対応した電極に選択レベルの電圧が印加される。これに
よって、選択された電極間で放電が行なわれて選択され
た画素だけが単発発光されることとなる。

【００２５】Ｘサステインドライバモジュール４０ｘお
よびＹサステインドライバモジュール４０ｙは、前記デ
ィジタル信号処理制御回路２０からの制御パルスに基づ
いて、それぞれフロント基板のＸ電極およびＹ電極に互
いに逆位相の連続した電圧パルスを印加し、Ｘ，Ｙ電極
間で維持放電を起こさせる。この維持放電により、先に
選択的に単発発光していた画素のみが放電発光し表示パ
ネル１０で発光表示が行なわれる。なお、サステインド
ライバモジュールは、放電効率を上げるために複数個
（図１では４個）配置され、各モジュールごとに表示パ
ネルの駆動範囲が割り当てられている。また、各モジュ
ールは、配線効率等を考慮して、ＰＤＰ装置内で分散し
て配置される。

【００２６】図２は、本発明に係るサステインドライバ
モジュール４０の一実施例の回路図である。この実施例
のサスティンドライバモジュールは、ディジタル信号処
理制御回路２０から入力される小振幅のディジタル表示
データ信号を前記Ｘ，Ｙ電極間に放電が起こるように高
電圧パルスを変換し出力するもので、Ｘ電極とＹ電極に
印加される電圧パルスを出力するパワー出力部４１と、
該パワー出力部４１のパワートランジスタのオン、オフ
制御信号を生成するコントロール部４２とから構成され
る。パワー出力部４１とコントロール部４２を構成する
ＩＣ（半導体集積回路）や外付けの電子部品は、プリン
ト配線を有する１枚の絶縁基板（以下、モジュール基板
と称する）上に搭載される。

【００２７】上記パワー出力部４１は、１００Ｖ以上の
高電源電圧が印加される電源端子ＶＳ１と出力端子PANE
L−1との間に並列に接続された一対のプルアップ用パワ
ートランジスタＴｒ１，Ｔｒ２と、出力端子PANEL−2と
接地電位が印加される電源端子ＧＮＤ１との間に並列に
接続された一対のプルダウン用パワートランジスタＴｒ
３，Ｔｒ４と、回収コンデンサ４３の一方の端子が接続
される外部端子ＴＣ１とコイル４４が接続される外部端
子ＴＬ１との間に直列に接続されたプルアップ用パワー
トランジスタＴｒ５および整流用ダイオードＤ１１と、
コイル４５が接続される外部端子ＴＬ２と回収コンデン
サ４３が接続される他方の外部端子ＴＣ２との間に直列
に接続された整流用ダイオードＤ１２およびプルダウン
用パワートランジスタＴｒ６などから構成されている。

【００２８】なお、上記端子ＴＣ１−ＴＣ２間に接続さ
れた回収コンデンサ４３は画素からの放電電流を回収す
るコンデンサであり、外部端子ＴＬ１，ＴＬ２に接続さ
れたコイル４４，４５は、交流駆動のための逆起電圧を
発生するコイルである。また、上記出力端子PANEL−1，
PANEL−2は、モジュール基板上の配線により互いに結合
されて表示パネルの共通のＸ電極またはＹ電極もしくは
走査ドライバ５０に接続される。

【００２９】また、上記パワー出力部４１には、パワー
トランジスタＴｒ１〜Ｔｒ５のゲートを保護するための
ゲート抵抗Ｒ３〜Ｒ６，Ｒ９やＴｒ６のゲートを保護す
るための抵抗Ｒ１１とゲートクランプ用ツェナーダイオ
ードＺＤ１や、高電源電圧が印加される電源端子ＶＳ２
と逆起電圧発生用の外付けコイル４４，４５が接続され
る外部端子ＴＬ１，ＴＬ２との間に接続されコイルで発
生した逆起電圧をクランプするクランプダイオードＤ
７，Ｄ９、外付けコイル４４，４５が接続される外部端
子ＴＬ１，ＴＬ２と電源端子ＧＮＤ２との間に接続され
コイル４４，４５の基準側電圧をクランプするクランプ
ダイオードＤ８，Ｄ１０、トランジスタＴｒ６が回収コ
ンデンサ４３の電位を基準にして動作できるようにゲー
トをフローティングにさせるたるの容量Ｃ１１なども設
けられている。

【００３０】一方、コントロール部４２は、上記パワー
出力部４１のパワートランジスタＴｒ１〜Ｔｒ４のゲー
ト端子を駆動するドライバＩＣ１と、Ｔｒ５，Ｔｒ６の
ゲート端子を駆動するドライバＩＣ２と、ドライバＩＣ
１，ＩＣ２の電源電圧端子Ｖ _DD−Ｖ_SS間に接続された電
源安定化用の外付けコンデンサＣ２，Ｃ７と、ドライバ
ＩＣ１の出力段の電源電圧端子Ｖ_B−Ｖ_S間に接続された
電源安定化用の外付けコンデンサＣ５および電源電圧端
子Ｖ_CC−COM間に接続された電源安定化用の外付けコン
デンサＣ１と、ドライバＩＣ２の出力段の電源電圧Ｖ_B
−Ｖ_S間に接続された電源安定化用の外付けコンデンサ
Ｃ６および電源電圧端子Ｖ_CC−COM間に接続された電源
安定化用の外付けコンデンサＣ２と、モジュール基板の
電源電圧端子ＶccとドライバＩＣ１，ＩＣ２の出力段の
電源電圧端子Ｖ_Bとの間に接続された外付けダイオード
Ｄ１，Ｄ１３と、モジュール基板の接地端子ＧＮＤ０と
ドライバＩＣ１の出力段の電源電圧端子Ｖ_Sとの間に接
続された外付けダイオードＤ２などから構成されてい
る。

【００３１】そして、ドライバＩＣ１のハイ側出力端子
ＨＯに前記パワー出力部４１のパワートランジスタＴｒ
１，Ｔｒ２のゲート端子が接続され、ドライバＩＣ１の
ロウ側出力端子ＬＯに前記パワー出力部４１のパワート
ランジスタＴｒ３，Ｔｒ４のゲート端子が接続されてい
る。また、ドライバＩＣ２のハイ側出力端子ＨＯに前記
パワー出力部４１のパワートランジスタＴｒ５のゲート
端子が接続され、ドライバＩＣ２のロウ側出力端子ＬＯ
に前記パワー出力部４１のパワートランジスタＴｒ６の
ゲート端子が接続されている。

【００３２】さらに、この実施例のサステインドライバ
モジュールにおいては、基板の入力端子ＩＮ１とドライ
バＩＣ１のハイ側入力端子ＨＩＮとの間に抵抗Ｒ１と容
量Ｃ３とからなる時定数回路ＣＲ１が、また基板の入力
端子ＩＮ２とドライバＩＣ１のロウ側入力端子ＬＩＮと
の間に抵抗Ｒ２と容量Ｃ４とからなる時定数回路ＣＲ２
が、基板の入力端子ＩＮ２とドライバＩＣ２のハイ側入
力端子ＨＩＮとの間に抵抗Ｒ７と容量Ｃ８とからなる時
定数回路ＣＲ３が、さらに基板の入力端子ＩＮ４とドラ
イバＩＣ２のロウ側入力端子ＬＩＮとの間に抵抗Ｒ８と
容量Ｃ９とからなる時定数回路ＣＲ４が、それぞれ接続
されている。これらの時定数回路ＣＲ１〜ＣＲ４は、ノ
イズによる誤動作を防止するとともに信号の伝達タイミ
ングを調整するための回路として機能する。

【００３３】具体的には、時定数回路ＣＲ１〜ＣＲ４を
構成する容量Ｃ３，Ｃ４，Ｃ８，Ｃ９はそれぞれ２個の
直列形態のコンデンサからなり、この直列形態の２個の
コンデンサとしてそれぞれ所望の温度特性を有するもの
を用いることにより、コンデンサの温度特性を利用して
ドライバＩＣ１，ＩＣ２の温度特性を補償してモジュー
ル全体としての温度依存性を小さくし、各ドライバモジ
ュール間の入力信号の遅延時間のばらつきを小さくする
ことができるようにされている。

【００３４】次に、時定数回路ＣＲ１〜ＣＲ４を構成す
る直列形態の２個のコンデンサの温度特性を利用してド
ライバＩＣ１，ＩＣ２の温度特性を補償する具体的な方
法について説明する。

【００３５】任意の温度特性を有するコンデンサが存在
すれば、ドライバＩＣ１，ＩＣ２の温度特性と全く逆の
温度特性を有するコンデンサを選択して接続するだけで
容易にコンデンサの温度特性を利用してドライバＩＣ
１，ＩＣ２の温度特性を補償することができる。ところ
が、実際に市場に出ているコンデンサの中にはドライバ
ＩＣ１，ＩＣ２の温度特性と全く逆の温度特性を有する
ものはほとんど存在しない。この実施例においては、時
定数回路ＣＲ１〜ＣＲ４を構成する容量Ｃ３，Ｃ４，Ｃ
８，Ｃ９を、図３に示すように、それぞれ２個の直列形
態のコンデンサＣｅ１，Ｃｅ２で構成し、その２個のコ
ンデンサＣｅ１，Ｃｅ２としてそれぞれ温度特性の大き
なコンデンサと温度特性の小さなコンデンサとを組み合
わせることにより、ドライバＩＣ１，ＩＣ２の温度特性
とほぼ逆の合成温度特性を実現して、両者の温度特性を
相殺するようにしている。

【００３６】例えば、ドライバＩＣ１，ＩＣ２の温度特
性が、図４に符号Ａで示すようなリニアな特性を有する
場合には、図５（Ａ）に示すように、小さな温度特性Ｓ
ｃ１を有するコンデンサＣｅ１と大きな温度特性Ｓｃ２
を有するコンデンサＣｅ２とを組み合わせて合成温度特
性Ｃｓを実現する。しかも、このとき、小さな温度特性
Ｓｃ１のコンデンサＣｅ１の容量値を大きな温度特性Ｓ
ｃ２のコンデンサＣｅ２の容量値よりも小さくすればす
るほど合成温度特性Ｃｓは温度特性Ｓｃ１に近づき、小
さな温度特性Ｓｃ１のコンデンサＣｅ１の容量値を大き
な温度特性Ｓｃ２のコンデンサＣｅ２の容量値よりも大
きくすればするほど合成温度特性Ｃｓは温度特性Ｓｃ２
に近づくので、ドライバＩＣ１，ＩＣ２の温度係数の絶
対値と合成温度特性Ｃｓは温度係数の絶対値とがほぼ同
一になるように、２つのコンデンサＣｅ１，Ｃｅ２の容
量比を決定してやれば良い。

【００３７】また、ドライバＩＣ１，ＩＣ２の温度特性
が、図４に符号Ｂで示すような次第に傾きが大きくなる
曲線的な特性を有する場合には、図５（Ｂ）に示すよう
に、直線的な温度特性Ｓｃ１’を有するコンデンサＣｅ
１’と曲線的な温度特性Ｓｃ２’を有するコンデンサＣ
ｅ２’とを組み合わせて合成温度特性Ｃｓ’を実現す
る。しかも、このとき、直線的な温度特性Ｓｃ１’を有
するコンデンサＣｅ１’の容量値を曲線的な温度特性Ｓ
ｃ２’を有するコンデンサＣｅ２’の容量値よりも小さ
くすればするほど合成温度特性Ｃｓ’は温度特性Ｓｃ
１’に近づき、直線的な温度特性Ｓｃ１’を有するコン
デンサＣｅ１’の容量値を曲線的な温度特性Ｓｃ２’を
有するコンデンサＣｅ２’の容量値よりも大きくすれば
するほど合成温度特性Ｃｓ’は温度特性Ｓｃ２’に近づ
くので、ドライバＩＣ１，ＩＣ２の温度特性と合成温度
特性Ｃｓ’は温度特性とがほぼ逆になるように、２つの
コンデンサＣｅ１’，Ｃｅ２’の容量比を決定してやれ
ば良い。

【００３８】特に制限されるものではないが、この実施
例のサステインドライバモジュールで用いられているド
ライバＩＣ１，ＩＣ２は、２５０Ｖ以上の高耐圧を有し
振幅が０〜５ＶのＣＭＯＳレベルの信号を入力し１０Ｖ
〜２０Ｖの信号を出力することができる例えばInternat
ional Rectifier社製の型番ＩＲ２１１３のようなドラ
イバＩＣである。なお、図２には１組のＸ，Ｙ電極に対
応したドライバＩＣ１，ＩＣ２とパワートランジスタＴ
ｒ１〜Ｔｒ６が示されているが、実際にはＰＤＰのＸ，
Ｙ電極の数に対応した数（モジュールが４つのときは１
／２）のドライバＩＣとパワートランジスタが１つのモ
ジュール内に設けられる。

【００３９】図６に本実施形態のサステインドライバモ
ジュールのコントロール部を構成するドライバＩＣ１，
ＩＣ２の回路ブロック図を示す。

【００４０】図６において、１１１〜１１３はヒステリ
シス特性を有するシュミット回路からなる入力バッファ
で、１１１と１１３には入力端子ＨＩＮ，ＬＩＮからの
データ信号が入力され、１１２には入力端子ＳＤからの
制御信号が入力される。１２１，１２２はフリップフロ
ップで、入力端子ＳＤへの制御信号によって入力端子Ｈ
ＩＮ，ＬＩＮに入力されているデータ信号をラッチす
る。１３１，１３２は入力端子ＨＩＮ，ＬＩＮへのデー
タ信号と入力端子ＳＤへの制御信号とフリップフロップ
１２１，１２２の出力信号とを入力とするＮＯＲゲー
ト、１４１，１４２はＮＯＲゲート１３１，１３２の出
力信号をレベルシフトするレベルシフト回路、１５１は
レベルシフト回路１４１の出力に基づいて所定のパルス
信号を生成するパルス発生回路、１５２はパルス発生回
路１５１で発成されたパルス信号に基づいてさらに高い
レベルの信号を生成する差動型のレベルシフト回路、１
５３はレベルシフト回路１５２の出力信号からノイズを
除去するフィルタ回路、１５４はフィルタ回路１５３の
出力信号によりセット／リセット動作するフリップフロ
ップ回路、１６１は電源電圧Ｖ_Bのレベルを検出するレ
ベル検出回路で、フリップフロップ１５４は電源電圧Ｖ
_Bが所定レベルに達してないときはリセット状態とされ
る。１７１はフリップフロップ１５４の出力信号によっ
て駆動されるＭＯＳＦＥＴＱ１，Ｑ２からなる第１の
出力段、１７２はＭＯＳＦＥＴＱ３，Ｑ４からなる第
２の出力段、１６２は電源電圧Ｖ_CCのレベルを検出する
レベル検出回路、１８１は前記レベルシフト回路１４２
の出力信号を遅延する遅延回路、１８２は遅延回路１８
１で遅延された信号に基づいて第２の出力段１７２を駆
動する信号を生成する論理ゲートで、この論理ゲート１
８２はレベル検出回路１６２の出力信号によって、電源
電圧Ｖ_CCが所定レベルに達していないときは第２の出力
段１７２により出力される信号をロウレベルに固定す
る。

【００４１】図７には、図６のドライバＩＣにおける入
力端子ＨＩＮ，ＬＩＮおよびＳＤへの入力信号と、出力
端子ＨＯ，ＬＯから出力される信号との関係を示す。ま
た、図８には、図２に示されているサステインドライバ
モジュールの入力端子ＩＮ１〜ＩＮ４の電圧波形と、出
力端子Panel−1，Panel−２から出力される電圧波形お
よび電流波形を示す。図８において、出力端子Panel−1
から出力される電流パルスは表示パネルの選択画素に対
する充電電流であり、出力端子Panel−２から出力され
る電流パルスは表示パネルの選択画素からの放電電流で
ある。この放電電流が回収コンデンサ４３によって回収
される。

【００４２】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は上記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。例えば上記
実施例では、ＣＲ時定数回路を構成する容量を直列形態
の２個の容量素子で構成しているが、３個以上の容量を
組み合わせても良い。そして、その場合、直列形態の容
量に対して並列形態となる容量が含まれても良い。

【００４３】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるＰＤＰ
駆動用半導体モジュールに適用した場合について説明し
たが、本発明はそれに限定されるものでなく、液晶表示
パネルの駆動回路その他ドットマトリックス方式で表示
を行なう表示装置の駆動回路一般に利用することができ
る。

【００４４】

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば下記
のとおりである。

【００４５】すなわち、駆動回路に対する信号の入力遅
延時間の温度依存性を小さくしてむらの少ない良好な画
質の表示を行なえるＰＤＰ駆動用半導体モジュールおよ
び該半導体モジュールを使用したプラズマディスプレイ
装置を実現することができる。

【図面の簡単な説明】

【図１】本発明に係るＰＤＰ駆動用半導体モジュールを
適用して有効なプラズマディスプレイ装置の概略構成を
示すブロック図である。

【図２】本発明に係るサステインドライバモジュールの
一実施例の回路図である。

【図３】本発明に係るサステインドライバモジュールの
入力端子に接続される時定数回路ＣＲ１〜ＣＲ４を構成
する容量Ｃ３，Ｃ４，Ｃ８，Ｃ９の構成方法を示す説明
図である。

【図４】ドライバＩＣ１，ＩＣ２の温度特性を示すグラ
フである。

【図５】時定数回路ＣＲ１〜ＣＲ４を構成する２つの容
量とそれらの合成容量の温度特性を示すグラフである。

【図６】サステインドライバモジュールのコントロール
部を構成するドライバＩＣ１，ＩＣ２の回路ブロック図
である。

【図７】図６のドライバＩＣにおける入力端子ＨＩＮ，
ＬＩＮおよびＳＤへの入力信号と、出力端子ＨＯ，ＬＯ
から出力される信号との関係を示す波形図である。

【図８】図２に示されているサステインドライバモジュ
ールの入力端子ＩＮ１〜ＩＮ４の電圧波形と、出力端子
Panel−1，Panel−２から出力される電圧波形および電
流波形を示す波形図である。

【図９】面放電型ＰＤＰの表示パネルの概略構成を示す
斜視図である。

【符号の説明】１０表示パネル（ＰＤＰ）４０サステインドライバモジュール４１パワー出力部４２コントロール部ＩＣ１，ＩＣ２ドライバＩＣＣＲ１〜ＣＲ４時定数回路

Claims

【特許請求の範囲】

【請求項１】小振幅の表示データ信号を高電圧パルス
に変換する複数のドライバ半導体集積回路を備えプラズ
マディスプレイパネルの電極を駆動する駆動回路であっ
て、上記複数のドライバ半導体集積回路の各入力端子
に、該ドライバ半導体集積回路の温度特性と逆の温度特
性を有するＣＲ時定数回路が接続されていることを特徴
とするプラズマディスプレイ駆動回路。
【請求項２】上記ＣＲ時定数回路を構成する容量は互
いに温度特性の異なる複数の容量素子からなり、それら
の容量素子の合成温度特性が上記各ドライバ半導体集積
回路の温度特性と逆の温度特性となるように容量素子の
種類と容量値が選択されていることを特徴とする請求項
１に記載のプラズマディスプレイ駆動回路。
【請求項３】上記ＣＲ時定数回路を構成する素子はト
リミング可能な抵抗素子であることを特徴とする請求項
１または２に記載のプラズマディスプレイ駆動回路。
【請求項４】上記駆動回路は、上記複数のドライバ半
導体集積回路とこれらのドライバ半導体集積回路によっ
てオン、オフ駆動される複数のパワートランジスタとが
１つの基板上に搭載されてなり、交流電圧で放電を起こ
すＡＣ型プラズマディスプレイパネルの電極を駆動する
ための半導体モジュールであることを特徴とする請求項
１、２または３に記載のプラズマディスプレイ駆動回
路。
【請求項５】プラズマディスプレイパネルと、該プラ
ズマディスプレイパネルの電極を駆動する請求項１ない
し４に記載のプラズマディスプレイ駆動回路と、を備え
てなることを特徴とするプラズマディスプレイ装置。