KR100562256B1 - 드라이버ｉｃ 실장 모듈 - Google Patents

드라이버ｉｃ 실장 모듈 Download PDF

Info

Publication number
KR100562256B1
KR100562256B1 KR1020000008802A KR20000008802A KR100562256B1 KR 100562256 B1 KR100562256 B1 KR 100562256B1 KR 1020000008802 A KR1020000008802 A KR 1020000008802A KR 20000008802 A KR20000008802 A KR 20000008802A KR 100562256 B1 KR100562256 B1 KR 100562256B1
Authority
KR
South Korea
Prior art keywords
driver
wiring
chip
display panel
driving
Prior art date
Application number
KR1020000008802A
Other languages
English (en)
Other versions
KR20000062609A (ko
Inventor
가와다도요시
아오끼마사미
고이주미하루오
Original Assignee
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤 filed Critical 후지쯔 가부시끼가이샤
Publication of KR20000062609A publication Critical patent/KR20000062609A/ko
Application granted granted Critical
Publication of KR100562256B1 publication Critical patent/KR100562256B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J17/00—Gas-filled discharge tubes with solid cathode
    • H01J17/02—Details
    • H01J17/34—One or more circuit elements structurally associated with the tube
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/293—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for address discharge
    • G09G3/2932—Addressed by writing selected cells that are in an OFF state
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/298—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels using surface discharge panels
    • G09G3/299—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels using surface discharge panels using alternate lighting of surface-type panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2217/00—Gas-filled discharge tubes
    • H01J2217/38—Cold-cathode tubes
    • H01J2217/49—Display panels, e.g. not making use of alternating current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48237—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01055—Cesium [Cs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Gas-Filled Discharge Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

본 발명은, 평판형 표시패널을 사용한 표시장치의 구동회로를 구성하는 드라이버 IC 실장 모듈에 있어서, 모듈 내의 구동전압계 배선 라인의 임피던스를 낮게 억제하여 표시동작의 안정화를 도모하기 위한 것으로, 평판형 표시패널의 표시전압을 구동하기 위한 드라이버 IC 칩(9)과, 드라이버 IC 칩(9)에 전기적으로 접속하기 위한 배선기판을 구비하고, 적어도, 드라이버 IC 칩(9)으로 입력되고 드라이버 IC 칩을 통하여 평판형 표시패널을 구동하기 위한 전원전압을 공급하는 구동전원계 배선이 형성된 제 1 배선부(1); 드라이버 IC 칩(9)으로 입력되고 드라이버 IC 칩(9)을 제어하기 위한 각종 신호를 공급하는 제어계 배선이 형성된 제 2 배선부(2); 드라이버 IC 칩(9)으로부터 도출되고 평판형 표시패널의 표시전극에 접속하기 위한 출력단자 배선이 형성된 제 3 배선부(3)를 구비하는 드라이버 IC 실장 모듈을 제공한다.
드라이버 IC 실장 모듈

Description

드라이버 ＩＣ 실장 모듈 {MODULE FOR MOUNTING DRIVER IC}
도 1 은 본 발명의 제 l 실시예에 관계되는 드라이버 IC 실장 모듈의 구조를 나타내는 평면도.
도 2 는 본 발명의 제 1 실시예에 관계되는 드라이버 IC 실장 모듈의 구조를 나타내는 단면도.
도 3 은 본 발명의 제 2 실시예에 관계되는 드라이버 IC 실장 모듈의 구조를 나타내는 평면도.
도 4 는 본 발명의 제 2 실시예에 관계되는 드라이IC 실장 모듈의 구조를 나타내는 단면도.
도 5 는 인터레이스(interlace) 방식의 면방전형 AC 플라즈마 디스플레이 패널의 개략적 구성을 나타내는 평면도.
도 6 은 도 5 의 면방전형 AC 플라즈마 디스플레이 패널의 컬러 화소의 대향 간격을 넓힌 상태를 나타내는 사시도.
도 7 은 도 5 의 면방전형 AC 플라즈마 디스플레이 패널의 컬러 화소의 유지 전극(X1)을 따라 취한 종단면도.
도 8 은 도 5 의 면방전형 AC 플라즈마 디스플레이 패널의 컬러 화소를 형성하기 위한 프레임의 구성예를 나타내는 도면.
도 9 는 도 8 의 프레임의 어드레스 기간에 있어서의 표시주사의 순서를 나타내는 도면.
도 10 은 도 5 의 면방전형 AC 플라즈마 디스플레이 패널 구동 방법을 나타내는 홀수 필드에서의 전극인가전압 파형도.
도 11 은 도 5 의 면방전형 AC 플라즈마 디스플레이 패널 구동 방법을 나타내는 짝수 필드에서의 전극인가전압 파형도.
도 12 는 도 5 의 면방전형 AC 플라즈마 디스플레이 패널에 대한 구동 장치의 개략적 구성을 나타내는 블록도.
도 13 은 본 발명의 제 3 실시예에 관계되는 드라이버 IC 실장 모듈의 회로 구성을 나타내는 블록도.
도 14 는 본 발명의 제 3 실시예에 관계되는 드라이버 IC 실장 모듈의 구조를 나타내는 평면도.
도 15 는 본 발명의 제 3 실시예에 관계되는 드라이버 IC 실장 모듈의 구조를 나타내는 단면도.
도 16 은 본 발명의 제 4 실시예에 관계되는 드라이버 IC 실장 모듈의 구조를 나타내는 평면도.
도 17 은 본 발명의 제 4 실시예에 관계되는 드라이버 IC 실장 모듈의 구조를 나타내는 단면도.
도 18 은 본 발명의 제 5 실시예에 관계되는 드라이버 IC 실장 모듈의 구조를 나타내는 평면도.
도 19 는 본 발명의 제 5 실시예에 관계되는 드라이버 IC 실장 모듈의 구조를 나타내는 단면도.
도 20 은 본 발명의 제 6 실시예에 관계되는 드라이버 IC 실장 모듈의 구조를 나타내는 평면도.
도 21 은 본 발명의 제 6 실시예에 관계되는 드라이버 IC 실장 모듈의 구조를 나타내는 단면도.
도 22 는 일반적인 면방전형 AC 플라즈마 디스플레이 패널의 구성을 모식적으로 나타내는 평면도.
도 23 은 일반적인 면방전형 AC 플라즈마 디스플레이 패널의 구성을 모식적으로 나타내는 단면도.
도 24 는 일반적인 면방전형 AC 플라즈마 디스플레이 패널에 대한 구동 회로의 주요부를 나타내는 블록도.
도 25 는 도 24 의 구동 회로의 동작을 설명하기 위한 타이밍도.
도 26 은 도 24 의 주사전극 측의 드라이버 IC 실장 모듈과 패널 전극과의 접속 구조를 나타내는 평면도.
도 27 은 도 26 의 드라이버 IC 실장 모듈의 회로 구성을 나타내는 블록도.
도 28 은 도 26 의 드라이버 IC 실장 모듈에 있어서의 각각의 드라이버 IC 칩의 회로 구성을 나타내는 회로도.
도 29 는 종래의 드라이버 IC 실장 모듈의 제 1 예의 구조를 나타내는 단면도.
도 30 은 종래의 드라이버 IC 실장 모듈의 제 2 예의 구조를 나타내는 단면도.
도 31 은 일반적인 면방전형 AC 플라즈마 디스플레이 패널에 있어서의 주사전극의 구동전압과 구동전류와의 관계를 나타내는 타이밍도.
※ 도면의 주요부분에 대한 부호의 설명 ※
1: 제 1 배선부 2: 제 2 배선부
2c: 공용 교차배선부 3: 제 3 배선부
3c: 출력단자부 4: 드라이버 IC 칩
5: 입력 커넥터 6: 제 4 배선부
6c: 공통 배선부 7: 제 5 배선부
8: 공용 플렉시블 배선부 9: 드라이버 IC 실장 모듈
10: 베이스 기판 11: 접지 패턴
12: 고압전원 패턴 13: 접속용 단자
14: 도통용 스루홀 15: 절연판
20: 교차배선기판 21: 교차배선패턴
22: 공용 플렉시블 배선기판 23: 상면측 배선패턴
24: 하면측 배선패턴 30: 플렉시블 배선 기판
31: 출력단자 배선패턴 40: 패드단자
41: 접속용 단자 60: 베이스 기판
61: 입력신호선 및 전원선 배선패턴 62: 도통용 스루홀
63: 절연판 64: 접속용 단자
65: 접지 패턴 66: 고압전원 패턴
67: 베이스 기판부 68: 공통기판
70: 교차배선 기판 71: 출력단자열
72: 교차배선패턴 73: 플렉시블 배선 기판
77: 공용 교차배선 기판부 80: 공용 플렉시블 배선 기판
81: 출력단자열 82: 교차배선패턴
83: 상면측 배선패턴 84: 하면측 배선패턴
100: 표시패널 101-1 ~ 101-3: 단색화소
100a: 컬러화소 121, 122: 투명전극
131, 132: 금속전극 171~174: 격벽
181~183: 형광체 210: 제어회로
200: 플라즈마 디스플레이 구동장치
220: 어드레스 회로 230: 주사회로
240: 홀수 Y 공통 드라이버 250: 짝수 Y 공통 드라이버
260: 홀수 X 공통 드라이버 270: 짝수 X 공통 드라이버
300: 표시패널 310: 전면 유리 기판
320: 후면 유리 기판 330: 격벽
340: 표시 셀 360: 형광체
370: 제어회로 380: 어드레스 회로
390: X 공통 드라이버 391: Y 공통 드라이버
392: 주사회로 400: 드라이버 IC 칩
410: 패드단자 420: 접속용 단자
430: 프린트기판 450: 출력단자 접속 패턴
440: 입력신호선 및 전원선 배선패턴
460: 입력 커넥터 461, 462: 입력 커넥터
471, 472: 출력단자부 480: 플렉시블 배선 기판
490: 출력단자 배선패턴 500: 복합기판
510: 프린트기판 530: 플렉시블 배선 기판
520: 입력신호선 및 전원선 배선패턴
540: 출력단자 배선패턴
본 발명은, 평판형 표시패널, 즉, 플랫 디스플레이 패널(flat display panel)을 이용한 표시장치의 표시전극을 구동하기 위한 구동회로를 구성하는 드라이버 IC 실장 모듈에 관한 것으로, 특히, 표시장치의 동작 시에 피크형상의 대전류가 흐르는 표시패널에 대하여, 이러한 대전류를 안정하게 공급할 수 있는 새로운 드라이버 IC(Integrated Circuit: 집적회로) 실장 모듈의 구조에 관한 것이다.
이러한 구조의 드라이버 IC 실장 모듈은, 대표적으로, 플라즈마 디스플레이 패널(P1asma Display Panel: 통상, 플라즈마 디스플레이 패널 및 주변 회로를 포함하는 플라즈마 디스플레이 장치 전체를 PDP라고 부른다)이나, EL(Electroluminescence) 패널이나, 대형의 LCD (Liquid Crystal Disp1ay: 액정 디스플레이) 패널과 같은 용량성의 부하 특성을 갖는 표시 셀의 집합으로 구성된 대용량의 플랫 디스플레이 패널을 갖는 표시장치에 적용된다.
최근의 플랫 디스플레이 패널의 개발진보는 괄목상대한 것이며, 특히, 3전극 면방전형의 교류 플라즈마 디스플레이 패널 (AC 플라즈마 디스플레이 패널)은 대화면화 및 컬러 표시가 용이한 것으로부터, 대형 컬러 텔레비전 등의 용도에 적용되어, 실용화가 진행되고 있다.
상기 AC 플라즈마 디스플레이 패널은, 2개의 유지 방전용 전극에, 교대로 전압 파형을 인가함으로써 방전을 지속하고, 발광 표시를 행하는 것이다. 1회의 방전(점등)은, 펄스인가 후, 수 ㎲에서 종료한다. 방전에 의해 발생한 정의 전하인 이온은, 부의 전압이 인가되고 있는 전극 상의 절연층에 축적되고, 동일한 부의 전하인 전자는, 정의 전압이 인가되고 있는 전극 상의 절연층에 축적된다.
따라서, 처음에 높은 전압(기입 전압)의 펄스(기입 펄스)로 방전시켜 벽전하를 생성한 후, 극성이 다른 전회보다도 낮은 전압의 펄스(유지 전압 펄스, 즉, 서스테인 펄스)를 인가하면, 앞에서 축적된 벽전하가 중첩되고, 방전 공간에 대한 전압은 커지게 되어, 방전전압의 임계값보다 커져서 방전을 개시한다. 즉, 1회 기입 방전을 수행하여 벽전하를 생성한 셀은, 그 후, 유지 전압펄스를 교대로 반대 극성으로 인가하는 것으로, 방전을 지속한다는 특징이 있다. 이것을 메모리 효과, 또 는 메모리 구동이라고 부르고 있다. AC형 플라즈마 디스플레이 패널은, 이 메모리 효과를 이용하여 표시를 실현하는 것이다.
AC 플라즈마 디스플레이 패널에는, 2개의 전극으로 선택 방전(어드레스 방전) 및 유지 방전을 수행하는 2전극형과, 제 3 전극을 이용하여 어드레스 방전을 수행하는 3전극형이 있다. 다계조 표시를 수행하는 컬러 플라즈마 디스플레이 패널에서는, 방전에 의해 발생하는 자외선에 의해 셀 내의 형광체를 여기시키고 있지만, 이 형광체는, 방전에 의해 동시에 발생하는 정전하인 이온의 충격에 매우 약하다는 결점이 있다. 상기 2전극형에서는, 이온이 형광체에 직접 접촉하도록 구성되어 있기 때문에, 형광체의 수명 저하를 초래할 우려가 있다. 이것을 회피하기 위해서, 컬러 플라즈마 디스플레이 패널에서는, 면방전을 이용한 3전극형의 AC 플라즈마 디스플레이 패널(통상, 면방전형 AC 플라즈마 디스플레이 패널이라 불린다)이 일반적으로 사용되고 있다.
도 22 는, 일반적인 면방전형 AC 플라즈마 디스플레이 패널의 구성을 모식적으로 나타내는 평면도이고, 도 23 은, 일반적인 면방전형 AC 플라즈마 디스플레이 패널의 구성을 모식적으로 나타내는 단면도이다. 단, 도 23 에서는, 도 22 의 수평 방향의 모식적인 단면도를 도시하는 것으로 한다.
도 22 및 도 23 에 나타내는 바와 같이, 일반적인 면방전형 AC 플라즈마 디스플레이 패널을 구성하는 표시패널(300)은, 전면 유리기판(310)과 배면 유리기판(320)의 2장의 유리기판으로 구성되어 있고, 전면 유리기판(310)에는, 버스 전극과 투명 전극으로 구성되는 유지전극(X1,X2,..., Xj, ..., Xn: j, n 은 임 의의 정의 정수), 및 주사전극(Y1,Y2,..., Yj, ..., Yn)이 배치되어 있다.
또, 배면 유리기판(320)에는, 유지전극과 직교하는 형태로 어드레스 전극(A1,A2,..., Ai,..., Am: i, m은 임의의 정의 정수)이 배치되어 있고, 이것들의 3종류의 전극에 의해 방전 발광을 발생하는 표시 셀(340)이, 복수의 주사전극과 유지전극 중에서 동일한 번호의 주사전극 및 유지 전극 사이에 두어진 영역(Y1-X1, Y2-X2,...)으로서 어드레스 전극과 교차하고 있는 영역으로 형성되어 있다. 상기 유지전극(Xj)과 주사전극(Yj), 어드레스 전극(예를 들면, Ai-1, Ai 및 Ai+1)은, 벽전하 유지용 유전체층(350)에 의해 피복되어 있다. 또한, 어드레스 전극측의 유전체층 상에는, 표시 셀의 각각을 서로 분리하기 위한 격벽(330)이 형성되는 동시에, 방전에 의해 발생하는 자외선에 의해 발광하는 형광체(360)가 형성되어 있다.
도 24 는, 도 22 및 도 23 에 나타낸 바와 같은 면방전형 AC 플라즈마 디스플레이 패널에 대한 구동 회로의 주요부를 도시하는 블록도이다.
도 24 에 나타내는 바와 같이, 표시패널(300)을 동작시키기 위한 면방전형 AC 플라즈마 디스플레이 패널 구동 장치는, 외부로부터 입력되는 인터페이스 신호(예를 들면, 클럭신호(CLK), 데이터 신호(DATA), 수직 동기 신호(VSYNC) 및 수평 동기 신호(HSYNC))에 의해 면방전형 AC 플라즈마 디스플레이 패널의 구동회로를 제어하기 위한 제어신호를 형성하는 제어 회로(370)와, 이 제어 신호에 의해 표시패널의 표시전극을 구동하기 위한 유지전극 구동회로, 주사전극 구동회로 및 어드레스전극 구동회로를 구비하고 있다. 이러한 유지전극 구동회로, 주사전극 구동회로 및 어드레스전극 구동회로에 의해서, 면방전형 AC 플라즈마 디스플레이 패널에 대 한 구동회로의 주요부가 구성된다.
여기서, 유지전극 구동회로는, 유지전압펄스를 발생시키기 위한 X 공통 드라이버(390)를 가지며, 주사전극 구동회로는, 동일하게 유지전압펄스를 발생시키기 위한 Y 공통 드라이버(391), 및 각 주사전극을 독립적으로 구동·주사하기 위한 주사회로(392)를 갖는다. 또 한편으로, 어드레스 전극 구동회로는, 각 어드레스 전극에 대해 표시 데이터에 대응한 어드레스 전압펄스를 인가하기 위한 어드레스 회로(380)로 구성되어 있다. 표시패널 상에 표시해야할 표시 데이터를 나타내는 데이터신호(DATA)는, 클럭신호(CLK)에 동기하여, 제어회로 내의 표시 데이터 제어부(37l)의 프레임 메모리(372)에 의해 일단 유지된 후에, 어드레스 회로(380)에 공급된다. 더욱이, 주사회로(392)는, 수직 동기신호(VSYNC)에 기초하여, 제어회로 내의 주사 드라이버 제어부(373)에 의해 제어된다. 또한, X 공통 드라이버(390) 및 Y 공통 드라이버(391)는, 수평 동기신호(HSYNC)에 기초하여, 제어회로 내의 공통 드라이버 제어부(374)에 의해 제어된다.
도 25 는, 도 24 의 구동회로의 동작을 설명하기 위한 타이밍 차트이다. 이 타이밍 차트는, 도 24 의 구동회로의 동작으로서, 표시패널 상에 화상 표시를 하기 위한 구동전압파형을, 각 전극에 대한 전압인가파형의 에센스(essence)에 의해 나타내는 것이고, 주로, 전면기입기간, 전면소거기간, 어드레스 방전기간 및 유지방전 기간으로 이루어져 있다.
이 중에서, 화상 표시에 직접 관계되는 구동기간은, 어드레스 방전기간과 유지방전기간이고, 어드레스 방전기간에 있어서 표시하는 화소를 선택하고, 다음 유 지방전기간에 있어서 선택된 화소를 발광시켜서, 소정의 밝기의 표시를 하고 있다.
어드레스 방전기간에 있어서는, 주사전극(Y1~Yn)에 대해서, 중간 전위인 전압레벨(-Vmy)의 전압을 일제히 인가한 후, 순차적으로, 전압레벨(-Vy)의 주사전압 펄스(스캔 펄스)로 전환하여 동 주사전압 펄스를 인가해 나가지만, 각각의 주사전극으로의 주사전압 펄스의 인가에 동기시켜서, 각 어드레스 전극(A1~Am)에 대해서, 전압레벨(Va)의 어드레스 전압펄스를 인가하는 것에 의해서, 각 주사라인 상의 화소를 선택한다.
다음 유지기간에 있어서는, 모든 주사전극(Y1~Yn)과 X 전극(X1~Xn)에 대해서, 공통의 전압레벨(+Vs)의 유지전압 펄스를 교대로 인가하는 것에 의해서, 이전의 선택된 화소에 대해 발광을 생기게 하고, 이 연속적인 인가에 의해 소정 휘도에서의 표시를 행하고 있다. 또, 이러한 일련의 구동전압파형의 기본 동작을 조합하여 발광 회수를 제어함으로써, 농담의 계조 표시를 행할 수도 있다.
전면기입기간은, 패널 전면의 모든 표시 셀에 대해 전압 레벨(Vwx)의 기입전압펄스를 인가하는 것에 의해서, 각 표시 셀을 활성화하여 표시 특성을 균일하게 유지하기 위한 것으로, 임의의 일정한 주기로 삽입된다.
또, 전면소거기간은, 화상 표시를 하기 위한 어드레스 방전 동작과 유지방전 동작을 새로 개시하기 전에, 패널 전면의 모든 표시 셀에 대해서, 피크 전압레벨(Vey)의 둔파(鈍波)를 소거전압펄스로서 인가하는 것에 의해서, 이전의 표시 내용을 제거해 두기 위한 것이다.
도 26 은, 도 24 의 주사전극 측의 드라이버 IC 실장 모듈과 패널전극과의 접속 구조를 나타내는 평면도, 도 27 은, 도 26 의 드라이버 IC 실장 모듈의 회로 구성을 나타내는 블록도, 그리고, 도 28 은, 도 26 의 드라이버 IC 실장 모듈에 있어서의 각각의 드라이버 IC 칩의 회로 구성을 나타내는 회로도이다. 도 26 내지 도 28 에는, 상기와 같은 3전극으로 이루어지는 면방전형 AC 플라즈마 디스플레이 패널의 주사전극 측의 드라이버 IC실장 모듈에 대한 표시패널로의 접속 형태, 및 동 드라이버 IC 실장 모듈의 구체적인 회로 구성이 도시되어 있다.
도 26 및 도 27 에 나타내는 주사전극 측의 드라이버 IC 실장 모듈은, 표시패널(300)의 주사전극의 개수가 480개(Y1~Y480)인 경우의 구성예이고, 이들 주사전극에 접속되는 드라이버 IC 칩(400) 각각은 통상 64 비트 출력인 것에서, 계 8개의 드라이버 IC 칩을 사용하고 있다. 후술하는 본 발명의 실시예에서는, 이들 드라이버 IC 칩을 2개의 드라이버 IC 실장 모듈(401,402)로 나누어 실장하고 있고, 각각의 드라이버 IC 실장 모듈은, M1~M4로 이루어지는 4개의 드라이버 IC 칩을 탑재하고 있다. 이러한 드라이버 IC 실장 모듈의 입력부에는, 입력커넥터(461,462)가 각각 설치되어 있고, 그 출력부에는, 주사전극에 접속하기 위한 출력단자부(471,472)가 각각 설치되어 있다.
도 28 에는, 각각의 드라이버 IC 칩 내부의 구체적인 회로가 도시되어 있고, 이 회로는, 64 비트만큼의 주사전극 구동신호(OUT1~OUT64)를 출력하는 출력 회로부를 구비하고 있다.
이들 출력 회로부는, 최종 출력단의 푸시-풀(push-pull)형식의 P 채널형 전계효과 트랜지스터(이하, P채널형 FET 라 함)(406-1 ~ 406-64)와 N 채널형 전계효 과 트랜지스터(이하, N채널형 FET 라 함)(407-1 ~ 407-64)를 사이에 두고, 고압 전원전압을 공급하기 위한 고압전원배선(VH)과 접지전위를 공급하기 위한 접지배선(GND)이 접속되어 있다. 또한, 상기 P 채널형 FET(406-1 ~ 406-64)의 소스와 드레인 사이에는, 각각, 다이오드(408-1 ~ 408-64)가 역극성으로 접속되어 있다.
이러한 다이오드(408-1 ~ 408-64)의 캐소드(cathode)는, 모두 고압 전원배선(VH)에 접속되어 있고, 이 고압 전원배선에 구동전류가 흡수되도록 동작한다. 또 한편, 상기 N 채널형 FET(407-1 ~ 407-64)의 드레인과 소스와의 사이에는, 각각, 다이오드(409-1 ~ 409-64)가 역극성으로 접속되어 있다. 이들 다이오드(409-1 ~ 409-64)의 애노드(anode)는, 모두 접지배선(GND)에 접속되어 있고, 이 접지배선으로부터 출력측으로 구동전류가 흘러들도록 동작한다.
또한, 도 28 의 드라이버 IC 칩 내부의 회로는, 상기 푸시-풀 형식의 P 채널형 FET 및 N 채널형 FET를 제어하기 위한 로직회로를 구비하고 있다. 이 논리회로는, 1쌍의 저항(R1-1 ~ Rl-64, R2-1 ~ R2-64)을 통하여 P채널형 FET(406-1 ~ 406-64)의 온/오프 동작을 각각 제어하기 위한 N 채널형 FET(405-1 ~ 405-64)와, N 채널형 FET(407-1 ~ 407-64)의 온/오프 동작을 각각 제어하기 위한 인버터(404-1 ~ 404-64)와, 스트로브(strobe) 신호(STB)에 기초하여 상기 N 채널형 FET(405-1 ~ 405-64) 및 인버터(404-1 ~ 404-64)에 제어 신호를 각각 입력하는 NAND 게이트(403-1 ~ 403-64)를 가지고 있으며, 로직용 저전압 전원(VCC)에 의해 동작한다.
또한, 도 28 의 드라이버 IC 칩 내부의 회로는, 64 비트의 출력 회로부를 선택하기 위한 64 비트 시프트 레지스터(shift register) 회로(411)와, 이 64 비트 시프트 레지스터 회로로부터 출력되는 제어 신호를 일시적으로 유지하고 NAND 게이트(403-1 ~ 403-64)로 송출하는 래치회로(412)를 구비하고 있다. 상기 제어신호는, 64 비트 시프트 레지스터 회로(411)에 입력되는 클럭신호(CLK)와 데이터 신호(DATA), 64 비트 래치회로(412)에 입력되는 래치신호(LATCH), 및 논리회로 제어용 스트로브 신호(STB) 등으로 구성된다.
도 29 는, 종래의 드라이버 IC 실장 모듈의 제 1 예의 구조를 단면으로 나타내는 도면이다. 이러한 구성의 드라이버 IC 실장 모듈은, 통상, COB (Chip on Board)구조라고 불린다.
도 29 에 나타내는 드라이버 IC 실장 모듈에서는, 강성을 갖는 리지드(rigid) 타입의 프린트기판(430) 상에 드라이버 IC 칩(400)이 탑재된다. 또한, 상기 드라이버 IC 실장 모듈은, 드라이버 IC 칩 상의 패드단자(410)와, 다층 배선식 프린트기판(430)의 각층에 형성된 입력 신호선 및 전원선 배선패턴(440)으로 이루어지는 접속용 단자와의 사이를 와이어본딩으로 접속하여 결선하고 있다. 또한, 상기 드라이버 IC 실장 모듈의 입력부에는, 입력 커넥터(461)(또는 462)가 설치되어 있고, 이 입력 커넥터(461)는, 다층 배선식의 프린트기판(430)의 상면 층에 형성된 입력단자 배선패턴(445)에 접속되는 동시에, 도통용 스루홀(446)을 통하여 상기 프린트기판(430)의 다른 층의 입력 신호선 및 전원선 배선패턴(440)에 접속된다.
또한, 드라이버 IC 칩 상의 서로 대응하는 패드단자(410)를 통하여, 입력 커넥터(461)나 입력 신호선 및 전원선 배선패턴(440)으로부터 드라이버 IC 칩(400)으로, 고압 전원전압, 저압 전원전압, 접지 전위 및 각종 신호가 공급된다. 한편, 상기 드라이버 IC 실장 모듈의 출력부에는, 프린트기판(430)의 상면 층에 형성된 출력단자 접속패턴(450)이 설치되어 있다. 이 출력단자 접속패턴(450)은, 접속용 단자(420)로서 기능하고, 이 접속용 단자(420)(즉, 출력단자 접속패턴(450))와, 드라이버 IC 칩(400)으로부터 구동신호를 출력하는 패드단자(410)와의 사이를 와이어본딩에 의해 직접 접속하여 결선하고 있다.
또한, 상기 출력단자 접속패턴(450)은, 프린트기판(430)의 단면 측으로 인출되어 출력단자 접속부를 형성한다. 이 출력단자 접속부와 같은 형상의 출력단자 배선패턴(490)이 설치된 유연성을 갖는 플렉시블(flexible) 배선기판(480)을, 열압착에 의해 출력단자 접속부에 접속함으로써, 1개의 드라이버 IC 실장 모듈이 형성된다. 이 플렉시블 배선기판(480)의 선단에는, 표시패널의 표시전극에 접속하기 위한 단자가 설치되어 있고, 이들 단자를 포함하는 출력단자부(471)(또는 472)는, 동 표시전극에 대해 열압착 등의 수법에 의해 접속하여 사용된다.
도 30 은, 종래의 드라이버 IC 실장 모듈의 제 2 예의 구조를 단면으로 도시하는 도면이다. 이러한 구성의 드라이버 IC 실장 모듈은, 통상, C0M(Chip on Multip1e Board)구조라고 불린다.
도 30 에 나타내는 드라이버 IC 실장 모듈은, 베이스가 되는 리지드 타입의 프린트기판(510)과, 출력단자 배선패턴(540)이 형성된 플렉시블 배선기판(530)을 접착시킨 복합기판(500)으로서, 전체 기판을 구성한 것이다.
또한, 도 30 의 드라이버 IC 실장 모듈에서는, 강성을 갖는 리지드 타입의 프린트기판(510) 상에 드라이버 IC 칩(400)이 탑재된다. 또, 상기 드라이버 IC 실장 모듈은, 드라이버 IC 칩 상의 패드단자(410)와, 다층 배선식의 프린트기판(510)의 각층에 형성된 입력 신호선 및 전원선 배선패턴(520)으로 이루어지는 접속용 단자와의 사이를 와이어본딩에 의해 접속하여 결선하고 있다. 또, 상기 드라이버 IC 실장 모듈의 입력부에는, 입력 커넥터(460)가 설치되어 있고, 이 입력 커넥터(460)는, 다층배선식 프린트기판(510)의 표면 층에 형성된 입력단자 배선패턴(515)에 접속되는 동시에, 도통용 스루홀(516)을 통하여 상기 프린트기판(510)의 다른 층의 입력 신호선 및 전원선 배선패턴(520)에 접속된다.
또한, 드라이버 IC 칩 상의 서로 대응하는 패드단자(410)를 통하여, 입력 커넥터(460)나 입력신호선 및 전원선 배선패턴(520)으로부터 드라이버 IC 칩(400)으로, 고압 전원전압, 저압 전원전압, 접지 전위 및 각종 신호가 공급된다. 한편, 상기 드라이버 IC 실장 모듈의 출력부에는, 복합기판 내의 플렉시블 배선기판(530)의 표면 층에 형성된 출력단자 배선패턴(540)이 설치되어 있다. 이 출력단자 배선패턴(540)은, 접속용 단자(420)로서 기능하고, 이 접속용 단자(420)(즉, 출력단자 배선패턴(540))와, 드라이버 IC 칩(400)으로부터 구동 신호를 출력하는 패드단자(410)와의 사이를 와이어본딩에 의해 직접 접속하여 결선하고 있다.
또, 상기 출력단자 배선패턴(540)의 선단에는, 표시패널의 표시전극에 접속하기 위한 단자가 설치되어 있고, 이러한 단자는, 동 표시전극에 대해 열압착 등의 수법에 의해 접속하여 사용된다.
또한, 도 29 및 도 30 의 양 모듈 모두, 각 배선기판의 표면의 단자부나 IC 탑재부 이외의 부분에는, 소정의 절연피복(예를 들면, 레지스트막 또는 커버레이 필름)이 설치되는 것이 통상이지만, 도 29 및 도 30 에서는 생략하고 있다.
도 22 및 도 23 에 나타낸 것처럼, 3전극 면방전형 AC 플라즈마 디스플레이 패널을 비롯해서 일반적인 AC 플라즈마 디스플레이 패널의 표시패널 내부의 구조는, 모든 표시 전극이 절연층(유전체층)으로 피복되고, 그 사이에 방전 가스를 사이에 두어 표시 셀을 형성하고 있기 때문에, 이러한 전극을 구동하기 위한 구동회로로부터 보면, 상기 표시 전극은 용량성의 부하 특성을 나타내는 것이 된다. 예컨대, 도 23 에 나타낸 면방전형 AC 플라즈마 디스플레이 패널에서는, 유지전극, 주사전극간 용량(Cs) 이외의 어드레스 전극간 용량(Ca)이나 대향 전극간 용량(Cg)이 존재한다.
도 31 은, 일반적인 면방전형 AC 플라즈마 디스플레이 패널에 있어서의 주사전극의 구동전압과 구동전류의 관계를 나타내는 타이밍 차트이다.
도 31 에 나타내는 타이밍 차트에서는, 구체적으로 면방전형 AC 플라즈마 디스플레이 패널의 주사전극 및 유지전극 사이에 유지전압펄스를 인가하는 경우에, 주사전극에 흐르는 구동전류의 변화의 모양을 나타내며, 유지전압펄스의 상승에 동기하여 셀 용량(즉, 유지전극·주사전극간 용량(Cs)나 대향 전극간 용량(Cg))으로의 충전 전류와 가스 방전 전류가 피크 형상으로 흐르고, 펄스의 하강에 동기하여 셀 용량으로부터의 방전전류가 피크 형상으로 흐른다. 또한, 상기 셀 용량으로서 기여하는 것은, 대부분이 유지전극·주사전극간 용량(Cs)인 점에 주의해야 한다.
이러한 구동전류의 피크전류 값은, 표시패널의 사이즈나 표시 셀의 구조에 따라 다르지만, 42 인치 급의 것에서는, 개략적으로 1개의 유지전극 당 0.2A ~ 0.4A의 값이고, 64 출력을 갖는 주사전극 측의 1개의 드라이버 IC 칩 몫으로서, 최대 25A 정도의 피크 전류가 된다. 그래서, 도 26 에 나타낸 1개의 드라이버 IC 실장 모듈에 있어서는, 최대 90A를 넘는 피크 전류가 흐르는 것이 된다.
따라서, 구동회로로서는, 상기 피크 전류를 안정하게 공급할 수 있도록 구성하는 것이 필요하고, 먼저, X 공통 드라이버 및 Y 공통 드라이버로 이루어지는 서스테인(sustain) 회로에는, 상기 피크전류에 대응시킨 구동용 소자를 사용할 필요가 있다.
그리고, 특히 중요한 것이, 서스테인 회로로부터 표시패널에 이르는 고압 전원배선이나 접지배선 등의 구동배선계의 구성이고, 이 구동배선계의 배선의 길이를 가능한 한 짧게 하는 동시에, 충분한 배선의 폭과 면적을 확보하여 저 임피던스의 라인이 되도록 형성할 필요가 있다.
만약, 이들 구동배선계의 저 임피던스화를 도모할 수 없으면, 서스테인 회로 그 자체에는 충분한 구동 능력이 있어도, 구동배선계의 임피던스에 의한 구동전압의 저하에 의해서, 필요한 크기의 피크전류가 충분히 공급되지 않게 된다. 그 결과, 방전의 발광 휘도가 저하되거나 휘도의 분산이 발생되어 플라즈마 디스플레이 패널의 표시 품질이 열화되는 동시에, 구동전압의 마진이 충분히 확보되기 어렵게 되어 표시의 떨림(flicker)이나 발광 미스(결점)가 발생하여 정상적인 표시 동작이 행해지지 않게 된다.
표시패널 각각의 주사라인(표시라인)에 설치되어 있는 복수의 표시 셀 중의 점등해야 할 표시 셀의 개수는, 표시 데이터에 응하여 결정되는 것이고, 통상적으로는, 주사라인 마다 차이가 난다. 즉, 주사라인마다 구동회로에 대한 부하가 변하게 된다. 그래서, 구동배선계의 임피던스가 높은 경우는, 표시라인마다, 표시패널에 공급되는 구동전압의 전압 저하의 값에 차이가 생긴다. 그 결과, 표시라인 중에는 필요한 크기의 구동전압이 충분히 공급되지 않는 개소가 발생하고, 표시패널 상에서 휘도의 분산이 생기게 된다. 한편, 구동배선계의 임피던스에 의한 구동전압의 저하를 고려하여 구동전압을 크게 한 경우, 선택되지 않는 표시 셀까지 발광할 우려가 생기고, 정상적인 표시동작이 행해지지 않게 된다.
한편, 특히, 접지배선(어스라인)의 임피던스가 높아지면, 고주파의 피크 전류의 흐름이 구동회로 전체에 대한 노이즈가 되어 영향을 미치게 되고, 구동회로 그 자체나 다른 회로의 오동작이 발생되어 정상적인 동작이 행해지지 않게 될 뿐만 아니라, 주위 환경에 대해 전자파를 방사하여 악영향을 주는 등의 문제가 발생한다.
이러한 구동 배선계에 있어서 특히 문제가 되는 부분은, 표시패널의 표시전극에 직접 접속되어 동 표시전극을 구동하는 드라이버 IC 실장 모듈의 부분이고, 이 드라이버 IC 실장 모듈의 부분에 대하여 구동 배선계 라인의 저 임피던스화를 완수하는 것이 중요해진다.
그러나, 도 29 에 나타낸 바와 같은 종래의 드라이버 IC 실장 모듈의 제 1 예는, 한정된 크기의 프린트기판에 형성된 입력단자 배선패턴(445) 등의 배선패턴을 통하여, 클럭신호나 래치신호나 스트로브 신호 등의 각종 신호를 입력 커넥터(461)로부터 드라이버 IC 칩으로 공급할 수 있는 구성이 되기 때문에, 프린트기판에 다수의 도통용 스루홀을 이용한 다층 배선을 행하는 것이 필요해 진다. 즉, 상기와 같은 입력 관계의 배선계는, 복수 개의 도통용 스루홀을 이용하고 있기 때문에, 고압 전원배선이나 접지배선 등의 구동 배선계와 교착하여 배선된다. 또한, 드라이버 IC 실장 모듈의 출력 관계의 배선계에서는, 프린트기판 상의 출력단자 접속패턴(450)을 통하여, 드라이버 IC 칩의 출력용 패드단자(410)와 출력단자부와의 접속이 행해진다. 이 때문에, 상기 도통용 스루홀이나 출력단자 접속패턴 만큼 구동배선계의 폭이나 면적이 제한되므로, 구동 배선계에 대한 충분한 저 임피던스화를 실현하는 것이 어려워진다.
한편, 도 30 에 나타낸 바와 같은 종래의 드라이버 IC 실장 모듈의 제 2 예는, 출력 관계의 배선계의 출력단자 배선패턴(540)이 형성된 플렉시블 배선기판(530)과, 프린트기판 상(500)을 접착한 구성으로 되어 있고, 드라이버 IC 칩(400)의 출력용 패드단자는, 와이어본딩에 의해 출력단자 배선패턴으로 직접 접속된다. 이 때문에, 출력 관계의 배선계가 구동 배선계에 영향을 미치게 하는 것이 없어지므로, 전술한 제 1 예의 경우보다도 구동배선계의 폭이나 면적을 다소 크게 할 수 있다. 그러나, 상기 제 2 예의 드라이버 IC 실장 모듈에 있어서의 입력 관계의 배선계는, 전술한 제 1 예의 경우와 같이, 고압 전원배선이나 접지배선 등의 구동 배선계와 교착하여 배선된다. 이 때문에, 상기 도통용 스루홀만큼 구동배선계의 폭이나 면적이 제한되는 것에 변화는 없다.
또한, 종래의 드라이버 IC 실장 모듈에 관련되는 선행 기술로서, 특개평10-215038호 공보에 나타내는 바와 같이, 표시 구동용 배선패턴을 갖는 가요성(可撓性) 회로기판을 구비하며, 이 가요성 회로기판의 일부 또는 이면에 전원용 버스바(busbar)와 그라운드용 버스바(접지용 버스바(busbar))가 일체적으로 접합된 IC 탑재 가능한 복합형 드라이버를 구성한 복합형 회로기판의 구성이 개시되어 있다. 이 복합형 회로기판에서는, 전원용 버스바와 그라운드용 버스바를 포함하는 구동 배선계가, 본 발명에서 나타내는 입력 관계의 배선계 및 출력 관계의 배선계로부터 분리되어 있는 것처럼 보인다. 그러나, 이 경우, 전원용 버스바와 그라운드용 버스바를 포함하는 구동배선계의 배선은, 가요성 회로기판 내의 배선패턴을 일단 경유하여 표시 구동용 IC 에 접속되어 있으므로, 입력 관계의 배선계 및 출력 관계의 배선계에 의해 제한을 받게 된다.
또한, 종래의 드라이버 IC 실장 모듈에 관련되는 다른 선행 기술로서, 특개평5-198603호 공보(평성 10년 7월 17일에 특허 제2803699호로서 등록)에 나타내는 바와 같이, IC 칩을 탑재하는 제 1 기판과, 플렉시블 기판으로 이루어지는 제 2 기판을 구비하며, 고압 전원배선이나 접지배선 등의 구동 배선계를 제 1 기판에 형성하고, 출력 관계의 배선계를 제 2 기판에 형성한 IC 칩의 실장구조가 개시되어 있다. 이 실장구조에서는, 입력 관계의 배선계도 제 1 기판에 형성되고 있다고 생각되므로, 전술한 도 29 및 도 30 의 종래예와 같이, 입력 관계의 배선계가 구동 배 선계와 교착하여 배선되게 된다. 이 때문에, 구동배선계의 폭이나 면적이 제한되는 것에 변화는 없다.
본 발명은 상기 문제점에 비추어 이루어진 것으로, 평판형 표시패널 등에 적용되는 드라이버 IC 실장 모듈의 구동 배선계 라인의 임피던스를 가능한 한 낮게 억제함으로써 구동배선계의 저 임피던스화를 용이하게 실현할 수 있는 드라이버 IC 실장 모듈을 제공하는 것을 목적으로 한다.
상기 문제점을 해결하기 위해서, 본 발명의 드라이버 IC 실장 모듈은, 평판형 표시패널의 표시 전극을 구동하기 위한 드라이버 IC 칩과, 상기 드라이버 IC 칩과 전기적인 접속을 하기 위한 배선기판을 가지며, 적어도, 상기 드라이버 IC 칩에 입력되고 상기 드라이버 IC 칩을 경유하여 상기 평판형 표시패널을 구동하기 위한 전원전압을 공급하는 구동 전원계 배선이 형성된 제 1 배선부와, 상기 드라이버 IC 칩에 입력되고 상기 드라이버 IC 칩을 제어하기 위한 각종 신호를 공급하는 제어계 배선이 형성된 제 2 배선부와, 상기 드라이버 IC 칩으로부터 도출되고 상기 평판형 표시패널의 상기 표시 전극에 접속하기 위한 출력단자 배선이 형성된 제 3 배선부를 구비한다.
바람직하게는, 본 발명의 드라이버 IC 실장 모듈에 있어서, 상기 구동 전원계 배선은, 베타배선패턴으로서 상기 제 1 배선부에 형성되고, 이 베타배선패턴으로부터 상기 드라이버 IC 칩에 대해서, 상기 전원전압을 직접 공급하도록 구성된다.
한편, 본 발명의 1실시 형태에 관계되는 드라이버 IC 실장 모듈은, 평판형 표시패널의 표시전극을 구동하기 위한 드라이버 IC 칩과, 상기 드라이버 IC 칩과 전기적인 접속을 하기 위한 배선기판을 가지며, 적어도, 상기 드라이버 IC 칩에 입력되고 상기 드라이버 IC 칩을 경유하여 상기 평판형 표시패널을 구동하기 위한 전원전압을 공급하는 구동 전원계 배선, 및, 상기 드라이버 IC 칩에 입력되고 상기 드라이버 IC 칩을 제어하기 위한 각종 신호를 공급하는 제어계 배선이 형성된 제 4 배선부와, 상기 드라이버 IC 칩으로부터 출력되는 출력 신호의 배열 순서를 다른 배열 순서로 변환하고, 상기 평판형 표시패널의 표시전극에 접속하기 위한 출력단자 배선이 형성된 제 5 배선부를 구비한다.
바람직하게는, 본 발명의 1실시 형태에 관련된 드라이버 IC 실장 모듈에 있어서, 상기 구동 전원계 배선은, 베타배선패턴으로서 상기 제 4 배선부에 형성되고, 이 베타배선패턴으로부터 상기 드라이버 IC 칩에 대해서, 상기 전원전압을 직접 공급하도록 구성된다.
바람직하게는, 본 발명의 1실시 형태에 관계되는 드라이버 IC 실장 모듈은, 상기 제 4 배선부에 형성된 구동 전원계 배선을 제 1 번 서브배선부로서 설치하는 동시에, 상기 제 4 배선부에 형성된 상기 제어계 배선을 제 2 번 서브배선부로서 설치한 구조로 되어 있다.
더 바람직하게는, 본 발명의 1실시 형태에 관계되는 드라이버 IC 실장 모듈은, 홀수번째의 상기 출력단자 배선에 접속되는 홀수 회로용 드라이버 IC 군과, 짝수번째의 상기 출력단자 배선에 접속되는 짝수 회로용 드라이버 IC 군을 가지며, 상기 홀수 회로용 드라이버 IC 군을 경유하여 상기 평판형 표시패널을 구동하기 위한 구동 전원계 배선, 및, 상기 홀수 회로용 드라이버 IC 군에 입력되고 상기 드라이버 IC 칩을 제어하기 위한 각종 신호를 공급하는 제어계 배선이 형성된 홀수 회로용 제 4 배선부와, 상기 짝수 회로용 드라이버 IC 군을 경유하여 상기 평판형 표시패널을 구동하기 위한 구동 전원계 배선, 및, 상기 짝수 회로용 드라이버 IC 군에 입력되고 상기 드라이버 IC 칩을 제어하기 위한 각종 신호를 공급하는 제어계 배선이 형성된 짝수 회로용 제 4 배선부를 구비하며, 상기 제 5 배선부는, 상기 홀수 회로용 드라이버 IC 군의 출력신호를 홀수번째가 대응하는 출력단자 배선으로 도출하고, 상기 짝수 회로용 드라이버 IC 군의 출력신호를 짝수번째가 대응하는 출력단자 배선으로 도출하기 위한 배선층이 형성된 구조로 되어 있다.
한편, 본 발명의 다른 실시 형태에 관계되는 드라이버 IC 실장 모듈은, 플라즈마 디스플레이 패널의 표시전극을 구동하기 위한 드라이버 IC 칩과, 상기 드라이버 IC 칩과 전기적인 접속을 하기 위한 배선기판을 가지며, 적어도, 상기 드라이버 IC 칩에 입력되고 상기 드라이버 IC 칩을 경유하여 상기 플라즈마 디스플레이 패널을 구동하기 위한 전원전압을 공급하는 구동 전원계 배선이 형성된 제 1 배선부와, 상기 드라이버 IC 칩에 입력되고 상기 드라이버 IC 칩을 제어하기 위한 각종 신호를 공급하는 제어계 배선이 형성된 제 2 배선부와, 상기 드라이버 IC 칩으로부터 도출되고 상기 플라즈마 디스플레이 패널의 상기 표시전극에 접속하기 위한 출력단자 배선이 형성된 제 3 배선부를 구비한다.
한편, 본 발명의 또 다른 실시 형태에 관계되는 드라이버 IC 실장 모듈은, 플라즈마 디스플레이 패널의 표시전극을 구동하기 위한 드라이버 IC 칩과, 상기 드라이버 IC 칩과 전기적인 접속을 하기 위한 배선기판을 가지며, 적어도, 상기 드라이버 IC 칩에 입력되고 상기 드라이버 IC 칩을 경유하여 상기 플라즈마 디스플레이 패널을 구동하기 위한 전원전압을 공급하는 구동 전원계 배선, 및, 상기 드라이버 IC 칩에 입력되고 상기 드라이버 IC 칩을 제어하기 위한 각종 신호를 공급하는 제어계 배선이 형성된 제 4 배선부와, 상기 드라이버 IC 칩으로부터 출력되는 출력신호의 배열 순서를 다른 배열 순서로 변환하고, 상기 플라즈마 디스플레이 패널의 표시전극에 접속하기 위한 출력단자 배선이 형성된 제 5 배선부를 구비한다.
본 발명의 드라이버 IC 실장 모듈에 있어서는, 평판형 표시패널을 구동하기 위한 전원전압을 공급하는 구동전압계 배선(즉, 구동 배선계)이 형성된 제 1 배선부와, 드라이버 IC 칩을 제어하기 위한 각종 신호를 공급하는 제어계 배선(즉, 입력측 배선계)이 형성된 제 2 배선부와, 출력단자 배선(즉, 출력측 배선계)이 형성된 제 3 배선부로 분리되어 있으므로, 입력 관계의 배선계가 구동 배선계와 교착하여 배선되지 않게 되고, 드라이버 IC 실장 모듈의 구동 배선계에 충분한 배선 영역을 확보할 수 있게 된다. 이것에 의해서, 표시패널의 구동 배선계 라인의 임피던스를 낮게 억제한 드라이버 IC 실장 모듈을 실현하는 것이 가능해진다.
이러한 본 발명의 모듈 구성에 의해서, 표시패널에 대해 충분한 피크전류를 공급하는 것이 가능해지고, 이것에 의해 충분한 휘도와 안정적인 표시 특성이 얻어지며, 또, 동작 마진도 충분히 확보되어 정상적인 표시 동작을 행할 수 있게 된다.
또한, 본 발명의 드라이버 IC 실장 모듈에 있어서는, 평판형 표시장치의 동 작 시 노이즈의 발생을 억제하여, 안정적인 제어 동작을 수행할 수 있는 표시장치를 실현하는 것도 가능해진다.
실시의 형태
이하, 첨부 도면(도 2 ~ 도 21)을 참조하여, 본 발명의 대표적인 실시예를 설명한다. 이들 실시예는, 바람직하게는, 3전극으로 이루어지는 면방전형 AC 플라즈마 디스플레이 패널의 주사전극을 구동하기 위한 구동회로에 적용되는 것이다.
도 1 은, 본 발명의 제 1 실시예에 관계되는 드라이버 IC 실장 모듈의 구조를 도시하는 평면도이고, 도 2 는, 본 발명의 제 1 실시예에 관계되는 드라이버 IC 실장 모듈의 구조를 단면으로 나타내는 도면이다.
도 1 및 도 2 에 나타나는 제 1 실시예는, 면방전형 AC 플라즈마 디스플레이 패널 등의 드라이버 IC 실장 모듈의 주사전극 측의 드라이버 IC 실장 모듈에 대한 적용례이고, 8개의 드라이버 IC 칩을 2개의 드라이버 IC 실장 모듈로 나누어 실장하고 있다. 즉, 도 1 및 도 2 에 있어서는, 이 중 1개의 드라이버 IC 실장 모듈(9)의 구성을 나타내고 있다.
도 1 및 도 2 의 드라이버 IC 실장 모듈(9)에 사용되는 실장기판은, 개략적으로 말해, 모체가 되는 베이스기판(10)과, 이 베이스기판(10)의 표면에 입력용 입력 제어신호 배선과 로직용 전원배선을 형성한 교차배선패턴(21)을 포함하는 교차배선기판(20)이 접착되고, 출력용 출력단자 배선패턴(31)이 형성된 플렉시블 배선기판(30)이 접착된 구성으로 이루어져 있다.
여기서, 드라이버 IC 칩(4)으로서, 4개의 드라이버 IC 칩을 사용하고, 이러 한 4개의 드라이버 IC 칩은, 모체의 베이스기판(10)의 표면에 접착·고정되어 사용된다.
상기 제 1 실시예의 드라이버 IC 실장 모듈의 입력부에는, 외부 기판에 접속하기 위한 입력 커넥터(5)가 설치되고, 외부로부터 상기 입력 커넥터(5)를 경유하여, 입력 제어 신호선 및 로직용 전원선이, 교차배선기판(20)의 교차배선패턴(21)에 접속되도록 구성된다. 한편, 외부로부터 상기 입력 커넥터(5)를 경유하여, 고압 전원전압 및 접지 전위를 각각 공급하는 고압 전원선 및 접지선은, 베이스기판(10)의 고압 전원패턴(12) 및 접지패턴(11)에 각각 접속되도록 구성된다.
교차배선기판(20)은, 4개의 드라이버 IC 칩(4)에 대해서, 각각 입력제어 신호선 및 로직용 전원선을 서로 병렬로 입력하도록 교차시키는 교차배선패턴(21)을 포함하는 배선이 필요하고, 2층 배선(또는 다층 배선) 양면의 프린트기판을 이용하여 제조한다. 바람직하게는, 이 종류의 프린트기판으로서, 강성을 갖는 리지드 타입의 프린트기판이 사용된다. 그리고, 이러한 구조의 프린트기판의 제조 후에, 절연판(15)을 통하여 베이스기판(10)의 표면의 소정 위치에 접착되지만, 교차배선기판(20)의 표면 상에는, 각 배선을 드라이버 IC 칩에 접속하기 위한 접속용 단자 이외에, 로직용 전원선과 접지선과의 사이에 바이패스(bypass)용 콘덴서를 접속하기 위한 접속용 단자도 설치되어 있다. 상기 교차배선기판(20)의 교차배선패턴(21)은, 드라이버 IC 칩을 제어하기 위한 제어계 배선이 형성된 제 2 배선부(2)에 상당한다.
베이스기판(10)은, 이와 같이 리지드 타입의 양면 프린트기판을 이용하여 제조하지만, 드라이버 IC 칩이 탑재되는 표면 측은, 거의 전역에 걸쳐 베타형상의 접지 배선층으로서 접지 패턴(1l)이 형성되고, 이면 측은, 동일한 베타형상의 고압 전원배선층으로서 고압 전원패턴(12)이 형성된다. 즉, 베이스기판(10)의 표면 측의 드라이버 IC 칩 주변에는, 드라이버 IC 칩으로의 고압 전원배선층의 접속용 단자(13)를 설치하고 있다. 이 경우, 고압 전원패턴(12)은, 도통용 스루홀(14) 및 접속용 단자(13)를 통하여, 드라이버 IC 칩의 패드단자(40)에 접속된다. 상기 베이스기판(10)의 접지 패턴(11) 및 고압 전원패턴(12)은, 구동 전원계 배선(즉, 고압 전원배선 및 접지배선을 포함하는 구동 배선계)이 형성된 제 1 배선부(1)에 상당한다.
출력용 플렉시블 배선기판(30)은, 유연성을 갖는 폴리이미드재 등으로 이루어지는 절연 필름 상에 동박을 접착한 단층의 배선기판으로부터, 드라이버 IC 칩으로부터의 복수의 출력단자 배선패턴(31)을 서로 병행시켜 출력단자부까지 도출하도록 제조한 것이고, 이와 같이, 단층의 배선기판의 제조 후에 베이스기판(10) 표면의 소정 위치에 접착된다. 이들 출력단자 배선패턴(31)에 대해서도, 드라이버 IC 칩의 출력용 패드단자(40)와의 접속용 단자(41)가 복수개 설치되어 있다. 상기 플렉시블 배선기판(30)의 출력단자 배선패턴(31)은, 출력단자 배선이 형성된 제 3 배선부에 상당한다.
전술한 3종류의 기판을 소정의 위치 관계에서 접착한 후, 4개의 드라이버 IC 칩을 베이스기판 상의 소정 위치에 접착·고정하고, 그 후, 드라이버 IC 칩의 각 패드단자와, 대응하는 각 기판의 접속용 단자와의 사이를 와이어본딩에 의해 접속함으로써, 전기적인 접속을 행한다.
이 전기적인 접속이 종료된 후, 드라이버 IC 칩, 및 와이어본딩이 행해진 영역에는, 봉지수지를 도포하여 습기 및 주위 환경으로부터의 보호를 도모하도록 한다.
입력 커넥터(5)와 각 기판과의 접속은, 입력 커넥터(5)의 접속용 핀과, 대응하는 배선층의 단자와의 사이를 각각 납땜하는 것에 의해 행하고, 이 납땜 공정을 통하여 드라이버 IC 실장 모듈 전체가 완성된다.
상기 제 1 실시예에 의하면, 드라이버 IC 실장 모듈의 입력부의 입력 제어신호 관계의 배선계와, 고압 전원 및 GND 관계의 구동 배선계를, 각각 별도의 계통의 배선기판에 설치하고 있기 때문에, 고압 전원배선 및 접지배선 관계의 배선계가, 종래 구성 같이 입력 관계의 배선에 영향을 미치지 않고 임의로 배치 가능해지고, 충분한 면적을 취하여 배선 에리어를 확보할 수 있게 된다.
그 결과, 고압 전원배선 및 접지배선 관계의 구동계 배선 라인의 임피던스를 충분히 낮게 유지할 수 있는 드라이버 IC 실장 모듈을 실현하고, 표시패널의 안정적인 표시 동작을 가능하게 한다.
도 3 은, 본 발명의 제 2 실시예에 관계되는 드라이버 IC 실장 모듈의 구조를 나타내는 평면도이고, 도 4 는, 본 발명의 제 2 실시예에 관계되는 드라이버 IC 실장 모듈의 구조를 단면으로 나타내는 도면이다. 또한, 이하에서, 전술한 구성 요소와 동일한 것에 대해서는, 동일한 참조 번호를 붙여 표현하는 것으로 한다.
도 3 및 도 4 에 나타내는 제 2 실시예는, 전술한 제 1 실시예의 경우와 같이, 면방전형 AC 플라즈마 디스플레이 패널 등의 드라이버 IC 실장 모듈의 주사전극 측 드라이버 IC 실장 모듈에 대한 적용례이고, 8개의 드라이버 IC 칩을 2개의 드라이버 IC 실장 모듈로 나누어 실장하고 있다. 즉, 도 3 및 도 4 에 있어서도, 이 중의 1개의 드라이버 IC 실장 모듈(9)의 구성을 나타내고 있다.
도 3 및 도 4 에 나타내는 베이스기판(10)의 구성은, 전술한 제 l 실시예와 거의 동일한 것을 사용하고 있고, 여기서는 베이스기판의 설명을 생략한다.
상기 제 2 실시예의 구성이 전술한 제 1 실시예와 크게 다른 점은, 드라이버 IC 실장 모듈의 입력부의 교차배선기판과 출력부의 플렉시블 배선기판을 동일한 한 장의 기판에 의해 구성한 점이다. 즉, 제 2 실시예에서는, 입력부의 교차배선기판과 출력부의 플렉시블 배선기판의 양기판을 한 장의 공용 플렉시블 배선판(22)에 의해 형성하고 있다.
보다 자세하게 말하면, 폴리이미드재 등으로 이루어지는 절연 필름을 사이에 두고 2층의 동박을 접착하는 것에 의해 양면 배선패턴(상면측 배선패턴(23) 및 하면측 배선패턴(24))을 형성한 양면 배선기판을 사용하여, 전술한 제 1 실시예에 있어서의 입력부의 교차배선기판에 상당하는 부분을 형성하는 동시에, 출력부의 복수의 출력단자 배선패턴을, 양면 배선패턴의 한 면을 사용하여 형성하도록 한 것이다. 상기 제 2 실시예에서는, 출력단자 배선패턴은, 도 4 의 상면측 동박부(예를 들면, 상면측 배선패턴(23))로 형성되어 있다. 입력부의 공용 플렉시블 배선판(22)에 형성된 상면측 배선패턴(23)및 하면측 배선패턴(24)은, 공용 교차배 선부(2c)를 구성하고, 출력부의 공용 플렉시블 배선판(22)에 형성된 상면측 배선패턴(23)은, 출력단자부(3c)를 구성한다.
이와 같이, 1장의 공용 플렉시블 배선기판(22)에 입력부와 출력부의 배선패턴을 형성한 것을, 베이스기판(10)의 소정 위치에 절연판(15)을 통하여 접착함으로써 드라이버 IC 실장 모듈의 기판부분의 제조를 완료한 후, 4개의 드라이버 IC 칩을 베이스기판(10)의 소정 위치에 접착·고정하는 동시에, 드라이버 IC 칩의 각 패드단자와, 베이스기판(10) 및 공용 플렉시블 배선기판(22)의 각 단자와의 사이를 와이어본딩에 의해 접속한다. 즉, 드라이버 IC 칩의 입력 제어신호용 패드단자 및 로직 전원용 패드단자는, 교차배선패턴을 형성하는 공용 플렉시블 기판 상의 대응하는 단자와의 사이에서, 와이어본딩 접속하는 것에 의해 전기적 접속을 행한다. 한편, 드라이버 IC 칩의 출력용 패드단자는, 마찬가지로 공용 플렉시블 기판 상의 출력단자 배선패턴의 대응하는 단자와의 사이에서, 와이어본딩 접속하는 것에 의해 전기적 접속을 행한다. 또한, 드라이버 IC 칩의 고압 전원용 패드단자 및 접지용 패드단자는, 베이스기판 상의 대응하는 단자와의 사이에서, 와이어본딩 접속하는 것에 의해 전기적 접속을 행한다.
또한, 드라이버 IC 칩, 및 와이어본딩이 행해진 영역에 대하여 봉지처리를 행하는 동시에, 입력 커넥터(5)의 납땜 접속을 함으로써, 드라이버 IC 실장 모듈 전체의 조립을 완성한다.
상기 제 2 실시예의 특징은, 전술한 제 1 실시예와는 달리, 교차배선패턴과 출력단자 배선패턴을 한 장의 공용 플렉시블 기판에 의해 형성하기 때문에, 전체로 서 간단해지도록 구성되고, 부품 수 절감 및 취급상의 공정 수 삭감이 가능해지고, 드라이버 IC 실장 모듈 전체로서의 비용 다운을 달성하는 것이 가능해진다.
본원 출원인은, 먼저, 특개평9-160525호 공보에 나타내는 것 같은 종래의 면방전형 AC 플라즈마 디스플레이 패널에 대해 새로운 표시기능을 부가할 수 있는 구동방식 및 회로 방식을 개발했다. 이 구동방식은, Alis(Alternate lighting of surfaces) 구동방식이라고 불리는 인터레이스(interlace) 방식의 면방전형 AC 플라즈마 디스플레이 패널 구동방식이다.
이 Alis 구동방식은, 표시패널의 유지전극 및 주사전극 사이에 두어진 모든 영역을 표시 셀로서 대칭적으로 형성하는 동시에, 새로운 구동기술에 의해 이들 모든 표시 셀에 대한 정상적인 표시 동작을 가능하게 한 것이고, 표시용량을 종래의 면방전형 AC 플라즈마 디스플레이 패널(예를 들면, 도 22 참조)의 2배로 확대함으로써 고 세밀 표시를 실현했다. 후술하는 제 3 내지 제 6 실시예는, 구동 배선계 라인의 임피던스를 충분히 낮은 값으로 유지하면서 이상의 구동방법을 실현하기 위한 드라이버 IC 실장 모듈의 구성을 제공하는 것이다.
여기서는, 제 3 내지 제 6 실시예를 설명하기 전에, 도 5 내지 도 12 를 참조하여, 제 3 내지 제 6 실시예의 전제가 되는 Alis 구동방식을 이용한 면방전형 AC 플라즈마 디스플레이 패널 구동장치 및 그 구동 방법을 설명한다.
도 5 는, 인터레이스 방식의 면방전형 AC 플라즈마 디스플레이 패널의 개략적 구성을 나타내는 평면도이다.
도 5 에 나타내는 플라즈마 디스플레이 패널(100)에서는, 표시 라인(표시행)(L1)에 대해서만 화소를 점선으로 나타내고 있다. 여기서는, 설명을 간단하게 하기 위해서, 플라즈마 디스플레이 패널(100)의 화소 수를, 단색 화소 환산으로 6 ×8 = 48 로 하고 있다. 본 발명은, 컬러 또는 단색 모두에 적용할 수 있고, 컬러의 1화소는 단색의 3화소에 상당한다.
플라즈마 디스플레이 패널(100)은, 제조가 용이하게 하고, 또한 화소 피치를 축소하여 고 세밀화를 도모하기 위하여, 일반적인 플라즈마 디스플레이 패널로부터 행방향의 격벽을 제거한 구성으로 되어 있다. 이 제거에 의해 인접한 표시 라인간의 영향으로 오방전이 생기지 않도록, 후술하는 바와 같이 면방전의 전극간(L1 ~ L8)의 홀수행과 짝수행에서 서스테인 펄스(유지전압펄스)의 전압 파형이 서로 역상이 되도록 인터레이스 주사한다.
도 6 은, 도 5 의 플라즈마 디스플레이 패널의 컬러 화소(100a)의 대향 간격을 넓힌 상태를 나타내는 사시도이고, 도 7 은, 도 5 의 플라즈마 디스플레이 패널의 컬러 화소(lOOa)의 유지전극(X1)을 따라 취한 종단면도이다.
도 6 및 도 7 에 있어서, 유리기판(110)의 일면에는, ITO 막 등의 투명 전극(121,122)이 서로 평행하게 배치되고, 투명 전극(12l,122)의 직사각형 방향을 따른 전압 저하를 저감하기 위해서, 동(Cu) 등의 금속전극(131,132)이 각각 투명전극(121,122) 상의 중앙선을 따라 형성되어 있다. 투명전극(121)과 금속전극(131)으로 유지전극(X1)이 구성되고, 투명전극(122)과 금속전극(132)으로 주사전극(Y1)이 구성되어 있다. 유리기판(ll0), 전극(X1) 및 전극(Y1) 상에는, 벽전하 유지용 유전체(140)가 피착되고, 그 위에 MgO 보호막(150)이 피착되어 있다.
한편, 유리기판(160)의, MgO 보호막(150)과 대향하는 면에는, 유지전극(X1) 및 주사전극(Y1)과 직교하는 방향으로, 어드레스 전극(A1,A2 및 A3) 및 이들 사이를 나누는 격벽(171~173)이 형성되어 있다. 이러한 격벽에 의해서, 어드레스 전극과 유지전극 및 주사전극이 교차하는 영역에는, 각각 방전 셀(통상, 단순히 셀, 혹은, 슬릿이라고도 부른다)이 형성된다. 또한, 격벽(171)과 격벽(172) 사이, 격벽(172)과 격벽(173) 사이, 및 격벽(173)과 격벽(174) 사이에는 각각, 방전에 의해 생긴 자외선이 입사되어 적색빛을 발하는 형광체(l81), 녹색빛을 발하는 형광체(182) 및 청색빛을 발하는 형광체(183)가 피착되어 있다. 형광체(181~183)와 MgO 보호막(150) 사이의 방전 공간에는, 예를 들면 Ne+Xe 페닝 혼합 가스가 봉입되어 있다.
격벽(171~174)은, 방전에 의해 생긴 자외선이 인접한 화소에 입사하는 것을 방지하고, 또한, 방전 공간을 형성하기 위한 스페이서로서 기능한다. 형광체(181~183)를 동일 물질로 하면, 플라즈마 디스플레이 패널(100)은 단색 표시용이 된다.
도 5 에 나타내는 것 같은 플라즈마 디스플레이 패널을 사용한 플라즈마 디스플레이 패널 구동장치에 있어서는, 선택된 셀에 대해 소정의 표시 데이터의 기입을 위하여 필요한 복수 종류의 구동전압펄스를, 유지전극, 주사전극 및 어드레스 전극에 공급하는 구동회로와, 이러한 구동전압펄스를 공급하는 순서를 제어하는 제어회로가 설치되어 있다. 상기 구동회로는, 유지전극(X1~X5)에 기입 펄스나 서스테인 펄스 등을 공급하는 홀수 및 짝수 X 서스테인 회로(공통 드라이버)와, 주사전 극(Y1~Y4)에 스캔 펄스나 서스테인 펄스 등을 공급하는 홀수 및 짝수 Y 서스테인 회로(공통 드라이버)와, 어드레스 전극(A1~A6)에 어드레스 전압 펄스 등을 공급하는 어드레스 회로를 포함한다.
도 8 은, 도 5 의 플라즈마 디스플레이 패널의 컬러 화상을 형성하기 위한 프레임의 구성예를 나타내는 도면이고, 도 9 는, 도 8 의 프레임의 어드레스 기간에 있어서의 표시주사의 순서를 나타내는 도면이다.
도 8 에 나타내는 프레임은, 홀수 필드와 짝수 필드로 2분할되고, 어느 필드도 제 1 ~ 제 3 서브필드로 이루어진다. 각 서브필드에 대해, 홀수 필드에서는 플라즈마 디스플레이 패널(100)의 각 전극에 후술하는 도 10 에 나타내는 파형의 전압을 공급하여 도 5 의 표시 라인(L1,L3,L5 및 L7)을 표시하게 하고, 짝수 필드에서는 플라즈마 디스플레이 패널(100)의 각 전극에 후술하는 도 11 에 나타내는 파형의 전압을 공급하여 도 5 의 표시 라인(L2,L4,L6 및 L8)을 표시하게 한다. 제 1 ~ 제 3 서브필드에서의 유지 방전 기간은 각각 T1,2T1 및 4T1 으로 되어 있고, 각 서브필드에서는 그 기간의 길이에 비례한 회수만큼 유지 방전이 행해진다. 이것에 의해서, 휘도가 8계조로 된다. 동일하게, 서브필드 수를 8로 하고, 유지 방전 기간의 비를 1:2:4:8:16:32:64:128로 하면, 휘도가 256계조로 된다.
어드레스 기간에서의 표시 라인의 주사는, 도 9(A) 의 ㅇ 안의 번호 순서로 행해진다. 즉, 홀수 필드에서는 표시 라인(Ll,L3,L5 및 L7)의 순서로 주사되고, 짝수 필드에서는 표시 라인(L2,L4,L6 및 L8)의 순서로 주사된다.
도 10 은, 종래의 제1예에 의한 플라즈마 디스플레이 패널의 구동방법을 나 타내는 홀수 필드에서의 전극 인가전압 파형도이고, 도 11 은, 종래의 제1예에 의한 플라즈마 디스플레이 패널 구동방법을 나타내는 짝수 필드에서의 전극 인가전압 파형도이다. 실제로는 도 8 에 나타낸 것처럼, 홀수 필드 및 짝수 필드는 각각 유지 방전 기간의 길이가 다른 복수의 서브필드를 갖고 있지만, 여기서는 간략화를 위해서 1 서브필드만을 나타냈다.
먼저 처음에, 홀수 필드에서의 동작을 도 l0 에 기초하여 설명한다. 도 10 중의 W, E, A 및 S 는, 전면 기입방전, 전면 자기소거방전, 어드레스 방전 및 유지방전이 생기는 시점을 각각 나타내고 있다. 이하, 간단히 하기 위해서 다음과 같이 총칭한다.
유지전극(즉, X 전극): 전극(X1~X5)
홀수 유지전극: 전극(X1,X3 및 X5)
짝수 유지전극: 전극(X2 및 X4)
주사전극(즉, Y 전극): 전극(Y1~Y4)
홀수 주사전극: 전극(Y1 및 Y3)
짝수 주사전극: 전극(Y2 및 Y4)
어드레스 전극(즉, A 전극): 어드레스 전극(A1~A6),
한편,
Vfxy: 인접하는 유지전극과 주사전극 사이의 방전개시전압
Vfay: 대향하는 어드레스 전극과 주사전극 사이의 방전개시전압
Vwall: 인접하는 유지전극과 주사전극 사이의 방전에 의해 생긴 벽전하에 의 한, 정의 벽전하와 부의 벽전하 사이의 전압(벽전압)
이라 한다.
대표적으로, Vfxy = 290V, Vfay = 180V 이다. 또한, 어드레스 전극과 유지전극 사이를 A-X 전극간 전압이라고 약칭하고, 어드레스 전극과 주사전극 사이를 A-Y 전극간 전압이라고 약칭하며, 다른 전극간에 대해서도 동일한 기호로 약칭하는 것으로 한다.
(1) 리세트 기간
리세트 기간에서는, 유지전극에 공급되는 전압파형은 전면 기입펄스(통상, 단순히 기입펄스라 한다)로 서로 동일하고, 주사전극에 공급되는 전압파형은 OV 로 서로 동일하며, 어드레스 전극에 공급되는 전압파형은 중간 전압펄스로 서로 동일하다.
처음에, 각 전극의 인가 전압은 OV 로 되어 있다. 리세트 기간 앞의 유지방전기간의 마지막 서스테인 펄스에 의해서, 점등하고 있던 셀(화소), 즉 표시 슬릿의 MgO 보호막(150) 상에는, 유지전극측에 정의 벽전하가 존재하고 주사전극측에 부의 벽전하가 존재한다(즉, 정의 극성의 벽전하가 잔류한다). 소등되어 있던 셀, 즉 비표시 슬릿의 유지전극측 및 주사전극측에는 벽전하가 거의 존재하지 않는다.
a ≤t ≤b 의 기간에 있어서, 유지전극에 전압(Vw)의 리세트 방전 펄스(즉, 기입펄스)가 공급되고, 어드레스 전극에 전압(Vaw)의 중간 전압펄스가 공급된다. 예를 들면, Vw = 310V 로서, Vw > Vfxy 이며, 벽전하의 유무에 관계없이 서로 이웃하는 X-Y 전극간, 즉 표시 라인(L1~L8)의 X-Y 전극간에서 전면 기입방전(점등 셀 또는 비점등 셀에 관계없이, 모든 셀에 대해 행해지므로, 모든 셀 기입방전이라고도 불린다)(W)이 생기고, 발생한 전자 및 정 이온이 X-Y 전극간 전압(Vw)에 의한 전계에 의해 이끌려 역극성 벽전하(즉, 부의 극성의 벽전하)가 생기고, 이것에 의해 방전 공간의 전계 강도가 저감되며, 1㎲ ~ 수 ㎲ 에서 방전이 종결된다. 전압(Vaw)은 Vw/2 정도이고, 리세트 방전펄스 인가 시에 A-X 전극간 전압과 A-Y 전극간 전압이 서로 역상으로 절대치가 동일하게 되므로, 방전에 의해 형광체에 부착하는 벽전하의 평균은 거의 영(0)이 된다.
t = b 에서 리세트 방전펄스가 하강하면, 즉 벽전하와 역극성의 인가전압이 소실되면, X-Y 전극간 벽전압(Vwall)이 방전개시전압(Vfxy)보다 크게 되고, 전면 자기소거 방전(모든 셀 자기소거 방전이라고도 불린다)(E)이 발생한다. 이 때, 유지전극, 주사전극 및 어드레스 전극이 모두 OV 이며, 이상적으로는, 이 전면 자기소거 방전에 의해 벽전하는 전혀 생기지 않고, 방전 공간 내에서 이온과 전자가 재결합되어 완전하게 중화된다. 단지, 실제로는, 이 전면 자기소거 방전에 있어서는, 모든 벽전하는 완전하게 중화되지 않고, 부의 극성의 벽전하가 셀 내에 조금 잔류한다.
(2) 어드레스 기간
어드레스 기간에서는, 홀수 유지전극에 공급되는 전압파형은 서로 동일하고, 짝수 유지전극에 공급되는 전압 파형도 서로 동일하며, 비선택의 주사전극에 공급되는 전압 파형도 전압(-Vsc)으로 서로 동일하다. 주사전극은 Y1~Y4 의 순서로 선택되고, 선택된 주사전극에 전압 -Vy의 주사펄스(즉, 스캔 펄스)가 공급되며, 비선 택의 주사전극은 전압 -Vsc로 된다. 예를 들면, Vsc = Va = 50V, Vy = 150V 이다.
(c ≤t ≤d)주사전극(Y1)에 전압 -Vy 의 주사펄스가 공급되고, 어드레스 전극에는 점등시키려고 하는 셀에 대해서 전압 Va 의 어드레스 전압펄스가 공급된다. 다음 관계,
Va + Vy > Vfay
가 성립되어, 점등시키려고 하는 셀에 대한 어드레스 방전이 생기며, 역극성의 벽전하가 생겨서 방전이 종결된다. 이 어드레스 방전 시에, 전극(Y1)과 인접한 전극(X1 및 X2)중, 전극(X1)에만 전압(Vx)의 펄스가 공급된다. 이 어드레스 방전으로 트리거되는 경우의 X-Y 전극간 방전개시전압을 Vxyt라고 하면, 다음 관계,
Vx + Vsc < Vxyt < Vx + Vy < Vfxy
가 성립되어, 표시 라인(L1)의 X1-Y1 전극간에 기입방전이 생기고, 자기방전하지 않을 정도의 역극성의 벽전하가 X1-Y1 전극간에 생성되어 방전이 종결한다. 한편, 표시 라인(L2)의 X2-Y1 전극간에서는 방전이 생기지 않는다.
(d ≤t ≤e) 전극(Y2)에 전압 -Vy 의 주사펄스가 공급되고, 짝수 유지전극에 전압 Vx 의 펄스가 공급되고, 어드레스 전극에는 점등시키려고 하는 셀에 대하여, 전압 Va 의 어드레스 전압펄스가 공급되며, 동일하게, 표시 라인(L3)의 X2-Y2 전극간에서 기입방전이 생기고, 역극성의 벽전하가 생성되고, 한편, 표시라인(L4)의 X3-Y2 전극간에서는 방전이 생기지 않는다.
이하, e ≤t ≤g 에 있어서 상기와 동일한 동작이 행해진다.
이와 같이 하여, 표시 라인(L1,L3,L5 및 L7)의 순서로, 점등시키려고 하는 셀에 대해서, 표시 데이터의 기입방전이 생기고, 그 주사전극측에 정의 벽전하가 생성되고, 그 유지전극측에 부의 벽전하가 생성된다. 즉, 선택된 셀(표시 슬릿)에 있어서는, 정의 극성의 벽전하가 형성되지만, 선택되지 않는 셀(비표시 슬릿)에 있어서는, 벽전하는 형성되지 않는다.
(3) 유지방전기간
유지방전기간에서는, 홀수 유지전극 및 짝수 주사전극에 동위상 및 동전압(Vs)의 서스테인 펄스열이 공급되고, 이러한 서스테인 펄스열의 위상을 180°(1/2주기) 바꿔 놓은 서스테인 펄스열이 짝수 유지전극 및 홀수 주사전극에 공급된다. 한편, 최초의 서스테인 펄스가 상승 동기하여, 어드레스 전극에 전압(Ve)이 공급되고, 유지방전기간이 종료될 때까지 유지된다.
(h ≤t ≤p) 홀수 주사전극 및 짝수 유지전극에 전압 Vs 의 서스테인 펄스가 공급된다. 홀수 Y - 홀수 X전극간의 셀의 실효전압은 Vs + Vwall 이 되고, 짝수 Y - 짝수 X 전극간의 셀의 실효전압은 Vs - Vwall 이 되며, 홀수 X - 짝수 주사전극간 및 짝수 X - 홀수 주사전극간의 셀의 실효전압은 2Vwall 이 된다. 다음 관계,
Vs < Vfxy < Vs + Vwall, 2Vwall < Vfxy
가 성립되어, 홀수 Y - 홀수 X 전극간에서 유지방전이 생기고, 역극성의 벽전하가 생겨서 방전이 종결된다. 기타의 전극간에서는 유지방전이 생기지 않는다. 그러나, 홀수 필드 내에서의 홀수 표시 라인(L1 및 L5)만의 표시가 유효해진다. 짝수 Y - 짝수 X 전극간에서는, 그 첫회만 유지방전이 생기지 않는다.
(q ≤t ≤r) 홀수 유지전극 및 짝수 주사전극에 전압 Vs 의 서스테인 펄스가 공급된다. 홀수 X - 홀수 Y 전극간 및 짝수 Y - 짝수 X 전극간의 셀의 실효전압은 모두 Vs + Vwall 이 되고, 홀수 Y - 짝수 X 전극간 및 홀수 X - 짝수 Y 전극간의 실효전압은 영이 된다. 이것에 의해서, 홀수 X - 홀수 Y 전극간 및 짝수 Y - 짝수 X 전극간에서 유대방전이 생기고, 역극성의 벽전하가 생겨서 방전이 종결된다.
기타의 전극간에서는 유지방전이 생기지 않는다. 따라서, 홀수 필드의 모든 홀수 표시 라인(L1,L3,L5 및 L7)의 표시가 동시에 유효해진다.
이하, 상기의 경우와 같은 유지방전이 반복된다. 이 경우, 도 10 에 기재한 벽전하로부터 명백한 바와 같이, 비표시 라인의 홀수 Y - 짝수 X 전극간 및 홀수 X - 짝수 Y 전극간의 셀의 실효전압은 영이 된다. 유지방전기간의 마지막 유지방전은, 벽전하의 극성이 상기 리세트 기간의 처음의 상태가 되도록 한다.
다음에, 짝수 필드에서의 동작을 설명한다. 도 11 에 있어서, 홀수 필드에서는 상기와 같이 주사전극(Y1~Y4)과 도 5 의 상측에 인접한 유지전극(X1~X4)의 쌍의 표시 라인(L1,L3,L5 및 L7)의 표시가 유효해진다. 짝수 필드에서는 전극(Y1~Y4)과 도 5 의 하측에 인접한 전극(X2~X5)의 쌍의 표시 라인(L2,L4,L6 및 L8)의 표시를 유효하게 하면 좋다. 이것은, 전극(Yl)에 대한 전극(X1)과 전극(X2)의 역할을 반대로 하고, 전극(Y2)에 대한 전극(X2)과 전극(X3)의 역할을 반대로 하여, 이하와 같이 하면 좋다. 즉, 그룹화된 홀수 유지전극과 짝수 유지전극에 공급하는 전압파형을 서로 바꿔 넣으면 좋다. 도 11 은, 짝수 필드에서의 이러한 전극 인가전압 파형을 나타낸다.
짝수 필드에서의 동작은, 이상의 설명 및 도 11 로부터 분명하며, 바꿔 말하 면, 리세트 기간에서는 전면 기입방전(W) 및 전면 자기소거 방전(E)이 행해지고, 어드레스 기간에서는 전극(Y1~Y4)이 차례로 선택되어 표시 라인(L2,L4,L6 및 L8)의 순서로 표시 데이터의 기입방전이 행해지며, 유지방전기간에서는 이러한 표시 라인(L2,L4,L6 및 L8)에서의 동시 유지방전이 회복된다.
또한, 도 10 및 도 11 에 있어서, 펄스의 개수를 저감할 수 있으면 소비 전력을 저감시키는 것이 가능해진다. 어드레스 기간에 있어서, 홀수 유지전극 및 짝수 유지전극에 공급되는 펄스를 연속시킬 수 있으면, 펄스의 수를 저감시키는 것이 가능해진다. 이것의 실현에는, 주사를 도 9 의 (B)에 나타낸 바와 같이 하면 좋다. 즉, 홀수 필드 내의 표시 라인(L1,L3,L5 및 L7)을 홀수행과 짝수행으로 나누어, 그 한편을 차례로 주사한 후에 다른 쪽을 차례로 주사하면 좋다. 짝수 필드에 대해서도 홀수 필드의 경우와 동일하게 적용된다.
도 12 는, 도 5 의 면방전형 AC 플라즈마 디스플레이 패널에 대한 구동장치의 개략적 구성을 나타내는 블록도이다.
도 12 의 플라즈마 디스플레이 패널 구동장치(200)에 있어서, 제어회로(210)는, 외부에서 공급되는 데이터 신호(DATA)를 플라즈마 디스플레이 패널로 이루어지는 표시패널(100)용의 데이터로 변환하고, 어드레스 회로(220)의 시프트 레지스터(221)에 공급한다. 또한, 제어회로(210)는, 외부에서 공급되는 클럭신호(CLK), 수직 동기신호(VSYNC) 및 수평 동기신호(HSYNC)에 기초하여, 복수의 제어신호를 생성하여 각종의 구동회로로 공급한다.
전술한 도 10 및 도 11 에 나타낸 바와 같은 구동전압파형을 각종의 전극에 인가하기 위해서, 전원회로(290)로부터, 어드레스 회로(220)로 전압Vaw, Va 및 Ve 이 공급되고, 홀수 Y 공통 드라이버(240) 및 짝수 Y 공통 드라이버(250) 각각으로 전압 -Vsc, -Vy 및 Vs 가 공급되며, 홀수 X 공통 드라이버(260) 및 짝수 X 공통 드라이버(270) 각각으로 전압 Vw, Vx 및 Vs 가 공급된다.
시프트 레지스터(221) 중의 수치는, 서로 동일한 구성 요소를 식별하기 위한 것이고, 예를 들면, 221 (3)은 시프트 레지스터(221)의 제 3 비트를 나타낸다. 다른 구성 요소에 대해서도 같다.
어드레스 회로(220)에서는, 어드레스 기간에 있어서, 제어회로(210)로부터 1행 1개의 표시 라인만큼의 표시 데이터가 시프트 레지스터(221)에 공급되면, 비트(221 (1) ~ (6))가 각각 래치회로(222)의 비트(222 (1) ~ (6)로에 유지되고, 그 값에 응하여, 어드레스 드라이버(223 (1)~ (6)) 내의 스위치 소자(도시되지 않음)가 온/오프 제어되고, 전압(Va 또는 OV)의 2값 전압패턴이 어드레스 전극(A1~A6)에 공급된다.
주사회로(230)는, 시프트 레지스터(231)와 주사 드라이버(232)를 구비하고 있다. 어드레스 기간에서는, 시프트 레지스터(231)의 직렬 데이터 입력단에 수직 동기신호(VSYNC)의 각 사이클의 최초의 어드레스 사이클에서만 "1"이 공급되고, 이것이 어드레스 사이클에 동기하여 시프트된다. 시프트 레지스터(231)의 비트(231 (1) ~ (4)) 값에 의해서, 주사 드라이버(232 (1) ~ (6)) 내의 스위치 소자(도시되지 않음)가 온/오프 제어되고, 선택 전압(-Vy) 또는 비선택 전압(-Vsc)이 주사전극(Y1~Y4)에 인가된다. 즉, 시프트 레지스터(231)의 시프트에 의해 주사전 극(Y1~Y4)이 차례로 선택되고, 선택된 주사전극(Y)에 선택 전압(-Vy)이 인가되고, 비선택 주사전극(Y)에 비선택 전압(-Vsc)이 인가된다. 이러한 전압(-Vy 및 -Vsc)은, 홀수 Y 공통 드라이버(240) 및 짝수 Y 공통 드라이버(250)로부터 공급된다. 유지방전기간에서는, 홀수 Y 공통 드라이버(240)로부터 주사 드라이버(232 (1) 및 (3))를 통하여 주사전극 중 홀수번째의 주사전극(Y1 및 Y3)에, 제 1 서스테인 펄스열이 공급되고, 짝수 Y 공통 드라이버(250)로부터 주사 드라이버(232 (2) 및 (4))를 통하여 주사전극 중 짝수번째의 주사전극(Y2 및 Y4)에, 제 1 서스테인 펄스열과 위상이 180°어긋난 제 2 서스테인 펄스열이 공급된다.
유지전극(X)의 회로에서는, 유지방전기간에 있어서, 홀수 X 공통 드라이버(260)로부터, 유지전극 중 홀수번째의 유지전극(X1, X3 및 X5)에, 상기 제 2 서스테인 펄스열이 공급되고, 짝수 X 공통 드라이버(270)로부터, 유지전극 중 짝수번째의 유지전극(X2 및 X4)에, 상기 제 1 서스테인 펄스열이 공급된다. 리세트 기간에 있어서는, 홀수 X 공통 드라이버(260) 및 짝수 X 공통 드라이버(270)로부터 각각, 유지전극(X1~X5)에 공통으로 전면 기입펄스가 공급된다. 어드레스 기간에 있어서는, 스캔 펄스에 대응하여, 2어드레스 사이클의 펄스열이 홀수 X 공통 드라이버(260)로부터, 유지전극 중 홀수번째의 유지전극(X1,X3 및 X5)으로 공급되고, 상기 펄스열의 위상을 180°벗어난 펄스열이, 짝수 X 공통 드라이버(270)로부터, 유지전극 중 짝수번째의 전극(X2 및 X4)에 공급된다.
환언하면, 상기 회로(223,232,240,250,260 및 270)는, 전원회로(290)로부터 공급되는 전압을 온/오프하기 위한 스위치 회로이다.
상기와 같은 인터레이스 방식의 면방전형 AC 플라즈마 디스플레이 패널의 구동방법의 실현에는, 전술한 것처럼, 구동회로의 주사전극측 및 유지전극측의 유지전압펄스(서스테인 펄스) 발생회로를 각각 홀수 전극측용 및 짝수전극측용의 2회로로 분리하여 설치함과 동시에, 이 분리 구성에 맞추어, 드라이버 IC 칩도 이와 같이 홀수 회로용 드라이버 IC 군과 짝수 회로용 드라이버 lC 군으로 분리하여 설치하도록 한다. 그리고, 양 드라이버 IC 군으로부터의 출력을 인출한 뒤, 배선을 교차시켜 홀수번과 짝수번의 위치에 재배열하는 것에 의해 소정의 출력단자열을 얻도록 하고 있다.
이 경우, 종래의 드라이버 IC 실장 모듈의 구성에서는, 출력단자 배선패턴의 재배열을 위한 교차배선은, 다층 배선기판이 필요해지기 때문에, 드라이버 IC 칩이 탑재되어 있는 배선기판(즉, 베이스기판)을 이용하여 행하는 것이 되지만, 다수의 출력단자 배선을 교차시키기 위해서는, 방대한 넓이의 배선 면적이 필요한 동시에 다른 배선층간의 도통용 스루홀을 배선 개수의 적어도 반수만큼 설치할 필요가 있다.
이 결과, 베이스기판의 접지배선층 및 고압 전원배선층을 포함하는 구동 배선에 대해 충분한 배선 영역을 확보하는 것이 곤란해지고, 전술한 바와 같은 문제가 발생된다.
그런데, 상기와 같은 문제를 해소하기 위해서 안출된 드라이버 IC 실장 모듈의 구성이, 제 3 ~ 제 6 실시예이다.
도 13 은, 본 발명의 제 3 실시예에 관계되는 드라이버 IC 실장 모듈의 회로 구성을 나타내는 블록도, 도 14 는, 본 발명의 제 3 실시예에 관계되는 드라이버 IC 실장 모듈의 구조를 나타내는 평면도, 그리고, 도 15 는, 본 발명의 제 3 실시예에 관계되는 드라이버 IC 실장 모듈의 구조를 단면으로 나타내는 도면이다.
본 발명의 제 3 실시예에 있어서는, 도 13 및 도 14 로부터 명백한 바와 같이, 전술한 제 1 및 제 2 실시예와 같이 2개의 주사전극측 드라이버 IC 실장 모듈(25-1,25-2) 중 1개의 드라이버 IC 실장 모듈(9)의 구성을 나타내고 있다.
이 드라이버 IC 실장 모듈은, 4개의 드라이버 IC 칩(4-1 ~ 4-4)(M1~M4)을 사용하고 있고, 홀수 회로용 드라이버 IC 칩(4-1, 4-2)은 홀수 회로용으로서 홀수번째의 출력단자부를 구동하기 위한 홀수 회로용 드라이버 IC 군으로, 짝수 회로용 드라이버 IC 칩(4-3, 4-4)은 짝수 회로용으로서 짝수번째의 출력단자부를 구동하기 위한 짝수 회로용 드라이버 IC 군으로서 분리·탑재된다.
제 3 실시예의 실장기판의 구성은, 개략적으로 말해, 모체가 되는 베이스기판(60)과, 이 베이스기판(60)의 표면에 홀수 회로용 드라이버 IC 군(M1,M2)과 짝수 회로용 드라이버 IC 군(M3, M4)의 출력 배열을 재배열하기 위한 교차배선기판(70)을 접착하여 복합기판을 형성하고, 또, 입력부의 입력 커넥터(5)의 접속부와 출력부의 출력단자열(71)을 설치한 것이다.
먼저, 베이스기판(60)의 세부 사항은, 드라이버 lC 칩(4-1 ~ 4-4)을 동작시키기 위해서 필요한 신호(제어 신호와 로직 전원 5개)(SG1~SG4), 고압 전원배선(VHl,VH2) 및 접지배선(GND1,GND2)이 설치되어 있고, 2~4 층의 다층 배선판을 사용한다. 입력 신호선 및 전원선은, 입력부의 입력 커넥터(5)를 통하여 소 정의 배선패턴(예를 들면, 입력 신호선 및 전원선 배선패턴(61))에 접속되고, 도통용 스루홀(62)을 갖는 다층 배선에 의해 기판 표면의 IC 칩 탑재부 주변까지 인출되어 드라이버 IC 칩과의 접속 단자가 형성되어 있다. 상기 베이스기판(60)에 형성된 입력 신호선 및 전원선 배선패턴(61)이, 본 발명의 제 4 배선부(6)에 상당한다.
또한, 교차배선기판(70)은, 2층의 배선기판으로, 그 표면의 드라이버 IC 칩에 인접한 단면 근방에 드라이버 IC 칩의 출력용 패드단자(40)와의 접속 단자(41) 및 교차배선패턴(72)을 설치하는 동시에, 드라이버 IC 칩과 반대의 단면측에 출력단자열(71)을 설치하고 있다.
이 교차배선패턴(72)의 배선 구성은, 홀수 회로용 드라이버 IC 칩으로부터의 출력단자 배선에 대해서는 표면을 사용하여 그대로 연신하고 출력단자부의 홀수 단자로서 도출하는 한편, 짝수 회로용 드라이버 IC 칩으로부터의 출력단자 배선에 대해서는, 도통용 스루홀에 의해 이면측으로 돌아서, 출력단자부 앞의 정면측으로부터 도통용 스루홀을 통하여 상면측으로 끌어올려져서 출력단자부의 짝수 단자로서 도출하고 있다. 상기 교차배선기판(70)에 형성된 교차배선패턴(72) 및 출력단자열(71)이, 본원 발명의 제 5 배선부(7)에 상당한다.
이상과 같은 교차배선기판(70)을 베이스기판(60)에 적층하지만, 기판간의 절연을 취하기 때문에, 교차배선기판(70)은 절연재 또는 절연판(63)을 통하여 접착한다.
드라이버 IC 칩과 기판과의 전기적 접속은, 드라이버 IC 칩을 베이스기판 상 의 다이본딩 패드에 탑재하고 고정한 후, 드라이버 IC 칩의 입력 신호와 전원관계의 패드 단자와 베이스기판 상의 대응하는 단자와의 사이를 와이어본딩에 의해 접속하고, 또, 드라이버 IC 칩의 출력용 패드단자와 교차배선기판(70)의 대응하는 출력단자부와의 사이를 와이어본딩에 의해 접속한다.
이 와이어본딩에 의한 접속 후에는, 드라이버 IC 칩 자신과 와이어 및 접속용 단자에 대해 수지봉지하는 것에 의해 방습보호를 시설한다.
이와 같이 하여 제조한 드라이버 IC 실장 모듈을 표시장치 내로 조립하는 경우에는, 드라이버 IC 실장 모듈의 출력단자부와, 표시패널의 표시전극의 단자를 일대일로 대응시켜 접속하기 위한 별도의 부재의 플렉시블 케이블 등을 준비하고, 이 플렉시블 케이블 등을 통하여 단자간을 접속하도록 한다.
상기 제 3 실시예의 구성에 의하면, 드라이버 IC 칩으로부터의 출력 라인의 교차배선을, 드라이버 IC 칩을 탑재하는 기판과는 별도의 기판으로 구성하기 때문에, 드라이버 IC 칩으로의 접지배선 및 고압 전원배선에 충분한 배선 영역을 확보하는 것이 가능해지고, 이러한 구동 배선계 라인의 임피던스를 낮게 유지하는 것을 가능하게 한다. 그 결과, 표시패널에 대한 안정적인 표시 특성과 동작 마진을 확보한 다음, 모든 주사전극과 유지전극 사이의 표시 셀을 사용한 새로운 구동 방법(즉, Alis구동방식)을 확실하게 실현할 수 있다.
도 16 은, 본 발명의 제 4 실시예에 관계되는 드라이버 IC 실장 모듈의 구조를 나타내는 평면도이고, 도 17 은, 본 발명의 제 4 실시예에 관계되는 드라이버 IC 실장 모듈의 구조를 단면으로 나타내는 도면이다.
본 발명의 제 4 실시예는, 전술한 제 3 실시예와 같이 새로운 구동 방법을 실현하기 위한 주사전극측의 드라이버 IC 실장 모듈에 대한 적용예이고, 드라이버 IC 칩의 분리·탑재의 구성은, 전술한 제 3 실시예와 같다.
제 4 실시예의 드라이버 IC 실장 모듈(9)에서는, 모체가 되는 베이스기판(60)의 구성은 전술한 제 3 실시예와 거의 동등하지만, 출력단자 배선패턴을 재배열하기 위한 교차배선기판을, 폴리이미드 필름 등으로 이루어지는 플렉시블 배선기판(73)으로 구성하고 있는 점이, 전술한 제 3 실시예와 다르다.
이 플렉시블 배선기판(73)은, 전술한 제 3 실시예와 같이, 2층 배선 구성에 의해 재배열을 위한 출력단자 배선패턴(72)을 형성하고, 드라이버 IC 칩과 반대의 단면측에 출력단자열(71)을 설치하고 있다. 즉, 전술한 제1 및 제 2 실시예와 같이, 출력단자부를 베이스기판(60)과의 접착부 영역보다 길게 인출함으로써, 이 출력단자부 자신을 표시전극의 단자와의 접속단자로서 직접 사용할 수 있도록 형성한 것이다.
드라이버 IC 칩과 각 기판과의 전기적 접속에 대해서는, 전술한 제 3 실시예와 거의 동등하므로, 여기서는 그 설명을 생략한다.
상기 제 4 실시예의 드라이버 IC 실장 모듈을 표시장치 내에 조립하는 경우는, 전술한 제 3 실시예와 달리, 출력단자열(71)이 플렉시블 배선기판(73)으로부터 직접 인출되기 때문에, 표시패널의 표시전극의 단자측에 직접 열압착하여 접속하는 것이 가능하고, 부재 수 절감에 의한 코스트다운과 접속 수 절감에 의한 공정수 삭감, 및 신뢰성 향상이 의도된다.
상기에서, 제 4 실시예의 구성에 의하면, Alis 구동방식 같은 새로운 구동방법을 용이하게 실현하는 동시에, 비용 절감 및 신뢰성 향상도 달성하는 것이 가능해진다.
도 18 은, 본 발명의 제 5 실시예에 관계되는 드라이버 IC 실장 모듈의 구조를 나타내는 평면도이고, 도 19 는, 본 발명의 제 5 실시예에 관계되는 드라이버 IC 실장 모듈의 구조를 단면으로 나타내는 도면이다.
본 발명의 제 5 실시예는, 전술한 제 3 및 제 4 실시예와 같이 새로운 구동방법을 실현하기 위한 주사전극측의 드라이버 IC 실장 모듈에 대한 적용예이고, 드라이버 IC 칩의 분리·탑재의 구성은, 전술한 제 3 및 제 4 실시예와 같다.
제 5 실시예의 드라이버 IC 실장 모듈(9)에서는, 입력부 및 출력부의 교차배선기판으로서, 폴리이미드 필름 등으로 이루어지는 양면 배선의 공용 플렉시블 배선기판(80)을 사용한다.
제 5 실시예의 구성의 특징은, 전술한 제 2 실시예와 같이, 양면 배선의 공용 플렉시블 배선기판에 의해 교차 배선하는 것에 의해 입력 관계의 배선계를 구성하고, 이 공용 플렉시블 배선기판에 의해 교차배선함으로써 출력 관계의 배선계를 구성하고 있다. 즉, 제 5 실시예의 드라이버 IC 실장 모듈은, 상면측 배선패턴(83) 및 하면측 배선패턴(84)으로 이루어진 양 배선패턴 부분을 모두 한 장의 플렉시블 배선기판에 의해 실현하도록 한 것이다. 양면 배선의 공용 플렉시블 배선기판(80)에 형성된 상면측 배선패턴(83) 및 하면측 배선패턴(84)은, 공용 플렉시블 배선부(8)를 구성한다.
또한, 이 공용 교차배선기판(80)은, 그 표면의 드라이버 IC 칩에 인접한 단면 근방에 드라이버 IC 칩의 출력용의 패드단자(40)와의 접속단자(41) 및 교차배선패턴(82)을 설치하는 동시에, 드라이버 IC 칩과 반대의 단면측에 출력단자열(81)을 설치하고 있다.
상기 교차배선패턴(82)의 배선 구성은, 홀수 회로용 드라이버 IC 칩으로부터의 출력단자 배선에 대해서는 표면을 사용하여 그대로 연신하여 출력단자부의 홀수 단자로서 도출하는 한편, 짝수 회로용 드라이버 IC 칩으로부터의 출력단자 배선에 대해서는, 도통용 스루홀에 의해 이면측으로 돌려서, 출력단자부 앞의 이면측으로부터 도통용 스루홀을 통하여 상면측으로 끌어올려서 출력단자부의 짝수 단자로서 도출하고 있다.
그리고, 상기 공용 플렉시블 배선기판(80)의 완성체를 베이스기판(60)에 접착하는 것에 의해서, 드라이버 IC 실장 모듈의 기판부분이 완성된다.
도 18 및 도 19 의 실시예에서는, 베이스기판(60)의 배선패턴으로서, 고압 전원배선(VH)을 구성하는 고압 전원패턴(66)과, 접지배선(GND)을 구성하는 접지패턴(65)의 2층 패턴이, 베이스기판(60)에 형성된다. 고압 전원패턴(66)의 고압 전원전압은, 도통용 스루홀(62) 및 접속용 단자(64)를 통하여 드라이버 IC 칩에 접속된다.
더욱 자세하게 설명하면, 도 18 및 도 19 의 실시예에서는, 홀수 회로용 드라이버 IC 군을 경유하여 표시패널을 구동하기 위한 구동전원계 배선(구동 배선계), 및 , 홀수 회로용 드라이버 IC 군에 입력되고 드라이버 IC 칩을 제어하기 위한 각종 신호를 공급하는 제어계 배선(입력 관계의 배선계)가 형성된 홀수 회로용 제 4 배선부와, 짝수 회로용 드라이버 IC 군을 경유하여 표시패널을 구동하기 위한 구동전원계 배선(구동 배선계), 및, 짝수 회로용 드라이버 IC 군에 입력되어 드라이버 IC 칩을 제어하기 위한 각종 신호를 공급하는 제어계 배선(입력 관계의 배선계)이 형성된 짝수 회로용 제 4 배선부를 구비하고 있다.
또한, 상기 실시예에 있어서의 제 5 배선부는, 상기 홀수 회로용 드라이버 IC 군의 출력신호를 홀수번째의 대응하는 출력단자열(출력단자 배선)로 도출하고, 상기 짝수 회로용 드라이버 IC 군의 출력 신호를 짝수번째의 대응하는 출력단자열(출력단자 배선)로 도출하기 위한 교차배선패턴(배선층)이 형성된 구조로 되어 있다.
또한, 도 18 및 도 19 의 실시예에서는, 상기 홀수 회로용 제 4 배선부 내의 구동전원계 배선 및 제어계 배선을, 각각 제 1 번 배선패턴 및 제 2 번 배선패턴으로서 설치하는 동시에, 상기 짝수 회로용 제 4 배선부 내의 구동전원계 배선 및 제어계 배선을, 각각 제 3 번 배선패턴 및 제 4 번 배선패턴으로서 설치한 구조로 되어 있다
또한, 도 18 및 도 19 의 실시예에서는, 상기 제 1 번 배선패턴 및 상기 제 3 번 배선패턴을, 리지드 타입의 베이스기판에 형성하는 동시에, 상기 제 2 번 배선패턴, 상기 제 4 번 배선패턴 및 상기 제 5 배선부를, 플렉시블 배선기판에 형성한 구조로 이루어진다.
환언하면, 제 5 실시예의 베이스기판(60)에는, 고압 전원배선(VH) 및 접지배 선(GND) 이외의 배선은 전혀 설치할 필요가 없기 때문에, 이러한 구동배선계를 위한 영역이 충분하게 확보됨으로써, 전술한 제 3 및 제 4 실시예에 비하여, 베이스기판 자체의 배선층 수를 삭감(예를 들면, 2층 정도로 한다)하는 것이나, 소형화를 도모하는 것 등이 가능해지고, 대폭적인 비용 절감을 실현할 수 있게 된다.
도 20 은, 본 발명의 제 6 실시예에 관계되는 드라이버 IC 실장 모듈의 구조를 나타내는 평면도이고, 도 21 은, 본 발명의 제 6 실시예에 관계되는 드라이버 IC 실장 모듈의 구조를 단면으로 나타내는 도면이다.
본 발명의 제 6 실시예는, 전술한 제 4 및 제 5 실시예와 같이 새로운 구동방법을 실현하기 위한 주사전극측의 드라이버 IC 실장 모듈에 대한 적용예이고, 드라이버 IC 칩의 분리·탑재의 구성은, 전술한 제 4 및 제 5 실시예와 같다.
제 6 실시예의 드라이버 IC 실장 모듈(9)에서는, 베이스기판 자체에 복잡한 교차배선을 설치하여 교차배선 기판부(77)를 포함하는 공통기판(68)을 형성하고, 드라이버 IC 실장 모듈 전체가 간단해지도록 하고 있다.
즉, 제 6 실시예의 드라이버 IC 실장 모듈에 사용되는 공통기판(68)은, 교차배선층을 포함하는 공용 교차배선 기판부(77)를 베이스기판부(67)의 표면층에 적층하여 형성한 것이고, 전체를 공통기판으로서 일체로 형성·제조하도록 한 것이다.
이 공통기판의 제조 공정은, 먼저, 유리 에폭시재로 이루어지는 양면기판의 표면층과 이면층을 사용하여 도통용 스루홀에 의해 교차배선기판(공용 교차배선기판부(77))를 제조한다.
이 공용 교차배선 기판부(77)에는, 전술한 제 1 실시예와 같은 입력부의 교 차배선패턴과, 전술한 제 3 실시예와 같은 출력부의 교차배선패턴(82) 및 동 교차배선패턴으로부터 도출한 출력단자열(81)을 형성하고, 드라이버 IC 칩 탑재부의 다이본딩 패턴 및 입출력 패드단자와의 관련 접속단자 등의 필요한 배선을 형성하는 것에 의해 완성한다. 드라이버 IC 실장 모듈의 입력부의 교차배선패턴은, 공통배선부(6c)를 구성하고, 출력부의 교차배선패턴 및 출력단자열은, 출력단자부를 구성한다.
다음에, 베이스기판부는, 전술한 제 5 실시예와 같이, 표면층에 베타형상의 접지패턴(65), 이면층에 베타 형상의 고압 전원패턴(66)을 배치한 양면 유리 에폭시기판에 의해 제조한다.
이러한 구조의 양면 유리에폭시기판의 제조 후에, 공용 교차배선기판부(77) 및 베이스기판부(67)의 양기판을 접착하여 합체시키는 것에 의해 전체의 공통기판을 완성시킨다. 이 때에, 드라이버 IC 칩 탑재부 주변의 접지배선 및 고압 전원배선과의 접속용 단자에 대하여는, 베이스기판의 배선과 도통을 취할 필요가 있다. 이러한 도통을 취하는 공정은, 양기판을 접착한 후, 층간의 도통을 취하기 위한 스루홀용 구멍(즉, 도통용 스루홀(62)에 대응하는 부분)을 열고, 이 스루홀용 구멍 내에 도통용 도금을 시설하는 것에 의한다.
환언하면, 상기 제 6 실시예로에서는, 전술한 제 1 번 배선패턴, 제 2 번 배선패턴, 제 3 번 배선패턴, 제 4 번 배선패턴 및 제 5 번 배선부 모두가, 리지드 타입의 공통기판에 형성된 구조로 되어 있다.
상기 드라이버 IC 칩에서는, 공통기판 표면의 다이본딩 패턴에 탑재하여 고 정한 후, 각 패드단자와 기판 표면이 서로 대응하는 단자의 사이를 와이어본딩에 의해 접속한다.
상기 제 6 실시예에 있어서도, 입력부 및 출력부의 교차배선패턴을 공통기판의 상층부에 한정할 수 있으므로, 다수의 교차배선용 스루홀이 기판을 관통하는 것을 회피하고, 공통기판의 하층부에 설치된 접지배선 및 고압 전원배선에 충분한 배선 영역을 확보하는 것이 가능해지고, 전술한 실시예와 동등의 효과를 기대할 수 있다.
게다가, 드라이버 IC 실장 모듈의 기판 전체가 한 장의 리지드 기판으로 구성되기 때문에, 구조가 단순해짐으로써 장치 전체의 소형화와 비용 절감이 달성된다.
또한, 상술한 제 1 실시예 ~ 제 6 실시예에 있어서, 각 배선기판의 표면의 단자부나 드라이버 IC 칩이나, 기타 부품의 탑재부의 전기적 접속이 필요한 부분 이외의 영역에는, 절연 피복(예를 들면, 레지스트막 또는 커버레이 필름)이 설치되는 것이 통상적이지만, 각각 그 설명을 생략하고 있다.
이상, 본 발명의 실시예의 구성의 세부 사항에 관한 것으로, 3전극 면방전형 AC 플라즈마 디스플레이 패널에 적용한 경우에 대해서 기재했지만, 본 발명의 취지를 따르면, 대향 전극형 AC 플라즈마 디스플레이 패널에 대해도 물론 적용 가능하다. 또, 용량성 부하 특성을 나타내는 EL 표시패널이나 대형의 LCD 패턴 등에 대하여도, 구동시에 용량 성분으로의 충·방전 전류가 흐르는 특성이 유사한 것에도, 본 발명의 드라이버 IC 실장 모듈이 적용 가능한 것은 명백하다.
이상 설명한 바와 같이, 본 발명에 의하면, 구동전압계 배선이 형성된 제 1 배선부와, 드라이버 IC 칩을 제어하기 위한 제어계 배선이 형성된 제 2 배선부와, 출력단자 배선이 형성된 제 3 배선부로 분리되어 드라이버 IC 실장 모듈이 구성되므로, 드라이버 IC 실장 모듈의 구동전압계 배선에 충분한 배선 영역을 확보할 수 있게 된다. 이에 따라, 구동전압계 배선의 라인 임피던스를 낮게 유지하고, 게다가 소형 및 저가로 제조하는 것이 가능해진다.
그 결과, 표시패널에 대해 충분하게 피크 전류를 공급할 수 있게 되고, 이것에 의해 밝은 표시 휘도와 안정적인 표시 특성을 얻는 동시에, 구동전압 마진이 충분히 확보되고 양호한 표시 품질을 확보하여 표시장치를 실현하는 것이 가능해진다.
또한, 평판형 표시패널의 동작 시의 회로내 노이즈나 전자파 노이즈 등의 발생을 억제하여, 주위 환경에도 악영향을 주지 않는 안정적인 표시장치를 실현하는 것이 가능해진다.

Claims (5)

  1. 평판형 표시패널의 표시전극을 구동하기 위한 드라이버 IC 칩과, 상기 드라이버 IC 칩과 전기적으로 접속되는 배선기판을 구비하는 드라이버 IC 실장 모듈로서,
    상기 드라이버 IC 칩을 통해 상기 평판형 표시패널을 구동하기 위해 전원전압을 상기 드라이버 IC 칩에 공급하는 적어도 구동 전원계 배선이 형성된 제 1 배선부;
    상기 드라이버 IC 칩을 제어하기 위해 신호들을 상기 드라이버 IC 칩에 공급하는 적어도 제어계 배선이 형성된 제 2 배선부; 및
    상기 드라이버 IC 칩으로부터 도출되고 상기 평판형 표시패널의 상기 표시전극에 접속된 적어도 출력단자 배선이 형성된 제 3 배선부를 구비하고,
    상기 제 1 배선부, 상기 제 2 배선부 및 상기 제 3 배선부의 일부는 상기 드라이버 IC 칩의 근방에 일체로 배치되고, 상기 제 1 배선부, 상기 제 2 배선부 및 상기 제 3 배선부는 상기 드라이버 IC 칩과 전기적으로 접속되는 것을 특징으로 하는 드라이버 IC 실장 모듈.
  2. 제 1 항에 있어서, 상기 구동전원계 배선은 상기 제 1 배선부의 전체 표면상에 실질적으로 배선패턴으로서 상기 제 1 배선부에 형성되고, 상기 전원전압은 상기 배선패턴으로부터 상기 드라이버 IC 칩에 직접 공급되는 것을 특징으로 하는 드라이버 IC 실장 모듈.
  3. 평판형 표시패널의 표시전극을 구동하기 위한 드라이버 IC 칩과, 상기 드라이버 IC 칩과 전기적으로 접속되는 배선기판을 구비하는 드라이버 IC 실장 모듈로서,
    적어도, 상기 드라이버 IC 칩을 통해 상기 평판형 표시패널을 구동하기 위해 전원전압을 상기 드라이버 IC 칩에 공급하는 구동 전원계 배선, 및 상기 드라이버 IC 칩을 제어하기 위해 상기 드라이버 IC 칩에 입력되는 신호들을 공급하는 제어계 배선이 형성된 제 1 배선부; 및
    상기 드라이버 IC 칩으로부터 출력되는 출력 신호의 배열 순서(sequence)를 다른 배열 순서로 변환하고, 상기 평판형 표시패널에 상기 출력 신호를 접속하는 적어도 출력단자 배선이 형성된 제 2 배선부를 구비하고,
    상기 모듈은 상기 제 1 배선부 및 상기 제 2 배선부를 포함하는 일체의 배선부로서 형성되는 것을 특징으로 하는 드라이버 IC 실장 모듈.
  4. 제 3 항에 있어서, 상기 구동전원계 배선은 상기 제 1 배선부의 전체 표면상에 실질적으로 배선패턴으로서 상기 제 1 배선부에 형성되고, 상기 전원전압은 상기 배선패턴으로부터 상기 드라이버 IC 칩에 직접 공급되는 것을 특징으로 하는 드라이버 IC 실장 모듈.
  5. 평판형 표시패널의 표시전극을 구동하기 위한 드라이버 IC 칩과, 상기 드라이버 IC 칩과 전기적으로 접속되는 배선기판을 구비하는 드라이버 IC 실장 모듈로서,
    적어도, 상기 드라이버 IC 칩을 통해 상기 평판형 표시패널을 구동하기 위해 상기 드라이버 IC 칩에 입력되는 전원전압을 공급하는 구동 전원계 배선, 및 상기 드라이버 IC 칩을 제어하기 위해 상기 드라이버 IC 칩에 입력되는 신호들을 공급하는 제어계 배선이 형성된 제 1 배선부;
    상기 드라이버 IC 칩으로부터 출력되는 출력 신호의 배열 순서를 다른 배열 순서로 변환하고, 상기 평판형 표시패널에 상기 출력 신호를 접속하는 적어도 출력단자 배선이 형성된 제 2 배선부;
    홀수번째의 상기 출력단자 배선에 접속되는 홀수 회로용 드라이버 IC와, 짝수번째의 상기 출력단자 배선에 접속되는 짝수 회로용 드라이버 IC;
    상기 홀수 회로용 드라이버 IC를 통해 상기 평판형 표시패널을 구동하는 구동 전원계 배선, 및 상기 드라이버 IC 칩을 제어하기 위해 상기 홀수 회로용 드라이버 IC에 입력되는 신호들을 공급하는 제어계 배선이 형성된 홀수 회로용 제 1 배선부; 및
    상기 짝수 회로용 드라이버 IC를 통해 상기 평판형 표시패널을 구동하는 구동 전원계 배선, 및 상기 드라이버 IC 칩을 제어하기 위해 상기 짝수 회로용 드라이버 IC에 입력되는 신호들을 공급하는 제어계 배선이 형성된 짝수 회로용 제 1 배선부를 구비하고,
    상기 제 2 배선부는 상기 홀수 회로용 드라이버 IC의 출력 신호를 홀수번째의 대응하는 상기 출력단자로 도출하고, 상기 짝수 회로용 드라이버 IC의 출력 신호를 짝수번째의 대응하는 상기 출력단자로 도출하도록 구성되는 것을 특징으로 하는 드라이버 IC 실장 모듈.
KR1020000008802A 1999-02-25 2000-02-23 드라이버ｉｃ 실장 모듈 KR100562256B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP99-049121 1999-02-25
JP11049121A JP2000250425A (ja) 1999-02-25 1999-02-25 ドライバｉｃ実装モジュール

Publications (2)

Publication Number Publication Date
KR20000062609A KR20000062609A (ko) 2000-10-25
KR100562256B1 true KR100562256B1 (ko) 2006-03-22

Family

ID=12822243

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000008802A KR100562256B1 (ko) 1999-02-25 2000-02-23 드라이버ｉｃ 실장 모듈

Country Status (5)

Country Link
US (1) US6703792B2 (ko)
JP (1) JP2000250425A (ko)
KR (1) KR100562256B1 (ko)
CN (1) CN1214453C (ko)
TW (1) TW445549B (ko)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7595774B1 (en) 1999-04-26 2009-09-29 Imaging Systems Technology Simultaneous address and sustain of plasma-shell display
US6985125B2 (en) 1999-04-26 2006-01-10 Imaging Systems Technology, Inc. Addressing of AC plasma display
US7619591B1 (en) 1999-04-26 2009-11-17 Imaging Systems Technology Addressing and sustaining of plasma display with plasma-shells
US6867755B2 (en) * 2000-04-28 2005-03-15 Yazaki Corporation Device and method for driving EL device
US7009587B2 (en) * 2000-08-18 2006-03-07 Matsushita Electric Industrial Co., Ltd. Gas dischargeable panel
JP4612947B2 (ja) 2000-09-29 2011-01-12 日立プラズマディスプレイ株式会社 容量性負荷駆動回路およびそれを用いたプラズマディスプレイ装置
JP2002196719A (ja) * 2000-12-22 2002-07-12 Hitachi Ltd プラズマディスプレイ装置
JP4596673B2 (ja) * 2001-04-18 2010-12-08 パナソニック株式会社 プラズマディスプレイ装置
JP2002341785A (ja) * 2001-05-11 2002-11-29 Fuji Electric Co Ltd ドライバｉｃ実装モジュール
JP5031952B2 (ja) * 2001-06-27 2012-09-26 株式会社日立製作所 プラズマディスプレイ
JP3983120B2 (ja) 2001-07-30 2007-09-26 富士通日立プラズマディスプレイ株式会社 Ｉｃチップの実装構造及びディスプレイ装置
JP3647426B2 (ja) * 2001-07-31 2005-05-11 キヤノン株式会社 走査回路及び画像表示装置
KR100470207B1 (ko) * 2001-08-13 2005-02-04 엘지전자 주식회사 평면 전계방출 표시소자의 구동장치 및 방법
JP4176979B2 (ja) * 2001-09-27 2008-11-05 パイオニア株式会社 フラットパネル型表示装置
JP2003229517A (ja) * 2002-01-31 2003-08-15 Fujitsu Hitachi Plasma Display Ltd 半導体チップ実装基板及びフラットディスプレイ
JP2003233346A (ja) * 2002-02-13 2003-08-22 Fujitsu Hitachi Plasma Display Ltd プラズマディスプレイパネルの駆動方法及びプラズマディスプレイ装置
US7634225B2 (en) * 2002-04-08 2009-12-15 Sony Corporation Signal reception device, signal reception circuit, and reception device
JP4207507B2 (ja) * 2002-09-03 2009-01-14 パナソニック株式会社 プラズマディスプレイ装置
KR100487806B1 (ko) * 2002-09-12 2005-05-06 엘지전자 주식회사 플라즈마 디스플레이 패널
JP4125570B2 (ja) * 2002-09-19 2008-07-30 日本電気株式会社 電子装置
TW579493B (en) * 2003-02-20 2004-03-11 Au Optronics Corp Drive method of plasma display panel
US20040201551A1 (en) * 2003-04-11 2004-10-14 Koji Suzuki Matrix type display apparatus
KR100571218B1 (ko) * 2003-07-15 2006-04-13 엘지전자 주식회사 접속 부재 및 플라즈마 디스플레이 패널 구동 장치
KR100560786B1 (ko) * 2003-10-28 2006-03-13 삼성에스디아이 주식회사 전자계방지보호회로의 배치가 용이한 유기전계발광표시장치
TWI278795B (en) * 2004-04-20 2007-04-11 Fujitsu Hitachi Plasma Display Display device
JP2006018258A (ja) * 2004-06-30 2006-01-19 Samsung Sdi Co Ltd プラズマディスプレイパネル
JP2006018259A (ja) * 2004-06-30 2006-01-19 Samsung Sdi Co Ltd プラズマディスプレイパネル
KR100741073B1 (ko) * 2005-01-22 2007-07-20 삼성에스디아이 주식회사 디스플레이 장치용 신호전달부재의 방열 기구 및 이를구비한 플라즈마 디스플레이 장치
JP4745697B2 (ja) * 2005-03-29 2011-08-10 富士通セミコンダクター株式会社 複数の配線層を有する半導体回路の端子層設定方法、端子層設定プログラム、配線端子延長処理プログラム、および、その端子層を設定に用いられる端子延長用コンポーネント
JP2007328179A (ja) * 2006-06-08 2007-12-20 Fujitsu Hitachi Plasma Display Ltd プラズマディスプレイ装置及びプラズマディスプレイパネルの駆動回路
JP2008076668A (ja) * 2006-09-20 2008-04-03 Fujitsu Hitachi Plasma Display Ltd プラズマディスプレイ装置
CN101542568B (zh) * 2007-04-06 2011-07-13 松下电器产业株式会社 等离子显示装置
EP2077545A4 (en) * 2007-04-25 2011-03-30 Panasonic Corp PLASMA DISPLAY DEVICE
JP4777295B2 (ja) * 2007-04-27 2011-09-21 株式会社豊田中央研究所 半導体チップ実装基板
JP4775408B2 (ja) * 2008-06-03 2011-09-21 ソニー株式会社 表示装置、表示装置における配線のレイアウト方法および電子機器
CN101978410A (zh) * 2008-11-21 2011-02-16 松下电器产业株式会社 等离子显示装置
US8897023B2 (en) * 2009-05-15 2014-11-25 Hamilton Sundstrand Corporation Motor controller assembly with capacitor thermal isolation
JP5270497B2 (ja) * 2009-09-02 2013-08-21 シャープ株式会社 半導体装置およびその電力供給方法
CN101707852B (zh) * 2009-11-19 2011-09-28 友达光电股份有限公司 布局方法与电路板
KR101521676B1 (ko) * 2011-09-20 2015-05-19 엘지디스플레이 주식회사 유기발광 다이오드 표시장치 및 그의 제조방법
US20170374740A1 (en) * 2014-12-25 2017-12-28 Sharp Kabushiki Kaisha Display device
CN114495821B (zh) * 2021-11-19 2023-08-01 京东方科技集团股份有限公司 一种显示面板、显示装置
CN114299872B (zh) * 2022-01-04 2023-07-18 京东方科技集团股份有限公司 一种驱动电路及其驱动方法、显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05198603A (ja) * 1992-01-21 1993-08-06 Fujitsu Ltd Ｉｃチップの実装構造
US5585666A (en) * 1990-04-24 1996-12-17 Seiko Epson Corporation Semiconductor device with chip layout having inner electrode configuration and liquid crystal display apparatus employing the semiconductor device
JPH1063198A (ja) * 1996-08-19 1998-03-06 Denso Corp マトリクス型ｅｌ表示装置
JPH10215038A (ja) * 1997-01-28 1998-08-11 Nippon Mektron Ltd 複合型回路基板

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4613855A (en) * 1984-03-05 1986-09-23 Dale Electronics, Inc. Direct current dot matrix plasma display having integrated drivers
JPH043025A (ja) 1990-04-20 1992-01-08 Casio Comput Co Ltd 表示パネルの接続構造
US5754171A (en) * 1992-10-21 1998-05-19 Photonics Systems, Inc. Display device having integrated circuit chips thereon
US5893623A (en) * 1993-11-12 1999-04-13 Seiko Epson Corporation Structure and method for mounting semiconductor devices, and liquid crystal display
EP1211663A1 (en) * 1994-12-14 2002-06-05 Canon Kabushiki Kaisha Display device with ground lines having low electromagnetic induction
JPH08286202A (ja) 1995-04-18 1996-11-01 Toshiba Electron Eng Corp 液晶表示装置
US6169530B1 (en) * 1995-04-20 2001-01-02 Canon Kabushiki Kaisha Display apparatus and assembly of its driving circuit
JP2801893B2 (ja) 1995-08-03 1998-09-21 富士通株式会社 プラズマディスプレイパネル駆動方法及びプラズマディスプレイ装置
JPH10187098A (ja) 1996-12-20 1998-07-14 Toshiba Corp 平面表示モニター
US6240567B1 (en) * 1998-03-11 2001-06-05 No Fade Coatings, Inc. Disposable safety hood having unique air supply connector

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5585666A (en) * 1990-04-24 1996-12-17 Seiko Epson Corporation Semiconductor device with chip layout having inner electrode configuration and liquid crystal display apparatus employing the semiconductor device
JPH05198603A (ja) * 1992-01-21 1993-08-06 Fujitsu Ltd Ｉｃチップの実装構造
JPH1063198A (ja) * 1996-08-19 1998-03-06 Denso Corp マトリクス型ｅｌ表示装置
JPH10215038A (ja) * 1997-01-28 1998-08-11 Nippon Mektron Ltd 複合型回路基板

Also Published As

Publication number Publication date
CN1267909A (zh) 2000-09-27
TW445549B (en) 2001-07-11
US20030076049A1 (en) 2003-04-24
US6703792B2 (en) 2004-03-09
KR20000062609A (ko) 2000-10-25
JP2000250425A (ja) 2000-09-14
CN1214453C (zh) 2005-08-10

Similar Documents

Publication Publication Date Title
KR100562256B1 (ko) 드라이버ｉｃ 실장 모듈
JP3640527B2 (ja) プラズマディスプレイ装置
KR100325857B1 (ko) 에너지 복구 효율이 향상된 플라즈마 표시 패널 및 그 구동방법
KR100798573B1 (ko) 플라즈마 디스플레이 장치
US7075528B2 (en) Display panel drive circuit and plasma display
US7009583B2 (en) Display panel with sustain electrodes
JP2005018032A (ja) ドライバｉｃ実装モジュール
US8350833B2 (en) Plasma display device
JP3127862B2 (ja) カラープラズマディスプレイ装置
JP4590220B2 (ja) プラズマディスプレイ装置
JP5049688B2 (ja) プラズマディスプレイ装置
JP4521173B2 (ja) プラズマディスプレイ装置
KR100806768B1 (ko) 플라스마 디스플레이 장치
JP2001175222A (ja) 信号処理基板とパネル間配線数の少ないａｃ型ｐｄｐ装置
KR100452699B1 (ko) 플라즈마 디스플레이 패널의 구동장치
JPWO2008004271A1 (ja) プラズマディスプレイ装置
KR20040068418A (ko) 플라즈마 디스플레이 패널의 구동장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130227

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140220

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee