JPWO2008004271A1 - プラズマディスプレイ装置 - Google Patents

Abstract

ＰＤＰ装置において、アドレス電極及びアドレスドライバの増加の傾向に対処してコストダウン等を実現できる技術である。本ＰＤＰ装置において、ＰＤＰ（１０）は、ＲＧＢの三種類の色のセルを選択する役割に応じた三種類のアドレス電極（１３ｒ，１３ｇ，１３ｂ）の群を有し、そのうち二種類の色（例えばＲ，Ｂ）のアドレス電極（１３ｒ，１３ｂ）は、個別に駆動するための第１のアドレスドライバ（１３２）に接続され、一種類の色（例えばＧ）のアドレス電極（１３ｇ）は、共通に駆動するための第２のアドレスドライバ（１４０）に接続される。

Description

本発明は、プラズマディスプレイパネル（ＰＤＰ）の駆動方法及びその表示装置（プラズマディスプレイ装置：ＰＤＰ装置）の技術に関し、特に、アドレス電極の駆動に関する。

ＰＤＰ装置は、表示面積や表示容量、更に応答性などの優位性から、フルカラー大画面表示を実現できる表示装置として期待されている。現在、直視型の表示装置としては、他のデバイスでは実現できない４０型から６０型以上の大画面が実現されている。

従来のＰＤＰ装置において、アドレスドライバ（アドレス駆動回路）からＰＤＰのアドレス電極群に対して個別選択的にパルス（アドレスパルス）を印加することにより、セルのＯＮ／ＯＦＦ状態を選択するアドレス動作を実施している。Ｒ（赤），Ｇ（緑），Ｂ（青）の各色のセルのセットで画素が構成されるフルカラー（ＲＧＢ）形式のＰＤＰ装置においては、画素に対するアドレス数の３倍のアドレスドライバの回路が必要である。

ＰＤＰ装置を含む表示デバイスは、近年、ますます高精細化が進み、画素数として水平方向が１９２０で垂直方向が１０８０である、所謂ＨＤ対応と呼ばれる表示装置が登場している。この場合、フルカラー（ＲＧＢ）形式のＰＤＰ装置において、アドレス電極としては、水平方向の１９２０の３倍（５７６０）の本数が必要となり、また、それに対応したアドレスドライバが必要となる。また、垂直方向のライン数が１０８０である場合に、アドレス電極を上下で分割した構成で同時に駆動する方式なども用いられる。その場合、必要なアドレスドライバの数は更に２倍となる。このように、特にアドレス電極及びアドレスドライバの増加が、ＰＤＰ装置のコストアップの大きな要因となっている。

本発明は以上のような問題に鑑みてなされたものであり、その目的は、ＰＤＰ装置において、アドレス電極及びアドレスドライバの増加の傾向に対処してコストダウン等を実現できる技術を提供することにある。

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。前記目的を達成するために、本発明は、ＰＤＰとその駆動及び制御のための回路部とを備えるＰＤＰ装置の技術であって、以下に示す技術的手段を備えることを特徴とする。

まず、ＰＤＰは、例えば、維持電極（第１の電極）、走査電極（第２の電極）、アドレス電極（第３の電極）を有する。回路部は、例えば、上記各種の電極（第１〜第３の電極）群に応じた駆動回路を有する。ＰＤＰは、三種類の色（第１色、第２色、第３色）のセルのセットにより画素が構成される形式であり、各色に対応した種類の第３の電極の群（グループ）を有する。即ち、第３の電極として、各色のセルに対応した、第１種、第２種、及び第３種の電極を有する。例えば、ＰＤＰは、Ｒ（赤），Ｇ（緑），Ｂ（青）の三種類の色のセルのセットにより画素が構成される形式であり、各色に対応した種類のアドレス電極の群（グループ）として、各色のセル（Ｒセル、Ｇセル、Ｂセル）に対応した、Ｒ，Ｇ，Ｂのアドレス電極（Ａｒ，Ａｇ，Ａｂ）を有する。

従来では、ＰＤＰの全アドレス電極に対して個別駆動回路が必要であった。本ＰＤＰ装置では、アドレスドライバのうち、従来同様のアドレス電極の個別駆動回路（第１の駆動回路）については、色に応じた三種類の電極（Ｒ，Ｇ，Ｂのアドレス電極）のうち、二種類の電極（第１種及び第２種の電極）に対してのみ設ける。そして、残りの一種類の電極（第３種の電極）については、当該電極群の共通駆動回路（共通アドレスドライバ）に接続され、これによって複数の第３種の電極を共通に駆動する構成とする。即ち、回路部は、第１種及び第２種の電極群を個別に駆動する第１種及び第２種の駆動回路（第１のアドレスドライバ）、及び、第３種の電極群を共通駆動する駆動回路（第２のアドレスドライバ）、を備える。なお、第１種及び第２種の電極群の個別駆動については、従来同様に１つのドライバにまとめることもできる。また従来同様に、１つの種類のアドレスドライバを、複数の基板及びＩＣ（半導体集積回路装置）に分けて構成することもできる。

本ＰＤＰ駆動方法としては、ＰＤＰの表示領域及び期間の駆動制御において、例えば以下のようになる。複数の第３の電極（アドレス電極）において、第３種の電極（例：Ｇのアドレス電極）の隣に第１種及び第２種の電極（例：Ｒ及びＢのアドレス電極）が配置される構成において、両側の第１種及び第２種の電極に対する印加電圧を制御することにより、その間の第３種の電極に対するアドレス動作を実現する。ＳＦ期間において、リセット、アドレス、サステイン等の期間及び動作を有する。

アドレス期間において、はじめに、第１の期間では、個別の第１種及び第２種の電極に対応するセル（第１種及び第２種のセル）に対してのアドレス放電の動作を実施する。即ち、第３の電極（第１種及び第２種の電極）に対するアドレスパルス印加かつ第２の電極（走査電極）に対する走査パルス印加により、セルの点灯のＯＮ／ＯＦＦ状態の選択のためのデータメモリの動作を実施する。続いて、第２の期間では、共通の第３種の電極に対応するセル（第３種のセル）に対してのアドレス放電の動作を実施する。その際、ＯＮ対象の第３種のセル（電極）の両側に隣接する第１種と第２種のセル（電極）を対象として、同時にＯＮ状態にする（所定電圧を印加する）。これにより、上記両側に隣接する第１種と第２種のセル（電極）に挟まれているＯＮ対象の第３種のセルにおける電界がＯＮ状態となり、当該第３種のセルでのアドレス放電が発生する。

本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。本発明によれば、ＰＤＰ装置において、アドレス電極及びアドレスドライバの増加の傾向に対処してコストダウン等を実現できる。特に、必要なアドレスドライバの数ないし規模を、従来の約三分の二にすることができるため、装置のコストダウンに大きく寄与できる。

本発明の一実施の形態におけるＰＤＰ装置の全体の構成を示す図である。 本発明の一実施の形態のＰＤＰ装置における、ＰＤＰの構造の一例を示す図である。 本発明の一実施の形態のＰＤＰ装置における、ＰＤＰ電極及び駆動回路との接続の構成例を示す図である。 本発明の実施の形態１のＰＤＰ装置における、アドレス電極及びアドレス駆動回路との接続の構成例を示す図である。 本発明の実施の形態１のＰＤＰ装置における、第１のアドレス期間におけるセルでの放電に係わる状態を示す図である。 本発明の実施の形態１のＰＤＰ装置における、第２のアドレス期間におけるセルでの放電に係わる状態を示す図である。 本発明の実施の形態１のＰＤＰ装置における、ＰＤＰ表示制御の駆動シーケンスの構成例を示す図である。 本発明の実施の形態１のＰＤＰ装置における、ＰＤＰ駆動波形の構成例を示す図である。 本発明の実施の形態２のＰＤＰ装置における、ＰＤＰの構造（第１の例）を示す図である。 本発明の実施の形態２のＰＤＰ装置における、ＰＤＰの構造（第２の例）を示す図である。 本発明の実施の形態３のＰＤＰ装置における、ＰＤＰ表示制御の駆動シーケンスの構成例を示す図である。 本発明の実施の形態４のＰＤＰ装置における、ＰＤＰ電極及び駆動回路との接続の構成例を示す図である。

以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一部には原則として同一符号を付し、その繰り返しの説明は省略する。

（実施の形態１）
図１〜図８を参照しながら、実施の形態１のＰＤＰ装置を説明する。実施の形態１では、ＲＧＢのうちＧに対応するアドレス電極群を共通アドレスドライバに接続して共通駆動するものであり、両側のＲ，Ｂのアドレス電極及びセルに対する電圧印加を制御することによりその間のＧのアドレス電極及びセルのアドレス動作を実現する。

＜ＰＤＰ装置＞
まず、本実施の形態のＰＤＰ装置の基本的な構成を説明する。図１において、本ＰＤＰ装置（ＰＤＰモジュール）１００は、主に、ＰＤＰ１０と、ＰＤＰ１０を保持し回路部などが構成されるシャーシ１９０とを有して構成される。回路部として、主に、各種の駆動回路、制御回路１９１、信号処理回路１９２、及び電源回路１９３などを有する。駆動回路としては、Ｘ電極（維持電極）１１を駆動するＸ駆動回路（Ｘサステインドライバ）１１１、Ｙ電極（維持走査電極）１２を駆動するＹ駆動回路（Ｙサステインドライバ）１２１及び走査駆動回路（スキャンドライバ）１２２、アドレス電極１３を駆動するアドレス駆動回路（アドレスドライバ）１３２を有する。制御回路１９１は、各駆動回路などを含む全体を制御する。信号処理回路１９１は、制御回路に入力するデータ情報を信号処理する。電源回路１９３は、各部へ電源供給する。

また、Ｘ駆動回路１１１には、Ｘ中継基板１１２が接続されており、Ｘ中継基板１１２から、ＦＰＣＢ（フレキシブルプリント回路基板／フレキシブルケーブル）１１３等による接続部を通じて、Ｘ電極１１群に接続されている。また、Ｙ駆動回路１２１には、スキャンドライバ１２２が接続されており、スキャンドライバ１２２から、ＦＰＣＢ１２３等による接続部を通じて、Ｙ電極１１群に接続されている。また、複数のアドレスドライバ１３２は、元となるアドレス中継基板１３１に接続されており、アドレスドライバ１３２から、ＦＰＣＢ等による接続部を通じて、アドレス電極１３群に接続されている。各ドライバ等の回路は、ＩＣ基板などにより実装されている。

＜ＰＤＰ＞
次に、図２において、ＰＤＰ１０の構成例（ＡＣ型、面放電、（Ｘ，Ｙ，Ａ）三電極、Ｘ・Ｙ行順次配置、及びストライプ状リブ構成）を説明する。ＰＤＰ１０は、主にガラス製の前面基板１側の構造体である前面部２０１と、背面基板２側の構造体である背面部２０２とが組み合わされて構成される。ＰＤＰ１０は、三電極構造において、第１電極であるＸ電極（維持電極）１１、第２電極であるＹ電極（走査電極）１２、第３電極であるアドレス電極１３を有する。

前面部２０１において、前面基板１には、表示の繰り返しの放電を行うための電極（表示電極）である、複数のＸ電極１１及びＹ電極１２が、所定の間隔で第１方向（横方向）に平行に伸びて、第２方向（縦方向）に交互に繰り返して配置されている。これらの表示電極群（１１，１２）は、第１の誘電体層１６に覆われており、更に第１の誘電体層１６の放電空間に向かう表面は、ＭｇＯ等による保護層１７に覆われている。表示電極（１１，１２）は、例えば、それぞれ、直線状で金属製のバス電極と、バス電極に電気的に接続され隣接電極間で放電ギャップを形成する透明電極とから構成される。

背面部２０１において、背面基板２には、金属製の複数のアドレス電極１３｛１３ｒ，１３ｇ，１３ｂ｝が、表示電極（１１，１２）と略直交する第２方向に平行に伸びて配置されている。アドレス電極１３ｒ，１３ｇ，１３ｂは、各色（Ｒ，Ｇ，Ｂ）に対応したものである。更にアドレス電極１３群は、第２の誘電体層１８に覆われている。第２の誘電体層１８上、アドレス電極１３の両側には、第２方向に伸びる隔壁（縦リブ）１４が配置されており、表示領域の列方向のセルを区分けしている。更に、アドレス電極１３上の第２の誘電体層１８上面及び隔壁１４側面には、紫外線により励起されて赤（Ｒ），緑（Ｇ），青（Ｂ）の可視光を発生する各色の蛍光体１５｛１５ｒ，１５ｇ，１５ｂ｝が、列ごとに区別して塗布されている。

これら前面部２０１と背面部２０２を、保護層１７と隔壁１４上面部が接するように貼り合わせて、その間の放電空間に、放電用のＮｅ−Ｘｅ等の混合ガスを封入することにより、ＰＤＰ１０が構成される。本構造において、ドライバ側から電極（１１，１２，１３）間に放電開始電圧以上の電圧を印加することにより放電を発生させ、放電によって発生した紫外線により、各色の蛍光体１５｛１５ｒ，１５ｇ，１５ｂ｝を励起・発光させて表示を行うものである。

Ｘ電極１１とＹ電極１２の組で行（表示ライン）が構成され、更にアドレス電極１３と交差して隔壁１４で区切られる領域に対応してセル（表示セル）が構成される。Ｘ−Ｙによる行が順次配列されるノーマル構成である。Ｒ，Ｇ，Ｂのセルのセットで画素が構成される。

ＰＤＰ１０の構造は、本例ではノーマル構成を示しているが、駆動方式に応じて各種が存在し、本実施の形態で示すようなアドレス電極１３等に関する条件を満たすものであれば各種が適用可能である。

＜電極及びドライバ＞
次に、図３において、ＰＤＰ１０の各種電極群と各ドライバとの接続の構成を説明する。Ｘ駆動回路１１１は、ＰＤＰ１０のＸ電極１１群を共通に接続し駆動する。Ｙ駆動回路（Ｙサステインドライバ）１２１及びスキャンドライバ（走査駆動回路）１２２は、Ｙ電極１２群を接続し駆動する。Ｙ駆動回路１２１は、スキャンドライバ１２２を介して、Ｙ電極１２群を共通に維持駆動する。スキャンドライバ１２２は、Ｙ電極１２を個別に走査駆動する。Ｘ電極１１とＹ電極１２のドライバは、従来と同様の構成である。

アドレス電極１３群において、Ｒ及びＢのアドレス電極１３ｒ，１３ｂは、当該電極群を個別に駆動する機能を備える第１のアドレスドライバ（個別アドレスドライバ）１３２に接続されている。Ｇのアドレス電極１３ｇは、当該電極群を共通に駆動する機能を備える第２のアドレスドライバ（共通アドレスドライバ）１４０に接続されている。

ＰＤＰ１０において、封止部３は、前後の基板構造体の間で放電ガスを封止している枠部分である。ＰＤＰ１０の一方の横辺部からＸ電極１１群が引き出されてＸ駆動回路１１１側に配線及び接続されており、他方の横辺部からＹ電極１２群が引き出されてスキャンドライバ１２２側に配線及び接続されている。また、ＰＤＰ１０の上下の辺部の一方側（図３では下側）から、Ｒ及びＢのアドレス電極１３ｒ，１３ｂ郡が引き出されて、第１のアドレスドライバ１３２側に配線及び接続されており、他方の側（図３では上側）から、Ｇのアドレス電極１３ｇ群が引き出されて、第２のアドレスドライバ１３５側に配線及び接続されている。

＜アドレス電極及びアドレスドライバ＞
図４において、実施の形態１のアドレス電極１３及びアドレスドライバ（１３２，１４０）の接続の構成を説明する。実施の形態１では、（Ｒ，Ｇ，Ｂ）に対応する各色のセル（Ｒセル：ＣＲ，Ｇセル：ＣＧ，Ｂセル：ＣＢ）のうち、Ｇセル（ＣＧ）に対応するＧのアドレス電極（Ａｇ）１３ｇの群を、一括して共通の第２のアドレスドライバ（Ａｇ用ドライバ）１４０により駆動する。そして、残りのＲセル（ＣＲ）及びＢセル（ＣＢ）に対応するＲ，Ｂのアドレス電極（Ａｒ，Ａｂ）１３ｒ，１３ｂでは、従来通り、個別にＯＮ／ＯＦＦが可能な機能を持つ第１のアドレスドライバ（Ａｒ及びＡｂ用ドライバ）１３２によって駆動する。Ｇの電極（Ａｇ）１３ｇは、第３種の電極、Ｒ，Ｂのアドレス電極（Ａｒ，Ａｂ）１３ｒ，１３ｂは、第１種，第２種の電極に対応する。

ＰＤＰ１０の複数のアドレス電極１３（Ａ１〜Ａｍ）において、Ｒのアドレス電極（Ａｒ）１３ｒとして、｛Ａ１，Ａ４，Ａ７，……｝＝｛Ａｒ１，Ａｒ２，Ａｒ３，……｝を有する。また、Ｇのアドレス電極（Ａｇ）１３ｇとして、｛Ａ２，Ａ５，Ａ８，……｝＝｛Ａｇ１，Ａｇ２，Ａｇ３，……｝を有する。Ｂのアドレス電極（Ａｂ）１３ｂとして、｛Ａ３，Ａ６，Ａ９，……｝＝｛Ａｂ１，Ａｂ２，Ａｂ３，……｝を有する。

下側に位置する第１のアドレスドライバ１３２では、例えば、アドレスドライバ基板１３４上に搭載される複数のＩＣ１３５により構成される。ＩＣ１３５は、単一のアドレス電極１３の駆動回路部として示しているが、これら複数の回路部をまとめて１つのＩＣとして構成する形でも構わない。第１番目のＩＣ（Ｄ１）１３５は、第１番目のアドレス電極（Ａ１）即ち第１番目のＲのアドレス電極（Ａｒ１）１３ｒに接続されている。第２番目のＩＣ（Ｄ２）１３５は、第３番目のアドレス電極（Ａ３）即ち第１番目のＢのアドレス電極（Ａｂ１）１３ｂに接続されている。他のＲ，Ｂのアドレス電極１３ｒ，１３ｂについても同様に繰り返し構成されている。

上側に位置する第２のアドレスドライバ１４０では、Ｇのアドレス電極（Ａｇ）１３ｇ群に、共通配線１４１を通じて共通に接続されるアドレス電圧クランプ回路として実装構成されている。電圧クランプ回路自体は公知技術である。第２のアドレスドライバ１４０において、グランド電圧（ＧＮＤ）と所定のアドレス電圧（Ｖａｃ）とを生成してＧのアドレス電極１３ｇに印加する。

＜フィールドの駆動＞
次に、図５において、実施の形態１におけるＰＤＰ１０の駆動制御の基本を説明する。ＰＤＰ１０の表示領域（画面）に対応する映像表示単位である、フィールド（又はフレーム）２０における構成を説明する。

映像を構成するうちの１つのフィールド（フィールド期間）２０は、例えば１／６０秒で表示される。１つのフィールド２０は、階調表現のために時間的に分割された複数のＳＦ３０により構成される。例えば、１つのフィールド２０は、１番目「＃１」からｎ番目「＃ｎ」までのＳＦ３０により構成される。各ＳＦ３０は、リセット期間（ＴＲ）３１と、次のアドレス期間（ＴＡ）３２と、次のサステイン期間（ＴＳ）３３とを有する。フィールド２０の各ＳＦ３０は、サステイン期間（ＴＳ）３３の長さ（維持放電回数）による重み付けが与えられており、各ＳＦ３０の点灯オン／オフの組み合わせによって、階調が表現される。

基本として、リセット期間３１では、全てのセルを初期状態にセットするための放電（リセット放電）の動作（リセット動作）、換言すれば、次のアドレス期間３２に備えるための電荷書き込み及び調整の動作を実施する。次のアドレス期間３２では、ＳＦ３０のセル群における点灯（ＯＮ）／非点灯（ＯＦＦ）のセルを選択する動作（アドレス動作）を行う。即ち、表示データに基づく点灯ＯＮ対象セルの選択に対応して、Ｙ電極１２に走査パルスを印加し、かつ、アドレス電極１３にアドレスパルスを印加することにより、選択セルでの壁電荷形成（データメモリ）のための放電（アドレス放電）を実施する。このようなアドレス動作を画面（ＳＦ３０）の全表示ラインに渡って順次に実行し、画面内の全セルのＯＮ／ＯＦＦ状態を決定する。次のサステイン期間３３では、直前のアドレス期間３２でアドレス放電が実施された選択セル（ＯＮ状態）において、表示電極（１１，１２）に対する維持パルスの印加により、維持放電を実施して表示する動作（サステイン動作）を行う。

本実施の形態において、アドレス期間３２は、第１の期間（３２１）と第２の期間（３２２）に分割されて構成されている。前半の第１アドレス期間（３２１）では、Ｒ，Ｂのセルに対するアドレス動作を行う。即ち、個別の第１のアドレスドライバ１３２により駆動するＲセル及びＢセルのアドレス放電を順次実行する。後半の第２アドレス期間（３２２）では、Ｇのセルに対するアドレス動作を行う。即ち、共通の第２のアドレスドライバ１４０により駆動するＧセルのアドレス放電を行う。

なお、アドレス方式としては、書き込みアドレス方式、消去アドレス方式のいずれに係わらず適用可能であるが、本例では前者の方式を用いる。

＜アドレス期間の駆動＞
次に、図６及び図７において、前述の構成に対応して、フィールド２０の駆動制御におけるＳＦ３０のアドレス期間３２での個別セルの選択のためのアドレス放電の動作について、概念及び駆動方法などを説明する。ＰＤＰ１０のＲＧＢのセル（ＣＲ，ＣＧ，ＣＢ）の一部断面を模式的に示している。

図６において、アドレス期間３２の第１段階の動作状態、即ち第１の期間（３２１）に対応する状態を示している。第１アドレス期間（３２１）において、まず、Ｒセル（ＣＲ）とＢセル（ＣＢ）について、点灯対象セルの選択によるＯＮ状態とする場合には、個別の第１のアドレスドライバ１３２側から、対象のＲ，Ｂのアドレス電極１３ｒ，１３ｂに対して、所定の電圧（Ｖａ：例えば６０Ｖ）によるアドレスパルスを印加し、かつ、対応するＹ電極１２に所定の電圧（−Ｖｙ１：例えば−１００Ｖ）によるスキャンパルスを印加する。これにより、Ｒセル（ＣＲ）及びＢセル（ＣＢ）の放電空間６０１におけるアドレス放電（放電６０２）を発生させる。一方、このタイミングでは、Ｒセル（ＣＲ）とＢセル（ＣＢ）の間にあるＧセル（ＣＧ）に対応するアドレス電極１３ｇについては、第２のアドレスドライバ１４０により、Ｖａとは異なる所定の電圧（０Ｖ（ＧＮＤ）：第１のクランプ電圧）にクランプした状態を維持し、当該Ｇセルでのアドレス放電を一切行わないようにする。

次に、図７において、アドレス期間３２の第２段階の動作状態、即ち第２の期間（３２２）に対応する状態を示している。図６の状態に続いて、第２アドレス期間（３２２）において、Ｇセル（ＣＧ）に対してＯＮ状態とするためのアドレス放電を実施する場合である。該当Ｇセル（ＣＧ）のアドレス放電を実施する場合は、当該Ｇセル（ＣＧ）に隣接する前記Ｒセル（ＣＲ）とＢセル（ＣＢ）におけるＲ，Ｂのアドレス電極１３ｒ，１３ｂを、前記所定の電圧（Ｖａ）によって同時にＯＮ状態にすることにより、その間のＧセル（ＣＧ）の電位も所定の電圧（Ｖａｃ：第２のクランプ電圧）に上昇し、アドレス放電（放電６０２）を発生させることができる。第２のアドレスドライバ１４０により、Ｇセルにおいて所定の電圧（Ｖａｃ）にクランプした状態が維持される。また、対応するＹ電極１２には、前記第１アドレス期間（３２１）で印加したスキャンパルスとは異なる、所定の電圧（−Ｖｙ２：例えば−４０Ｖ）によるスキャンパルスが印加される。

＜駆動波形＞
次に、図８において、実施の形態１における具体的なＳＦ３０の駆動波形の構成例を説明する。上から、（ａ）ＰＡｒは、Ｒセルのアドレス電極（Ａｒ）１３ｒに対する駆動波形、（ｂ）ＰＡｂは、Ｂセルのアドレス電極（Ａｂ）１３ｂに対する波形、（ｃ）ＰＡｇは、Ｇセルのアドレス電極（Ａｇ）１３ｇに対する波形、（ｄ）ＰＸは、Ｘ電極１１に対する波形、（ｅ）ＰＹは、Ｙ電極１２に対する波形を示している。

第１アドレス期間（３２１）では、Ｇセルのアドレス電極１３ｇを常に０Ｖ（第１のクランプ電圧）に固定し、Ｙ電極１２に順次にスキャンパルス（５０１）を印加し、Ｒ，Ｂセルのアドレス電極１３ｒ，１３ｂにはアドレス電圧（Ｖａ）によるアドレスパルス（６０１）を印加して、アドレス放電を実施する。第２アドレス期間（３２２）においても、Ｙ電極１２には順次にスキャンパルス（５０２）を印加する。ＧセルをＯＮ状態にするためには、その両側に隣接のＲ，Ｂセルのアドレス電極１３ｒ，１３ｂに、アドレス電圧（Ｖａ）によるアドレスパルス（６０２）を印加して、アドレス放電を実施する。

上記の詳しい駆動波形は例えば以下のようになる。まず、リセット期間３１では、（ｄ）ＰＸ，（ｅ）ＰＹで、表示電極（１１，１２）に対して、まず第１期間に、電荷書き込みのための波形（４１，５１）を印加する。ＰＹの波形５２は、到達電位がＶｗである。次いで第２期間に、電荷調整のための波形（４２，５２）を印加する。ＰＸの波形４２は、所定の電圧（Ｖｘ１）である。これらによりリセット放電が発生する。

一方、（ｃ）ＰＡｇで、アドレス電極１３ｇには、第１期間に、所定の電圧（Ｖａｃ：第２のクランプ電圧）６１を印加し、第２期間に、０Ｖ（第１のクランプ電圧）の電圧６２を印加する。

次に、第１アドレス期間（３２１）では、（ａ）ＰＡｒ，（ｂ）ＰＡｂで、Ｒセル及びＢセル対応のアドレス電極１３ｒ，１３ｂには、表示データに応じてアドレス電圧（Ｖａ）によるアドレスパルス（６０１）を印加する。また、（ｃ）ＰＡｇで、引き続き、Ｇセル対応のアドレス電極１３ｇの電圧６３を常に０Ｖ（第１のクランプ電圧）に固定する。また、（ｄ）ＰＸで、Ｘ電極１１に所定の電圧（Ｖｘ１）４３を印加し、（ｅ）ＰＹで、Ｙ電極１２に順次にスキャンパルス（５０１）を印加する。この際のＹ電極１２の基準の電圧５３は、例えば−６０Ｖ（−Ｖａ）にし、スキャンパルス（５０１）の電圧（−Ｖｙ１）は、例えば−１００Ｖにする（基準の電圧からのスキャンパルスの大きさは４０Ｖ）。これらにより前記図６のように、Ｒセル及びＢセルでのアドレス放電を実施する。

続く第２アドレス期間（３２２）では、（ａ）ＰＡｒ，（ｂ）ＰＡｂで、Ｇセルに隣接するＲセル及びＢセル対応のアドレス電極１３ｒ，１３ｂには、表示データに応じてアドレス電圧（Ｖａ）によるアドレスパルス（６０２）を印加する。また、（ｃ）ＰＡｇで、Ｇセル対応のアドレス電極１３ｇの電圧６４を常に所定の電圧Ｖａｃ（第２のクランプ電圧）に固定する。また、（ｄ）ＰＸで、Ｘ電極１１に、前記第１アドレス期間（３２１）での所定の電圧（Ｖｘ１）４３よりも高い所定の電圧（Ｖｘ２）４４を印加し、（ｅ）ＰＹで、Ｙ電極１２に、順次に、スキャンパルス（５０１）よりも高い電圧のスキャンパルス（５０２）を印加する。この際、Ｙ電極１２の基準の電圧５４は、前記第１アドレス期間（３２１）での所定の電圧（−６０Ｖ）５３よりも高い所定の電圧（０Ｖ）５４を印加する。スキャンパルス（５０２）の電圧（−Ｖｙ２）は、例えば−４０Ｖである。

続くサステイン期間３３では、（ｃ）ＰＡｇで電圧６５としてＶａｃ（第２のクランプ電圧）を維持したまま、（ｄ）ＰＸ，（ｅ）ＰＹで、従来同様に所定電圧（Ｖｓ，−Ｖｓ）による繰り返しのサステインパルス（４５，５５）を印加することにより、ＯＮ状態のセルにおける点灯を行う。

以上の動作を実施するために重要なのは、各電極のアドレス期間３２の電位である。まず、第１アドレス期間（３２１）では、Ｇセルのアドレス電極１３ｇが０Ｖ（第１のクランプ電圧）６３であるため、その隣接のアドレス電極１３ｒ，１３ｂがＯＮ状態となっても、Ｇセルで放電が発生することは無い。そして、特に第２アドレス期間（３２２）の構成が要点である。第２アドレス期間（３２２）では、Ｇセルで放電を実施するために、その隣接のＲセル及びＢセルのアドレス電極１３ｒ，１３ｂでＯＮ状態にする。この場合、第１アドレス期間（３２１）でアドレス放電を実施していない、つまりＯＦＦ状態である、ＲセルまたはＢセルで、放電が発生しないようにする必要がある。そのため、第２アドレス期間（３２２）のスキャンパルス（５０２）の電圧（−Ｖｙ２）を、第１アドレス期間（３２１）のスキャンパルス（５０１）の電圧（−Ｖｙ１）よりも、電圧Ｖａ分、高くなるように構成している。つまり、−Ｖｙ２＝−Ｖｙ１＋Ｖａとしている。この差の電圧（Ｖａ）は、Ｖａｃ又はそれに近い電圧分としてもよい。

具体的に、本例では、−Ｖｙ１を−１００Ｖ、Ｖａを６０Ｖ、−Ｖｙ２を−４０Ｖに設定している（−Ｖｙ２（−４０Ｖ）＝−Ｖｙ１（−１００Ｖ）＋Ｖａ（６０Ｖ））。このように構成することで、前記ＲセルとＢセルで誤ってアドレス放電が実施されることが無い。また、第２アドレス期間（３２２）においても、Ｘ電極１１とスキャンパルス（５０２）との間の電位差は、第１アドレス期間（３２１）と同じ電圧が必要であるため、Ｘ電極１１には電圧Ｖｘ２（４４）として、電圧Ｖｘ１（４３）よりも同様に電圧Ｖａ分高い電圧を印加している（Ｖｘ２＝Ｖｘ１＋Ｖａ）。

さらに、第２アドレス期間（３２２）のＧセルのアドレス電極１３ｇに対しては、印加の電圧６４を、第１アドレス期間（３２１）よりも高いＶａｃ（第２のクランプ電圧）としているが、これは例えば電圧Ｖａと同じ値としてもよい（Ｖａｃ＝Ｖａ、Ｖａｃ≠Ｖａのいずれも可能である）。

上記のような電圧の状態で、第２アドレス期間（３２２）に、アドレス放電を実施させたいＧセルに隣接するＲ及びＢのアドレス電極１３ｒ，１３ｂにアドレスパルス（６０２）を印加することにより、前記図７のように当該Ｇセルでアドレス放電を発生させることができる。なお、Ｖｘ１，Ｖｘ２，−Ｖｙ１，−Ｖｙ２，Ｖａ，Ｖａｃ等の電圧の設計は上記の通りであるが、ＰＤＰ１０の電極構造や駆動方式等に応じて調整してもよい。

以上のように実施の形態１によれば、各色に対応した三種類のアドレス電極１３のうち特定の種類のアドレス電極（Ａｇ）１３ｇを共通駆動する構成により、特に、必要なアドレスドライバの数ないし規模を、従来の約三分の二にすることができるため、装置のコストダウンに大きく寄与できる。

（実施の形態２）
次に、図９，図１０において、本発明の実施の形態２のＰＤＰ装置におけるＰＤＰ１０の構造を説明する。実施の形態２は、駆動波形や回路構成などについては実施の形態１と同様であるが、アドレス電極１３の配置及び形状に一工夫した構成である。前述のように、Ｇセルをアドレスする際は、それに隣接するＲセル及びＢセルのアドレス電極１３ｒ，１３ｂにアドレスパルスを印加して、その電界によってＧセルをＯＮ状態にすることが特徴である。よって、実施の形態２では、その電界の影響をより高めるために、図９に示すように、Ｇセル寄りに、Ｒセル及びＢセルのアドレス電極１３ｒ，１３ｂを配置した構成である。また更に、Ｇセルのアドレス電極１３ｇの幅を、Ｒセル及びＢセルのアドレス電極１３ｒ，１３ｂの幅よりも細くした構成である。これにより、前記アドレス放電に係わり、より安定な動作を実施できる場合がある。

また、上記とは逆に、図１０に示すように、Ｇセルのアドレス電極１３ｇの幅を、Ｒセル及びＢセルのアドレス電極１３ｒ，１３ｂの幅よりも太くした構成も可能であり、同様に、前記アドレス放電に係わり、より安定な動作を実施できる場合がある。

（実施の形態３）
次に、図１１において、本発明の実施の形態３のＰＤＰ装置における駆動シーケンスを説明する。実施の形態３では、基本的な構成は前述の実施の形態と同様であり、異なる特徴として、フィールド２０の駆動制御において、複数のＳＦ３０の中で一部のＳＦ３０では、前記第２アドレス期間（３２２）の動作を実施しない構成である。例えば、図１１のように、第１番目の最小輝度のＳＦ３０（＃１）では、アドレス期間３２として、第１アドレス期間（ＴＡ１）３２１のみ有する。即ち、そのＳＦ３０（＃１）では、第１アドレス期間（ＴＡ１）３２１でＲ，Ｂセルのアドレス動作を実施し、第２アドレス期間（３２２）でのＧセルのアドレス動作を省略する。

各実施の形態では、アドレス期間３２について、二段階の期間（３２１，３２２）で構成される分、必要期間が約２倍になるものであるが、ＲＧＢのうちの特定の色（例：Ｇ）のみ階調数を削減しても問題ないような用途の場合（そのような表示を行う場合）、本実施の形態３のように、前記特定の色（Ｇ）に対応した第２アドレス期間（３２２）の動作を実施せずに駆動表示することが可能である。第２アドレス期間（３２２）を省略した分、駆動期間が短縮される。

また例えば、各実施の形態では、ＲＧＢのうちＧを共通電極駆動対象（第３種）とした場合であるが、他にも、輝度が低い青（Ｂ）を共通電極駆動対象として、上記と同様に第１のＳＦ３０（＃１）でＢセルをアドレス動作しない構成にすることも有効である。

（実施の形態４）
次に、図１２において、本発明の実施の形態４のＰＤＰ装置の電極及びドライバ接続の構成を説明する。図１２に示す実施の形態４の構成は、図３等の実施の形態１の構成に比べて、Ｇのアドレス電極１３ｇの配線１４１等及び第２のアドレスドライバの実装構成が異なる。

共通の第２のアドレスドライバ１４０に接続するアドレス電極１３ｇは、個別の第１のアドレスドライバ１３２に接続するアドレス電極１３ｒ，１３ｂの反対側（図１２の上側）に出力することにより、ＰＤＰ１０のガラス基板（背面基板２）上で一括して結線することができる。図１２の構成では、ＰＤＰ１０の上辺部の封止部３の外側の領域で、配線１４１のように共通接続している。

また、共通のアドレス電極１３ｇを駆動する第２のアドレスドライバ１４０は、規模も小さいので、個別の基板で構成するよりも、Ｘ駆動回路１１１側もしくはＹ駆動回路１２１側の基板上に搭載する構成とする。図１２の構成では、Ｘ駆動回路１１１の基板上に、第２のアドレスドライバ１４０を搭載している。このような構成の方が、実装サイズ及びコスト等のメリットがある。

また、アドレス電極１３ｇと第２のアドレスドライバ１４０との接続では、Ｘ電極１１やＹ電極１２を駆動回路に接続するＦＰＣＢ（フレキシブルプリント回路基板／フレキシブルケーブル）等の接続部を利用して接続してもよい。図１２の構成では、ＰＤＰ１０の上辺部のアドレス電極１３ｇの配線１４１とＸ駆動回路１１１上の第２のアドレスドライバ１４０との接続において、前記Ｘ中継基板１１２につながるＦＰＣＢ１１３上での一部配線を利用している。

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。

本発明は、アドレス電極を用いるプラズマディスプレイ装置に利用可能である。

Claims (13)

1. 三種類の色のセルが行列状に構成され、前記セルに対するアドレス動作のための電極を備えるプラズマディスプレイパネルと、前記プラズマディスプレイパネルの電極群を駆動及び制御する回路部とを備えるプラズマディスプレイ装置であって、
   前記アドレス動作のための電極は、前記三種類の色における第１色、第２色、及び第３色のセルを選択してアドレス動作する役割に応じた、第１種、第２種、及び第３種の三種類の電極の群から構成され、
   前記三種類の色のうち二種類の第１色及び第２色に対応する前記第１種及び第２種の電極は、当該電極群を個別に駆動する第１の駆動回路に接続され、
   前記三種類の色のうち一種類の第３色に対応する前記第３種の電極は、当該電極群を共通に駆動する第２の駆動回路に接続されることを特徴とするプラズマディスプレイ装置。
2. 請求項１記載のプラズマディスプレイ装置において、
   前記プラズマディスプレイパネルは、赤、緑、及び青の三種類の色に応じた蛍光体を備え、前面基板側に表示駆動のための第１及び第２の電極を備え、背面基板側に前記アドレス動作のための第３の電極を備え、これらにより前記三種類の色のセル及びそれらのセットによる画素が構成されることを特徴とするプラズマディスプレイ装置。
3. 請求項１記載のプラズマディスプレイ装置において、
   前記アドレス動作のための電極のうち、
   前記第１種及び第２種の電極は、前記プラズマディスプレイパネルの上側もしくは下側の一方から引き出されて前記第１の駆動回路に接続され、
   前記第３種の電極は、前記プラズマディスプレイパネルの前記第１種及び第２種の電極が引き出される側とは他方の側から引き出されて前記第２の駆動回路に接続されることを特徴とするプラズマディスプレイ装置。
4. 請求項１記載のプラズマディスプレイ装置において、
   前記プラズマディスプレイパネルの表示領域の駆動制御において、表示データに応じて前記セルのＯＮ／ＯＦＦ状態を選択するアドレス動作を実施するアドレス期間において、第１と第２の期間を有し、
   前記第１の期間では、前記第１の駆動回路から前記第１種及び第２種の電極に対応する第１種及び第２種のセルに対して、選択されるセルでのアドレス放電を実施し、
   続く前記第２の期間では、前記第２の駆動回路から前記第３種の電極に対応する第３種のセルに対して、選択されるセルでのアドレス放電を実施することを特徴とするプラズマディスプレイ装置。
5. 請求項４記載のプラズマディスプレイ装置において、
   前記第２の期間における前記第２の駆動回路から前記第３種の電極に対応する第３種のセルに対してのアドレス放電の動作では、
   前記第３種のセルをＯＮ状態にする場合に、当該第３種のセルの両側に隣接する前記第１種及び第２種の電極に対応した第１種及び第２種のセルに対して、当該第１種及び第２種の電極を電圧印加によりＯＮ状態にすることにより、当該第３種のセルでのアドレス放電を実施してＯＮ状態にすることを特徴とするプラズマディスプレイ装置。
6. 請求項４記載のプラズマディスプレイ装置において、
   前記プラズマディスプレイパネルは、前記アドレス期間での走査駆動のための走査電極を有し、
   前記第１の期間では、前記第１種及び第２種の電極に対してアドレスパルスを印加し、前記走査電極に対して第１の走査パルスを印加し、
   前記第２の期間では、前記第１種及び第２種の電極に対してアドレスパルスを印加し、前記走査電極に対して第２の走査パルスを印加し、
   前記第１の期間で前記走査電極に印加する第１の走査パルスの電圧よりも、前記第２の期間で前記走査電極に印加する第２の走査パルスの電圧の方が、所定電圧分高いことを特徴とするプラズマディスプレイ装置。
7. 請求項４記載のプラズマディスプレイ装置において、
   前記第１の期間では、前記第１種及び第２種の電極に対してアドレスパルスを印加し、前記第３種の電極に対して第１の電圧を印加し、
   前記第２の期間では、前記第１種及び第２種の電極に対してアドレスパルスを印加し、前記第３種の電極に対して第２の電圧を印加し、
   前記第１の期間で前記第３種の電極に印加する第１の電圧よりも、前記第２の期間で前記第３種の電極に印加する第２の電圧の方が、所定電圧分高いことを特徴とするプラズマディスプレイパネルの駆動方法。
8. 請求項１記載のプラズマディスプレイ装置において、
   前記第３種の電極に隣接する前記第１種及び第２種の電極は、それに対応する第１種及び第２種のセルの中心よりも、前記第３種の電極に対応する第３種のセル側に近い位置に配置されていることを特徴とするプラズマディスプレイ装置。
9. 請求項８記載のプラズマディスプレイ装置において、
   前記第３種の電極は、前記第１種及び第２種の電極と比べて、幅が狭い形状であることを特徴とするプラズマディスプレイ装置。
10. 請求項８記載のプラズマディスプレイ装置において、
    前記第３種の電極は、前記第１種及び第２種の電極と比べて、幅が広い形状であることを特徴とするプラズマディスプレイ装置。
11. 請求項１記載のプラズマディスプレイ装置において、
    前記プラズマディスプレイパネルの駆動制御における、フィールドを構成する複数のサブフィールドのうち、少なくとも１つのサブフィールドでは、前記第２の駆動回路から前記第３種の電極に対するアドレス放電の動作を省略することを特徴とするプラズマディスプレイ装置。
12. 請求項１記載のプラズマディスプレイ装置において、
    前記プラズマディスプレイパネルは、表示駆動のための第１及び第２の電極と、前記アドレス動作のための第３の電極とを備え、
    前記第１の電極の駆動回路と前記第２の電極の駆動回路とを備え、
    前記第２の駆動回路は、前記第１の電極の駆動回路もしくは前記第２の電極の駆動回路の基板上に搭載されていることを特徴とするプラズマディスプレイ装置。
13. 請求項１２記載のプラズマディスプレイ装置において、
    前記第３種の電極の群は、前記プラズマディスプレイパネルの辺部の領域で共通接続されており、
    前記第３種の電極の群の共通接続の配線と前記第２の駆動回路とを接続する配線は、前記第１の電極の駆動回路もしくは前記第２の電極の駆動回路の配線を構成するフレキシブルモジュールの一部を使用して構成されていることを特徴とするプラズマディスプレイ装置。

Images