JPH05198603A - Ｉｃチップの実装構造 - Google Patents
Ｉｃチップの実装構造Info
- Publication number
- JPH05198603A JPH05198603A JP4008561A JP856192A JPH05198603A JP H05198603 A JPH05198603 A JP H05198603A JP 4008561 A JP4008561 A JP 4008561A JP 856192 A JP856192 A JP 856192A JP H05198603 A JPH05198603 A JP H05198603A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- wiring
- terminals
- wiring board
- mounting structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】
【目的】 本発明はＩＣチップの実装構造に関し、ファ
インで多くのパッド端子を有するＩＣチップと、複雑で
多種多様な配線基板への電気的接続を可能とし、且つＩ
Ｃチップと配線部を含めた実装エリアの小型化及び高信
頼化が可能なＩＣチップの実装構造を実現することを目
的とする。 【構成】 同一ＩＣチップ１２の複数の接続パッド電極
１３と、異なる複数の配線基板１０，１１上の複数の端
子１４とを接続して成るように構成する。
インで多くのパッド端子を有するＩＣチップと、複雑で
多種多様な配線基板への電気的接続を可能とし、且つＩ
Ｃチップと配線部を含めた実装エリアの小型化及び高信
頼化が可能なＩＣチップの実装構造を実現することを目
的とする。 【構成】 同一ＩＣチップ１２の複数の接続パッド電極
１３と、異なる複数の配線基板１０，１１上の複数の端
子１４とを接続して成るように構成する。
Description
【０００１】
【産業上の利用分野】本発明はＩＣチップの実装構造に
関する。詳しくはプラズマディスプレイや液晶などの平
板形表示装置のパネル基板に直接ＩＣチップを搭載する
場合等に用いられるＩＣチップの実装技術に関する。
関する。詳しくはプラズマディスプレイや液晶などの平
板形表示装置のパネル基板に直接ＩＣチップを搭載する
場合等に用いられるＩＣチップの実装技術に関する。
【０００２】ＩＣはその機能の拡大に伴い、端子数の増
大と端子ピッチの縮小化が益々進みつつある。このため
ＩＣパッド端子と配線基板との接続手法も、ＴＡＢ（テ
ープオートメイテッドボンディング）方式などにより多
端子、ファインピッチ端子に対する接続方法として採用
されて来ている。しかしながらこの方式においても複雑
で多様な配線基板への接続に対する要求を満たしきれる
ものではない。このため多端子、ファインピッチのＩＣ
チップと、複雑で多種多様な配線基板への電気的接続を
可能とする実装方法が要求されている。
大と端子ピッチの縮小化が益々進みつつある。このため
ＩＣパッド端子と配線基板との接続手法も、ＴＡＢ（テ
ープオートメイテッドボンディング）方式などにより多
端子、ファインピッチ端子に対する接続方法として採用
されて来ている。しかしながらこの方式においても複雑
で多様な配線基板への接続に対する要求を満たしきれる
ものではない。このため多端子、ファインピッチのＩＣ
チップと、複雑で多種多様な配線基板への電気的接続を
可能とする実装方法が要求されている。
【０００３】
【従来の技術】以下平板形表示パネルの実装構造を例に
とり説明する。平板形表示パネルのドライバ用ＩＣチッ
プをパネル基板端面に直接搭載する実装技術（ＣＯＧ方
式など）は、表示ユニットの小型化、低価格化を実現す
る方式として開発が進められている。現在までに開発さ
れている方式は、パネル基板上に形成されているマトリ
クス表示電極と制御用の信号配線および電源配線に対し
て、図８（ａ）の如くＩＣチップ１をパネル基板２上に
フェースアップ状に配置しＩＣパッド電極端子からワイ
ヤ３によりワイヤボンディングすることにより電気的接
続を行うか、あるいは図８（ｂ）に示すように、ＩＣチ
ップ１をパネル基板２上にフェースダウン状に配置し、
予めＩＣパッド電極端子上に形成されたバンプ４により
直接接続を行う方式などが考えられている。何れにして
も、パネル基板上に全ての電気配線が形成されており、
これらとＩＣパッド電極端子との接続をとる実装形態に
なっている。
とり説明する。平板形表示パネルのドライバ用ＩＣチッ
プをパネル基板端面に直接搭載する実装技術（ＣＯＧ方
式など）は、表示ユニットの小型化、低価格化を実現す
る方式として開発が進められている。現在までに開発さ
れている方式は、パネル基板上に形成されているマトリ
クス表示電極と制御用の信号配線および電源配線に対し
て、図８（ａ）の如くＩＣチップ１をパネル基板２上に
フェースアップ状に配置しＩＣパッド電極端子からワイ
ヤ３によりワイヤボンディングすることにより電気的接
続を行うか、あるいは図８（ｂ）に示すように、ＩＣチ
ップ１をパネル基板２上にフェースダウン状に配置し、
予めＩＣパッド電極端子上に形成されたバンプ４により
直接接続を行う方式などが考えられている。何れにして
も、パネル基板上に全ての電気配線が形成されており、
これらとＩＣパッド電極端子との接続をとる実装形態に
なっている。
【０００４】
【発明が解決しようとする課題】上記従来の配線方式で
は、パネル基板上の信号線および電源供給線は複数本あ
って、これらを並列させてＩＣチップに供給する必要が
あるため、クロスオーバーを施した多層配線形態を採ら
ざるを得なくなる。パネル基板の製造工程において、こ
のクロスオーバー多層配線は、例えば２層配線の場合、
最下層配線を形成した後、配線のクロス部分に絶縁層を
形成し、その上に次の配線層を形成するという複雑な工
程が必要になる。配線層数が増えれば、さらに工程が複
雑化するのは明らかであり、この結果、従来のＩＣチッ
プを搭載しない構造に比べて、工程数の増加、歩留り低
下などにより価格が上昇し、低価格化を達成できないと
いう問題が発生する。
は、パネル基板上の信号線および電源供給線は複数本あ
って、これらを並列させてＩＣチップに供給する必要が
あるため、クロスオーバーを施した多層配線形態を採ら
ざるを得なくなる。パネル基板の製造工程において、こ
のクロスオーバー多層配線は、例えば２層配線の場合、
最下層配線を形成した後、配線のクロス部分に絶縁層を
形成し、その上に次の配線層を形成するという複雑な工
程が必要になる。配線層数が増えれば、さらに工程が複
雑化するのは明らかであり、この結果、従来のＩＣチッ
プを搭載しない構造に比べて、工程数の増加、歩留り低
下などにより価格が上昇し、低価格化を達成できないと
いう問題が発生する。
【０００５】そこで、以上のパネル基板上の多層配線を
避ける方法として、ＩＣチップは直接パネル基板上に搭
載するが、配線層のみ別基板で製作し、この配線基板を
パネル基板の端部に熱圧着する等して接続する方法も考
えられているが、接続端子数が増えるので、低価格化、
高信頼化のメリットはなくなる。
避ける方法として、ＩＣチップは直接パネル基板上に搭
載するが、配線層のみ別基板で製作し、この配線基板を
パネル基板の端部に熱圧着する等して接続する方法も考
えられているが、接続端子数が増えるので、低価格化、
高信頼化のメリットはなくなる。
【０００６】さらに、従来の直接実装法（ＣＯＧ方式）
では、パネル基板の端面部分において、ＩＣチップを実
装する面積と、このＩＣチップへの制御信号および電源
配線を施すための配線エリアが必要になっていたため、
全体の実装エリアの面積、すなわち表示部以外の“額
縁”部の面積が大きくなってしまい、小型化のメリット
が半減するという問題があった。
では、パネル基板の端面部分において、ＩＣチップを実
装する面積と、このＩＣチップへの制御信号および電源
配線を施すための配線エリアが必要になっていたため、
全体の実装エリアの面積、すなわち表示部以外の“額
縁”部の面積が大きくなってしまい、小型化のメリット
が半減するという問題があった。
【０００７】本発明は、ファインで多くのパッド端子を
有するＩＣチップと、複雑で多種多様な配線基板への電
気的接続を可能とし、且つＩＣチップと配線部を含めた
実装エリアの小型化及び高信頼化が可能なＩＣチップの
実装構造を実現しようとする。
有するＩＣチップと、複雑で多種多様な配線基板への電
気的接続を可能とし、且つＩＣチップと配線部を含めた
実装エリアの小型化及び高信頼化が可能なＩＣチップの
実装構造を実現しようとする。
【０００８】
【課題を解決するための手段】本発明のＩＣチップの実
装構造においては、 同一ＩＣチップ１２の複数のパッ
ド電極１３と、異なる複数の配線基板１０，１１上の複
数の端子１４とを接続したことを特徴とする。また、そ
れに加えて、前記ＩＣチップ１２の複数のパッド電極１
３と、前記複数の配線基板１０，１１上の複数の端子１
４との接続において、該複数の配線基板に対して、それ
ぞれ異なる接続方式にて配線したことを特徴とする。
装構造においては、 同一ＩＣチップ１２の複数のパッ
ド電極１３と、異なる複数の配線基板１０，１１上の複
数の端子１４とを接続したことを特徴とする。また、そ
れに加えて、前記ＩＣチップ１２の複数のパッド電極１
３と、前記複数の配線基板１０，１１上の複数の端子１
４との接続において、該複数の配線基板に対して、それ
ぞれ異なる接続方式にて配線したことを特徴とする。
【０００９】また、それに加えて、前記複数の配線基板
１０，１１の１つが、ＩＣチップ１２上に配置され、該
配線基板のリード端子３４とＩＣチップパッド電極１３
とを接続したことを特徴とする。またそれに加えて、前
記ＩＣチップパッド電極１３と複数の配線基板１０，１
１配線端子１４とを、高さが異なるバンプや大きさの異
なる導電性粒子のひとつかまたは複数の集合体、あるい
は弾力性のある導電性粒子のひとつかまたは複数の集合
体３５を用いて接続したことを特徴とする。この構成を
採ることによりファインで多くのパッド端子を有するＩ
Ｃチップと複雑で多種多様な配線基板への電気的接続を
可能とし、且つＩＣチップと配線部を含めた実装エリア
の小型化及び高信頼化が可能なＩＣチップの実装構造が
得られる。
１０，１１の１つが、ＩＣチップ１２上に配置され、該
配線基板のリード端子３４とＩＣチップパッド電極１３
とを接続したことを特徴とする。またそれに加えて、前
記ＩＣチップパッド電極１３と複数の配線基板１０，１
１配線端子１４とを、高さが異なるバンプや大きさの異
なる導電性粒子のひとつかまたは複数の集合体、あるい
は弾力性のある導電性粒子のひとつかまたは複数の集合
体３５を用いて接続したことを特徴とする。この構成を
採ることによりファインで多くのパッド端子を有するＩ
Ｃチップと複雑で多種多様な配線基板への電気的接続を
可能とし、且つＩＣチップと配線部を含めた実装エリア
の小型化及び高信頼化が可能なＩＣチップの実装構造が
得られる。
【００１０】
【作用】本発明では、図１に示すように同一チップの複
数のパッド電極１３と、異なる複数の配線基板１０，１
１上の複数の端子１４とを接続するようにしたことによ
り、ＩＣチップ１２を介して複数の配線基板を接続する
ことができる。また図４に示すようにＩＣチップ１２と
複数の配線基板１０，１１との接続に、ワイヤボンディ
ング、熱圧着あるいは接着剤等の異なる接続方法、また
は図６に示すサイズを異ならせたり、弾力性を持たせた
バンプや導電性粒子３５を用いることにより、複雑多様
な接続を行うことが可能となる。
数のパッド電極１３と、異なる複数の配線基板１０，１
１上の複数の端子１４とを接続するようにしたことによ
り、ＩＣチップ１２を介して複数の配線基板を接続する
ことができる。また図４に示すようにＩＣチップ１２と
複数の配線基板１０，１１との接続に、ワイヤボンディ
ング、熱圧着あるいは接着剤等の異なる接続方法、また
は図６に示すサイズを異ならせたり、弾力性を持たせた
バンプや導電性粒子３５を用いることにより、複雑多様
な接続を行うことが可能となる。
【００１１】
【実施例】図１は本発明の第１の実施例を示す図であ
る。本実施例は、第１の配線基板１０と、該第１の配線
基板１０と高さの異なる位置に配置された第２の配線基
板１１に対し、ＩＣチップ１２をワイヤボンディングで
接続したものであり、（ａ）図はＩＣチップ１２を直接
第１の配線基板１０に搭載したもの、（ｂ）図は第１の
配線基板１０上に搭載された第２の配線基板１１の上に
ＩＣチップ１２を搭載したもので、何れもＩＣチップ１
２のパッド電極１３と配線基板の端子１４とをワイヤ１
５により接続している。
る。本実施例は、第１の配線基板１０と、該第１の配線
基板１０と高さの異なる位置に配置された第２の配線基
板１１に対し、ＩＣチップ１２をワイヤボンディングで
接続したものであり、（ａ）図はＩＣチップ１２を直接
第１の配線基板１０に搭載したもの、（ｂ）図は第１の
配線基板１０上に搭載された第２の配線基板１１の上に
ＩＣチップ１２を搭載したもので、何れもＩＣチップ１
２のパッド電極１３と配線基板の端子１４とをワイヤ１
５により接続している。
【００１２】このように構成された本実施例は、高密度
で多くの端子を有するＩＣチップと複数の配線基板との
接続を行うことができ、さらに次に述べる応用例の如き
効果を発揮することができる。
で多くの端子を有するＩＣチップと複数の配線基板との
接続を行うことができ、さらに次に述べる応用例の如き
効果を発揮することができる。
【００１３】図２は前記図１（ａ）で説明した第１の実
施例の応用例を示す図で、（ａ）は平面図、（ｂ）は
（ａ）図のＢ部拡大図、（ｃ）は（ａ）図のＣ部拡大図
である。本応用例は、液晶表示装置、ＰＤＰ等のフラッ
トディスプレイパネルを駆動するためのモジュール基板
であり、（ａ）図の如く第１の配線基板１０の上にドラ
イバＩＣチップ１２と第２の配線基板としてのフレキシ
ブル基板１６とを搭載し、モジュール化したものであ
る。
施例の応用例を示す図で、（ａ）は平面図、（ｂ）は
（ａ）図のＢ部拡大図、（ｃ）は（ａ）図のＣ部拡大図
である。本応用例は、液晶表示装置、ＰＤＰ等のフラッ
トディスプレイパネルを駆動するためのモジュール基板
であり、（ａ）図の如く第１の配線基板１０の上にドラ
イバＩＣチップ１２と第２の配線基板としてのフレキシ
ブル基板１６とを搭載し、モジュール化したものであ
る。
【００１４】上記第１の配線基板１０には、ドライバＩ
Ｃ１２へ入力する電源や信号配線パターン１７が形成さ
れている。またフレキシブル基板１６にはドライバＩＣ
チップ１２の出力をパネル電極端子に接続するための多
数の電極配線１８及び端子１９が形成されている。また
フレキシブル基板１６の下部には、ＩＣチップ１２を配
置するための切り欠き２０および穴２１を設けるととも
に、ＩＣチップ１２への各種接続配線端子２２が設けら
れている。そして配線基板１０の表面にフレキシブル基
板１６を貼り付けるが、この時配線基板１０上にＩＣチ
ップ１２をダイボンディングする位置と前記切り欠き２
０および穴２１とを合わせるように貼りつける。
Ｃ１２へ入力する電源や信号配線パターン１７が形成さ
れている。またフレキシブル基板１６にはドライバＩＣ
チップ１２の出力をパネル電極端子に接続するための多
数の電極配線１８及び端子１９が形成されている。また
フレキシブル基板１６の下部には、ＩＣチップ１２を配
置するための切り欠き２０および穴２１を設けるととも
に、ＩＣチップ１２への各種接続配線端子２２が設けら
れている。そして配線基板１０の表面にフレキシブル基
板１６を貼り付けるが、この時配線基板１０上にＩＣチ
ップ１２をダイボンディングする位置と前記切り欠き２
０および穴２１とを合わせるように貼りつける。
【００１５】この貼り付けが終わった後、ＩＣチップ１
２を配線基板１０上にダイボンディングし、さらにＩＣ
チップ１２の入力パッド電極２３および電源パッド端子
と配線基板１０の対応する端子をワイヤ２４でワイヤボ
ンディングし、また、ＩＣチップ１２の出力パッド端子
２５とフレキシブル基板１６の対応する端子２２をワイ
ヤ２６でワイヤボンディングする。以上のワイヤボンデ
ィング後、ＩＣチップ近傍に防湿保護樹脂を塗布し、最
後に外部接続ケーブル２７およびその他の部品（抵抗、
コンデンサなど）を実装して完成する。
２を配線基板１０上にダイボンディングし、さらにＩＣ
チップ１２の入力パッド電極２３および電源パッド端子
と配線基板１０の対応する端子をワイヤ２４でワイヤボ
ンディングし、また、ＩＣチップ１２の出力パッド端子
２５とフレキシブル基板１６の対応する端子２２をワイ
ヤ２６でワイヤボンディングする。以上のワイヤボンデ
ィング後、ＩＣチップ近傍に防湿保護樹脂を塗布し、最
後に外部接続ケーブル２７およびその他の部品（抵抗、
コンデンサなど）を実装して完成する。
【００１６】以上のように構成された本応用例は、可撓
性を要求されるフレキシブル基板が、通常、多層になる
と非常に高価であるが本方式によれば価格の安い単層の
ものを用いることができる。そして多層配線に必要な信
号や電源配線部分は、価格の安い基板（ガラスエポキシ
基板など）に形成し、これを用いることにより、モジュ
ール全体の低価格化を達成することができる。また図９
に示す従来のモジュール基板の如くドライバＩＣチップ
のワイヤボンディングによる接続とフレキシブル基板１
６の熱圧着による接続とを別々に行う方式に比べて接続
点数（箇所）が減るので信頼性も向上する。
性を要求されるフレキシブル基板が、通常、多層になる
と非常に高価であるが本方式によれば価格の安い単層の
ものを用いることができる。そして多層配線に必要な信
号や電源配線部分は、価格の安い基板（ガラスエポキシ
基板など）に形成し、これを用いることにより、モジュ
ール全体の低価格化を達成することができる。また図９
に示す従来のモジュール基板の如くドライバＩＣチップ
のワイヤボンディングによる接続とフレキシブル基板１
６の熱圧着による接続とを別々に行う方式に比べて接続
点数（箇所）が減るので信頼性も向上する。
【００１７】図３は前記図１（ｂ）で説明した第１の実
施例の他の応用例を示す図で、（ａ）は斜視図、（ｂ）
は（ａ）図のｂ−ｂ線における断面図である。本応用例
は、第１の実施例を平板形表示パネルに応用した例であ
り、同図の如くパネル基板２８の端面上に単層また多層
の配線基板２９を配置接着し、該配線基板２９上にパネ
ル駆動用ドライバＩＣチップ１２を搭載するとともに、
該ＩＣチップ１２のパッド電極２３，２５と該配線基板
２９の配線端子１４およびパネル表示電極端子３０とを
電気的に接続している。
施例の他の応用例を示す図で、（ａ）は斜視図、（ｂ）
は（ａ）図のｂ−ｂ線における断面図である。本応用例
は、第１の実施例を平板形表示パネルに応用した例であ
り、同図の如くパネル基板２８の端面上に単層また多層
の配線基板２９を配置接着し、該配線基板２９上にパネ
ル駆動用ドライバＩＣチップ１２を搭載するとともに、
該ＩＣチップ１２のパッド電極２３，２５と該配線基板
２９の配線端子１４およびパネル表示電極端子３０とを
電気的に接続している。
【００１８】そして配線基板２９は、通常のガラスエポ
キシ、ポリエステルまたはポリイミドなどの絶縁材料を
用いた単層あるいは多層基板により形成され、複数のド
ライバＩＣチップ１２への制御信号および電源用の配線
３１が施されている。またＩＣチップ１２の入力パッド
電極２３に対して接続用の端子１４が形成されている。
そして該配線基板２９をパネル基板２８の端部表面上の
所定位置に搭載接着し、さらに該配線基板２９上にドラ
イバチップ１２を搭載し、ダイボンディングした後、ド
ライバＩＣチップ１２の入力パッド電極２３と配線基板
２９上の制御信号線または電源線端子１４とを金線３２
などを用いてワイヤボンディングにより接続している。
さらにパネル基板上の表示電極端子３０とドライバＩＣ
チップ１２の出力パッド電極２５を同様にワイヤボンデ
ィングにより接続し表示電極を駆動できるようにしてい
る。この接続の後、ＩＣチップ表面と電気的接続部分に
対し、絶縁樹脂を塗布するなどして周囲環境からの保護
処理を行っている。
キシ、ポリエステルまたはポリイミドなどの絶縁材料を
用いた単層あるいは多層基板により形成され、複数のド
ライバＩＣチップ１２への制御信号および電源用の配線
３１が施されている。またＩＣチップ１２の入力パッド
電極２３に対して接続用の端子１４が形成されている。
そして該配線基板２９をパネル基板２８の端部表面上の
所定位置に搭載接着し、さらに該配線基板２９上にドラ
イバチップ１２を搭載し、ダイボンディングした後、ド
ライバＩＣチップ１２の入力パッド電極２３と配線基板
２９上の制御信号線または電源線端子１４とを金線３２
などを用いてワイヤボンディングにより接続している。
さらにパネル基板上の表示電極端子３０とドライバＩＣ
チップ１２の出力パッド電極２５を同様にワイヤボンデ
ィングにより接続し表示電極を駆動できるようにしてい
る。この接続の後、ＩＣチップ表面と電気的接続部分に
対し、絶縁樹脂を塗布するなどして周囲環境からの保護
処理を行っている。
【００１９】このように構成された本応用例によれば、
パネル表示部の製造工程と、ドライバＩＣへの複雑な配
線部分の製造工程を完全に切り離すことができるため、
それぞれを製造した後検査し、それらの良品同士を合体
する工程が可能となり、全体の製造歩留りを高め、従っ
て低価格化を達成できる。また制御信号や電源配線が施
された配線基板上にＩＣチップを搭載するとともに、パ
ネル表示端子とＩＣチップの電極パッド間はワイヤ配線
により直接接続するという実装構造により、この実装部
（“額縁”部）の面積を極めて小型にすることができ
る。さらに、パネル、配線基板およびドライバＩＣチッ
プの３素子間の接続端子数が最も少なくなり、ユニット
全体の接続工数を少なくできるので低価格化が実現でき
るとともに、信頼性をも向上させることができる。
パネル表示部の製造工程と、ドライバＩＣへの複雑な配
線部分の製造工程を完全に切り離すことができるため、
それぞれを製造した後検査し、それらの良品同士を合体
する工程が可能となり、全体の製造歩留りを高め、従っ
て低価格化を達成できる。また制御信号や電源配線が施
された配線基板上にＩＣチップを搭載するとともに、パ
ネル表示端子とＩＣチップの電極パッド間はワイヤ配線
により直接接続するという実装構造により、この実装部
（“額縁”部）の面積を極めて小型にすることができ
る。さらに、パネル、配線基板およびドライバＩＣチッ
プの３素子間の接続端子数が最も少なくなり、ユニット
全体の接続工数を少なくできるので低価格化が実現でき
るとともに、信頼性をも向上させることができる。
【００２０】図４は本発明の第２の実施例を示す図で、
（ａ）は平面図、（ｂ）は（ａ）図のｂ−ｂ線における
断面図である。本実施例は、同図に示すように、第１の
配線基板１０に対し、ＩＣチップ１２をダイボンディン
グし、この第１の配線基板１０上の配線３３とＩＣチッ
プ１２のパッド電極１３とをワイヤ１５によりワイヤボ
ンディングして接続する。この後さらに第２の配線基板
１１をＩＣチップ１２上に配置し、この第２の配線基板
１１上のリード端子３４と、ＩＣチップのパッド電極１
３とを直接接続する。直接接続する具体的な方法は、導
電性接着剤を用いて接着するか、バンプや導電性粒子の
単体または複数の集合体を介在させて接続することがで
きる。このパンプや導電性粒子による接続は、熱圧着や
接着剤により圧接接続か、あるいは導電性接着剤により
行う。以上の接続後、環境に対する保護を図るため、Ｉ
Ｃチップ近傍に防湿保護樹脂を塗布する。なお、前記導
電性粒子には導電性樹脂を用いることができる。このよ
うに構成された本実施例は第１の実施例と同様な効果を
有し、さらに次に述べる本実施例の応用例の如き効果を
発揮する。
（ａ）は平面図、（ｂ）は（ａ）図のｂ−ｂ線における
断面図である。本実施例は、同図に示すように、第１の
配線基板１０に対し、ＩＣチップ１２をダイボンディン
グし、この第１の配線基板１０上の配線３３とＩＣチッ
プ１２のパッド電極１３とをワイヤ１５によりワイヤボ
ンディングして接続する。この後さらに第２の配線基板
１１をＩＣチップ１２上に配置し、この第２の配線基板
１１上のリード端子３４と、ＩＣチップのパッド電極１
３とを直接接続する。直接接続する具体的な方法は、導
電性接着剤を用いて接着するか、バンプや導電性粒子の
単体または複数の集合体を介在させて接続することがで
きる。このパンプや導電性粒子による接続は、熱圧着や
接着剤により圧接接続か、あるいは導電性接着剤により
行う。以上の接続後、環境に対する保護を図るため、Ｉ
Ｃチップ近傍に防湿保護樹脂を塗布する。なお、前記導
電性粒子には導電性樹脂を用いることができる。このよ
うに構成された本実施例は第１の実施例と同様な効果を
有し、さらに次に述べる本実施例の応用例の如き効果を
発揮する。
【００２１】図５は上記第２の実施例の応用例を示す図
で、（ａ）は斜視図、（ｂ）は（ａ）図のｂ−ｂ線にお
ける断面図である。本応用例は、第２の実施例を平板形
表示パネルに応用した例である。同図において、２８は
パネル基板、２９は配線基板、１２はドライバＩＣチッ
プであり、該ＩＣチップ１２はパネル基板２８上に搭載
され、配線基板２９はパネル基板２８の端部表面の所定
の場所に搭載接着されている。
で、（ａ）は斜視図、（ｂ）は（ａ）図のｂ−ｂ線にお
ける断面図である。本応用例は、第２の実施例を平板形
表示パネルに応用した例である。同図において、２８は
パネル基板、２９は配線基板、１２はドライバＩＣチッ
プであり、該ＩＣチップ１２はパネル基板２８上に搭載
され、配線基板２９はパネル基板２８の端部表面の所定
の場所に搭載接着されている。
【００２２】そしてドライバＩＣチップ１２の入力パッ
ド電極２３と配線基板２９との接続は、配線基板２９よ
り延長したリード端子３４と各パッド２３上あるいはリ
ード端子３４上に形成したバンプ３５を介した熱圧着に
より接続されている。また、熱圧着によらず、導電性接
着剤を用いて端子部分を固着させる方法をとることもで
きる。このようなギャングボンディングを用いれば、多
端子の接続時間を短縮することができる。パネルの表示
電極端子３０とＩＣチップ１２の出力パッド電極２５と
の接続はワイヤボンディングにより接続している。
ド電極２３と配線基板２９との接続は、配線基板２９よ
り延長したリード端子３４と各パッド２３上あるいはリ
ード端子３４上に形成したバンプ３５を介した熱圧着に
より接続されている。また、熱圧着によらず、導電性接
着剤を用いて端子部分を固着させる方法をとることもで
きる。このようなギャングボンディングを用いれば、多
端子の接続時間を短縮することができる。パネルの表示
電極端子３０とＩＣチップ１２の出力パッド電極２５と
の接続はワイヤボンディングにより接続している。
【００２３】このように構成された本応用例は、第２の
実施例と同様な効果を有する上、次の様な効果も有す
る。即ち、配線基板とＩＣチップの接続において、長尺
の配線基板２９に対して複数のＩＣチップ１２のリード
端子３４を全てボンディングしておき、配線基板２９と
一体形に構成されたＩＣチップ１２の出力パッド電極２
５と表示電極端子３０との接続をワイヤボンディングで
行えば、量産性を向上することができる。
実施例と同様な効果を有する上、次の様な効果も有す
る。即ち、配線基板とＩＣチップの接続において、長尺
の配線基板２９に対して複数のＩＣチップ１２のリード
端子３４を全てボンディングしておき、配線基板２９と
一体形に構成されたＩＣチップ１２の出力パッド電極２
５と表示電極端子３０との接続をワイヤボンディングで
行えば、量産性を向上することができる。
【００２４】図６は本発明の第３の実施例を示す図で、
（ａ）は平面図、（ｂ）は（ａ）図のｂ−ｂ線における
断面図である。本実施例は同図に示すように、第１の配
線基板１０の上に第２の配線基板１１を平行させて装着
し、第２の配線基板１１から導出させたリード端子３４
を第１の配線基板１０上に配置する。そして、第１の配
線基板１０上の配線端子１４と、前記第２の配線基板１
１からのリード端子３４に対して、ＩＣチップ１２をフ
ェースダウン状に搭載し、パッド電極との接続を行う。
この場合、導電性接着剤を用いて接着するか、図の如く
バンプまたは導電性粒子の単体または複数の集合体３５
を介在させて接続することができる。この時、第１の配
線基板１０上の配線端子１４の高さと第２の配線基板１
１のリード端子３４との高さが異なる場合、図のように
第１の配線基板１０とＩＣチップ１２とが平行となるよ
うに配線端子１４側とリード端子３４側のバンプまたは
導電性粒子３５との高さや大きさを変えることにより、
適切な接続を行うことができる。あるいは、導電性粒子
の場合には、大きさは同じであっても粒子自体に弾力性
を持たせることにより自在な変形力により適切な接続を
行うことができる。
（ａ）は平面図、（ｂ）は（ａ）図のｂ−ｂ線における
断面図である。本実施例は同図に示すように、第１の配
線基板１０の上に第２の配線基板１１を平行させて装着
し、第２の配線基板１１から導出させたリード端子３４
を第１の配線基板１０上に配置する。そして、第１の配
線基板１０上の配線端子１４と、前記第２の配線基板１
１からのリード端子３４に対して、ＩＣチップ１２をフ
ェースダウン状に搭載し、パッド電極との接続を行う。
この場合、導電性接着剤を用いて接着するか、図の如く
バンプまたは導電性粒子の単体または複数の集合体３５
を介在させて接続することができる。この時、第１の配
線基板１０上の配線端子１４の高さと第２の配線基板１
１のリード端子３４との高さが異なる場合、図のように
第１の配線基板１０とＩＣチップ１２とが平行となるよ
うに配線端子１４側とリード端子３４側のバンプまたは
導電性粒子３５との高さや大きさを変えることにより、
適切な接続を行うことができる。あるいは、導電性粒子
の場合には、大きさは同じであっても粒子自体に弾力性
を持たせることにより自在な変形力により適切な接続を
行うことができる。
【００２５】図７は本発明の第３の実施例の応用例を示
す図で、（ａ）は斜視図、（ｂ）は（ａ）図のｂ−ｂ線
における断面図である。本応用例は同図に示すように、
ドライバＩＣチップ１２をパネル基板２８の端面上にフ
ェースダウンにてフリップチップ形態により搭載したも
のであるが、予めＩＣチップ１２のパッド電極側にバン
プ３５を形成しておき、このバンプ３５をパネル基板２
８上の表示電極端子３０と配線基板２９上の各リード端
子３４部分に目合わせして載置し、その後熱圧着により
相互の電極間を一斉にボンディング（ギャングボンディ
ング）する。この場合、均一なボンディング品質を保つ
ため、表示電極端子３０部分の厚みと配線基板のリード
端子３４部分の厚みが異なる場合は、バンプ３５の高
さ、あるいはサイズによりこの電極の厚みの差を吸収す
るように設定することができる。また接続方法としては
以上の熱圧着によらず、導電性接着剤を用いて端子部分
を固着させる方法をとることもできる。さらに、ＩＣチ
ップ１２と基板２８との間に接着剤を塗布し、この接着
剤が乾燥する時の収縮力により固着する方法をとること
もできる。本方式は、全ての端子をギャングボンディン
グにより接続できるので、接続時間を極めて短縮するこ
とが可能となる。なお、以上の各応用例において、信号
線および電源線の一部は配線板を使わず、ガラス基板端
面上に形成することも可能である。
す図で、（ａ）は斜視図、（ｂ）は（ａ）図のｂ−ｂ線
における断面図である。本応用例は同図に示すように、
ドライバＩＣチップ１２をパネル基板２８の端面上にフ
ェースダウンにてフリップチップ形態により搭載したも
のであるが、予めＩＣチップ１２のパッド電極側にバン
プ３５を形成しておき、このバンプ３５をパネル基板２
８上の表示電極端子３０と配線基板２９上の各リード端
子３４部分に目合わせして載置し、その後熱圧着により
相互の電極間を一斉にボンディング（ギャングボンディ
ング）する。この場合、均一なボンディング品質を保つ
ため、表示電極端子３０部分の厚みと配線基板のリード
端子３４部分の厚みが異なる場合は、バンプ３５の高
さ、あるいはサイズによりこの電極の厚みの差を吸収す
るように設定することができる。また接続方法としては
以上の熱圧着によらず、導電性接着剤を用いて端子部分
を固着させる方法をとることもできる。さらに、ＩＣチ
ップ１２と基板２８との間に接着剤を塗布し、この接着
剤が乾燥する時の収縮力により固着する方法をとること
もできる。本方式は、全ての端子をギャングボンディン
グにより接続できるので、接続時間を極めて短縮するこ
とが可能となる。なお、以上の各応用例において、信号
線および電源線の一部は配線板を使わず、ガラス基板端
面上に形成することも可能である。
【００２６】
【発明の効果】本発明に依れば、液晶表示パネル等に用
いた場合、パネル表示部の製造工程と、ドライバＩＣへ
の複雑な配線部分の製造工程を完全に切り離すことがで
きるため、それぞれを製造した後、検査し、それらの良
品同士を合体する工程が可能となり、全体の製造歩留り
を高め、従って低価格化を達成することができる。
いた場合、パネル表示部の製造工程と、ドライバＩＣへ
の複雑な配線部分の製造工程を完全に切り離すことがで
きるため、それぞれを製造した後、検査し、それらの良
品同士を合体する工程が可能となり、全体の製造歩留り
を高め、従って低価格化を達成することができる。
【００２７】また、制御信号や電源配線が施された配線
基板上にＩＣチップを搭載するとともに、パネル表示端
子とＩＣチップの電極パッド間はワイヤ配線により直接
接続するという実装構造により、この実装部（額縁部）
の面積を極めて小さくするこができる。さらに、パネ
ル、配線基板およびドライバＩＣチップの３素子間の接
続端子数が最も少なくなり、ユニット全体の接続工数を
少なくできるので低価格化が実現できると共に、信頼性
の向上も可能となる。
基板上にＩＣチップを搭載するとともに、パネル表示端
子とＩＣチップの電極パッド間はワイヤ配線により直接
接続するという実装構造により、この実装部（額縁部）
の面積を極めて小さくするこができる。さらに、パネ
ル、配線基板およびドライバＩＣチップの３素子間の接
続端子数が最も少なくなり、ユニット全体の接続工数を
少なくできるので低価格化が実現できると共に、信頼性
の向上も可能となる。
【図１】本発明の第１の実施例を示す図である。
【図２】本発明の第１の実施例の応用例を示す図で、
（ａ）は平面図、（ｂ）は（ａ）図のＢ部拡大図、
（ｃ）は（ａ）図のＣ部拡大図である。
（ａ）は平面図、（ｂ）は（ａ）図のＢ部拡大図、
（ｃ）は（ａ）図のＣ部拡大図である。
【図３】本発明の第１の実施例の他の応用例を示す図
で、（ａ）は斜視図、（ｂ）は（ａ）図のｂ−ｂ線にお
ける断面図である。
で、（ａ）は斜視図、（ｂ）は（ａ）図のｂ−ｂ線にお
ける断面図である。
【図４】本発明の第２の実施例を示す図で、（ａ）は平
面図、（ｂ）は（ａ）図のｂ−ｂ線における断面図であ
る。
面図、（ｂ）は（ａ）図のｂ−ｂ線における断面図であ
る。
【図５】本発明の第２の実施例の応用例を示す図で、
（ａ）は斜視図、（ｂ）は（ａ）図のｂ−ｂ線における
断面図である。
（ａ）は斜視図、（ｂ）は（ａ）図のｂ−ｂ線における
断面図である。
【図６】本発明の第３の実施例を示す図で、（ａ）は平
面図、（ｂ）は（ａ）図のｂ−ｂ線における断面図であ
る。
面図、（ｂ）は（ａ）図のｂ−ｂ線における断面図であ
る。
【図７】本発明の第３の実施例の応用例を示す図で、
（ａ）は斜視部、（ｂ）は（ａ）図のｂ−ｂ線における
断面図である。
（ａ）は斜視部、（ｂ）は（ａ）図のｂ−ｂ線における
断面図である。
【図８】従来のＩＣチップの実装構造を示す図である。
【図９】従来のフラットデイスプレイパネル駆動用のモ
ジュール基板を示す図である。
ジュール基板を示す図である。
１０…第１の配線基板 １１…第２の配線基板 １２…ＩＣチップ １３…ＩＣチップのパッド電極 １４…配線端子 １５，２４，２６…ワイヤ １６…フレキシブル基板 １７…電源・信号配線パターン １８…電極配線 １９…電極配線端子 ２０…切り欠き ２１…穴 ２２…接続配線端子 ２３…入力パッド電極 ２５…出力パッド電極 ２７…外部接続ケーブル ２８…パネル基板 ２９…配線基板 ３０…パネル表示電極端子 ３１，３３…配線 ３２…金線 ３４…リード端子 ３５…バンプ
Claims (5)
- 【請求項１】 同一ＩＣチップ（１２）の複数の接続パ
ッド電極（１３）と、異なる複数の配線基板（１０，１
１）上の複数の端子（１４）とを接続したことを特徴と
するＩＣチップの実装構造。 - 【請求項２】 前記ＩＣチップ（１２）の複数のパッド
電極（１３）と、前記複数の配線基板（１０，１１）上
の複数の端子（１４）との接続において、該複数の配線
基板に対して、それぞれ異なる接続方式にて配線したこ
とを特徴とする請求項１のＩＣチップの実装構造。 - 【請求項３】 前記複数の配線基板（１０，１１）の１
つがＩＣチップ（１２）上に配置され、該配線基板のリ
ード端子（３４）とＩＣチップパッド電極（１３）とを
接続したことを特徴とする請求項１のＩＣチップの実装
構造。 - 【請求項４】 前記ＩＣチップパッド電極（１３）と複
数の配線基板（１０，１１）の配線端子（１４）とを、
高さまたは大きさが異なるバンプまたは導電粒子の単体
あるいは複数の集合体（３５）を用いて接続したことを
特徴とする請求項１のＩＣチップの実装構造。 - 【請求項５】 前記ＩＣチップパッド電極（１３）と複
数の配線基板（１０，１１）の配線端子（１４）とを弾
力性のあるバンプまたは導電性粒子の単体あるいは複数
の集合体（３５）を用いて接続したことを特徴とする請
求項１のＩＣチップの実装構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4008561A JP2803699B2 (ja) | 1992-01-21 | 1992-01-21 | Ｉｃチップの実装構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4008561A JP2803699B2 (ja) | 1992-01-21 | 1992-01-21 | Ｉｃチップの実装構造 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10023462A Division JP2862081B2 (ja) | 1998-02-04 | 1998-02-04 | Ｉｃチップの実装構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05198603A true JPH05198603A (ja) | 1993-08-06 |
| JP2803699B2 JP2803699B2 (ja) | 1998-09-24 |
Family
ID=11696504
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4008561A Expired - Lifetime JP2803699B2 (ja) | 1992-01-21 | 1992-01-21 | Ｉｃチップの実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2803699B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0689111A2 (en) | 1994-06-22 | 1995-12-27 | Seiko Epson Corporation | Electronic timepiece with an alarm and method for setting the alarm time |
| US6703792B2 (en) | 1999-02-25 | 2004-03-09 | Fujitsu Limited | Module for mounting driver IC |
| US6703702B2 (en) | 2001-07-30 | 2004-03-09 | Fujitsu Hitachi Plasma Display Limited | IC chip mounting structure and display device |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63114239A (ja) * | 1986-10-31 | 1988-05-19 | Ibiden Co Ltd | 半導体搭載用基板 |
| JPH03236245A (ja) * | 1990-02-13 | 1991-10-22 | Nec Corp | 半導体装置 |
-
1992
- 1992-01-21 JP JP4008561A patent/JP2803699B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63114239A (ja) * | 1986-10-31 | 1988-05-19 | Ibiden Co Ltd | 半導体搭載用基板 |
| JPH03236245A (ja) * | 1990-02-13 | 1991-10-22 | Nec Corp | 半導体装置 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0689111A2 (en) | 1994-06-22 | 1995-12-27 | Seiko Epson Corporation | Electronic timepiece with an alarm and method for setting the alarm time |
| US5559762A (en) * | 1994-06-22 | 1996-09-24 | Seiko Epson Corporation | Electronic clock with alarm and method for setting alarm time |
| US6703792B2 (en) | 1999-02-25 | 2004-03-09 | Fujitsu Limited | Module for mounting driver IC |
| KR100562256B1 (ko) * | 1999-02-25 | 2006-03-22 | 후지쯔 가부시끼가이샤 | 드라이버ｉｃ 실장 모듈 |
| US6703702B2 (en) | 2001-07-30 | 2004-03-09 | Fujitsu Hitachi Plasma Display Limited | IC chip mounting structure and display device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2803699B2 (ja) | 1998-09-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3579903B2 (ja) | 半導体素子の実装構造及び半導体装置の実装構造並びに液晶表示装置 | |
| US6501157B1 (en) | Substrate for accepting wire bonded or flip-chip components | |
| US7550842B2 (en) | Integrated circuit assembly | |
| US8493538B2 (en) | Flat display panel | |
| US6452260B1 (en) | Electrical interface to integrated circuit device having high density I/O count | |
| US20050156293A1 (en) | Routing element for use in multi-chip modules, multi-chip modules including the routing element and methods | |
| JP3207743B2 (ja) | フレキシブル配線基板の端子構造およびそれを用いたｉｃチップの実装構造 | |
| JP2602237B2 (ja) | 液晶表示装置 | |
| JPH05198603A (ja) | Ｉｃチップの実装構造 | |
| JP3404446B2 (ja) | テープキャリアパッケージ及びそのテープキャリアパッケージを備えた液晶表示装置 | |
| JP2862081B2 (ja) | Ｉｃチップの実装構造 | |
| JPH05173166A (ja) | 液晶表示装置 | |
| JP3601455B2 (ja) | 液晶表示装置 | |
| JP2669352B2 (ja) | 液晶表示装置 | |
| JP3987288B2 (ja) | 半導体素子の実装構造及び液晶表示装置 | |
| JPH09232377A (ja) | 実装構造体およびその製造方法 | |
| JP3224848B2 (ja) | 液晶表示装置 | |
| JP2882394B2 (ja) | 液晶表示装置 | |
| JPH06223896A (ja) | パネルの実装構造および実装方法 | |
| JP3608514B2 (ja) | 半導体素子の実装構造及び電子装置 | |
| JP2001202029A (ja) | 大型ディスプレイパネル用ドライバモジュール | |
| TW546514B (en) | Liquid crystal display module structure | |
| JP2504106B2 (ja) | 液晶表示装置 | |
| JP2003234371A (ja) | 半導体装置の実装構造 | |
| JPH047866A (ja) | 混成集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19971202 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980602 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080717 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090717 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100717 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100717 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110717 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110717 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120717 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120717 Year of fee payment: 14 |