JPS63114239A - 半導体搭載用基板 - Google Patents
半導体搭載用基板Info
- Publication number
- JPS63114239A JPS63114239A JP61261123A JP26112386A JPS63114239A JP S63114239 A JPS63114239 A JP S63114239A JP 61261123 A JP61261123 A JP 61261123A JP 26112386 A JP26112386 A JP 26112386A JP S63114239 A JPS63114239 A JP S63114239A
- Authority
- JP
- Japan
- Prior art keywords
- bonding
- board
- opening
- substrate
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 58
- 239000000758 substrate Substances 0.000 claims description 59
- 239000000853 adhesive Substances 0.000 claims description 30
- 230000001070 adhesive effect Effects 0.000 claims description 30
- 239000004020 conductor Substances 0.000 claims description 27
- 239000012790 adhesive layer Substances 0.000 claims description 7
- 229920005989 resin Polymers 0.000 abstract description 11
- 239000011347 resin Substances 0.000 abstract description 11
- 238000005520 cutting process Methods 0.000 abstract description 7
- 238000003754 machining Methods 0.000 abstract description 2
- 230000003247 decreasing effect Effects 0.000 abstract 2
- 238000004806 packaging method and process Methods 0.000 abstract 1
- 239000003822 epoxy resin Substances 0.000 description 6
- 229920000647 polyepoxide Polymers 0.000 description 6
- 238000007789 sealing Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- 239000004593 Epoxy Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000005070 ripening Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は半導体装置に用いられる半導体搭載用基板に関
するもので、特にピングリットアレイ及びハイフリット
IC2J、板等のパッケージ用基板に関するものである
。
するもので、特にピングリットアレイ及びハイフリット
IC2J、板等のパッケージ用基板に関するものである
。
(従来の技術)
従来、特開昭59−181650号公報に示す如くこの
種の半導体搭載用基板は、その半導体搭載部に半導体素
子を4!置固定するとともに、この半導体素子と基板ヒ
に形成した導体回路とをボンディングワイヤー等を使用
して電気的に接続して、半導体装置として利用されるも
のである。
種の半導体搭載用基板は、その半導体搭載部に半導体素
子を4!置固定するとともに、この半導体素子と基板ヒ
に形成した導体回路とをボンディングワイヤー等を使用
して電気的に接続して、半導体装置として利用されるも
のである。
ところて、この種の半導体搭載用基板か積層構造を採る
場合、半導体搭載部及び導体回路か形成された配線基板
(以下、これを下基板と称する)に、半導体搭載部に対
応する開口部か形成された配線基板(以ド、これを上基
板と称する)を接着シートを介して熱圧着することによ
り製造される。
場合、半導体搭載部及び導体回路か形成された配線基板
(以下、これを下基板と称する)に、半導体搭載部に対
応する開口部か形成された配線基板(以ド、これを上基
板と称する)を接着シートを介して熱圧着することによ
り製造される。
このような積層構造を採る半導体搭載用基板としては、
従来は第8図に示したようなものである。すなわち、接
合に用いられる接着シート(24)はBステージ状態に
あるため、これを上記方法に従い熱圧着すると、Bステ
ージ状態にある樹脂の−・部(24a)がその熱硬化に
伴いボンディング端子(21)、Lにはみ出してくる。
従来は第8図に示したようなものである。すなわち、接
合に用いられる接着シート(24)はBステージ状態に
あるため、これを上記方法に従い熱圧着すると、Bステ
ージ状態にある樹脂の−・部(24a)がその熱硬化に
伴いボンディング端子(21)、Lにはみ出してくる。
そして、場合によっては、ボンディング端子(21)上
にはみ出した樹脂の−・部(24a)か半導体搭載部(
25)を有する下基板(22)のボンディング端子(2
1)上にさらに流れ出し、これによってボンディング端
子(21)上が覆われるから、下基板(22)のボンデ
インクエリアの欠如を招き、半導体搭載部(25)内に
搭載される半導体素子とボンディング端子(21)との
ホンディングワイヤー等による接続が不可梯となること
がある。
にはみ出した樹脂の−・部(24a)か半導体搭載部(
25)を有する下基板(22)のボンディング端子(2
1)上にさらに流れ出し、これによってボンディング端
子(21)上が覆われるから、下基板(22)のボンデ
インクエリアの欠如を招き、半導体搭載部(25)内に
搭載される半導体素子とボンディング端子(21)との
ホンディングワイヤー等による接続が不可梯となること
がある。
また、第9図は、この接着シート(24)の一部(24
a)のはみ出しを予想し、接着シート(24)に上基板
(2コ)に形成された開口部のサイズより広い開口部を
あらかじめ形成して、これを下基板(22)と上基板(
23)との間に挟んで熱圧着することにより製造された
積層構造を採る半導体搭載用基板を示したものである。
a)のはみ出しを予想し、接着シート(24)に上基板
(2コ)に形成された開口部のサイズより広い開口部を
あらかじめ形成して、これを下基板(22)と上基板(
23)との間に挟んで熱圧着することにより製造された
積層構造を採る半導体搭載用基板を示したものである。
この図に示す如く、熟圧若時のズレや、予想以下の樹脂
のはみ出しにより、上基板(23)の開L1部の接合面
側に微少な隙間4<形成される。この隙間には、半導体
素子をボンディングワイヤー等で基板」】に形成した導
体回路(21)と電気的にta続lノだ後、耐水性等の
信頼性を高める目的で半導体搭載部を樹脂封止するとき
に、空気のたまりが生じる場合かあり、このような空気
のたまりが生じると、その後の処理r程内ての加熱によ
り空気が封止樹脂内を移動しボンディングワイヤーを切
ることがあり、電気的信頼性の低ドをもたらすのである
。
のはみ出しにより、上基板(23)の開L1部の接合面
側に微少な隙間4<形成される。この隙間には、半導体
素子をボンディングワイヤー等で基板」】に形成した導
体回路(21)と電気的にta続lノだ後、耐水性等の
信頼性を高める目的で半導体搭載部を樹脂封止するとき
に、空気のたまりが生じる場合かあり、このような空気
のたまりが生じると、その後の処理r程内ての加熱によ
り空気が封止樹脂内を移動しボンディングワイヤーを切
ることがあり、電気的信頼性の低ドをもたらすのである
。
(発明が解決しようとする問題点)
本発明は以上の様な実状に鑑みてなされたもので、その
解決しようとする問題点は、導体回路を形成した下基板
に、開口部を有する1枚以上の上基板が接着シー1〜を
介して積層された場合に生じる接着シートのボンディン
グ端子上への流れである。
解決しようとする問題点は、導体回路を形成した下基板
に、開口部を有する1枚以上の上基板が接着シー1〜を
介して積層された場合に生じる接着シートのボンディン
グ端子上への流れである。
そして、本発明の目的とするところは、開口部ををした
上基板の開口部の内周線上の接着側を削除する構成とす
ることにより、、hJ&板の開口部の内周線上からはみ
出す樹脂の暖を減少させ、下基板に形成されたボンディ
ング端子の有効ボンディングエリアを確保することにあ
り、また上基板の開口部の端面を例えば斜め方向に面取
りすることにより、半導体素子を樹脂封止した際、空気
のたまりを防止して、電気的接続の信頼性を向上させた
半導体搭載用基板を提供することにある。
上基板の開口部の内周線上の接着側を削除する構成とす
ることにより、、hJ&板の開口部の内周線上からはみ
出す樹脂の暖を減少させ、下基板に形成されたボンディ
ング端子の有効ボンディングエリアを確保することにあ
り、また上基板の開口部の端面を例えば斜め方向に面取
りすることにより、半導体素子を樹脂封止した際、空気
のたまりを防止して、電気的接続の信頼性を向上させた
半導体搭載用基板を提供することにある。
(問題点を解決するためのL段)
以上の問題点を解決するために、本発明か採った手段は
。
。
「半導体素子搭載部及び導体回路が形成された配v;L
基板と、前記半導体素子搭載部に対応する開口部及び導
体回路が形成された1枚以上の配線基板とを、各々接着
層を介して積層された構造からなる゛ト導体搭佐用基板
において、前記開口部が形成された1枚以上の配線基板
の開「1部周辺の接合面側に、凹部を形成したことを特
徴とする半導体MFJIJ′f1基板」である。
基板と、前記半導体素子搭載部に対応する開口部及び導
体回路が形成された1枚以上の配線基板とを、各々接着
層を介して積層された構造からなる゛ト導体搭佐用基板
において、前記開口部が形成された1枚以上の配線基板
の開「1部周辺の接合面側に、凹部を形成したことを特
徴とする半導体MFJIJ′f1基板」である。
以下、この手段を図面に示した具体例に従って詳細に説
明する。
明する。
第1図は本発明による積層構造を採る゛ト導一体搭佐用
基板(10)の−例を示す創視図であり、このlaに示
されたt導体搭載用基板(10)は一般にピングリット
アレイとよばれるものである。
基板(10)の−例を示す創視図であり、このlaに示
されたt導体搭載用基板(10)は一般にピングリット
アレイとよばれるものである。
この半導体pSJI&用基板(10)は、樹脂素材から
成る基材のヒ面に半導体搭載部部(15)及導体回路(
11)が形成されている下基板(12)と、樹脂素材か
ら成る基材に開口部(ISa)及び導体回路(11)が
形成されているhPA板(13)とが、接着シート(1
4)を介して熱圧着されているもので、この半導体搭載
用基板(10)においては、第2図に示すように、上基
板(+3)の開口部(lsa)の接合面側の内周に面取
り加工を施すことにより面取り部(16)が形成されて
いる。なお、下基板(12)に形成した導体回路(11
)の半導体搭載部(15)側に突出した部分はボンディ
ング端子となるものである0以上のことにより、−h基
板(13)の接合面側の開口部(15a)は被接合面側
である下基板(12)の半導体搭載部(15)より広く
なった状態となっている。そして、上基板(13)の開
口部(15a)周辺の接合面側には、第2図に示すよう
に、四部(30)が形成しである。この凹部(30)は
、而取り加工等により形成されるものであり、−1−、
基板(13)の開[1部(15a)周辺全体に連続して
形成したり、あるいは開口部(15a)の周辺に部分的
に形成するものである。
成る基材のヒ面に半導体搭載部部(15)及導体回路(
11)が形成されている下基板(12)と、樹脂素材か
ら成る基材に開口部(ISa)及び導体回路(11)が
形成されているhPA板(13)とが、接着シート(1
4)を介して熱圧着されているもので、この半導体搭載
用基板(10)においては、第2図に示すように、上基
板(+3)の開口部(lsa)の接合面側の内周に面取
り加工を施すことにより面取り部(16)が形成されて
いる。なお、下基板(12)に形成した導体回路(11
)の半導体搭載部(15)側に突出した部分はボンディ
ング端子となるものである0以上のことにより、−h基
板(13)の接合面側の開口部(15a)は被接合面側
である下基板(12)の半導体搭載部(15)より広く
なった状態となっている。そして、上基板(13)の開
口部(15a)周辺の接合面側には、第2図に示すよう
に、四部(30)が形成しである。この凹部(30)は
、而取り加工等により形成されるものであり、−1−、
基板(13)の開[1部(15a)周辺全体に連続して
形成したり、あるいは開口部(15a)の周辺に部分的
に形成するものである。
四部(コ0)を形成するための上基板(13)に対する
面取り加工は、この基板(13)の開口部(15a)を
中抜き加1°する場合に同時に行って面取り部(16)
を形成する。このようにして、四部(:lO)を形成す
る場合、開口部(15a)か形成された上基板(13)
の接合面側の開口部(lsa)内周縁りを削除して、第
2図に示すような斜め面取り加工することにより面取り
部(16)を形成する他に、第3図に示すような曲面加
工により曲面部(17)を形成することや、第4関に示
すような切削加工により段部(18)を形成することも
1q能である。
面取り加工は、この基板(13)の開口部(15a)を
中抜き加1°する場合に同時に行って面取り部(16)
を形成する。このようにして、四部(:lO)を形成す
る場合、開口部(15a)か形成された上基板(13)
の接合面側の開口部(lsa)内周縁りを削除して、第
2図に示すような斜め面取り加工することにより面取り
部(16)を形成する他に、第3図に示すような曲面加
工により曲面部(17)を形成することや、第4関に示
すような切削加工により段部(18)を形成することも
1q能である。
また、この上基板(13)の下側に配置される接着シー
ト(14)にも、開口部(15a)に対応する開口部を
当該接着シート(I4)をあらかじめ中抜き加工するこ
とにより形成する必要があるが、この開口部を形成する
場合、その大きさは上基板(igの接合面側の開口部(
15a)より広く、そして−上基板(13)の面取り加
工等を施した接合面側の開「コ部位より狭い大きさで加
工を行うことが望ましい。
ト(14)にも、開口部(15a)に対応する開口部を
当該接着シート(I4)をあらかじめ中抜き加工するこ
とにより形成する必要があるが、この開口部を形成する
場合、その大きさは上基板(igの接合面側の開口部(
15a)より広く、そして−上基板(13)の面取り加
工等を施した接合面側の開「コ部位より狭い大きさで加
工を行うことが望ましい。
以上のような四部(30)としての、面取り加工による
面取り部(16)、曲面加工による曲面部(17)ある
いは切削加工による段部(18)を−上基板(13)に
形成することにより、接着シート(14)の接合部を上
基板(13)の開口部(15a)より広げて、接着シー
ト(14)の上基板(+2)に形成されているボンディ
ング端子(+ 1 ) kへの流れ出しを減少させ、″
F上基板12)のボンディング端子(11)のボンディ
ングエリアの確保かでき、又接合部に微少な隙間が形成
されないため、樹脂封七の際の電気的信頼性を向ヒさせ
ることができるのである。
面取り部(16)、曲面加工による曲面部(17)ある
いは切削加工による段部(18)を−上基板(13)に
形成することにより、接着シート(14)の接合部を上
基板(13)の開口部(15a)より広げて、接着シー
ト(14)の上基板(+2)に形成されているボンディ
ング端子(+ 1 ) kへの流れ出しを減少させ、″
F上基板12)のボンディング端子(11)のボンディ
ングエリアの確保かでき、又接合部に微少な隙間が形成
されないため、樹脂封七の際の電気的信頼性を向ヒさせ
ることができるのである。
また、接着層を形成する接着シート(14)としては、
プリプレグ又はBステージを施したψ着剤により形成し
たものであることが望ましい。その理由は、当該接着シ
ート(14)を挟んでI−基板(13)及び上基板(1
2)を熱圧着した場合に両者の接着を効率良く行なうこ
とができるからである。さらに。
プリプレグ又はBステージを施したψ着剤により形成し
たものであることが望ましい。その理由は、当該接着シ
ート(14)を挟んでI−基板(13)及び上基板(1
2)を熱圧着した場合に両者の接着を効率良く行なうこ
とができるからである。さらに。
上記の半導体搭載用基板(lO)としては、ビングリッ
ドアレイもしくはハイブリッドIC基板であっ”Cもよ
いものである。
ドアレイもしくはハイブリッドIC基板であっ”Cもよ
いものである。
(発明の作用)
以上のような積層構造を採る半導体搭載用基板(10)
を構成している上基板(13)の開11部(+5a)の
内周を面取り加工等を施して四部(30)を形成するこ
とにより、接着シー)(14)がはみ出したとしても、
この接着シート(14)のはみ出した部分は当該四部(
コ0)内に保持され、それ以北のボンデインク端子側へ
移動することはないのである。従って、F基板(12)
のボンディング端子(導体回路(11))側への接右シ
ート(14)のはみ出しを減少させることか可使となり
、ボンディングの欠如を防1):することかでき、又接
nシートの欠如による接着層の彎少な隙間の発生を防止
することができ、エポキシ樹脂等による封止後の電気的
信頼性は向上するのである。
を構成している上基板(13)の開11部(+5a)の
内周を面取り加工等を施して四部(30)を形成するこ
とにより、接着シー)(14)がはみ出したとしても、
この接着シート(14)のはみ出した部分は当該四部(
コ0)内に保持され、それ以北のボンデインク端子側へ
移動することはないのである。従って、F基板(12)
のボンディング端子(導体回路(11))側への接右シ
ート(14)のはみ出しを減少させることか可使となり
、ボンディングの欠如を防1):することかでき、又接
nシートの欠如による接着層の彎少な隙間の発生を防止
することができ、エポキシ樹脂等による封止後の電気的
信頼性は向上するのである。
また、本発明は、半導体M載部(15)と導体回路(1
1)を形成した下基板(12)に、開口部(15a)及
び導体回路(11)を形成した上基板(1:l)を何枚
重ねようか、適応されるものである。
1)を形成した下基板(12)に、開口部(15a)及
び導体回路(11)を形成した上基板(1:l)を何枚
重ねようか、適応されるものである。
以下に、本発明を実施例に基づいて詳細に説明する。
(実施例)
実施例1
第2図に示す如く、ガラス−エポキシ基板にて半導体搭
載!(15)と導体回路(11)を形成した下基板(I
2)と、ガラス−エポキシ基板にて開口部(15a)及
び導体回路(11)を形成した上基板(13)(但し、
接合面側の開口部(ISa)内周には面取り加工が施さ
れている)とを接着シート(14)を介して積層熱圧着
し、外部出力端子として導体ピンを装着したプラスチッ
クピングリッドアレイ用基板を形成した。この基板のt
導体搭載部(15)に半導体素子を搭載実?C後、エポ
キシ樹脂等を用い封止した。この場合、上基板(13)
の接合面側の開口部(15a)内周は被接合面側の開口
部内周より広がるのである。これにより、被接合面側の
開口部からはみ出す接着シート(14)のはみ出した部
分は四部(30)内に保持されるから、この接着シート
(I4)の半導体格a、部(15)側へのはみ出し量は
減少され。
載!(15)と導体回路(11)を形成した下基板(I
2)と、ガラス−エポキシ基板にて開口部(15a)及
び導体回路(11)を形成した上基板(13)(但し、
接合面側の開口部(ISa)内周には面取り加工が施さ
れている)とを接着シート(14)を介して積層熱圧着
し、外部出力端子として導体ピンを装着したプラスチッ
クピングリッドアレイ用基板を形成した。この基板のt
導体搭載部(15)に半導体素子を搭載実?C後、エポ
キシ樹脂等を用い封止した。この場合、上基板(13)
の接合面側の開口部(15a)内周は被接合面側の開口
部内周より広がるのである。これにより、被接合面側の
開口部からはみ出す接着シート(14)のはみ出した部
分は四部(30)内に保持されるから、この接着シート
(I4)の半導体格a、部(15)側へのはみ出し量は
減少され。
′F上基板12)のボンディングエリアは確保される。
又接着シート(14)を中抜きする場合、1:、基板(
13)の接合面側の開口部(15a)より広く、そして
而取り加工を施された接合面側の開口部位より狭い大き
さて加工を行うことにより、接着シートの(14)の欠
如により接着層に発生する微少な隙間を防+hでき、エ
ポキシ樹脂等による封止後の電気的信頼性は向上した。
13)の接合面側の開口部(15a)より広く、そして
而取り加工を施された接合面側の開口部位より狭い大き
さて加工を行うことにより、接着シートの(14)の欠
如により接着層に発生する微少な隙間を防+hでき、エ
ポキシ樹脂等による封止後の電気的信頼性は向上した。
なお、本発明に係る上基板(13)の開口部(15a)
自問縁Hの接合面側の一部を削除する形状は、第3図に
示す如く曲面加工を施して曲面部(17)を有する形状
の他、第4図に示す如くザグリ加工を施して0部(18
)を有する形状がある。
自問縁Hの接合面側の一部を削除する形状は、第3図に
示す如く曲面加工を施して曲面部(17)を有する形状
の他、第4図に示す如くザグリ加工を施して0部(18
)を有する形状がある。
1世
第5図に示す如く、ガラス−トリアジン基板にて半導体
Mat¥8(+5)と導体回路(11)を形成した下基
板(12)と、ガラス−トリアジン基板にて開口部(+
5a)及び導体回路(11)を形成した2枚の上基板(
13)(+9) (但し、接合面側の開口部(ISa)
内周には面取り加工が施されている)とを接着シート(
14)を介して積層熱圧着し、外部出力端子として導体
ピンを装着したプラスチックピングリッドアレイ用基板
を形成した。この基板の半導体搭載部(15)に半導体
素子を搭載実装後、エポキシ樹脂を用い對1卜した。こ
の場合、上基板(13)の接合面側の開口部(+5a)
内周は被接合面側の開口部内周により広かり、被接合面
側の開口811(15a)の太きさよりはみ出す接着シ
ートのはみ出し量は減少され、下基板(12)及び上ノ
S板(19)のボンディングエリアは確保される。又接
着シート(14)を中抜きする場合、上基板(1:1)
(19)の接合面側の開口部(+5a)より広く、そし
て面取り加工を施された接合面側の開口部位より狭い大
きさで加工を行うことにより、接着シート(14)の欠
如により接着層に発生する微少な隙間を防11−でき、
エポキシ樹脂等によろ゛電気的信頼性は向ヒした。
Mat¥8(+5)と導体回路(11)を形成した下基
板(12)と、ガラス−トリアジン基板にて開口部(+
5a)及び導体回路(11)を形成した2枚の上基板(
13)(+9) (但し、接合面側の開口部(ISa)
内周には面取り加工が施されている)とを接着シート(
14)を介して積層熱圧着し、外部出力端子として導体
ピンを装着したプラスチックピングリッドアレイ用基板
を形成した。この基板の半導体搭載部(15)に半導体
素子を搭載実装後、エポキシ樹脂を用い對1卜した。こ
の場合、上基板(13)の接合面側の開口部(+5a)
内周は被接合面側の開口部内周により広かり、被接合面
側の開口811(15a)の太きさよりはみ出す接着シ
ートのはみ出し量は減少され、下基板(12)及び上ノ
S板(19)のボンディングエリアは確保される。又接
着シート(14)を中抜きする場合、上基板(1:1)
(19)の接合面側の開口部(+5a)より広く、そし
て面取り加工を施された接合面側の開口部位より狭い大
きさで加工を行うことにより、接着シート(14)の欠
如により接着層に発生する微少な隙間を防11−でき、
エポキシ樹脂等によろ゛電気的信頼性は向ヒした。
なお、本発明に係るし基&(13)の開口部(15a)
内周縁−にの接合面側の一部を削除する形状は、第6図
に示す如く曲面加工を施して曲面部(17)を有する形
状の他、第7図に示す如くザグリ加工を施して段部(1
8)を有する形状がある。
内周縁−にの接合面側の一部を削除する形状は、第6図
に示す如く曲面加工を施して曲面部(17)を有する形
状の他、第7図に示す如くザグリ加工を施して段部(1
8)を有する形状がある。
(発明の効果)
以ノー詳述した通り1本9.明に係る半導体搭載用ノふ
板(10)にあっては、半導体搭載部(15)及び導体
回路(11)が形成された下基板(12)と、半導体装
置部(15)に対応する開口部(15a)及び導体回路
(11)か形成された1教具−ヒのF基板(1コ)とを
、各々接着シー) (14)を介して積層熱圧着して形
成したことにその特徴かあり、これにより半導体搭載用
基板(10)にあっては、積F!熱圧着の際、下基板(
12)のボンディング端子(11)への接着シート(1
’l)の流れ出しによるボンディングエリアの欠如、す
なわち半導体素子と下基板(12)の導体回路(11)
とのボンディングワイヤーによる電気的接続の不漁を防
止し、又エポキシ樹脂等による′Mthの際、接着シー
トの欠如からくる接着層の微少な隙間の発生による空気
のたまりを防I卜することができ、電気的信頼性を向上
させた′半導体搭載用基板(10)か提供できる。
板(10)にあっては、半導体搭載部(15)及び導体
回路(11)が形成された下基板(12)と、半導体装
置部(15)に対応する開口部(15a)及び導体回路
(11)か形成された1教具−ヒのF基板(1コ)とを
、各々接着シー) (14)を介して積層熱圧着して形
成したことにその特徴かあり、これにより半導体搭載用
基板(10)にあっては、積F!熱圧着の際、下基板(
12)のボンディング端子(11)への接着シート(1
’l)の流れ出しによるボンディングエリアの欠如、す
なわち半導体素子と下基板(12)の導体回路(11)
とのボンディングワイヤーによる電気的接続の不漁を防
止し、又エポキシ樹脂等による′Mthの際、接着シー
トの欠如からくる接着層の微少な隙間の発生による空気
のたまりを防I卜することができ、電気的信頼性を向上
させた′半導体搭載用基板(10)か提供できる。
第1図は本発明に係る半導体搭載用基板であるビングリ
ッドアレイな示す斜視図、第2図はfJS1図に示した
半導体搭載用基板の半導体搭載部の拡大縦断面図、第3
1’II−第7図は各々未発+11の他の実施例を示す
第2図に対応した拡大縦断面図、第8図及び第9UAは
従来の半導体搭載用基板のt導体Ms載部の拡大縦断面
図である。 符 号 の 説 明 10・・・(本発明の)半導体搭載用基板、 11・・
・導体回路(ボンディング端子) 、 12−・・下基
板、13−h基板、14−・・接$シート、15−’#
;jBt[affi、lト・・面取り部、17・・・曲
面部、18・・・段部、19・・・−上基板、 20・
・・(従来の)半導体搭載用基板、21−・・ボンディ
ング端子、22・・・下基板、23−h基板、24・・
・接着シート、25・・・半導体搭載部、 30−・・
凹部。 特許出願願人 イビデン株式会社 代 理 人 第1図 第2図 第3図 第4図 第5図 第6図 第7図 第8図
ッドアレイな示す斜視図、第2図はfJS1図に示した
半導体搭載用基板の半導体搭載部の拡大縦断面図、第3
1’II−第7図は各々未発+11の他の実施例を示す
第2図に対応した拡大縦断面図、第8図及び第9UAは
従来の半導体搭載用基板のt導体Ms載部の拡大縦断面
図である。 符 号 の 説 明 10・・・(本発明の)半導体搭載用基板、 11・・
・導体回路(ボンディング端子) 、 12−・・下基
板、13−h基板、14−・・接$シート、15−’#
;jBt[affi、lト・・面取り部、17・・・曲
面部、18・・・段部、19・・・−上基板、 20・
・・(従来の)半導体搭載用基板、21−・・ボンディ
ング端子、22・・・下基板、23−h基板、24・・
・接着シート、25・・・半導体搭載部、 30−・・
凹部。 特許出願願人 イビデン株式会社 代 理 人 第1図 第2図 第3図 第4図 第5図 第6図 第7図 第8図
Claims (1)
- 【特許請求の範囲】 1)、半導体素子搭載部及び導体回路が形成された配線
基板と、前記半導体素子搭載部に対応する開口部及び導
体回路が形成された1枚以上の配線基板とを、各々接着
層を介して積層された構造からなる半導体搭載用基板に
おいて、 前記開口部が形成された1枚以上の配線基板の開口部周
辺の接合面側に、凹部を形成したことを特徴とする半導
体搭載用基板。 2)、前記接着層はプリプレグ又はBステージを施した
接着剤により形成されることを特徴とする特許請求の範
囲第1項記載の半導体搭載用基板。 3)、前記半導体搭載用基板はピングリッドアレイもし
くはハイブリッドIC基板であることを特徴とする特許
請求の範囲第1項あるいは第2項記載の半導体搭載用基
板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61261123A JPH0746713B2 (ja) | 1986-10-31 | 1986-10-31 | 半導体搭載用基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61261123A JPH0746713B2 (ja) | 1986-10-31 | 1986-10-31 | 半導体搭載用基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS63114239A true JPS63114239A (ja) | 1988-05-19 |
JPH0746713B2 JPH0746713B2 (ja) | 1995-05-17 |
Family
ID=17357418
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61261123A Expired - Lifetime JPH0746713B2 (ja) | 1986-10-31 | 1986-10-31 | 半導体搭載用基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0746713B2 (ja) |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63150947A (ja) * | 1986-12-12 | 1988-06-23 | Ibiden Co Ltd | 半導体搭載用基板 |
JPS6484646A (en) * | 1987-09-26 | 1989-03-29 | Matsushita Electric Works Ltd | Manufacture of semiconductor package |
JPH02123755A (ja) * | 1988-11-02 | 1990-05-11 | Matsushita Electric Works Ltd | 多層プラスチックチップキャリア |
JPH02305494A (ja) * | 1989-04-24 | 1990-12-19 | Matsushita Electric Works Ltd | 多層配線基板の製造方法 |
JPH0330454A (ja) * | 1989-06-28 | 1991-02-08 | Narumi China Corp | セラミック積層パッケージ |
JPH0366199A (ja) * | 1989-08-03 | 1991-03-20 | Ibiden Co Ltd | フィルムキャリア |
JPH03101196A (ja) * | 1989-09-13 | 1991-04-25 | Ibiden Co Ltd | 多層プリント配線基板及びその製造方法 |
JPH05198603A (ja) * | 1992-01-21 | 1993-08-06 | Fujitsu Ltd | Icチップの実装構造 |
JP2003046256A (ja) * | 2001-05-25 | 2003-02-14 | Ibiden Co Ltd | Icチップ実装用基板の製造方法 |
JP2008186851A (ja) * | 2007-01-26 | 2008-08-14 | Nippon Mektron Ltd | 多層フレキシブルプリント配線板およびその製造方法 |
WO2009090879A1 (ja) * | 2008-01-18 | 2009-07-23 | Panasonic Corporation | 立体配線板 |
US8586876B2 (en) | 2010-06-09 | 2013-11-19 | Fujitsu Limited | Laminated circuit board and board producing method |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59132633A (ja) * | 1983-01-20 | 1984-07-30 | Matsushita Electronics Corp | 半導体装置 |
-
1986
- 1986-10-31 JP JP61261123A patent/JPH0746713B2/ja not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59132633A (ja) * | 1983-01-20 | 1984-07-30 | Matsushita Electronics Corp | 半導体装置 |
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63150947A (ja) * | 1986-12-12 | 1988-06-23 | Ibiden Co Ltd | 半導体搭載用基板 |
JPS6484646A (en) * | 1987-09-26 | 1989-03-29 | Matsushita Electric Works Ltd | Manufacture of semiconductor package |
JPH02123755A (ja) * | 1988-11-02 | 1990-05-11 | Matsushita Electric Works Ltd | 多層プラスチックチップキャリア |
JPH02305494A (ja) * | 1989-04-24 | 1990-12-19 | Matsushita Electric Works Ltd | 多層配線基板の製造方法 |
JPH0330454A (ja) * | 1989-06-28 | 1991-02-08 | Narumi China Corp | セラミック積層パッケージ |
JPH0366199A (ja) * | 1989-08-03 | 1991-03-20 | Ibiden Co Ltd | フィルムキャリア |
JPH03101196A (ja) * | 1989-09-13 | 1991-04-25 | Ibiden Co Ltd | 多層プリント配線基板及びその製造方法 |
JPH05198603A (ja) * | 1992-01-21 | 1993-08-06 | Fujitsu Ltd | Icチップの実装構造 |
JP2003046256A (ja) * | 2001-05-25 | 2003-02-14 | Ibiden Co Ltd | Icチップ実装用基板の製造方法 |
JP2008186851A (ja) * | 2007-01-26 | 2008-08-14 | Nippon Mektron Ltd | 多層フレキシブルプリント配線板およびその製造方法 |
WO2009090879A1 (ja) * | 2008-01-18 | 2009-07-23 | Panasonic Corporation | 立体配線板 |
US8278565B2 (en) | 2008-01-18 | 2012-10-02 | Panasonic Corporation | Three-dimensional wiring board |
US8586876B2 (en) | 2010-06-09 | 2013-11-19 | Fujitsu Limited | Laminated circuit board and board producing method |
Also Published As
Publication number | Publication date |
---|---|
JPH0746713B2 (ja) | 1995-05-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100263723B1 (ko) | 가요성 박막 반도체 패키지 | |
KR100333384B1 (ko) | 칩 사이즈 스택 패키지 및 그의 제조방법 | |
KR20010004562A (ko) | 칩 사이즈 스택 패키지 및 그의 제조 방법 | |
JP2002190488A (ja) | 半導体装置の製造方法および半導体装置 | |
JPH0794553A (ja) | 半導体装置およびその製造方法 | |
JPS63114239A (ja) | 半導体搭載用基板 | |
KR100721280B1 (ko) | 반도체 칩 조립체의 형성 방법과 기판 상의 회로로부터반도체 칩으로 와이어 본드부를 형성하는 장치 | |
TW419756B (en) | Process for producing BGA type semiconductor device, TAB tape for BGA type semiconductor device, and BGA type semiconductor device | |
US5661900A (en) | Method of fabricating an ultrasonically welded plastic support ring | |
US20040159924A1 (en) | Semiconductor device | |
JPH0786459A (ja) | 半導体装置 | |
CN100463132C (zh) | 晶片封装结构及其制造方法 | |
JP2001077266A (ja) | 樹脂封止型半導体装置の製造方法 | |
JP3303825B2 (ja) | 半導体装置の製造方法 | |
JPS63150947A (ja) | 半導体搭載用基板 | |
JP2002076068A (ja) | 半導体装置の製造方法 | |
US7601560B2 (en) | Method for producing an electronic circuit | |
JPH1197580A (ja) | 半導体装置および集積半導体装置 | |
JPH0462948A (ja) | 半導体装置 | |
JP2718299B2 (ja) | 大規模集積回路 | |
JP2003007773A (ja) | ボンディングツールおよびボンディング方法 | |
KR200179421Y1 (ko) | 적층형 반도체 패캐이지 | |
JPH0864745A (ja) | 半導体装置 | |
KR0152576B1 (ko) | 센터 패드를 갖는 적층칩 패키지 | |
JP2001077281A (ja) | 樹脂封止型半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |