KR20010004562A - 칩 사이즈 스택 패키지 및 그의 제조 방법 - Google Patents

칩 사이즈 스택 패키지 및 그의 제조 방법 Download PDF

Info

Publication number
KR20010004562A
KR20010004562A KR1019990025252A KR19990025252A KR20010004562A KR 20010004562 A KR20010004562 A KR 20010004562A KR 1019990025252 A KR1019990025252 A KR 1019990025252A KR 19990025252 A KR19990025252 A KR 19990025252A KR 20010004562 A KR20010004562 A KR 20010004562A
Authority
KR
South Korea
Prior art keywords
metal
semiconductor chips
metal trace
substrate
stack package
Prior art date
Application number
KR1019990025252A
Other languages
English (en)
Other versions
KR100333388B1 (ko
Inventor
박상욱
김재면
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019990025252A priority Critical patent/KR100333388B1/ko
Priority to US09/604,091 priority patent/US6380615B1/en
Priority to JP2000197172A priority patent/JP4412439B2/ja
Publication of KR20010004562A publication Critical patent/KR20010004562A/ko
Application granted granted Critical
Publication of KR100333388B1 publication Critical patent/KR100333388B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명은 칩 사이즈 스택 패키지 및 그의 제조 방법을 개시한다. 개시된 본 발명은, 2개의 반도체 칩의 본딩 패드 형성면이 대향,배치된다. 각 반도체 칩의 본딩 패드 형성면에 본딩 패드가 노출되도록 절연층이 도포된다. 일단이 본딩 패드에 연결된 금속 트레이스가 각 절연층상에 증착된다. 각 금속 트레이스가 솔더 볼을 매개로 전기적으로 연결된다. 금속 트레이스의 가장자리에는 금속 와이어의 일단이 본딩되고, 금속 와이어의 타단이 노출되도록 상하부 반도체 칩의 측부와 그 사이가 봉지제로 몰딩된다.

Description

칩 사이즈 스택 패키지 및 그의 제조 방법{chip size stack package and method of fabricating the same}
본 발명은 칩 사이즈 스택 패키지 및 그의 제조 방법에 관한 것으로서, 보다 구체적으로는 적어도 2개 이상의 반도체 칩을 스택킹하여 반도체 칩 정도의 크기로 하나의 패키지로 구성한 스택 패키지 및 그의 제조 방법에 관한 것이다.
메모리 칩의 용량 증대는 빠른 속도로 진행되고 있다. 현재는 128M DRAM이 양산 단계에 있으며, 256M DRAM의 양산도 가까운 시일안에 도래할 것으로 보인다.
메모리 칩의 용량 증대, 다시말하면 고집적화를 이룰 수 있는 방법으로는 한정된 반도체 소자의 공간내에 보다 많은 수의 셀을 제조해 넣는 기술이 일반적으로 알려지고 있으나, 이와 같은 방법은 정밀한 미세 선폭을 요구하는 등 고난도의 기술과 많은 개발시간을 필요로 한다. 따라서 최근, 보다 쉬운 방법으로 고집적화를 이룰 수 있는 스택킹(Stacking) 기술이 개발되어 이에 대한 연구가 활발히 진행되고 있다.
반도체 업계에서 말하는 스택킹이란 적어도 2개 이상의 반도체 소자를 수직하게 쌓아 올려 메모리 용량을 배가시키는 기술로써, 이러한 스택킹에 의하면, 예를 들어 2개의 64M DRAM급 소자를 적층하여 128M DRAM급으로 구성할 수 있고, 또 2개의 128M DRAM급 소자를 적층하여 256M DRAM급으로 구성할 수 있다.
상기와 같은 스택킹에 의한 패키지의 전형적인 한 예의 구조가 도 1에 도시되어 있다. 도시된 바와 같이, 본딩 패드가 상부면에 배치된 반도체 칩(10)에 리드 프레임(11)의 인너 리드가 접착제로 부착되고, 이 인너 리드는 본딩 패드에 금속 와이어(12)로 연결되어 있다. 리드 프레임(11)의 아우터 리드가 양측으로 노출되도록, 전체 결과물이 봉지제(13)로 몰딩되어 있다.
이러한 하나의 패키지상에 동일 구조의 패키지가 적층된다. 즉, 상부에 적층되는 패키지의 아우터 리드가 하부 패키지의 리드 프레임 중간에 접합되어서, 전기적 연결이 되어 있다.
그러나, 상기와 같은 일반적인 스택 패키지는, 패키지의 전체 두께가 너무 두껍다는 단점이 있다. 또한, 상부 패키지의 신호 전달 경로가, 상부 패키지의 아우터 리드를 통해서 하부 패키지의 리드 프레임을 거쳐야 하기 때문에, 전기적인 신호 경로가 너무 길다는 단점도 있다. 특히, 상하부 패키지의 리드를 납땜으로 접합하는데, 이 납땜 불량으로 접속 불량이 자주 야기되었다.
이를 해소하기 위해서, 종래에는 도 2에 도시된 스택 패키지가 제시되었다. 도시된 바와 같이, 상하부 반도체 칩(1a,1b)의 본딩 패드 형성면이 소정 간격을 두고 배치된다. 상하부 리드 프레임(2a,2b)이 각 반도체 칩(1a,1b)의 본딩 패드 형성면에 접착되어서, 그의 인너 리드들이 금속 와이어(3a,3b)에 의해 본딩 패드에 전기적으로 연결되어 있다. 한편, 상부 리드 프레임(2a,2b)의 외측 단부가 하부 리드 프레임(2b)의 중간 부분에 본딩되어 있다. 하부 리드 프레임(2b)의 아우터 리드만이 노출되도록, 전체 결과물이 봉지제(4)로 몰딩되어 있다.
그러나, 도 2와 같은 상기된 종래의 스택 패키지도 다음과 같은 문제점을 안고 있다.
우선, 신호 전달 경로는 줄어들었지만, 신호 전달을 행하는 금속 와이어간의 거리가 매우 인접한 관계로 상하 반도체 칩이 동시에 구동될 때, 신호 간섭이 발생될 소지가 매우 높다.
또한, 각 리드 프레임을 전기적으로 연결시키기 위해서 레이저를 이용한 접합 방법이 사용되는데, 레이저 접합은 반영구적이라는 문제가 있다. 따라서, 만일 어느 하나의 반도체 칩에 불량이 발생되면, 2개의 반도체 칩 모두를 불량처리해야 하는 문제점이 있다.
부가적인 문제점으로는, 각 반도체 칩이 봉지제로 완전 밀폐되어 있기 때문에, 구동중에 열 발산이 효과적으로 이루어지지 않는다. 즉, 방열판 기능을 하는 히트 싱크(heat sink)를 설치할 부분이 없으므로, 열발산이 제대로 이루어지지 않게 된다.
따라서, 본 발명은 상기와 같은 문제점을 해소하기 위해 안출된 것으로서, 신호 간섭을 배제함과 아울러 신호 전달 경로를 짧게 할 수 있는 칩 사이즈 스택 패키지 및 그의 제조 방법을 제공하는데 목적이 있다.
본 발명의 다른 목적은 고가의 레이저 장비를 이용하지 않고 간단한 공정으로 적층된 반도체 칩들간의 전기적 신호 연결이 구현되도록 하는데 있다.
본 발명의 또 다른 목적은 각 반도체 칩의 분리가 용이하도록 하여, 어느 한 반도체 칩의 불량으로 스택 패키지 전체의 폐기 처분 사태를 방지하는데 있다.
본 발명의 또 하나의 목적은 히트 싱크를 부착하는 것을 가능하도록 하여, 열발산 특성을 향상시키는데 있다.
도 1 및 도 2는 종래의 스택 패키지를 나타낸 단면도.
도 3 내지 도 13은 본 발명의 실시예 1에 따른 칩 사이즈 패키지를 제조 공정 순서대로 나타낸 도면.
도 14는 본 발명의 실시예 2에 따른 칩 사이즈 패키지를 나타낸 단면도.
도 15는 실시예 1에서 사용되는 기판 패드와 금속 트레이스의 연결 방식을 나타낸 사시도.
도 16 및 도 17은 본 실시예 3에서 제시되는 2가지 연결 방식을 도 15와 대비해서 나타낸 사시도.
도 18은 본 발명의 실시예 4에 따라 기판에 스택 패키지가 배치되는 상태를 나타낸 단면도.
도 19는 본 발명의 실시예 5에 따른 칩 사이즈 스택 패키지가 기판에 실장된 상태를 나타낸 단면도.
도 20은 본 발명의 실시예 6에 따른 칩 사이즈 스택 패키지가 기판에 실장된 상태를 나타낸 단면도.
- 도면의 주요 부분에 대한 부호의 설명 -
20 ; 웨이퍼, 반도체 칩 21 ; 본딩 패드
30 ; 절연층 40 ; 금속 트레이스
50 ; 기판 51 ; 기판 패드
52,53 ; 함몰부 70 ; 금속 와이어
80,101 ; 솔더 볼 90 ; 봉지제
100 ; 전도성 플럭스 102 ; 솔더 브릿지
110 ; 히트 싱크
상기와 같은 목적을 달성하기 위해, 본 발명에 따른 칩 사이즈 스택 패키지는 다음과 같은 구성으로 이루어진다.
2개의 반도체 칩의 본딩 패드 형성면이 대향,배치된다. 각 반도체 칩의 본딩 패드 형성면에 본딩 패드가 노출되도록 절연층이 도포된다. 일단이 본딩 패드에 연결된 금속 트레이스가 각 절연층상에 증착된다. 각 금속 트레이스가 솔더 볼을 매개로 전기적으로 연결된다. 금속 트레이스의 가장자리에는 금속 와이어의 일단이 본딩되고, 금속 와이어의 타단이 노출되도록 상하부 반도체 칩의 측부와 그 사이가 봉지제로 몰딩된다.
상기와 같은 구조를 갖는 칩 사이즈 스택 패키지를 제조하는 방법은 다음과 같다.
복수개의 반도체 칩이 구성된 웨이퍼 표면에 절연층을 도포한 후, 절연층을 식각하여 본딩 패드를 노출시킨다. 절연층상에 금속층을 증착한 후, 금속층을 패터닝하여 일단이 본딩 패드에 연결된 금속 트레이스를 형성한다. 스크라이브 라인을 따라 웨이퍼를 절단하여 개개의 반도체 칩으로 분리한다.
한편, 분리된 반도체 칩이 실장되는 기판 표면에 반도체 칩이 수용되는 크기로 함몰부를 형성한다. 함몰부내에 어느 한 반도체 칩을 진입시켜 접착한 후, 기판의 패드와 금속 트레이스를 금속 와이어로 전기적으로 연결한다. 다른 반도체 칩의 금속 트레이스에는 수 개의 솔더 볼을 마운트하고, 각 솔더 볼을 함몰부내에 접착된 반도체 칩의 금속 트레이스에 마운트하여, 2개의 반도체 칩을 스택한다. 마지막으로, 상부 반도체 칩의 표면이 노출되도록 전체 결과물의 측부와 함몰부 내부를 봉지제로 몰딩한다.
상기된 본 발명의 구성에 의하면, 리드 프레임 대신에 금속 트레이스가 사용되므로 신호 간섭이 최소화되고, 리드 프레임 사용이 배제되므로 리드 프레임 접합을 위한 고가의 레이저 장비가 요구되지 않는다. 또한, 봉지제가 적층된 반도체 칩의 측부만 몰딩하게 되므로, 이 부분의 봉지제만 제거하면 적층된 반도체 칩을 손쉽게 분리할 수가 있으며, 또한 반도체 칩의 표면이 봉지제로부터 노출되어 있으므로 히트 싱크의 부착이 가능하게 된다. 특히, 솔더 볼을 중심으로 동일한 열팽창율을 갖는 2개의 반도체 칩이 상하에 배치되므로써, 솔더 볼의 접합 강도가 강화된다.
이하, 본 발명의 바람직한 실시예를 첨부도면에 의거하여 설명한다.
[실시예 1]
도 3 내지 도 13은 본 발명의 실시예 1에 따른 칩 사이즈 패키지를 제조 공정 순서대로 나타낸 도면이다.
먼저, 도 3에 도시된 바와 같이, 복수개의 반도체 칩이 구성된 웨이퍼(20)를 회전 테이블상에 올려놓고, 도 4와 같이 회전 테이블을 회전시키면서 절연층(30)을 웨이퍼(20)상에 스핀 코팅하면, 도 5와 같이 웨이퍼(20) 표면에 절연층(30)이 일정 두께로 도포된다.
그런 다음, 도 6과 같이 절연층(30)을 식각하여 본딩 패드(21)가 노출시킨다. 이어서, 도 7과 같이 절연층(30)상에 금속층을 증착한 후, 이 금속층을 패터닝하여 일단이 본딩 패드(21)에 연결된 금속 트레이스(40)를 형성한다. 그런 다음, 스크라이브 라인을 따라 웨이퍼(20)를 절단하여 개개의 반도체 칩으로 분리한다.
한편, 도 8과 같이 반도체 칩(20)이 실장되는 기판(50)에 반도체 칩(20)이 수용될 정도의 크기로 함몰부(52)를 형성한다. 분리된 반도체 칩(20) 하나를 함몰부(52)의 저면에 접착제(60)를 사용해서 접착한 후, 도 9와 같이 금속 와이어(70)로 금속 트레이스(40)와 기판(50)의 패드(51)를 전기적으로 연결한다.
이어서, 도 10 및 도 11과 같이 다른 반도체 칩(20)의 하부, 즉 금속 트레이스(40)의 밑면에 수 개의 솔더 볼(80)을 마운트한 후, 각 솔더 볼(80)을 함몰부(52)에 수용된 하부 반도체 칩(20)의 금속 트레이스(40)상에 마운트한다. 이러한 상태가 되면, 상부 반도체 칩(20)은 솔더 볼(80)을 통해 하부 반도체 칩(20)에 전기적으로 연결되고, 하부 반도체 칩(20)은 금속 와이어(70)를 매개로 기판(50)에 전기적으로 연결된다. 특히, 솔더 볼(80)은 종래와 같이 반도체 칩과 기판 사이에 위치하는 것이 아니라 열팽창율이 동일한 2개의 반도체 칩(20) 사이에 배치되므로, 열팽창계수 차이로 인해 솔더 볼(80)에 크랙이 형성되는 것이 방지된다.
마지막으로, 도 12와 같이 적층된 상하 반도체 칩(20)의 사이로 봉지제(90)를 플로우시키면, 봉지제(90)는 함몰부(51)를 완전 매립함과 아울러 각 반도체 칩(20)의 양측부도 차폐하게 된다. 따라서, 금속 와이어(70)와 기판(50)의 패드(51)가 연결된 부분도 봉지제(90)로 차폐된다. 도 13은 상기된 방법에 의해 적층된 반도체 칩(20) 8개가 기판(50)에 실장된 상태를 나타낸 사시도로서, 반도체 칩(20)은 외관상으로는 8개이지만 각 반도체 칩(20)의 하부에 함몰부에 수용된 반도체 칩들이 배치되어 있으므로, 총 16개의 반도체 칩(20)이 기판(50)에 실장된 상태이다.
한편, 도 12에 도시된 상태에서, 봉지제(90)로부터 노출된 상부 반도체 칩(20)의 표면에 히트 싱크(미도시)를 부착할 수도 있다.
[실시예 2]
도 14는 본 발명의 실시예 2에 따른 칩 사이즈 패키지를 나타낸 단면도로서, 2개의 반도체 칩을 스택하지 않은 경우이다. 즉, 실시예 1의 도 9 상태에서 바로 봉지제(90)로 몰딩한 상태이다.
[실시예 3]
도 15는 실시예 1에서 사용되는 기판 패드와 금속 트레이스의 연결 방식을 나타낸 사시도이고, 도 16 및 도 17은 본 실시예 3에서 제시되는 2가지 연결 방식을 대비해서 나타낸 사시도이다.
실시예 1에서는 도 15와 같이 외부 접속 단자로서 금속 와이어(70)를 이용해서 금속 트레이스(40)와 기판 패드(51)를 전기적으로 연결하였다. 이러한 방법 대신에, 도 16 및 도 17에 도시된 방법이 사용될 수 있다.
먼저, 도 16에 도시된 방법은 외부 접속 단자로 솔더 볼(101)을 이용하는 것이다. 도시된 바와 같이, 금속 트레이스(40)와 기판 패드(51) 사이에 전도성 플럭스(100)를 도포한 후, 솔더 볼(101)을 전도성 플럭스(100)에 마운트하는 방법이다.
도 17에 도시된 방법은 외부 접속 단자로 솔더 페이스트(102)를 금속 트레이스(40)와 기판 패드(51) 사이에 도포한 후, 리플로우 공정을 통해 형성되는 브릿지 형태의 솔더로 금속 트레이스(40)와 기판 패드(51)를 전기적으로 연결하는 방법이다.
[실시예 4]
도 18은 본 발명의 실시예 4에 따라 기판에 스택 패키지가 배치되는 상태를 나타낸 단면도이다. 도시된 바와 같이, 기판(50)의 어느 한 일면에만 스택 패키지를 배치하지 않고, 지그재그로 형태로 기판(50)의 양면 모두에 배치한다. 이러한 방법은 기판 두께를 증가시키지 않고 메모리 용량을 증대시킬 수가 있다.
[실시예 5]
도 19는 본 발명의 실시예 5에 따른 칩 사이즈 스택 패키지가 기판에 실장된 상태를 나타낸 단면도이다. 도시된 바와 같이, 함몰부(51)가 형성된 기판(50)의 후면으로부터도 다른 하나의 함몰부(52)를 형성한다. 이 함몰부(52)내에 접착제(120)를 매개로 히트 싱크(110)를 접착하면, 봉지제(90)로 완전 밀폐된 하부 반도체 칩(20)에서 발생되는 고열이 히트 싱크(110)를 통해 용이하게 발산될 수가 있다. 열발산 효과를 더욱 높이기 위해서, 히트 싱크(110)의 밑면에 요철홈(111)을 형성하는 것이 바람직하다.
[실시예 6]
도 20은 본 발명의 실시예 6에 따른 칩 사이즈 스택 패키지가 기판에 실장된 상태를 나타낸 단면도로서, 도시된 바와 같이, 기판(50)에 함몰부를 형성하지 않고 스택된 상하부 반도체 칩(20)을 직접 기판(50) 표면에 배치한 상태에서 봉지제(90)로 몰딩한다. 이러한 방법은 기판(50)에 함몰부를 형성하지 않으므로, 기판(50) 제작 비용을 절감할 수 있는 잇점이 있다.
이상에서 설명한 바와 같이 본 발명에 의하면, 리드 프레임 대신에 금속 트레이스가 사용되므로 신호 간섭이 최소화되고, 리드 프레임 사용이 배제되므로 리드 프레임 접합을 위한 고가의 레이저 장비가 요구되지 않는다.
또한, 봉지제가 적층된 반도체 칩의 측부만 몰딩하게 되므로, 이 부분의 봉지제만 제거하고 와이어 본딩만 분리하면 적층된 반도체 칩을 손쉽게 분리할 수가 있다. 따라서, 어느 한 반도체 칩 불량으로 전체 반도체 칩을 폐기처분하지 않아도 된다.
그리고, 상부 반도체 칩의 표면이 봉지제로부터 노출되어 있으므로 히트 싱크의 부착이 가능하게 된다.
특히, 솔더 볼을 중심으로 동일한 열팽창율을 갖는 2개의 반도체 칩이 상하에 배치되므로써, 솔더 볼의 접합 강도가 강화된다.
부가적으로, 스택 패키지중 하부 반도체 칩이 기판의 함몰부에 수용되므로, 스택 패키지에 의해 기판의 두께가 대폭 증가되지 않게 된다.
이상에서는 본 발명에 의한 스택 패키지 및 그의 제조 방법을 실시하기 위한 바람직한 실시예에 대하여 도시하고 또한 설명하였으나, 본 발명은 상기한 실시예에 한정되지 않고, 이하 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능할 것이다.

Claims (10)

  1. 본딩 패드 형성면이 대향 배치된 상하부 반도체 칩;
    상기 상하부 반도체 칩의 각 본딩 패드 형성면에 본딩 패드가 노출되도록 도포된 절연층;
    상기 각 절연층에 증착되어, 상기 본딩 패드에 연결된 금속 트레이스;
    상기 각 금속 트레이스 사이를 전기적으로 연결하는 솔더 볼;
    상기 금속 트레이스에 연결된 외부 접속 단자; 및
    상기 외부 접속 단자가 측면으로 노출되도록 전체 결과물의 측부를 몰딩하는 봉지제를 포함하는 것을 특징으로 하는 칩 사이즈 스택 패키지.
  2. 제 1 항에 있어서, 상기 외부 접속 단자는 금속 와이어인 것을 특징으로 하는 칩 사이즈 스택 패키지.
  3. 제 1 항에 있어서, 상기 외부 접속 단자는 금속 트레이스에 도포된 전도성 플럭스와, 상기 전도성 플럭스에 마운트된 솔더 볼인 것을 특징으로 하는 칩 사이즈 스택 패키지.
  4. 제 1 항에 있어서, 상기 외부 접속 단자는 금속 트레이스에 연결된 솔더 브릿지인 것을 특징으로 하는 칩 사이즈 스택 패키지.
  5. 제 1 항에 있어서, 상기 봉지제로부터 노출된 어느 한 반도체 칩의 면에 히트 싱크가 부착된 것을 특징으로 하는 칩 사이즈 스택 패키지.
  6. 복수개의 반도체 칩이 구성된 웨이퍼 표면에 절연층을 도포하고, 상기 절연층을 식각하여 각 반도체 칩의 본딩 패드를 노출시키는 단계;
    상기 절연층상에 금속층을 증착한 후, 상기 금속층을 패터닝하여 일단이 상기 노출된 각 본딩 패드에 연결된 금속 트레이스를 형성하는 단계;
    스크라이브 라인을 따라 상기 웨이퍼를 절단하여 개개의 반도체 칩으로 분리하는 단계;
    상기 각 반도체 칩이 실장되는 기판 표면에 함몰부를 형성하고, 상기 반도체 칩 하나를 상기 함몰부에 수용시켜 접착하는 단계;
    상기 반도체 칩의 금속 트레이스와 기판 패드를 전기적으로 연결하는 단계;
    상기 다른 반도체 칩의 금속 트레이스에 솔더 볼을 마운트한 후, 상기 솔더 볼을 함몰부에 접착된 반도체 칩의 금속 트레이스에 마운트하여, 2개의 반도체 칩을 스택하는 단계; 및
    상기 상부 반도체 칩의 표면만이 노출되도록, 상기 함몰부와 스택된 반도체 칩의 양측부를 봉지제로 몰딩하는 단계를 포함하는 것을 특징으로 하는 칩 사이즈 스택 패키지의 제조 방법.
  7. 제 6 항에 있어서, 상기 금속 트레이스와 기판 패드 연결 단계는
    상기 금속 트레이스에 금속 와이어의 일단을 본딩하고, 상기 금속 와이어의 타단을 기판 패드에 본딩하는 단계로 이루어지는 것을 특징으로 하는 칩 사이즈 스택 패키지의 제조 방법.
  8. 제 6 항에 있어서, 상기 금속 트레이스와 기판 패드 연결 단계는
    상기 금속 트레이스와 기판 패드 사이에 전도성 플럭스를 도포한 후, 상기 전도성 플럭스에 솔더 볼을 마운트하는 단계로 이루어지는 것을 특징으로 하는 칩 사이즈 스택 패키지의 제조 방법.
  9. 제 6 항에 있어서, 상기 금속 트레이스와 기판 패드 연결 단계는
    상기 금속 트레이스와 기판 패드 사이에 솔더 페이스트를 도포한 후, 리플로우 공정을 통해 솔더 페이스트를 솔더 브릿지로 형성하는 단계로 이루어지는 것을 특징으로 하는 칩 사이즈 스택 패키지의 제조 방법.
  10. 제 6 항에 있어서, 상기 함몰부의 후면으로부터 기판에 다른 함몰부를 형성하고, 이 함몰부에 히트 싱크를 접착하는 단계를 추가로 포함하는 것을 특징으로 하는 칩 사이즈 패키지의 제조 방법.
KR1019990025252A 1999-06-29 1999-06-29 칩 사이즈 스택 패키지 및 그의 제조 방법 KR100333388B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019990025252A KR100333388B1 (ko) 1999-06-29 1999-06-29 칩 사이즈 스택 패키지 및 그의 제조 방법
US09/604,091 US6380615B1 (en) 1999-06-29 2000-06-27 Chip size stack package, memory module having the same, and method of fabricating the module
JP2000197172A JP4412439B2 (ja) 1999-06-29 2000-06-29 メモリモジュール及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990025252A KR100333388B1 (ko) 1999-06-29 1999-06-29 칩 사이즈 스택 패키지 및 그의 제조 방법

Publications (2)

Publication Number Publication Date
KR20010004562A true KR20010004562A (ko) 2001-01-15
KR100333388B1 KR100333388B1 (ko) 2002-04-18

Family

ID=19596863

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990025252A KR100333388B1 (ko) 1999-06-29 1999-06-29 칩 사이즈 스택 패키지 및 그의 제조 방법

Country Status (3)

Country Link
US (1) US6380615B1 (ko)
JP (1) JP4412439B2 (ko)
KR (1) KR100333388B1 (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030001009A (ko) * 2001-06-28 2003-01-06 동부전자 주식회사 멀티칩 패키지 제조 방법
KR20030018642A (ko) * 2001-08-30 2003-03-06 주식회사 하이닉스반도체 스택 칩 모듈
KR100388211B1 (ko) * 2001-06-29 2003-06-19 주식회사 하이닉스반도체 멀티 칩 패키지
KR100443516B1 (ko) * 2001-12-24 2004-08-09 주식회사 하이닉스반도체 적층 패키지 및 그 제조 방법
KR100699807B1 (ko) * 2006-01-26 2007-03-28 삼성전자주식회사 적층 칩 및 그를 갖는 적층 칩 패키지
KR20170122245A (ko) * 2015-03-02 2017-11-03 마이크론 테크놀로지, 인크 언더필 컨테인먼트 공동을 갖는 반도체 디바이스 어셈블리

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020020898A1 (en) * 2000-08-16 2002-02-21 Vu Quat T. Microelectronic substrates with integrated devices
US6674161B1 (en) * 2000-10-03 2004-01-06 Rambus Inc. Semiconductor stacked die devices
US6709898B1 (en) * 2000-10-04 2004-03-23 Intel Corporation Die-in-heat spreader microelectronic package
US6798044B2 (en) * 2000-12-04 2004-09-28 Fairchild Semiconductor Corporation Flip chip in leaded molded package with two dies
US20020070443A1 (en) * 2000-12-08 2002-06-13 Xiao-Chun Mu Microelectronic package having an integrated heat sink and build-up layers
KR100401020B1 (ko) * 2001-03-09 2003-10-08 앰코 테크놀로지 코리아 주식회사 반도체칩의 스택킹 구조 및 이를 이용한 반도체패키지
KR100415279B1 (ko) * 2001-06-26 2004-01-16 삼성전자주식회사 칩 적층 패키지 및 그 제조 방법
JP4631223B2 (ja) * 2001-07-04 2011-02-16 パナソニック株式会社 半導体実装体およびそれを用いた半導体装置
US7332819B2 (en) * 2002-01-09 2008-02-19 Micron Technology, Inc. Stacked die in die BGA package
US6906407B2 (en) * 2002-07-09 2005-06-14 Lucent Technologies Inc. Field programmable gate array assembly
US6849932B2 (en) * 2002-09-03 2005-02-01 Ultratera Corporation Double-sided thermally enhanced IC chip package
DE10313047B3 (de) * 2003-03-24 2004-08-12 Infineon Technologies Ag Verfahren zur Herstellung von Chipstapeln
US20050017337A1 (en) * 2003-07-21 2005-01-27 Cherng-Chiao Wu Stacking apparatus for integrated circuit assembly
US7381187B2 (en) * 2003-09-12 2008-06-03 Textronics, Inc. Blood pressure monitoring system and method of having an extended optical range
US7239020B2 (en) * 2004-05-06 2007-07-03 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Multi-mode integrated circuit structure
KR100618892B1 (ko) * 2005-04-13 2006-09-01 삼성전자주식회사 와이어 본딩을 통해 팬 아웃 구조를 달성하는 반도체패키지
US7098073B1 (en) 2005-04-18 2006-08-29 Freescale Semiconductor, Inc. Method for stacking an integrated circuit on another integrated circuit
US7196427B2 (en) * 2005-04-18 2007-03-27 Freescale Semiconductor, Inc. Structure having an integrated circuit on another integrated circuit with an intervening bent adhesive element
JP2006351565A (ja) 2005-06-13 2006-12-28 Shinko Electric Ind Co Ltd 積層型半導体パッケージ
JP4602223B2 (ja) * 2005-10-24 2010-12-22 株式会社東芝 半導体装置とそれを用いた半導体パッケージ
US7675180B1 (en) 2006-02-17 2010-03-09 Amkor Technology, Inc. Stacked electronic component package having film-on-wire spacer
US20080237824A1 (en) * 2006-02-17 2008-10-02 Amkor Technology, Inc. Stacked electronic component package having single-sided film spacer
US7638880B2 (en) * 2006-03-17 2009-12-29 Chipmos Technologies Inc. Chip package
US20080308914A1 (en) * 2006-03-17 2008-12-18 Chipmos Technologies Inc. Chip package
US20080308915A1 (en) * 2006-03-17 2008-12-18 Chipmos Technologies Inc. Chip package
TWI288959B (en) * 2006-03-17 2007-10-21 Chipmos Technologies Inc Chip package and wafer treating method for making adhesive chips
US7633144B1 (en) 2006-05-24 2009-12-15 Amkor Technology, Inc. Semiconductor package
CN101419963B (zh) * 2006-06-06 2011-05-25 南茂科技股份有限公司 晶片-晶片封装体及其制造方法
TWI313943B (en) * 2006-10-24 2009-08-21 Chipmos Technologies Inc Light emitting chip package and manufacturing thereof
JP4751351B2 (ja) * 2007-02-20 2011-08-17 株式会社東芝 半導体装置とそれを用いた半導体モジュール
KR100887475B1 (ko) * 2007-02-26 2009-03-10 주식회사 네패스 반도체 패키지 및 그 제조방법
TWI335652B (en) * 2007-04-04 2011-01-01 Unimicron Technology Corp Stacked packing module
KR20090027325A (ko) * 2007-09-12 2009-03-17 삼성전자주식회사 반도체 패키지 및 이를 갖는 반도체 모듈
KR101478247B1 (ko) * 2008-03-12 2014-12-31 삼성전자주식회사 반도체 패키지 및 이를 이용한 멀티 칩 패키지
CN101651106B (zh) * 2008-08-15 2012-01-04 坤远科技股份有限公司 堆叠芯片封装结构的制造方法
US20100244212A1 (en) * 2009-03-27 2010-09-30 Jong-Woo Ha Integrated circuit packaging system with post type interconnector and method of manufacture thereof
KR101765473B1 (ko) * 2010-06-21 2017-08-24 삼성전자 주식회사 인쇄 회로 기판 및 이를 포함하는 반도체 패키지
US9748154B1 (en) * 2010-11-04 2017-08-29 Amkor Technology, Inc. Wafer level fan out semiconductor device and manufacturing method thereof
CN103633076B (zh) * 2013-11-21 2017-02-08 三星半导体(中国)研究开发有限公司 包封件上芯片型封装件
US10937754B1 (en) * 2019-10-06 2021-03-02 Nanya Technology Corporation Semiconductor package and manufacturing method thereof
US11121103B1 (en) 2020-03-04 2021-09-14 Nanya Technology Corporation Semiconductor package including interconnection member and bonding wires and manufacturing method thereof
US11322438B2 (en) * 2020-09-08 2022-05-03 Winbond Electronics Corp. Package structure and manufacturing method thereof

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5010445A (en) 1990-01-25 1991-04-23 Weinold Christoffer S DIP switch with built-in active interfacing circuitry
JP2816239B2 (ja) * 1990-06-15 1998-10-27 株式会社日立製作所 樹脂封止型半導体装置
JPH05326735A (ja) * 1992-05-14 1993-12-10 Toshiba Corp 半導体装置及びその製造方法
EP0608440A1 (en) * 1992-12-18 1994-08-03 Fujitsu Limited Semiconductor device having a plurality of chips having identical circuit arrangements sealed in package
US6014316A (en) 1997-06-13 2000-01-11 Irvine Sensors Corporation IC stack utilizing BGA contacts
US6028352A (en) 1997-06-13 2000-02-22 Irvine Sensors Corporation IC stack utilizing secondary leadframes
KR100282526B1 (ko) * 1999-01-20 2001-02-15 김영환 적층 반도체 패키지 및 그 제조방법, 그리고 그 적층 반도체 패키지를 제조하기 위한 패키지 얼라인용 치구
US6303981B1 (en) * 1999-09-01 2001-10-16 Micron Technology, Inc. Semiconductor package having stacked dice and leadframes and method of fabrication

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030001009A (ko) * 2001-06-28 2003-01-06 동부전자 주식회사 멀티칩 패키지 제조 방법
KR100388211B1 (ko) * 2001-06-29 2003-06-19 주식회사 하이닉스반도체 멀티 칩 패키지
KR20030018642A (ko) * 2001-08-30 2003-03-06 주식회사 하이닉스반도체 스택 칩 모듈
KR100443516B1 (ko) * 2001-12-24 2004-08-09 주식회사 하이닉스반도체 적층 패키지 및 그 제조 방법
KR100699807B1 (ko) * 2006-01-26 2007-03-28 삼성전자주식회사 적층 칩 및 그를 갖는 적층 칩 패키지
KR20170122245A (ko) * 2015-03-02 2017-11-03 마이크론 테크놀로지, 인크 언더필 컨테인먼트 공동을 갖는 반도체 디바이스 어셈블리

Also Published As

Publication number Publication date
KR100333388B1 (ko) 2002-04-18
JP2001036000A (ja) 2001-02-09
US6380615B1 (en) 2002-04-30
JP4412439B2 (ja) 2010-02-10

Similar Documents

Publication Publication Date Title
KR100333388B1 (ko) 칩 사이즈 스택 패키지 및 그의 제조 방법
KR100333384B1 (ko) 칩 사이즈 스택 패키지 및 그의 제조방법
JP3680092B2 (ja) スタックパッケージ
JP4808408B2 (ja) マルチチップパッケージ、これに使われる半導体装置及びその製造方法
JP3752508B2 (ja) スタックパッケージ及びその製造方法
JP3499202B2 (ja) 半導体装置の製造方法
KR100333385B1 (ko) 웨이퍼 레벨 스택 패키지 및 그의 제조 방법
KR19990006158A (ko) 볼 그리드 어레이 패키지
US20080174005A1 (en) Electronic device and method for manufacturing electronic device
KR20020012061A (ko) 웨이퍼 레벨 스택 패키지 및 그의 제조 방법
US6791166B1 (en) Stackable lead frame package using exposed internal lead traces
KR19990069447A (ko) 반도체 패키지와 그 제조방법
KR100321159B1 (ko) 스택형 메모리 모듈 및 그의 제조 방법
KR100328693B1 (ko) 칩사이즈스택패키지및그의제조방법
KR101008534B1 (ko) 전력용 반도체모듈패키지 및 그 제조방법
JPH11265964A (ja) 半導体装置とその製造方法
KR100566780B1 (ko) 적층형 멀티 칩 패키지 제조 방법 및 이를 이용한 적층형 멀티 칩 패키지
KR20010004547A (ko) 웨이퍼 레벨 스택 패키지 및 그의 제조방법
KR100279249B1 (ko) 적층형패키지및그의제조방법
KR100256306B1 (ko) 적층형 멀티 칩 모듈
KR20010068589A (ko) 칩 스캐일 스택 패키지
KR19990051841A (ko) 칩 스케일 패키지 및 그 제조방법
KR20000042872A (ko) 스택 패키지 및 그의 제조 방법
JPH06244313A (ja) 半導体パッケージ及び実装方法
KR100226782B1 (ko) 반도체 패키지의 구조

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130325

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20140324

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee