JP4412439B2 - メモリモジュール及びその製造方法 - Google Patents

メモリモジュール及びその製造方法 Download PDF

Info

Publication number
JP4412439B2
JP4412439B2 JP2000197172A JP2000197172A JP4412439B2 JP 4412439 B2 JP4412439 B2 JP 4412439B2 JP 2000197172 A JP2000197172 A JP 2000197172A JP 2000197172 A JP2000197172 A JP 2000197172A JP 4412439 B2 JP4412439 B2 JP 4412439B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
board
lower semiconductor
recess
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000197172A
Other languages
English (en)
Other versions
JP2001036000A (ja
Inventor
相 ウク 朴
載 勉 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JP2001036000A publication Critical patent/JP2001036000A/ja
Application granted granted Critical
Publication of JP4412439B2 publication Critical patent/JP4412439B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/129—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed forming a chip-scale package [CSP]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/011—Apparatus therefor
    • H10W72/0113—Apparatus for manufacturing die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/013—Manufacture or treatment of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/01—Manufacture or treatment
    • H10W74/012—Manufacture or treatment of encapsulations on active surfaces of flip-chip devices, e.g. forming underfills
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/65—Shapes or dispositions of interconnections
    • H10W70/654—Top-view layouts
    • H10W70/655—Fan-out layouts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/853—On the same surface
    • H10W72/856—Bump connectors and die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/853—On the same surface
    • H10W72/865—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H10W72/922—Bond pads being integral with underlying chip-level interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H10W72/923—Bond pads having multiple stacked layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/941—Dispositions of bond pads
    • H10W72/9415—Dispositions of bond pads relative to the surface, e.g. recessed, protruding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/20—Configurations of stacked chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/20—Configurations of stacked chips
    • H10W90/291—Configurations of stacked chips characterised by containers, encapsulations, or other housings for the stacked chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/722—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between stacked chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明はメモリモジュール及びその製造方法に関し、詳しくは、少なくとも２個以上の半導体チップをスタックキングして半導体チップ程度の大きさに構成したスタックパッケージが実装されたメモリモジュール及びその製造方法に関する。
【０００２】
【従来の技術】
近年、メモリチップの容量増大化が盛んに進行している。現在、１２８ＭＤＲＡＭの量産段階にあり、２５６ＭＤＲＡＭの量産も近づいている。一般的に、メモリチップの容量増大、則ち高集積化の達成方法として、限定された半導体素子の空間内に多数のセルが製造できる技術が開示されている。このような方法は、精密な微細線幅を要求する等、高難度の技術及び多くの開発時間を必要とする。したがって、最近、より容易に高集積化が達成できるスタッキング （Ｓｔａｃｋｉｎｇ）技術が開発され、これに対する研究が盛んに進められている。
【０００３】
半導体業界におけるスタッキングとは、少なくとも２個以上の半導体素子を垂直に積上げてメモリ容量を倍加させる技術である。こうしたスタッキングによれば、例えば２個の６４ＭＤＲＡＭ級素子を積層して１２８ＭＤＲＡＭ級を、２個の１２８Ｍ ＤＲＡＭ級素子を積層して２５６ＭＤＲＡＭ級を構成できる。
【０００４】
前記の様なスタッキングによるパッケージの典型的な一例の構造を図１に示している。図示のように、ボンディングパッドが上面に配置された半導体チップ１０にリードフレーム１１のインナーリードを接着剤で付着し、このインナーリードは、ボンディングパッドに金属ワイヤ１２により連結する。リードフレーム１１のアウタリードが両側に露出する様に、全体結果物が封止剤１３でモールドされる。
【０００５】
こうした一つのパッケージ上に同様な構造のパッケージが積層される。則ち、上部に積層されるパッケージのアウタリードが下部パッケージのリードフレーム中間に接合されて、電気的に連結する。
【０００６】
しかしながら、前記の一般的なスタックパッケージは、パッケージの全体厚さが厚すぎるという短所がある。また、上部パッケージの信号伝達経路が、上部パッケージのアウタリードを通して下部パッケージのリードフレームを経なければならないため、電気的な信号経路が長すぎるという短所もある。特に、上部及び下部パッケージのリードをハンダ付けで接合するが、このハンダ付け不良のため接続不良を惹起することがあった。
【０００７】
これを解消するために、従来においては、図２に示したスタックパッケージが提示された。同図に示すように、上部及び下部半導体チップ１ａ、１ｂのボンディングパッド形成面が所定間隔をおいて配置される。上部及び下部リードフレーム２ａ、２ｂが各半導体チップ１ａ、１ｂのボンディングパッド形成面に接着され、そのインナーリードが金属ワイヤ３ａ、３ｂによりボンディングパッドに電気的に連結する。一方、上部リードフレーム２ａ、２ｂの外側端部が下部リードフレーム２ｂの中間部分にボンディングされている。下部リードフレーム２ｂのアウターリードのみが露出するように全体結果物が封止剤４でモールドされる。
【０００８】
【発明が解決しようとする課題】
しかし、図２の様な前記従来のスタックパッケージも次の様な問題点を有している。まず、信号伝達経路は低減したが、信号伝達を行う金属ワイヤ間の距離が非常に隣接したことから、上部及び下部半導体チップの同時駆動時、信号干渉が発生する恐れがある。
【０００９】
又、各リードフレームを電気的に連結する為にレーザー接合方法が用いられるが、レーザー接合は半永久的という問題点がある。よって、もし何れかの半導体チップに不良が発生すると、２個の半導体チップとも不良処理しなければならないという問題点がある。
【００１０】
付加的な問題点としては、各半導体チップが封止剤で完全密閉されるため、駆動中に熱発散が効果的に行われない。すなわち、放熱の機能を働くヒートシンク（ｈｅａｔ ｓｉｎｋ）を設ける部分がないため、熱発散がよく行われない。
【００１１】
従って、本発明は前記問題点を解決する為になされたものであり、その目的とするところは、信号干渉を排除するとともに、信号伝達経路を短くすることができるチップサイズスタックパッケージを持つメモリモジュール及びその製造方法を提供することにある。
【００１２】
【課題を解決するための手段】
上記目的を達成するためになされた本発明によるメモリモジュールは、表面に複数の電極パッドが形成され、前記表面に複数の凹部が形成されたボードと、複数のボンディングパッドが所定間隔をおいて配置され、該各ボンディングパッドが形成された面に、前記ボンディングパッドが露出するように塗布された絶縁層と、該絶縁層上に蒸着され、前記ボンディングパッドと電気的に連結した金属トレースとを含み、前記ボードの凹部内に前記金属トレースが露出するように収容されて接着された下部半導体チップと、複数のボンディングパッドが所定間隔をおいて配置され、該各ボンディングパッドが形成された面に、前記ボンディングパッドが露出するように塗布された絶縁層と、該絶縁層上に蒸着され、前記ボンディングパッドと電気的に連結した金属トレースとを含み、前記下部半導体チップの上部に前記下部半導体チップの金属トレースと前記金属トレースが対面するように搭載される上部半導体チップと、前記下部半導体チップの金属トレースと前記上部半導体チップの金属トレースとの間を電気的に連結する半田ボールと、前記下部半導体チップの金属トレースと前記ボードの電極パッドとを電気的に連結した接続手段と、前記接続手段が露出しないように連結領域と前記ボードの凹部全体、及び上部、下部半導体チップ間をモールドする封止剤とを有し、前記凹部が形成された位置に対応するボードの反対の表面に他の凹部が形成され、前記他の凹部内にヒートシンクが付着されることを特徴とする。
【００１３】
上記目的を達成するためになされた本発明によるメモリモジュールの製造方法は、複数の半導体チップが構成されたウェーハ表面に絶縁層を塗布し、前記絶縁層をエッチングして各半導体チップのボンディングパッドを露出させる段階と、前記絶縁層上に金属層を蒸着後、前記金属層をパターニングして、前記各ボンディングパッドに連結した金属トレースを形成する段階と、スクライブラインに沿って前記ウェーハを切断して個々の半導体チップに分離し、上部半導体チップ及び下部半導体チップを形成する段階と、表面に複数の電極パッドが形成されたボードの表面に複数の凹部を形成し、前記下部半導体チップを前記凹部に前記下部半導体チップの前記金属トレースが露出するように収容させて凹部内壁に接着する段階と、前記下部半導体チップの金属トレースと前記ボードの前記電極パッドを接続手段を用いて電気的に連結する段階と、前記上部半導体チップの金属トレースに半田ボールをマウントした後、前記半田ボールがマウントされた前記上部半導体チップを凹部内壁に接着された前記下部半導体チップの金属トレース上に前記半田ボールによってマウントして、上部及び下部半導体チップをスタックする段階と、前記接続手段が露出しないように前記下部半導体チップの金属トレースと前記ボードの前記電極パッドの連結領域、前記ボードの凹部内及び前記上部及び下部半導体チップ間を封止剤でモールドする段階とを有し、前記ボードの凹部の位置に対応するボードの後面に他の凹部を形成し、前記他の凹部にヒートシンクを接着する段階をさらに含むことを特徴とする。
【００１４】
上記、本発明の構成によれば、リードフレームの代りに金属トレースを用いるため信号干渉が最小化し、リードフレーム使用が排除されるためリードフレーム接合のための高価なレーザー装備が不要になる。また、封止剤の積層された半導体チップの側部のみをモールドするため、この部分の封止剤さえ除去すれば積層された半導体チップを容易に分離でき、かつ半導体チップの表面が封止剤から露出するため、ヒートシンクの付着が可能になる。特に、半田ボールを中心にして同じ熱膨張率を持つ２個の半導体チップが上下に配置されることで、半田ボールの接合強度が強くなる。
【００１５】
【発明の実施の形態】
（実施例１）図３乃至図１３は本発明の実施例１によるチップサイズパッケージを有するメモリモジュールを製造工程の順に示す図である。まず、図３に示すように、複数の半導体チップの構成されたウェーハ２０を回転テーブル上に置き、図４のように回転テーブルを回転させながら絶縁層３０をウェーハ２０上にスピンコーティングすれば、図５のようにウェーハ２０表面に絶縁層３０が一定厚さで塗布される。
【００１６】
次に、図６のように絶縁層３０をエッチングしてボンディングパッド２１を露出させる。続いて、図７のように絶縁層３０上に金属層を蒸着後、この金属層をパターニングして一端がボンディングパッド２１に連結した金属トレース４０を形成する。次に、スクライブラインに沿ってウェーハ２０を切断して個々の半導体チップ（下部半導体チップ、上部半導体チップ）に分離する。
【００１７】
一方、図８のように表面に電極パッド５１が形成されたボード５０に、下部半導体チップ２２が収容される程度の大きさで凹部５２を形成する。分離された下部半導体チップ２２を凹部５２の底面に接着剤６０にて接着した後、図９のように、金属ワイヤ７０により金属トレース４０と電極パッド５１とを電気的に連結する。
【００１８】
続いて、図１０及び図１１のように、上部半導体チップ２４の下部、すなわち金属トレース４０の下面に複数の半田ボール８０をマウントした後、各半田ボール８０を凹部５２に収容された下部半導体チップ２２の金属トレース４０の他端にマウントする。こうした状態になれば、上部半導体チップ２４は半田ボール８０を通して下部半導体チップ２２に電気的に連結し、下部半導体チップ２２は金属ワイヤ７０を介してボード５０に電気的に連結する。特に、半田ボール８０は従来のように半導体チップとボードとの間に位置するものでなく、熱膨張率が同様な２個の半導体チップ間に配置されるため、熱膨張係数差によって半田ボール８０にクラックが形成されるのを防止できる。
【００１９】
最後に、図１２のように積層された上部及び下部半導体チップ２４、２２間に封止剤９０をフローさせると、封止剤９０は凹部５１内を完全埋め込むと共に、ワイヤボンディング領域の上部及び下部半導体チップ２４、２２の両側部と遮蔽することになる。図１３は上記の方法により積層された半導体チップの８個がボード５０に実装された状態を示す斜視図であって、半導体チップは外観上には８個であるが、各半導体チップの下部に凹部に収容された半導体チップが配置されるので、合計１６個の半導体チップがボード５０に実装された状態である。
【００２０】
一方、図１２に示した状態から、封止剤９０から露出した上部半導体チップ２４の表面にヒートシンク（不図示）を付着する事も出来る。
【００２１】
（実施例２）図１４は本発明の実施例２によるチップサイズパッケージを示す断面図であって、２個の半導体チップをスタックしない場合である。すなわち、実施例１の図９状態で直ぐ封止剤９０にてモールドした状態である。
【００２２】
（実施例３）図１５は実施例１で用いられる電極パッドと金属トレースの連結方式を示す斜視図で、図１６及び図１７は本実施例３で提示される２種の連結方式を対比して示す斜視図である。
【００２３】
実施例１では図１５のように、接続手段として金属ワイヤ７０を用いて金属トレース４０と電極パッド５１とを電気的に連結した。この方法の代りに、図１６及び図１７に示す方法を用いることもできる。
【００２４】
まず、図１６に示す方法は、接続手段として半田ボール１０１を用いることである。示すように、金属トレース４０と電極パッド５１との間に電導性プレックサ１００を塗布後、半田ボール１０１を電導性プレックサ１００にマウントする方法である。
【００２５】
図１７に示す方法は、接続手段として半田ペースト１０２を金属トレース４０と電極パッド５１との間に塗布後、リフロー工程を通して形成されるブリッジ形態の半田により、金属トレース４０と電極パッド５１とを電気的に連結する方法である。
【００２６】
（実施例４）図１８は本発明の実施例４によるメモリモジュールを示す断面図である。示したように、ボード５０の何れかの一面だけにスタックパッケージを配置せず、千鳥状にボード５０の両面ともに配置する。このような方法はボード厚を増加させることなくメモリ容量を増大させることができる。
【００２７】
（実施例５）図１９は本発明の実施例５によるメモリモジュールを示す断面図である。示したように、凹部５１の形成された位置に対応するボード５０の後面にも他の一つの凹部５２を形成する。この凹部５２内に接着剤１２０によりヒートシンク１１０を接着すれば、封止剤９０により完全密閉された下部半導体チップ２２で発生する高熱が、ヒートシンク１１０を通して容易に発散することができる。熱発散効果を一層高めるために、ヒートシンク１１０の下面に凹凸溝１１１を形成することが望ましい。
【００２８】
（実施例６）図２０は本発明の実施例６によるメモリモジュールを示す断面図である。示したように、ボード５０に凹部を形成することなくスタックされた上部及び下部半導体チップ２４、２２を直接ボード５０表面に配置した状態で、封止剤９０にてモールドする。この様な方法はボード５０に凹部を形成しないため、ボード５０の作製費用を低減できる利点がある。
【００２９】
尚、本発明は、本実施例に限られるものではない。本発明の趣旨から逸脱しない範囲内で多様に変更実施することが可能である。
【００３０】
【発明の効果】
以上、説明した様に、本発明によれば、リードフレームの代りに金属トレースが用いられるため信号干渉が最小化し、リードフレーム使用が排除されるため、リードフレーム接合のための高価のレーザー装備が不要となる。
【００３１】
また、封止剤が積層された半導体チップの側部のみモールドするため、この部分の封止剤のみ除去してワイヤボンディングのみ分離すれば、積層された半導体チップを容易に分離することができる。よって、何れかの半導体チップ不良のために全体の半導体チップを廃棄処分しなくてもよい。
【００３２】
そして、上部半導体チップの表面が封止剤から露出しているため、ヒットシンクの付着が可能となる。
【００３３】
特に、半田ボールを中心にして同じ熱膨張率を持つ２個の半導体チップが上下に配置されることで、半田ボールの接合強度が強くなる。
【００３４】
付加的に、スタックパッケージのうち、下部半導体チップがボードの凹部に収容されるので、スタックパッケージによりボード厚が大幅増加することはない。
【図面の簡単な説明】
【図１】 従来のスタックパッケージを示す断面図である。
【図２】 従来のスタックパッケージを示す断面図である。
【図３】 本発明の実施例１によるメモリモジュールの製造工程の順に示す図である。
【図４】 本発明の実施例１によるメモリモジュールの製造工程を順に示す図である。
【図５】 本発明の実施例１によるメモリモジュールの製造工程を順に示す図である。
【図６】 本発明の実施例１によるメモリモジュールの製造工程を順に示す図である。
【図７】 本発明の実施例１によるメモリモジュールの製造工程を順に示す図である。
【図８】 本発明の実施例１によるメモリモジュールの製造工程を順に示す図である。
【図９】 本発明の実施例１によるメモリモジュールの製造工程を順に示す図である。
【図１０】 本発明の実施例１によるメモリモジュールの製造工程を順に示す図である。
【図１１】 本発明の実施例１によるメモリモジュールの製造工程を順に示す図である。
【図１２】 本発明の実施例１によるメモリモジュールの製造工程を順に示す図である。
【図１３】 本発明の実施例１によるメモリモジュールの製造工程を順に示す図である。
【図１４】 本発明の実施例２によるメモリモジュールを示す断面図である。
【図１５】 実施例１で用いられるボードの電極パッドと金属トレース間の連結方式を示す斜視図である。
【図１６】 本実施例３で提示される２種の連結方式を、図１５と対比して示す斜視図である。
【図１７】 本実施例３で提示される２種の連結方式を、図１５と対比して示す斜視図である。
【図１８】 本発明の実施例４によるメモリモジュールを示す断面図である。
【図１９】 本発明の実施例５によるメモリモジュールを示す断面図である。
【図２０】 本発明の実施例６によるメモリモジュールを示す断面図である。
【符号の説明】
２０ ウェーハ、
２２、２４ （下部及び上部）半導体チップ
２１ ボンディングパッド
３０ 絶縁層
４０ 金属トレース
５０ ボード
５１ 電極パッド
５２、５３ 凹部
７０ 金属ワイヤ
８０、１０１ 半田ボール
９０ 封止剤
１００ 電導性プレックサ
１０２ 半田ブリッジ
１１０ ヒートシンク

Claims (9)

  1. 表面に複数の電極パッドが形成され、前記表面に複数の凹部が形成されたボードと、
    複数のボンディングパッドが所定間隔をおいて配置され、該各ボンディングパッドが形成された面に、前記ボンディングパッドが露出するように塗布された絶縁層と、該絶縁層上に蒸着され、前記ボンディングパッドと電気的に連結した金属トレースとを含み、前記ボードの凹部内に前記金属トレースが露出するように収容されて接着された下部半導体チップと、
    複数のボンディングパッドが所定間隔をおいて配置され、該各ボンディングパッドが形成された面に、前記ボンディングパッドが露出するように塗布された絶縁層と、該絶縁層上に蒸着され、前記ボンディングパッドと電気的に連結した金属トレースとを含み、前記下部半導体チップの上部に前記下部半導体チップの金属トレースと前記金属トレースが対面するように搭載される上部半導体チップと、
    前記下部半導体チップの金属トレースと前記上部半導体チップの金属トレースとの間を電気的に連結する半田ボールと、
    前記下部半導体チップの金属トレースと前記ボードの電極パッドとを電気的に連結した接続手段と、
    前記接続手段が露出しないように連結領域と前記ボードの凹部全体、及び上部、下部半導体チップ間をモールドする封止剤とを有し、
    前記凹部が形成された位置に対応するボードの反対の表面に他の凹部が形成され、前記他の凹部内にヒートシンクが付着されることを特徴とするメモリモジュール。
  2. 前記接続手段が金属ワイヤであることを特徴とする請求項１記載のメモリモジュール。
  3. 前記接続手段が、下部半導体チップの金属トレースに塗布された電導性フラックス及び前記電導性フラックスにマウントされた半田ボールを含むことを特徴とする請求項１記載のメモリモジュール。
  4. 前記接続手段が下部半導体チップの金属トレースに連結した半田ブリッジであることを特徴とする請求項１記載のメモリモジュール。
  5. 前記凹部と前記電極パッドは前記ボードの両面に千鳥状に形成され、積層された前記上部及び下部半導体チップも前記ボードの両面に千鳥状に配置されたことを特徴とする請求項１記載のメモリモジュール。
  6. 複数の半導体チップが構成されたウェーハ表面に絶縁層を塗布し、前記絶縁層をエッチングして各半導体チップのボンディングパッドを露出させる段階と、
    前記絶縁層上に金属層を蒸着後、前記金属層をパターニングして、前記各ボンディングパッドに連結した金属トレースを形成する段階と、
    スクライブラインに沿って前記ウェーハを切断して個々の半導体チップに分離し、上部半導体チップ及び下部半導体チップを形成する段階と、
    表面に複数の電極パッドが形成されたボードの表面に複数の凹部を形成し、前記下部半導体チップを前記凹部に前記下部半導体チップの前記金属トレースが露出するように収容させて凹部内壁に接着する段階と、
    前記下部半導体チップの金属トレースと前記ボードの前記電極パッドを接続手段を用いて電気的に連結する段階と、
    前記上部半導体チップの金属トレースに半田ボールをマウントした後、前記半田ボールがマウントされた前記上部半導体チップを凹部内壁に接着された前記下部半導体チップの金属トレース上に前記半田ボールによってマウントして、上部及び下部半導体チップをスタックする段階と、
    前記接続手段が露出しないように前記下部半導体チップの金属トレースと前記ボードの前記電極パッドの連結領域、前記ボードの凹部内及び前記上部及び下部半導体チップ間を封止剤でモールドする段階とを有し、
    前記ボードの凹部の位置に対応するボードの後面に他の凹部を形成し、前記他の凹部にヒートシンクを接着する段階をさらに含むことを特徴とするメモリモジュールの製造方法。
  7. 前記接続手段は、金属ワイヤであることを特徴とする請求項６記載のメモリモジュールの製造方法。
  8. 前記下部半導体チップの金属トレースと前記ボードの前記電極パッドを接続手段を用いて電気的に連結する段階は、前記下部半導体チップの金属トレースと前記ボードの電極パッドとの間に電導性フラックスを塗布後、前記電導性フラックスに半田ボールをマウントする段階からなることを特徴とする請求項６記載のメモリモジュールの製造方法。
  9. 前記下部半導体チップの金属トレースと前記ボードの前記電極パッドを接続手段を用いて電気的に連結する段階は、前記下部半導体チップの金属トレースと前記ボードの電極パッドとの間に半田ペーストを塗布後、リフロー工程にて半田ペーストにより半田ブリッジを形成する段階からなることを特徴とする請求項６記載のメモリモジュールの製造方法。
JP2000197172A 1999-06-29 2000-06-29 メモリモジュール及びその製造方法 Expired - Fee Related JP4412439B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1999/P25252 1999-06-29
KR1019990025252A KR100333388B1 (ko) 1999-06-29 1999-06-29 칩 사이즈 스택 패키지 및 그의 제조 방법

Publications (2)

Publication Number Publication Date
JP2001036000A JP2001036000A (ja) 2001-02-09
JP4412439B2 true JP4412439B2 (ja) 2010-02-10

Family

ID=19596863

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000197172A Expired - Fee Related JP4412439B2 (ja) 1999-06-29 2000-06-29 メモリモジュール及びその製造方法

Country Status (3)

Country Link
US (1) US6380615B1 (ja)
JP (1) JP4412439B2 (ja)
KR (1) KR100333388B1 (ja)

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020020898A1 (en) * 2000-08-16 2002-02-21 Vu Quat T. Microelectronic substrates with integrated devices
US6674161B1 (en) * 2000-10-03 2004-01-06 Rambus Inc. Semiconductor stacked die devices
US6709898B1 (en) * 2000-10-04 2004-03-23 Intel Corporation Die-in-heat spreader microelectronic package
US6798044B2 (en) * 2000-12-04 2004-09-28 Fairchild Semiconductor Corporation Flip chip in leaded molded package with two dies
US20020070443A1 (en) * 2000-12-08 2002-06-13 Xiao-Chun Mu Microelectronic package having an integrated heat sink and build-up layers
KR100401020B1 (ko) * 2001-03-09 2003-10-08 앰코 테크놀로지 코리아 주식회사 반도체칩의 스택킹 구조 및 이를 이용한 반도체패키지
KR100415279B1 (ko) * 2001-06-26 2004-01-16 삼성전자주식회사 칩 적층 패키지 및 그 제조 방법
KR20030001009A (ko) * 2001-06-28 2003-01-06 동부전자 주식회사 멀티칩 패키지 제조 방법
KR100388211B1 (ko) * 2001-06-29 2003-06-19 주식회사 하이닉스반도체 멀티 칩 패키지
JP4631223B2 (ja) * 2001-07-04 2011-02-16 パナソニック株式会社 半導体実装体およびそれを用いた半導体装置
KR20030018642A (ko) * 2001-08-30 2003-03-06 주식회사 하이닉스반도체 스택 칩 모듈
US7332819B2 (en) * 2002-01-09 2008-02-19 Micron Technology, Inc. Stacked die in die BGA package
KR100443516B1 (ko) * 2001-12-24 2004-08-09 주식회사 하이닉스반도체 적층 패키지 및 그 제조 방법
US6906407B2 (en) * 2002-07-09 2005-06-14 Lucent Technologies Inc. Field programmable gate array assembly
US6849932B2 (en) * 2002-09-03 2005-02-01 Ultratera Corporation Double-sided thermally enhanced IC chip package
DE10313047B3 (de) * 2003-03-24 2004-08-12 Infineon Technologies Ag Verfahren zur Herstellung von Chipstapeln
US20050017337A1 (en) * 2003-07-21 2005-01-27 Cherng-Chiao Wu Stacking apparatus for integrated circuit assembly
US7725152B2 (en) * 2003-09-12 2010-05-25 Textronics, Inc. Extended optical range system for monitoring motion of a member
US7239020B2 (en) * 2004-05-06 2007-07-03 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Multi-mode integrated circuit structure
KR100618892B1 (ko) * 2005-04-13 2006-09-01 삼성전자주식회사 와이어 본딩을 통해 팬 아웃 구조를 달성하는 반도체패키지
US7098073B1 (en) 2005-04-18 2006-08-29 Freescale Semiconductor, Inc. Method for stacking an integrated circuit on another integrated circuit
US7196427B2 (en) * 2005-04-18 2007-03-27 Freescale Semiconductor, Inc. Structure having an integrated circuit on another integrated circuit with an intervening bent adhesive element
JP2006351565A (ja) 2005-06-13 2006-12-28 Shinko Electric Ind Co Ltd 積層型半導体パッケージ
JP4602223B2 (ja) * 2005-10-24 2010-12-22 株式会社東芝 半導体装置とそれを用いた半導体パッケージ
KR100699807B1 (ko) * 2006-01-26 2007-03-28 삼성전자주식회사 적층 칩 및 그를 갖는 적층 칩 패키지
US7675180B1 (en) 2006-02-17 2010-03-09 Amkor Technology, Inc. Stacked electronic component package having film-on-wire spacer
US20080237824A1 (en) * 2006-02-17 2008-10-02 Amkor Technology, Inc. Stacked electronic component package having single-sided film spacer
US20080308914A1 (en) * 2006-03-17 2008-12-18 Chipmos Technologies Inc. Chip package
US20080308915A1 (en) * 2006-03-17 2008-12-18 Chipmos Technologies Inc. Chip package
US7638880B2 (en) * 2006-03-17 2009-12-29 Chipmos Technologies Inc. Chip package
TWI288959B (en) * 2006-03-17 2007-10-21 Chipmos Technologies Inc Chip package and wafer treating method for making adhesive chips
US7633144B1 (en) 2006-05-24 2009-12-15 Amkor Technology, Inc. Semiconductor package
CN101419963B (zh) * 2006-06-06 2011-05-25 南茂科技股份有限公司 晶片-晶片封装体及其制造方法
TWI313943B (en) * 2006-10-24 2009-08-21 Chipmos Technologies Inc Light emitting chip package and manufacturing thereof
JP4751351B2 (ja) * 2007-02-20 2011-08-17 株式会社東芝 半導体装置とそれを用いた半導体モジュール
KR100887475B1 (ko) * 2007-02-26 2009-03-10 주식회사 네패스 반도체 패키지 및 그 제조방법
TWI335652B (en) * 2007-04-04 2011-01-01 Unimicron Technology Corp Stacked packing module
KR20090027325A (ko) * 2007-09-12 2009-03-17 삼성전자주식회사 반도체 패키지 및 이를 갖는 반도체 모듈
KR101478247B1 (ko) * 2008-03-12 2014-12-31 삼성전자주식회사 반도체 패키지 및 이를 이용한 멀티 칩 패키지
CN101651106B (zh) * 2008-08-15 2012-01-04 坤远科技股份有限公司 堆叠芯片封装结构的制造方法
US20100244212A1 (en) * 2009-03-27 2010-09-30 Jong-Woo Ha Integrated circuit packaging system with post type interconnector and method of manufacture thereof
KR101765473B1 (ko) * 2010-06-21 2017-08-24 삼성전자 주식회사 인쇄 회로 기판 및 이를 포함하는 반도체 패키지
US9748154B1 (en) * 2010-11-04 2017-08-29 Amkor Technology, Inc. Wafer level fan out semiconductor device and manufacturing method thereof
CN103633076B (zh) * 2013-11-21 2017-02-08 三星半导体(中国)研究开发有限公司 包封件上芯片型封装件
US9397078B1 (en) * 2015-03-02 2016-07-19 Micron Technology, Inc. Semiconductor device assembly with underfill containment cavity
US10937754B1 (en) * 2019-10-06 2021-03-02 Nanya Technology Corporation Semiconductor package and manufacturing method thereof
US11121103B1 (en) * 2020-03-04 2021-09-14 Nanya Technology Corporation Semiconductor package including interconnection member and bonding wires and manufacturing method thereof
US11322438B2 (en) * 2020-09-08 2022-05-03 Winbond Electronics Corp. Package structure and manufacturing method thereof

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5010445A (en) 1990-01-25 1991-04-23 Weinold Christoffer S DIP switch with built-in active interfacing circuitry
JP2816239B2 (ja) * 1990-06-15 1998-10-27 株式会社日立製作所 樹脂封止型半導体装置
JPH05326735A (ja) * 1992-05-14 1993-12-10 Toshiba Corp 半導体装置及びその製造方法
EP0608440A1 (en) * 1992-12-18 1994-08-03 Fujitsu Limited Semiconductor device having a plurality of chips having identical circuit arrangements sealed in package
US6014316A (en) 1997-06-13 2000-01-11 Irvine Sensors Corporation IC stack utilizing BGA contacts
US6028352A (en) 1997-06-13 2000-02-22 Irvine Sensors Corporation IC stack utilizing secondary leadframes
KR100282526B1 (ko) * 1999-01-20 2001-02-15 김영환 적층 반도체 패키지 및 그 제조방법, 그리고 그 적층 반도체 패키지를 제조하기 위한 패키지 얼라인용 치구
US6303981B1 (en) * 1999-09-01 2001-10-16 Micron Technology, Inc. Semiconductor package having stacked dice and leadframes and method of fabrication

Also Published As

Publication number Publication date
US6380615B1 (en) 2002-04-30
KR100333388B1 (ko) 2002-04-18
KR20010004562A (ko) 2001-01-15
JP2001036000A (ja) 2001-02-09

Similar Documents

Publication Publication Date Title
JP4412439B2 (ja) メモリモジュール及びその製造方法
KR100333384B1 (ko) 칩 사이즈 스택 패키지 및 그의 제조방법
JP3752508B2 (ja) スタックパッケージ及びその製造方法
JP3680092B2 (ja) スタックパッケージ
US5554886A (en) Lead frame and semiconductor package with such lead frame
KR100324333B1 (ko) 적층형 패키지 및 그 제조 방법
KR100204753B1 (ko) 엘오씨 유형의 적층 칩 패키지
US20010042924A1 (en) Semiconductor package
KR20060121823A (ko) 가역 리드리스 패키지, 및 이를 제조 및 사용하기 위한방법
KR20000059860A (ko) 적층형 반도체 패키지 및 그 제조방법
KR100333385B1 (ko) 웨이퍼 레벨 스택 패키지 및 그의 제조 방법
KR100345166B1 (ko) 웨이퍼 레벨 스택 패키지 및 그의 제조 방법
JPH06244360A (ja) 半導体装置
JP4185665B2 (ja) ウェーハレベルパッケージ
KR100321159B1 (ko) 스택형 메모리 모듈 및 그의 제조 방법
JP2005079365A (ja) 基板フレーム及びこれを用いた半導体装置の製造方法
KR101008534B1 (ko) 전력용 반도체모듈패키지 및 그 제조방법
EP0474224B1 (en) Semiconductor device comprising a plurality of semiconductor chips
KR100247641B1 (ko) 적층형 볼 그리드 어레이 패키지 및 그의 제조방법
JP2883065B2 (ja) 半導体装置
JP2784209B2 (ja) 半導体装置
KR100324932B1 (ko) 칩 사이즈 패키지
KR20010028435A (ko) 칩 적층형 패키지
JPS6233342Y2 (ja)
KR20000042872A (ko) 스택 패키지 및 그의 제조 방법

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20051101

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051219

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090120

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090420

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091013

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091110

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121127

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121127

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131127

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees