JPS6233342Y2 - - Google Patents

Info

Publication number
JPS6233342Y2
JPS6233342Y2 JP1980087681U JP8768180U JPS6233342Y2 JP S6233342 Y2 JPS6233342 Y2 JP S6233342Y2 JP 1980087681 U JP1980087681 U JP 1980087681U JP 8768180 U JP8768180 U JP 8768180U JP S6233342 Y2 JPS6233342 Y2 JP S6233342Y2
Authority
JP
Japan
Prior art keywords
semiconductor device
package
insulating base
external
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1980087681U
Other languages
English (en)
Other versions
JPS5710746U (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP1980087681U priority Critical patent/JPS6233342Y2/ja
Publication of JPS5710746U publication Critical patent/JPS5710746U/ja
Application granted granted Critical
Publication of JPS6233342Y2 publication Critical patent/JPS6233342Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

【考案の詳細な説明】 本考案は気密封止形式の半導体装置用容器にか
かり、特に大規模集積回路装置を搭載することが
可能な半導体装置用容器に関する。
従来、高信頼性を特徴とする気密封止形式半導
体装置用容器(以下、パツケージという)におい
ては、半導体装置を搭載するマウント部分は、そ
の幅方向寸法において大きな制約を受ける。即ち
気密封止形式式におけるパツケージにおいては、
気密性を確保されるためにとられる所定のシール
幅を有するシール部分を除いた残りの寸法内にそ
の上限寸法を制限されるからである。近年の半導
体装置の発展は著しく、とりわけ大規模集積回路
用に見られる如く、その機能の上昇および製造技
術の向上により次第に大形化する傾向にある。
しかるに、前記パツケージの大きさは互換性そ
の他実装上の都合により特殊な場合を除き、形状
寸法は規格化されている。特にパツケージの左右
の外部リード間々隔はいわゆる300ミル、(7.5ミ
リ、400ミル(7.74ミリ)600ミル(15.24ミリ)
の如く規制されており、実装上の利益を重視し
て、この外部リード間々隔を優先すれば当然集積
回路装置の外形寸法を制約されることになり、好
ましくないものとする。
そこで、その解決策として、パツケージの幅方
向にはボンデングパツドを設けることをせず長手
方向にのみボンデングパツドを有するパツケージ
構造が考えられているが、これでも半導体装置の
大型化に対処しきれる訳ではない。従来の実装上
利益をも確保し併せて半導体装置の大型化に対処
し得るパツケージが望まれるところである。
本考案は上述の実装上の利益及び半導体装置の
大型化に対処し得るパツケージを堤供するもので
ある。そして、本考案の要旨はパツケージの左右
の外部リード間々隔を従来通り、300ミル、400ミ
ル、600ミル等の寸法に取れるよう外部リードを
絶縁基体の側面からでなく下方から導出し、かか
る外部リードの導出部における最外形寸法にまで
絶縁基体の幅を拡げることにある。
通常外部リード間々隔は外部リードの中心線間
をもつて規定しているため、少くとも外部リード
のリード厚分だけは幅を拡げることができる。
パツケージの長手方向の寸法は半導体装置の製
造歩留が正方形に近い方ほど良いところから、パ
ツケージ長手方向の寸法については多少余裕が出
る場合が多いのに比較し、上記幅方向の寸法制約
から半導体装置の外形寸法が長方形にせざるを得
ず製造歩留の低下をきたしていたことを考慮する
と得られる実用上の効果は大きいものである。
そして、この外部リードがタイバーを通じて1
体となつていれば、半導体装置の組立時における
取扱いが容易となるばかりでなく、製品としての
最終外見をする各種のメツキ処理においてもその
取扱いは容易となる。のである。
以下、実施例に基づき説明する。
第1図は本考案第一の実施例である。そして、
第1図aは斜視図であって、同bはA−A′,B
−B′における断面形状を図示している。これは以
下の図においても同様である。
外部リード2は絶縁基体1の下方にロー付けさ
れている。ロー付けの手段は従来から知られてい
るAg−Cuロー付等の手段が採用できる。そし
て、外部リード2はタイバー3により一体となつ
ている。これは、パツケージ外観として、Auメ
ツキ処理が施されるのが通常であるがその他に
Snメツキ処理等も知られており半導体装置を搭
載した後に封止し、メツキ処理時の通電に便宜と
なるものである。
一方外部リードは絶縁基体1の側面メタライズ
4を通じ絶縁基体の層間に設けられた内部配線と
なつてボンデングパツド5とつながる。絶縁基体
としては、セラミツクスが一般に使用され、内部
配線の作成等はアルミナ紛末等をゴム状板材とし
たグリーンシートと称する平板にメタライズイン
キをスクリーン印刷し燃成する方法が知られてい
る。半導体装置(図示せず)はマウント部6に載
置され、ワイヤボンデングされた後リツド7によ
つて封止する。本実施例においてはフリツトを塗
布したリツドを用い、400℃前後の温度で封止す
る場合を例示している。封止方法としてはこの他
にAu−Sn等の抵融点ロー材を用いる場合がある
が封止手段は選ばないのは当然である。
第2図は本考案の第2の実施例を図示するもの
である。第1の実施例においてはマウント部6と
ボンデングパンドとは略同一平面上にあり、大型
の半導体装置を搭載する場合、マウント作業をし
やすくしたのに対し、本実施例においては、ボン
テングパツド面とマウント部分に段差を設けた場
合であり、半導体装置の厚みが大きくなつた場合
ボンデング作業が困難となることのないようにし
たものである。
第3図は本考案の第3の実施例を図示したもの
である。本実施例は絶縁基体側にあるボンデング
パツド及びマウント部は該基体の上面と略同一面
とし、気密とすべき空間の大部分をリツド7の側
に設けようとするものである。このようにすれば
半導体装置組立時における作業の自動化を容易に
図れる利点がある。即ち、組立作業に使用する各
種のツールにおける位置の制約はマウント部6、
ボンデングパツド5が空間の下方にあつた第1、
第2の実施例に異なり、絶縁基体1の表面近傍に
あるからである。
なお、ボンデングパツドと外部リードとの電気
的導通は内部配線と各層間を結ぶスルーホールに
よつてとるなど従来技術を用いることができる。
以上の実施例における外部リード形状について
はいわゆるサーデツプ形式のパツケージの場合と
多くの類以点をもたせることができ、かかる類以
性を利用してパツケージの製造コストの低減を図
ることも可能である。
また、外部リードの導出部構造は第1、第2、
第3の実施例の如く外部リード材料を所定の位置
で折曲げた状態でロー付した構造のほか、外部リ
ード材料を折曲げず、外部リード材の板厚部分を
絶縁基体下面に設けられたメタライズパターンに
つき合せロー付けした構造であつてもよい。この
場合、側面メタライズはスルーホールメタライズ
印刷として半円形の凹状部にロー材のたまりを設
け、外部リードの機械的強度を向上させることが
有効である。スルーホールメタライズ印刷につい
ては通常のスクリーン印刷を用いることができる
のは当然である。
第4図は本考案に係るパツケージを製造のみな
らず、半導体装置を製造する場合のいずれの場合
においても量産性を持たせたものである。
即ち、第4図に示すように複数の絶縁基体を一
本のリードフレーム8に所定の間隔をおいてロー
付して多連とする。このようにすればモールドタ
イプの半導体装置と同様のハンドリングで取扱う
ことができ組立装置の共用化を図ることができ
る。
第5図はかかる多連にした場合のパツケージ群
を図の如くトレー9内に実装し得ることを示す。
この場合には外部リード2及びタイバー3は若干
外広がりの形状を有していることが必要であるが
それは通常のパツケージ構造で認められる15℃程
度で足りるものである。
【図面の簡単な説明】
第1図aは本考案第1の実施例を示す斜視図、
同bはA−A′,B−B′位置における断面図であ
る。第2図aは本考案第2の実施例を示す斜視
図、同bはA−A′,B−B′位置における断面図
である。第3図aは本考案第3の実施例を示す斜
視図、同bはA−A′,B−B′位置における断面
図である。第4図は本考案の第4の実施例であつ
て、多連とした場合の斜視図である。第5図は多
連とした場合、トレーに収納した状態を示す斜視
図である。 尚、図において、1……絶縁基体、2……外部
リード、3……タイバー、4……側面メタライ
ズ、5……ボンデングパツド、6……マウント
部、7……リツド、8……多連のリードフレー
ム、9……トレーである。

Claims (1)

    【実用新案登録請求の範囲】
  1. 絶縁基体の長手方向に平坦面を有する外部リー
    ドの複数本が該長手方向に2列にわたつて配設さ
    れた気密封止形式の半導体装置用容器において、
    前記外部リードのそれぞれはその外面と前記絶縁
    基体の側面とがほぼ同一面なして該絶縁基体の底
    面に固着されかつそこから下方に導出されている
    ことを特徴とする半導体装置用容器。
JP1980087681U 1980-06-23 1980-06-23 Expired JPS6233342Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1980087681U JPS6233342Y2 (ja) 1980-06-23 1980-06-23

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1980087681U JPS6233342Y2 (ja) 1980-06-23 1980-06-23

Publications (2)

Publication Number Publication Date
JPS5710746U JPS5710746U (ja) 1982-01-20
JPS6233342Y2 true JPS6233342Y2 (ja) 1987-08-26

Family

ID=29449790

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1980087681U Expired JPS6233342Y2 (ja) 1980-06-23 1980-06-23

Country Status (1)

Country Link
JP (1) JPS6233342Y2 (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5126058U (ja) * 1974-08-17 1976-02-26

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5126058U (ja) * 1974-08-17 1976-02-26

Also Published As

Publication number Publication date
JPS5710746U (ja) 1982-01-20

Similar Documents

Publication Publication Date Title
JP4412439B2 (ja) メモリモジュール及びその製造方法
US4598307A (en) Integrated circuit device having package with bypass capacitor
JP2909704B2 (ja) 誘電体テープから形成されたディスクリートなチップキャリアを有する垂直なicチップ積層体
US5563446A (en) Surface mount peripheral leaded and ball grid array package
JPS6134963A (ja) 集積回路チツプ・キヤリア
JPH0278264A (ja) ピン格子配列パッケージ構造
JPH01261849A (ja) 半導体装置の製造方法
JPH041501B2 (ja)
JPS6233342Y2 (ja)
JPS5914894B2 (ja) セラミツクパツケ−ジ
JP2722451B2 (ja) 半導体装置
KR100246360B1 (ko) 마이크로 비지에이 패키지
JPH05343610A (ja) 混成集積回路装置
JPS60254646A (ja) 半導体装置
JPS58105546A (ja) 半導体パツケ−ジング方法
JP3136274B2 (ja) 半導体装置
JPS6038843A (ja) 半導体装置およびその製造方法
JPH0476210B2 (ja)
JPS635240Y2 (ja)
JPS6244859B2 (ja)
JPH0534114Y2 (ja)
JP3405718B2 (ja) 半導体装置
JP2853695B2 (ja) チップキャリア及び半導体集積回路装置
JPS6342860B2 (ja)
JP2826518B2 (ja) 半導体装置