JPS6134963A - 集積回路チツプ・キヤリア - Google Patents

集積回路チツプ・キヤリア

Info

Publication number
JPS6134963A
JPS6134963A JP10575185A JP10575185A JPS6134963A JP S6134963 A JPS6134963 A JP S6134963A JP 10575185 A JP10575185 A JP 10575185A JP 10575185 A JP10575185 A JP 10575185A JP S6134963 A JPS6134963 A JP S6134963A
Authority
JP
Japan
Prior art keywords
die
chip carrier
chip
carrier
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10575185A
Other languages
English (en)
Inventor
グラハム　ケイス　ホワイトヘツド
ケネス　テイラー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
British Telecommunications PLC
Original Assignee
British Telecommunications PLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by British Telecommunications PLC filed Critical British Telecommunications PLC
Publication of JPS6134963A publication Critical patent/JPS6134963A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0129—Thermoplastic polymer, e.g. auto-adhesive layer; Shaping of thermoplastic polymer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09118—Moulded substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H05K2201/09181—Notches in edge pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09709—Staggered pads, lands or terminals; Parallel conductors in different planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10727—Leadless chip carrier [LCC], e.g. chip-modules for cards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10742—Details of leads
    • H05K2201/10886—Other details
    • H05K2201/10909—Materials of terminal, e.g. of leads or electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0723—Electroplating, e.g. finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/241—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
    • H05K3/242—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus characterised by using temporary conductors on the printed circuit for electrically connecting areas which are to be electroplated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は集積回路チップ・キャリアに関するものである
。より詳細にいえば、本発明はプラスチック材料でつく
られたチップ・キャリアに関するものである。
〔従来の技術とその問題点〕
従来の構造のチップ・キャリアは、通常、セラミック材
料の正方形の基板を有している。この基板の中央領域に
、集積回路チップまたはダイ（ｄｉｅ　）が、例えば、
共晶（金・シリコン）接合剤またはエポキシ樹脂接着剤
な用いて、取り付けられて固定される。その後で、ダイ
上の適当な点とキャリア基板上に設けられた金属接合用
パッドとの間の接続が行なわれる。キャリア基板上に予
めつくられたメタライゼーション・パターンが、これら
の接合用パッドを基板の周縁につくられた端子接触体に
、または導線に、接続する。それから、セラミックの蓋
がこの基板の上に取り付けられて、ダイか密封され、そ
れでダイの保護かえられる。その後で、このチップ・キ
ャリアが、一連の他のチップ・キャリアや電子部品と共
に、プリント回路基板に取り付けられ、回路が完成する
。
これらのパッケージは、量産が可能であるけれども、組
立体が保護カバーの中に封入される前に、チップがキャ
リアに接合されることが必要である。
その結果、テツゾ製造業者は、通常、パッケージ生産に
かかわっている。このことは、「大量生産品」であるこ
れらのチップにとって好都合であることが多い。けれど
も、その中にチップを入れて保護を行うことができる、
必要な形をした予め製造されたパッケージがあれば、さ
らに便利であろう。
セラミック・パンケージの製造工程は、パッケージが完
成するまでは装置を入れることをしないので、最近まで
、これらが最も容易に製造されるパッケージであった。
けれども、チップ・キャリアにセラミック材料を用いる
とコストが高くなる。
また、セラミック基板が従来のエポキシ・ガラス・プリ
ント回路基板に後で接合される時、これらの２つの材料
の間の熱膨張率の差のために、問題が生じうる。環境条
件が極端な場合には、セラミック・チップ・キャリアは
壊れて、プリント回路基板から剥離することがある。
〔発明が解決しようとする問題点〕
プラスチック材料でチップ・キャリアを製造することは
また既に知られている。これらの材料な用いた楊会、キ
ャリアの熱膨張率を回路基板の熱膨張率に整合させるこ
とが可能である。けれども、熱膨張率が整合していても
、膨張量に差があることによる問題がなお残る。すなわ
ち、キャリアの中のチップは熱の発生源であって、キャ
リアは回路基板よりも急速に加熱される傾向があり、し
たがって、熱膨張率が同じであっても、キャリアが回路
基板よりも急速に膨張することがありうる。
あるプラスチック・チップ・キャリアは次のような問題
点をまた有して４る。すなわち、それらの導線接合用パ
ッドとそれらの端子パッドとが同じ工程でメタライズさ
れるので、金（金は最終被覆体として好ましいものであ
る）の厚さは両方の形のパッドに対して同一である。こ
のために、ハンダ付けされるべき端子パッドについて、
ハンダが過度に脆弱になることを防止するために、端子
パッド上の金の厚さが約０．２マイクロメートル以下で
なければならないとめう問題である。端子パッド上の金
の厚さが肌２マイクロメートル以下であると論う要請は
、導線を接置用パッドに最適に接合するには金の厚さが
２マイクロメートル以上必要であるという要請と矛盾す
る。それぞれの形のパッドを最適の厚さの金で被覆する
ための余分の複雑さとコストの増大のために、この方法
は魅力のないものになってしまう。このために、導線の
接合が不十分なものと−なる。
〔問題点を解決するための手段〕
本発明により、ダイ取り付け位置な有する本体と、ダイ
に接続するための第１接触体パッドと、回路基板に接続
するための第２接触体パッドとな有し、前記本体が芳香
族熱プラスチック重合体から射出成形によってつくられ
ることな特徴とするチップ・キャリアかえられる。
本発明の別の側面として、本発明にエリ、ダイ取り付け
位置を有する本体と、第１接触体パッドと、前記本体に
連結された側壁と、前記本体から離れた側壁上にあって
前記第１接触体パッドに電気的に接続された第２接触体
パッドとな有し、前記側壁と前配本体との間の連結が弾
性的に変形可能な領域によって行なわれｖｉ記第２接触
体パッドが回路基板に取り付けられて用いられる時弾性
的に変形可能な前記領域が前記回路基板に対して前記キ
ャリアに熱的に誘起される変形を吸収することを特徴と
する、チップ・キャリアかえられる。
本発明の別の側面として、本発明により、その中にダイ
取り付け位置のある少なくとも１つの凹所な有する本体
と、前記本体の表面上にメタライズされた導電トラック
と、１個または複数個のダイに接続するために前記導電
トラック上に接触体パッドとを有し、前記本体が芳香族
熱プラスチック重合体から射出成形によって製造される
ことを特徴とする回路基板かえられる。
〔実施例〕
本発明の実施例な添付図面な参照しながら説明しよう。
第１ａ図に示されているように、チップ・キャリア１は
中央にダイ取り付け用の凹所２が成形でつくられる。こ
のチップ・キャリアの端部にはメタライズされた複数個
の接触体４がそなえられている。これらの接触体はいず
れも、キャリアの上表面から側面を通りキャリアの下表
面まで延長されていて、これらすべてにわたってメタラ
イズされている。接触体のうちのキャリアの上表面部分
６は金で被覆されていて、そこはパッドとなって、導線
な接合するのに適切な位置になる。下表面上の対応する
接触体部分７は金属、例えば、スズまたはスズと鉛の会
合で被覆されていて、ノ）ンダ付けが可能な接触体パッ
ドになっている。
ダイ取り付け用凹所の中に、ダイ接合用パッド８がメタ
ライゼーションによってつくられる。ダイ９はダイ接合
用パッドに（例えば、エポキシ樹脂で）接合される。ダ
イ９のめろいろな部分から、導線接合用パッド６へ、接
合用アルミニウム導線または全導線１０により、電気的
な接続が行なわれる。
前記のようなチップ・キャリアは射出成形法によって製
造することができる。このようなチップ・キャリアを成
形でつくるのに適切なプラスチックは、工Ｃ工社から商
品名Ｖ工０ＴＲＥｉＸで市販されているポリエーテル・
エーテル・ケトン（ＰＥＦｉＫ　）およびボリエーテル
サルフオン（ＰＫＳ　）や、ユニオン・カーバイト社か
ら商品名σＤＦＬで市販されているポリサルフオンや、
ゼネラル・エレクトリック社から商品名ＵＬＴＥＭで市
販されてｂるポリエーテルイミドのような芳香族重合体
である。これらの重合体の構造は次の通りである。
ポリエーテル−エーテルφケトン ［−０６Ｈ，−Ｃｏ−０６Ｈじ０−Ｃ６Ｈ４−０−：ｌ
。
ポリエーテルサルフオン 〔−〇６Ｈ４−８０２−０６Ｈ４−０−几ＵＤＫＬ　　
ポリサルフオン ［ニー０６Ｈ，−８０２−０６Ｈ４−０−０６Ｈ４−０
３Ｈ６−０６Ｈ４−０〕。
ポリエーテルイミド−第７図なみよ。
本発明により、チップ・キャリアを成形するさいに用い
られる重合体を選定する時、考慮しなければならない主
な因子は次の通りである。
（１）後での処理条件に耐える特性。特に、ノ１ンダ付
けのさいの温度、それは一般的に気相タンク内の少なく
とも２１５℃の温度であるが、この温度に耐える特性。
このことは約２３０℃またはそれ以上のガラス転移温度
（Ｔｇ）を必要とする。ただし、ハンダ付け温度がもつ
と低いかまたは経過時間がもつと短い場合には、もつと
低いガラス転移温度をもった重合体を用いることができ
る。
（２）重合体は好ましくなりガスを放出しないこと。
このことにより、この回路の信頼性が劣化するおそれが
なくなる。
（３）重合体は成形可能であること。射出成形が可能で
あることが好ましい。
（４）　重合体は浴接可能（超音波浴接またはその他の
浴接）であることが好ましい。ニカワや接合剤を用いる
必要のない溶接であること。にカワや接合剤を用いると
汚染の問題が生ずることがある。） （５）重合体はメタライゼーションが可能であること。
このメタライゼーションは−フル・アディティブ処理が
可能であることが好ましい。
（６）重合体は色素剤を受は入れるものであることが好
ましい。このことは、一部の回路が光活性を有している
時、そして不透なキャリアが要求されている時、必要で
ある。
（７）重合体の熱膨張率が回路基板材料の熱膨張率と同
程度であることが好ましい。それは、キャリアが回路基
板と共に用いられるからである。
回路基板材料の熱膨張率は約１７ｘ１０’°ｃ−１ない
し２３　Ｘ　１０−６００−１である。
第１ａ図に示されているように、ダイと接続導線が他の
物体と直接に触れることを防止するために、および汚染
な防止するために、蓋１１が設けられる。蓋１１はチッ
プ・キャリア本体の材料と適会した材料を用いて成形に
よってつくられ、したがって、ニカワを用いないで接合
することができる、例えば、超音波溶接を行なうことが
できる。
接触体４がチップ・キャリアの表面上にあるので、表面
には段差があり、この段差のある表面に蓋を取り付けて
密封しなければならない。このために、蓋１２の下表面
には、接触体４の位置と対応した位置に、凹所１２が設
けられている。密封を効果的に行なうために、凹所はそ
こに入るべき接触体４よりも少し小さくつくられる。図
示されている実施例では、上方に頂点をもつ三角形の形
をして因る。蓋な本体に接合するさい、蓋を本体に押し
つける。すると、蓋は接触体の付近で変形し、それによ
り、接触体と本体との間に効果的な密封かえられる。も
し必要ならば、導線を接続したチップをカプセルに封入
する（接合の被覆）を行なうことができ、それにより、
取り扱いのさいの物理的な保護と環境に対する保護とが
さらにえられる。
蓋と本体の凹所とにより、このようなカプセル封入を保
持する。けれども、蓋を本体に接合する以前において、
カプセル封入剤はしばしば過度に自由に流れるので、蓋
は２つの部分に分けて製造することよい。すなわち、第
１部分１３は１ｉｌｌｌ壁部分であり、第２部分１４は
キャップ部分である。側壁部分１３がキャリア本体に溶
接され、そして導線が接続されたチップに対しカプセル
封入を行なめ、それから、キャップ１４が側壁部分１３
に溶接される。
チップ・キャリアとの高精度の密封を行なうことができ
、そしてこの装置は、特に、湿度の高５環境で用いるの
に適している。
第１ｂ図は、チップ・キャリア１と接触体４をより明確
に示した図面である。接触体４は金属の多層被＆体で構
成されている。すなわち、銅の第１被覆＃１５と、この
銅の上の０．２５Ｔｎ１ｎ厚さのニッケル被覆層１６と
で構成されてｂろ。この接触体の上面の端部には、ニッ
ケル層の上に金の被覆層１７があって、この部分は導線
接合用のバッド６になる。また、接触体の下面の端部に
は、ニッケル層の上にスズ・鉛の合金被覆層１８があっ
て、この部分はパンダ付け可能な端子バッド７になる。
別の構造体では、チップ・キャリアとダイ９との間の熱
膨張率の差なよりよく適合させる構造をダイ接合用バッ
ド８が有していて、この構造体はより多くの利点を有し
ている。（キャリア材料の典型的な熱膨張率は２３　Ｘ
　Ｉ　Ｄ”−”Ｏ−１であり、一方、シリコンの熱膨張
率は２　Ｘ　１Ｄ”−’℃−１である。）この構造体（
第１Ｃ図をみよ）では、ダイ接合用バッド８は一連のリ
ゾ、同心リング、または複数個の「支柱」、または「迷
路」状の壁のような、浮彫り状のパターン体３ｏで構成
される。
（後者の２つの構造体の方が第１の構造体より利点が多
い。それは、後者の構造体の方が、いま問題になってい
る面内のすべての方向について、熱膨張率の差を吸収す
るからである。） 熱プラスチックで射出成形によって製造されたチップ・
キャリアは、例えば、１０Ｘ１０のマトリックスに成形
されるのが便利である。このようなマトリックスが第２
ａ図に示されている。隣り合ってｂるキャリアの間の導
電線路などの配置の詳細図が第２ｂ図に示されている。
このマトリックスは全陣としては平らな板として成形さ
れる。
ただし、この板はダイ凹所と、導電本４を構成するため
に必要な穴を有している。凹所のないチップ・キャリア
が成形でつくられ、よりｑｖ蓋にダイ取り付け用凹所を
設けるのでもよい。けれども、キャリア本体にダイ取り
付け用凹所を成形によりつくるのがより好箇しいであろ
う。それは、このことにより、処理工程中に偶然的にダ
イに損傷を与えることが防されるといった保護かえられ
るほか、数多くの利点があるからである。
本発明の前記実施しＵから、辱電体４とダイ接合用バッ
ド８を製造する別の２つの方法を想像することができる
。第１は「減算的」方法で、銅の被覆層が積層または無
電解沈着［よってつくられ、そして従来のレジスト法を
用いてエッチされる。
それから、ニッケル、金、スズなどの要求された被覆層
を選択的にメッキすることができる。第２は「加算的」
方法で、すべてのメタライゼーションが無電解沈着によ
２て最初に実行され、そしてエツチングは不必要である
。パターンは、それがいったん定まると、無電解メッキ
または電解メッキのめずれの方法でもつくりあけること
ができる。
これらの２つの方法はいずれも、（前記の理由により〕
好ましくなめ領域に金が沈着することな避ける工程、そ
こでは最終段階が下の銅をエツチングするためのマスク
として用いられる、に比べて利点を有している。この方
法は、穴を通しての接続を製作するのに必要な莫大な量
の穴あけ工程が避けられ、穴が成形段階で容易につくら
れるので、射出成形によって実際的なものとなる。
「加算的」方法では、マトリックスが成形された後で導
電体４とダイ接合用パッド８がつくられる。このために
、成形のざいに、金属の挿入体な用する必要はない。メ
ッキ用パー２１を個々のチップ・キャリアの間で列状に
または格子状につくることに”より、この工程を容易に
実行することができる。このようにして、もし必要なら
ば、すべてのチップ・キャリアを共通接続して、１つの
電極をつくることが可能である。
導電体のパターンを定める第１段階は、プラスチックの
表面を十分に活性化して、無電解の銅沈着を可能にする
ことである。このことは従来のいずれの方法によってで
も実行することができる。
ただし、好ｉしい方法は、メルビル　ニューヨークのＰ
ＣＫテクノロジによって考案されそしてフォトフォーミ
ング法として知られている、レジストレス・イメージン
グ法を用いることである。この方法では、成形物を化学
的にエツチングして、この表面を親水性にし、それで触
媒と無電解銅の沈着を可能にする。エツチングの後、こ
の表面は紫外（σＶ）光起爆剤と銅塩を言んた溶液で活
性化される。紫外光に露光されると、溶液の中にある銅
イオンが還元されて、金属銅になる。したがって、その
要求された面積領域を紫外光で単に露光することにエリ
゛、要求されたメタライゼーション・パターンな銅でつ
くることができる。この最初Ｑ銅沈着の後、無電解銅沈
着を行って厚い銅の層なつくることができる。この厚い
銅の層は、後の電解メッキ段階において、電極として用
いることができる。このような工程に用いるために、考
察された重合棒な酸化チタンでドープするなどの処理な
行って、それらな紫外光に対して不透明にしておくこと
が必要であることを断っておく。
もちろん、メッキ用マスクやレジストを用いるといった
他の技術を利用することもできるが、このような方法で
は工程段階数が全体的に多く、そして製造コストも高く
なることが多い。
もし第２ｂ図の２１に示されているようなメッキ用バー
（すなわち、幅広いトラック）が用いられるならば、無
電解銅メッキ段階を省くことが可能であり、そしてフォ
トフォーミング段階で定められたパターン上に単に電解
メッキすることができる。
無電解でまたは電解で銅を沈着した後、この銅の上に電
解メッキでニッケル被覆層がつけられる。
第２ａ図と第２ｂ図に示されているように、メタライズ
されるべきテップ・キャリアのこれらの部分はすべて、
すなわち、接触体とダイ接合用パッド８、は相互接続す
ることができる。（ダイ接合用パッドは金属のスタッド
を挿入することによってつくることができる、またはメ
ッキされるべきパッドを必要としない別の方法でつくる
こともできる。この後者の場合には、電極の部分なつく
る必要がない。）トラック２１はすべてのキャリアの上
のこれらの領域を相互接続する役割を果たし、そしてこ
のマトリックスが個個のキャリアに分離される時、トラ
ックが取り去られる。このこ’ｉ’ｊ−１１セル当り１
チンゾ・キャリアを有する格子の形にトラックを配置す
ることにより、容易に実行することができる。すぐにわ
かるように、チップ・キャリアの角のところに接触体４
はない。
（この結果、異なる端子用パッドＴとダイとの間の経路
長が異なる。）これらの空間領域を利用して、トラック
２３がダイ接合用パッドから格子状のトラック２１まで
走らせることができる。甘たは、キャリアの１つの側辺
の中央にある接触体４からダイ接合用パッドへ、トラッ
クが直接に走ることができる。これらは、後の段階で、
切断することができる。または、（もし半導体基板の外
部への接続が要求されているならば）その芽まにしてお
くこともできる。
それぞれの接触体４の位置において、基板を貫通する穴
または溝２４が設けられる。これらの穴または溝の両端
に、メタライズされたパッドがつくられる。（チップ・
キャリアの上表面上に導線接置用バッド６がつくられる
、またはチップ・キャリアの下表面上に端子パッド７が
つくられるであろう。）後でのメタライゼーションで穴
全体を十分にメッキするために、フォトフォーミング段
階にエリ穴２４の壁面上に十分に金属銅を供給する。
ニッケルメッキ段階の後、導線接合用パッドに、２マイ
ク０メートルの厚さの金がメッキされる。
テープ状のレジストを用込ろことにより（すなわち、粘
着テープの形をしたレジストまたはマスクを用いること
により）、穴２４０両端を手早くそして容易にマスクす
ることができる。キャリアのこれらの表面（下表面も含
む）は、金でメッキすべきではない面である。このよう
にして、金を選択的にメッキすることができる。したが
って、端子パッドには何もメッキされない。このことに
より、テップ・キャリアを回路基板に取り付けるのに用
すられるハンダが脆弱化することが防止される。ｆｉｔ
記のように、端子パッドはスズまたは鉛合金で予め被覆
しておくことができる。
メタ２イゼーシヨン段階が完了した後、チップ・キャリ
アのマトリックスは、ダイかキャリアに接合されそして
導線で接続される前または後に、何個のキャリアに分割
される。ただし、通常は、ダイかキャリア妊接合される
前に、チップ・キャリアが＋割されるであろう。
チップ・キャリアのマトリックスは、成形のさい、弱い
線状部分を有するようにつくることができる。例えば、
メッキ用バーの端部に沿って弱く、したがって、（用い
られる材料によっては）これらの線で折ることが可能で
ある。接触体４の先駆体が溝、または溝と穴を組み合わ
せたものであるならば、この弱い線な利用して、千ツゾ
・キャリアを「折ること」によって分離することができ
る。
または、鋸？用いて、例えば、円形鋸を用−て、マトリ
ックスな分割することができる。いずれの楊会にも、電
気メッキのさいに用いられた導電トラックは、隣り合っ
たキャリアを分離するさいに、除去される。第２ｂ図に
示されているように、それぞれのチップ・キャリアの境
界が穴の列によって定められている場合、いまの場合に
は隣接するどのキャリアの間にも２列の穴があるが、（
導線付きのキャリアに対し）分離のさいに除去される材
料は２列の穴の間の材料である。すなわち、線２２に沿
って分割することにより、凹形導体４の間の平らな部分
から成る端部をもった分離されたそれぞれのチップ・キ
ャリアが後に残る。隣接する２つのキャリアの導体４ｆ
ｔつくるのに１列の穴が用いられる場合、分離のさい導
＃、４がどのキャリアからも失われないように、注意深
く分離を行なわなければならない。または、導線付きで
ないキャリアに対しは、分離は線５２に沿って行なわれ
、穴２４が後に残り、この穴の中に導線な挿入すること
ができる。
他方、もし完全に無電解のメタライゼーション法が用い
られるならば、メッキ用バーは不必要になり、その場合
には、キャリアは（Ｉｊｌえば）角のところの細いウェ
ブだけによって連結された個別の製造物として成形され
る。
射出成形によってチップ・キャリアを製造するさいのこ
の他の利点は、用いられる材料が金属心金プリント回路
基板（ＰＣＢ）や基板の大部分の熱膨張率とほぼ同じ熱
膨張率をもつことがでることである。その結果、プリン
ト回路基板全Ｂ＆、多重チップ・キャリアのようなチッ
プ位置に凹部なもつように成形することができ、そして
前記のようにメタライズすることができる。それから、
チップがこれらの凹所に接合され、そして接合被覆物で
保護される。それから、１つのチップ・キャリアに対す
るものと同じ性質の材料の蓋が所定の位置Ｋｍ接されて
、機械的な保腫がえられる。この方法のこの他の利点は
、プリント回路基板上のトラッキングがチップ容器の中
に直接に行なえることであり、したがって、パッケージ
と基板の界面の問題はない。第２Ｃ図はこのような構造
体の一部分の立木図である。この構造内では、チップ９
は射出成形基板２７の中の長方形の凹所２６の中に入っ
ている。別の凹所を覆ってｂる蓋１１が示されている。
この構造体の別の利点はチップとプリント回路基板との
間に別のキャリアがないことであって、このことは、凹
所の中のチップの位置と関連づけると、チップの上表面
である接続用表面が基板上の導電トラック２８と同一平
面であるように構成することができることを意味し、こ
のことにより、高速・高周波数で動作する場合、優れた
伝送特性かえられる。
射出成形あるいは他の方法によって製造されたチップ・
キャリアの熱変形の問題点は、射出成形法で製造すると
特に利点のあるダイ接合用パッドに浮彫り状構造物を設
けるという解決法の他に、いろいろな方法によって解決
することができる。
第３ａ図はチップ・キャリアの図面であって、側壁３１
がチップ・キャリア本体から溝３２によって離れており
、この側壁は弾性変形が可能な薄い部分３３によっての
み本体と連結されている。溝３２の深さは側壁の高さ全
体にほぼ等しく、薄い連結部分だけが残される。側壁３
２０表面はメタライズされて、接触体４になる。変形可
能なこれらの部分を設けることにより、チップ・キャリ
アは熱膨張率の差から生ずる比較的大きな変形を繰り返
し吸収することができ、したがって、端子パッドと回路
基板との間のパンダ付け部分に大きな応力が７１０わる
０とが避けられる。
第３ｂ図に示されているように、チップ・キャリアのそ
れぞれの角のところに、隣り合った側壁の間に間隙３４
のあることがわかる。この間隙により、キャリアはその
長さ方向の変形とその幅方向の変形とな吸収することが
できる。もし変形の大きさが側壁の長さ方向に沿って変
動することがある場合には、これはチップ・キャリアが
非常に大きい場合には起こりうろことであるが、その時
には側壁の中に間＠な設けることが好ましい。側壁をさ
らに分割して、接触体４のそれぞれに対して１つの側壁
部分があるようにすることが好ましい場合がある。この
場合が第６Ｃ図に示されている。第３Ｃ図において、接
触体のメタライズされた部分４には斜線が施されている
。その下にあるプラスチック部分３１′には斜線が施さ
れていない。
このプラスチック部分３１′はキャリア本体の残りの部
分と一体になって成形される。メタ２イゼーシヨンかこ
の分割された側壁の上に行なわれることはすぐに解るで
あろう。第６Ｃ図には、別に付加される脚部は図示され
ていない。
または、熱放散性の大きなチップにするために、ダイ接
合用パッドの中に伝熱路を設けることができる。ｂろい
ろな構造体が第４図および第５図に示されている。
第４図に示されているチップ・キャリアはダイ接合用パ
ッド８の中の穴４ｏを通してメッキされる。これらの穴
は、接触体４をつくるのに用すられた相互接続用穴と同
時にそして同じ方法で、つくられる。または、これらの
穴をメッキしないでおいて、熱の良導体である材料（列
えば、銅）のスラグな挿入することができる。いずれの
場合にも、ダイ接合用バッド８に対応する位置のチップ
・キャリアの下側に熱量バッド４１なそなえることによ
って、熱伝達特性が強化される。熱伝達！性を工くする
ために、チップ・キャリアが取り付けられるべき回路基
板の上で、熱量パッドを対応する接触体にハンダ付けす
ることができる。実際、この取り付け方法は、キャリア
を貫通する熱の良導体材料がない場合でも、機械的に固
定する手段として用いることかできる。このハンダ付け
にょる接続は、熱量バッドと回路基板との間の間隙を橋
渡しするのに、熱伝導率の大きなグリースで置き換える
ことができる。または、熱量バッドは回路基板に接続さ
れなくて、例えば、射出成形多重チップ・キャリアの中
にある時のように、熱を放射するままにしておくことが
できる。
もつと大きな熱伝導特性が脚付きプラットフォームまた
はスタッド４２によってうろことができる（第５図）。
このスタッドは射出成形のさｂにマトリックスに取り付
けることもできるし、または成形のさいにつくられた適
当な穴の中に挿入によって取り付けることもできる。ま
たは、このスタッドは２つの部分、すなわち、上部分と
下部分とから成ることも可能であり、これらを別々に挿
入または成形することができる。
もし熱量バッドを基板にハンダ付けしなければならない
ならば、ハンダ付けすべき表面が多数の離散した面積領
域で構成され、それで空隙のできるのが最小にされるこ
とが好ましい。
熱量バッドを回路基板にハンダ付けすることによって伝
熱性なよくする他に、熱応力が作用する領域の寸法を大
幅に小さくすることがさらに好ましい。熱用バッドをそ
なえない場合には、熱応力の作用する領域の寸法は側壁
間の距離になるであろう。熱用バッドがある場合には、
この寸法は小さくなって、熱量パッドと側壁との間の距
離の丁度２倍になる。すなわち、この寸法は熱量パッド
の幅だけ小さくなる〇 チップ（およびキャリア）の寸法が大きくなると、熱量
パッドまたは固定用パッドを回路基板にハンダ付けする
ことの間粗が増大する。粉末状ハンダ、粉末状融剤およ
び有機接合剤から成るハンダ・ペーストでパッドと接触
体パッドを予め被覆することにより、リフロー・ハンダ
付けが実行される。従来の技術のどれかによって、例え
ば、気相ハンダ付けによって、（できるだけ均一に）熱
が加えられると、ハンダと融剤が流れ、それでハンダ付
けが行なわれる。
提案されたこの構造体にエリ、小さな回路基板トラン゛
り幅と間隔を用いることができ、このことにより、より
大きな回路密度な実現することができる。このことは、
キャリア上の隣接する端子パッドな段差をつけて配置す
る、例えば、第６図に示されているように、内側列と外
側列の熱用接触体を設ける、ことによって達成される。
チップ・キャリアの端部は、接触体の内側列４ａと外側
列４ｂとにより、ギずイずになっていることがわかる。
隣接する外側端子接触体の間の隙間から見ることによっ
て、内側端子接触体が検査できるような寸法と段差にな
っている。このようにして、チップ・キャリアと回路基
板との間にあるすべての接触体を可視検査することがで
きる。内側列の端子接触体と外側列の端子接触体な設け
ることに工り、接触体の間隔を小さくすることができる
。すなわち、隣接するハンダ付け用パッドの間隔＝ｋ　
一定に保ったままで、集積度を上げることができる。
このチップ・キャリアはまた、穴を通してメッキする技
術を用すた回路基板で、それらによって導線かえられる
回路基板に用いることも可能である。このようなチップ
・キャリアは前記のように製造される。（ただし、キャ
リアの下側表面に端子接触体をそなえる心安はない。）
この場合、おのおののチップ・キャリアは穴２４のそれ
自身の配列を有し、これらの穴は接触体４をつるのに用
いられるべきものである。導線が穴２４の中に挿入され
る。この導線の挿入は、例えば、自動配線機械を用いて
、１つの穴ずつ、または数個の穴に同時に行なわれる。
これらの導線の寸法は、実効ある密封かえられるように
、これらの導線が通る”穴の寸法に対し適切な大きさで
なければならない。
挿入の後、−組の導線の間の連結部品を除去することが
できる。すると、これらの導線は基板を貫通して真直ぐ
に残る、または「軽く動かされ」で表面収り付け用足跡
がつくられる。
〔発明の効果〕
チップ・キャリアの材料として、従来、セラミック材料
が用いられていた。しかし、セラミック材料は高価であ
る上に、熱膨張率がグイと整合していないため、熱変形
の問題がある。このために、熱膨張率が整合しているプ
ラスチック材料が用いられできた。しかし、チップは発
熱源であるので熱変形の問題点は残る。本発明は、チッ
プ・キャリアな、芳香族熱プラスチック重会体を材料に
用いて、射出成形でつくり、また、チップ・キャリアな
回路基板に取り付けるさいにキャリアの構造に工夫を施
し、熱変形がキャリアの弾性変形で吸収されて、チップ
に及ばないようにした。また、キャリアに伝熱装置をそ
なえて放熱に工夫を加えた。
【図面の簡単な説明】
第１ａ図は本体に蓋を接合する前のチップ・キャリアの
立体図、 第１ｂ図は第１ａ図のキャリアと蓋の線ＸＸでの横断面
図、 第１Ｃ図は別の形の構造体を有するチップ・キャリアの
横断面図、 第２ａ図はチップ・キャリアの分離する前の１０Ｘ１’
０アレイの平面図、 第２ｂ図は第２ａ図の導電体の詳細図、第２Ｃ囚は本発
明による多重チップ・キャリアの図、 第６ａ図は別の形の構造体を有するテップ・キャリアの
横断面図、 第′５ｂ図は第３ａ図のチップ・キャリアを下から見た
平面図、 第６Ｃ図は別の形の構造体な有するチップ・キャリアの
周縁部の立体図、 第４図は改良された放熱特性をつるために大全体がメッ
キされたチップ・キャリアの横断面図、第５図はダイ接
合用バンドと熱量支柱体の組み立て体が挿入されたチッ
プ・キャリアの横断面図、第６図は段差なもって配置さ
れたチップ・キャリアの立体図、 第７図はチップ・キャリアを製造するのに用いられる１
つの重分体の化学式。

Claims (17)

    【特許請求の範囲】
  1. （１）ダイ取り付け位置を有する本体と、第１接触体パ
    ッドと、前記本体に連結された側壁と、前記本体から離
    れた前記側壁上にあつてかつ前記第１接触体パッドに電
    気的に接続された第２接触体パッドとを有するチップ・
    キャリアであつて、前記側壁と前記本体との間の連結が
    弾性的に変形可能な領域によつて行なわれ前記第２接触
    体パッドが実際に回路基板に取り付けられて用いられる
    時弾性的に変形可能な前記領域が前記回路基板に対して
    前記キャリアに熱的に誘起される変形を吸収することを
    特徴とするチップ・キャリア。
  2. （２）特許請求の範囲第１項において、前記側壁が隣接
    する第２接触体の間で分割されることを特徴とするチッ
    プ・キャリア。
  3. （３）特許請求の範囲第２項において、隣接する第２接
    触体パッドが段差をもつて配置されることを特徴とする
    チップ・キャリア。
  4. （４）特許請求の範囲第１項、第２項または第３項にお
    いて、前記本体が芳香族熱プラスチック重合体から射出
    成形によつてつくられることを特徴とするチップ・キャ
    リア。
  5. （５）ダイ取り付け位置を有する本体と、ダイに連結す
    るための第１接触体パッドと、回路基板に連結するため
    の第２接触体パッドとを有するチップ・キャリアであつ
    て、前記本体が芳香族熱プラスチック重合体から射出成
    形によつてつくられることを特徴とするチツプ・キャリ
    ア。
  6. （６）特許請求の範囲第４項または第５項において、前
    記芳香族熱プラスチック重合体がポリエーテル・エーテ
    ル・ケトンまたはポリエーテルサルフオンまたはポリサ
    ルフオンまたはポリエーテルイミドであることを特徴と
    するチップ・キャリア。
  7. （７）特許請求の範囲第４項、第５項または第６項にお
    いて、ダイ取り付け位置が浮彫りパターンになつている
    ことを特徴とするチップ・キャリア。
  8. （８）特許請求の範囲第４項から第７項までのいずれか
    において、チップ・キャリアが射出成形されたキャリア
    のマトリックスの形で製造されそして成形の後で分割さ
    れてつくられることを特徴とするチップ・キャリア。
  9. （９）特許請求の範囲第１項から第８項のいずれかにお
    いて、前記ダイ取り付け位置がチップ・キャリアの前記
    本体の中の凹所であることを特徴とするチップ・キャリ
    ア。
  10. （１０）特許請求の範囲第９項において、前記ダイの接
    続表面が前記第１接触体パッドと同一面であるダイ取り
    付け位置に取り付けられたダイを有することを特徴とす
    るチップ・キャリア。
  11. （１１）特許請求の範囲第１項から第１０項までのいず
    れかにおいて、その下側側面上にメタライズされた取り
    付け用パッドを有し、それにより前記取り付け用パッド
    と回路基板上の対応する領域にハンダ付けされた前記接
    触体パッドとで前記キャリアを回路基板上に取りつける
    ことができることを特徴とするキャリア・チップ。
  12. （１２）特許請求の範囲第１１項において、前記ダイ取
    り付け位置が前記本体よりも大きな熱伝導率を有する領
    域で構成されることと、前記ダイ取り付け位置と前記取
    り付け用パッドとの間の前記本体を貫通している伝熱装
    置を有することとを特徴とするチップ・キャリア。
  13. （１３）その中にダイ取り付け用位置のある少なくとも
    １つの凹所を有する本体と、前記本体の表面上にメタラ
    イズされた導電トラックと、１個または複数個のダイに
    接続するための前記導電トラック上に接触体パッドとを
    有する回路基板であつて、前記本体が芳香族熱プラスチ
    ック重合体から射出成形によつて製造されることを特徴
    とする回路基板。
  14. （１４）特許請求の範囲第１３項において、前記芳香族
    熱プラスチック重合体がポリエーテル・エーテル・ケト
    ンまたはポリエーテルサルフフオンまたはポリサルフオ
    ンまたはポリエーテルイミドであることを特徴とする回
    路基板。
  15. （１５）特許請求の範囲第１３項または第１４項におい
    て、前記ダイ取り付け位置が浮彫りパターンで構成され
    ることを特徴とする回路基板。
  16. （１６）特許請求の範囲第１３項から第１５項までのい
    ずれかにおいて、ダイの接続表面が前記接触体パッドと
    同一面であるダイ取り付け位置に取り付けられたダイを
    有することを特徴とする回路基板。
  17. （１７）特許請求の範囲第１３項から第１６項までのい
    ずれかにおいて、前記本体よりも大きな熱伝導率を有す
    る領域で構成されている前記ダイ取り付け位置の下の下
    側側面上にメタライズされた熱ジンク・パッドを有し、
    かつ前記ダイ取り付け位置とそれぞれの前記熱ジンク・
    パッドとの間の前記本体を貫通している伝熱装置を有す
    ることを特徴とする回路基板。
JP10575185A 1984-05-18 1985-05-17 集積回路チツプ・キヤリア Pending JPS6134963A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB8412674 1984-05-18
GB848412674A GB8412674D0 (en) 1984-05-18 1984-05-18 Integrated circuit chip carrier

Publications (1)

Publication Number Publication Date
JPS6134963A true JPS6134963A (ja) 1986-02-19

Family

ID=10561134

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10575185A Pending JPS6134963A (ja) 1984-05-18 1985-05-17 集積回路チツプ・キヤリア

Country Status (7)

Country Link
US (1) US4682270A (ja)
EP (1) EP0165705A1 (ja)
JP (1) JPS6134963A (ja)
AU (1) AU590514B2 (ja)
CA (1) CA1237533A (ja)
GB (1) GB8412674D0 (ja)
IE (1) IE56754B1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005244211A (ja) * 2004-01-30 2005-09-08 Matsushita Electric Ind Co Ltd 部品内蔵モジュールおよび部品内蔵モジュールを備えた電子機器
US8064213B2 (en) 2004-01-30 2011-11-22 Panasonic Corporation Module with a built-in component, and electronic device with the same

Families Citing this family (69)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU598253B2 (en) * 1986-05-07 1990-06-21 Digital Equipment Corporation System for detachably mounting semi-conductors on conductor substrates
US5131535A (en) * 1986-06-27 1992-07-21 Symtek Systems, Inc. Electrical device transport medium
US4771294A (en) * 1986-09-10 1988-09-13 Harris Corporation Modular interface for monolithic millimeter wave antenna array
US4814295A (en) * 1986-11-26 1989-03-21 Northern Telecom Limited Mounting of semiconductor chips on a plastic substrate
US5322976A (en) * 1987-02-24 1994-06-21 Polyonics Corporation Process for forming polyimide-metal laminates
EP0363480A1 (en) * 1987-10-27 1990-04-18 MITSUI TOATSU CHEMICALS, Inc. Retention vessel
US5152057A (en) * 1987-11-17 1992-10-06 Mold-Pac Corporation Molded integrated circuit package
US5487852A (en) * 1988-02-05 1996-01-30 Raychem Limited Laser-machining polymers
US4906802A (en) * 1988-02-18 1990-03-06 Neal Castleman Molded chip carrier
EP0341504A3 (en) * 1988-05-09 1991-01-16 General Electric Company Plastic chip carrier package and method of preparation
US5593916A (en) * 1988-08-12 1997-01-14 Mitsui Toatsu Chemicals, Incorporated Processing of glass substrates using holding container and holding container
JPH0788027B2 (ja) * 1989-10-26 1995-09-27 ポリプラスチックス株式会社 回路形成用２色成形品
NL9000161A (nl) * 1990-01-23 1991-08-16 Koninkl Philips Electronics Nv Halfgeleiderinrichting bevattende een drager en werkwijze voor het vervaardigen van de drager.
US5148265A (en) 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads
US7198969B1 (en) 1990-09-24 2007-04-03 Tessera, Inc. Semiconductor chip assemblies, methods of making same and components for same
US5194695A (en) * 1990-11-02 1993-03-16 Ak Technology, Inc. Thermoplastic semiconductor package
US5483421A (en) * 1992-03-09 1996-01-09 International Business Machines Corporation IC chip attachment
US5313366A (en) * 1992-08-12 1994-05-17 International Business Machines Corporation Direct chip attach module (DCAM)
US5831828A (en) * 1993-06-03 1998-11-03 International Business Machines Corporation Flexible circuit board and common heat spreader assembly
US5682064A (en) * 1993-08-16 1997-10-28 Micron Technology, Inc. Repairable wafer scale integration system
JPH0766325A (ja) * 1993-08-26 1995-03-10 Rohm Co Ltd 合成樹脂パッケージ型電子部品の構造
US5548486A (en) * 1994-01-21 1996-08-20 International Business Machines Corporation Pinned module
US5747874A (en) * 1994-09-20 1998-05-05 Fujitsu Limited Semiconductor device, base member for semiconductor device and semiconductor device unit
CN1097852C (zh) * 1995-05-10 2003-01-01 皇家菲利浦电子有限公司 表面安装的小型半导体器件和适合于其制造的载体杆
US5878483A (en) * 1995-06-01 1999-03-09 International Business Machines Corporation Hammer for forming bulges in an array of compliant pin blanks
US5837562A (en) * 1995-07-07 1998-11-17 The Charles Stark Draper Laboratory, Inc. Process for bonding a shell to a substrate for packaging a semiconductor
KR100232214B1 (ko) * 1996-06-19 1999-12-01 김영환 패키지 양면 실장형 피.씨.비 카드 및 그 제조방법
DE19625756A1 (de) * 1996-06-27 1998-01-02 Bosch Gmbh Robert Modul für ein elektrisches Gerät
JPH10247766A (ja) * 1997-03-03 1998-09-14 Alps Electric Co Ltd 回路基板
US5986209A (en) 1997-07-09 1999-11-16 Micron Technology, Inc. Package stack via bottom leaded plastic (BLP) packaging
US6376908B1 (en) 1997-12-10 2002-04-23 Mitsubishi Gas Chemical Company, Inc. Semiconductor plastic package and process for the production thereof
KR100266138B1 (ko) * 1998-06-24 2000-09-15 윤종용 칩 스케일 패키지의 제조 방법
US6058013A (en) * 1998-07-02 2000-05-02 Motorola Inc. Molded housing with integral heatsink
US6353326B2 (en) 1998-08-28 2002-03-05 Micron Technology, Inc. Test carrier with molded interconnect for testing semiconductor components
US7020958B1 (en) * 1998-09-15 2006-04-04 Intel Corporation Methods forming an integrated circuit package with a split cavity wall
FR2797801B1 (fr) * 1999-08-24 2001-10-12 Schlumberger Systems & Service Carte a module secable resistante aux contraintes en flexion
US6838758B1 (en) * 2000-05-10 2005-01-04 Advanced Micro Devices, Inc. Package and method for making an underfilled integrated circuit
DE10025774A1 (de) * 2000-05-26 2001-12-06 Osram Opto Semiconductors Gmbh Halbleiterbauelement mit Oberflächenmetallisierung
DE10059176C2 (de) * 2000-11-29 2002-10-24 Siemens Ag Zwischenträger für ein Halbleitermodul, unter Verwendung eines derartigen Zwischenträgers hergestelltes Halbleitermodul sowie Verfahren zur Herstellung eines derartigen Halbleitermoduls
US7064740B2 (en) * 2001-11-09 2006-06-20 Sharp Laboratories Of America, Inc. Backlit display with improved dynamic range
US6885562B2 (en) * 2001-12-28 2005-04-26 Medtronic Physio-Control Manufacturing Corporation Circuit package and method for making the same
FR2852190B1 (fr) * 2003-03-03 2005-09-23 Procede de fabrication d'un composant ou d'un module electronique et composant ou module correspondant
US7623105B2 (en) 2003-11-21 2009-11-24 Sharp Laboratories Of America, Inc. Liquid crystal display with adaptive color
WO2005067453A2 (en) * 2003-12-18 2005-07-28 Sharp Laboratories Of America, Inc. Dynamic gamma for a liquid crystal display
US7872631B2 (en) 2004-05-04 2011-01-18 Sharp Laboratories Of America, Inc. Liquid crystal display with temporal black point
US7777714B2 (en) 2004-05-04 2010-08-17 Sharp Laboratories Of America, Inc. Liquid crystal display with adaptive width
US7612757B2 (en) 2004-05-04 2009-11-03 Sharp Laboratories Of America, Inc. Liquid crystal display with modulated black point
US7505018B2 (en) 2004-05-04 2009-03-17 Sharp Laboratories Of America, Inc. Liquid crystal display with reduced black level insertion
US8395577B2 (en) 2004-05-04 2013-03-12 Sharp Laboratories Of America, Inc. Liquid crystal display with illumination control
US7532192B2 (en) 2004-05-04 2009-05-12 Sharp Laboratories Of America, Inc. Liquid crystal display with filtered black point
US7602369B2 (en) 2004-05-04 2009-10-13 Sharp Laboratories Of America, Inc. Liquid crystal display with colored backlight
US7023451B2 (en) * 2004-06-14 2006-04-04 Sharp Laboratories Of America, Inc. System for reducing crosstalk
US20060039116A1 (en) * 2004-08-03 2006-02-23 Egbon Electronics Ltd. Heat-sinking base plate and its manufacturing method
US7556836B2 (en) 2004-09-03 2009-07-07 Solae, Llc High protein snack product
US20080193702A1 (en) * 2004-10-04 2008-08-14 Solvay Advanded Polymers, L.L.C. Poly(Aryletherdisulfone) Composition and Shaped Article Made Thereof
EP1799755A1 (en) * 2004-10-04 2007-06-27 Solvay Advanced Polymers, L.L.C. Overmolded plastic articles, uses thereof, method of making
US20080058480A1 (en) * 2004-10-04 2008-03-06 Solvay Advanced Polymers Sulfone Polymer Composition
EP1526158A1 (en) * 2004-12-22 2005-04-27 Solvay Advanced Polymers, L.L.C. Electronic components
US7898519B2 (en) 2005-02-17 2011-03-01 Sharp Laboratories Of America, Inc. Method for overdriving a backlit display
US8050511B2 (en) 2004-11-16 2011-11-01 Sharp Laboratories Of America, Inc. High dynamic range images from low dynamic range images
US7525528B2 (en) 2004-11-16 2009-04-28 Sharp Laboratories Of America, Inc. Technique that preserves specular highlights
DE102005003448B4 (de) * 2005-01-25 2015-08-20 Continental Automotive Gmbh Systemkomponente eines Steuergerätes und Steuergerät mit einer solchen Systemkomponente
JP2006303173A (ja) * 2005-04-20 2006-11-02 Mitsubishi Electric Corp 回路基板デバイスおよびその製造方法
US8121401B2 (en) 2006-01-24 2012-02-21 Sharp Labortories of America, Inc. Method for reducing enhancement of artifacts and noise in image color enhancement
US9143657B2 (en) 2006-01-24 2015-09-22 Sharp Laboratories Of America, Inc. Color enhancement technique using skin color detection
US8941580B2 (en) 2006-11-30 2015-01-27 Sharp Laboratories Of America, Inc. Liquid crystal display with area adaptive backlight
KR102400748B1 (ko) * 2017-09-12 2022-05-24 삼성전자 주식회사 인터포저를 포함하는 전자 장치
US11854932B2 (en) 2019-12-19 2023-12-26 Intel Corporation Package wrap-around heat spreader
DE102022110381A1 (de) 2022-04-28 2023-11-02 Schunk Carbon Technology Gmbh Verfahren und Vorrichtung zur Wärmebehandlung

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL255667A (ja) * 1959-09-17
US3374533A (en) * 1965-05-26 1968-03-26 Sprague Electric Co Semiconductor mounting and assembly method
US3777220A (en) * 1972-06-30 1973-12-04 Ibm Circuit panel and method of construction
US4288841A (en) * 1979-09-20 1981-09-08 Bell Telephone Laboratories, Incorporated Double cavity semiconductor chip carrier
US4396936A (en) * 1980-12-29 1983-08-02 Honeywell Information Systems, Inc. Integrated circuit chip package with improved cooling means
GB2109629B (en) * 1981-03-17 1986-01-15 Stanley Bracey Chip carrier
JPS57207356A (en) * 1981-06-15 1982-12-20 Fujitsu Ltd Semiconductor device
US4463217A (en) * 1981-09-14 1984-07-31 Texas Instruments Incorporated Plastic surface mounted high pinout integrated circuit package
US4451845A (en) * 1981-12-22 1984-05-29 Avx Corporation Lead frame device including ceramic encapsulated capacitor and IC chip
FR2521350B1 (fr) * 1982-02-05 1986-01-24 Hitachi Ltd Boitier porteur de puce semi-conductrice
FR2538166A1 (fr) * 1982-12-17 1984-06-22 Thomson Csf Microboitier d'encapsulation d'un composant electronique, muni d'une pluralite de connexions repliees
FR2538961B1 (fr) * 1982-12-30 1985-07-12 Europ Composants Electron Embase pour circuit integre
US4554404A (en) * 1984-03-26 1985-11-19 Gte Products Corporation Support for lead frame for IC chip carrier

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005244211A (ja) * 2004-01-30 2005-09-08 Matsushita Electric Ind Co Ltd 部品内蔵モジュールおよび部品内蔵モジュールを備えた電子機器
JP4619807B2 (ja) * 2004-01-30 2011-01-26 パナソニック株式会社 部品内蔵モジュールおよび部品内蔵モジュールを備えた電子機器
US8064213B2 (en) 2004-01-30 2011-11-22 Panasonic Corporation Module with a built-in component, and electronic device with the same

Also Published As

Publication number Publication date
AU4259885A (en) 1985-11-21
IE851233L (en) 1985-11-18
CA1237533A (en) 1988-05-31
IE56754B1 (en) 1991-12-04
GB8412674D0 (en) 1984-06-27
AU590514B2 (en) 1989-11-09
US4682270A (en) 1987-07-21
EP0165705A1 (en) 1985-12-27

Similar Documents

Publication Publication Date Title
JPS6134963A (ja) 集積回路チツプ・キヤリア
US5596231A (en) High power dissipation plastic encapsulated package for integrated circuit die
US5102829A (en) Plastic pin grid array package
KR0184588B1 (ko) 일체식 회로 패키지용 다층 리드프레임
US5072283A (en) Pre-formed chip carrier cavity package
US6373131B1 (en) TBGA semiconductor package
EP1235272B1 (en) Leadframe, resin-molded semiconductor device including the leadframe, method of making the leadframe and method for manufacturing the device
KR20030059464A (ko) 적층 칩 패키지의 제조 방법
KR0156622B1 (ko) 반도체 패키지,리드프레임 및 제조방법
JPH01261849A (ja) 半導体装置の製造方法
JP2000150702A (ja) 半導体装置の製造方法
US6207354B1 (en) Method of making an organic chip carrier package
KR19990063447A (ko) 반도체 장치와 그 제조방법
JP3656861B2 (ja) 半導体集積回路装置及び半導体集積回路装置の製造方法
EP0333237A2 (en) Integrated circuit chip carrier
US6057594A (en) High power dissipating tape ball grid array package
JP2784524B2 (ja) 多層電子部品搭載用基板及びその製造法
JPH02343A (ja) 電子部品搭載用基板
JP2612468B2 (ja) 電子部品搭載用基板
EP0334397A2 (en) Circuit board
JP3065422B2 (ja) プラスチックピングリッドアレイ型パッケージ及びその製造方法
JPS60254646A (ja) 半導体装置
JPS58134450A (ja) 半導体装置およびその製造方法
JPH06216492A (ja) 電子装置
JP3342172B2 (ja) 電子回路部品及びその製造方法