JPH0534114Y2 - - Google Patents

Description

【考案の詳細な説明】 〔産業上の利用分野〕 本考案は、２つ以上の異種の集積回路の組合せ
または、一つ以上の独立した能動素子もしくは受
動素子と、一つ以上の集積回路素子とから成る、
いわゆるハイブリツド集積回路の構造に関するも
のである。

〔従来の技術〕

従来、各種電気機器等に使用するハイブリツド
集積回路は、基板の片面にトランジスタや集積回
路等の能動素子またはコンデンサ等の受動素子を
実装し、該能動素子または受動素子を、基板の片
面に印刷形成した導体通路に電気的に接続すべ
く、半田付け等するように構成しているのが一般
的である。

前記基板の片面に印刷形成する導体通路は、こ
の導体通路に接続する能動素子もしくは受動素子
の下面箇所を避けて形成されるのが通常であり、
また、前記能動素子や受動素子を平面的に配設す
るのが一般的であるから、前記導体通路や能動素
子及び受動素子の点数が多いと、面積の大きい基
板を必要とし、ハイブリツド集積回路が大きくな
ると云う問題があつた。

この問題を解決するため、実開昭58−144856号
公報には、半導体チツプをモールドした平面視略
矩形状の第１フラツトパツケージと、同じく半導
体チツプをモールドした平面視略矩形状の第２フ
ラツトパツケージとを、該両フラツトパツケージ
の広幅面にて上下に積み重ね状態にて相互に接着
固定し、前記上下の第１及び第２フラツトパツケ
ージのそれぞれ相対向する側面から側面視略Ｚ字
状のリード端子群を突出させるものであり、且つ
前記上側の第１フラツトパツケージにおけるリー
ド端子群が突出する側面に対して、下側の第２フ
ラツトパツケージにおけるリード端子群が突出す
る側面を、平面視で互いに直交する方向であるよ
うにして、両ラツトパツケージにおけるリード端
子群が互いに重ならないように構成し、この上下
積み重ねたフラツトパツケージにおける各リード
端子を配線基板上の導体に半田付けすることを提
案している。

〔考案が解決しようとする課題〕

しかしながら、このように構成した場合、第１
フラツトパツケージにおけるリード部端子の下端
面と、第２フラツトパツケージにおけるリード端
子の下端面との高さ位置に食い違いができると、
換言すると両フラツトパツケージにおけるリード
端子の下端面が同一平面上になければ、一方のフ
ラツトパツケージにおけるリード端子の下端面を
配線基板における導体面に当接して半田付けする
と、他方のフラツトパツケージにおけるリード端
子の下端面が配線基板における導体面から浮き上
がることになり、全てのリード端子を確実に半田
付けすることが至極困難になる。

また、両フラツトパツケージにおけるリード端
子の下端面が同一平面上になるように側面視Ｚ字
状に屈曲させるには、成形金型の精度を高くしな
ければならない。しかも、２つのフラツトパツケ
ージを上下に接着するのであるから、その接着剤
層の厚さによつても、前記のリード端子の下端面
の高さが食い違うこうとがしばしば発生するの
で、事実上、両フラツトパツケージにおけるリー
ド端子の下端面が同一平面上になるように揃える
ことが至極困難であるという問題があつた。

そして、配線基板にボンデイングして使用中、
前記各フラツトパツケージ内の半導体から発生す
る熱は、両フラツトパツケージを接着している広
幅面からは逃げられないので、温度上昇が高くな
り、性能劣化や故障の原因と成りやすいと言う問
題もあつた。

本考案は、前記の諸問題を解決し、制作容易
で、且つ故障の少ないハイブリツド集積回路を提
供することを目的とするものである。

〔問題を解決するための手段〕

前記目的を達成するため本考案に係るハイブリ
ツド集積回路は、一つの配線基板の上面に形成し
た導体通路に、複数個の能動素子及び受動素子を
電気的に接続して実装してなるハイブリツド集積
回路において、前記能動素子のうちの少なくとも
一つの上面には、当該上面に接当しないように適
宜上下の隙間隔てて覆うように集積回路素子を配
置し、該集積回路素子には、その相対向する両側
部から突出する下向き段付き状の端子群を設け、
この各端子の下端面を配線基板の上面における導
体通路と電気的に接続するように固着する一方、
該集積回路素子の下方に位置する能動素子と、そ
の集積回路素子より外側に位置する他の能動素子
又は／及び受動素子とを接続すべき配線基板上面
における導体通路とを、前記両端子群が位置しな
い集積回路素子における側部下方を通過するよう
に形成し、この導体通路の上面に、前記集積回路
素子の下方に位置する能動素子の下端面を載置し
て電気的に接続するように固定したものである。

〔考案の作用・効果〕

本考案では、集積回路素子を配線基板の上面に
実装する場合に、当該集積回路素子の下面と配線
基板の上面に実装した能動素子の上面との間に適
宜の上下隙間があるように覆うと共に、集積回路
素子の両側部から突出する段付き状の端子群を介
して配線基板の上面の導体通路に接続するので、
少なくとも一つの能動素子に対して集積回路素子
が上に積み重ねた状態となり、従来のように単に
配線基板片面に能動素子や受動素子及び集積回路
素子を平面的に配置した場合のように配線基板面
積を大きくする必要がなく、配線基板の表面を有
効に利用することができ、全体として配線基板の
面積を小さくしてコンパクトにしたものでありな
がら、ハイブリツド集積回路の集積度を高めるこ
とができるという効果を奏する。

そして、能動素子の下端面を配線基板の上面に
おける導体通路の上面に載置して、この導体通路
と前記能動素子とを電気的に接続する一方、この
配線基板に取付けられた能動素子を覆う集積回路
素子をその両側部の段付き状の端子を介して配線
基板に取付けるのであるから、配線基板の上面に
対する能動素子の取付け作業と、集積回路素子の
取付け作業とを別個独立的に実行でき、しかも、
能動素子の上面に対して上下隙間を隔てて集積回
路素子を配置するから、当該集積回路素子の両側
部から突出する段付き状の端子群の高さ寸法に若
干の誤差があつても、集積回路素子の下面と能動
素子の上面とがつかえることなく、端子群を配線
基板における導体通路に固定することができ、集
積回路素子を配線基板上面と平行状に強固に取付
けることができるのである。

また、前記のように配線基板上面に取付けられ
た状態で、集積回路素子の下面と能動素子の上面
との間に隙間があるので、この隙間に冷却空気の
流れを作ることができ、これらの素子が作動中に
発生する熱が両素子に蓄積されることがなく、素
子の高温化による性能劣化や故障の発生等も防止
することができるという効果を奏する。

従つて、配線基板上に実装する特殊の素子、例
えばトランスジユーサ、高電力回路、高耐圧回路
や光素子等の能動素子のように、単に配線基板上
にこれらの素子を多層に積層できない場合にも、
本考案によれば、段付き状の端子群を介して取付
く集積回路素子に前記の特殊の素子も実装するこ
とができ、簡単に多層のハイブリツド集積回路を
提供することができるのである。

さらに、従来のLSIのように半導体素子を多層
に積層した高密度実装の場合には、各素子間を接
続する配線も単層では処理不能となり多層配線が
必要となるが、その製造技術も特殊且つ困難とな
る。しかしながら、本考案によれば、集積回路素
子をその相対向する両側部の端子群を介して配線
基板に取付ける一方、この両端子群が突出してい
ない集積回路素子の側面の下方において、当該集
積回路素子の下方に位置する能動素子と、この集
積回路素子より外側に位置する能動素子や受動素
子へ接続するための導体通路が通過し得るように
形成したのであるから、これらの導体通路は前記
端子群と配線基板上面の導体通路に対する接続部
との邪魔になることなく、多数の導体通路を配線
基板の上面に平面的に形成できる。

従つて、従来のように多層の導体通路や、多層
の集積回路素子を形成する場合のような複雑な工
程、作業を経ることなく、製作容易で、且つ故障
の少ないいわゆる多層のハイブリツド集積回路を
提供することができるという効果を奏する。

〔実施例〕

次に本考案の実施例を説明すると、第１図の符
号１は本考案のハイブリツド集積回路を示し、配
線基板２の片面（実施例では上面）には、所定の
パターンにて導体通路３を印刷形成する一方、ト
ランジスタ、メモリ能動素子、モノシリツク集積
回路素子等の能動素子４，４と、コンデンサ、ネ
ツトワーク抵抗器等の各種受動素子５が配線基板
２の片面に各々固着されると共に能動素子４及び
受動素子５における下端面の端子を各々ビームリ
ードや半田バンプを介する等して前記導体通路３
に接続している。

また、前記導体通路３は、配線基板２の側端に
設けた外部端子６に接続する。

符号７は前記配線基板２の片面に取付けられた
複数の能動素子４のうちの少なくとも一つの能動
素子４の上方に適宜隙間隔てて配設する集積回路
素子で、該集積回路素子７は、単一の能動素子の
みならず複数の能動素子または／及び受動素子を
組合せて構成されるハイブリツド集積回路により
構成しても良い。

そして、該集積回路素子７の左右両側部下面に
は、断面略Ｚ字に段付きとなる一群の端子８，８
が固着してあり、該各端子８，８の下端面を適宜
所定位置の導体通路３に半田等により接続するの
である。

このように構成すると、前記集積回路素子７は
前記能動素子４の上面を覆つて、該能動素子４に
対していわゆる多層に配設したことになり、配線
基板２の片面に能動素子や受動素子及び集積回路
素子を平面的に配置した場合のように配線基板２
の面積を大きくする必要がないので、コンパクト
にできる。

しかも、集積回路素子７には、その両側部に一
群の段付き状の端子８，８を設けてあり、この両
端子８，８を介して配線基板２の片面に固着する
のであるから、強固に且つ下側の能動素子４と隙
間をあけた状態にて配線基板２と平行状に確実に
固着できるのである。

また、前記集積回路素子７をその相対向する両
側部の端子８，８を介して配線基板２に取付ける
一方、この両端子８，８が突出していない集積回
路素子７の側面の下方において、当該集積回路素
子７の下方に位置する能動素子４と、前記集積回
路素子７より外側に位置する能動素子４や受動素
子５へ接続するための導体通路３が通過し得るよ
うに形成したのであるから、これらの導体通路３
は前記端子８と配線基板２片面の導体通路３に対
する半田接続部との邪魔になることなく、多層の
導体通路を配線基板２の片面に平面的に形成でき
る。従つて、従来のように多数の導体通路や、多
層の集積回路素子を形成する場合のような複雑な
工程、作業を経ることなく、簡単にいわゆる多層
のハイブリツド集積回路を提供することができる
のである。

【図面の簡単な説明】

図面は本考案の実施例を示し、第１図はハイブ
リツド集積回路の斜視図、第２図は第１図の−
線視断面図である。 １……ハイブリツド集積回路、２……配線基
板、３……導体通路、４……能動素子、５……受
動素子、６……外部端子、７……集積回路素子、
８……端子。

Claims (1)

【実用新案登録請求の範囲】
1. 一つの配線基板の上面に形成した導体通路に、
   複数個の能動素子及び受動素子を電気的に接続し
   て実装してなるハイブリツド集積回路において、
   前記能動素子のうちの少なくとも一つの上面に
   は、当該上面に接当しないように適宜上下の隙間
   隔てて覆うように集積回路素子を配置し、該集積
   回路素子には、その相対向する両側部から突出す
   る下向き段付き状の端子群を設け、この各端子の
   下端面を配線基板の上面における導体通路と電気
   的に接続するように固着する一方、該集積回路素
   子の下方に位置する能動素子と、その集積回路素
   子より外側に位置する他の能動素子又は／及び受
   動素子とを接続すべき配線基板上面における導体
   通路とを、前記両端子群が位置しない集積回路素
   子における側部下方を通過するように形成し、こ
   の導体通路の上面に、前記集積回路素子の下方に
   位置する能動素子の下端面を載置して電気的に接
   続するように固定したことを特徴とするハイブリ
   ツド集積回路。