JPH1168026A - 配線用補助パッケージおよび印刷回路配線板構造 - Google Patents
配線用補助パッケージおよび印刷回路配線板構造Info
- Publication number
- JPH1168026A JPH1168026A JP9286783A JP28678397A JPH1168026A JP H1168026 A JPH1168026 A JP H1168026A JP 9286783 A JP9286783 A JP 9286783A JP 28678397 A JP28678397 A JP 28678397A JP H1168026 A JPH1168026 A JP H1168026A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- package
- printed circuit
- external terminal
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/222—Completing of printed circuits by adding non-printed jumper connections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
Abstract
(57)【要約】
【課題】プリント配線板で処理することができないパッ
ケージ中央部の外部端子を、簡単に外部に取り出せる。
また、プリント配線板で配線が密集している箇所の部分
的な密集緩和を図る。 【解決手段】内部に半導体集積回路を含まず、回路配線
１２と外部端子のみを備えた配線用補助パッケージ１１
を設け、既存ＩＣ１０に対してプリント配線板を介して
相対的にこれを配置する。また、回路配線１２と外部端
子のみを備えた配線用バイパスパッケージを設け、複数
の既存の半導体パッケージ間にこれを配置する。これら
のパッケージは、プリント配線板本体の捨て板から切り
出して作成することも可能である。
ケージ中央部の外部端子を、簡単に外部に取り出せる。
また、プリント配線板で配線が密集している箇所の部分
的な密集緩和を図る。 【解決手段】内部に半導体集積回路を含まず、回路配線
１２と外部端子のみを備えた配線用補助パッケージ１１
を設け、既存ＩＣ１０に対してプリント配線板を介して
相対的にこれを配置する。また、回路配線１２と外部端
子のみを備えた配線用バイパスパッケージを設け、複数
の既存の半導体パッケージ間にこれを配置する。これら
のパッケージは、プリント配線板本体の捨て板から切り
出して作成することも可能である。
Description
【０００１】
【発明の属する技術分野】本発明は、配線のみを内蔵し
た配線用補助パッケージおよびそれを用いた印刷回路配
線板構造に関し、特に外部端子を持つパッケージで多ピ
ン化を図る場合に、省スペース化が図れ、配線密集の緩
和が図れ、安価に作成することができる配線用補助パッ
ケージおよびそれを用いた印刷回路配線板構造に関する
ものである。
た配線用補助パッケージおよびそれを用いた印刷回路配
線板構造に関し、特に外部端子を持つパッケージで多ピ
ン化を図る場合に、省スペース化が図れ、配線密集の緩
和が図れ、安価に作成することができる配線用補助パッ
ケージおよびそれを用いた印刷回路配線板構造に関する
ものである。
【０００２】
（１）多ピンパッケージの外部端子列について 従来より、半導体集積回路では、多ピン化およびダウン
サイジング化の要求に対して、ＢＧＡ、ＣＳＰ等の薄
型、小型、多ピンパッケージの開発が進んでいる。しか
しながら、半導体集積回路の進化に対応したプリント配
線板の開発はそれほど進んでおらず、半導体集積回路パ
ッケージのダウンサイジングが進むほど、ピン数の制約
が生じている。従来の一般的なプリント配線板に対し
て、下面に外部端子列を持つパッケージの場合、多ピン
列化するには、パッケージ下面の外周にピンを配置し
て、外周から信号線を外部に引き出している。つまり、
中央部にピンを配置してもそこからは外部に信号線を引
き出せないため、パッケージ下面の中央部には外部端子
列を配置しないようにする必要があった。
サイジング化の要求に対して、ＢＧＡ、ＣＳＰ等の薄
型、小型、多ピンパッケージの開発が進んでいる。しか
しながら、半導体集積回路の進化に対応したプリント配
線板の開発はそれほど進んでおらず、半導体集積回路パ
ッケージのダウンサイジングが進むほど、ピン数の制約
が生じている。従来の一般的なプリント配線板に対し
て、下面に外部端子列を持つパッケージの場合、多ピン
列化するには、パッケージ下面の外周にピンを配置し
て、外周から信号線を外部に引き出している。つまり、
中央部にピンを配置してもそこからは外部に信号線を引
き出せないため、パッケージ下面の中央部には外部端子
列を配置しないようにする必要があった。
【０００３】すなわち、図１２（ａ）に示すように、Ｂ
ＧＡパッケージ４１の下面は、外周部にのみ外部端子列
４２が配列されており、中央部には外部端子列は配置さ
れていない。図１２（ｂ）のように、パッケージ下面に
は０．８ｍｍ程度のピン間ピッチの外部端子列（バン
プ）を持つようなＣＳＰやＢＧＡパッケージでは、プリ
ント配線板の表層および２層目を用いて外部に配線する
必要があるので、千鳥格子としても４列の外部端子列の
みが有効となり、パッケージ中央部に外部端子列を設け
ることができなかった。つまり、図１２（ｃ）のよう
に、多層プリント配線板では、表層と２層目の配置の場
合は１枚のプリント配線板のみにスルーホールを設けた
後に多層化すればよいが、貫通穴と１−２層間以外にス
ルーホールを設けることは、多層化した後の表層部分の
メッキ層が厚くなり、配線加工が困難になるため量産性
に向いておらず、実現不可能であった。中央部にも外部
端子列を配列させるためには、ビルドアップ工法と呼ば
れるプリント配線板作成工法が開発されているが、この
工法では、安定した量産供給が行える状況ではなく、コ
ストも高く、現在のところ対応することは困難である。
図１３は、ビルドアップ工法で多層プリント配線板の４
層および３層までのスルーホール５２を設けた場合を示
している。なお５１はＢＧＡパッケージであり、５３
は、外部端子から表層に取り出された信号線である。
ＧＡパッケージ４１の下面は、外周部にのみ外部端子列
４２が配列されており、中央部には外部端子列は配置さ
れていない。図１２（ｂ）のように、パッケージ下面に
は０．８ｍｍ程度のピン間ピッチの外部端子列（バン
プ）を持つようなＣＳＰやＢＧＡパッケージでは、プリ
ント配線板の表層および２層目を用いて外部に配線する
必要があるので、千鳥格子としても４列の外部端子列の
みが有効となり、パッケージ中央部に外部端子列を設け
ることができなかった。つまり、図１２（ｃ）のよう
に、多層プリント配線板では、表層と２層目の配置の場
合は１枚のプリント配線板のみにスルーホールを設けた
後に多層化すればよいが、貫通穴と１−２層間以外にス
ルーホールを設けることは、多層化した後の表層部分の
メッキ層が厚くなり、配線加工が困難になるため量産性
に向いておらず、実現不可能であった。中央部にも外部
端子列を配列させるためには、ビルドアップ工法と呼ば
れるプリント配線板作成工法が開発されているが、この
工法では、安定した量産供給が行える状況ではなく、コ
ストも高く、現在のところ対応することは困難である。
図１３は、ビルドアップ工法で多層プリント配線板の４
層および３層までのスルーホール５２を設けた場合を示
している。なお５１はＢＧＡパッケージであり、５３
は、外部端子から表層に取り出された信号線である。
【０００４】（２）プリント配線板上の配線の密集化に
ついて、 従来の半導体集積回路では、高密度実装に際してはプリ
ント配線板上の配線も密集化が進んでおり、任意のスペ
ースで部品間の結線ができなくなる場合がある。また、
配線密集度が高くなると、部品のレイアウトを変更した
り、密集度緩和のためだけの理由でプリント配線板の層
数が増加することもあり、基板全体としてのコストアッ
プにつながる場合もあった。一方、プリント配線板の形
状は、構造上の制約により異形化が進んでおり、長方形
の板取りに対して捨てる部分が生じている。なお、従来
のプリント配線板上の配線技術としては、例えば、特開
昭５８−１５３３９１号公報、特開平１−７１１０２号
公報等がある。
ついて、 従来の半導体集積回路では、高密度実装に際してはプリ
ント配線板上の配線も密集化が進んでおり、任意のスペ
ースで部品間の結線ができなくなる場合がある。また、
配線密集度が高くなると、部品のレイアウトを変更した
り、密集度緩和のためだけの理由でプリント配線板の層
数が増加することもあり、基板全体としてのコストアッ
プにつながる場合もあった。一方、プリント配線板の形
状は、構造上の制約により異形化が進んでおり、長方形
の板取りに対して捨てる部分が生じている。なお、従来
のプリント配線板上の配線技術としては、例えば、特開
昭５８−１５３３９１号公報、特開平１−７１１０２号
公報等がある。
【０００５】
【発明が解決しようとする課題】前述のように、従来の
プリント配線板量産技術では、０．８ｍｍピッチの場
合、外側から５列目以降は信号線を引き出すことは困難
であった。また、プリント配線板上の配線の密集化が進
むと、部品間の結線ができなくなる場合があり、全体の
部品のレイアウトを変更する必要が生じていた。本発明
の第１の目的は、このような従来の課題を解決し、プリ
ント配線板で処理することができないパッケージ中央部
の外部端子を、外部に取り出すことができるような配線
用補助パッケージを提供することにある。本発明の第２
の目的は、プリント配線板で配線が密集している箇所の
部分的な密集緩和を図るために、密集した配線のバイパ
スが可能な配線用補助パッケージを提供することにあ
る。本発明の第３の目的は、上記パッケージ中央部の外
部端子を外部に取り出すことができるようにして、既存
のＩＣでプリント配線板を挟み込むような回路配線板構
造を提供することにある。本発明の第４の目的は、密集
した配線のバイパスを可能にした配線用バイパスパッケ
ージを用いた印刷回路配線板構造を提供することにあ
る。
プリント配線板量産技術では、０．８ｍｍピッチの場
合、外側から５列目以降は信号線を引き出すことは困難
であった。また、プリント配線板上の配線の密集化が進
むと、部品間の結線ができなくなる場合があり、全体の
部品のレイアウトを変更する必要が生じていた。本発明
の第１の目的は、このような従来の課題を解決し、プリ
ント配線板で処理することができないパッケージ中央部
の外部端子を、外部に取り出すことができるような配線
用補助パッケージを提供することにある。本発明の第２
の目的は、プリント配線板で配線が密集している箇所の
部分的な密集緩和を図るために、密集した配線のバイパ
スが可能な配線用補助パッケージを提供することにあ
る。本発明の第３の目的は、上記パッケージ中央部の外
部端子を外部に取り出すことができるようにして、既存
のＩＣでプリント配線板を挟み込むような回路配線板構
造を提供することにある。本発明の第４の目的は、密集
した配線のバイパスを可能にした配線用バイパスパッケ
ージを用いた印刷回路配線板構造を提供することにあ
る。
【０００６】
【課題を解決するための手段】上記目的を達成するた
め、本発明の配線用補助パッケージは、内部に半導体集
積回路を含むことなく、回路配線と外部端子を備えてい
る。本発明の配線用補助パッケージは、回路配線および
外部端子を備えた配線用バイパスパッケージを有してい
る。本発明の印刷回路配線板構造は、内部に回路配線を
備えた配線用補助パッケージを用い、パッケージ下面に
外部端子列を持つ既存ＩＣに対し、プリント配線板を介
して相対的に配置されている。本発明の印刷回路配線板
構造は、複数の半導体パッケージ間に回路配線および外
部端子を備えた配線用バイパスパッケージを配置してい
る。
め、本発明の配線用補助パッケージは、内部に半導体集
積回路を含むことなく、回路配線と外部端子を備えてい
る。本発明の配線用補助パッケージは、回路配線および
外部端子を備えた配線用バイパスパッケージを有してい
る。本発明の印刷回路配線板構造は、内部に回路配線を
備えた配線用補助パッケージを用い、パッケージ下面に
外部端子列を持つ既存ＩＣに対し、プリント配線板を介
して相対的に配置されている。本発明の印刷回路配線板
構造は、複数の半導体パッケージ間に回路配線および外
部端子を備えた配線用バイパスパッケージを配置してい
る。
【０００７】
【発明の実施の形態】以下、本発明の実施例を、図面に
より詳細に説明する。図１は、本発明の第１の実施例を
示す配線用補助パッケージの断面構造図である。本実施
例においては、図１に示すように、多層プリント配線板
を挟んで多ピンパッケージ１０と対応する位置に配線用
補助パッケージ（外部モールドパッケージ）１１を設け
る。そして、多ピンパッケージ１０の下面には外周のみ
ならず、中央部にも外部端子列を配置する。従来と同じ
ように、外周の外部端子列からはプリント配線板の表層
および２層目を用いて信号線を取り出す。本実施例で
は、プリント配線板には、多ピンパッケージ１０の中央
部の外部端子列に対応する位置にそれぞれスルーホール
１３を設け、配線用補助パッケージ１１にも外周と中央
部に外部端子列を配置し、中央部の外部端子列と外周の
外部端子列との間を配線用補助パッケージ１１内で配線
する。すなわち、配線用補助パッケージ１１には、内部
回路配線１２と外部端子列のみが備えられている。これ
により、多ピンパッケージ１０の中央部の外部端子列か
ら出力された信号は、それぞれスルーホール１３を通し
て配線用補助パッケージ１１の中央部の外部端子列に至
り、さらに内部回路配線１２を通して外周の外部端子列
に至り、そこからプリント配線板の表層および２層目を
用いて信号線が取り出される。なお、多層プリント配線
板に設けられる貫通穴（スルーホール）は、従来の工法
で容易に形成することができる。
より詳細に説明する。図１は、本発明の第１の実施例を
示す配線用補助パッケージの断面構造図である。本実施
例においては、図１に示すように、多層プリント配線板
を挟んで多ピンパッケージ１０と対応する位置に配線用
補助パッケージ（外部モールドパッケージ）１１を設け
る。そして、多ピンパッケージ１０の下面には外周のみ
ならず、中央部にも外部端子列を配置する。従来と同じ
ように、外周の外部端子列からはプリント配線板の表層
および２層目を用いて信号線を取り出す。本実施例で
は、プリント配線板には、多ピンパッケージ１０の中央
部の外部端子列に対応する位置にそれぞれスルーホール
１３を設け、配線用補助パッケージ１１にも外周と中央
部に外部端子列を配置し、中央部の外部端子列と外周の
外部端子列との間を配線用補助パッケージ１１内で配線
する。すなわち、配線用補助パッケージ１１には、内部
回路配線１２と外部端子列のみが備えられている。これ
により、多ピンパッケージ１０の中央部の外部端子列か
ら出力された信号は、それぞれスルーホール１３を通し
て配線用補助パッケージ１１の中央部の外部端子列に至
り、さらに内部回路配線１２を通して外周の外部端子列
に至り、そこからプリント配線板の表層および２層目を
用いて信号線が取り出される。なお、多層プリント配線
板に設けられる貫通穴（スルーホール）は、従来の工法
で容易に形成することができる。
【０００８】図２は、本発明の第２の実施例を示す配線
用補助パッケージの断面構造図である。図２の実施例で
は、図１のように配線用補助パッケージ１１の下面の全
体に外部端子列を設けることなく、中央部のみに外部端
子列を設けるとともに、水平方向に外部端子１４を設け
て、中央部の外部端子列と水平方向の外部端子１４との
間を内部回路配線１２で結合する。この場合にも、多ピ
ンパッケージ１０の中央部の外部端子列から出力された
信号は、それぞれスルーホール１３を通して配線用補助
パッケージ１１の中央部の外部端子列に至り、さらに配
線用補助パッケージ１１の内部回路配線１２を通して水
平方向の外部端子１４に至り、さらにプリント配線板の
表層および２層目を用いて信号線が取り出される。この
ように、配線用補助パッケージ１１の内部には半導体集
積回路を含まず、回路配線と外部端子のみを含んでい
る。また、配線用補助パッケージ１１の内部回路配線１
２をシリコン材を用いて形成することも可能である。な
お、配線用補助パッケージ１１の外部端子は、はんだで
形成されることも可能である。また、外部端子は、導電
性接着剤で形成されることも可能である。なお、図１お
よび図２の実施例の他の機能として、配線用補助パッケ
ージ１１が他のＩＣに対する放熱作用を有する。すなわ
ち、多ピンパッケージ１０内のＩＣの熱は、多層プリン
ト配線板のスルーホール１３を通して配線用補助パッケ
ージ１１に伝達され、配線用補助パッケージ１１から外
部に放熱されるので、熱が多ピンパッケージ１０内に込
もることなく、十分に発散される。
用補助パッケージの断面構造図である。図２の実施例で
は、図１のように配線用補助パッケージ１１の下面の全
体に外部端子列を設けることなく、中央部のみに外部端
子列を設けるとともに、水平方向に外部端子１４を設け
て、中央部の外部端子列と水平方向の外部端子１４との
間を内部回路配線１２で結合する。この場合にも、多ピ
ンパッケージ１０の中央部の外部端子列から出力された
信号は、それぞれスルーホール１３を通して配線用補助
パッケージ１１の中央部の外部端子列に至り、さらに配
線用補助パッケージ１１の内部回路配線１２を通して水
平方向の外部端子１４に至り、さらにプリント配線板の
表層および２層目を用いて信号線が取り出される。この
ように、配線用補助パッケージ１１の内部には半導体集
積回路を含まず、回路配線と外部端子のみを含んでい
る。また、配線用補助パッケージ１１の内部回路配線１
２をシリコン材を用いて形成することも可能である。な
お、配線用補助パッケージ１１の外部端子は、はんだで
形成されることも可能である。また、外部端子は、導電
性接着剤で形成されることも可能である。なお、図１お
よび図２の実施例の他の機能として、配線用補助パッケ
ージ１１が他のＩＣに対する放熱作用を有する。すなわ
ち、多ピンパッケージ１０内のＩＣの熱は、多層プリン
ト配線板のスルーホール１３を通して配線用補助パッケ
ージ１１に伝達され、配線用補助パッケージ１１から外
部に放熱されるので、熱が多ピンパッケージ１０内に込
もることなく、十分に発散される。
【０００９】図１および図２の実施例においては、次の
ような作用がある。 （１）下面に外部端子を備えたパッケージで多ピン化を
図る場合には、通常、ピン間ピッチを広げる関係上、パ
ッケージが大きくなるが、本実施例では、配線用補助パ
ッケージを利用して、これを分割して配線を行うことに
より、トータル的に省スペース化を図ることができる。
また、本配線用補助パッケージ１１は、配線のみの構造
であるため、従来技術のみで容易にかつ安価に製作する
ことができる。 （２）また、配線用補助パッケージ１１の内部回路配線
１２をシリコン材で製作することにより、配線の微細な
加工も従来の技術により容易に実現できる。 （３）配線用補助パッケージ１１は、外部端子列を全て
下面に配置しているので、配線用補助パッケージ自体の
省スペース化が図れる。 （４）配線用補助パッケージ１１は、外部端子列をパッ
ケージの下面と水平方向に配置しているので、相対する
既存ＩＣの全ピンを受けて、外部リードに結線すること
ができる。 （５）配線用補助パッケージ１１は、外部端子にはんだ
を使用することにより、従来の技術で容易かつ安価に形
成することができる。 （６）配線用補助パッケージ１１は、外部端子に導電性
接着剤を使用することにより、鉛レスを図れるととも
に、従来の技術により容易かつ安価に形成できる。 （７）配線用補助パッケージ１１は、相対して多層プリ
ント配線板のスルーホールを通して１対の構造になって
いるため、既存ＩＣで発生する熱を配線用補助パッケー
ジにより放熱する放熱効果を有している。
ような作用がある。 （１）下面に外部端子を備えたパッケージで多ピン化を
図る場合には、通常、ピン間ピッチを広げる関係上、パ
ッケージが大きくなるが、本実施例では、配線用補助パ
ッケージを利用して、これを分割して配線を行うことに
より、トータル的に省スペース化を図ることができる。
また、本配線用補助パッケージ１１は、配線のみの構造
であるため、従来技術のみで容易にかつ安価に製作する
ことができる。 （２）また、配線用補助パッケージ１１の内部回路配線
１２をシリコン材で製作することにより、配線の微細な
加工も従来の技術により容易に実現できる。 （３）配線用補助パッケージ１１は、外部端子列を全て
下面に配置しているので、配線用補助パッケージ自体の
省スペース化が図れる。 （４）配線用補助パッケージ１１は、外部端子列をパッ
ケージの下面と水平方向に配置しているので、相対する
既存ＩＣの全ピンを受けて、外部リードに結線すること
ができる。 （５）配線用補助パッケージ１１は、外部端子にはんだ
を使用することにより、従来の技術で容易かつ安価に形
成することができる。 （６）配線用補助パッケージ１１は、外部端子に導電性
接着剤を使用することにより、鉛レスを図れるととも
に、従来の技術により容易かつ安価に形成できる。 （７）配線用補助パッケージ１１は、相対して多層プリ
ント配線板のスルーホールを通して１対の構造になって
いるため、既存ＩＣで発生する熱を配線用補助パッケー
ジにより放熱する放熱効果を有している。
【００１０】図３は、本発明の第２の実施例を示す配線
用バイパスパッケージの斜視図であり、図４は、図３に
おける配線用バイパスパッケージの断面構造図である。
また、図５および図６は、捨てる部分が含まれたプリン
ト配線板の平面図である。プリント配線板本体３１はメ
カ制約により形状が定まり、異形化が進んでいる。例え
ば、図６に示すように、長方形の板取りに対して、捨て
板３２が発生する。そこで、図５に示すように、捨て板
３２の部分から配線用バイパスパッケージ３３の形状を
切り取る。ここでは、配線用バイパスパッケージ３３が
３個抜き取られる。本実施例では、これらの配線用バイ
パスパッケージ３３を用いるのである。図３に示すよう
に、いま、ある半導体集積回路パッケージ２２と別の半
導体集積回路パッケージ２３の間を配線する場合、プリ
ント配線板２０上で配線が密集している箇所の部分的な
密集緩和を図るために、密集部分に配線することを避け
て、図４に示すように、そこに配線のみを有する配線用
バイパスパッケージ２１を配置する。配線用バイパスパ
ッケージ２１の下面の中央部分に密集した別配線２４、
つまり別部品を結線する垂直方向の別配線２４が配置さ
れるようにし、水平方向に、配線用バイパスパッケージ
２１の下面外周に設けられた外部端子列からプリント配
線板の表層および２層目を用いて半導体集積回路パッケ
ージ２２への配線２７および半導体集積回路パッケージ
２３への配線２６を取り出す。これにより、既存の密集
部に何等影響を与えることなく、所定のパッケージ２
２，２３相互間の配線を施すことができ、配線の密集を
緩和することができる。また、回路配線板本体から切り
離される捨て板から、配線用バイパスパッケージを作る
ことができるので、破棄材料の有効活用が可能となる。
用バイパスパッケージの斜視図であり、図４は、図３に
おける配線用バイパスパッケージの断面構造図である。
また、図５および図６は、捨てる部分が含まれたプリン
ト配線板の平面図である。プリント配線板本体３１はメ
カ制約により形状が定まり、異形化が進んでいる。例え
ば、図６に示すように、長方形の板取りに対して、捨て
板３２が発生する。そこで、図５に示すように、捨て板
３２の部分から配線用バイパスパッケージ３３の形状を
切り取る。ここでは、配線用バイパスパッケージ３３が
３個抜き取られる。本実施例では、これらの配線用バイ
パスパッケージ３３を用いるのである。図３に示すよう
に、いま、ある半導体集積回路パッケージ２２と別の半
導体集積回路パッケージ２３の間を配線する場合、プリ
ント配線板２０上で配線が密集している箇所の部分的な
密集緩和を図るために、密集部分に配線することを避け
て、図４に示すように、そこに配線のみを有する配線用
バイパスパッケージ２１を配置する。配線用バイパスパ
ッケージ２１の下面の中央部分に密集した別配線２４、
つまり別部品を結線する垂直方向の別配線２４が配置さ
れるようにし、水平方向に、配線用バイパスパッケージ
２１の下面外周に設けられた外部端子列からプリント配
線板の表層および２層目を用いて半導体集積回路パッケ
ージ２２への配線２７および半導体集積回路パッケージ
２３への配線２６を取り出す。これにより、既存の密集
部に何等影響を与えることなく、所定のパッケージ２
２，２３相互間の配線を施すことができ、配線の密集を
緩和することができる。また、回路配線板本体から切り
離される捨て板から、配線用バイパスパッケージを作る
ことができるので、破棄材料の有効活用が可能となる。
【００１１】図３および図４の実施例においては、次の
ような作用がある。 （１）配線用バイパスパッケージ２１を用いることによ
り、回路配線板上で配線が密集しているスペースにおい
て、プリント配線板の層数を部分的に増大させることが
でき、配線密集を緩和させることができる。また、密集
緩和のために回路配線板自体の大きさが大きくなる場合
もあるが、本実施例では実質的に大きくならず、ＰＣＢ
全体としての省スペース化およびコストダウンが可能と
なる。さらに、配線用バイパスパッケージ２１は配線の
みの構造であるため、従来の技術で容易かつ安価に作る
ことができる。 （２）配線用バイパスパッケージ２１は、回路配線板と
同一基材のガラスエポキシを材料として用いるので、熱
収縮による弊害がない。また、回路配線板の捨て板部分
を用いることにより、安価かつ容易に形成することがで
きる。 （３）配線用バイパスパッケージ２１は、シリコンを材
料として用いるので、内部配線の微細加工を従来の技術
により容易に実現できる。 （４）配線用バイパスパッケージ２１は、外部端子列を
全て下面に配置しているため、配線用バイパスパッケー
ジ自体の省スペース化が図れる。また、捨て板にバンプ
端子を付けるだけで済むので、容易かつ安価に作成する
ことができる。 （５）配線用バイパスパッケージ２１は、外部端子列を
パッケージ外周部にリード端子を配置しているため、従
来の技術で容易に形成することが可能である。 （６）配線用バイパスパッケージ２１は、バンプ端子に
はんだを使用することにより、従来の技術で容易かつ安
価に形成することができる。 （７）配線用バイパスパッケージ２１は、バンプ端子に
導電性接着剤を使用することにより、鉛レスを図ること
ができるとともに、従来の技術で容易かつ安価に形成す
ることができる。
ような作用がある。 （１）配線用バイパスパッケージ２１を用いることによ
り、回路配線板上で配線が密集しているスペースにおい
て、プリント配線板の層数を部分的に増大させることが
でき、配線密集を緩和させることができる。また、密集
緩和のために回路配線板自体の大きさが大きくなる場合
もあるが、本実施例では実質的に大きくならず、ＰＣＢ
全体としての省スペース化およびコストダウンが可能と
なる。さらに、配線用バイパスパッケージ２１は配線の
みの構造であるため、従来の技術で容易かつ安価に作る
ことができる。 （２）配線用バイパスパッケージ２１は、回路配線板と
同一基材のガラスエポキシを材料として用いるので、熱
収縮による弊害がない。また、回路配線板の捨て板部分
を用いることにより、安価かつ容易に形成することがで
きる。 （３）配線用バイパスパッケージ２１は、シリコンを材
料として用いるので、内部配線の微細加工を従来の技術
により容易に実現できる。 （４）配線用バイパスパッケージ２１は、外部端子列を
全て下面に配置しているため、配線用バイパスパッケー
ジ自体の省スペース化が図れる。また、捨て板にバンプ
端子を付けるだけで済むので、容易かつ安価に作成する
ことができる。 （５）配線用バイパスパッケージ２１は、外部端子列を
パッケージ外周部にリード端子を配置しているため、従
来の技術で容易に形成することが可能である。 （６）配線用バイパスパッケージ２１は、バンプ端子に
はんだを使用することにより、従来の技術で容易かつ安
価に形成することができる。 （７）配線用バイパスパッケージ２１は、バンプ端子に
導電性接着剤を使用することにより、鉛レスを図ること
ができるとともに、従来の技術で容易かつ安価に形成す
ることができる。
【００１２】以下、第３の実施例として、第１の実施例
の配線用補助パッケージを用いた印刷回路配線板構造に
ついて述べる。従来の技術では、任意のＩＣに対してプ
リント配線板を介してＩＣパッケージを相対位置に配置
するような回路配線板構造は存在したが、図１または図
２に示すような回路配線のみを有する配線用補助パッケ
ージ１１を用いて既存のＩＣ１０とプリント配線板（Ｐ
ＷＢ）を組み合わせた形態の印刷回路配線板構造は見当
らない。すなわち、本実施例では、図１に示すように、
プリント配線板で処理することができないパッケージ中
央部の外部端子をプリント配線板直下に落とし、配線の
みを有する配線用補助パッケージ１１を用いて、既存Ｉ
Ｃ１０でプリント配線板を挟み込むような印刷回路配線
板構造を形成する。この場合、図１では、既存ＩＣ１０
の中央部の外部端子をスルーホール１３を通してプリン
ト配線板直下の配線用補助パッケージ１１（の中央部）
の外部端子に接続し、さらに内部回路配線１２を通して
配線用補助パッケージ１１の外周の外部端子に接続した
後に、プリント配線板の反対側の表層および２層目を用
いて外部に取り出している。これに対して、図２では、
既存ＩＣ１０の中央部の外部端子をスルーホール１３を
通してプリント配線板直下の配線用補助パッケージ１１
（の中央部）の外部端子に接続し、さらに内部回路配線
１２を通して水平方向の外部端子に接続した後に、外部
に取り出している点で、図１とは異なっている。
の配線用補助パッケージを用いた印刷回路配線板構造に
ついて述べる。従来の技術では、任意のＩＣに対してプ
リント配線板を介してＩＣパッケージを相対位置に配置
するような回路配線板構造は存在したが、図１または図
２に示すような回路配線のみを有する配線用補助パッケ
ージ１１を用いて既存のＩＣ１０とプリント配線板（Ｐ
ＷＢ）を組み合わせた形態の印刷回路配線板構造は見当
らない。すなわち、本実施例では、図１に示すように、
プリント配線板で処理することができないパッケージ中
央部の外部端子をプリント配線板直下に落とし、配線の
みを有する配線用補助パッケージ１１を用いて、既存Ｉ
Ｃ１０でプリント配線板を挟み込むような印刷回路配線
板構造を形成する。この場合、図１では、既存ＩＣ１０
の中央部の外部端子をスルーホール１３を通してプリン
ト配線板直下の配線用補助パッケージ１１（の中央部）
の外部端子に接続し、さらに内部回路配線１２を通して
配線用補助パッケージ１１の外周の外部端子に接続した
後に、プリント配線板の反対側の表層および２層目を用
いて外部に取り出している。これに対して、図２では、
既存ＩＣ１０の中央部の外部端子をスルーホール１３を
通してプリント配線板直下の配線用補助パッケージ１１
（の中央部）の外部端子に接続し、さらに内部回路配線
１２を通して水平方向の外部端子に接続した後に、外部
に取り出している点で、図１とは異なっている。
【００１３】第３実施例の印刷回路配線板構造は、下記
の作用を有している。 （１）この印刷回路配線板構造では、配線用補助パッケ
ージ１１を使用することにより、配線処理を従来のＰＷ
Ｂ工法で実現することができる。 （２）この印刷回路配線板構造では、配線用補助パッケ
ージ１１を既存ＩＣ１０と相対的に配置することによ
り、貫通穴で容易に接続することができるので、部品占
有面積の省スペース化が図れ、かつ印刷回路配線板構造
全体としての省スペース化が図れる。すなわち、一般に
は部品単数でピン数２倍になると、２乗で面積が増加す
るが、本実施例では、相対配置により面積は２倍です
み、また片面配線集中を防ぐことができる。 （３）この印刷回路配線板構造では、外部端子列を全て
下面に備えた配線用補助パッケージ１１を既存ＩＣと相
対的な位置に配置することにより、印刷回路配線板構造
全体としての省スペース化が図れる。 （４）この印刷回路配線板構造では、外部端子列を下面
とパッケージの水平方向に持つ配線用補助パッケージ１
１を既存ＩＣ１０と相対的な位置に配置することによ
り、既存ＩＣ１０の外部端子を全て貫通穴で補助パッケ
ージが受けることができるので、表層のみを使用した安
価な配線構造を形成することができる。
の作用を有している。 （１）この印刷回路配線板構造では、配線用補助パッケ
ージ１１を使用することにより、配線処理を従来のＰＷ
Ｂ工法で実現することができる。 （２）この印刷回路配線板構造では、配線用補助パッケ
ージ１１を既存ＩＣ１０と相対的に配置することによ
り、貫通穴で容易に接続することができるので、部品占
有面積の省スペース化が図れ、かつ印刷回路配線板構造
全体としての省スペース化が図れる。すなわち、一般に
は部品単数でピン数２倍になると、２乗で面積が増加す
るが、本実施例では、相対配置により面積は２倍です
み、また片面配線集中を防ぐことができる。 （３）この印刷回路配線板構造では、外部端子列を全て
下面に備えた配線用補助パッケージ１１を既存ＩＣと相
対的な位置に配置することにより、印刷回路配線板構造
全体としての省スペース化が図れる。 （４）この印刷回路配線板構造では、外部端子列を下面
とパッケージの水平方向に持つ配線用補助パッケージ１
１を既存ＩＣ１０と相対的な位置に配置することによ
り、既存ＩＣ１０の外部端子を全て貫通穴で補助パッケ
ージが受けることができるので、表層のみを使用した安
価な配線構造を形成することができる。
【００１４】以下、第４の実施例として、第２の実施例
の配線用補助パッケージ（配線用バイパスパッケージ）
を用いた印刷回路配線板構造について説明する。本実施
例においては、プリント配線板２０で配線が密集してい
る箇所の部分的な密集緩和を図るために、密集部分にバ
イパス化を図るような配線のみを有する図４に示すよう
な配線用バイパスパッケージ２１を用いた印刷回路配線
板構造（図３参照）を実現する。すなわち、別部品を結
線する垂直方向の別配線２４を跨いで、下面外周の外部
端子間を接続する内部バイパス回路配線２５のみを備え
た配線用バイパスパッケージ２１を設け、そのパッケー
ジ２１の下面のそれぞれの外部端子からプリント配線板
２０の表層を用いて結合されるべき他の既存ＩＣパッケ
ージ２２，２３に接続される。配線用バイパスパッケー
ジ２１は、図５に示すように、回路配線板本体３１から
切り離される捨て板３２より作成することができる。
の配線用補助パッケージ（配線用バイパスパッケージ）
を用いた印刷回路配線板構造について説明する。本実施
例においては、プリント配線板２０で配線が密集してい
る箇所の部分的な密集緩和を図るために、密集部分にバ
イパス化を図るような配線のみを有する図４に示すよう
な配線用バイパスパッケージ２１を用いた印刷回路配線
板構造（図３参照）を実現する。すなわち、別部品を結
線する垂直方向の別配線２４を跨いで、下面外周の外部
端子間を接続する内部バイパス回路配線２５のみを備え
た配線用バイパスパッケージ２１を設け、そのパッケー
ジ２１の下面のそれぞれの外部端子からプリント配線板
２０の表層を用いて結合されるべき他の既存ＩＣパッケ
ージ２２，２３に接続される。配線用バイパスパッケー
ジ２１は、図５に示すように、回路配線板本体３１から
切り離される捨て板３２より作成することができる。
【００１５】第４の実施例の印刷回路配線板構造は、下
記の作用を有している。 （１）この印刷回路配線板構造では、印刷回路配線板上
で配線が密集しているスペースでも、配線用バイパスパ
ッケージ２１を用いて密集部の配線バイパス化を行うの
で、容易に配線密集の緩和が図れるとともに、高密度実
装が可能となる。 （２）この印刷回路配線板構造では、配線用バイパスパ
ッケージを用いてプリント配線板の一部のみの層数を増
加するだけで、密集配線を容易かつ安価に解消すること
ができる。なお、従来の配線レイアウト設計では、一部
の配線密集部の影響を避けるために、プリント配線板全
体の層数を増加する必要があったが、本実施例はこのよ
うな課題を解消できる。 （３）この印刷回路配線板構造では、プリント配線板と
同一基材のガラス・エポキシを材料とした配線用バイパ
スパッケージ２１を用いているため、熱収縮による弊害
がない。また、プリント配線板の捨て板部分を利用する
ことにより、印刷回路配線板の一部の層数のみを容易か
つ安価に整数倍することができる。
記の作用を有している。 （１）この印刷回路配線板構造では、印刷回路配線板上
で配線が密集しているスペースでも、配線用バイパスパ
ッケージ２１を用いて密集部の配線バイパス化を行うの
で、容易に配線密集の緩和が図れるとともに、高密度実
装が可能となる。 （２）この印刷回路配線板構造では、配線用バイパスパ
ッケージを用いてプリント配線板の一部のみの層数を増
加するだけで、密集配線を容易かつ安価に解消すること
ができる。なお、従来の配線レイアウト設計では、一部
の配線密集部の影響を避けるために、プリント配線板全
体の層数を増加する必要があったが、本実施例はこのよ
うな課題を解消できる。 （３）この印刷回路配線板構造では、プリント配線板と
同一基材のガラス・エポキシを材料とした配線用バイパ
スパッケージ２１を用いているため、熱収縮による弊害
がない。また、プリント配線板の捨て板部分を利用する
ことにより、印刷回路配線板の一部の層数のみを容易か
つ安価に整数倍することができる。
【００１６】図７は、本発明の第５の実施例を示す配線
用バイパスパッケージを用いた印刷回路配線板構造の断
面図である。前述のように、従来より半導体集積回路
は、多ピン化およびダウンサイジング化の要求に対し
て、高密度実装が進んでいる。高密度実装に際しては、
プリント配線板上の配線も密集化が進んでおり、任意の
スペースで部品間の結線ができなくなる場合がある。さ
らに、搭載部品が密集しているために、図３および図４
に示す配線用バイパスパッケージを搭載する余地がない
場合もある。そこで、本実施例では、配線用バイパスパ
ッケージと印刷回路配線板との間に空隙を設けることに
より、絶縁効果を安価に得ることができるようにする。
また、配線用バイパスパッケージと印刷回路配線板との
間の空隙を印刷回路配線板上の部品の搭載高さ以上に設
けることにより、配線用バイパスパッケージを印刷回路
配線板上の部品をまたぐ形状で搭載できるようにして、
部品が密集した状態の印刷回路配線板にも配線用バイパ
スパッケージを搭載できるようにする。図７において、
２１ａは配線用バイパスパッケージ、２１ｂは外部モー
ルドパッケージ、２４ａは別部品を結線する垂直方向の
別配線、２５ａは内部バイパス回路配線、２６ａ，２７
ａはいずれもプリント配線板の表面および２層目を介し
て部品間を結線する配線である。２８は本実施例で新た
に設けられた接続部分、３０はプリント配線板上に配置
されている部品である。本実施例では、接続部分２８を
高くすることにより大きな空間を設けて、絶縁効果を得
るようにしているとともに、部品３０をまたいで搭載す
ることができるようにしている。
用バイパスパッケージを用いた印刷回路配線板構造の断
面図である。前述のように、従来より半導体集積回路
は、多ピン化およびダウンサイジング化の要求に対し
て、高密度実装が進んでいる。高密度実装に際しては、
プリント配線板上の配線も密集化が進んでおり、任意の
スペースで部品間の結線ができなくなる場合がある。さ
らに、搭載部品が密集しているために、図３および図４
に示す配線用バイパスパッケージを搭載する余地がない
場合もある。そこで、本実施例では、配線用バイパスパ
ッケージと印刷回路配線板との間に空隙を設けることに
より、絶縁効果を安価に得ることができるようにする。
また、配線用バイパスパッケージと印刷回路配線板との
間の空隙を印刷回路配線板上の部品の搭載高さ以上に設
けることにより、配線用バイパスパッケージを印刷回路
配線板上の部品をまたぐ形状で搭載できるようにして、
部品が密集した状態の印刷回路配線板にも配線用バイパ
スパッケージを搭載できるようにする。図７において、
２１ａは配線用バイパスパッケージ、２１ｂは外部モー
ルドパッケージ、２４ａは別部品を結線する垂直方向の
別配線、２５ａは内部バイパス回路配線、２６ａ，２７
ａはいずれもプリント配線板の表面および２層目を介し
て部品間を結線する配線である。２８は本実施例で新た
に設けられた接続部分、３０はプリント配線板上に配置
されている部品である。本実施例では、接続部分２８を
高くすることにより大きな空間を設けて、絶縁効果を得
るようにしているとともに、部品３０をまたいで搭載す
ることができるようにしている。
【００１７】図８〜図１１は、図７における種々の実施
態様を示す図である。図８は、本実施例の接続部分２８
にＩＣパッケージのリード部分を用いた場合の断面図で
あり、図９は図８のＩＣパッケージのリード部分の説明
図であり、図１０は既存の角形チップ部分およびその電
極部分の説明図であり、図１１は接続部分２８を複数個
重ねて用いた場合の断面図である。先ず、図８では、配
線用バイパスパッケージ２１ａで接続しようとする両側
の別のＩＣパッケージ２２，２３の各リード部分３９を
そのまま接続部分２８として使用する。すなわち、配線
用バイパスパッケージ２１ａとプリント配線板２０の間
には、配線用バイパスパッケージ２１ａの外部端子４０
と、ＩＣパッケージ２２，２３のリード部分３９と、プ
リント配線板２０上のパット３４とが重ねて設けられる
ため、配線用バイパスパッケージ２１ａとプリント配線
板２０の間には大きな空間が設けられることになり、そ
の結果、プリント配線板２０と配線用バイパスパッケー
ジ２１ａとの間、もしくはプリント配線板２０上に配置
された部品３０と配線用バイパスパッケージ２１ａとの
間に特別な絶縁層を設ける必要がなくなる。図９（ａ）
（ｂ）は、ＩＣパッケージの上面図と側面図であって、
上面図から明らかなように四方に複数本のリード部分３
６が接続されており、側面図のように各リード部分３６
はいずれも曲げられた形態を示している。
態様を示す図である。図８は、本実施例の接続部分２８
にＩＣパッケージのリード部分を用いた場合の断面図で
あり、図９は図８のＩＣパッケージのリード部分の説明
図であり、図１０は既存の角形チップ部分およびその電
極部分の説明図であり、図１１は接続部分２８を複数個
重ねて用いた場合の断面図である。先ず、図８では、配
線用バイパスパッケージ２１ａで接続しようとする両側
の別のＩＣパッケージ２２，２３の各リード部分３９を
そのまま接続部分２８として使用する。すなわち、配線
用バイパスパッケージ２１ａとプリント配線板２０の間
には、配線用バイパスパッケージ２１ａの外部端子４０
と、ＩＣパッケージ２２，２３のリード部分３９と、プ
リント配線板２０上のパット３４とが重ねて設けられる
ため、配線用バイパスパッケージ２１ａとプリント配線
板２０の間には大きな空間が設けられることになり、そ
の結果、プリント配線板２０と配線用バイパスパッケー
ジ２１ａとの間、もしくはプリント配線板２０上に配置
された部品３０と配線用バイパスパッケージ２１ａとの
間に特別な絶縁層を設ける必要がなくなる。図９（ａ）
（ｂ）は、ＩＣパッケージの上面図と側面図であって、
上面図から明らかなように四方に複数本のリード部分３
６が接続されており、側面図のように各リード部分３６
はいずれも曲げられた形態を示している。
【００１８】次に、接続部分２８として、角形チップ部
品３７を用いる場合を説明する。角形チップ部品３７
は、図１０（ａ）（ｂ）に示すように、自動生産可能な
高密度実装用部品であって、フローおよびリフロー等の
ソルダリングに対応できるような設計が施されている。
角形チップ抵抗素子には、高安定性のメタルグレーズを
採用し、ガラスコードを施して機械的耐久力を向上させ
ている。図１０（ａ）の上面図の横方向の長さ寸法は
１．０±０．０５〜６．３±０．２ｍｍであり、縦方向
の長さ寸法は０．５±０．０５〜３．１５±０．２０ｍ
ｍである。また、図１０（ｂ）の側面図で厚さの寸法は
０．３５±０．０５〜０．５５±０．１０ｍｍである。
角形チップ３７の両端部には電極３８が設けられてお
り、それらの電極３８は、内部と中間と外部の多層の電
極部で構成されている。既存のゼロオーム角形チップ抵
抗を接続部分２８として用いた場合には、対象部材が広
く世間に普及している部材であるため、容易にかつ安価
に実現できるとともに、抵抗値がゼロオームであるため
回路上の不都合も発生し難い。また、角形チップ部品３
７の電極部分３８のみを接続部分２８として用いること
により（図１１参照）、角形チップ部品３７に電極部分
２８が２箇所存在するため、材料代や実装面積、あるい
は搭載工数を半分にすることができる。
品３７を用いる場合を説明する。角形チップ部品３７
は、図１０（ａ）（ｂ）に示すように、自動生産可能な
高密度実装用部品であって、フローおよびリフロー等の
ソルダリングに対応できるような設計が施されている。
角形チップ抵抗素子には、高安定性のメタルグレーズを
採用し、ガラスコードを施して機械的耐久力を向上させ
ている。図１０（ａ）の上面図の横方向の長さ寸法は
１．０±０．０５〜６．３±０．２ｍｍであり、縦方向
の長さ寸法は０．５±０．０５〜３．１５±０．２０ｍ
ｍである。また、図１０（ｂ）の側面図で厚さの寸法は
０．３５±０．０５〜０．５５±０．１０ｍｍである。
角形チップ３７の両端部には電極３８が設けられてお
り、それらの電極３８は、内部と中間と外部の多層の電
極部で構成されている。既存のゼロオーム角形チップ抵
抗を接続部分２８として用いた場合には、対象部材が広
く世間に普及している部材であるため、容易にかつ安価
に実現できるとともに、抵抗値がゼロオームであるため
回路上の不都合も発生し難い。また、角形チップ部品３
７の電極部分３８のみを接続部分２８として用いること
により（図１１参照）、角形チップ部品３７に電極部分
２８が２箇所存在するため、材料代や実装面積、あるい
は搭載工数を半分にすることができる。
【００１９】次に、図１１に示すように、接続部分２８
を複数個設けた場合には、重ね枚数の整数倍の空隙を得
ることができるため、プリント配線板上の部品３０をま
たいで配線用バイパスパッケージ２１ａを搭載する場合
に、対象部品３０の高さに合わせた空間を設定すること
ができる。図１１では、角形チップ部品３７を３枚重ね
て接続部分２８を構成した場合を示している。すなわ
ち、配線用バイパスパッケージ２１ａの外部端子４０の
下に、３個分の角形チップ部品３７の電極３８を重ね、
各電極３８間を接続部材４１で接続して、プリント配線
板のパット３４と接続することにより、配線用バイパス
パッケージ２１ａとプリント配線板の間に大きな空隙を
設定している。
を複数個設けた場合には、重ね枚数の整数倍の空隙を得
ることができるため、プリント配線板上の部品３０をま
たいで配線用バイパスパッケージ２１ａを搭載する場合
に、対象部品３０の高さに合わせた空間を設定すること
ができる。図１１では、角形チップ部品３７を３枚重ね
て接続部分２８を構成した場合を示している。すなわ
ち、配線用バイパスパッケージ２１ａの外部端子４０の
下に、３個分の角形チップ部品３７の電極３８を重ね、
各電極３８間を接続部材４１で接続して、プリント配線
板のパット３４と接続することにより、配線用バイパス
パッケージ２１ａとプリント配線板の間に大きな空隙を
設定している。
【００２０】図７の実施例の印刷回路配線板構造におけ
る作用は、次の通りである。 （１）図７に示すように、配線用バイパスパッケージ２
１ａの電極部とプリント配線板のパット３４の間に導電
性部材をサンドイッチ状態にし、双方の間に空隙を設け
ることにより、特別な絶縁層を設けることなく、安価に
空気による絶縁効果を得ることができる。また、双方の
間の空隙を部品の搭載高さ以上にすることにより、配線
用バイパスパッケージ２１ａをプリント配線板上の部品
３０をまたぐ形態で搭載することができ、部品３０が密
集して配線用バイパスパッケージ２１ａの搭載スペース
がないようなプリント配線板にも搭載が可能になる。 （２）ゼロオーム角形チップ抵抗を配線用バイパスパッ
ケージ２１ａとプリント配線板間にサンドイッチ状にす
れば、対象部材が広く普及している部材であるため、容
易かつ安価に実現でき、また抵抗値がほぼゼロオームで
あるため、回路上の不都合も発生し難い。 （３）角形チップ部品の電極部分３８のみを配線用バイ
パスパッケージ２１ａとプリント配線板間にサンドイッ
チ状にすれば、対象部品が広く普及している部材である
ため、容易かつ安価に実現でき、また１つの角形チップ
部品に電極部分３８が２箇所あるため、材料代、実装面
積および搭載工数を半分にすることができ、しかも電極
部分３８の抵抗値がほぼゼロオームであるため、回路上
の不都合も発生し難い。 （４）ＩＣパッケージのリード部分を配線用バイパスパ
ッケージ２１ａとプリント配線板間にサンドイッチ状に
接続すれば、対象部品が広く普及しており、１つのＩＣ
パッケージにリードが複数個あるので、材料代、実装面
積、および搭載工数を１／リード本数に減少させること
ができ、しかもリード部分の抵抗値がほぼゼロであるた
め、回路上の不都合も発生し難い。 （５）導電性部材２８を配線用バイパスパッケージ２１
ａとプリント配線板間に複数個重ねて用いれば、部材を
複数個重ねることにより重ね枚数の整数倍分の空隙を得
ることができ、プリント配線板上の部品３０をまたいで
配線用バイパスパッケージ２１ａを搭載する場合に、対
象部品３０の高さに合わせた空隙を設定することができ
る。
る作用は、次の通りである。 （１）図７に示すように、配線用バイパスパッケージ２
１ａの電極部とプリント配線板のパット３４の間に導電
性部材をサンドイッチ状態にし、双方の間に空隙を設け
ることにより、特別な絶縁層を設けることなく、安価に
空気による絶縁効果を得ることができる。また、双方の
間の空隙を部品の搭載高さ以上にすることにより、配線
用バイパスパッケージ２１ａをプリント配線板上の部品
３０をまたぐ形態で搭載することができ、部品３０が密
集して配線用バイパスパッケージ２１ａの搭載スペース
がないようなプリント配線板にも搭載が可能になる。 （２）ゼロオーム角形チップ抵抗を配線用バイパスパッ
ケージ２１ａとプリント配線板間にサンドイッチ状にす
れば、対象部材が広く普及している部材であるため、容
易かつ安価に実現でき、また抵抗値がほぼゼロオームで
あるため、回路上の不都合も発生し難い。 （３）角形チップ部品の電極部分３８のみを配線用バイ
パスパッケージ２１ａとプリント配線板間にサンドイッ
チ状にすれば、対象部品が広く普及している部材である
ため、容易かつ安価に実現でき、また１つの角形チップ
部品に電極部分３８が２箇所あるため、材料代、実装面
積および搭載工数を半分にすることができ、しかも電極
部分３８の抵抗値がほぼゼロオームであるため、回路上
の不都合も発生し難い。 （４）ＩＣパッケージのリード部分を配線用バイパスパ
ッケージ２１ａとプリント配線板間にサンドイッチ状に
接続すれば、対象部品が広く普及しており、１つのＩＣ
パッケージにリードが複数個あるので、材料代、実装面
積、および搭載工数を１／リード本数に減少させること
ができ、しかもリード部分の抵抗値がほぼゼロであるた
め、回路上の不都合も発生し難い。 （５）導電性部材２８を配線用バイパスパッケージ２１
ａとプリント配線板間に複数個重ねて用いれば、部材を
複数個重ねることにより重ね枚数の整数倍分の空隙を得
ることができ、プリント配線板上の部品３０をまたいで
配線用バイパスパッケージ２１ａを搭載する場合に、対
象部品３０の高さに合わせた空隙を設定することができ
る。
【００２１】
【発明の効果】以上説明したように、本発明によれば、
プリント配線板で処理することができないパッケージ中
央部の外部端子を、簡単に外部に取り出すことができ
る。また、プリント配線板で配線が密集している箇所の
部分的な密集緩和を図るために、密集した配線のバイパ
スが可能となる。また、パッケージ中央部の外部端子を
外部に取り出すことができるようにして、既存のＩＣで
プリント配線板を挟み込むような回路配線板構造によ
り、ビルドアップ工法によらずに従来のプリント配線板
工法で実現可能となる。さらに、密集した配線のバイパ
スを可能にした配線用バイパスパッケージを用いたプリ
ント配線板構造により、容易かつ安価に密集部の配線バ
イパス化を行うことが可能である。
プリント配線板で処理することができないパッケージ中
央部の外部端子を、簡単に外部に取り出すことができ
る。また、プリント配線板で配線が密集している箇所の
部分的な密集緩和を図るために、密集した配線のバイパ
スが可能となる。また、パッケージ中央部の外部端子を
外部に取り出すことができるようにして、既存のＩＣで
プリント配線板を挟み込むような回路配線板構造によ
り、ビルドアップ工法によらずに従来のプリント配線板
工法で実現可能となる。さらに、密集した配線のバイパ
スを可能にした配線用バイパスパッケージを用いたプリ
ント配線板構造により、容易かつ安価に密集部の配線バ
イパス化を行うことが可能である。
【図１】本発明の第１の実施例を示す配線用補助パッケ
ージおよび第３の実施例を示すプリント配線板構造の断
面構造図である。
ージおよび第３の実施例を示すプリント配線板構造の断
面構造図である。
【図２】本発明の第１の実施例の変形例を示す配線用補
助パッケージおよび第３の実施例の変形例を示すプリン
ト配線板構造の断面構造図である。
助パッケージおよび第３の実施例の変形例を示すプリン
ト配線板構造の断面構造図である。
【図３】本発明の第４の実施例を示すプリント配線板構
造の斜視図である。
造の斜視図である。
【図４】本発明の第２の実施例を示す配線用バイパスパ
ッケージの断面構造図である。
ッケージの断面構造図である。
【図５】配線用バイパスパッケージを取り出す捨て板の
あるプリント配線板本体の図である。
あるプリント配線板本体の図である。
【図６】捨て板を有するプリント配線板本体の平面図で
ある。
ある。
【図７】従来のＢＧＡパッケージの下面の配置図とプリ
ント配線板の断面図である。
ント配線板の断面図である。
【図８】従来におけるスルーホールを形成した多層プリ
ント配線板の断面図である。
ント配線板の断面図である。
１０…半導体集積回路パッケージ、１１…配線用補助パ
ッケージ、１２…内部回路配線、１３…スルーホール、
１４…水平方向外部端子、２１…配線用バイパスパッケ
ージ、２２，２３…結合される別のパッケージ、２０…
プリント配線板、２６，２７…部品間を結線する配線、
２４…別部品を結線する垂直方向の別配線、３１…プリ
ント配線板本体、３２…捨て板、４１…ＢＧＡパッケー
ジ、４２…外部端子列、２１ａ…配線用バイパスパッケ
ージ、２１ｂ…外部モールドパッケージ、２５ａ…内部
バイパス回路配線、２９…空間、２８…接続部分、２６
ａ，２７ａ…部品間を結線する配線、３０…部品、２４
ａ…垂直方向の別配線、３４…パット、３５…ＩＣパッ
ケージ、３６，３９…リード部分、３７…角形チップ部
品、３８…電極部、４０…パッケージの外部端子、４１
…角形チップ部品電極部の外部端子。
ッケージ、１２…内部回路配線、１３…スルーホール、
１４…水平方向外部端子、２１…配線用バイパスパッケ
ージ、２２，２３…結合される別のパッケージ、２０…
プリント配線板、２６，２７…部品間を結線する配線、
２４…別部品を結線する垂直方向の別配線、３１…プリ
ント配線板本体、３２…捨て板、４１…ＢＧＡパッケー
ジ、４２…外部端子列、２１ａ…配線用バイパスパッケ
ージ、２１ｂ…外部モールドパッケージ、２５ａ…内部
バイパス回路配線、２９…空間、２８…接続部分、２６
ａ，２７ａ…部品間を結線する配線、３０…部品、２４
ａ…垂直方向の別配線、３４…パット、３５…ＩＣパッ
ケージ、３６，３９…リード部分、３７…角形チップ部
品、３８…電極部、４０…パッケージの外部端子、４１
…角形チップ部品電極部の外部端子。
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成９年１２月１日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】図面の簡単な説明
【補正方法】変更
【補正内容】
【図面の簡単な説明】
【図１】本発明の第１の実施例を示す配線用補助パッケ
ージおよび第３の実施例を示すプリント配線板構造の断
面構造図である。
ージおよび第３の実施例を示すプリント配線板構造の断
面構造図である。
【図２】本発明の第１の実施例の変形例を示す配線用補
助パッケージおよび第３の実施例の変形例を示すプリン
ト配線板構造の断面構造図である。
助パッケージおよび第３の実施例の変形例を示すプリン
ト配線板構造の断面構造図である。
【図３】本発明の第４の実施例を示すプリント配線板構
造の斜視図である。
造の斜視図である。
【図４】本発明の第２の実施例を示す配線用バイパスパ
ッケージの断面構造図である。
ッケージの断面構造図である。
【図５】配線用バイパスパッケージを取り出す捨て板の
あるプリント配線板本体の図である。
あるプリント配線板本体の図である。
【図６】捨て板を有するプリント配線板本体の平面図で
ある。
ある。
【図７】本発明の第５の実施例を示す配線用バイパスパ
ッケージを用いた印刷回路配線板構造の断面図である。
ッケージを用いた印刷回路配線板構造の断面図である。
【図８】本実施例の接続部分にＩＣパッケージのリード
部分を用いた場合の断面図である。
部分を用いた場合の断面図である。
【図９】ＩＣパッケージの上面図と側面図である。
【図１０】角形チップ部品の平面図および側面図であ
る。
る。
【図１１】接続部分を複数個設けた場合の印刷回路配線
板構造の断面図である。
板構造の断面図である。
【図１２】従来のＢＧＡパッケージの下面の配置図とプ
リント配線板の断面図である。
リント配線板の断面図である。
【図１３】従来におけるスルーホールを形成した多層プ
リント配線板の断面図である。
リント配線板の断面図である。
【符号の説明】 １０…半導体集積回路パッケージ、１１…配線用補助パ
ッケージ、１２…内部回路配線、１３…スルーホール、
１４…水平方向外部端子、２１…配線用バイパスパッケ
ージ、２２，２３…結合される別のパッケージ、２０…
プリント配線板、２６，２７…部品間を結合する配線、
２４…別部品を結合する垂直方向の別配線、３１…プリ
ント配線板本体、３２…捨て板、４１…ＢＧＡパッケー
ジ、４２…外部端子列、２１ａ…配線用バイパスパッケ
ージ、２１ｂ…外部モールドパッケージ、２５ａ…内部
バイパス回路配線、２９…空間、２８…接続部分、２６
ａ，２７ａ…部品間を結合する配線、３０…部品、２４
ａ…垂直方向の別配線、３４…パット、３５…ＩＣパッ
ケージ、３６，３９…リード部分、３７…角形チップ部
品、３８…電極部、４０…パッケージの外部端子、４１
…角形チップ部品電極部の外部端子。
ッケージ、１２…内部回路配線、１３…スルーホール、
１４…水平方向外部端子、２１…配線用バイパスパッケ
ージ、２２，２３…結合される別のパッケージ、２０…
プリント配線板、２６，２７…部品間を結合する配線、
２４…別部品を結合する垂直方向の別配線、３１…プリ
ント配線板本体、３２…捨て板、４１…ＢＧＡパッケー
ジ、４２…外部端子列、２１ａ…配線用バイパスパッケ
ージ、２１ｂ…外部モールドパッケージ、２５ａ…内部
バイパス回路配線、２９…空間、２８…接続部分、２６
ａ，２７ａ…部品間を結合する配線、３０…部品、２４
ａ…垂直方向の別配線、３４…パット、３５…ＩＣパッ
ケージ、３６，３９…リード部分、３７…角形チップ部
品、３８…電極部、４０…パッケージの外部端子、４１
…角形チップ部品電極部の外部端子。
Claims (15)
- 【請求項１】 パッケージ内部に半導体集積回路を含む
ことなく、該パッケージ下面の垂直方向に取り付けら
れ、既存の半導体集積回路の外部端子列または外部引き
出し線に接続される外部端子列と、該外部端子列相互間
を接続する内部回路配線とを備えたことを特徴とする配
線用補助パッケージ。 - 【請求項２】 前記外部端子列は、パッケージ下面の垂
直方向および水平方向に設けられていることを特徴とす
る請求項１に記載の配線用補助パッケージ。 - 【請求項３】 前記回路配線はシリコン材を用いて形成
され、前記外部端子列ははんだまたは導電性接着剤で形
成されていることを特徴とする請求項１または２に記載
の配線用補助パッケージ。 - 【請求項４】 パッケージ内部に半導体集積回路を含む
ことなく、該パッケージ下面の垂直方向に取り付けら
れ、既存の半導体集積回路パッケージ相互間をバイパス
接続するため、別配線を跨いで取り付けられた外部端子
列と、該外部端子相互間を接続する内部回路配線とを備
えたことを特徴とする配線用補助パッケージ。 - 【請求項５】 前記外部端子列は、パッケージの垂直方
向の下面にバンプ端子を用いるか、または該パッケージ
の下面外周にリード端子を用いて形成されていることを
特徴とする請求項４に記載の配線用補助パッケージ。 - 【請求項６】 前記内部回路配線は、印刷回路配線板材
料であるガラス・エポキシ材を用いるか、またはシリコ
ン材を用いて形成されていることを特徴とする請求項４
に記載の配線用補助パッケージ。 - 【請求項７】 前記バンプ端子は、はんだまたは導電性
接着剤で形成されていることを特徴とする請求項５に記
載の配線用補助パッケージ。 - 【請求項８】 既存の半導体集積回路パッケージと、該
半導体集積回路パッケージに対して、印刷回路配線板を
介して該パッケージと相対的に配置され、該パッケージ
の垂直方向の下面または水平方向に外部端子列、および
該外部端子列相互間を接続する内部回路配線を備えた配
線用補助パッケージとを設け、既存の半導体集積回路パ
ッケージと上記配線用補助パッケージの各外部端子間を
上記印刷回路配線板のスルーホールを介して接続するこ
とを特徴とする印刷回路配線板構造。 - 【請求項９】 複数の既存の半導体集積回路パッケージ
間に、別の配線を跨いで、回路配線および外部端子列を
備えた配線用バイパスパッケージを配置したことを特徴
とする印刷回路配線板構造。 - 【請求項１０】 前記配線用バイパスパッケージは、印
刷回路配線板基材と同一のガラス・エポキシ材で形成さ
れていることを特徴とする請求項９に記載の印刷回路配
線板構造。 - 【請求項１１】 回路配線および外部端子列のみを有す
る配線用バイパスパッケージにおいて、該外部端子列と
印刷回路配線板の接続部分として、導電性の部材をサン
ドイッチ状に挟んだ状態で該外部端子列と印刷回路配線
板のパッド間に接続したことを特徴とする印刷回路配線
板構造。 - 【請求項１２】 前記導電性の部材として、既存のゼロ
オーム角形チップ抵抗を用いることを特徴とする請求項
１１に記載の印刷回路配線板構造。 - 【請求項１３】 前記導電性の部材として、既存の角形
チップ部品の電極部分のみを用いることを特徴とする請
求項１１に記載の印刷回路配線板構造。 - 【請求項１４】 前記導電性の部材として、ＩＣパッケ
ージのリード部分を用いることを特徴とする請求項１１
に記載の印刷回路配線板構造。 - 【請求項１５】 前記導電性の部材を、複数個重ねて用
いることを特徴とする請求項１１に記載の印刷回路配線
板構造。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9286783A JPH1168026A (ja) | 1997-06-13 | 1997-10-20 | 配線用補助パッケージおよび印刷回路配線板構造 |
| US09/094,613 US6104088A (en) | 1997-06-13 | 1998-06-15 | Complementary wiring package and method for mounting a semi-conductive IC package in a high-density board |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15644097 | 1997-06-13 | ||
| JP9-156440 | 1997-06-13 | ||
| JP9286783A JPH1168026A (ja) | 1997-06-13 | 1997-10-20 | 配線用補助パッケージおよび印刷回路配線板構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1168026A true JPH1168026A (ja) | 1999-03-09 |
Family
ID=26484191
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9286783A Pending JPH1168026A (ja) | 1997-06-13 | 1997-10-20 | 配線用補助パッケージおよび印刷回路配線板構造 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6104088A (ja) |
| JP (1) | JPH1168026A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003282768A (ja) * | 2002-03-22 | 2003-10-03 | Ricoh Co Ltd | 配線用補助パッケージ |
| JP2003283080A (ja) * | 2002-03-25 | 2003-10-03 | Ricoh Co Ltd | 配線用補助パッケージおよび印刷回路配線板の配線レイアウト構造 |
| US6815647B2 (en) | 1999-09-30 | 2004-11-09 | Tokyo Electron Limited | Heat treatment unit and heat treatment method |
| US7361997B2 (en) | 2003-12-01 | 2008-04-22 | Ricoh Company, Ltd. | Device package, a printed wiring board, and an electronic apparatus with efficiently spaced bottom electrodes including intervals between bottom electrodes of different lengths |
| JP2015056462A (ja) * | 2013-09-11 | 2015-03-23 | 株式会社東芝 | 半導体装置 |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001053437A (ja) * | 1999-08-06 | 2001-02-23 | Shinko Electric Ind Co Ltd | 多層回路基板 |
| JP3633559B2 (ja) * | 1999-10-01 | 2005-03-30 | セイコーエプソン株式会社 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
| JP2001168227A (ja) * | 1999-12-08 | 2001-06-22 | Mitsubishi Electric Corp | 多ピン・ボールグリッドアレイ・パッケージ用の基板、多ピン・ボールグリッドアレイ・パッケージ及び半導体装置 |
| JP3405456B2 (ja) * | 2000-09-11 | 2003-05-12 | 沖電気工業株式会社 | 半導体装置，半導体装置の製造方法，スタック型半導体装置及びスタック型半導体装置の製造方法 |
| JP4447143B2 (ja) * | 2000-10-11 | 2010-04-07 | 新光電気工業株式会社 | 半導体装置及びその製造方法 |
| US7056032B2 (en) * | 2001-09-17 | 2006-06-06 | Stratos International, Inc. | Transceiver assembly for use in fiber optics communications |
| US7073955B1 (en) | 2001-09-17 | 2006-07-11 | Stratos International, Inc. | Transceiver assembly for use in fiber optics communications |
| US7073954B1 (en) | 2001-09-17 | 2006-07-11 | Stratos International, Inc. | Transceiver assembly for use in fiber optics communications |
| US6739879B2 (en) * | 2002-07-03 | 2004-05-25 | Intel Corporation | Ball grid array circuit board jumper |
| US6903934B2 (en) * | 2002-09-06 | 2005-06-07 | Stratos International, Inc. | Circuit board construction for use in small form factor fiber optic communication system transponders |
| US6992899B2 (en) * | 2003-03-21 | 2006-01-31 | Intel Corporation | Power delivery apparatus, systems, and methods |
| JP4917873B2 (ja) | 2006-12-11 | 2012-04-18 | 株式会社リコー | 電源装置 |
| TWI356480B (en) * | 2007-05-07 | 2012-01-11 | Siliconware Precision Industries Co Ltd | Semiconductor package substrate |
| US8228679B2 (en) * | 2008-04-02 | 2012-07-24 | Spansion Llc | Connections for electronic devices on double-sided circuit board |
| US8218329B2 (en) * | 2010-03-29 | 2012-07-10 | Xerox Corporation | Back-to-back package accomplishing short signal path lengths |
| KR101729507B1 (ko) * | 2010-06-30 | 2017-04-24 | 삼성전자 주식회사 | 회로기판유닛 및 이를 가지는 컴퓨터 디바이스 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3648131A (en) * | 1969-11-07 | 1972-03-07 | Ibm | Hourglass-shaped conductive connection through semiconductor structures |
| US4074342A (en) * | 1974-12-20 | 1978-02-14 | International Business Machines Corporation | Electrical package for lsi devices and assembly process therefor |
| DE69428181T2 (de) * | 1993-12-13 | 2002-06-13 | Matsushita Electric Ind Co Ltd | Vorrichtung mit Chipgehäuse und Verfahren zu Ihrer Herstellung |
| JPH07169872A (ja) * | 1993-12-13 | 1995-07-04 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| US5847936A (en) * | 1997-06-20 | 1998-12-08 | Sun Microsystems, Inc. | Optimized routing scheme for an integrated circuit/printed circuit board |
-
1997
- 1997-10-20 JP JP9286783A patent/JPH1168026A/ja active Pending
-
1998
- 1998-06-15 US US09/094,613 patent/US6104088A/en not_active Expired - Lifetime
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6815647B2 (en) | 1999-09-30 | 2004-11-09 | Tokyo Electron Limited | Heat treatment unit and heat treatment method |
| JP2003282768A (ja) * | 2002-03-22 | 2003-10-03 | Ricoh Co Ltd | 配線用補助パッケージ |
| JP2003283080A (ja) * | 2002-03-25 | 2003-10-03 | Ricoh Co Ltd | 配線用補助パッケージおよび印刷回路配線板の配線レイアウト構造 |
| US7361997B2 (en) | 2003-12-01 | 2008-04-22 | Ricoh Company, Ltd. | Device package, a printed wiring board, and an electronic apparatus with efficiently spaced bottom electrodes including intervals between bottom electrodes of different lengths |
| US7598621B2 (en) | 2003-12-01 | 2009-10-06 | Ricoh Company, Ltd. | Device package, a printed wiring board, and an electronic apparatus with efficiently spaced bottom electrodes including intervals between bottom electrodes of different lengths |
| JP2015056462A (ja) * | 2013-09-11 | 2015-03-23 | 株式会社東芝 | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6104088A (en) | 2000-08-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH1168026A (ja) | 配線用補助パッケージおよび印刷回路配線板構造 | |
| US6545366B2 (en) | Multiple chip package semiconductor device | |
| US6549421B2 (en) | Stackable ball grid array package | |
| US7989706B2 (en) | Circuit board with embedded component and method of manufacturing same | |
| KR100386995B1 (ko) | 반도체 장치 및 그 배선 방법 | |
| US20080246135A1 (en) | Stacked package module | |
| JPH11297889A (ja) | 半導体パッケージおよび実装基板、ならびにこれらを用いた実装方法 | |
| US5095407A (en) | Double-sided memory board | |
| JP3512169B2 (ja) | マルチチップ半導体モジュール及びその製造方法 | |
| JPH08330473A (ja) | ソルダーボールの装着溝を有する印刷回路基板とこれを使用したボールグリッドアレイパッケージ | |
| JP2002299512A (ja) | 半導体装置及びその製造方法 | |
| KR101407614B1 (ko) | 인쇄회로기판, 반도체 패키지, 카드 및 시스템 | |
| US20080230886A1 (en) | Stacked package module | |
| JP2001168233A (ja) | 多重回線グリッド・アレイ・パッケージ | |
| US6127728A (en) | Single reference plane plastic ball grid array package | |
| JP3656861B2 (ja) | 半導体集積回路装置及び半導体集積回路装置の製造方法 | |
| JPH05343608A (ja) | 混成集積回路装置 | |
| JPH0917917A (ja) | 配線基板及び半導体装置 | |
| US20050023659A1 (en) | Semiconductor chip package and stacked module having a functional part and packaging part arranged on a common plane | |
| JP2004193186A (ja) | 配線基板及びその製造方法並びに半導体装置 | |
| JPH0517709B2 (ja) | ||
| US20070209830A1 (en) | Semiconductor chip package having a slot type metal film carrying a wire-bonding chip | |
| JP3645701B2 (ja) | 半導体装置 | |
| JPH01302757A (ja) | 基板集合シート | |
| USRE43112E1 (en) | Stackable ball grid array package |