JP2015056462A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2015056462A JP2015056462A JP2013187943A JP2013187943A JP2015056462A JP 2015056462 A JP2015056462 A JP 2015056462A JP 2013187943 A JP2013187943 A JP 2013187943A JP 2013187943 A JP2013187943 A JP 2013187943A JP 2015056462 A JP2015056462 A JP 2015056462A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- power supply
- semiconductor
- semiconductor package
- ground
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
【解決手段】一つの実施形態によれば、第1半導体パッケージは、第1封止材で封止された第1半導体チップと、1辺の一端部側に設けられた第1接地端子と、1辺の他端部側に設けられた第1電源端子とを有し、第1接地端子及び第1電源端子は上面、下面、及び第1側面が第1封止材と同じ高さになるように設けられる。第2半導体パッケージは、1辺が第1半導体パッケージの1辺と接し、第2封止材で封止された第2半導体チップと、1辺の一端部側に設けられ、第1側面が第1接地端子の第1側面に接する第2接地端子と、1辺の他端部側に設けられ、第1側面が第1電源端子の第1側面に接する第2電源端子とを有し、第2接地端子及び第2電源端子は上面、下面、及び第1側面が第2封止材と同じ高さになるように設けられる。
【選択図】 図1
Description
まず、本発明の第一の実施形態に係る半導体装置について、図面を参照して説明する。
次に、本発明の第二の実施形態に係る半導体装置について、図面を参照して説明する。
次に、本発明の第三の実施形態に係る半導体装置について、図面を参照して説明する。
1DC 第1角部1DC
2DC 第2角部2DC
3DC 第3角部3DC
4DC 第4角部4DC
1SD1、2SD1、3SD1、4SD1、WSD1 第1辺
1SD2、2SD2、WSD2 第2辺
1SD3、6SD3、WSD3 第3辺
1SD4、2SD4、8SD4、WSD4 第4辺
2、3 接着層
4 半導体チップ
90〜93 半導体装置
BW1、BW2 ボンディングワイヤ
D1 第1距離
Fsgn1−1〜12、Fvcc1、Fvss1 フレーム
PKG1〜9、PKG1a、PKG1b、PKG12、PKG15、PKG18 半導体パッケージ
Psgn1−1〜12、Psgn2−5、Psgn2−10〜12、Psgn4−2、Psgn6−7、Psgn8−10〜12、WGPsgn1−3〜6、WGPsgn1−8、WGPsgn1−11 信号端子
Pvcc1−1〜4、Pvcc2−1、Pvcc2−4、Pvcc3−1、Pvcc4−1 電源端子
Pvss1−1〜4、Pvss2−1、Pvss2−4、Pvss3−1、Pvss4−1 接地端子
WG1〜3 配線
WGPKG1 配線パッケージ
Claims (9)
- 第1封止材で封止された第1半導体チップと、1辺の一端部側に設けられた第1接地端子と、1辺の他端部側に設けられた第1電源端子とを有し、前記第1接地端子の上面、下面、及び第1側面、並びに前記第1電源端子の上面、下面、及び第1側面は、前記第1封止材と同じ高さになるように設けられる第1半導体パッケージと、
1辺が前記第1半導体パッケージの1辺と接し、第2封止材で封止された第2半導体チップと、1辺の一端部側に設けられ、第1側面が前記第1接地端子の第1側面に接する第2接地端子と、1辺の他端部側に設けられ、第1側面が前記第1電源端子の第1側面に接する第2電源端子とを有し、前記第2接地端子の上面、下面、及び第1側面、並びに前記第2電源端子の上面、下面、及び第1側面は、前記第2封止材と同じ高さになるように設けられる第2半導体パッケージと、
を具備することを特徴とする半導体装置。 - 第1封止材で封止された第1半導体チップと、1辺の一端部側に設けられた第1接地端子と、1辺の他端部側に設けられた第1電源端子とを有し、前記第1接地端子の上面、下面、及び第1側面、並びに前記第1電源端子の上面、下面、及び第1側面は、前記第1封止材と同じ高さになるように設けられる第1半導体パッケージと、
前記第1半導体パッケージ上に載置され、第2封止材で封止された第2半導体チップと、1辺の一端部側に設けられ、下面が前記第1接地端子の上面と接する第2接地端子と、1辺の他端部側に設けられ、下面が前記第1電源端子の上面と接する第2電源端子とを有し、前記第2接地端子の上面、下面、及び第1側面、並びに前記第2電源端子の上面、下面、及び第1側面は、前記第2封止材と同じ高さになるように設けられる第2半導体パッケージと、
を具備することを特徴とする半導体装置。 - 前記第1半導体パッケージ及び前記第2半導体パッケージは、上面及び下面が矩形の直方体形状を有する
ことを特徴とする請求項1又は2に記載の半導体装置。 - 前記第1半導体パッケージ及び前記第2半導体パッケージは、第1角部側及び第3角部側に接する両辺に、それぞれ接地端子が少なくとも1つ対称配置され、第2角部側及び第4角部側に接する両辺に、それぞれ電源端子が少なくとも1つ対称配置される
ことを特徴とする請求項3に記載の半導体装置。 - 前記第1半導体パッケージ及び前記第2半導体パッケージは、上面及び下面が正方形の直方体形状を有し、
対称配置された前記接地端子は、第1角部及び第3角部からそれぞれ第1距離だけ離間配置され、対称配置された前記電源端子は、第2角部及び第4角部からそれぞれ前記第1距離だけ離間配置される
ことを特徴とする請求項4に記載の半導体装置。 - 前記第1半導体パッケージは、前記第1接地端子に電気的に接続される第1接地フレームと、前記第1電源端子に電気的に接続され、第1接着層を介して前記第1接地フレーム上に載置される第1電源フレームを更に有し、前記第1半導体チップは第2接着層を介して前記第1電源フレーム上に載置され、
前記第2半導体パッケージは、前記第2接地端子に電気的に接続される第2接地フレームと、前記第2電源端子に電気的に接続され、第3接着層を介して前記第2接地フレーム上に載置される第2電源フレームを更に有し、前記第2半導体チップは第4接着層を介して前記第2電源フレーム上に載置される
ことを特徴とする請求項1乃至5のいずれか1項に記載の半導体装置。 - 前記第1半導体チップ及び前記第2半導体チップは、受動素子、能動素子、及び半導体集積回路のいずれか1つである
ことを特徴とする請求項1乃至6のいずれか1項に記載の半導体装置。 - 第1封止材で封止された第1半導体チップと、1辺の一端部側に設けられた第1接地端子と、1辺の他端部側に設けられた第1電源端子と、前記第1接地端子と前記第1電源端子の間の1辺に設けられた第1信号端子とを有し、前記第1接地端子の上面、下面、及び第1側面、前記第1電源端子の上面、下面、及び第1側面、並びに前記第1信号端子の上面、下面、及び第1側面は、前記第1封止材と同じ高さになるよう設けられる第1半導体パッケージと、
第2封止材で封止された第2半導体チップと、1辺の一端部側に設けられた第2接地端子と、1辺の他端部側に設けられた第2電源端子と、前記第2接地端子と前記第2電源端子の間の1辺に設けられる第2信号端子とを有し、前記第2接地端子の上面、下面、及び第1側面、前記第2電源端子の上面、下面、及び第1側面、並びに前記第2信号端子の上面、下面、及び第1側面は、前記第2封止材と同じ高さになるよう設けられる第2半導体パッケージと、
1辺が前記第1半導体パッケージの1辺と接し、他辺が前記第2半導体パッケージの1辺と接し、第3封止材で覆われた第1配線と、1辺の一端部側に設けられた第3接地端子と、1辺の他端部側に設けられた第3電源端子と、前記第3接地端子と前記第3電源端子の間の1辺に設けられ、第1側面が前記第1信号端子の第1側面に接する第3信号端子と、他辺の一端部側に設けられた第4接地端子と、他辺の他端部側に設けられた第4電源端子と、前記第4接地端子と前記第4電源端子の間の他辺に設けられ、第1側面が前記第2信号端子の第1側面に接する第4信号端子とを有し、前記第1配線は、前記第3信号端子と前記第4信号端子の間を接続し、前記第3接地端子の上面、下面、及び第1側面、前記第3電源端子の上面、下面、及び第1側面、前記第3信号端子の上面、下面、及び第1側面、前記第4接地端子の上面、下面、及び第1側面、前記第4電源端子の上面、下面、及び第1側面、並びに前記第4信号端子の上面、下面、及び第1側面は、前記第3封止材と同じ高さになるように設けられる配線パッケージと、
を具備することを特徴とする半導体装置。 - 前記第1半導体パッケージ、前記第2半導体パッケージ、及び前記配線パッケージは、上面及び下面が矩形の直方体形状を有する
ことを特徴とする請求項8に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013187943A JP2015056462A (ja) | 2013-09-11 | 2013-09-11 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013187943A JP2015056462A (ja) | 2013-09-11 | 2013-09-11 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015056462A true JP2015056462A (ja) | 2015-03-23 |
Family
ID=52820677
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013187943A Pending JP2015056462A (ja) | 2013-09-11 | 2013-09-11 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2015056462A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10825821B2 (en) | 2015-12-18 | 2020-11-03 | International Business Machines Corporation | Cooling and power delivery for a wafer level computing board |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57210699A (en) * | 1981-06-19 | 1982-12-24 | Denshi Burotsuku Kiki Seizou K | Electronic device with block element for electronic circuit |
JPS60160555U (ja) * | 1984-03-31 | 1985-10-25 | 株式会社東芝 | 半導体装置の外囲器 |
JPS63132459A (ja) * | 1986-11-25 | 1988-06-04 | Hitachi Ltd | 容量内蔵半導体パツケ−ジ |
JPH09512961A (ja) * | 1994-11-10 | 1997-12-22 | マイクロン、テクノロジー、インコーポレーテッド | 半導体デバイス用多層リードフレーム |
JPH1168026A (ja) * | 1997-06-13 | 1999-03-09 | Ricoh Co Ltd | 配線用補助パッケージおよび印刷回路配線板構造 |
JPH11307675A (ja) * | 1998-04-20 | 1999-11-05 | Matsushita Electron Corp | 樹脂封止型半導体装置及びその製造方法 |
JP2005260018A (ja) * | 2004-03-12 | 2005-09-22 | Denshi Block Mfg Co Ltd | 電子装置 |
WO2007148782A1 (ja) * | 2006-06-22 | 2007-12-27 | Dai Nippon Printing Co., Ltd. | 樹脂封止型半導体装置とその製造方法、半導体装置用基材および積層型樹脂封止型半導体装置 |
-
2013
- 2013-09-11 JP JP2013187943A patent/JP2015056462A/ja active Pending
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57210699A (en) * | 1981-06-19 | 1982-12-24 | Denshi Burotsuku Kiki Seizou K | Electronic device with block element for electronic circuit |
JPS60160555U (ja) * | 1984-03-31 | 1985-10-25 | 株式会社東芝 | 半導体装置の外囲器 |
JPS63132459A (ja) * | 1986-11-25 | 1988-06-04 | Hitachi Ltd | 容量内蔵半導体パツケ−ジ |
JPH09512961A (ja) * | 1994-11-10 | 1997-12-22 | マイクロン、テクノロジー、インコーポレーテッド | 半導体デバイス用多層リードフレーム |
JPH1168026A (ja) * | 1997-06-13 | 1999-03-09 | Ricoh Co Ltd | 配線用補助パッケージおよび印刷回路配線板構造 |
JPH11307675A (ja) * | 1998-04-20 | 1999-11-05 | Matsushita Electron Corp | 樹脂封止型半導体装置及びその製造方法 |
JP2005260018A (ja) * | 2004-03-12 | 2005-09-22 | Denshi Block Mfg Co Ltd | 電子装置 |
WO2007148782A1 (ja) * | 2006-06-22 | 2007-12-27 | Dai Nippon Printing Co., Ltd. | 樹脂封止型半導体装置とその製造方法、半導体装置用基材および積層型樹脂封止型半導体装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10825821B2 (en) | 2015-12-18 | 2020-11-03 | International Business Machines Corporation | Cooling and power delivery for a wafer level computing board |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101099773B1 (ko) | 내포된 집적 회로 패키지 온 패키지 시스템 | |
KR101046394B1 (ko) | 스택 패키지 | |
US8253228B2 (en) | Package on package structure | |
KR101166575B1 (ko) | 적층형 패키지들 간 도선연결에 의한 상호연결을 이용한반도체 멀티-패키지 모듈 및 그 제작 방법 | |
KR20060120365A (ko) | 반도체 칩 적층 패키지 | |
CN102646663B (zh) | 半导体封装件 | |
US10971425B2 (en) | Semiconductor device | |
TWI521666B (zh) | Multi-component chip package structure | |
KR100855887B1 (ko) | 스택형 반도체 패키지 및 그 스택 방법 | |
JP2006156797A (ja) | 半導体装置 | |
KR101352814B1 (ko) | 멀티 칩 스택 패키지 | |
KR20120085522A (ko) | 반도체 칩 모듈 및 이를 갖는 반도체 패키지 및 패키지 모듈 | |
JP2015056462A (ja) | 半導体装置 | |
KR101219086B1 (ko) | 패키지 모듈 | |
US8723334B2 (en) | Semiconductor device including semiconductor package | |
CN107492527B (zh) | 具有顺应性角的堆叠半导体封装体 | |
KR100393099B1 (ko) | 반도체패키지 | |
KR20080067891A (ko) | 멀티 칩 패키지 | |
KR101332873B1 (ko) | 캐패시턴스 제공용 인터포져 및 이를 이용한 리드 프레임 타입 반도체 패키지 | |
CN112447690B (zh) | 天线置顶的半导体封装结构 | |
TW557518B (en) | Low profile stack semiconductor package | |
KR100325450B1 (ko) | 볼그리드어레이패키지 | |
US20120241954A1 (en) | Unpackaged and packaged IC stacked in a system-in-package module | |
KR20150014282A (ko) | 반도체 칩 패키지 모듈 및 그 제조방법 | |
JP2008311551A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20150218 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150821 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20160422 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160513 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160527 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20161118 |