JPS63132459A - 容量内蔵半導体パツケ−ジ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は容量（コンデンサ）を内蔵した半導体パッケー
ジに関し、特に、半導体パッケージをボードに実装する
際に、ノイズ（雑音）キラー用コンデンサな不要とする
技術に関する。

〔従来の技術〕

例えば、論理回路などの回路機能を有する半導体ペレッ
トや当該ペレットを収納したパッケージ品を、ボード（
例えば、バックボード、ロジックカードなどのプリン）
・基板）上に実装するに、従来、ノイズキラー用コンデ
ンサ例えばセラミックチップコンデンサを、ディスクリ
ート部品として、配置して、当該チップに対するノイズ
対策を行なっていた。

なお、当該ボード実装におけるノイズ対策のために、バ
イパス用のコンデンサを配置する技術について記載した
文献の例としては、１９８０年１月１５日（株）工業調
査会発行「ＩＣ化実装技術」Ｐ１６５があげられる。

〔発明が解決しようとする問題点〕

しかるに、このように、ノイズキラー用コンデンサをボ
ード上にディスクリート部品として搭載することは、そ
の分ボード上の実装密度を低下させるばかりでな（、チ
ップと当該コンデンサ間を接続する回路配線にノイズが
乗りやすいという難点があった。

本発明は、ボード実装の際のノ・ｆズキラー用コンデン
サを不要とし、実装密度を向上させ、また、該ノイズキ
ラー用コンデンサを搭載するに必要な配線を不要とし、
ノイズを低減する技術を提供することを目的とする。

本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細店の記述および離村図面からあきらかになるであ
ろう。

〔問題点を解決するための手段〕

本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。

本発明では、半導体ペレットと例えばリードフレームの
タブとの間に誘電体層および導体層を介在させ、コンデ
ンサを形成させ、パッケージングするようにして、半導
体パッケージ内にコンデンサを内蔵させるようにした。

〔作用〕

これにより、ボード実装に際し、既に半導体パッケージ
内にはコンデンサが内蔵されているので、殊更にディス
クリート部品としてのノイズキラー用コ／デンサを実装
することなく、したがって、実装密度が向上し、また、
当該ノイズキラー用コンデンサ実装に必要な回路配線を
必要とせずに、ノイズ対策を施すことができる。

〔実施例〕

次に、本発明を、図面に示す実施例に基づいて説明する
。

第１図および第２図は、半導体ペレット（以下単にペレ
ットという）１とリードフレームのタブ２との間に誘電
体Ｎ３を介在させて成る実施例を示し、例えばＮｉ−Ｆ
ｅ系合金により構成されるリードフレームのタブ２上に
誘電体層３を形成し、該誘電体層３上に導体層４を設け
、該導体層４上九半導体ペレット１を固着させる。第２
図では、該導体層４を誘電体層３の上にとどまらせてい
るが、第１図では、当該導体ｒｆｉＩ４の図示左側の端
部を延在させＶｃｅ側と接続させている。すなわち、第
２図に示す実施例では、図示左側のＶＣＣ側において、
ペレット１のポンディングバンド（図示せず）とＶ　ｃ
　ｃ側す−ド５とをボンディングワイヤ６により接続す
るとともに、導体／ｉ７＃４とＶＣＣ側リード５とを同
様にボンディングワイヤ６により接続し、一方、図示右
側のグランド（ＧＮＤ）９１において、ペレット１のボ
ンディングバ・ノドとＧＮＤ側リーす７とをボンディン
グワイヤ６により接続するとともに、タブ２とＧＮＤ側
リーす７とを接続した、リードフレーム形成にする。一
方、第１図に示す実施例では、ＶＣＣ側において上記の
ように導体層４の端部を延在させ、ＶｃｄＱＤ’Ｊ−ド
５などと接続する。

第３図に示す実施例は、タブ２とＶＣＣ側リード５とを
接続したリードフレームを形成しタブ２上にペレット１
を固着するとともに、該タブ２の下面に誘電体層３を形
成し、さらに、該誘電体層３の下部に導体層４を形成し
、該導体層４の端部をＧＮＤ側リーす７に延在させ接続
している実施例を示す。

第１図、第２図、第３図において、ベレン）Ｍ板を、Ｖ
ＣＣに依存した実施例を示すが、タブ２、導体層４とＶ
ＣＣ側リード５、ＧＮＤ側リーす７の接続変更によりＧ
ＮＤに依存させる事も可能である。

ペレット１は、例えばシリコン単結晶基板から成り、周
知の技術によってこのペレット（チップ）内には多数の
回路素子が形成され、１つの回路機能が与えられている
。回路素子の具体例は、例えばＭｏ５ｔ’ランジスタか
ら成り、これらの回路素子によって、例えば論理回路お
よびメモリの回路機能が形成されている。

誘電体層３を構成する誘電物質の例としては、５１０３
、ＭｇＦｔ　、　ｋ−１３２０１、ＺｎＳ、セラミック
、マイカかあげられる。

導体層４は、例えば金属よりなり、例えば合金箔などの
金属板やＡ２蒸着膜により構成される。

該導体１−４を電極として、金属タブ２との間に容量が
形成される。

該導体層４上へのペレット１の固着は、共晶合合法やハ
ンダ接続法や導電性樹脂接着剤法など、周知のペレット
ダイボンディングの方法を用いることができる。

当該ペレット組立品８の立体図は、第４図に示すごとく
であり、また、当該組立に使用されるリードフレーム９
の一例は第５図に示す通りで、その中央のタブ２はタブ
リード１０により支持され、該タブ２の周囲にはＶＣＣ
側リード５やＧＮＤ側リーす７を含めたリードが複数配
設されている。

なお、第５図にて、樹脂封止の際の樹脂の流れ止め用な
どとして使用されるダム（タイバー）、１２は内枠、１
３は外枠である。

次いで、当該ペレット組立品８は、例えば、トランスフ
ァーモールド金型に入れ、例えばエポキシ樹脂などの樹
脂を当該金型に注入し、冷却させるトランスファーモー
ルド成形により、第６図に断面図を示すような樹脂封止
型半導体装置（パッケージ）１４とする。

第６図にて、１５は樹脂封止部を示す。

本発明によれば、第６図に例示するように、パッケージ
１４内に、タブ電極２と導体層電極４とこの間の誘電体
層（絶縁物層）３により構成された容量が、ペレット１
とタブ２との間に形成され、またＶｃｃ　（電源電圧）
とＧＮＤ間に形成され、さらＫ、当該容量がパッケージ
１４内に形成されている。

従って、当該パッケージ１４をボード実装するに、ボー
ド上に、別にノイズキラー用コンデンサを設ける必要が
な（、実装密度を向上させ、またそのための配線も必要
とせずに、ノイズ対策を施すことができた。

以上末完明渚によってなされた発明を実施例にもとづき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。

本発明は樹脂封止型半導体パッケージの他、セラミック
パッケージなど半導体パッケージ全体に適用できる。

〔発明の効果〕

本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとうりであ
る。

本発明によれば、ボード実装における実装密度を向上さ
せるとともに、ノイズの発生を防止する技術を提供する
ことができた。

【図面の簡単な説明】

第１図は本発明の実施例を示す要部断面図、第２図は本
発明の他の実施例を示す要部断面図、第３図は本発明の
さらに他の実施例を示す要部断面図、 第４図は第２図に示す実施例の立体図、第５図は本発明
の実施例を示す平面図、第６図は本発明の実施例を示す
半導体パッケージの断面図である。 １・・・ペレット、２・・・タブ、３・・・誘電体層、
４・・・導体層、５・・・ＶＣＣ側リード、６・・・ボ
ンディングワイヤ、７・・・ＧＮＤ側リード、８・・・
ペレット組立品、９・・リードフレーム、１０・・・タ
ブリード、１２・・内枠、１３・・・外枠、１４・・樹
脂封止型半導体パッケージ、１５・・・樹脂封止部。 代理人　弁理士　　小　川　勝　男 第　　３　　図 Ｊ　　　　　　　−！ 第　　５　　図 ４ｓｖ−肩　　Ｃ

Claims (1)

1. 【特許請求の範囲】 １、半導体ペレットと該ペレットの支持体との間に誘電
   体層および導体層を介在させ、電源とグランド間に容量
   を形成した当該ペレット組立品をパッケージして成るこ
   とを特徴とする容量を内蔵した半導体パッケージ。 ２、半導体パッケージが、リードフレームのタブ上に誘
   電体層および導体層をこの順序で積層し、該導体層上に
   半導体ペレットを固着し、樹脂封止を行なって成る樹脂
   封止型半導体パッケージである、特許請求の範囲第１項
   記載の容量を内蔵した半導体パッケージ。