JP2737332B2 - 集積回路装置 - Google Patents
集積回路装置Info
- Publication number
- JP2737332B2 JP2737332B2 JP33744589A JP33744589A JP2737332B2 JP 2737332 B2 JP2737332 B2 JP 2737332B2 JP 33744589 A JP33744589 A JP 33744589A JP 33744589 A JP33744589 A JP 33744589A JP 2737332 B2 JP2737332 B2 JP 2737332B2
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- lead frame
- circuit device
- printed board
- present
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は集積回路装置に関し、特にプリント板等への
実装性に優れた大規模集積回路装置に関する。
実装性に優れた大規模集積回路装置に関する。
従来、この種の集積回路装置は例えばトランスファモ
ールドされたプラスチック・クワッド・フラット・パッ
ケージ（QFP）で実現されるものであり、その外形は第
３図に示す平面図を有し、また同図のＡ−Ａ′線部の断
面は第４図に示す構造を有するものである。即ち、銅，
ニッケル等で形成されるリードフレーム１上にプリント
板２を接着し、そのプリント板上に複数個の半導体集積
回路３を搭載し、金等の細線４により半導体集積回路上
の電極とリードフレーム又はプリント板上の電極とを接
続し、しかる後にプリント板及び半導体集積回路部を完
全に被覆する形状にシリコーン樹脂５等で封止するもの
である。
ールドされたプラスチック・クワッド・フラット・パッ
ケージ（QFP）で実現されるものであり、その外形は第
３図に示す平面図を有し、また同図のＡ−Ａ′線部の断
面は第４図に示す構造を有するものである。即ち、銅，
ニッケル等で形成されるリードフレーム１上にプリント
板２を接着し、そのプリント板上に複数個の半導体集積
回路３を搭載し、金等の細線４により半導体集積回路上
の電極とリードフレーム又はプリント板上の電極とを接
続し、しかる後にプリント板及び半導体集積回路部を完
全に被覆する形状にシリコーン樹脂５等で封止するもの
である。
上述した従来の集積回路装置は、搭載部品が半導体集
積回路以外の部品、例えば発振用水晶，チップコンデン
サ，インダクタ，高電力IC等をも包含する場合には、そ
の搭載領域の制限によって、これら全ての部品を単一の
パッケージ内に搭載することができないという欠点があ
った。またリードフレームを延長させて、そのリードフ
レーム上に前記搭載できない部品を搭載させる場合に
は、リードフレームの形状が複雑になりあるいはリード
フレームの強度が不足するために、搭載部品が制約を受
けるものであった。
積回路以外の部品、例えば発振用水晶，チップコンデン
サ，インダクタ，高電力IC等をも包含する場合には、そ
の搭載領域の制限によって、これら全ての部品を単一の
パッケージ内に搭載することができないという欠点があ
った。またリードフレームを延長させて、そのリードフ
レーム上に前記搭載できない部品を搭載させる場合に
は、リードフレームの形状が複雑になりあるいはリード
フレームの強度が不足するために、搭載部品が制約を受
けるものであった。
上述した従来の集積回路装置に対し、本発明はプリン
ト板を搭載するリードフレームが、封止樹脂であるシリ
コーン樹脂等の領域から延長されて外部にまで形成され
ており、その露出されたリードフレーム上にも部品が搭
載されているという相違点を有する。しかも、リードフ
レームの強度を高め、あるいは複雑なリードフレームを
容易に形成するためにリードフレームをプリント板に接
着するという相違点を有する。
ト板を搭載するリードフレームが、封止樹脂であるシリ
コーン樹脂等の領域から延長されて外部にまで形成され
ており、その露出されたリードフレーム上にも部品が搭
載されているという相違点を有する。しかも、リードフ
レームの強度を高め、あるいは複雑なリードフレームを
容易に形成するためにリードフレームをプリント板に接
着するという相違点を有する。
本発明の集積回路装置は、リードフレーム上に接着さ
れるプリント板２と、該プリント板上から延長して形成
され而も能動部品，受動部品等の電子デバイスが搭載さ
れ得るリードフレーム１と、前記プリント板上に搭載さ
れる半導体集積回路，チップコンデンサ等と、前記プリ
ント板部を少なくとも被覆する封止樹脂とを具備し、リ
ードフレームとプリント板との接着はエポキシ接着剤，
合金形成，半田付法等を用いるものである。
れるプリント板２と、該プリント板上から延長して形成
され而も能動部品，受動部品等の電子デバイスが搭載さ
れ得るリードフレーム１と、前記プリント板上に搭載さ
れる半導体集積回路，チップコンデンサ等と、前記プリ
ント板部を少なくとも被覆する封止樹脂とを具備し、リ
ードフレームとプリント板との接着はエポキシ接着剤，
合金形成，半田付法等を用いるものである。
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例の模式的平面図を示した図
である。１はリードフレーム、２はリードフレーム上に
エポキシ樹脂で接着されたプリント板、３は半導体集積
回路、４は半導体集積回路上の電極とプリント板上の電
極とを電気的に接続するための例えば直径25ミクロンの
金線、５は半導体集積回路を搭載したプリント板領域を
封止するためのシリコーン樹脂、７は封止樹脂から露出
されている延長リードフレーム６上の個別部品、例えば
高電力用トランジスタである。
である。１はリードフレーム、２はリードフレーム上に
エポキシ樹脂で接着されたプリント板、３は半導体集積
回路、４は半導体集積回路上の電極とプリント板上の電
極とを電気的に接続するための例えば直径25ミクロンの
金線、５は半導体集積回路を搭載したプリント板領域を
封止するためのシリコーン樹脂、７は封止樹脂から露出
されている延長リードフレーム６上の個別部品、例えば
高電力用トランジスタである。
第２図は本発明の他の実施例を示す側面図である。封
止樹脂から露出しているリードフレーム６上の水晶発振
子８は、リードフレームと共に上方に折り曲げられてお
り、本発明の集積回路装置は実装面積が小さくなってい
る。しかも本リードフレームは封止樹脂内部のプリント
板と半田付法により接着しているために、折り曲げに対
する強度が高くなっている。従ってこの実施例では実装
密度を高めて集積回路装置の機能を高めることができ
る。
止樹脂から露出しているリードフレーム６上の水晶発振
子８は、リードフレームと共に上方に折り曲げられてお
り、本発明の集積回路装置は実装面積が小さくなってい
る。しかも本リードフレームは封止樹脂内部のプリント
板と半田付法により接着しているために、折り曲げに対
する強度が高くなっている。従ってこの実施例では実装
密度を高めて集積回路装置の機能を高めることができ
る。
以上説明したように本発明は、封止樹脂は封止される
領域外へもリードフレームを延長し、封止樹脂で封止さ
れる領域内のプリント板上には、耐環境性に劣る半導体
集積回路を複数個搭載してその実装効率を高めると共に
その信頼度を高め、封止樹脂の領域外へは発熱量の大き
なトランジスタ，集積回路，あるいは外形寸法の大きな
発振用水晶，チップコンデンサ，チップ抵抗器，インダ
クタ等の部品を搭載して総合的に放熱性を高め、あるい
は高機能な集積回路装置を提供するものである。しかも
本発明の封止樹脂は半導体集積回路装置の外形寸法と同
一にすることができるものであり、従って自動実装等の
技術によって容易に本発明の集積回路装置を他のプリン
ト板上へ搭載することができる。
領域外へもリードフレームを延長し、封止樹脂で封止さ
れる領域内のプリント板上には、耐環境性に劣る半導体
集積回路を複数個搭載してその実装効率を高めると共に
その信頼度を高め、封止樹脂の領域外へは発熱量の大き
なトランジスタ，集積回路，あるいは外形寸法の大きな
発振用水晶，チップコンデンサ，チップ抵抗器，インダ
クタ等の部品を搭載して総合的に放熱性を高め、あるい
は高機能な集積回路装置を提供するものである。しかも
本発明の封止樹脂は半導体集積回路装置の外形寸法と同
一にすることができるものであり、従って自動実装等の
技術によって容易に本発明の集積回路装置を他のプリン
ト板上へ搭載することができる。
本発明が上記した効果を呈する以上、本発明に用いる
材料や製法，形状等は限定されるべきものではなく、例
えばQFPパッケージの外形寸法，外部端子数，あるいは
外部端子が導出される方向等は特に限定されるべきもの
ではない。従ってパッケージとしてはQFPに限らず、デ
ュアルインラインパッケージ（DIP），シングルインラ
インパッケージ（SIP）等をも用いることができる。ま
た当然ながら個別部品を搭載すべきリードフレームの導
出方向や数量も特に限定されない。また前記プリント板
のリードフレーム上への固定方法あるいは搭載部品のプ
リント板、リードフレーム上への固定方法も、接着剤，
半田付法等任意の方法を用いることができるものである
ことは論を持たない。従って搭載部品の種類も何ら指定
すべきものではないことは当然である。
材料や製法，形状等は限定されるべきものではなく、例
えばQFPパッケージの外形寸法，外部端子数，あるいは
外部端子が導出される方向等は特に限定されるべきもの
ではない。従ってパッケージとしてはQFPに限らず、デ
ュアルインラインパッケージ（DIP），シングルインラ
インパッケージ（SIP）等をも用いることができる。ま
た当然ながら個別部品を搭載すべきリードフレームの導
出方向や数量も特に限定されない。また前記プリント板
のリードフレーム上への固定方法あるいは搭載部品のプ
リント板、リードフレーム上への固定方法も、接着剤，
半田付法等任意の方法を用いることができるものである
ことは論を持たない。従って搭載部品の種類も何ら指定
すべきものではないことは当然である。
第１図は本発明の一実施例の集積回路装置を示す平面
図、第２図は本発明の他の実施例を示す側面図、第３図
は従来の集積回路装置を示す平面図、第４図は第３図の
Ａ−Ａ′線部の断面図である。 １……リードフレーム、２……プリント板、３……半導
体集積回路、４……金細線、５……シリコーン樹脂、６
……延長リードフレーム、７……高電力トランジスタ、
８……水晶発振子。
図、第２図は本発明の他の実施例を示す側面図、第３図
は従来の集積回路装置を示す平面図、第４図は第３図の
Ａ−Ａ′線部の断面図である。 １……リードフレーム、２……プリント板、３……半導
体集積回路、４……金細線、５……シリコーン樹脂、６
……延長リードフレーム、７……高電力トランジスタ、
８……水晶発振子。
Claims (1)
- 【請求項１】リードフレームと、該リードフレーム上に
搭載されるプリント板と、プリント板上に搭載される複
数の部品と、封止樹脂とを具備する集積回路装置におい
て、前記リードフレームが封止樹脂の領域から外部へ延
長した領域へも形成されており、該延長リードフレーム
上に前記部品のうちの少なくとも１つが搭載されている
ことを特徴とする集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33744589A JP2737332B2 (ja) | 1989-12-25 | 1989-12-25 | 集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33744589A JP2737332B2 (ja) | 1989-12-25 | 1989-12-25 | 集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03196558A JPH03196558A (ja) | 1991-08-28 |
| JP2737332B2 true JP2737332B2 (ja) | 1998-04-08 |
Family
ID=18308701
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33744589A Expired - Lifetime JP2737332B2 (ja) | 1989-12-25 | 1989-12-25 | 集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2737332B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0654866A3 (en) * | 1993-11-23 | 1997-08-20 | Motorola Inc | Carrier for connecting a semiconductor cube and manufacturing method. |
| JP4553003B2 (ja) * | 2007-12-06 | 2010-09-29 | 株式会社デンソー | 電子装置及び車輪速度センサ |
-
1989
- 1989-12-25 JP JP33744589A patent/JP2737332B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03196558A (ja) | 1991-08-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6482674B1 (en) | Semiconductor package having metal foil die mounting plate | |
| US5521429A (en) | Surface-mount flat package semiconductor device | |
| US6002165A (en) | Multilayered lead frame for semiconductor packages | |
| US5637828A (en) | High density semiconductor package | |
| US5245215A (en) | Multichip packaged semiconductor device and method for manufacturing the same | |
| US8828801B2 (en) | Leadless array plastic package with various IC packaging configurations | |
| JPH0445981B2 (ja) | ||
| JPH01199497A (ja) | 電子部品塔載用基板 | |
| JPH10284873A (ja) | 半導体集積回路装置およびｉｃカードならびにその製造に用いるリードフレーム | |
| JP2737332B2 (ja) | 集積回路装置 | |
| JP2668995B2 (ja) | 半導体装置 | |
| JPH04114455A (ja) | 半導体装置及びその実装構造 | |
| JPH02343A (ja) | 電子部品搭載用基板 | |
| JPH06216492A (ja) | 電子装置 | |
| JP2002184890A (ja) | 表面実装型半導体装置 | |
| KR940010298A (ko) | 반도체 패키지 및 그의 제조방법 | |
| JP3737093B2 (ja) | 半導体装置 | |
| KR100708050B1 (ko) | 반도체패키지 | |
| JPS6016449A (ja) | 小型電子部品 | |
| JPH0739244Y2 (ja) | 混成集積回路装置 | |
| JPS60200545A (ja) | 実装基板 | |
| KR930009035A (ko) | 접착리드를 이용한 반도체 패키지 구조 및 그 제조방법 | |
| JPH0364957A (ja) | 集積回路装置 | |
| JPH0685102A (ja) | 半導体集積回路装置 | |
| JPH08213733A (ja) | 混成集積回路装置 |